JP3692005B2 - Semiconductor element evaluation apparatus, semiconductor element evaluation method, and computer-readable recording medium recording semiconductor element evaluation program - Google Patents
Semiconductor element evaluation apparatus, semiconductor element evaluation method, and computer-readable recording medium recording semiconductor element evaluation program Download PDFInfo
- Publication number
- JP3692005B2 JP3692005B2 JP2000075170A JP2000075170A JP3692005B2 JP 3692005 B2 JP3692005 B2 JP 3692005B2 JP 2000075170 A JP2000075170 A JP 2000075170A JP 2000075170 A JP2000075170 A JP 2000075170A JP 3692005 B2 JP3692005 B2 JP 3692005B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- equation
- concentration
- quantum correction
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、MIS(Metal Insulator Semiconductor)型電界効果トランジスタの電気的特性を評価する半導体素子評価装置であるシミュレータに関する。
【0002】
【従来の技術】
近年、LSIの微細化と高機能化に伴い、デバイス構造が複雑化している。それゆえ、製品として最適な構造を開発するために、試作だけに頼っていては開発期間の長期化とコスト増大を招く。そこで、試作回数を削減し、最適構造のソリューションを提供する手段として、半導体素子評価装置であるシミュレータが大きな役割を果たしている。特にLSIの中心的デバイスであるMIS型トランジスタに対するシミュレーション技術は、最も精度と計算速度を要求されるものの一つである。
【0003】
MIS型電界効果トランジスタを微細化すると、ゲート電圧のしきい値(以下、しきい値電圧という)が低下する短チャネル効果が発生する。短チャネル効果とは、トランジスタのチャネル長が短くなるとしきい値電圧が急峻に低下する現象である。しきい値電圧が低下すると、オフ状態でもトランジスタに流れるリーク電流が増えて携帯情報機器などの待機電力を増やすので好ましくない。また、チャネル長に対するしきい値電圧の変化が大きいことは、製造時のチャネル長の僅かな揺らぎがしきい値電圧の変動につながるので、最終的なLSIの歩留まりの悪化を招く。短チャネル効果とは、チャネル長が短くなることにより、ドレイン領域の空乏層がチャネル領域や基板領域に広がることによって発生する。この空乏層の広がりを抑制するには、基板不純物濃度やチャネル不純物濃度を増加させる必要がある。
【0004】
ところが、十分に短チャネル効果を抑制するようにこれらの不純物濃度を増加させると、しきい値電圧が高くなり過ぎる場合がある。これはオン状態とオフ状態の電圧差を減少させ、安定な回路動作を困難にする。このしきい値電圧上昇を抑制するために、ゲート絶縁膜を薄膜化させることが有効である。これにより、ゲート電極とチャネル領域間の容量(ゲート容量)が増加するので、チャネル領域にキャリアが湧き始める電圧が低下し、基板濃度増加によるしきい値電圧の上昇を相殺する。このようにして、しきい値電圧は電源電圧の20%程度になるように調整される。例えば、電源電圧が1.5Vならば、しきい値電圧は0.3Vになる。
【0005】
上述した基板不純物濃度やチャネル不純物濃度の増加とゲート絶縁膜の薄膜化は、ゲート絶縁膜に接するチャネル領域の界面でゲート電極方向の垂直電界を増大させる。このことは、界面での量子化の効果を顕在化させる。つまり、キャリアの波動関数が界面で局在して、キャリア濃度分布の最大値が界面から10Å前後の離れた位置にずれる。それゆえ、実効的にゲート絶縁膜が厚くなるので、しきい値電圧が増大する。この効果をデバイス・シミュレーションに内蔵することは、シミュレーション技術の精度を保証するために必須である。
【0006】
量子効果を正確に計算するためには、シュレディンガー方程式を解く必要がある(例えば、F. Stern and W. E. Howard, "Properties of semiconductor surface inversion layers in the electric quantum limit," Phys. Rev., vol. 163, p. 816, 1967.)。しかし、この方法は単純な一次元構造(例えば、ゲート電極からゲート絶縁膜を通りチャネル領域へ延びる方向)において有効であり、実際のデバイスに適用するには無理がある。
【0007】
量子効果を効果的にデバイス・シミュレーションに内蔵する手段として知られているのは、量子補正電位を利用する方法である(例えば、M. G. Ancona, Z. Yu, W.-C. Lee, R. W. Dutton, and P. V. Voorde, "Density-gradient simulation of quantum effects in ultra-thin-oxide MOS structures," p. 97, SISPAD '97.)。例えば、電子について記述すると以下のようになる。
【0008】
qnve=μ[qn∇(ψ+Δψq)-kB∇nT] (1)
Δψq=β∇・∇√n/√n (2)
β=h2/(24π2qm*) (3)
ここで、(1)式は電流密度の式、qは単位素電荷、nは電子濃度、veは電子速度ベクトル、μは電子移動度、∇は空間微分ベクトル、ψは電位、Δψqは量子補正電位、kBはボルツマン定数、Tは電子温度、hはプランク定数、m*は有効質量である。尚、(1)〜(3)式を用いた方法を説明の便宜上、アンコナの方法と呼ぶ。
【0009】
このアンコナの方法は、(1)式の電流密度式中のΔψqによって、ゲート絶縁膜とチャネル領域界面の電子濃度を減少させる電位を生成させ、実効的に量子効果を導入する試みである。ところが、この方法では収束解を得ることが困難であることが知られている。つまり、デバイス・シミュレーションにおいては、ポアソン方程式と電流連続式を反復計算によって自己無撞着に解き、電子濃度nや電位ψの分布を求める。(1)式の電流密度式は、電流連続式の補助式として用いられる。その際に(2)式も反復計算の中で用いられるが、式中の電子濃度nはあくまで収束途中の値である。収束途中のキャリア濃度分布は不安定である場合が多く、その微分値は非常に不安定になる。そのため、不自然なΔψqが計算され反復計算が発散して解が得られない場合が多い。
【0010】
さらに、量子効果を考慮しない古典論的なデバイス・シミュレーションで収束解を得てから、その結果を前述したアンコナの方法の初期値として、用いる方法も考えられる(例えば、ATLAS User's Manual, vol. 1, p. 3-88, Nov, 1998.)。しかし、その場合はΔψqの前に制動係数を掛け、その制動係数を0から1へ向けて次第に変化させる。この方法では、古典論的なシミュレーションに比べて5〜10倍の計算時間がかかる上、必ずしも収束する保証はない。尚、古典論的なシミュレーションとはΔψq=0として(1)式を解くことである。
【0011】
【発明が解決しようとする課題】
本発明は、半導体素子評価装置であるデバイス・シミュレータに量子効果を導入する際に収束性の悪さと計算速度の遅さを改善することを目的とする。
【0013】
本発明は、絶縁ゲート型電界効果トランジスタを評価する半導体素子評価装置であって、
電位、電子濃度及び正孔濃度の関係式であるポアソン方程式を解く手段と、
前記ポアソン方程式を解く手段によって一時的に求めた電位、電子濃度及び正孔濃度を用いて、電位をψ、単位素電荷をq,h2/(24π2qm*)(ただしhはプランク定数,m * は有効質量,qは単位素電荷)で表される量子補正電位係数をβ、電子濃度をnとし、Δψq=β∇・∇√n/√nの関係式で表される量子補正電位Δψqを計算する手段と、
前記量子補正電位Δψqを計算する手段によって一時的に求めた量子補正電位Δψqを用いて、前記ポアソン方程式、電子濃度と正孔濃度の電流連続式、及び電流連続式の補助方程式である電流密度式を解き、自己無撞着な電位、電子濃度及び正孔濃度を求める手段を有し、
前記量子補正電位Δψqの関係式中のnが、シュレディンガー方程式を満たす関数であり、単位素電荷q,有効質量m * ,誘電率ε,プランク定数h,半導体基板に形成される空乏層中の不純物電荷の面密度N depl ,及び半導体基板で反転した電子の面密度N inv の関数であるbをb=[48π 2 q 2 m * /(εh 2 )[N depl +(11/32)N inv ]] 1/3 と表したとき、前記シュレディンガー方程式を満たす関数は、比例係数をA,半導体基板の表面から深さ方向への距離をzとした場合に、Az 2 exp(−bz)で表され、前記量子補正電位がΔψ q (z)=βb(b/4−1/z)と表されることを特徴とする半導体素子評価装置である。
【0015】
本発明は、絶縁ゲート型電界効果トランジスタを評価する半導体素子評価方法であって、
電位、電子濃度及び正孔濃度の関係式であるポアソン方程式を解き、
前記ポアソン方程式を解くことによって、一時的に求めた電位、電子濃度及び正孔濃度を用いて、電位をψ,単位素電荷をq,h2/(24π2qm*)(ただしhはプランク定数,m * は有効質量,qは単位素電荷)で表される量子補正電位係数をβ,電子濃度をnとしたとき、Δψq=β∇・∇√n/√nの関係式で表される量子補正電位Δψqを計算し、
前記量子補正電位Δψqを計算することによって一時的に求めた量子補正電位Δψqを用いて、前記ポアソン方程式、電子濃度と正孔濃度の電流連続式、及び電流連続式の補助方程式である電流密度式を解き、自己無撞着な電位、電子濃度及び正孔濃度を求める方法であって、
前記量子補正電位Δψqの関係式中のnが、シュレディンガー方程式を満たす関数であり、単位素電荷q,有効質量m * ,誘電率ε,プランク定数h,半導体基板に形成される空乏層中の不純物電荷の面密度N depl ,及び半導体基板で反転した電子の面密度N inv の関数であるbをb=[48π 2 q 2 m * /(εh 2 )[N depl +(11/32)N inv ]] 1/3 と表したとき、前記シュレディンガー方程式を満たす関数は、比例係数をA,半導体基板の表面から深さ方向への距離をzとした場合に、Az 2 exp(−bz)で表され、前記量子補正電位はΔψ q (z)=βb(b/4−1/z)と表されることを特徴とする半導体素子評価方法である。
【0016】
本発明は、絶縁ゲート型電界効果トランジスタを評価する半導体素子評価プログラムを記録したコンピュータ読み取り可能な記録媒体であって、
電位、電子濃度及び正孔濃度の関係式であるポアソン方程式を解く手順と、
前記ポアソン方程式を解く手順によって一時的に求めた電位、電子濃度及び正孔濃度を用いて、電位をψ,単位素電荷をq,h2/(24π2qm*)(ただしhはプランク定数,m * は有効質量,qは単位素電荷)で表される量子補正電位係数をβ,電子濃度をnとし、Δψq=β∇・∇√n/√nの関係式で表される量子補正電位Δψqを計算する手順と、
前記量子補正電位Δψqを計算する手順によって一時的に求めた量子補正電位Δψqを用いて、前記ポアソン方程式、電子濃度と正孔濃度の電流連続式、及び電流連続式の補助方程式である電流密度式を解き、自己無撞着な電位、電子濃度及び正孔濃度を求める手順を有し、
前記量子補正電位Δψqの関係式中のnが、シュレディンガー方程式を満たす関数であり、
単位素電荷q,有効質量m * ,誘電率ε,プランク定数h,半導体基板に形成される空乏層中の不純物電荷の面密度N depl ,及び半導体基板で反転した電子の面密度N inv の関数であるbをb=[48π 2 q 2 m * /(εh 2 )[N depl +(11/32)N inv ]] 1/3 と表したとき、前記シュレディンガー方程式を満たす関数は、比例係数をA,半導体基板の表面から深さ方向への距離をzとした場合に、Az 2 exp(−bz)で表され、前記量子補正電位はΔψ q (z)=βb(b/4−1/z)と表されることを特徴とする半導体素子評価プログラムを記録したコンピュータ読み取り可能な記録媒体である。
【0017】
本発明によれば、量子補正電位を単純なゲート絶縁膜と半導体基板の界面からの距離関数として導入するため、計算が容易である。また、量子補正電位を計算する際に、従来のように局所的なキャリア濃度分布の微分値を計算するのではなく、界面からの積分値を用いるので、局所的なキャリア濃度の揺らぎによって計算が不安定になる事も無い。これらの効果により、収束性が良くかつ高速な計算が可能となる。
【0018】
【発明の実施の形態】
図1は、本発明の実施形態により得られた量子補正電位の空間分布を示すグラフである。これは、図2に模式的に示す電子伝導型の絶縁ゲート型電界効果トランジスタのチャネル中央部において、A−A’深さ方向のシリコン基板1内の分布である。電子伝導型であるのでチャネル領域には電子が誘起される。図1のようにチャネル表面部分で負の量子補正電位が発生すると、誘起した電子は負電荷であるのでチャネル表面から遠ざけられる。これにより、電子の存在確率である波動関数がチャネル表面で減少する効果が実効的に導入される。
【0019】
以下、図1で示された量子補正電位の空間分布の求め方について説明する。
【0020】
シリコン基板1の不純物濃度はアクセプタ型(p型)の1×1018cm-3、ゲート酸化膜2の厚さは5nm、ゲート電極3は多結晶シリコンで不純物濃度はドナー型(n型)の1×1020cm-3、ソースn+拡散層4とドレインn+拡散層5の不純物はドナー型で基板表面の濃度は1×1020cm-3で深さは50nmである。
【0021】
ソース電極6とドレイン電極7はアルミニウムで、保護用絶縁膜8と9はシリコン酸化膜である。バイアス条件は、ゲート電圧がVg=3V、ドレイン電圧がVd=50mVである。図1に示した量子補正電位Δψqは、(2)式中の電子濃度nにシュレディンガー方程式を満たす関数である試行関数(4)式を代入して、単純なΔψq(z)についての(6)式を得る。
【0022】
n(z)=Az2exp(-bz) (4)
b=[48π2q2m*/(εh2)[Ndepl+(11/32)Ninv)]1/3 (5)
Δψq(z)=βb(b/4-1/z) (6)
ここで、Aは比例係数、zはシリコン基板1の表面から深さ方向への距離、εは誘電率、Ndeplは表面近傍の空乏層中の不純物電荷の面密度、Ninvは反転した電子の面密度である。正孔濃度pに関しても、正孔の有効質量を用いて、(4)式から同様にして、p(z)の関数によって量子補正電位を計算する。ここで、「面密度」とは、単位面積当たりのキャリア数をいう。また、単に「濃度」という場合は、単位体積当たりのキャリア数をいう。
【0023】
図3に本発明の実施形態に係る計算実行部のアルゴリズムを示す。まず、ステップ1(S1)で不純物濃度や前回のシミュレーション結果をもとに電位やキャリア濃度分布の初期値を設定する。すなわち計算実行部が初めて呼ばれる場合には、次式の電荷中性条件とnp積一定条件を連立させて解くことにより、電子濃度nと正孔濃度pの初期値を得る。
【0024】
p-n+Nd-Na=0 (電荷中性条件) (7)
np=ni 2 (np積一定条件) (8)
ここで、Ndはドナー型不純物濃度、Naはアクセプタ型不純物濃度、niは真性キャリア濃度である。Siの場合はni=1×1010cm-3程度となる。また、電位ψに関しては、例えばある電極に連続する同型の半導体領域をその電極の電位に等しくする。すなわち、ソースn+拡散層4中の電位はソース電極6と同電位、ドレインn+拡散層5中の電位はドレイン電極7と同電位、p型のシリコン基板1中の電位は基板電極(本実施形態では接地している)と同電位とする。酸化膜中の電子濃度、正孔濃度及び電位は零とする。また、2回目に計算実行部が呼ばれる場合には、前回の計算結果を初期値として用い、3回目以降に呼ばれる場合には、前回と前々回の計算結果をもとに外挿予測した値を初期値として用いる。
【0025】
次いで、ステップ2(S2)で、後述するポアソン方程式のみを解く。この際、キャリア濃度分布はボルツマン統計などのエネルギー分布関数を仮定して、電位分布から見積もってもよい。また、S2のポアソン方程式の計算を電位分布がある程度収束するまで繰り返してもよい。エネルギー分布関数としては、例えばボルツマン統計を仮定して次式によって、電子濃度nと正孔濃度pを更新する。
【0026】
n=n0exp(δψ/(kBTe)) (9)
p=p0exp(-δψ/(kBTh)) (10)
ここで、n0とp0は修正前の電子濃度と正孔濃度、δψは電位の修正量、Teは電子温度、Thは正孔温度である。
【0027】
次いで、ステップ3(S3)で量子補正ポテンシャルである量子補正電位を計算する。この際、NdeplとNinvは、各界面の計算点から基板深さ方向に、正味の不純物濃度分布(Nd-Na)とキャリア濃度分布を積分する事によって求める。積分範囲は、空乏層幅としてもよいし、所定の値を入力可能としてもよい。空乏層幅は、界面からNinvを数値積分によって求める際、積分結果の変化が所定の値、例えば1%以下になった点としてもよい。
【0028】
次いで、ステップ4(S4)において、以下に示すポアソン方程式(11)と電流連続式(12),(13)を自己無撞着に解く。
【0029】
∇・ε∇ψ=-q(p-n+Nd-Na) (11)
∂n/∂t+∇・nve=GR (12)
∂p/∂t+∇・pvh=GR (13)
ここで、Ndはドナー不純物濃度、Naはアクセプタ不純物濃度、GRはキャリアの生成消滅項である。(12)式中のnveは前述した(1)式(qnve=μ[qn∇(ψ+Δψq)-kB∇nT])の量子補正電位を含む電流密度の式を用いる。正孔の電流密度の式pvhは、(1)式の右辺第一項の符号を逆にする事と移動度μのモデルを正孔用に変える事によって計算される。なお、vhは正孔速度ベクトルである。自己無撞着に解く方法としては、例えば有限差分法によって偏微分方程式を離散化し代数方程式に変換し、ニュートン法を用いて解くのが一般的である(例えば、檀良編著、「プロセス・デバイス・シミュレーション技術」、3.3節、産業図書、1988年刊行)。次いで、ステップ5(S5)で収束判定を行い、十分に収束していないようであればS3の処理に戻る。ここで、収束判定には電位、電子濃度、正孔濃度の少なくとも一つの修正量を用いる。例えばδψ<1×10-3、δn/n<0.01、δp/p<0.01の少なくとも一つを満たした場合に収束したと判定する。ここで、δnとδpは電子と正孔の濃度の修正量である。
【0030】
図4は、本発明に係るデバイス・シミュレーション・システムの全体のアルゴリズムを示す。まずモジュール1(M1)において、シミュレーション構造と不純物濃度分布とバイアス条件を入力する。次いでモジュール2(M2)において、時刻(過渡解析の時間)とデバイスの各端子の電圧(ゲート,ソース,ドレイン及び基板電圧)を設定する。次いで、モジュール3(M3)において図3で説明したシミュレーションを実行する。次いでモジュール4(M4)において、全ての計算条件を終了したか否かを判定する。終了していなければM2の処理に戻り、次の時刻と各端子の電圧を設定する。終了すれば、モジュール5(M5)において、計算結果を出力する。
【0031】
上述した半導体素子の評価を実現するためのプログラムは、コンピユータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムに読み込ませ、前記プログラムを実行してコンピュータを所定の処理手順に従って制御することにより、上述した半導体素子評価を実現することができる。ここで、前記記録媒体としては、例えばメモリ装置、磁気ディスク装置、光ディスク装置、磁気テープ装置などのプログラムを記録できるような装置が含まれる。
【0032】
図5は、これら記録媒体に格納されたプログラムを読み取り、そこに記述された手順に従って半導体素子評価の処理を実現するコンピュータシステムの一例を示す外観図である。このコンピユータシステム80の本体前面には、フロッピーディスクドライプ81、及びCDROMドライプ82が設けられており、磁気ディスク装置としてのフロッピーディスク83、または光ディスク装置としてのCD一ROM84を各ドライブ入口から挿入し、所定の読み出し操作を行うことにより、これらの記憶媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置を接続することにより、例えばゲームパックなどに使用されているメモリ装置としてのROM85や、磁気テープ装置としてのカセットテープ86を用いることもできる。
【0033】
図6は、本発明の実施形態を用いて計算した深さ方向の電子濃度分布を示したグラフである。点線(Classical)が量子補正を含めない場合のデバイス・シミュレーション結果である。界面において電子濃度が最大となる。破線(Schrodinger)が単純な一次元構造(図2のA―A’方向)を仮定して、シュレディンガー方程式をポアソン方程式と自己無撞着に解いた結果である。界面において、量子効果によって電子濃度が減少している。
【0034】
ここで、破線(Schrodinger)が単純な一次元構造(図2のA―A’方向)を仮定して、シュレディンガー方程式をポアソン方程式と自己無撞着に解いた解法について説明する。
【0035】
MOSFETの反転層においては、量子力学的サイズ効果によってエネルギー準位の間隔がひろがり、それらの広がった準位をサブバンドと呼ぶ。i番目サブバンドにおけるシュレディンガー方程式は次式で与えられる。
【0036】
Pi''(z)=(8πmi */h2)[ψ(z)-Ei]Pi(z) (14)
ここで、Pi(z)は波動関数、Pi''(z)はz方向の二次の空間微分、Eiは固有値、mi *は有効質量である。Pi(z)は次式の性質を満たす。
【0037】
∫Pi(z)dz=1(積分範囲は零から∞) (15)
n(z)=ΣiNiPi 2(z) (16)
Ni=ai ln[1+exp[(Ef-Ei)/kBT]] (17)
ai=4πnvi mi * kBT /h2 (18)
ここで、Efはフェルミエネルギー、 nviは縮退数である。n(z)をポアソン方程式に代入することにより、ψ(z)を更新する。
【0038】
これに対して、実線が本発明の実施形態によって得られた電子濃度分布である。シュレディンガー方程式の結果と同様に量子効果を反映した結果が得られている。本発明では、当然のことながら図2の半導体素子全ての構造を含めてシミュレーションが行われている。
【0039】
尚、Vdはドレイン電圧、Vgはゲート電圧、Wはゲート幅(図6の奥行方向)、Lはゲート長、toxはゲート絶縁膜の膜厚、Xjは基板表面からソース・ドレイン領域の深さ、Nsubはチャネル不純物またはp型シリコン基板中の正味の不純物の面密度である。
【0040】
図7に本発明の実施形態によって得られた、電流電圧特性を示す。破線(Classical)が量子補正電位を含めない場合の結果で、実線が本実施形態の量子補正電位を含めた場合の結果である。基板不純物濃度が高くなるほど、量子効果によってしきい値電圧が高くなる、I−V特性がゲート電圧が高い方にシフトしている様子がシミュレーション可能である事が確認される。尚、本実施形態の計算時間は、量子補正電位を含めない場合に比べて2倍程度しかかからず、CPU300MHz、メモリ256MBで1分ぐらいである。
【0041】
本発明によれば、サブ0.1μm世代のデバイス設計にあたり、精度の高い仮想試作が可能となるため、試作回数の削減と開発期間の短縮、ひいてはLSIの開発コストの削減に寄与する。
【0042】
【発明の効果】
本発明によれば、半導体素子評価装置であるデバイス・シミュレータに量子効果を導入する際に収束性の悪さと計算速度の遅さを改善することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態により得られた量子補正電位の空間分布を示すグラフ。
【図2】 電子伝導型の絶縁ゲート型電界効果トランジスタの概略断面図。
【図3】 本発明の実施形態に係る計算実行部のアルゴリズム。
【図4】 本発明の実施形態に係るデバイス・シミュレーション・システムの全体のアルゴリズム。
【図5】 記録媒体に格納されたプログラムを読み取り、そこに記述された手順に従ってデータ圧縮・復元の処理を実現するコンピュータシステムの一例を示す外観図。
【図6】 本発明の実施形態を用いて計算した深さ方向の電子濃度分布を示すグラフ。
【図7】 本発明の実施形態によって得られた電流電圧特性を示すグラフ。
【符号の説明】
1 p型シリコン基板
2 ゲート酸化膜
3 n型の多結晶シリコンゲート電極
4 ソースn+拡散層
5 ドレインn+拡散層
6 ソース電極
7 ドレイン電極
8,9 保護用シリコン酸化膜
80 コンピユータシステム
81 フロッピーディスクドライプ
82 CDROMドライプ
83 磁気ディスク装置としてのフロッピーディスク
84 光ディスク装置としてのCD一ROM
85 メモリ装置としてのROM
86 磁気テープ装置としてのカセットテープ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a simulator which is a semiconductor element evaluation apparatus for evaluating electrical characteristics of a MIS (Metal Insulator Semiconductor) type field effect transistor.
[0002]
[Prior art]
In recent years, device structures have become more complicated with the miniaturization and higher functionality of LSIs. Therefore, in order to develop an optimum structure as a product, relying only on prototyping leads to a long development period and an increase in cost. Therefore, a simulator, which is a semiconductor element evaluation apparatus, plays a major role as means for reducing the number of prototypes and providing an optimally structured solution. In particular, the simulation technique for the MIS transistor, which is the central device of LSI, is one of the most required accuracy and calculation speed.
[0003]
When a MIS field effect transistor is miniaturized, a short channel effect is generated in which a threshold value of a gate voltage (hereinafter referred to as a threshold voltage) is lowered. The short channel effect is a phenomenon in which the threshold voltage sharply decreases as the channel length of a transistor decreases. When the threshold voltage is lowered, a leakage current flowing through the transistor is increased even in the off state, and standby power of a portable information device or the like is increased. In addition, a large change in the threshold voltage with respect to the channel length causes a slight fluctuation in the channel length at the time of manufacturing leads to a change in the threshold voltage, leading to a deterioration in the final LSI yield. The short channel effect is generated when the depletion layer in the drain region spreads in the channel region or the substrate region due to the shortening of the channel length. In order to suppress the spread of the depletion layer, it is necessary to increase the substrate impurity concentration and the channel impurity concentration.
[0004]
However, if these impurity concentrations are increased to sufficiently suppress the short channel effect, the threshold voltage may become too high. This reduces the voltage difference between the on state and the off state, making stable circuit operation difficult. In order to suppress this increase in threshold voltage, it is effective to reduce the thickness of the gate insulating film. As a result, the capacitance between the gate electrode and the channel region (gate capacitance) increases, so that the voltage at which carriers start to flow in the channel region decreases, and the increase in threshold voltage due to the increase in substrate concentration is offset. In this way, the threshold voltage is adjusted to be about 20% of the power supply voltage. For example, if the power supply voltage is 1.5V, the threshold voltage is 0.3V.
[0005]
The increase in the substrate impurity concentration and channel impurity concentration and the thinning of the gate insulating film described above increase the vertical electric field in the gate electrode direction at the interface of the channel region in contact with the gate insulating film. This reveals the effect of quantization at the interface. That is, the carrier wave function is localized at the interface, and the maximum value of the carrier concentration distribution is shifted to a position about 10 mm away from the interface. Therefore, since the gate insulating film is effectively thickened, the threshold voltage increases. Incorporating this effect into device simulation is essential to ensure the accuracy of simulation technology.
[0006]
In order to calculate the quantum effect accurately, it is necessary to solve the Schrodinger equation (for example, F. Stern and WE Howard, "Properties of semiconductor surface inversion layers in the electric quantum limit," Phys. Rev., vol. 163 , p. 816, 1967.). However, this method is effective in a simple one-dimensional structure (for example, a direction extending from the gate electrode through the gate insulating film to the channel region), and cannot be applied to an actual device.
[0007]
Known as a means of effectively incorporating quantum effects into device simulations is the use of quantum correction potentials (e.g. MG Ancona, Z. Yu, W.-C. Lee, RW Dutton, and PV Voorde, "Density-gradient simulation of quantum effects in ultra-thin-oxide MOS structures," p. 97, SISPAD '97.). For example, the description of electrons is as follows.
[0008]
qnv e = μ [qn∇ (ψ + Δψ q ) -k B ∇nT] (1)
Δψ q = β∇ ・ ∇√n / √n (2)
β = h 2 / (24π 2 qm * ) (3)
Where (1) is the current density equation, q is the unit elementary charge, n is the electron concentration, v e is the electron velocity vector, μ is the electron mobility, ∇ is the spatial differential vector, ψ is the potential, and Δψ q is Quantum correction potential, k B is Boltzmann constant, T is electron temperature, h is Planck's constant, and m * is effective mass. For convenience of explanation, the method using the equations (1) to (3) is called an ancona method.
[0009]
This Ancona method is an attempt to effectively introduce a quantum effect by generating a potential for reducing the electron concentration at the interface between the gate insulating film and the channel region by Δψ q in the current density equation of equation (1). However, it is known that it is difficult to obtain a convergent solution by this method. That is, in the device simulation, the Poisson equation and the current continuity equation are solved in a self-consistent manner by iterative calculation to obtain the distribution of the electron concentration n and the potential ψ. The current density formula (1) is used as an auxiliary formula for the current continuity formula. In this case, equation (2) is also used in the iterative calculation, but the electron concentration n in the equation is a value that is in the middle of convergence. The carrier concentration distribution in the middle of convergence is often unstable, and the differential value becomes very unstable. For this reason, an unnatural Δψ q is calculated, and iterative calculations are divergent and a solution cannot often be obtained.
[0010]
Furthermore, after obtaining a convergence solution by classical device simulation that does not consider the quantum effect, the result can be used as the initial value of the Ancona method described above (for example, ATLAS User's Manual, vol. 1). , p. 3-88, Nov, 1998.). However, in that case multiplied by a damping coefficient in front of [Delta] [phi] q, the damping coefficient toward zero to 1 is gradually changed. This method takes 5 to 10 times more computation time than the classical simulation and is not necessarily guaranteed to converge. The classical simulation is to solve equation (1) with Δψ q = 0.
[0011]
[Problems to be solved by the invention]
An object of the present invention is to improve poor convergence and slow calculation speed when a quantum effect is introduced into a device simulator which is a semiconductor element evaluation apparatus.
[0013]
The present invention is a semiconductor device evaluation apparatus for evaluating an insulated gate field effect transistor,
Means for solving Poisson's equation which is a relational expression of potential, electron concentration and hole concentration;
Using the potential, electron concentration, and hole concentration temporarily obtained by the means for solving the Poisson equation, the potential is ψ, the unit elementary charge is q, h 2 / (24π 2 qm * ) (where h is Planck's constant, Quantum correction represented by the relational expression Δψ q = β∇ · ∇√n / √n, where β is the quantum correction potential coefficient represented by m * is effective mass, q is unit elementary charge) , and n is the electron concentration. Means for calculating the potential Δψ q ;
Using the quantum correction potential Δψ q temporarily obtained by the means for calculating the quantum correction potential Δψ q , the current is an auxiliary equation of the Poisson equation, the current continuity formula of electron concentration and hole concentration, and the current continuity formula Having a means for solving the density equation and obtaining self-consistent potential, electron concentration and hole concentration,
N in the relational expression of the quantum correction potential Δψ q is a function satisfying the Schrödinger equation , the unit elementary charge q, the effective mass m * , the dielectric constant ε, the Planck constant h, and the depletion layer formed in the semiconductor substrate. B = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32) N], which is a function of the surface density N depl of the impurity charge and the surface density N inv of the electrons inverted in the semiconductor substrate. inv ]] 1/3 , the function satisfying the Schrödinger equation is expressed as Az 2 exp (−bz) where A is the proportionality coefficient and z is the distance from the surface of the semiconductor substrate to the depth direction. It represented, the quantum correction potential is a semiconductor device evaluation apparatus characterized that you denoted Δψ q (z) = βb ( b / 4-1 / z).
[0015]
The present invention is a semiconductor element evaluation method for evaluating an insulated gate field effect transistor,
Solve Poisson's equation, which is the relational expression of potential, electron concentration and hole concentration,
By solving the Poisson equation, the potential is ψ, the unit charge is q, h 2 / (24π 2 qm * ) (where h is Planck's constant ) using the temporarily obtained potential, electron concentration and hole concentration. , M * is an effective mass, q is a unit elementary charge) , and a quantum correction potential coefficient represented by β and an electron concentration n is represented by a relational expression of Δψ q = β∇ · ∇√n / √n. Quantum correction potential Δψ q
Using the quantum correction potential Δψ q temporarily obtained by calculating the quantum correction potential Δψ q , the current is an auxiliary equation of the Poisson equation, the current continuity formula of electron concentration and hole concentration, and the current continuity formula A method for solving a density equation and obtaining self-consistent potential, electron concentration and hole concentration,
N in relations of the quantum correction potential [Delta] [phi] q is Ri functions der satisfying Schrodinger equation, the unit elementary charge q, effective mass m *, the dielectric constant epsilon, the depletion layer formed Planck constant h, the semiconductor substrate B = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32)], which is a function of the surface density N depl of the impurity charges and the surface density N inv of the electrons inverted in the semiconductor substrate. N inv ]] 1/3 , the function satisfying the Schrödinger equation is represented by Az 2 exp (−bz) where A is the proportionality coefficient and z is the distance from the surface of the semiconductor substrate in the depth direction. And the quantum correction potential is expressed as Δψ q (z) = βb (b / 4−1 / z) .
[0016]
The present invention is a computer-readable recording medium recording a semiconductor element evaluation program for evaluating an insulated gate field effect transistor,
A procedure for solving Poisson's equation which is a relational expression of potential, electron concentration and hole concentration;
Using the potential, electron concentration and hole concentration temporarily obtained by the procedure for solving the Poisson equation, the potential is ψ, the unit elementary charge is q, h 2 / (24π 2 qm * ) (where h is Planck's constant, Quantum correction represented by the relational expression Δψ q = β∇ · ∇√n / √n, where β is the quantum correction potential coefficient represented by m * is effective mass, q is unit elementary charge) , and n is the electron concentration. A procedure for calculating the potential Δψ q ;
Using the quantum correction potential Δψ q temporarily obtained by the procedure of calculating the quantum correction potential Δψ q , the current is an auxiliary equation of the Poisson equation, the current continuity equation of electron concentration and hole concentration, and the current continuity equation Having a procedure for solving the density equation and obtaining self-consistent potential, electron concentration and hole concentration,
N in relations of the quantum correction potential [Delta] [phi] q is Ri functions der satisfying Schrodinger equation,
A function of unit elementary charge q, effective mass m * , dielectric constant ε, Planck's constant h, surface density N depl of impurity charges in the depletion layer formed in the semiconductor substrate, and surface density N inv of electrons inverted in the semiconductor substrate When b is expressed as b = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32) N inv ]] 1/3 , a function satisfying the Schrodinger equation has a proportional coefficient: A, where z is the distance in the depth direction from the surface of the semiconductor substrate, it is expressed as Az 2 exp (−bz), and the quantum correction potential is Δψ q (z) = βb (b / 4−1 / z) is a computer-readable recording medium on which a semiconductor element evaluation program is recorded.
[0017]
According to the present invention, since the quantum correction potential is introduced as a simple distance function from the interface between the gate insulating film and the semiconductor substrate, the calculation is easy. In addition, when calculating the quantum correction potential, instead of calculating the differential value of the local carrier concentration distribution as in the past, the integral value from the interface is used, so the calculation is performed due to local carrier concentration fluctuations. There is no instability. Due to these effects, it is possible to perform calculation with good convergence and high speed.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a graph showing the spatial distribution of the quantum correction potential obtained by the embodiment of the present invention. This is a distribution in the
[0019]
Hereinafter, how to obtain the spatial distribution of the quantum correction potential shown in FIG. 1 will be described.
[0020]
The impurity concentration of the
[0021]
The
[0022]
n (z) = Az 2 exp (-bz) (4)
b = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32) N inv )] 1/3 (5)
Δψ q (z) = βb (b / 4-1 / z) (6)
Where A is the proportional coefficient, z is the distance from the surface of the
[0023]
FIG. 3 shows an algorithm of the calculation execution unit according to the embodiment of the present invention. First, in step 1 (S1), initial values of potential and carrier concentration distribution are set based on the impurity concentration and the previous simulation result. In other words, when the calculation execution unit is called for the first time, the initial values of the electron concentration n and the hole concentration p are obtained by simultaneously solving the charge neutrality condition and the constant np product condition of the following equation.
[0024]
p-n + N d -N a = 0 (charge neutral condition) (7)
np = n i 2 (Constant np product condition) (8)
Here, N d is a donor-type impurity concentration, N a is an acceptor-type impurity concentration, and n i is an intrinsic carrier concentration. In the case of Si, n i = 1 × 10 10 cm −3 . Regarding the potential ψ, for example, a semiconductor region of the same type that continues to a certain electrode is made equal to the potential of that electrode. That is, the potential in the source n + diffusion layer 4 is the same potential as the
[0025]
Next, in step 2 (S2), only the Poisson equation described later is solved. At this time, the carrier concentration distribution may be estimated from the potential distribution assuming an energy distribution function such as Boltzmann statistics. Further, the calculation of the Poisson equation in S2 may be repeated until the potential distribution converges to some extent. As the energy distribution function, for example, assuming Boltzmann statistics, the electron concentration n and the hole concentration p are updated by the following equations.
[0026]
n = n 0 exp (δψ / (k B T e )) (9)
p = p 0 exp (-δψ / (k B T h )) (10)
Here, n 0 and p 0 is the electron concentration and hole concentration before correction, [Delta] [phi] is the correction amount of the potential, the T e is the electron temperature, T h is the hole temperature.
[0027]
Next, in step 3 (S3), a quantum correction potential that is a quantum correction potential is calculated. At this time, N depl and N inv are obtained by integrating the net impurity concentration distribution (N d −N a ) and the carrier concentration distribution in the substrate depth direction from the calculation point of each interface. The integration range may be a depletion layer width or a predetermined value may be input. The depletion layer width may be a point at which a change in integration result becomes a predetermined value, for example, 1% or less when N inv is obtained from the interface by numerical integration.
[0028]
Next, in step 4 (S4), the following Poisson equation (11) and current continuity equations (12) and (13) are solved in a self-consistent manner.
[0029]
∇ ・ ε∇ψ = -q (p-n + N d -N a ) (11)
∂n / ∂t + ∇ ・ nv e = GR (12)
∂p / ∂t + ∇ ・ pv h = GR (13)
Here, N d is the donor impurity concentration, N a is the acceptor impurity concentration, GR is the generation and annihilation term carrier. (12) nv e in formula mentioned above (1) (qnv e = μ [qn∇ ( ψ + Δψ q) -k B ∇nT]) using equation of current density including quantum correction potential of. The formula pv h of the current density of holes is calculated by reversing the sign of the first term on the right side of the equation (1) and changing the model of mobility μ for holes. Note that v h is a hole velocity vector. As a self-consistent solving method, for example, a partial differential equation is discretized by a finite difference method, converted into an algebraic equation, and solved using a Newton method (for example, edited by Dan Ryo, `` Process, Device, Simulation technology ", Section 3.3, Industrial books, published in 1988). Next, convergence determination is performed in step 5 (S5), and if not sufficiently converged, the process returns to S3. Here, the convergence determination uses at least one correction amount of potential, electron concentration, and hole concentration. For example, when at least one of δψ <1 × 10 −3 , δn / n <0.01, and δp / p <0.01 is satisfied, it is determined that convergence has occurred. Here, Δn and Δp are correction amounts of the electron and hole concentrations.
[0030]
FIG. 4 shows the overall algorithm of the device simulation system according to the present invention. First, in module 1 (M1), a simulation structure, impurity concentration distribution, and bias conditions are input. Next, in module 2 (M2), the time (transient analysis time) and the voltage (gate, source, drain and substrate voltage) of each terminal of the device are set. Next, the simulation described in FIG. 3 is executed in the module 3 (M3). Next, in module 4 (M4), it is determined whether or not all the calculation conditions have been completed. If not completed, the process returns to M2, and the next time and the voltage of each terminal are set. When completed, the module 5 (M5) outputs the calculation result.
[0031]
The program for realizing the evaluation of the semiconductor element described above can be stored in a computer-readable recording medium. By reading this recording medium into a computer system, executing the program, and controlling the computer according to a predetermined processing procedure, the above-described semiconductor element evaluation can be realized. Here, examples of the recording medium include devices capable of recording a program such as a memory device, a magnetic disk device, an optical disk device, and a magnetic tape device.
[0032]
FIG. 5 is an external view showing an example of a computer system that reads a program stored in these recording media and realizes a semiconductor element evaluation process according to a procedure described therein. A
[0033]
FIG. 6 is a graph showing the electron concentration distribution in the depth direction calculated using the embodiment of the present invention. A dotted line (Classical) is a device simulation result when quantum correction is not included. The electron concentration is maximized at the interface. This is a result of solving the Schrodinger equation in a self-consistent manner with the Poisson equation, assuming that the broken line (Schrodinger) has a simple one-dimensional structure (direction AA ′ in FIG. 2). At the interface, the electron concentration decreases due to the quantum effect.
[0034]
Here, assuming a simple one-dimensional structure with a broken line (Schrodinger) (direction AA ′ in FIG. 2), a method of solving the Schrodinger equation with the Poisson equation in a self-consistent manner will be described.
[0035]
In the inversion layer of the MOSFET, the energy level interval spreads due to the quantum mechanical size effect, and these widened levels are called subbands. The Schrodinger equation for the i-th subband is given by
[0036]
P i '' (z) = (8πm i * / h 2 ) [ψ (z) -E i ] P i (z) (14)
Here, P i (z) is a wave function, P i ″ (z) is a second-order spatial derivative in the z direction, E i is an eigenvalue, and m i * is an effective mass. P i (z) satisfies the following equation.
[0037]
∫P i (z) dz = 1 (integral range from zero to ∞) (15)
n (z) = Σ i N i P i 2 (z) (16)
N i = a i ln [1 + exp [(E f -E i ) / k B T]] (17)
a i = 4πn vi m i * k B T / h 2 (18)
Where E f is Fermi energy and n vi is a degenerate number. ψ (z) is updated by substituting n (z) into the Poisson equation.
[0038]
On the other hand, the solid line is the electron concentration distribution obtained by the embodiment of the present invention. Similar to the Schrodinger equation, the result reflects the quantum effect. In the present invention, as a matter of course, a simulation including the structure of all the semiconductor elements in FIG. 2 is performed.
[0039]
V d is the drain voltage, V g is the gate voltage, W is the gate width (depth direction in FIG. 6), L is the gate length, t ox is the thickness of the gate insulating film, and X j is the source / drain from the substrate surface. The depth of the region, N sub, is the surface density of the net impurity in the channel impurity or p-type silicon substrate.
[0040]
FIG. 7 shows the current-voltage characteristics obtained by the embodiment of the present invention. A broken line (Classical) is a result when the quantum correction potential is not included, and a solid line is a result when the quantum correction potential of the present embodiment is included. It is confirmed that the higher the substrate impurity concentration is, the higher the threshold voltage is due to the quantum effect, and it is possible to simulate the shift of the IV characteristic to the higher gate voltage. Note that the calculation time of the present embodiment is only about twice as long as that when the quantum correction potential is not included, and is about 1 minute with the CPU 300 MHz and the memory 256 MB.
[0041]
According to the present invention, it is possible to perform virtual prototyping with high accuracy when designing a sub 0.1 μm generation device, which contributes to the reduction in the number of prototyping, the development period, and the LSI development cost.
[0042]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, when introducing a quantum effect into the device simulator which is a semiconductor element evaluation apparatus, bad convergence and slow calculation speed can be improved.
[Brief description of the drawings]
FIG. 1 is a graph showing a spatial distribution of quantum correction potentials obtained by an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of an electron conduction type insulated gate field effect transistor.
FIG. 3 is an algorithm of a calculation execution unit according to the embodiment of the present invention.
FIG. 4 is an overall algorithm of a device simulation system according to an embodiment of the present invention.
FIG. 5 is an external view showing an example of a computer system that reads a program stored in a recording medium and realizes data compression / decompression processing according to a procedure described therein.
FIG. 6 is a graph showing an electron concentration distribution in the depth direction calculated using the embodiment of the present invention.
FIG. 7 is a graph showing current-voltage characteristics obtained by the embodiment of the present invention.
[Explanation of symbols]
1 p-
85 ROM as a memory device
86 Cassette tape as a magnetic tape unit
Claims (3)
電位、電子濃度及び正孔濃度の関係式であるポアソン方程式を解く手段と、
前記ポアソン方程式を解く手段によって一時的に求めた電位、電子濃度及び正孔濃度を用いて、電位をψ、単位素電荷をq,h2/(24π2qm*)(ただしhはプランク定数,m * は有効質量,qは単位素電荷)で表される量子補正電位係数をβ、電子濃度をnとし、Δψq=β∇・∇√n/√nの関係式で表される量子補正電位Δψqを計算する手段と、
前記量子補正電位Δψqを計算する手段によって一時的に求めた量子補正電位Δψqを用いて、前記ポアソン方程式、電子濃度と正孔濃度の電流連続式、及び電流連続式の補助方程式である電流密度式を解き、自己無撞着な電位、電子濃度及び正孔濃度を求める手段を有し、
前記量子補正電位Δψqの関係式中のnが、シュレディンガー方程式を満たす関数であり、単位素電荷q,有効質量m * ,誘電率ε,プランク定数h,半導体基板に形成される空乏層中の不純物電荷の面密度N depl ,及び半導体基板で反転した電子の面密度N inv の関数であるbをb=[48π 2 q 2 m * /(εh 2 )[N depl +(11/32)N inv ]] 1/3 と表したとき、前記シュレディンガー方程式を満たす関数は、比例係数をA,半導体基板の表面から深さ方向への距離をzとした場合に、Az 2 exp(−bz)で表され、前記量子補正電位がΔψ q (z)=βb(b/4−1/z)と表されることを特徴とする半導体素子評価装置。 A semiconductor device evaluation apparatus for evaluating an insulated gate field effect transistor,
Means for solving Poisson's equation which is a relational expression of potential, electron concentration and hole concentration;
Using the potential, electron concentration, and hole concentration temporarily obtained by the means for solving the Poisson equation, the potential is ψ, the unit elementary charge is q, h 2 / (24π 2 qm * ) (where h is Planck's constant, Quantum correction represented by the relational expression Δψ q = β∇ · ∇√n / √n, where β is the quantum correction potential coefficient represented by m * is effective mass, q is unit elementary charge) , and n is the electron concentration. Means for calculating the potential Δψ q ;
Using the quantum correction potential Δψ q temporarily obtained by the means for calculating the quantum correction potential Δψ q , the current is an auxiliary equation of the Poisson equation, the current continuity formula of electron concentration and hole concentration, and the current continuity formula Having a means for solving the density equation and obtaining self-consistent potential, electron concentration and hole concentration,
N in the relational expression of the quantum correction potential Δψ q is a function satisfying the Schrödinger equation , the unit elementary charge q, the effective mass m * , the dielectric constant ε, the Planck constant h, and the depletion layer formed in the semiconductor substrate. B = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32) N], which is a function of the surface density N depl of the impurity charge and the surface density N inv of the electrons inverted in the semiconductor substrate. inv ]] 1/3 , the function satisfying the Schrödinger equation is expressed as Az 2 exp (−bz) where A is the proportionality coefficient and z is the distance from the surface of the semiconductor substrate to the depth direction. It represented, the semiconductor device evaluation apparatus characterized that you the quantum correction potential is expressed as Δψ q (z) = βb ( b / 4-1 / z).
電位、電子濃度及び正孔濃度の関係式であるポアソン方程式を解き、
前記ポアソン方程式を解くことによって、一時的に求めた電位、電子濃度及び正孔濃度を用いて、電位をψ,単位素電荷をq,h2/(24π2qm*)(ただしhはプランク定数,m * は有効質量,qは単位素電荷)で表される量子補正電位係数をβ,電子濃度をnとしたとき、Δψq=β∇・∇√n/√nの関係式で表される量子補正電位Δψqを計算し、
前記量子補正電位Δψqを計算することによって一時的に求めた量子補正電位Δψqを用いて、前記ポアソン方程式、電子濃度と正孔濃度の電流連続式、及び電流連続式の補助方程式である電流密度式を解き、自己無撞着な電位、電子濃度及び正孔濃度を求める方法であって、
前記量子補正電位Δψqの関係式中のnが、シュレディンガー方程式を満たす関数であり、単位素電荷q,有効質量m * ,誘電率ε,プランク定数h,半導体基板に形成される空乏層中の不純物電荷の面密度N depl ,及び半導体基板で反転した電子の面密度N inv の関数であるbをb=[48π 2 q 2 m * /(εh 2 )[N depl +(11/32)N inv ]] 1/3 と表したとき、前記シュレディンガー方程式を満たす関数は、比例係数をA,半導体基板の表面から深さ方向への距離をzとした場合に、Az 2 exp(−bz)で表され、前記量子補正電位はΔψ q (z)=βb(b/4−1/z)と表されることを特徴とする半導体素子評価方法。 A semiconductor element evaluation method for evaluating an insulated gate field effect transistor,
Solve Poisson's equation, which is the relational expression of potential, electron concentration and hole concentration,
By solving the Poisson equation, the potential is ψ, the unit charge is q, h 2 / (24π 2 qm * ) (where h is Planck's constant ) using the temporarily obtained potential, electron concentration and hole concentration. , M * is an effective mass, q is a unit elementary charge) , and a quantum correction potential coefficient represented by β and an electron concentration n is represented by a relational expression of Δψ q = β∇ · ∇√n / √n. Quantum correction potential Δψ q
Using the quantum correction potential Δψ q temporarily obtained by calculating the quantum correction potential Δψ q , the current is an auxiliary equation of the Poisson equation, the current continuity formula of electron concentration and hole concentration, and the current continuity formula A method for solving a density equation and obtaining self-consistent potential, electron concentration and hole concentration,
N in relations of the quantum correction potential [Delta] [phi] q is Ri functions der satisfying Schrodinger equation, the unit elementary charge q, effective mass m *, the dielectric constant epsilon, the depletion layer formed Planck constant h, the semiconductor substrate B = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32)], which is a function of the surface density N depl of the impurity charges and the surface density N inv of the electrons inverted in the semiconductor substrate. N inv ]] 1/3 , the function satisfying the Schrödinger equation is represented by Az 2 exp (−bz) where A is the proportionality coefficient and z is the distance from the surface of the semiconductor substrate in the depth direction. And the quantum correction potential is expressed as Δψ q (z) = βb (b / 4/1 / z) .
電位、電子濃度及び正孔濃度の関係式であるポアソン方程式を解く手順と、
前記ポアソン方程式を解く手順によって一時的に求めた電位、電子濃度及び正孔濃度を用いて、電位をψ,単位素電荷をq,h2/(24π2qm*)(ただしhはプランク定数,m * は有効質量,qは単位素電荷)で表される量子補正電位係数をβ,電子濃度をnとし、Δψq=β∇・∇√n/√nの関係式で表される量子補正電位Δψqを計算する手順と、
前記量子補正電位Δψqを計算する手順によって一時的に求めた量子補正電位Δψqを用いて、前記ポアソン方程式、電子濃度と正孔濃度の電流連続式、及び電流連続式の補助方程式である電流密度式を解き、自己無撞着な電位、電子濃度及び正孔濃度を求める手順を有し、
前記量子補正電位Δψqの関係式中のnが、シュレディンガー方程式を満たす関数であり、
単位素電荷q,有効質量m * ,誘電率ε,プランク定数h,半導体基板に形成される空乏層中の不純物電荷の面密度N depl ,及び半導体基板で反転した電子の面密度N inv の関数であるbをb=[48π 2 q 2 m * /(εh 2 )[N depl +(11/32)N inv ]] 1/3 と表したとき、前記シュレディンガー方程式を満たす関数は、比例係数をA,半導体基板の表面から深さ方向への距離をzとした場合に、Az 2 exp(−bz)で表され、前記量子補正電位はΔψ q (z)=βb(b/4−1/z)と表されることを特徴とする半導体素子評価プログラムを記録したコンピュータ読み取り可能な記録媒体。 A computer-readable recording medium recording a semiconductor element evaluation program for evaluating an insulated gate field effect transistor,
A procedure for solving Poisson's equation which is a relational expression of potential, electron concentration and hole concentration;
Using the potential, electron concentration and hole concentration temporarily obtained by the procedure for solving the Poisson equation, the potential is ψ, the unit elementary charge is q, h 2 / (24π 2 qm * ) (where h is Planck's constant, Quantum correction represented by the relational expression Δψ q = β∇ · ∇√n / √n, where β is the quantum correction potential coefficient represented by m * is effective mass, q is unit elementary charge) , and n is the electron concentration. A procedure for calculating the potential Δψ q ;
Using the quantum correction potential Δψ q temporarily obtained by the procedure of calculating the quantum correction potential Δψ q , the current is an auxiliary equation of the Poisson equation, the current continuity equation of electron concentration and hole concentration, and the current continuity equation Having a procedure for solving the density equation and obtaining self-consistent potential, electron concentration and hole concentration,
N in relations of the quantum correction potential [Delta] [phi] q is Ri functions der satisfying Schrodinger equation,
A function of unit elementary charge q, effective mass m * , dielectric constant ε, Planck's constant h, surface density N depl of impurity charges in the depletion layer formed in the semiconductor substrate, and surface density N inv of electrons inverted in the semiconductor substrate When b is expressed as b = [48π 2 q 2 m * / (εh 2 ) [N depl + (11/32) N inv ]] 1/3 , a function satisfying the Schrodinger equation has a proportional coefficient: A, where z is the distance in the depth direction from the surface of the semiconductor substrate, it is expressed as Az 2 exp (−bz), and the quantum correction potential is Δψ q (z) = βb (b / 4−1 / z) A computer-readable recording medium on which a semiconductor element evaluation program is recorded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075170A JP3692005B2 (en) | 2000-03-17 | 2000-03-17 | Semiconductor element evaluation apparatus, semiconductor element evaluation method, and computer-readable recording medium recording semiconductor element evaluation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000075170A JP3692005B2 (en) | 2000-03-17 | 2000-03-17 | Semiconductor element evaluation apparatus, semiconductor element evaluation method, and computer-readable recording medium recording semiconductor element evaluation program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267388A JP2001267388A (en) | 2001-09-28 |
| JP3692005B2 true JP3692005B2 (en) | 2005-09-07 |
Family
ID=18593101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000075170A Expired - Fee Related JP3692005B2 (en) | 2000-03-17 | 2000-03-17 | Semiconductor element evaluation apparatus, semiconductor element evaluation method, and computer-readable recording medium recording semiconductor element evaluation program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3692005B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149969A (en) * | 2005-11-28 | 2007-06-14 | Oki Electric Ind Co Ltd | Device simulation program |
| JP5070785B2 (en) * | 2006-09-26 | 2012-11-14 | 富士通セミコンダクター株式会社 | Circuit design method and circuit design system |
| CN115700577B (en) * | 2021-07-30 | 2026-02-17 | 本源量子计算科技(合肥)股份有限公司 | Carrier transport simulation method, device, medium and electronic equipment |
-
2000
- 2000-03-17 JP JP2000075170A patent/JP3692005B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267388A (en) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Inokawa et al. | A compact analytical model for asymmetric single-electron tunneling transistors | |
| Dasgupta et al. | BSIM compact model of quantum confinement in advanced nanosheet FETs | |
| Esqueda et al. | Compact modeling of total ionizing dose and aging effects in MOS technologies | |
| Mukhopadhyay et al. | Accurate estimation of total leakage in nanometer-scale bulk CMOS circuits based on device geometry and doping profile | |
| Yu et al. | Circuit/device modeling at the quantum level | |
| Roldan et al. | Modeling the centroid and the inversion charge in cylindrical surrounding gate MOSFETs, including quantum effects | |
| Gupta et al. | Digital computation in subthreshold region for ultralow-power operation: A device–circuit–architecture codesign perspective | |
| CN108875192A (en) | A kind of Typical CMOS Devices limit low-temperature characteristics emulation mode | |
| Kircher et al. | Three-dimensional simulation of semiconductor devices | |
| Hong et al. | NCFET-based 6-T SRAM: Yield estimation based on variation-aware sensitivity | |
| Hammad et al. | Analytical modeling of the partially-depleted SOI MOSFET | |
| Watkins et al. | Mitigating total-ionizing-dose-induced threshold-voltage shifts using back-gate biasing in 22-nm FD-SOI transistors | |
| JP3692005B2 (en) | Semiconductor element evaluation apparatus, semiconductor element evaluation method, and computer-readable recording medium recording semiconductor element evaluation program | |
| Luisier et al. | Atomistic simulation of nanowire transistors | |
| Xiong et al. | Supply voltage dependence of ring oscillator frequencies for total ionizing dose exposures for 7-nm bulk FinFET technology | |
| Hong | Compact charge modeling of double-gate MOSFETs considering the density-gradient equation | |
| Te-Kuang | A new interface-trapped-charge-degraded subthreshold current model for quadruple-gate MOSFETs | |
| Watanabe et al. | Scaling effects on gate leakage current | |
| Kumar et al. | Scaling of flash NVRAM to 10's of nm by decoupling of storage from read/sense using back-floating gates | |
| Katayama et al. | Design and analysis of high-speed random access memory with coulomb blockade charge confinement | |
| Acuna et al. | A new mixed hardening methodology applied to a 28 nm FDSOI 32-bits DSP subjected to gamma radiation | |
| Arora et al. | Capacitance modeling for deep submicron thin gate oxide MOSFETs | |
| Hattori et al. | Effects of electron quantum confinement on velocity overshoot in Si nanosheet gate-All-around FETs | |
| Jin et al. | A numerically efficient method for the hydrodynamic density-gradient model | |
| Raychowdhury et al. | Modeling of ballistic carbon nanotube field effect transistors for efficient circuit simulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050617 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3692005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |