Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3697232B2 - Display device - Google Patents
[go: Go Back, main page]

JP3697232B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3697232B2
JP3697232B2 JP2002238711A JP2002238711A JP3697232B2 JP 3697232 B2 JP3697232 B2 JP 3697232B2 JP 2002238711 A JP2002238711 A JP 2002238711A JP 2002238711 A JP2002238711 A JP 2002238711A JP 3697232 B2 JP3697232 B2 JP 3697232B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
electron
insulating layer
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002238711A
Other languages
Japanese (ja)
Other versions
JP2003151474A (en
Inventor
泰之 渡部
晋作 久保
和也 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002238711A priority Critical patent/JP3697232B2/en
Publication of JP2003151474A publication Critical patent/JP2003151474A/en
Application granted granted Critical
Publication of JP3697232B2 publication Critical patent/JP3697232B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、容器の内側から外側に複数の配線電極を引き出し、該配線を介して駆動信号を印加する表示パネル用基板を用いた表示装置に関する。
【0002】
【従来の技術】
従来、表示装置としては、PDP(プラズマディスプレイパネル)のようなガス放電型のものと、FED(フィールドエミッションディスプレイ)のような発光部材を電子線で照射するタイプ(電子線照射型)のものが知られている。電子線照射型ディスプレイの電子放出素子としては熱電子源と冷陰極電子源の2種類が知られている。
【0003】
冷陰極電子源には電界放出型素子(FE型素子)、金属/絶縁層/金属型素子(MIM素子)、表面伝導型電子放出素子等がある。
【0004】
上述の表面伝導型電子放出素子は構造が単純で製造も容易であることから、それを大面積にわたり多数形成できるという利点を有している。そこでこの特徴を生かすべく各種の応用が研究されている。たとえば荷電ビーム源、画像形成装置等の表示装置等への応用である。一例として、本出願人による特開2000−251778や特開2000−251802では、多数の電子放出素子をマトリクス状の配線に接続してなる電子源基板と、蛍光体を配置した対向基板とを張り合わせて高真空容器(表示パネル)とした画像形成装置を開示している。
【0005】
【発明が解決しようとする課題】
しかしながら上述したような、多数の電子放出素子をマトリクス配線接続してなる電子源基板と、蛍光体を配置した対向基板とを張り合わせて高真空容器(表示パネル)とした画像形成装置を構成する際、その大面積化・高品質化にあたり以下のような問題点がある。
【0006】
まず配線材料として、求められる配線抵抗を満たすために金属とガラス系材料からなる厚膜ペーストを用いるが、画像形成装置の高品質化のために高精細化を推し進めると、表示領域内においては配線幅を十分に小さくする必要がある。表示装置の使用目的等によるが、一般的な用途に十分活用できる高精細な表示装置としては、その配線幅を70μm以下程度にする事が望ましい。
【0007】
また、上述特開2000−251778に記載の表面伝導型放出素子のように、電極対(素子電極)の対向する間隙を列(Y)方向配線(下配線)と平行に配置し、電子放出部がY方向配線(下配線)2と略平行にライン状に形成されるように構成された電子源基板を用いる場合、放出電子の軌道制御の要求から、表示領域内においてはY方向配線のエッジ高さを十分高く(例えば14μm程度)にすることが求められる。
【0008】
また、上述のとおり、配線の抵抗値を十分低減するためにも、十分な高さが必要となる。
【0009】
尚、「表示領域」とは、蛍光等の画像形成部材の配線基板への正射影領域を意味し、上述のような電子源基板と蛍光体を形成した透明基板とを対向配置して表示パネルを構成した場合は、電子源基板(配線基板)上の該蛍光体と対向する領域が画像形成部材(蛍光体)の配線基板への正射影領域と等しくなる。
【0010】
我々は、上記表示領域内におけるマトリクス配線の高精細化及び低抵抗化を両立するための、最小線幅及び十分な高さ(厚み)の配線形成を実現する具体的手段を検討した結果、配線形成方法として従来のスクリーン印刷法からフォトペースト材料を用いたフォトリソ法への移行が好ましいことを見出した。つまり、従来の印刷配線では、その断面形状がなだらかな半円形状になるため、十分な高さを有しながら、高精細な配線幅を実現するのは困難である。幅が狭く十分な高さ(厚さ)を両立した配線形状としては、エッジの切り立った矩形の配線が好ましく、この形状の配線を形成するには、フォトペーストを用いたフォトリソ法が好ましいと考えた。
【0011】
ところが上述のような、配線抵抗の低減や、電子放出素子の電子軌道の制御等の目的からフォトペースト材料において配線のエッジ高さを確保するために厚みを増していくとパターンエッジがカール(パターンエッジのえぐれ)すると共に基板にクラックが発生し易くなり、表示領域外周のパネル封着部の気密性が低下(リークパスが発生)するという問題が発生する場合がある。
【0012】
本発明の主たる目的は、このような欠点を改善するものであり、配線基板を用いた画像表示装置、画像形成装置の高輝度・高精細化を図りつつ、真空雰囲気等を維持可能な気密容器を実現し、より高品位な画像を得られるようにすることにある。
【0013】
【課題を解決するための手段】
即ち、本発明の表示装置は、基板上に複数の配線電極を有する配線基板と、前記配線基板の配線電極を有する表面に位置する枠部材と、前記枠部材を介して前記配線基板と対向して位置する対向基板とを有する気密容器内に画像形成部材を有する表示装置であって、前記配線基板の前記配線と接している面と前記配線の側面とのなす平均角度は、前記画像形成部材の前記配線基板上への正射影領域の少なくとも一部において鈍角であり、且つ前記枠部材が配置された領域において鋭角であることを特徴とする。
【0014】
尚、上記本発明は、前記画像形成部材の前記配線基板上への正射影領域における前記配線の幅が、前記枠部材が配置された領域における前記配線の幅よりも小さい場合に特に効果的である。
【0021】
本発明によれば、表示領域内においては所望の配線の高さを確保して配線抵抗の低減を図るとともに、電子放出素子への信号供給用の配線として本発明の構成を用いた場合、放出電子の軌道制御を良好に行える。また、表示領域外の封着部においては配線のエッジカール及びサイドクラックがない配線基板を実現できる。
【0022】
また、かかる配線基板を用いた画像表示装置等の画像形成装置においては、発光効率の向上と共に、真空等を維持しえる、気密性、信頼性の高い画像形成装置を実現できる。
【0023】
【発明の実施の形態】
以下に本発明の実施形態を詳述するが、それに先立ち、封着部における配線形状と気密性の関係について図面を用いて詳述する。
【0024】
図16は、X方向配線とY方向配線を間に絶縁層を介して交差させた、通称マトリクス配線基板において、画像表示領域から基板端部まで配線を引き出した構成における、引き出し部の一部である封着部の配線形状にエッジカールがある場合の部分拡大図であり、Y方向引出し配線12のパターンエッジのえぐれと基板に発生するクラック(サイドクラックと呼ぶ)に起因し、配線に沿って形成されるリークパス(124、126)を模式的に表した図である。
【0025】
本発明者の検討によると、このような基板に発生するクラックについては絶縁層の形成により抑制されることが明らかになった。したがって、かかるクラックの発生を防止するには、例えばマトリクス配線部の交差部の絶縁層形成時にパネル封着部にも絶縁層を同時に形成することが考えられる。この絶縁層パターンは配線パターンによる凹凸を緩和する効果もあるため、真空容器形成部材13として樹脂製Oリングを介した真空形成の場合にも効果的である。
【0026】
ところが、パターンエッジのえぐれがあると、この絶縁層との間にマウスホール124と呼ぶリークパスを作ってしまい、基板に発生するクラックによるリークパスと同様に真空気密性が低下する。
【0027】
一方、パターンエッジのえぐれによるマウスホールついては、真空容器形成部材13としてフリットガラスを用いることでリークパスを無くすことができる。しかしながら、フリットガラスを用いても、基板に発生したクラックによる真空リークに対応できない。また、真空容器形成部材13として樹脂製Oリングを用いる場合を考慮すると、封着部における配線断面の基板と形成する角度が少なくとも鋭角でなければリークパスを無くすことができない。
【0028】
また本発明者の検討によると、配線のエッジカールと基板クラックの発生には、膜厚依存性のほかに、パターン幅依存性があることが判っている。すなわち、ある程度の高さ(厚み)がある配線においては、その配線の幅が大きくなると基板にクラックを生じやすく、またエッジカールも起こりやすい。したがって、配線幅を狭くすることによって、エッジカール及び基板クラックの発生自体を防止することもある程度可能である。
【0029】
しかしながら、前述のように引出し配線および実装端子部においては配線抵抗の要求から表示領域内よりも線幅を広く取らなければならないのが実情である。
【0030】
よって配線抵抗の低減と、配線パターンの高精細化を両立する矩形配線も、気密容器の実現には解決すべき問題があり、配線抵抗の低減、高精細パターンの実現、及び気密容器の形成をすべて満たすには、更なる改良が必要である。
【0031】
上述のように表示パネル用の配線基板として要求される様々な条件を総合的に考察した結果、表示領域内において配線形状を矩形とし、封着部において配線形状をなまらせるという本発明に至った。つまり換言するならば、表示領域内においては配線の断面が基板と形成する平均角度(配線基板の配線と接している面と配線の側面とのなす平均角度)が鈍角であり、枠部材が配置された封着部における配線の断面が基板と形成する平均角度が鋭角となる配線形状とすることで、上述の配線の低抵抗化、高精細化、及び気密容器の実現を可能にする。尚、ここで、配線の断面が基板と形成する平均角度が鈍角とは、図18に例示されているような断面形状を有する配線と基板面との関係であり、配線の断面が基板と形成する平均角度が鋭角とは図17に例示されているような断面形状を有する配線と基板面との関係である。
【0032】
また、ここで、本発明を更に詳述すべく、封着部における配線の断面形状と基板のクラック及びリークパスとの関係を説明する。
【0033】
図17及び図18は配線断面が基板と形成する平均角度を模式的に表したものである。この平均角度が図17のように鋭角であると基板クラックは発生しにくく、反対に図18のように鈍角であると基板クラックは発生しやすくなる。また平均角度が鋭角であることはエッジカールと反対の方向であり、真空気密性を実現する上でも効果がある。
【0034】
さらにパターン安定性、抵抗値及びその抵抗値が得られるプロセス条件の観点から現在使用可能な配線形成方法においては、フォトリソ工程でパターンエッジの平均角度を鈍角としやすく、スクリーン印刷工程ではパターンエッジの平均角度を容易に鋭角とできる。またこの組み合わせとしてフォトリソ工程でパターンエッジの平均角度が大きくない鈍角の配線上に、スクリーン印刷工程でパターンエッジの平均角度が鋭角の配線を重ねることで、実質パターンエッジの平均角度が鋭角の厚膜配線が得られることを見出した。
【0035】
本発明は以上の知見に基づいて成されたものであり、以下、その構成を具体的に詳述する。尚、以下の記述においては、画像表示領域(画像形成部材の配線が形成された基板面への正射影領域)と、封着部を包含する画像表示領域外とで配線の断面形状を異ならせる形態を記載するが、これは製造等の観点を考慮した特に好ましい形態であり、画像表示領域と封着部とで配線の断面形状がそれぞれ所望の形状となっていれば十分である。以下、本発明の実施の形態について説明する。
【0036】
本出願人は、電子放出素子とその応用に関しこれまで多数の提案を行っており、以下、その一部として表面伝導型放出素子を用いた画像形成装置等の応用例を紹介する。
【0037】
インクジェット方式による素子作成に関しては特開平9−102271号公報や特開2000−251665号公報に、これらの素子をXYマトリクス形状に配置した例として、特開昭64−031332号公報、特開平7−326311号公報に詳述されている。更には配線形成方法に関しては特開平8−185818号公報や、特開平9−50757号公報に、駆動方法については特開平6−342636号公報等に詳述されている。
【0038】
また、更には例えば特開平7−235255号公報、特登録2903295号公報に詳述されている。
【0039】
以下に、上記公報に開示されている表面伝導型電子放出素子の概略を簡単に説明する。
【0040】
上記の表面伝導型電子放出素子は、図15に模式的に示すように、基板1上に対向する一対の素子電極2,3と、該素子電極に接続されその一部に電子放出部5を有する導電性膜4とを有してなる。
【0041】
電子放出部5は、導電性膜4の一部が、破壊・変形ないし変質され、間隙が形成された部分を含み、間隙内部及びその近傍の導電性膜上には、活性化と呼ばれる工程を行うことにより、炭素及び/または炭素化合物を主成分とする堆積物が形成されている。なお、この堆積物は上記導電性膜に形成された間隙よりもさらに狭い間隙部をもって対峙した形状となっている。
【0042】
また、多数の表面伝導型電子放出素子をマトリクス状に配線接続した電子源基板の構成例を図2に示す。図2中、21は基板、2と3は素子電極、4は導電性膜(素子膜)、5は電子放出部、24はY方向配線(下配線)、25は絶縁層、26はX方向配線(上配線)である。
【0043】
上記電子源基板は、基板21上に、複数のY方向配線(下配線)24と、該Y方向配線24の上に絶縁層25を介して複数のX方向配線(上配線)26が形成され、該両方向配線の交差部近傍にそれぞれ、電極対(素子電極2,3)を含む電子放出素子が配設され、該電極対の一方(素子電極3)がY方向配線24と、他方(素子電極2)が絶縁層25に設けられたコンタクトホールを介してX方向配線26と接続された構成を有している。
【0044】
以下、この電子源基板の製造方法の一例を、図3乃至図6を参照しつつ簡単に説明する。
【0045】
先ず、基板21上に複数の電極対(素子電極2,3)を形成する(図3参照)。
【0046】
次に、一方の素子電極(素子電極3)に接して、かつそれらを連結するようにライン状のパターンで複数のY方向配線(下配線)24を形成する(図4参照)。図示していないが、Y方向配線(下配線)24の終端部は外部駆動回路への引出し配線として使うために、線幅をより大きくしている。このY方向配線(下配線)24は、本電子源基板を用いて画像形成装置としてパネル化した後は信号電極として作用する。
【0047】
次に、上下配線を絶縁するために、絶縁層25を形成する(図5参照)。この絶縁層25は、後述のX方向配線(上配線)下に、先に形成したY方向配線(下配線)24との交差部を覆うように、かつX方向配線(上配線)と他方の素子電極(素子電極2)との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール27を開けて形成する。
【0048】
次に、先に形成した絶縁層25の上に、X方向配線(上配線)26を形成する(図6参照)。X方向配線26は、絶縁層25を挟んでY方向配線24と交差しており、絶縁層25に設けたコンタクトホール27部分で素子電極2と接続される。図示していないが、外部駆動回路への引出し配線もこれと同様の方法で形成する。X方向配線26は画像形成装置としてパネル化した後は走査電極として作用し、信号電極として作用するY方向配線24よりも低い配線抵抗を要求されるため、線幅を太くするか膜厚を厚くする設計がなされる。
【0049】
次に、素子電極2,3間に、例えば特開平9−102271号公報や特開2000−251665号公報に記載のインクジェット方式によって導電性膜4を形成する(図2、図7参照)。
【0050】
次に、両方向配線24,26間にパルス電圧を印加し、素子電極2,3間に通電することによって、導電性膜4を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部(間隙)を形成する(フォーミング工程)。パルス電圧波形の一例を図8に示す。この時、図2及び図15に示すように、電子放出部(間隙)5は素子電極2,3の対向する間隙部分に該間隙と略平行に形成される。
【0051】
次に、炭素原子を含むガスの雰囲気下で、上記のフォーミングと同様、両方向配線24,26間にパルス電圧を印加し、素子電極2,3間に通電することによって、炭素あるいは炭素化合物を、前記間隙近傍にカーボン膜として堆積させる(活性化工程)。活性化に用いる電圧波形の一例を図11に示す。
【0052】
以上の工程により、基板上に多数の表面伝導型電子放出素子をマトリクス配線接続してなる電子源基板が作製される。
【0053】
次に、上述のような素子構成と製造方法によって作製された電子放出素子の基本特性について図9、図10を用いて説明する。
【0054】
図9は、前述した構成を有する電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。図9において、51は素子に素子電圧Vfを印加するための電源、50は素子の電極部を流れる素子電流Ifを測定するための電流計、54は素子の電子放出部より放出される放出電流Ieを捕捉するためのアノード電極、53はアノード電極54に電圧を印加するための高圧電源、52は素子の電子放出部より放出される放出電流Ieを測定するための電流計である。
【0055】
電子放出素子の素子電極2,3間を流れる素子電流If、及びアノードへの放出電流Ieの測定にあたっては、素子電極2,3に電源51と電流計50とを接続し、該電子放出素子の上方に電源53と電流計52とを接続したアノード電極54を配置している。
【0056】
また、本電子放出素子およびアノード電極54は真空装置55内に設置され、その真空装置には排気ポンプ56および真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、アノード電極54の電圧は1kV〜10kV、アノード電極と電子放出素子との距離Hは2mm〜8mmの範囲で測定した。
【0057】
図9に示した測定評価装置により測定された放出電流Ieおよび素子電流Ifと素子電圧Vfの関係の典型的な例を図10に示す。なお、放出電流Ieと素子電流Ifは大きさが著しく異なるが、図10ではIf、Ieの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【0058】
本電子放出素子は放出電流Ieに対する三つの特徴を有する。
【0059】
まず第一に、図10からも明らかなように、本素子はある電圧(しきい値電圧と呼ぶ、図10中のVth)以上の素子電圧を印加すると急激に放出電流Ieが増加し、一方しきい値電圧Vth以下では放出電流Ieがほとんど検出されない。すなわち、放出電流Ieに対する明確なしきい値電圧Vthを持った非線形素子としての特性を示しているのが判る。
【0060】
第二に、放出電流Ieが素子電圧Vfに依存するため、放出電流Ieは素子電圧Vfで制御できる。
【0061】
第三に、アノード電極54に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。すなわち、アノード電極54に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。
【0062】
次に、本発明に係る電子源基板及び画像形成装置について説明する。
【0063】
本発明の電子源基板の基本構成としては、図2に例示したような構成が挙げられる。
【0064】
本発明の電子源基板は、基板21上に、複数のY方向配線(下配線)24と、この列方向配線24の上に絶縁層25を介して複数のX方向配線(上配線)26が形成され、該両方向配線の交差部近傍にそれぞれ、電極対(素子電極2,3)を含む電子放出素子が配設されているものであり、特に、図2に示されるように素子電極2,3の対向する間隙部分がY方向配線(下配線)と略平行に配置されているものである。
【0065】
本発明の一実施形態に係る電子源基板における特徴を図1を参照して説明すると、発光材料が形成された透明基板と対向配置することによって表示パネルを構成する際、発光材料が形成された領域に対向する表示領域内においては、少なくともY方向配線24は、基板と形成する平均角度が鈍角となる図18に例示したような断面形状を有し、表示領域外においては、XY両方向配線、即ちX方向引出し配線11及びY方向引出し配線12は、基板と形成する平均角度が鋭角となる図17に例示したような断面形状を有する点である。
【0066】
尚、本発明で言う、平均角度とは、配線断面の外形線を合成して得た直線(合成線)と基板表面とのなす角度を意味し、この合成線は、配線の幅が基板から離れる方向に向かって狭くなるような配線形状の場合には、基板面と鋭角を形成し、配線の幅が基板から離れる方向に向かって広くなるような配線形状の場合には、基板面と鈍角を形成する。
【0067】
尚、付言するならば、配線が基板と形成する平均角度が鋭角の場合、配線の基板との接触部におけるエッジにかかる応力の方向も、基板面に対して鋭角となり、また、配線が基板と形成する平均角度が鈍角の場合には、配線の基板との接触部におけるエッジにかかる応力の方向も、基板面に対して鈍角となる。
【0068】
上記のような断面形状を有する各配線の具体的な形成方法は後述の実施例において詳しく説明するが、
(1)表示領域内においては少なくともY方向配線24をフォトペーストを用いたフォトリソ法により形成し、表示領域外においてはXY両方向引出し配線11,12ともスクリーン印刷法によるパターン印刷で形成する方法。
(2)表示領域内においては少なくともY方向配線24を、表示領域外においてはXY両方向引出し配線11,12ともフォトペーストを用いたフォトリソ法によりパターン形成した後、少なくとも表示領域外においては前記フォトペースト中の有機成分の焼失温度より高温でかつ無機成分の軟化点より低温で焼失するオーバーコート層と同時に焼成する方法。
が好適である。
【0069】
尚、上記オーバーコート層としては、感光性アクリル樹脂等の感光性樹脂を用いることができる。
【0070】
以上のように表示領域内および表示領域外における各配線の断面形状をそれぞれ制御することにより、表示領域内においては所望のY方向配線の高さを確保して放出電子の軌道制御を良好に行え、表示領域外においては両方向配線ともエッジカール及びサイドクラックがない電子源基板を得ることができる。
【0071】
次に、上記のような単純マトリクス配置の電子源基板を用いた本発明の画像形成装置の一例について、図12を用いて説明する。
【0072】
図12において、21は上記の電子源基板、82はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレート、86は支持枠である。電子源基板21、支持枠86及びフェースプレート82をフリットガラスによって接着し、400〜500℃で、10分以上焼成することで、封着して、外囲器90を構成する。
【0073】
尚、フェースプレート82と電子源基板21との間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器90を構成することもできる。
【0074】
図13はフェースプレート82上に設ける蛍光膜84の説明図である。蛍光膜84は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電体91と蛍光体92とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体92間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜84における外光反射によるコントラストの低下を抑制することである。
【0075】
また、蛍光膜84の内面側には通常メタルバック85が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート82側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後Alを真空蒸着等で堆積することで作製できる。
【0076】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行う必要がある。
【0077】
封着時の真空度は10-5Pa程度の真空度が要求される他、外囲器90の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器90の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、真空度を維持するものである。
【0078】
この時、本発明の電子源基板では表示領域外の両方向引出し配線ともエッジカール及びサイドクラックを無くすことができるため、図16に示したようなリークパスの発生を防ぎ、真空信頼性の高い画像形成装置を実現できる。
【0079】
【実施例】
以下、本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。
【0080】
[実施例1]
本実施例は、図2に示したような多数の表面伝導型電子放出素子をマトリクス配線接続してなる電子源基板を製造した例である。図2中、21は基板、2と3は素子電極、4は導電性膜(素子膜)、5は電子放出部、24はY方向配線(下配線)、25は絶縁層、26はX方向配線(上配線)である。
【0081】
尚、図2は電子源基板の表示領域内のみを示しており、実際に製造した電子源基板では図1に示したように、表示領域内に形成されたY方向配線24は表示領域外のY方向引出し配線12と接続され、同じくX方向配線26はX方向引出し配線11と接続されている。X方向配線26はパネル化した後走査電極として作用し、信号電極として作用するY方向配線24よりも低い配線抵抗を要求されるため、線幅を太くするか膜厚を厚くする設計がなされる。
【0082】
以下、本実施例の電子源基板の製造方法を、図2乃至図7等を参照しつつ説明する。
【0083】
(素子電極の形成)
基板21としてアルカリ成分が少ないPD−200(旭硝子(株)製)の2.8mm厚ガラス上にナトリウムブロック層としてSiO2膜100nmを塗付焼成したものを用いた。
【0084】
そして、このガラス基板21上に、スパッタ法によってまず下引き層としてチタニウムTi(厚さ5nm)、その上にルテニウムRu(厚さ40nm)を成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして素子電極2,3を形成した(図3参照)。なお、本実施例では素子電極の間隔L=10μm、対向する長さW=100μmとした。
【0085】
(Y方向配線の形成)
共通配線としてのX方向配線26とY方向配線24の配線材料に関しては、多数の表面伝導型電子放出素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。
【0086】
信号配線としてのY方向配線(下配線)24は、フォトペースト材料を用いたフォトリソ法により、一方の素子電極3に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀AgフォトぺーストインキDC−206(Dupont社製)を用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃前後の温度で焼成してY方向配線24を形成した(図4参照)。このY方向配線24の厚さは約15μm、線幅は約50μmである。
【0087】
(絶縁層の形成)
上下配線を絶縁するために、絶縁層25を形成する。後述のX方向配線(上配線)下に、先に形成したY方向配線(下配線)24との交差部を覆うように、かつX方向配線(上配線)と素子電極2との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール27を開けて形成した(図5参照)。
【0088】
具体的には、PbOを主成分とする感光性のガラスペーストJ1345(Dupont社製)をスクリーン印刷した後、露光−現像した。これを4回繰り返し、最後に480℃前後の温度で焼成した。この絶縁層25の厚みは、全体で約30μmであり、幅は150μmである。
【0089】
(X方向配線の形成)
先に形成した絶縁層25の上に、Agぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、420℃前後の温度で焼成してX方向配線(上配線)26を形成した(図6参照)。X方向配線26は、絶縁層25を挟んでY方向配線24と交差しており、絶縁層25に設けたコンタクトホール27部分で素子電極22と接続されている。
【0090】
このX方向配線26はパネル化した後は走査電極として作用する。尚、X方向配線26の厚さは約15μm、線幅は約300μmである。
【0091】
(引出し配線の形成)
外部駆動回路と接続するためのX・Y両方向の引出し配線11,12は、前述したX方向配線(上配線)26と同様の方法で形成した(図1参照)。尚、引き出し配線11,12は線幅をより大きくとり、場所により100μm〜500μmである。
【0092】
このように本実施例では、表示領域内のY方向配線24をフォトペーストを用いたフォトリソ法により形成し、表示領域外のXY両方向配線(引出し配線11,12)ともスクリーン印刷法により形成することにより、表示領域内のY方向配線24の断面は図18(a)のように基板と形成する平均角度が鈍角、表示領域外のXY両方向配線(引出し配線11,12)の断面は図17(a)のように基板と形成する平均角度が鋭角であるXYマトリクス配線を有する基板が形成された。
【0093】
(導電性膜の形成)
次に、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する導電性膜形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにするためである。用いた撥水剤は、ジメチルジエトキシシランをスプレー法にて基板上に散布し、120℃にて温風乾燥した。
【0094】
その後、素子電極2,3間に導電性膜4を形成した。本工程を図7の模式図を用いて説明する。尚、基板21上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、導電性膜形成材料を塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【0095】
本実施例では、導電性膜4としてパラジウム膜を得る目的で、先ず水85:イソプロピルアルコール(IPA)15からなる水溶液に、パラジウム−プロリン錯体0.15重量%を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。この溶液の液滴を、液滴付与手段71として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が60μmとなるように調整して素子電極間に付与した(図7(a))。
【0096】
その後、この基板を空気中にて、350℃で10分間の加熱焼成処理をして酸化パラジウム(PdO)からなる導電性膜4’が形成された(図7(b))。ドットの直径は約60μm、厚みは最大で10nmの膜が得られた。
【0097】
(フォーミング工程)
次に、フォーミングと呼ばれる本工程に於いて、上記導電性膜4’を通電処理して内部に亀裂を生じさせ、電子放出部5を形成する(図7(c))。
【0098】
具体的な方法は、上記基板21の周囲の引出し配線部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板21との間で内部に真空空間を作り、外部電源よりこの引出し配線の端子部から両方向配線24,26間に電圧を印加し、素子電極2,3間に通電することによって、導電性膜4’を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部5を形成する。フード状の蓋と基板21とは樹脂製のOリングを介して当接することで、気密容器を形成している。
【0099】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウムPdOからなる導電性膜4’がパラジウムPdからなる導電性膜4に変化する。
【0100】
この変化時に膜の還元収縮によって、一部に亀裂(間隙)が生じるが、この亀裂発生位置、及びその形状は元の膜の均一性に大きく影響される。多数の素子の特性ばらつきを抑えるには、上記亀裂は導電性膜4の中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【0101】
なおこのフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。
【0102】
また得られた導電性膜4の抵抗値Rsは、102から107Ωの値である。
【0103】
本実施例ではフォーミング処理に図8(b)に示した様なパルス波形を用い、T1を0.1msec、T2を50msecとした。印加した電圧は0.1Vから始めて5秒ごとに0.1Vステップ程度ずつ増加させた。通電フォーミング処理の終了は、パルス電圧印加時に素子に流れる電流を測定して抵抗値を求め、フォーミング処理前の抵抗に対して1000倍以上の抵抗を示した時点でフォーミングを終了した。
【0104】
(活性化工程)
前記のフォーミングと同様にフード状の蓋をかぶせて基板21との間で内部に真空空間を作り、外部から両方向配線24,26を通じてパルス電圧を素子電極2,3間に繰り返し印加することによって行う。そして炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる。
【0105】
本実施例ではカーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、1.3×10-4Paを維持した。
【0106】
図11に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、10〜20Vの範囲で適宜選択される。
【0107】
図11(a)に於いて、T1は電圧波形の正と負のパルス幅、T2はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図11(b)に於いて、T1およびT1’はそれぞれ電圧波形の正と負のパルス幅、T2はパルス間隔であり、T1>T1’、電圧値は正負の絶対値が等しく設定されている。
【0108】
このとき、素子電極3に与える電圧を正としており、素子電流Ifは、素子電極3から素子電極2へ流れる方向が正である。約60分後に放出電流Ieがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。尚上述のフォーミング、活性化工程において、Oリングを介したフード状の蓋との気密容器形成は十分良好であり、フォーミング時の真空雰囲気、活性化時の活性化雰囲気(炭素雰囲気)は十分に維持されていた。
【0109】
以上の工程で、基板上に多数の電子放出素子をマトリクス配線接続してなる電子源基板を作製することができた。
【0110】
(電子源基板の特性評価)
上述のような素子構成と製造方法によって作製された電子源基板の電子放出特性を、図9に示したような装置を用いて測定した。その結果、素子電極間に印加する電圧12Vにおける放出電流Ieを測定したところ平均0.6μA、電子放出効率は平均0.15%を得た。また素子間の均一性もよく、各素子間でのIeのばらつきは5%と良好であった。
【0111】
次に、以上のようにして製造した単純マトリクス配置の電子源基板を用いて図12に示したような画像形成装置(表示パネル)を製造した。尚、図12は内部を表現するために部分的に切り欠いて表している。
【0112】
本実施例では、電子源基板21、支持枠86及びフェースプレート82をフリットガラスによって接着し、480℃で、30分焼成することで、封着して、外囲器90を得た。
【0113】
尚、この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器90内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることができた。
【0114】
このようにして図12に示されるような表示パネルを製造し、図14の走査回路・制御回路・変調回路・直流電圧源などからなる駆動回路を接続し、パネル状の画像表示装置を製造した。
【0115】
以上のようにして製造した画像表示装置において、X方向端子とY方向端子を通じて、各電子放出素子に時分割で所定電圧を印加することにより電子放出させ、高圧端子Hvを通じ、アノード電極であるメタルバック85に高圧を印加し、発生した電子ビームを加速し、蛍光膜84に衝突させることによって、画像を表示した。
【0116】
本実施例では、ライン状の電子放出部5と略平行に配置されているY方向配線24の高さを十分確保して放出電子の軌道制御を良好に行えるため、発光効率が高く、また、表示領域外のXY両方向配線(引出し配線11,12)の断面が基板と形成する平均角度が鋭角となるようにしたことにより、表示領域外において両方向配線ともエッジカール及びサイドクラックが発生しておらず、真空信頼性の高い画像形成装置が得られた。
【0117】
[実施例2]
本実施例は、表示領域内のY方向配線形成時に、表示領域外のX・Y両方向引出し配線も同時に形成し、このX・Y両方向引出し配線には更にアクリル樹脂をコートして同時に焼成した以外は実施例1と同様に電子源基板を作製した。以下に配線形成部分のみ説明する。
【0118】
(Y方向配線の形成)
Y方向配線(下配線)24は、フォトペースト材料を用いたフォトリソ法により、一方の素子電極3に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀AgフォトぺーストインキDC−206(Dupont社製)を用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃前後の温度で焼成してY方向配線24を形成した(図4参照)。このY方向配線24の厚さは約15μm、線幅は約50μmである。
【0119】
また、このY方向配線の形成と同時に、図1に示すX・Y両方向引出し配線11,12も形成した。X・Y両方向引出し配線11,12の線幅は場所により異なるが60μm〜300μmである。但し、配線のパターニング後、感光性アクリル樹脂を用い表示領域外に部分コーティングし、配線と同時に焼成した。
【0120】
(絶縁層の形成)
上下配線を絶縁するために、絶縁層25を形成する。後述のX方向配線(上配線)下に、先に形成したY方向配線(下配線)24との交差部を覆うように、かつX方向配線(上配線)と素子電極2との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール27を開けて形成した(図5参照)。
【0121】
具体的には、PbOを主成分とする感光性のガラスペーストJ1345(Dupont社製)をスクリーン印刷した後、露光−現像した。これを4回繰り返し、最後に480℃前後の温度で焼成した。この絶縁層25の厚みは、全体で約30μmであり、幅は150μmである。
【0122】
(X方向配線の形成)
先に形成した絶縁層25の上に、Agぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、420℃前後の温度で焼成してX方向配線(上配線)26を形成した(図6参照)。X方向配線26は、絶縁層25を挟んでY方向配線24と交差しており、絶縁層25に設けたコンタクトホール27部分で素子電極22と接続されている。このX方向配線26の厚さは約15μm、線幅は約300μmである。
【0123】
本実施例では、表示領域内のY方向配線24及び表示領域外のXY両方向引出し配線11,12ともフォトペーストを用いたフォトリソ法により露光、現像してパターン形成した後、表示領域外においては前記フォトペースト(銀AgフォトぺーストインキDC−206)中の有機成分の焼失温度より高温でかつ無機成分の軟化点より低温で焼失するオーバーコート層(感光性アクリル樹脂)を、配線パターン上に形成し、配線パターンとオーバーコート層とを同時に焼成することで、表示領域内のY方向配線24の断面は図18(a)のように基板と形成する平均角度が鈍角、表示領域外のXY両方向配線(引出し配線11,12)の断面は全体的には基板と形成する平均角度が鋭角であるXYマトリクス配線を有する基板が形成された。
【0124】
本実施例の電子源基板においても、実施例1と同様に発光効率向上を確保しつつ、電子源基板の素子作成工程及びこれを用いた画像形成装置の真空信頼性の向上を実現でき、それに加え、外部駆動回路と接続される引出し配線部分も高密度にして、画像表示領域に対する外形をよりコンパクトにすることができた。
【0125】
[実施例3]
本実施例は、第一の配線として表示領域外のX及びY方向引き出し配線をフォトペーストを用いたフォトリソ法で形成し、更に第二の配線として、表示領域外のX及びY方向引出し配線(第一の配線)上に非フォトリソペーストである印刷用ペーストインキを用いてスクリーン印刷法で2層目の引き出し配線を形成した以外は実施例1と同様に電子源基板を作製した。以下に配線形成部分のみ説明する。
【0126】
(Y方向配線の形成)
Y方向配線(下配線)24は、フォトペースト材料を用いたフォトリソ法により、一方の素子電極3に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀AgフォトぺーストインキDC−206(Dupont社製)を用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃前後の温度で焼成してY方向配線24を形成した(図4参照)。このY方向配線24の厚さは約15μm、線幅は約50μmである。
【0127】
また、このY方向配線の形成と同時に、図1に示すY方向引出し配線12も形成した。Y方向引出し配線12の線幅は場所により異なるが100μm以下である。
【0128】
(絶縁層の形成)
上下配線を絶縁するために、絶縁層25を形成する。後述のX方向配線(上配線)下に、先に形成したY方向配線(下配線)24との交差部を覆うように、かつX方向配線(上配線)と素子電極2との電気的接続が可能なように、各素子に対応した接続部にコンタクトホール27を開けて形成した(図5参照)。
【0129】
具体的には、PbOを主成分とする感光性のガラスペーストJ1345(Dupont社製)をスクリーン印刷した後、露光−現像した。これを4回繰り返し、最後に480℃前後の温度で焼成した。この絶縁層25の厚みは、全体で約30μmであり、幅は150μmである。
【0130】
(X方向配線の形成)
図1に示す表示領域外のX方向引出し配線11をフォトペースト材料を用いたフォトリソ法で先に形成した。材料には銀AgフォトぺーストインキDC−206(Dupont社製)を用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃前後の温度で焼成した。
【0131】
次に、先に形成した絶縁層25およびX方向引出し配線11の上に、さらにAgぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、420℃前後の温度で焼成した。次にY方向引き出し配線の上にもさらにAgぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、420℃前後の温度で焼成した。尚、これにより形成されたX方向配線26は、絶縁層25を挟んでY方向配線24と交差しており、絶縁層25に設けたコンタクトホール27部分で素子電極22と接続されている。
【0132】
表示領域内のX方向配線26の厚さは約15μm、表示領域外のX方向引出し配線11は約30μmであり、線幅は100μm以下である。
【0133】
本実施例では、表示領域内においてはY方向配線24の断面が図18(a)のように基板と形成する平均角度が鈍角であり、表示領域外においては、X及び方向引出し配線の断面が基板と形成する平均角度が鋭角であるXYマトリクス配線を有する基板が形成された。
【0134】
本実施例の電子源基板においても、実施例1と同様に発光効率向上を確保しつつ、フォーミング、活性化時おいては樹脂製Oリングによる気密性は十分満足できた。
【0135】
以上、本発明の好ましい実施例を説明した。尚、本発明は、表面伝導型放出素子を用いた表示装置に限らず、FE型素子、MIM型素子等、様々な電子放出素子を用いた表示装置に適用可能である。また、電子放出素子を用いた電子線励起型の表示装置に限らず、PDP等をはじめとする気密容器を用いた表示装置に適用可能である。例えば、PDPの場合、特開2001−189136号公報に記載のアドレス電極及び引出し部に上述の実施例を適用してバックパネルを形成することも可能であり、また表示電極及び引出し部に上述の実施例を適用してフロントパネルを形成することも可能である。尚、PDPでは、封着部のフリットガラスが枠部材を兼ねるものと理解されたい。また、PDPのパネル形式についても、特開2001−189136号公報に記載のような面放電型に限らず、対向放電型にも適用可能であり、駆動方法も、AC型、DC型のどちらにも応用可能である。
【0136】
【発明の効果】
以上説明したように、本発明の配線基板によれば、表示領域内においては所望の配線のエッジ高さを十分確保しつつ、表示領域内および表示領域外における各配線の断面形状をそれぞれ制御することにより、配線抵抗の低減を達成しつつ表示領域外(封着部)においては配線のエッジカール及び基板のサイドクラックがない気密容器を実現可能な表示装置用の配線基板を提供できる。
【0137】
そして、かかる配線基板を電子源基板としてを用いた画像形成装置においては、発光効率の向上と共に、真空信頼性の高い画像形成装置を実現でき、より高密度な画素配列による高品位な画像を得ることができる。
【図面の簡単な説明】
【図1】本発明の電子源基板の配線構成を説明する為の模式的平面図である。
【図2】電子源基板の表示領域における基本的構成を示す平面図である。
【図3】図2の電子源基板の製造工程を説明するための図である。
【図4】図2の電子源基板の製造工程を説明するための図である。
【図5】図2の電子源基板の製造工程を説明するための図である。
【図6】図2の電子源基板の製造工程を説明するための図である。
【図7】図2の電子源基板の製造工程を説明するための図である。
【図8】フォーミング電圧の例を示す図である。
【図9】本発明に係る電子放出素子の特性を測定するための装置を模式的に示す図である。
【図10】本発明に係る表面伝導型電子放出素子の素子電流及び放出電流と素子電圧との関係を示す図である。
【図11】活性化電圧の例を示す図である。
【図12】本発明に係る画像形成装置の一構成例を模式的に示す斜視図である。
【図13】本発明に係る画像形成装置における蛍光膜の例を模式的に示す図である。
【図14】本発明に係る画像形成装置の駆動回路図である。
【図15】表面伝導型電子放出素子の一構成例を示す模式図である。
【図16】リークパスの形成とその原因を示す模式図である。
【図17】配線の断面形状が基板と形成する平均角度を説明するための模式図である。
【図18】配線の断面形状が基板と形成する平均角度を説明するための模式図である。
【符号の説明】
1 基板
2 素子電極
3 素子電極
4 導電性膜(素子膜)
5 電子放出部
11 X方向引出し配線
12 Y方向引出し配線
13 真空容器形成用部材(封着部材)
21 基板(電子源基板)
24 Y方向配線
25 絶縁層
26 X方向配線
27 コンタクトホール
50 素子電流Ifを測定するための電流計
51 素子に素子電圧Vfを印加するための電源
52 放出電流Ieを測定するための電流計
53 アノード電極に電圧を印加するための高圧電源
54 放出電流Ieを捕捉するためのアノード電極
55 真空装置
56 排気ポンプ
71 液滴付与手段
82 フェースプレート
83 ガラス基板
84 蛍光膜
85 メタルバック
86 支持枠
90 外囲器(表示パネル)
91 黒色導電体
92 蛍光体
101 表示パネル
102 走査回路
103 制御回路
104 シフトレジスタ
105 ラインメモリ
106 同期信号分離回路
107 情報信号発生器
122 リークパス
123 真空容器形成用絶縁層
124 マウスホール
125 フリットシール(フリットガラス)
126 サイドクラック
[0001]
BACKGROUND OF THE INVENTION
The present invention is for a display panel that draws a plurality of wiring electrodes from the inside to the outside of a container and applies a drive signal through the wiring. Display device using substrate About.
[0002]
[Prior art]
Conventionally, as a display device, there are a gas discharge type such as a PDP (plasma display panel) and a type that irradiates a light emitting member such as an FED (field emission display) with an electron beam (electron beam irradiation type). Are known. Two types of electron-emitting devices for electron beam irradiation displays are known: a thermal electron source and a cold cathode electron source.
[0003]
Cold cathode electron sources include field emission devices (FE devices), metal / insulating layer / metal devices (MIM devices), surface conduction electron emitters, and the like.
[0004]
Since the above-described surface conduction electron-emitting device has a simple structure and is easy to manufacture, it has an advantage that it can be formed in large numbers over a large area. Various applications have been studied to take advantage of this feature. For example, it is applied to a display device such as a charged beam source or an image forming apparatus. As an example, in Japanese Patent Application Laid-Open Nos. 2000-251778 and 2000-251802 by the present applicant, an electron source substrate in which a large number of electron-emitting devices are connected to a matrix wiring and a counter substrate on which a phosphor is arranged are bonded together. An image forming apparatus having a high vacuum container (display panel) is disclosed.
[0005]
[Problems to be solved by the invention]
However, when constructing an image forming apparatus in which a high-vacuum container (display panel) is formed by bonding together an electron source substrate in which a large number of electron-emitting devices are connected by matrix wiring and a counter substrate on which a phosphor is disposed, as described above. There are the following problems in increasing the area and quality.
[0006]
First, a thick film paste made of metal and glass-based material is used as a wiring material in order to satisfy the required wiring resistance. It is necessary to make the width sufficiently small. Depending on the purpose of use of the display device, etc., it is desirable that the wiring width be about 70 μm or less for a high-definition display device that can be sufficiently utilized for general purposes.
[0007]
Further, as in the surface conduction electron-emitting device described in the above-mentioned JP-A-2000-251778, the opposing gap of the electrode pair (device electrode) is arranged in parallel with the column (Y) direction wiring (lower wiring), and the electron emitting portion When the electron source substrate is formed so that is formed in a line shape substantially parallel to the Y-direction wiring (lower wiring) 2, the edge of the Y-direction wiring is displayed in the display area due to the requirement for the trajectory control of emitted electrons. The height is required to be sufficiently high (for example, about 14 μm).
[0008]
Further, as described above, a sufficient height is required to sufficiently reduce the resistance value of the wiring.
[0009]
The “display area” means an orthogonal projection area of the image forming member such as fluorescence onto the wiring substrate, and the display panel is formed by arranging the electron source substrate as described above and the transparent substrate on which the phosphor is formed facing each other. In this case, a region facing the phosphor on the electron source substrate (wiring substrate) is equal to a region orthogonally projected to the wiring substrate of the image forming member (phosphor).
[0010]
As a result of examining specific means for realizing the formation of a wiring with a minimum line width and a sufficient height (thickness) in order to achieve both high definition and low resistance of the matrix wiring in the display region, As a forming method, it has been found that the transition from the conventional screen printing method to the photolithography method using a photo paste material is preferable. That is, in the conventional printed wiring, since the cross-sectional shape is a gentle semicircular shape, it is difficult to realize a high-definition wiring width while having a sufficient height. As a wiring shape having a narrow width and sufficient height (thickness), a rectangular wiring with a sharp edge is preferable, and a photolithography method using a photo paste is preferable to form a wiring with this shape. It was.
[0011]
However, when the thickness is increased in order to ensure the edge height of the wiring in the photo paste material for the purpose of reducing the wiring resistance and controlling the electron trajectory of the electron-emitting device as described above, the pattern edge is curled (patterned). There is a case where a problem occurs that a crack is easily generated in the substrate and the airtightness of the panel sealing portion on the outer periphery of the display region is lowered (leakage path is generated).
[0012]
The main object of the present invention is to improve such drawbacks, and an airtight container capable of maintaining a vacuum atmosphere and the like while achieving high brightness and high definition of an image display device and an image forming device using a wiring board. To achieve a higher quality image.
[0013]
[Means for Solving the Problems]
That is, the present invention Display device Has multiple wiring electrodes on the substrate. Wiring board to be connected to the wiring board Has wiring electrode A frame member located on the surface; Through the frame member Located facing the wiring board Counter substrate And having Display having an image forming member in an airtight container apparatus Because The average angle formed between the surface of the wiring board in contact with the wiring and the side surface of the wiring is: Orthographic projection area of the image forming member onto the wiring board At least part of Obtuse and and In the area where the frame member is placed Leave It is characterized by an acute angle.
[0014]
The present invention described above is The width of the wiring in the orthogonal projection area of the image forming member on the wiring board is smaller than the width of the wiring in the area where the frame member is disposed. It is particularly effective in cases.
[0021]
According to the present invention, a desired wiring height is secured in the display area to reduce wiring resistance, and when the configuration of the present invention is used as a signal supply wiring to an electron-emitting device, The trajectory of electrons can be controlled well. Further, it is possible to realize a wiring board free from edge curl and side cracks in the sealing portion outside the display area.
[0022]
In addition, in an image forming apparatus such as an image display apparatus using such a wiring board, it is possible to realize a highly airtight and reliable image forming apparatus capable of maintaining a vacuum and the like while improving luminous efficiency.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
The embodiment of the present invention will be described in detail below. Prior to that, the relationship between the wiring shape and the airtightness in the sealing portion will be described in detail with reference to the drawings.
[0024]
FIG. 16 shows a part of the lead-out portion in a so-called matrix wiring board in which the X-direction wiring and the Y-direction wiring cross each other through an insulating layer, and the wiring is drawn from the image display region to the end of the substrate. It is the elements on larger scale when there is an edge curl in the wiring shape of a certain sealing part, and it originates in the pattern edge of the Y direction extraction wiring 12 and the crack (referred to as a side crack) generated in the substrate, along the wiring. It is the figure which represented typically the leak path (124, 126) formed.
[0025]
According to the study by the present inventor, it has been clarified that cracks generated in such a substrate are suppressed by forming an insulating layer. Therefore, in order to prevent the occurrence of such cracks, for example, it is conceivable to form an insulating layer at the panel sealing portion at the same time when forming the insulating layer at the intersection of the matrix wiring portion. Since this insulating layer pattern also has an effect of alleviating unevenness due to the wiring pattern, it is also effective in the case of vacuum formation through a resin O-ring as the vacuum container forming member 13.
[0026]
However, if there is a pattern edge gap, a leak path called a mouse hole 124 is created between the insulating layer and the vacuum tightness is reduced as in the case of a leak path caused by a crack generated in the substrate.
[0027]
On the other hand, with respect to the mouse hole due to the pattern edge, the leak path can be eliminated by using frit glass as the vacuum container forming member 13. However, even if frit glass is used, it cannot cope with a vacuum leak caused by a crack generated in the substrate. Considering the case where a resin O-ring is used as the vacuum container forming member 13, the leak path cannot be eliminated unless the angle formed with the substrate of the wiring cross section at the sealing portion is at least an acute angle.
[0028]
Further, according to the study by the present inventor, it has been found that the occurrence of the edge curl of the wiring and the substrate crack has a pattern width dependency in addition to the film thickness dependency. That is, in a wiring having a certain height (thickness), if the width of the wiring becomes large, the substrate is likely to crack and edge curl is likely to occur. Therefore, it is possible to some extent to prevent the occurrence of edge curl and substrate crack by narrowing the wiring width.
[0029]
However, as described above, in the lead-out wiring and the mounting terminal portion, the actual situation is that the line width must be wider than in the display area because of the requirement of wiring resistance.
[0030]
Therefore, rectangular wiring that achieves both reduction of wiring resistance and high definition of wiring patterns also has problems to be solved in realizing an airtight container, and it is necessary to reduce wiring resistance, realize high definition patterns, and form an airtight container. To meet all, further improvements are needed.
[0031]
As a result of comprehensive consideration of various conditions required as a wiring board for a display panel as described above, the present invention has been achieved in which the wiring shape is rectangular in the display region and the wiring shape is smoothed in the sealing portion. . In other words, in the display area, the average angle that the cross section of the wiring forms with the substrate (Average angle between the surface of the wiring board in contact with the wiring and the side surface of the wiring) Is an obtuse angle, and the cross-section of the wiring at the sealing portion where the frame member is disposed has a wiring shape in which the average angle formed with the substrate is an acute angle, thereby reducing the resistance of the wiring described above, increasing the definition, and airtightness. Allows realization of the container. Here, the average angle that the cross section of the wiring forms with the substrate is an obtuse angle. This is the relationship between the wiring having the cross sectional shape as illustrated in FIG. 18 and the substrate surface, and the cross section of the wiring is formed with the substrate. The acute angle is the relationship between the wiring having a cross-sectional shape as exemplified in FIG. 17 and the substrate surface.
[0032]
Here, in order to further explain the present invention, the relationship between the cross-sectional shape of the wiring in the sealing portion and the crack and leak path of the substrate will be described.
[0033]
17 and 18 schematically show an average angle formed by the wiring cross section with the substrate. If the average angle is an acute angle as shown in FIG. 17, substrate cracks are unlikely to occur, and conversely if the average angle is obtuse as shown in FIG. 18, substrate cracks are likely to occur. Further, the fact that the average angle is an acute angle is the direction opposite to the edge curl, which is also effective in realizing vacuum tightness.
[0034]
Furthermore, from the viewpoint of pattern stability, resistance value, and process conditions for obtaining the resistance value, in the wiring forming method that can be used at present, it is easy to make the average angle of the pattern edge obtuse in the photolithography process, and the average of the pattern edge in the screen printing process. The angle can be easily made acute. Also, as a combination of this, a thick film with an average average pattern edge angle of an acute angle is superimposed on an obtuse wiring whose average edge of the pattern edge is not large in the photolithographic process, and an acute pattern of the average edge of the pattern edge in the screen printing process. We found that wiring was obtained.
[0035]
The present invention has been made based on the above knowledge, and the configuration thereof will be specifically described below. In the following description, the cross-sectional shape of the wiring is made different between the image display area (a region orthogonally projected onto the substrate surface on which the wiring of the image forming member is formed) and the outside of the image display area including the sealing portion. Although a form will be described, this is a particularly preferable form considering the viewpoint of manufacturing and the like, and it is sufficient that the cross-sectional shapes of the wirings are respectively desired in the image display region and the sealing portion. Embodiments of the present invention will be described below.
[0036]
The present applicant has made a number of proposals regarding electron-emitting devices and their applications, and examples of applications such as image forming apparatuses using surface-conduction electron-emitting devices will be introduced below.
[0037]
Regarding the production of elements by the ink jet method, Japanese Patent Application Laid-Open No. 9-102271 and Japanese Patent Application Laid-Open No. 2000-251665 are disclosed in Japanese Patent Application Laid-Open No. 64-031332, Japanese Patent Application Laid-Open No. No. 326311 is described in detail. Further, the wiring forming method is described in detail in JP-A-8-185818 and JP-A-9-50757, and the driving method is described in detail in JP-A-6-342636.
[0038]
Further details are described in, for example, Japanese Patent Application Laid-Open No. 7-235255 and Japanese Patent Registration No. 2903295.
[0039]
The outline of the surface conduction electron-emitting device disclosed in the above publication will be briefly described below.
[0040]
As schematically shown in FIG. 15, the surface conduction electron-emitting device includes a pair of device electrodes 2 and 3 opposed to the substrate 1, and an electron-emitting portion 5 connected to the device electrode at a part thereof. The conductive film 4 is provided.
[0041]
The electron emission portion 5 includes a portion in which a part of the conductive film 4 is broken, deformed, or altered and a gap is formed, and a process called activation is performed on the conductive film in and near the gap. By performing, the deposit which has carbon and / or a carbon compound as a main component is formed. The deposit has a shape facing the gap with a narrower gap than the gap formed in the conductive film.
[0042]
FIG. 2 shows a configuration example of an electron source substrate in which a number of surface conduction electron-emitting devices are connected in a matrix. In FIG. 2, 21 is a substrate, 2 and 3 are element electrodes, 4 is a conductive film (element film), 5 is an electron emission portion, 24 is a Y-direction wiring (lower wiring), 25 is an insulating layer, and 26 is an X-direction. Wiring (upper wiring).
[0043]
In the electron source substrate, a plurality of Y direction wirings (lower wirings) 24 and a plurality of X direction wirings (upper wirings) 26 are formed on the Y direction wirings 24 via an insulating layer 25 on the substrate 21. Electron emitting devices including electrode pairs (element electrodes 2 and 3) are disposed in the vicinity of the intersections of the bidirectional wirings, and one of the electrode pairs (element electrode 3) is connected to the Y-directional wiring 24 and the other (elements). The electrode 2) is connected to the X-direction wiring 26 through a contact hole provided in the insulating layer 25.
[0044]
Hereinafter, an example of a method for manufacturing the electron source substrate will be briefly described with reference to FIGS.
[0045]
First, a plurality of electrode pairs (element electrodes 2 and 3) are formed on the substrate 21 (see FIG. 3).
[0046]
Next, a plurality of Y-directional wirings (lower wirings) 24 are formed in a line pattern so as to be in contact with one element electrode (element electrode 3) and to connect them (see FIG. 4). Although not shown, the end portion of the Y-direction wiring (lower wiring) 24 is used as a lead-out wiring to the external drive circuit, so that the line width is made larger. The Y-direction wiring (lower wiring) 24 functions as a signal electrode after being panelized as an image forming apparatus using the electron source substrate.
[0047]
Next, an insulating layer 25 is formed to insulate the upper and lower wirings (see FIG. 5). The insulating layer 25 covers an intersection with the Y-direction wiring (lower wiring) 24 formed earlier below the X-direction wiring (upper wiring), which will be described later, and the X-direction wiring (upper wiring) and the other side. A contact hole 27 is formed in a connection portion corresponding to each element so that an electrical connection with the element electrode (element electrode 2) is possible.
[0048]
Next, an X-direction wiring (upper wiring) 26 is formed on the previously formed insulating layer 25 (see FIG. 6). The X-direction wiring 26 intersects the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 2 at a contact hole 27 portion provided in the insulating layer 25. Although not shown, the lead-out wiring to the external drive circuit is also formed by the same method. Since the X-direction wiring 26 functions as a scanning electrode after being panelized as an image forming apparatus and requires a lower wiring resistance than the Y-direction wiring 24 that functions as a signal electrode, the line width is increased or the film thickness is increased. To be designed.
[0049]
Next, the conductive film 4 is formed between the device electrodes 2 and 3 by, for example, an ink jet method described in Japanese Patent Application Laid-Open Nos. 9-102271 and 2000-251665 (see FIGS. 2 and 7).
[0050]
Next, by applying a pulse voltage between the bidirectional wirings 24 and 26 and energizing the device electrodes 2 and 3, the conductive film 4 is locally destroyed, deformed, or altered, so that it has an electrically high resistance. An electron emission part (gap) in a proper state is formed (forming process). An example of the pulse voltage waveform is shown in FIG. At this time, as shown in FIGS. 2 and 15, the electron emission portion (gap) 5 is formed in the gap portion where the device electrodes 2 and 3 face each other substantially in parallel with the gap.
[0051]
Next, in the atmosphere of a gas containing carbon atoms, a pulse voltage is applied between the bidirectional wirings 24 and 26 and electricity is applied between the device electrodes 2 and 3 in the same manner as the above forming, whereby carbon or a carbon compound is obtained. A carbon film is deposited in the vicinity of the gap (activation step). An example of a voltage waveform used for activation is shown in FIG.
[0052]
Through the above-described steps, an electron source substrate in which a large number of surface conduction electron-emitting devices are connected to the substrate by matrix wiring is manufactured.
[0053]
Next, basic characteristics of the electron-emitting device manufactured by the device configuration and the manufacturing method as described above will be described with reference to FIGS.
[0054]
FIG. 9 is a schematic diagram of a measurement evaluation apparatus for measuring the electron emission characteristics of the electron-emitting device having the above-described configuration. In FIG. 9, 51 is a power source for applying an element voltage Vf to the element, 50 is an ammeter for measuring the element current If flowing through the electrode part of the element, and 54 is an emission current emitted from the electron emission part of the element. An anode electrode for capturing Ie, 53 is a high voltage power source for applying a voltage to the anode electrode 54, and 52 is an ammeter for measuring the emission current Ie emitted from the electron emission portion of the device.
[0055]
In measuring the device current If flowing between the device electrodes 2 and 3 of the electron-emitting device and the emission current Ie to the anode, a power source 51 and an ammeter 50 are connected to the device electrodes 2 and 3, and the electron-emitting device An anode electrode 54 to which a power source 53 and an ammeter 52 are connected is disposed above.
[0056]
In addition, the electron-emitting device and the anode electrode 54 are installed in a vacuum device 55. The vacuum device is equipped with devices necessary for the vacuum device such as an exhaust pump 56 and a vacuum gauge. The device can be measured and evaluated. The voltage of the anode electrode 54 was measured in the range of 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device was measured in the range of 2 mm to 8 mm.
[0057]
FIG. 10 shows a typical example of the relationship between the emission current Ie and the device current If measured by the measurement evaluation apparatus shown in FIG. 9 and the device voltage Vf. Although the emission current Ie and the device current If are significantly different in magnitude, in FIG. 10, the vertical axis is expressed in arbitrary units on a linear scale for qualitative comparison of changes in If and Ie.
[0058]
This electron-emitting device has three characteristics with respect to the emission current Ie.
[0059]
First, as is apparent from FIG. 10, when an element voltage higher than a certain voltage (referred to as threshold voltage, Vth in FIG. 10) is applied to this element, the emission current Ie increases rapidly. The emission current Ie is hardly detected below the threshold voltage Vth. That is, it can be seen that the characteristics as a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie are shown.
[0060]
Second, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.
[0061]
Thirdly, the emitted charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied. That is, the amount of charge trapped by the anode electrode 54 can be controlled by the time during which the element voltage Vf is applied.
[0062]
Next, the electron source substrate and the image forming apparatus according to the present invention will be described.
[0063]
The basic configuration of the electron source substrate of the present invention includes the configuration illustrated in FIG.
[0064]
The electron source substrate of the present invention has a plurality of Y-directional wirings (lower wirings) 24 on a substrate 21 and a plurality of X-directional wirings (upper wirings) 26 on the column-directional wirings 24 via an insulating layer 25. An electron-emitting device including an electrode pair (device electrodes 2 and 3) is disposed in the vicinity of the intersection of the two-way wirings. In particular, as shown in FIG. 3 opposing gap portions are arranged substantially parallel to the Y-direction wiring (lower wiring).
[0065]
A feature of the electron source substrate according to an embodiment of the present invention will be described with reference to FIG. 1. When a display panel is configured by facing a transparent substrate on which a light emitting material is formed, the light emitting material is formed. In the display area facing the area, at least the Y-direction wiring 24 has a cross-sectional shape as illustrated in FIG. 18 in which the average angle formed with the substrate is an obtuse angle. Outside the display area, the XY bidirectional wiring, That is, the X-direction lead wiring 11 and the Y-direction lead wiring 12 have a cross-sectional shape as illustrated in FIG. 17 where the average angle formed with the substrate is an acute angle.
[0066]
In the present invention, the average angle means an angle formed by a straight line (synthetic line) obtained by synthesizing the outline of the cross section of the wiring and the surface of the substrate. In the case of a wiring shape that narrows in the direction away from the substrate, an acute angle is formed with the substrate surface. In the case of a wiring shape in which the width of the wiring increases in the direction away from the substrate, the obtuse angle with the substrate surface. Form.
[0067]
In addition, if the average angle that the wiring forms with the substrate is an acute angle, the direction of stress applied to the edge at the contact portion of the wiring with the substrate is also an acute angle with respect to the substrate surface, and the wiring is When the average angle to be formed is an obtuse angle, the direction of stress applied to the edge at the contact portion of the wiring with the substrate also becomes an obtuse angle with respect to the substrate surface.
[0068]
A specific method for forming each wiring having the cross-sectional shape as described above will be described in detail in Examples below.
(1) A method in which at least the Y-direction wiring 24 is formed in the display area by a photolithographic method using a photo paste, and the XY bidirectional lead wirings 11 and 12 are formed by pattern printing by a screen printing method outside the display area.
(2) A pattern is formed by a photolithographic method using a photo paste for at least the Y direction wiring 24 in the display area and for both the XY bidirectional lead lines 11 and 12 outside the display area, and then at least outside the display area. A method of firing at the same time as an overcoat layer that burns at a temperature higher than the burning temperature of the organic component and lower than the softening point of the inorganic component.
Is preferred.
[0069]
Note that a photosensitive resin such as a photosensitive acrylic resin can be used as the overcoat layer.
[0070]
As described above, by controlling the cross-sectional shape of each wiring in the display area and outside the display area, the desired Y-direction wiring height can be secured in the display area and the trajectory control of emitted electrons can be performed satisfactorily. Outside the display area, it is possible to obtain an electron source substrate free from edge curl and side cracks in both direction wirings.
[0071]
Next, an example of the image forming apparatus of the present invention using the electron source substrate having the simple matrix arrangement as described above will be described with reference to FIG.
[0072]
In FIG. 12, 21 is the electron source substrate, 82 is a face plate having a fluorescent film 84 and a metal back 85 formed on the inner surface of a glass substrate 83, and 86 is a support frame. The electron source substrate 21, the support frame 86, and the face plate 82 are bonded with frit glass, and baked at 400 to 500 ° C. for 10 minutes or more to be sealed, thereby forming the envelope 90.
[0073]
In addition, by installing a support body (not shown) called a spacer between the face plate 82 and the electron source substrate 21, an envelope 90 having sufficient strength against atmospheric pressure even in the case of a large area panel. Can also be configured.
[0074]
FIG. 13 is an explanatory diagram of the fluorescent film 84 provided on the face plate 82. In the case of a monochrome film, the fluorescent film 84 is composed only of a fluorescent material. In the case of a color fluorescent film, the fluorescent film 84 is composed of a black conductor 91 and a fluorescent material 92 called a black stripe or a black matrix depending on the arrangement of the fluorescent materials. . The purpose of providing the black stripes and the black matrix is to make the mixed colors and the like inconspicuous by making the coating portions between the phosphors 92 of the three primary color phosphors necessary for color display black, It is to suppress a decrease in contrast due to external light reflection.
[0075]
A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of the metal back is to improve the luminance by specularly reflecting the light emitted from the phosphor toward the inner surface to the face plate 82 side, to act as an anode electrode for applying an electron beam acceleration voltage, etc. It is. The metal back can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al by vacuum evaporation or the like.
[0076]
When performing the above-mentioned sealing, in the case of a color, each color phosphor must correspond to the electron-emitting device, so that it is necessary to perform sufficient alignment by a method of abutting the upper and lower substrates.
[0077]
The degree of vacuum at the time of sealing is 10 -Five In addition to requiring a degree of vacuum of about Pa, a getter process may be performed to maintain the degree of vacuum after the envelope 90 is sealed. This heats a getter disposed at a predetermined position (not shown) in the envelope by a heating method such as resistance heating or high frequency heating immediately before or after sealing the envelope 90, This is a process for forming a deposited film. The getter usually contains Ba or the like as a main component, and maintains the degree of vacuum by the adsorption action of the deposited film.
[0078]
At this time, the electron source substrate of the present invention can eliminate edge curl and side cracks in the two-way lead-out wiring outside the display area, thereby preventing the occurrence of a leak path as shown in FIG. 16 and forming an image with high vacuum reliability. A device can be realized.
[0079]
【Example】
Examples of the present invention will be described below, but the present invention is not limited to these examples.
[0080]
[Example 1]
This example is an example of manufacturing an electron source substrate in which a large number of surface conduction electron-emitting devices as shown in FIG. In FIG. 2, 21 is a substrate, 2 and 3 are element electrodes, 4 is a conductive film (element film), 5 is an electron emission portion, 24 is a Y-direction wiring (lower wiring), 25 is an insulating layer, and 26 is an X-direction. Wiring (upper wiring).
[0081]
2 shows only the display region of the electron source substrate. In the actually manufactured electron source substrate, as shown in FIG. 1, the Y-direction wiring 24 formed in the display region is outside the display region. The X direction wiring 26 is connected to the Y direction lead wiring 11, and the X direction wiring 26 is connected to the X direction lead wiring 11. Since the X direction wiring 26 functions as a scanning electrode after being paneled and requires a lower wiring resistance than the Y direction wiring 24 which functions as a signal electrode, the line width is increased or the film thickness is increased. .
[0082]
Hereinafter, a method for manufacturing the electron source substrate of the present embodiment will be described with reference to FIGS.
[0083]
(Element electrode formation)
As a sodium block layer on a 2.8 mm thick glass of PD-200 (manufactured by Asahi Glass Co., Ltd.) having a low alkali component as the substrate 21 2 A film having a thickness of 100 nm applied and fired was used.
[0084]
Then, on this glass substrate 21, first, titanium Ti (thickness 5 nm) is formed as an undercoat layer by sputtering, and ruthenium Ru (thickness 40 nm) is formed thereon, followed by applying a photoresist, exposure, development, The device electrodes 2 and 3 were formed by patterning by a series of photolithography methods called etching (see FIG. 3). In this embodiment, the distance L between the device electrodes is set to 10 μm, and the opposing length W is set to 100 μm.
[0085]
(Formation of Y direction wiring)
Regarding the wiring material of the X-direction wiring 26 and the Y-direction wiring 24 as the common wiring, it is desired that the resistance is low so that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices. Thickness, wiring width, etc. are appropriately set.
[0086]
The Y-direction wiring (lower wiring) 24 as the signal wiring was formed in a line pattern so as to be in contact with one element electrode 3 and to connect them by a photolithography method using a photo paste material. As a material, silver Ag photo paste ink DC-206 (manufactured by Dupont) was used, screen-printed, dried, exposed to a predetermined pattern and developed. Thereafter, the Y-direction wiring 24 was formed by firing at a temperature of about 480 ° C. (see FIG. 4). The Y-direction wiring 24 has a thickness of about 15 μm and a line width of about 50 μm.
[0087]
(Formation of insulating layer)
An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-direction wiring (upper wiring) and the element electrode 2 so as to cover an intersection with the previously formed Y-direction wiring (lower wiring) 24 under the X-direction wiring (upper wiring) described later The contact hole 27 is formed in the connection portion corresponding to each element so as to be possible (see FIG. 5).
[0088]
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times and finally baked at a temperature around 480 ° C. The insulating layer 25 has a total thickness of about 30 μm and a width of 150 μm.
[0089]
(Formation of X direction wiring)
On the insulating layer 25 formed earlier, Ag paste ink is screen-printed and dried, and the same process is performed again on the insulating layer 25. A wiring (upper wiring) 26 was formed (see FIG. 6). The X-direction wiring 26 intersects the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 22 at a contact hole 27 portion provided in the insulating layer 25.
[0090]
The X-directional wiring 26 functions as a scanning electrode after being panelized. The X-direction wiring 26 has a thickness of about 15 μm and a line width of about 300 μm.
[0091]
(Drawer wiring formation)
The lead wires 11 and 12 in both the X and Y directions for connecting to the external drive circuit were formed by the same method as the X-direction wire (upper wire) 26 described above (see FIG. 1). The lead wires 11 and 12 have a larger line width and are 100 μm to 500 μm depending on the location.
[0092]
As described above, in this embodiment, the Y-direction wiring 24 in the display area is formed by the photolithographic method using the photo paste, and the XY bidirectional wiring (lead-out wirings 11 and 12) outside the display area is also formed by the screen printing method. Therefore, the cross section of the Y-direction wiring 24 in the display area is an obtuse angle with respect to the substrate as shown in FIG. 18A, and the cross section of the XY bidirectional wiring (the lead wirings 11 and 12) outside the display area is FIG. As shown in a), a substrate having an XY matrix wiring having an acute angle with the substrate was formed.
[0093]
(Formation of conductive film)
Next, after sufficiently cleaning the substrate, the surface was treated with a solution containing a water repellent so that the surface became hydrophobic. This is so that the aqueous solution for forming a conductive film to be applied thereafter is disposed with an appropriate spread on the device electrode. As the water repellent used, dimethyldiethoxysilane was sprayed on the substrate by a spray method and dried with hot air at 120 ° C.
[0094]
Thereafter, a conductive film 4 was formed between the device electrodes 2 and 3. This process will be described with reference to the schematic diagram of FIG. In order to compensate for the planar variation of the individual element electrodes on the substrate 21, pattern displacement is observed at several locations on the substrate, and the amount of point displacement between the observation points is approximated by a straight line. In addition, by applying a conductive film forming material, the positional deviation of all the pixels is eliminated, and it is applied accurately at the corresponding position.
[0095]
In this example, for the purpose of obtaining a palladium film as the conductive film 4, first, 0.15% by weight of a palladium-proline complex is dissolved in an aqueous solution of water 85: isopropyl alcohol (IPA) 15 to prepare an organic palladium-containing solution. Obtained. In addition, some additives were added. The droplets of this solution were applied between the element electrodes by adjusting the dot diameter to 60 μm using an ink jet ejecting apparatus using a piezo element as the droplet applying means 71 (FIG. 7A).
[0096]
Thereafter, the substrate was heated and fired at 350 ° C. for 10 minutes in the air to form a conductive film 4 ′ made of palladium oxide (PdO) (FIG. 7B). A film having a dot diameter of about 60 μm and a maximum thickness of 10 nm was obtained.
[0097]
(Forming process)
Next, in this process called forming, the conductive film 4 ′ is energized to cause internal cracks, thereby forming the electron emission portion 5 (FIG. 7C).
[0098]
A specific method is to leave a lead wiring portion around the substrate 21 and cover the entire substrate with a hood-like lid to create a vacuum space between the substrate 21 and the external power supply. By applying a voltage between the bidirectional wirings 24 and 26 from the terminal portion of the wiring and energizing between the device electrodes 2 and 3, the conductive film 4 'is locally destroyed, deformed or altered, and electrically The electron emitting portion 5 in a high resistance state is formed. The hood-like lid and the substrate 21 are in contact with each other via a resin O-ring to form an airtight container.
[0099]
At this time, when energized and heated in a vacuum atmosphere containing a slight amount of hydrogen gas, the reduction is accelerated by hydrogen, and the conductive film 4 ′ made of palladium oxide PdO is changed to the conductive film 4 made of palladium Pd.
[0100]
At the time of this change, a crack (gap) is generated in part due to the reduction contraction of the film, but the position and shape of the crack are greatly influenced by the uniformity of the original film. In order to suppress variations in characteristics of a large number of elements, it is more desirable that the crack occurs in the central portion of the conductive film 4 and be as straight as possible.
[0101]
Electron emission occurs from the vicinity of the crack formed by this forming under a predetermined voltage, but the generation efficiency is still very low under the current conditions.
[0102]
The resistance value Rs of the obtained conductive film 4 is 10 2 To 10 7 The value of Ω.
[0103]
In this embodiment, a pulse waveform as shown in FIG. 8B is used for forming processing, and T1 is set to 0.1 msec and T2 is set to 50 msec. The applied voltage was started from 0.1V and increased by about 0.1V step every 5 seconds. When the energization forming process was completed, the resistance value was obtained by measuring the current flowing through the element when the pulse voltage was applied, and the forming process was completed when the resistance was 1000 times or more that of the resistance before the forming process.
[0104]
(Activation process)
Similar to the above-described forming, a hood-like lid is covered to create a vacuum space between the substrate 21 and the pulse voltage is repeatedly applied between the device electrodes 2 and 3 through the bidirectional wirings 24 and 26 from the outside. . Then, a gas containing carbon atoms is introduced, and carbon or a carbon compound derived therefrom is deposited as a carbon film in the vicinity of the crack.
[0105]
In this example, trinitrile is used as a carbon source, and is introduced into the vacuum space through a slow leak valve. -Four Pa was maintained.
[0106]
FIG. 11 shows a preferred example of voltage application used in the activation process. The maximum voltage value to be applied is appropriately selected within a range of 10 to 20V.
[0107]
In FIG. 11A, T1 is a positive and negative pulse width of the voltage waveform, T2 is a pulse interval, and the voltage value is set to be equal in absolute value of positive and negative. In FIG. 11 (b), T1 and T1 ′ are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and T1> T1 ′, and the voltage value is set to have the same positive and negative absolute values. ing.
[0108]
At this time, the voltage applied to the device electrode 3 is positive, and the device current If flows in the direction from the device electrode 3 to the device electrode 2 is positive. After about 60 minutes, when the emission current Ie reached almost saturation, the energization was stopped, the slow leak valve was closed, and the activation process was completed. In the above-described forming and activation processes, the formation of an airtight container with a hood-like lid via an O-ring is sufficiently good, and the vacuum atmosphere during forming and the activation atmosphere (carbon atmosphere) during activation are sufficient. It was maintained.
[0109]
Through the above steps, an electron source substrate in which a large number of electron-emitting devices are connected to the substrate by matrix wiring can be manufactured.
[0110]
(Characteristic evaluation of electron source substrate)
The electron emission characteristics of the electron source substrate manufactured by the element configuration and the manufacturing method as described above were measured using an apparatus as shown in FIG. As a result, when the emission current Ie at a voltage of 12 V applied between the device electrodes was measured, an average of 0.6 μA and an electron emission efficiency of 0.15% were obtained. Also, the uniformity between elements was good, and the variation of Ie between the elements was as good as 5%.
[0111]
Next, an image forming apparatus (display panel) as shown in FIG. 12 was manufactured using the electron source substrate having the simple matrix arrangement manufactured as described above. FIG. 12 is partially cut away to show the interior.
[0112]
In this example, the electron source substrate 21, the support frame 86, and the face plate 82 were adhered by frit glass, and sealed at 480 ° C. for 30 minutes to obtain an envelope 90.
[0113]
In addition, by performing all of this series of steps in a vacuum chamber, it was possible to evacuate the inside of the envelope 90 from the beginning, and the steps could be simplified.
[0114]
In this way, a display panel as shown in FIG. 12 was manufactured, and a drive circuit consisting of the scanning circuit, control circuit, modulation circuit, DC voltage source, etc. of FIG. 14 was connected to manufacture a panel-like image display device. .
[0115]
In the image display device manufactured as described above, electrons are emitted by applying a predetermined voltage to each electron-emitting device in a time-sharing manner through the X-direction terminal and the Y-direction terminal, and the metal serving as the anode electrode through the high-voltage terminal Hv. A high voltage was applied to the back 85, the generated electron beam was accelerated, and collided with the fluorescent film 84 to display an image.
[0116]
In this embodiment, the height of the Y-direction wiring 24 arranged substantially parallel to the line-shaped electron emission portion 5 is sufficiently secured and the trajectory control of the emitted electrons can be performed satisfactorily, so that the light emission efficiency is high, Since the average angle formed by the cross section of the XY bidirectional wiring (lead wirings 11 and 12) outside the display area is an acute angle, edge curl and side cracks are not generated in the bidirectional wiring outside the display area. Thus, an image forming apparatus with high vacuum reliability was obtained.
[0117]
[Example 2]
In this embodiment, when the Y-direction wiring in the display area is formed, the X / Y bidirectional lead wiring outside the display area is also formed at the same time, and the X / Y bidirectional lead wiring is further coated with acrylic resin and fired at the same time. Produced an electron source substrate in the same manner as in Example 1. Only the wiring forming portion will be described below.
[0118]
(Formation of Y direction wiring)
The Y-direction wiring (lower wiring) 24 was formed in a line pattern so as to be in contact with one element electrode 3 and to connect them by a photolithography method using a photo paste material. As a material, silver Ag photo paste ink DC-206 (manufactured by Dupont) was used, screen-printed, dried, exposed to a predetermined pattern and developed. Thereafter, the Y-direction wiring 24 was formed by firing at a temperature of about 480 ° C. (see FIG. 4). The Y-direction wiring 24 has a thickness of about 15 μm and a line width of about 50 μm.
[0119]
Simultaneously with the formation of the Y-direction wiring, the X and Y both-direction extraction wirings 11 and 12 shown in FIG. 1 were also formed. The line widths of the X and Y lead-out lines 11 and 12 are 60 μm to 300 μm, although they vary depending on the location. However, after patterning the wiring, it was partially coated outside the display area using a photosensitive acrylic resin and baked simultaneously with the wiring.
[0120]
(Formation of insulating layer)
An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-direction wiring (upper wiring) and the element electrode 2 so as to cover an intersection with the previously formed Y-direction wiring (lower wiring) 24 under the X-direction wiring (upper wiring) described later The contact hole 27 is formed in the connection portion corresponding to each element so as to be possible (see FIG. 5).
[0121]
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times and finally baked at a temperature around 480 ° C. The insulating layer 25 has a total thickness of about 30 μm and a width of 150 μm.
[0122]
(Formation of X direction wiring)
On the insulating layer 25 formed earlier, Ag paste ink is screen-printed and dried, and the same process is performed again on the insulating layer 25. A wiring (upper wiring) 26 was formed (see FIG. 6). The X-direction wiring 26 intersects the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 22 at a contact hole 27 portion provided in the insulating layer 25. The X-direction wiring 26 has a thickness of about 15 μm and a line width of about 300 μm.
[0123]
In this embodiment, the Y-directional wiring 24 in the display area and the XY bidirectional lead-out wirings 11 and 12 outside the display area are both exposed and developed by a photolithographic method using a photo paste to form a pattern. An overcoat layer (photosensitive acrylic resin) that burns out at a temperature higher than the burning temperature of the organic component in the photo paste (silver Ag photo paste ink DC-206) and lower than the softening point of the inorganic component is formed on the wiring pattern. Then, by firing the wiring pattern and the overcoat layer at the same time, the cross-section of the Y-direction wiring 24 in the display area is an obtuse angle formed with the substrate as shown in FIG. As for the cross section of the wiring (lead wirings 11 and 12), a substrate having an XY matrix wiring having an acute average angle formed with the substrate as a whole was formed.
[0124]
Also in the electron source substrate of this example, while improving the light emission efficiency as in Example 1, it is possible to realize the element creation process of the electron source substrate and the improvement in the vacuum reliability of the image forming apparatus using the same. In addition, the lead-out wiring portion connected to the external drive circuit can be made high density, and the outer shape with respect to the image display area can be made more compact.
[0125]
[Example 3]
In this embodiment, the X and Y direction lead wires outside the display region are formed as the first wire by a photolithographic method using a photo paste, and the X and Y direction lead wires outside the display region ( An electron source substrate was prepared in the same manner as in Example 1 except that the second wiring layer was formed on the first wiring) by a screen printing method using a printing paste ink which was a non-photolitho paste. Only the wiring forming portion will be described below.
[0126]
(Formation of Y direction wiring)
The Y-direction wiring (lower wiring) 24 was formed in a line pattern so as to be in contact with one element electrode 3 and to connect them by a photolithography method using a photo paste material. As a material, silver Ag photo paste ink DC-206 (manufactured by Dupont) was used, screen-printed, dried, exposed to a predetermined pattern and developed. Thereafter, the Y-direction wiring 24 was formed by firing at a temperature of about 480 ° C. (see FIG. 4). The Y-direction wiring 24 has a thickness of about 15 μm and a line width of about 50 μm.
[0127]
Simultaneously with the formation of the Y direction wiring, the Y direction lead wiring 12 shown in FIG. 1 was also formed. The line width of the Y direction lead-out wiring 12 is 100 μm or less, although it varies depending on the location.
[0128]
(Formation of insulating layer)
An insulating layer 25 is formed to insulate the upper and lower wirings. Electrical connection between the X-direction wiring (upper wiring) and the element electrode 2 so as to cover an intersection with the previously formed Y-direction wiring (lower wiring) 24 under the X-direction wiring (upper wiring) described later The contact hole 27 is formed in the connection portion corresponding to each element so as to be possible (see FIG. 5).
[0129]
Specifically, a photosensitive glass paste J1345 (manufactured by Dupont) containing PbO as a main component was screen-printed and then exposed and developed. This was repeated four times and finally baked at a temperature around 480 ° C. The insulating layer 25 has a total thickness of about 30 μm and a width of 150 μm.
[0130]
(Formation of X direction wiring)
The X-direction lead wiring 11 outside the display area shown in FIG. 1 was first formed by a photolithography method using a photo paste material. As a material, silver Ag photo paste ink DC-206 (manufactured by Dupont) was used, screen-printed, dried, exposed to a predetermined pattern and developed. Thereafter, firing was performed at a temperature of about 480 ° C.
[0131]
Next, Ag paste ink is further screen-printed on the insulating layer 25 and the X-direction lead-out wiring 11 previously formed, and then dried. Firing was performed at a temperature of around 0 ° C. Next, Ag paste ink was further screen-printed on the Y-direction lead-out wiring and dried, and the same operation was performed again on the Y-direction lead wiring, followed by baking twice at a temperature of about 420 ° C. The X-direction wiring 26 formed thereby intersects the Y-direction wiring 24 with the insulating layer 25 interposed therebetween, and is connected to the element electrode 22 at a contact hole 27 portion provided in the insulating layer 25.
[0132]
The X-direction wiring 26 in the display area has a thickness of about 15 μm, the X-direction lead-out wiring 11 outside the display area has a thickness of about 30 μm, and the line width is 100 μm or less.
[0133]
In this embodiment, the cross section of the Y-direction wiring 24 in the display area has an obtuse angle with the substrate as shown in FIG. 18A, and outside the display area, the cross-section of the X and direction lead-out wiring is The board | substrate which has XY matrix wiring whose average angle formed with a board | substrate is an acute angle was formed.
[0134]
Also in the electron source substrate of this example, the improvement in luminous efficiency was ensured as in Example 1, and the airtightness due to the resin O-ring was sufficiently satisfied during forming and activation.
[0135]
The preferred embodiments of the present invention have been described above. The present invention is not limited to display devices using surface conduction electron-emitting devices, but can be applied to display devices using various electron-emitting devices such as FE elements and MIM elements. Further, the present invention is not limited to an electron beam excitation display device using an electron-emitting device, but can be applied to a display device using an airtight container such as a PDP. For example, in the case of a PDP, it is possible to form the back panel by applying the above-described embodiment to the address electrode and the lead portion described in JP-A-2001-189136, and to the display electrode and the lead portion as described above. It is also possible to form the front panel by applying the embodiment. In the PDP, it should be understood that the frit glass at the sealing portion also serves as the frame member. Further, the PDP panel type is not limited to the surface discharge type as described in JP-A-2001-189136, but can be applied to a counter discharge type, and the driving method is either AC type or DC type. Is also applicable.
[0136]
【The invention's effect】
As described above, according to the wiring board of the present invention, the cross-sectional shape of each wiring inside and outside the display area is controlled while ensuring the edge height of the desired wiring within the display area. As a result, it is possible to provide a wiring substrate for a display device that can realize an airtight container free from edge curl of wiring and side cracks of the substrate outside the display region (sealing portion) while achieving reduction in wiring resistance.
[0137]
And in an image forming apparatus using such a wiring board as an electron source substrate, it is possible to realize an image forming apparatus having high vacuum reliability as well as improving luminous efficiency, and obtaining a high-quality image by a higher density pixel array. be able to.
[Brief description of the drawings]
FIG. 1 is a schematic plan view for explaining a wiring configuration of an electron source substrate of the present invention.
FIG. 2 is a plan view showing a basic configuration in a display region of an electron source substrate.
3 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2; FIG.
4 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2; FIG.
5 is a view for explaining a manufacturing process of the electron source substrate of FIG. 2; FIG.
6 is a diagram for explaining a manufacturing process of the electron source substrate of FIG. 2; FIG.
7 is a diagram for explaining a manufacturing process of the electron source substrate of FIG. 2; FIG.
FIG. 8 is a diagram illustrating an example of a forming voltage.
FIG. 9 is a view schematically showing an apparatus for measuring the characteristics of the electron-emitting device according to the present invention.
FIG. 10 is a diagram showing a device current and a relationship between a device current and a device current of a surface conduction electron-emitting device according to the present invention.
FIG. 11 is a diagram illustrating an example of an activation voltage.
FIG. 12 is a perspective view schematically showing a configuration example of an image forming apparatus according to the present invention.
FIG. 13 is a diagram schematically showing an example of a fluorescent film in the image forming apparatus according to the present invention.
FIG. 14 is a drive circuit diagram of the image forming apparatus according to the present invention.
FIG. 15 is a schematic view showing a configuration example of a surface conduction electron-emitting device.
FIG. 16 is a schematic diagram showing the formation of a leak path and its cause.
FIG. 17 is a schematic diagram for explaining an average angle at which the cross-sectional shape of the wiring forms with the substrate.
FIG. 18 is a schematic diagram for explaining an average angle at which the cross-sectional shape of the wiring forms with the substrate.
[Explanation of symbols]
1 Substrate
2 element electrodes
3 Device electrodes
4 Conductive film (element film)
5 Electron emission part
11 X direction lead wiring
12 Y direction lead wiring
13 Vacuum container forming member (sealing member)
21 Substrate (Electron source substrate)
24 Y-direction wiring
25 Insulating layer
26 X direction wiring
27 Contact hole
50 Ammeter for measuring element current If
51 Power supply for applying element voltage Vf to the element
52 Ammeter for measuring emission current Ie
53 High-voltage power supply for applying voltage to anode electrode
54 Anode electrode for capturing emission current Ie
55 Vacuum equipment
56 Exhaust pump
71 Droplet application means
82 Face plate
83 Glass substrate
84 Fluorescent membrane
85 metal back
86 Support frame
90 Envelope (Display panel)
91 Black conductor
92 Phosphor
101 Display panel
102 Scanning circuit
103 Control circuit
104 Shift register
105 line memory
106 Sync signal separation circuit
107 Information signal generator
122 Leak Pass
123 Insulating layer for vacuum container formation
124 mouse hole
125 Frit seal (frit glass)
126 Side crack

Claims (2)

基板上に複数の配線電極を有する配線基板と、前記配線基板の配線電極を有する表面に位置する枠部材と、前記枠部材を介して前記配線基板と対向して位置する対向基板とを有する気密容器内に画像形成部材を有する表示装置であって、前記配線基板の前記配線と接している面と前記配線の側面とのなす平均角度は、前記画像形成部材の前記配線基板上への正射影領域の少なくとも一部において鈍角であり、且つ前記枠部材が配置された領域において鋭角であることを特徴とする表示装置 It has a wiring board which have a plurality of wiring electrodes on the substrate, and a frame member positioned on the surface having the wiring electrodes of the wiring substrate and a counter substrate positioned to face the wiring board via the frame member A display device having an image forming member in an airtight container, wherein an average angle formed between a surface of the wiring board in contact with the wiring and a side surface of the wiring is a positive angle of the image forming member on the wiring substrate. at least in part in a obtuse, and the display device, wherein the frame member is Oite acute angle to the arrangement region of the projection area. 前記画像形成部材の前記配線基板上への正射影領域における前記配線の幅が、前記枠部材が配置された領域における前記配線の幅よりも小さいことを特徴とする請求項に記載の表示装置Width of the wiring in the orthogonal projection area to the wiring substrate of the imaging member, a display device according to claim 1, wherein the frame member is smaller than the width of the wiring in the arrangement region .
JP2002238711A 2001-08-27 2002-08-20 Display device Expired - Fee Related JP3697232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002238711A JP3697232B2 (en) 2001-08-27 2002-08-20 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-255466 2001-08-27
JP2001255466 2001-08-27
JP2002238711A JP3697232B2 (en) 2001-08-27 2002-08-20 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005149427A Division JP3870213B2 (en) 2001-08-27 2005-05-23 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2003151474A JP2003151474A (en) 2003-05-23
JP3697232B2 true JP3697232B2 (en) 2005-09-21

Family

ID=26620991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002238711A Expired - Fee Related JP3697232B2 (en) 2001-08-27 2002-08-20 Display device

Country Status (1)

Country Link
JP (1) JP3697232B2 (en)

Also Published As

Publication number Publication date
JP2003151474A (en) 2003-05-23

Similar Documents

Publication Publication Date Title
US8018132B2 (en) Manufacturing method of airtight container, manufacturing method of image display device, and bonding method
JP2006127794A (en) Image display device
US7224113B2 (en) Image forming apparatus including an arragement of electron-trajectory correcting electrodes components
KR100498740B1 (en) Wiring substrate, manufacturing method therefor, and image display device
US6902455B2 (en) Method of manufacturing member pattern, electron source, and image display device
JP4393257B2 (en) Envelope manufacturing method and image forming apparatus
JP3870213B2 (en) Manufacturing method of display device
JP3697232B2 (en) Display device
JP3944026B2 (en) Envelope and manufacturing method thereof
JP3780239B2 (en) Image display device and manufacturing method thereof
JP2003068192A (en) Image forming apparatus and method of manufacturing the same
JP3740479B2 (en) Image display device and manufacturing method thereof
JP2005190769A (en) Electron source substrate, image display device using the same, and manufacturing method thereof
JP2003178670A (en) Method for manufacturing member pattern, method for manufacturing electron source, and method for manufacturing image display device
JP3554216B2 (en) Image forming device
JP2004335170A (en) Wiring structure, wiring board having the wiring structure, and image forming apparatus using the same
JP3450565B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP2004342546A (en) Method of manufacturing electron source and method of manufacturing image display device
JP2004192809A (en) Envelope
JP2003059433A (en) Image display device
JP2010010017A (en) Electron emitting element, electron source and manufacturing method of them, and image display device
JP2003077387A (en) Electron source substrate, method of manufacturing the same, and image forming apparatus using the electron source substrate
JP2003036780A (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP2003068188A (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP2003157761A (en) Method for manufacturing substrate with print pattern, electron source, and method for manufacturing image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees