JP3698802B2

JP3698802B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP3698802B2
Application number: JP6344296A
Authority: JP
Inventors: 剛輝向井; 信幸大塚
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-03-19
Filing date: 1996-03-19
Publication date: 2005-09-21
Anticipated expiration: 2016-03-19
Also published as: JPH09260634A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、電子もしくは正孔に対して３次元方向の量子閉じ込めを行う量子箱を含む半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
下地の半導体表面との格子不整合の大きさが、結晶の弾性限界を越えるような半導体層を、下地表面上に量子スケールの厚さ、例えば数十ナノメートル程度の厚さに堆積すると、周囲の半導体領域と組成が異なり、歪の集中した微結晶体が形成されることが知られている。この微結晶体中の電子、正孔のとり得るエネルギ準位が周囲の半導体領域のエネルギ準位よりも低い場合には、微結晶体が電子及び正孔に対して３次元方向の量子閉じ込めを行う量子箱として作用する。
【０００３】
このように、量子箱を自己形成する方法は、人為的な微細加工を行って量子箱を形成する方法よりも以下の点で優れている。すなわち、人為的な微細加工プロセスが不要であるため、工業化に有利である。また、加工プロセス中に発生する結晶欠陥等による結晶の品質低下を防止することができる。
【０００４】
【発明が解決しようとする課題】
量子箱を自己形成する方法により形成される量子箱は、その大きさに関して極めて高い均一性を有する。従って、この方法では、同一基板上に大きさの異なる複数の量子箱を形成することが困難である。
【０００５】
本発明の目的は、同一基板上に大きさの異なる複数の量子箱を形成した半導体装置及びその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明の一観点によると、半導体表面を有し、該表面の面内方向に関して格子定数が不均一である半導体基板と、前記半導体基板の表面上に散点状に配置され、半導体により形成された複数の微結晶体であって、前記半導体基板の表面の面内方向に関して大きさが不均一であり、該微結晶体の大きさが前記半導体表面の格子定数の変化に応じて変化している前記微結晶体とを有する半導体装置が提供される。
【０００７】
本発明の他の観点によると、半導体表面を有する基板の該半導体表面上の有限長の帯状領域の両側に該帯状領域に隣接するように絶縁膜を形成する工程と、前記基板の半導体表面の格子定数と異なる格子定数を有する半導体からなる下地層を、前記基板の半導体表面上にエピタキシャル成長させる工程であって、前記絶縁膜の表面上には成長せず、前記基板の半導体表面上に選択的に成長し、該帯状領域の中央における膜厚が端部における膜厚よりも厚くなる条件で前記下地層を、ＭＯＣＶＤにより成長させる工程と、前記下地層の表面上に、化合物半導体層をエピタキシャル成長させる工程であって、周囲の領域とは組成が異なり、周囲の領域よりも大きな歪を有する微結晶体が層内に散点状に配置される条件で前記化合物半導体層をエピタキシャル成長させる工程とを含む半導体装置の製造方法が提供される。
【０００８】
帯状領域内の表面上に、半導体表面が露出したその他の広い領域よりも厚い下地層が成長する。これは、帯状領域の表面上に、より多くの原料が供給されるためと考えられる。また、下地層の厚さは、帯状領域の長さ方向の中央部で最も厚くなり、端部に近づくに従って薄くなる。下地層の厚さが異なると、歪緩和量も異なる。従って、下地層の表面の格子定数が、帯状領域の長手方向に沿って変化する。面内の格子定数にばらつきのある半導体表面上に、微結晶体が層内に散点状に配置される条件で化合物半導体層をエピタキシャル成長させると、化合物半導体層内に大きさの異なる複数の微結晶体が形成される。
【０００９】
本発明の他の観点によると、第１導電型の半導体基板と、前記半導体基板の上に配置され、第１導電型の半導体からなる下側クラッド層と、前記下側クラッド層の上に基板面内方向に離散的に配置され、前記下側クラッド層とは格子定数の異なる半導体からなる複数の緩和層であって、各緩和層の厚さが相互に異なる前記緩和層と、前記複数の緩和層の各々の上に配置された複数の活性層であって、該活性層内に散点状に分布し、その周囲の領域とは組成が異なる歪の集中した微結晶体を含み、各活性層内の微結晶体の平均粒径が活性層ごとに異なる前記複数の活性層と、前記複数の活性層の各々の上に配置され、前記第１導電型と逆の第２導電型の半導体からなる複数の上側クラッド層と、前記複数の上側クラッド層の各々にオーミックに接続された複数の電極と、前記活性層、前記上側クラッド層、及び前記電極が積層され、基板面内に散点状に分布する複数の積層構造の各々の間に配置され、各積層構造を相互に電気的に分離する分離領域とを有するレーザダイオードアレイが提供される。
【００１０】
レーザダイオードアレイ中の各レーザダイオードの活性層内に形成されている微結晶体の平均粒径が、各レーザダイオード相互間で異なるため、発光波長も異なる。発光波長の異なるレーザダイオードを配列したレーザダイオードアレイが得られる。
【００１１】
本発明の他の観点によると、半導体表面を有し、該表面の面内方向に関して格子定数が不均一である半導体基板と、前記半導体表面上に散点状に分布し、該表面の格子定数の変化に応じて大きさが変化する複数の微結晶体を含む微結晶構造体と、前記微結晶構造体にレーザ光を照射することができる波長可変のレーザ光源と、前記微結晶構造体に照射されたレーザ光のうち、該微結晶構造体を透過したレーザ光を検出する受光手段とを有する光半導体装置が提供される。
【００１２】
微結晶構造体にレーザ光を照射すると、その波長に対応するバンドギャップを有する微結晶体中に電子正孔対が生成する。微結晶体が量子サイズである場合には、微結晶体中に１個または少数個の電子正孔対しか存在できない。このため、同じ波長のレーザ光に対する吸収係数が低下する。微結晶構造体の光吸収スペクトルの波形に、照射したレーザ光の波長に対応する下向きのピークが現れる。このピークの有無を「０」と「１」に対応させ、１ビットの情報を記憶することができる。
【００１３】
受光手段で透過レーザ光を検出することにより、照射したレーザ光の波長に対応する下向きのピークの有無を検出することができる。ピークの有無を検出することにより、記憶した情報を読み出すことができる。特定の波長のレーザ光を選択的に照射することにより、複数ビットの情報の記憶、読み出しを行うことができる。
【００１４】
【発明の実施の形態】
まず、本発明の理解を容易にするために、本願発明者らの先の提案（特願平６−２２２１０７号）による量子箱の作製方法を説明する。
【００１５】
図１は、先の提案による半導体装置の積層構造を示す。ＧａＡｓ基板１の上にＧａＡｓバッファ層２、散点状に配置された量子箱５を有するＩｎＧａＡｓ層３、及びＧａＡｓキャップ層４がそれぞれエピタキシャル成長されている。このように、量子箱５を有する層（以下、「量子箱層」と呼ぶ）３が、バッファ層２、キャップ層４に挟まれた構造とされている。
【００１６】
図２は、図１に示す積層構造を形成するための減圧有機金属化学気相成長（ＬＰ−ＭＯＣＶＤ）装置の概略を示す。ただし、結晶成長は、原料交互供給で行う。なお、原子層エピタキシャル成長（ＡＬＥ）装置を用いて行ってもよい。反応容器１０の下方にガス流路１５が開口し、ガス流路１５から反応容器１０内に反応ガスが導入される。反応容器１０内に導入された反応ガスは反応容器１０の上方に設けられたガス排気管１４から外部に真空排気される。
【００１７】
反応容器１０内にはサセプタ１１が配置され、ガス流路１５の開口部に対向する位置に基板１が保持される。反応容器１０の周囲にはサセプタ１１を取り囲むように高周波コイル１２が配置されており、サセプタ１１及び基板１を高周波加熱することができる。
【００１８】
ガス流路２０からガス供給系にキャリアガス及びパージ用ガスとして使用されるＨ₂ガスが供給される。ガス流路２０から分岐したＨ₂ガス、及びガス流路２０から分岐しトリメチルインジウムジメチルエチルアミンアダクト（ＴＭＩＤＭＥＡ）をバブリングしたＨ₂ガスがそれぞれマスフローコントローラＭＦＣを通してガス流路２１に供給される。
【００１９】
同様に、ガス流路２０から分岐したＨ₂ガス、及びトリメチルガリウム（ＴＭＧ）をバブリングしたＨ₂ガスがそれぞれマスフローコントローラＭＦＣを通してガス流路２２に供給される。
【００２０】
ガス流路２１、２２はガス切り換えバルブ２５の入力側に接続されている。ガス切り換えバルブ２５の出力側は、反応容器１０に反応ガスを供給するためのガス流路１５及び排気用ガス流路２７に接続されている。ガス切り換えバルブ２５でガス流路を切り換えることにより、ガス流路１５にＴＭＩＤＭＥＡを含んだＨ₂ガスあるいはＴＭＧを含んだＨ₂ガス、またはその両方を供給することができる。また、両方のガスを排気用ガス流路２７に排気することもできる。
【００２１】
ガス流路２０から分岐したＨ₂ガスがマスフローコントローラＭＦＣを介してガス流路２３に供給される。また、ガス流路２０から分岐したＨ₂ガス、及びアルシン（ＡｓＨ₃）がそれぞれマスフローコントローラＭＦＣを通してガス流路２４に供給される。
【００２２】
ガス流路２３、２４はガス切り換えバルブ２６の入力側に接続されている。ガス切り換えバルブ２６の出力側は、ガス切り換えバルブ２５と同様にガス流路１５及び排気用ガス流路２８に接続されている。ガス切り換えバルブ２６でガス流路を切り換えることにより、ガス流路１５にパージ用Ｈ₂ガスあるいはＡｓＨ₃とＨ₂の混合ガスを供給することができる。
【００２３】
次に、図２に示すＬＰ−ＭＯＣＶＤ装置を使用して図１に示す積層構造を形成する方法について説明する。
まず、ＧａＡｓ基板１をサセプタ１１に保持する。パージ用ガスとしてＨ₂ガスを流しながら高周波コイル１２でサセプタ１１を加熱し、基板温度を４６０℃とする。なお、反応容器１０内の圧力が２０００Ｐａとなるように排気量を制御する。
【００２４】
基板温度が４６０℃となったところでＴＭＧを含むＨ₂ガスを流量２５ｓｃｃｍ、ＡｓＨ₃とＨ₂の混合ガスを流量１００ｓｃｃｍの条件で供給し、厚さ１００ｎｍのＧａＡｓバッファ層２を堆積する。
【００２５】
次に、ＴＭＩＤＭＥＡ、ＴＭＧ及びＡｓＨ₃を時間的に切り換えて供給し、厚さ７ｎｍのＩｎＧａＡｓ量子箱層３を堆積する。
図３は、ＴＭＩＤＭＥＡ、ＴＭＧ及びＡｓＨ₃の供給のタイムチャートを示す。まず、Ｈ₂ガスを０．５秒間流し反応容器１０内をパージする。続いて、ＴＭＩＤＭＥＡをバブリングしたＨ₂ガスを流量２００ｓｃｃｍの条件で１．０秒間、続いてＴＭＧをバブリングしたＨ₂ガスを流量３５ｓｃｃｍの条件で０．１秒間供給する。Ｈ₂ガスを０．５秒間供給し反応容器１０内をパージする。続いて、ＡｓＨ₃とＨ₂の混合ガスを流量４００ｓｃｃｍの条件で１０秒間供給する。
【００２６】
上記ガス供給シーケンスを１サイクルとしてガス供給を１２サイクル繰り返す。
続いて、図１のＧａＡｓ層２の形成と同一の条件で厚さ１００ｎｍのＧａＡｓキャップ層４を堆積する。なお、有機金属材料として他の原料ガスを用いることも可能である。
【００２７】
図３では、Ｉｎ原料、Ｇａ原料、Ａｓ原料をこの順番で供給する場合について示したが、その他の順序で供給してもよい。例えば、Ｉｎ原料とＧａ原料の供給順序を逆にしてもよい。また、Ｉｎ原料の供給とＧａ原料の供給の間にさらにＡｓ原料を供給してもよい。
【００２８】
また、図３では、Ｇａ原料の供給からＡｓ原料の供給への切替え時及びＡｓ原料の供給からＩｎ原料の供給への切替え時にパージ用の水素ガスを供給する場合について示したが、他の原料切り替え時にパージ用の水素ガスを供給してもよい。
【００２９】
また、上記先の提案では、ガス供給サイクルを１２回繰り返す場合について説明したが、１２回に限らない。なお、ガス供給サイクルを６回以上繰り返すことが好ましく、さらには１０〜２４回繰り返すことが好ましい。
【００３０】
また、上記先の提案では、量子箱層の成長温度を４６０℃とした場合について説明したが、その他の温度としてもよい。例えば、成長温度を２５０℃〜６００℃、より好ましくは４２０℃〜５００℃としてもよい。
【００３１】
上記条件でＩｎＧａＡｓ量子箱層３を成長させると、図１に示すように散点状に分布するＩｎ組成の多い微結晶体３が形成される。この理由は、以下のように考えられる。
【００３２】
ＴＭＩＤＭＥＡ、ＴＭＧ、及びＡｓＨ₃を時間的に分割して供給すると、通常、形成されるＩｎＧａＡｓ層のＩｎ組成比は、各構成元素の原料ガスの供給時間等によって特定される値になる。
【００３３】
ＧａＡｓバッファ層の上にＩｎＧａＡｓ層を堆積する場合に、Ｉｎ組成の均一なＩｎＧａＡｓ層が全面に形成されるとすると、格子不整合のためＩｎＧａＡｓ層に面内方向の歪が発生する。このようにＩｎＧａＡｓ層全面に歪が発生するよりも、広い領域で下地のＧａＡｓバッファ層と格子定数がほぼ整合するＩｎ組成の少ない領域が形成され、局所的にＩｎ組成の多い領域が散点状に形成される方が歪エネルギが低くなると考えられる。また、このＩｎ組成の多い領域が球状に近いほど歪エネルギが低くなると考えられる。
【００３４】
上記のような理由から、図１に示すようにＩｎ組成の少ない領域の中にＩｎ組成の多い微結晶体５が散点状に分布すると考えられる。
このＩｎ組成の多い微結晶体５中の電子及び正孔のとり得るエネルギ準位が、周囲のＩｎ組成の少ない領域及び上下のＧａＡｓキャップ層４及びＧａＡｓバッファ層２のエネルギ準位に比べて低いため、微結晶体５はキャリアに対して３次元的なポテンシャル井戸として働く。このようにして、電子及び正孔に対して３次元方向の量子閉じ込めを行う量子箱５が形成される。量子箱５の大きさは、量子箱層３内の歪エネルギを最小にする熱力学的条件により定まる。このため、量子箱５は、その大きさに関して高い均一性を有する。
【００３５】
次に、量子箱の大きさを制御する方法について説明する。量子箱層３内の歪エネルギは、下地表面との格子不整合の大きさにより変化し、格子不整合が大きくなると歪エネルギも大きくなると考えられる。格子不整合が大きければ、より多くの歪エネルギを低減させることが必要になる。格子不整合の大きさを変化させることにより、量子箱の大きさを変化させることができると考えられる。
【００３６】
本願発明者らは、上記考察を検証するために、格子不整合の大きさを種々変化させて量子箱層を成長させ、量子箱からの発光波長を測定した。なお、格子不整合の大きさは、下地表面のＩｎＧａＡｓのＩｎ組成比を変化させることにより調整した。
【００３７】
図４のグラフ中に断面図で示すように、ＧａＡｓ基板の表面上にＬＰ−ＭＯＣＶＤによりＩｎ_xＧａ_1-xＡｓの下地層を堆積し、その上にＩｎＧａＡｓからなる量子箱層を成長させた。なお、量子箱層の成長条件は、図１に示す量子箱層３の成長条件と同様である。このとき、量子箱の組成をエレクトロンディフラクションＸ線分析（ＥＤＸ）により測定したところ、Ｉｎ_0.5Ｇａ_0.5Ａｓであった。
【００３８】
図４は、量子箱からの発光波長を、下地層のＩｎ組成比の関数として示す。横軸は、Ｉｎ_xＧａ_1-xＡｓの下地層のＩｎ組成比ｘを表し、縦軸は量子箱からの発光波長を単位μｍで表す。なお、下地層の厚さは、５００ｎｍに固定した。
【００３９】
下地層の厚さがその格子不整合の大きさにおける臨界膜厚を超えているため、下地層中の歪は、ＧａＡｓ基板から離れるに従って徐々に緩和していると考えられる。歪緩和量は下地層のＩｎ組成比ｘにより左右される。従って、下地層のＩｎ組成比ｘを変化させることにより、下地層の最表面の格子定数を変化させることができる。すなわち、図４の横軸は下地層の最表面の格子定数に対応している。Ｉｎ組成比ｘが大きくなると、下地層の最表面の格子定数が量子箱層の格子定数に近づき、量子箱層との格子不整合が小さくなる。
【００４０】
図４に示すように、下地層と量子箱層との格子不整合が小さくなると、量子箱からの発光波長が徐々に長くなる。すなわち、量子箱内のエネルギギャップが小さくなる。このことから、格子不整合が小さくなると、量子箱の大きさが大きくなっていると考えられる。また、透過型電子顕微鏡（ＴＥＭ）により量子箱を観察したところ、下地層のＩｎ組成比ｘが大きくなるに従って、量子箱が大きくなることを確認することができた。
【００４１】
このように、下地表面と量子箱層との格子不整合の大きさを変化させることにより、量子箱の大きさを変化させることができる。
次に、図５を参照して、第１の実施例による量子箱の形成方法を説明する。
【００４２】
図５（Ａ）に示すように、基板面内の一方向に関して組成が徐々に変化するＩｎＧａＡｓ基板３０を作製する。以下、ＩｎＧａＡｓ基板３０の作製方法を説明する。
【００４３】
長さ２０ｍｍのＧａＡｓ単結晶と長さ１０ｍｍのＩｎ_0.2Ｇａ_0.8Ａｓ単結晶を接触させて電気炉内に配置し、約１０００℃に加熱する。炉内の温度勾配に応じ、ＩｎＧａＡｓの相図によって決定される組成分布を持ったＩｎＧａＡｓ単結晶が形成される。組成分布は、電気炉内の温度分布等に依存する。本実施例では、一端の組成がＧａＡｓ、他端の組成がＩｎ_0.2Ｇａ_0.8Ａｓの組成分布を持った長さ３０ｍｍのインゴットを得ることができた。
【００４４】
本実施例では、ブリッジマン法を用いてインゴットを作製する場合を説明したが、チョクラルスキー法、ゾーンメルティング法等の他の方法で作製してもよい。
【００４５】
得られたインゴットから、表面内の一方向に関して組成が変化するようにＩｎＧａＡｓ基板３０を切り出す。ＩｎＧａＡｓ基板３０の一端の組成はＧａＡｓであり、他端の組成はＩｎ_0.2Ｇａ_0.8Ａｓである。ＧａＡｓの格子定数は０．５６５３３ｎｍでありＩｎ_0.2Ｇａ_0.8Ａｓの格子定数は０．５９７７４ｎｍである。
【００４６】
図５（Ｂ）に示すように、ＩｎＧａＡｓ基板３０の上に、図１に示す量子箱層３と同様の条件で厚さ１０ｎｍの量子箱層３１を成長させる。量子箱層３１内に量子箱３２が形成される。
【００４７】
図５（Ａ）に示すＩｎＧａＡｓ基板３０の一端近傍の点Ｐ１、他端近傍の点Ｐ５、及び点Ｐ１と点Ｐ５との間をほぼ４等分する点Ｐ２、Ｐ３、Ｐ４の５箇所の近傍領域に形成された量子箱からの発光波長を測定した。
【００４８】
図５（Ｃ）は、各点Ｐ１〜Ｐ５の近傍領域の量子箱からの発光波長を示す。横軸は基板面内の位置を表し、縦軸は量子箱からの発光波長を単位μｍで表す。点Ｐ１近傍の量子箱からの発光波長は約１．３μｍであり、点Ｐ５に近づくに従って発光波長が長くなっている。
【００４９】
このように、下地表面の格子定数を面内で変化させることにより、発光波長の異なる複数の量子箱を同一基板上に形成することができる。すなわち、大きさの異なる複数の量子箱を同一基板上に形成することができる。
【００５０】
次に、図６を参照して、第２の実施例による量子箱の形成方法を説明する。
図６（Ａ）は、ＧａＡｓ下地基板の平面図を示し、図６（Ｂ）は、図６（Ａ）の一点鎖線Ｂ６−Ｂ６における断面図を示す。ＳｉＯ₂からなる相互に同一形状の長方形の１対のマスクパターン４１が、ＧａＡｓ下地基板４０の表面上に、１０μｍの間隔をおいて平行配置されている。マスクパターン４１の厚さは０．２μｍである。ＧａＡｓ基板４０の表面に、１対のマスクパターン４１に挟まれた幅１０μｍの帯状領域４３が画定される。マスクパターン４１の相互に直交する辺のうち帯状領域４３の長手方向に平行な辺の長さは６００μｍである。帯状領域４３の長手方向に直交する辺の長さをｗとし、ｗの異なる複数対のマスクパターンを形成した。
【００５１】
マスクパターン４１の表面上には成長せず、ＧａＡｓ基板４０の露出した表面上にのみ成長する条件で、原料をＴＭＩ、ＴＥＧ、ＡｓＨ₃とし、基板温度を６３０℃としたＭＯＣＶＤによりＩｎ_0.2Ｇａ_0.8Ａｓ層４２を堆積する。
【００５２】
図６（Ｃ）は、帯状領域４３のほぼ中央の点Ｑ１におけるＩｎＧａＡｓ層の膜厚Ｔ_Q1と帯状領域４３以外の平坦部の点Ｑ２における膜厚Ｔ_Q2との比Ｔ_Q1／Ｔ_Q2を、マスクパターン４１の辺の長さｗの関数として示す。横軸は辺の長さｗを単位μｍで表し、縦軸は膜厚比Ｔ_Q1／Ｔ_Q2を表す。なお、点Ｑ２におけるＩｎＧａＡｓ層４２の膜厚が約６０ｎｍになるようにした。
【００５３】
辺の長さｗが１００μｍのとき、膜厚比Ｔ_Q1／Ｔ_Q2が約２．５になる。辺の長さｗを長くすると、膜厚比Ｔ_Q1／Ｔ_Q2が大きくなる。このように、点Ｑ１において点Ｑ２よりも膜厚が厚くなるのは、帯状領域４３内の表面上に、より多くの原料が供給されるためと考えられる。
【００５４】
また、ＩｎＧａＡｓ層４２の膜厚は、帯状領域４３の長さ方向の中央において最も厚くなり、端部に近づくに従って薄くなる。
ＩｎＧａＡｓ層４２の膜厚が臨界膜厚以下の領域では、歪がほとんど緩和しないため、ＩｎＧａＡｓ層４２の最表面の格子定数は、ＧａＡｓ基板４０の格子定数とほぼ等しい。ＩｎＧａＡｓ層４２が厚くなると、歪緩和量が大きくなるため、ＩｎＧａＡｓ層４２の最表面の格子定数がＩｎ_0.2Ｇａ_0.8Ａｓの格子定数に近づく。このように、面内方向に関して格子定数が変化する半導体表面を得ることができる。
【００５５】
ＩｎＧａＡｓ層４２の表面上に量子箱層を成長させることにより、第１の実施例の場合と同様に基板表面の場所によって大きさの異なる量子箱を形成することができる。
【００５６】
上記第１及び第２の実施例では、ＧａＡｓ基板上に直接、または歪緩和層としてＩｎＧａＡｓを用い、ＩｎＧａＡｓからなる量子箱層を形成する場合を説明したが、量子箱層とその下地表面との間で一定の格子不整合が生じるような組み合わせであればその他の材料を用いてもよい。例えば、基板、歪緩和層、及び量子箱層の材料として表１に示すような組み合わせとしてもよい。歪緩和層と量子箱層との構成元素が等しい組み合わせの場合には、各構成元素の組成比を変えることにより格子定数に差を設けることができる。
【００５７】
【表１】

図７は、上記第２の実施例による量子箱の形成方法を利用して作製したレーザダイオードアレイの断面図を示す。なお、以下に示す半導体の各層は、例えばＭＯＣＶＤにより形成される。
【００５８】
ｎ型のＧａＡｓからなる基板５０の上に、ｎ型のＩｎ_0.5Ｇａ_0.5Ｐからなる厚さ１μｍのクラッド層５１が形成されている。ｎ型クラッド層５１の表面上に、図６（Ａ）及び（Ｂ）で説明した方法と同様の方法で、図７の横方向に関して厚さが６０ｎｍ〜２００ｎｍの範囲で変化するｎ型のＩｎ_0.2Ｇａ_0.8Ａｓからなる歪緩和層を形成する。すなわち、図６（Ａ）に示す帯状領域４３が、図７の横方向に延在するようにマスクパターン４１を配置して歪緩和層を選択成長させる。図７では、右方に進むに従って歪緩和層が厚くなる場合を示している。この歪緩和層の上に、原料の交互供給によるＭＯＣＶＤにより、Ｉｎ_0.5Ｇａ_0.5Ａｓからなる厚さ１０ｎｍの量子箱層を成長させる。
【００５９】
量子箱層と歪緩和層とを部分的にエッチングして、図の横方向に左から右方に向かって離散的に並ぶ歪緩和層５２Ａ〜５２Ｃ、及び各歪緩和層５２Ａ〜５２Ｃの上にそれぞれ配置された量子箱層５３Ａ〜５３Ｃを残す。歪緩和層５２Ａ、５２Ｂ及び５２Ｃの各々の平均の厚さは、この順番に厚くなっている。従って、量子箱層５３Ａ、５３Ｂ及び５３Ｃの各々に形成された量子箱の平均の大きさは、この順番に大きくなる。
【００６０】
歪緩和層５２Ａ〜５２Ｃ、及び量子箱層５３Ａ〜５３Ｃを覆うように、ノンドープのＧａＡｓからなる厚さ１００ｎｍの光閉じ込め層５４を堆積する。光閉じ込め層５４の上に、ｐ型のＩｎ_0.5Ｇａ_0.5Ｐからなる厚さ１μｍのクラッド層５５、及びｐ型のＧａＡｓからなる厚さ５００ｎｍのコンタクト層５６を堆積する。量子箱層５３Ａと５３Ｂ、及び５３Ｂと５３Ｃの間に、コンタクト層５６から少なくともｎ型クラッド層５１の上面まで達する分離溝５９を形成する。分離溝５９の形成は、例えばエッチングガスとしてＣｌ₂を用いた反応性イオンエッチング（ＲＩＥ）により行う。
【００６１】
分離溝５９によって分離されたコンタクト層５６の各々の上に、例えば、リフトオフ法を用いてＴｉ／Ｐｔ／Ａｕ（Ｔｉが下層）からなるｐ側電極５７を形成する。また、基板５０の裏面に、ＡｕＧｅ／Ａｕ（ＡｕＧｅが下層）からなるｎ側電極５８を形成する。
【００６２】
量子箱層５３Ａ〜５３Ｃの各々を活性層とする３つのレーザダイオードが形成される。各レーザダイオードの活性層中の量子箱の平均の大きさが相互に異なるため、発光波長も異なる。このように、発光波長の異なる複数のレーザダイオードを同一基板上に配列したレーザダイオードアレイを得ることができる。
【００６３】
次に、図８及び図９を参照して、図６に示す第２の実施例による量子箱の形成方法を用いて、ホールバーニング現象を利用した記憶装置について説明する。
図８（Ａ）は、ホールバーニング現象を利用した記憶装置に用いられる量子箱素子７１の断面図を示す。導電性が付与されたＧａＡｓ基板６１の上に、図６（Ａ）及び（Ｂ）で説明した方法と同様の方法で、図８（Ａ）の横方向に関して厚さが６０ｎｍ〜２００ｎｍの範囲で変化するＩｎ_0.2Ｇａ_0.8Ａｓからなる歪緩和層６２を形成する。歪緩和層６２の上にＡｌＧａＡｓからなる厚さ５ｎｍのバリア層６３、ＩｎＧａＡｓからなる厚さ１０ｎｍの量子箱層６４、導電性を付与されたＧａＡｓからなる厚さ５００ｎｍの電極層６５がこの順番に積層されている。電極層６５の表面上の一部の領域に電極６６が形成され、基板６１の裏面の一部の領域に電極６７が形成されている。
【００６４】
歪緩和層６２の厚さが場所によって異なるため、量子箱層６４内に大きさの異なる複数の量子箱が形成される。
図８（Ｂ）は、量子箱層の光吸収スペクトルの一例を示す。量子箱層内に形成される量子箱の大きさが均一である場合には、各量子箱が吸収する光の波長が等しいため、図の破線ｂで示すように鋭いピークが現れる。これに対し、大きさの異なる複数の量子箱が形成されている場合には、各量子箱が吸収する光の波長が異なるため、実線ａで示すようにある幅を持ったブロードなピークを示す。
【００６５】
量子箱層に、波長λ₁のレーザ光を照射すると、波長λ₁のエネルギに対応するバンドギャップを有する量子箱内に電子正孔対が生成される。量子箱内には少数の電子正孔対しか存在できないため、波長λ₁のレーザ光を吸収して電子正孔対が生成された量子箱は、それ以上レーザ光を吸収できない。このため、量子箱層の吸収スペクトルの波長λ₁の位置に、鋭い下向きのピークが発生する。これが、ホールバーニング現象である。
【００６６】
波長λ₁の下向きのピークの有無を「０」と「１」に対応させ、１ビットの情報を記憶することができる。波長を変化させることにより、各波長に対応して１ビットの情報を記憶することができる。多くの情報を記憶するためには、なるべく広い波長域において、大きな吸収係数を示す量子箱層を用いることが好ましい。図８（Ａ）に示すように、大きさの異なる複数の量子箱を形成することにより、吸収スペクトルのピークがブロードになり、多くの情報を記憶するのに適した吸収スペクトル波形を得ることができる。
【００６７】
量子箱内に電子正孔対を生成させた後、電極６６と６７との間に電圧を印加する。電子または正孔のうち一方のキャリアが、バリア層６３をトンネルして歪緩和層６２内に取り出される。他方のキャリアに対しては、バリアが高くなるようなバンド構造としておく。一方のキャリアのみを量子箱内に残すことにより、キャリアの寿命を延ばすことができ、記憶可能時間を長くすることができる。
【００６８】
図９は、量子箱素子を用いた記憶装置の概略図を示す。図８（Ａ）に示す量子箱素子７１に、複数のレーザダイオード７０Ａ〜７０Ｅからレーザ光が照射される。量子箱素子７１を透過したレーザ光が、受光素子７２によって検出される。レーザダイオード７０Ａ〜７０Ｅは、量子箱素子７１が比較的大きな吸収係数を示す波長域内のそれぞれ相互に異なる波長のレーザ光を出力する。
【００６９】
例えば、レーザダイオード７０Ａ〜７０Ｅの各々の発光波長に対応して１ビットの情報を記憶することができる。情報を記憶するときは、記憶すべき波長に対応するレーザダイオードからレーザ光を出力する。量子箱素子の吸収スペクトルに、当該波長に対応する下向きのピークが現れる。
【００７０】
情報を読み出すときは、読み出すべき波長に対応するレーザダイオードからレーザ光を出力する。量子箱素子７１の吸収スペクトルに、既に当該波長に対応する下向きのピークが現れている場合には、受光素子７２でレーザ光が検出され、そうでない場合には、レーザ光が検出されない。
【００７１】
なお、レーザダイオード７０Ａ〜７０Ｅを波長可変型とすることにより、より多くの情報を記憶することが可能になる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７２】
【発明の効果】
以上説明したように、本発明によれば、同一基板上に、大きさの異なる複数の量子箱を形成することができる。量子箱を発光源として使用することにより、発光波長の異なる複数のレーザダイオードを有するレーザダイオードアレイを得ることができる。また、量子箱のホールバーニング現象を利用した記憶装置に適用することにより、多くの情報を記憶することが可能になる。
【図面の簡単な説明】
【図１】先の提案による量子箱層を含む半導体積層構造の断面図である。
【図２】先の提案による半導体積層構造の作製に使用した減圧ＭＯＣＶＤ装置の概略図である。
【図３】先の提案による半導体積層構造の量子箱層形成工程における反応ガス供給のタイムチャートである。
【図４】量子箱からの発光波長を、量子箱層の下のＩｎＧａＡｓ層のＩｎ組成比の関数として示すグラフである。
【図５】本発明の第１の実施例で使用した基板の平面図、基板と量子箱層の断面図、及び量子箱からの発光波長を基板面内の位置の関数として示すグラフである。
【図６】本発明の第２の実施例で使用した基板の平面図と断面図、及び長方形のマスクパターンが形成された基板表面上に選択成長により形成されたＩｎＧａＡｓ層の帯状領域における膜厚と他の領域における膜厚との比を、マスクパターンの一辺の長さの関数として示すグラフである。
【図７】第２の実施例による量子箱の形成方法を用いて作製したレーザダイオードアレイの断面図である。
【図８】第２の実施例による量子箱の形成方法を用いて作製した半導体積層構造の断面図、及び半導体積層構造の量子箱層による光吸収スペクトルを示すグラフである。
【図９】ホールバーニング現象を利用した記憶装置の概略図である。
【符号の説明】
１基板
２バッファ層
３量子箱層
４キャップ層
５量子箱
１０反応容器
１１サセプタ
１２高周波コイル
１４ガス排気管
１５、２０、２１、２２、２３、２４ガス流路
２５、２６ガス切り換えバルブ
２７、２８排気用ガス流路
３０、４０基板
４１マスクパターン
４２ＩｎＧａＡｓ層
４３帯状領域
５０基板
５１、５５クラッド層
５２Ａ〜５２Ｃ歪緩和層
５３Ａ〜５３Ｃ量子箱層
５４光閉じ込め層
５６コンタクト層
５７、５８電極
６１基板
６２歪緩和層
６３バリア層
６４量子箱層
６５電極層
６６、６７電極
７０Ａ〜７０Ｅレーザダイオード
７１量子箱素子
７２受光素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device including a quantum box that performs quantum confinement in a three-dimensional direction for electrons or holes and a manufacturing method thereof.
[0002]
[Prior art]
When a semiconductor layer whose lattice mismatch with the underlying semiconductor surface exceeds the elastic limit of the crystal is deposited on the underlying surface to a quantum scale thickness, for example, several tens of nanometers, It is known that a microcrystalline body having a different composition from that of the semiconductor region is concentrated in strain. When the energy level that can be taken by the electrons and holes in the microcrystal is lower than the energy level of the surrounding semiconductor region, the microcrystal has quantum confinement in the three-dimensional direction with respect to the electrons and holes. Acts as a quantum box to do.
[0003]
Thus, the method of self-forming the quantum box is superior to the method of forming the quantum box by performing artificial fine processing in the following points. That is, since an artificial fine processing process is unnecessary, it is advantageous for industrialization. In addition, it is possible to prevent deterioration in crystal quality due to crystal defects or the like generated during the processing process.
[0004]
[Problems to be solved by the invention]
The quantum box formed by the method of self-forming the quantum box has a very high uniformity with respect to its size. Therefore, with this method, it is difficult to form a plurality of quantum boxes having different sizes on the same substrate.
[0005]
An object of the present invention is to provide a semiconductor device in which a plurality of quantum boxes having different sizes are formed on the same substrate, and a manufacturing method thereof.
[0006]
[Means for Solving the Problems]
According to one aspect of the present invention, a semiconductor substrate having a semiconductor surface and having a non-uniform lattice constant in the in-plane direction of the surface, and disposed on the surface of the semiconductor substrate in a scattered manner, is formed of a semiconductor. A plurality of microcrystalline bodies, the sizes of which are non-uniform in the in-plane direction of the surface of the semiconductor substrate. The size of the microcrystalline body changes according to the change in the lattice constant of the semiconductor surface. A semiconductor device having the microcrystalline body is provided.
[0007]
According to another aspect of the present invention, an insulating film is formed on both sides of a finite-length strip region on a semiconductor surface of a substrate having a semiconductor surface so as to be adjacent to the strip region; A step of epitaxially growing a base layer made of a semiconductor having a lattice constant different from that of the lattice constant on the semiconductor surface of the substrate, and does not grow on the surface of the insulating film, but selectively on the semiconductor surface of the substrate; To grow In addition, the film thickness at the center of the belt-like region is thicker than the film thickness at the end. A step of growing the underlayer under conditions by MOCVD, and a step of epitaxially growing a compound semiconductor layer on the surface of the underlayer, the composition of which is different from the surrounding region, and a larger strain than the surrounding region. And a step of epitaxially growing the compound semiconductor layer under a condition in which the microcrystalline bodies are arranged in the form of dots in the layer.
[0008]
A thicker underlayer grows on the surface in the band-like region than other wide regions where the semiconductor surface is exposed. This is presumably because more raw material is supplied on the surface of the belt-like region. Further, the thickness of the base layer is the thickest at the central portion in the length direction of the belt-like region, and becomes thinner as it approaches the end portion. When the thickness of the underlayer is different, the strain relaxation amount is also different. Therefore, the lattice constant of the surface of the underlayer changes along the longitudinal direction of the band-like region. When a compound semiconductor layer is epitaxially grown on a semiconductor surface with in-plane lattice constant variation under the condition that the microcrystals are arranged in the form of scattered dots in the layer, a plurality of fine crystals having different sizes are formed in the compound semiconductor layer. Crystals are formed.
[0009]
According to another aspect of the present invention, a first conductivity type semiconductor substrate, a lower clad layer disposed on the semiconductor substrate and made of a first conductivity type semiconductor, and a substrate on the lower clad layer. A plurality of relaxation layers that are discretely arranged in an in-plane direction and are made of a semiconductor having a lattice constant different from that of the lower cladding layer, and each of the relaxation layers having a thickness different from each other, and the plurality of relaxation layers A plurality of active layers disposed on each of the relaxation layers, each of which includes a microcrystalline body having strains distributed in the active layer in a scattered manner and having a composition different from that of the surrounding region, The plurality of active layers having an average grain size of microcrystals in the active layer different for each active layer and the second conductivity type opposite to the first conductivity type are disposed on each of the plurality of active layers. A plurality of upper cladding layers made of semiconductor and ohmic each of the plurality of upper cladding layers A plurality of connected electrodes, the active layer, the upper clad layer, and the electrode are stacked and arranged between each of a plurality of stacked structures distributed in a scattered manner in the substrate surface. A laser diode array is provided having isolation regions that are electrically isolated from one another.
[0010]
Since the average grain size of the microcrystals formed in the active layer of each laser diode in the laser diode array is different among the laser diodes, the emission wavelengths are also different. A laser diode array in which laser diodes having different emission wavelengths are arranged can be obtained.
[0011]
According to another aspect of the invention, A semiconductor substrate having a semiconductor surface and having a non-uniform lattice constant in the in-plane direction of the surface; Distributed in the form of dots on the semiconductor surface, The size changes according to the change of the lattice constant of the surface Of the microcrystalline structure including a plurality of microcrystalline bodies, a wavelength-tunable laser light source capable of irradiating the microcrystalline structures with laser light, and the laser light irradiated on the microcrystalline structures, There is provided an optical semiconductor device having light receiving means for detecting laser light transmitted through a crystal structure.
[0012]
When the microcrystalline structure is irradiated with laser light, electron-hole pairs are generated in the microcrystalline body having a band gap corresponding to the wavelength. When the microcrystal has a quantum size, only one or a small number of electron-hole pairs can exist in the microcrystal. For this reason, the absorption coefficient with respect to the laser beam of the same wavelength falls. A downward peak corresponding to the wavelength of the irradiated laser beam appears in the waveform of the light absorption spectrum of the microcrystalline structure. The presence or absence of this peak is associated with “0” and “1”, and 1-bit information can be stored.
[0013]
By detecting the transmitted laser light with the light receiving means, it is possible to detect the presence or absence of a downward peak corresponding to the wavelength of the irradiated laser light. By detecting the presence or absence of a peak, the stored information can be read out. By selectively irradiating a laser beam having a specific wavelength, information of a plurality of bits can be stored and read.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
First, in order to facilitate understanding of the present invention, a method for producing a quantum box according to the previous proposal of the present inventors (Japanese Patent Application No. 6-222107) will be described.
[0015]
FIG. 1 shows a stacked structure of a semiconductor device according to the previous proposal. On the GaAs substrate 1, a GaAs buffer layer 2, an InGaAs layer 3 having quantum boxes 5 arranged in a dotted pattern, and a GaAs cap layer 4 are epitaxially grown. In this way, the layer 3 having the quantum box 5 (hereinafter referred to as “quantum box layer”) 3 is sandwiched between the buffer layer 2 and the cap layer 4.
[0016]
FIG. 2 schematically shows a low pressure metal organic chemical vapor deposition (LP-MOCVD) apparatus for forming the stacked structure shown in FIG. However, crystal growth is performed by alternately supplying raw materials. Note that an atomic layer epitaxial growth (ALE) apparatus may be used. A gas channel 15 is opened below the reaction vessel 10, and a reaction gas is introduced into the reaction vessel 10 from the gas channel 15. The reaction gas introduced into the reaction vessel 10 is evacuated to the outside from a gas exhaust pipe 14 provided above the reaction vessel 10.
[0017]
A susceptor 11 is disposed in the reaction vessel 10, and the substrate 1 is held at a position facing the opening of the gas flow path 15. A high frequency coil 12 is disposed around the reaction vessel 10 so as to surround the susceptor 11, and the susceptor 11 and the substrate 1 can be heated at high frequency.
[0018]
H used as a carrier gas and a purge gas from the gas flow path 20 to the gas supply system ₂ Gas is supplied. H branched from the gas flow path 20 ₂ Gas and H branched from the gas flow path 20 and bubbled with trimethylindiumdimethylethylamine adduct (TMIDMEA) ₂ Each gas is supplied to the gas flow path 21 through the mass flow controller MFC.
[0019]
Similarly, H branched from the gas flow path 20 ₂ Gas and H bubbled with trimethylgallium (TMG) ₂ Each gas is supplied to the gas flow path 22 through the mass flow controller MFC.
[0020]
The

gas flow paths

21 and 22 are connected to the input side of the gas switching valve 25. The output side of the gas switching valve 25 is connected to a gas passage 15 for supplying a reaction gas to the reaction vessel 10 and an exhaust gas passage 27. By switching the gas flow path with the gas switching valve 25, H containing TMIDMEA in the gas flow path 15 ₂ H containing gas or TMG ₂ Gas or both can be supplied. Further, both gases can be exhausted to the exhaust gas passage 27.
[0021]
H branched from the gas flow path 20 ₂ Gas is supplied to the gas flow path 23 via the mass flow controller MFC. In addition, H branched from the gas flow path 20 ₂ Gas and arsine (AsH _Three ) Are respectively supplied to the gas flow path 24 through the mass flow controller MFC.
[0022]
The

gas flow paths

23 and 24 are connected to the input side of the gas switching valve 26. The output side of the gas switching valve 26 is connected to the gas flow path 15 and the exhaust gas flow path 28 in the same manner as the gas switching valve 25. By switching the gas flow path with the gas switching valve 26, the gas flow path 15 is purged with H. ₂ Gas or AsH _Three And H ₂ The mixed gas can be supplied.
[0023]
Next, a method for forming the laminated structure shown in FIG. 1 using the LP-MOCVD apparatus shown in FIG. 2 will be described.
First, the GaAs substrate 1 is held on the susceptor 11. H as purge gas ₂ The susceptor 11 is heated by the high frequency coil 12 while flowing the gas, and the substrate temperature is set to 460 ° C. Note that the displacement is controlled so that the pressure in the reaction vessel 10 is 2000 Pa.
[0024]
H containing TMG when the substrate temperature reaches 460 ° C ₂ Gas flow rate 25sccm, AsH _Three And H ₂ The GaAs buffer layer 2 having a thickness of 100 nm is deposited by supplying the mixed gas at a flow rate of 100 sccm.
[0025]
Next, TMIDMEA, TMG and AsH _Three Are switched in time, and an InGaAs quantum box layer 3 having a thickness of 7 nm is deposited.
3 shows TMIDMEA, TMG and AsH _Three The supply time chart is shown. First, H ₂ Gas is allowed to flow for 0.5 seconds to purge the inside of the reaction vessel 10. Next, TM bubbling TMIDMEA ₂ H with bubbling TMG for 1.0 second at a flow rate of 200 sccm ₂ Gas is supplied for 0.1 second at a flow rate of 35 sccm. H ₂ Gas is supplied for 0.5 seconds to purge the inside of the reaction vessel 10. Next, AsH _Three And H ₂ The mixed gas is supplied at a flow rate of 400 sccm for 10 seconds.
[0026]
The gas supply sequence is set to one cycle, and the gas supply is repeated 12 cycles.
Subsequently, a GaAs cap layer 4 having a thickness of 100 nm is deposited under the same conditions as those for forming the GaAs layer 2 in FIG. Note that another source gas can be used as the organometallic material.
[0027]
Although FIG. 3 shows the case where the In raw material, the Ga raw material, and the As raw material are supplied in this order, they may be supplied in other orders. For example, the supply order of the In material and the Ga material may be reversed. Further, an As raw material may be further supplied between the supply of the In raw material and the supply of the Ga raw material.
[0028]
FIG. 3 shows the case where the purge hydrogen gas is supplied at the time of switching from the supply of the Ga material to the supply of the As material and at the time of switching from the supply of the As material to the supply of the In material. A purge hydrogen gas may be supplied at the time of switching.
[0029]
In the above proposal, the case where the gas supply cycle is repeated 12 times has been described, but the present invention is not limited to 12 times. The gas supply cycle is preferably repeated 6 times or more, more preferably 10 to 24 times.
[0030]
In the above proposal, the case where the growth temperature of the quantum box layer is set to 460 ° C. has been described, but other temperatures may be used. For example, the growth temperature may be 250 ° C. to 600 ° C., more preferably 420 ° C. to 500 ° C.
[0031]
When the InGaAs quantum box layer 3 is grown under the above-described conditions, microcrystals 3 having a large In composition distributed in the form of scattered dots are formed as shown in FIG. The reason is considered as follows.
[0032]
TMIDMEA, TMG, and AsH _Three Is divided in terms of time and the In composition ratio of the formed InGaAs layer is normally a value specified by the supply time of the source gas of each constituent element.
[0033]
When an InGaAs layer is deposited on a GaAs buffer layer, if an InGaAs layer having a uniform In composition is formed on the entire surface, in-plane strain occurs in the InGaAs layer due to lattice mismatch. Thus, a region with a small In composition in which the lattice constant substantially matches the underlying GaAs buffer layer is formed in a wide region, and a region with a large In composition is scattered like a spot rather than a strain occurring on the entire surface of the InGaAs layer. It is considered that the strain energy is lower when the film is formed. In addition, it is considered that the strain energy decreases as the region with a large In composition becomes more spherical.
[0034]
For the reasons described above, it is considered that the microcrystals 5 having a large In composition are distributed in a dotted pattern in a region having a small In composition as shown in FIG.
The energy levels that can be taken by electrons and holes in the microcrystal body 5 with a large In composition are lower than the energy levels of the surrounding region with a small In composition and the upper and lower GaAs cap layers 4 and the GaAs buffer layer 2. Therefore, the microcrystalline body 5 functions as a three-dimensional potential well for carriers. In this way, the quantum box 5 that performs quantum confinement in the three-dimensional direction with respect to electrons and holes is formed. The size of the quantum box 5 is determined by the thermodynamic condition that minimizes the strain energy in the quantum box layer 3. For this reason, the quantum box 5 has high uniformity with respect to its size.
[0035]
Next, a method for controlling the size of the quantum box will be described. The strain energy in the quantum box layer 3 varies depending on the magnitude of the lattice mismatch with the underlying surface, and it is considered that the strain energy increases as the lattice mismatch increases. If the lattice mismatch is large, more strain energy needs to be reduced. It is considered that the size of the quantum box can be changed by changing the size of the lattice mismatch.
[0036]
In order to verify the above consideration, the inventors of the present application have grown the quantum box layer by changing the size of the lattice mismatch, and measured the emission wavelength from the quantum box. The magnitude of the lattice mismatch was adjusted by changing the In composition ratio of InGaAs on the underlying surface.
[0037]
As shown in the cross-sectional view in the graph of FIG. 4, the surface of the GaAs substrate is subjected to In-P by LP-MOCVD. _x Ga _1-x An As underlayer was deposited, and a quantum box layer made of InGaAs was grown thereon. The growth conditions of the quantum box layer are the same as the growth conditions of the quantum box layer 3 shown in FIG. At this time, the composition of the quantum box was measured by electron diffraction X-ray analysis (EDX). _0.5 Ga _0.5 It was As.
[0038]
FIG. 4 shows the emission wavelength from the quantum box as a function of the In composition ratio of the underlayer. The horizontal axis is In _x Ga _1-x The In composition ratio x of the As underlayer is represented, and the vertical axis represents the emission wavelength from the quantum box in the unit of μm. Note that the thickness of the underlayer was fixed to 500 nm.
[0039]
Since the thickness of the underlayer exceeds the critical film thickness in the magnitude of the lattice mismatch, it is considered that the strain in the underlayer gradually relaxes as the distance from the GaAs substrate increases. The amount of strain relaxation depends on the In composition ratio x of the underlayer. Therefore, the lattice constant of the outermost surface of the underlayer can be changed by changing the In composition ratio x of the underlayer. That is, the horizontal axis in FIG. 4 corresponds to the lattice constant of the outermost surface of the underlayer. As the In composition ratio x increases, the lattice constant of the outermost surface of the underlayer approaches the lattice constant of the quantum box layer, and the lattice mismatch with the quantum box layer decreases.
[0040]
As shown in FIG. 4, when the lattice mismatch between the underlayer and the quantum box layer is reduced, the emission wavelength from the quantum box is gradually increased. That is, the energy gap in the quantum box is reduced. From this, it is considered that the size of the quantum box increases as the lattice mismatch decreases. Further, when the quantum box was observed with a transmission electron microscope (TEM), it was confirmed that the quantum box was increased as the In composition ratio x of the underlayer was increased.
[0041]
Thus, the size of the quantum box can be changed by changing the size of the lattice mismatch between the base surface and the quantum box layer.
Next, a method for forming a quantum box according to the first embodiment will be described with reference to FIG.
[0042]
As shown in FIG. 5A, an InGaAs substrate 30 in which the composition gradually changes in one direction within the substrate surface is produced. Hereinafter, a method for manufacturing the InGaAs substrate 30 will be described.
[0043]
20 mm long GaAs single crystal and 10 mm long In _0.2 Ga _0.8 The As single crystal is brought into contact and placed in an electric furnace and heated to about 1000 ° C. An InGaAs single crystal having a composition distribution determined by the phase diagram of InGaAs is formed according to the temperature gradient in the furnace. The composition distribution depends on the temperature distribution in the electric furnace. In this example, the composition at one end is GaAs and the composition at the other end is In. _0.2 Ga _0.8 An ingot with a length of 30 mm having an As composition distribution could be obtained.
[0044]
In this embodiment, the case where the ingot is manufactured using the Bridgman method has been described. However, the ingot may be manufactured by another method such as the Czochralski method or the zone melting method.
[0045]
From the obtained ingot, the InGaAs substrate 30 is cut out so that the composition changes in one direction within the surface. The composition of one end of the InGaAs substrate 30 is GaAs, and the composition of the other end is In. _0.2 Ga _0.8 As. The lattice constant of GaAs is 0.56533 nm. _0.2 Ga _0.8 The lattice constant of As is 0.59774 nm.
[0046]
As shown in FIG. 5B, a quantum box layer 31 having a thickness of 10 nm is grown on the InGaAs substrate 30 under the same conditions as the quantum box layer 3 shown in FIG. A quantum box 32 is formed in the quantum box layer 31.
[0047]
In the vicinity of five points of point P1 near one end of the InGaAs substrate 30 shown in FIG. 5A, point P5 near the other end, and points P2, P3, and P4 that equally divide between the points P1 and P5. The emission wavelength from the quantum box formed in the region was measured.
[0048]
FIG. 5C shows the emission wavelength from the quantum box in the vicinity of the points P1 to P5. The horizontal axis represents the position in the substrate surface, and the vertical axis represents the emission wavelength from the quantum box in units of μm. The emission wavelength from the quantum box near the point P1 is about 1.3 μm, and the emission wavelength becomes longer as the point P5 is approached.
[0049]
As described above, a plurality of quantum boxes having different emission wavelengths can be formed on the same substrate by changing the lattice constant of the base surface in the plane. That is, a plurality of quantum boxes having different sizes can be formed on the same substrate.
[0050]
Next, a quantum box forming method according to the second embodiment will be described with reference to FIG.
6A is a plan view of the GaAs base substrate, and FIG. 6B is a cross-sectional view taken along one-dot chain line B6-B6 in FIG. 6A. SiO ₂ A pair of rectangular mask patterns 41 each having the same shape are arranged in parallel on the surface of the GaAs base substrate 40 at an interval of 10 μm. The thickness of the mask pattern 41 is 0.2 μm. A band-like region 43 having a width of 10 μm sandwiched between a pair of mask patterns 41 is defined on the surface of the GaAs substrate 40. Of the sides orthogonal to each other of the mask pattern 41, the length of the side parallel to the longitudinal direction of the band-like region 43 is 600 μm. The length of the side perpendicular to the longitudinal direction of the band-like region 43 is w, and a plurality of pairs of mask patterns with different w are formed.
[0051]
The raw materials are TMI, TEG, AsH under the condition that they do not grow on the surface of the mask pattern 41 but grow only on the exposed surface of the GaAs substrate 40. _Three And MOCVD with a substrate temperature of 630 ° C. _0.2 Ga _0.8 As layer 42 is deposited.
[0052]
FIG. 6C shows the film thickness T of the InGaAs layer at the point Q1 in the approximate center of the band-like region 43. _Q1 And the film thickness T at the point Q2 of the flat portion other than the belt-like region 43 _Q2 Ratio T _Q1 / T _Q2 Is shown as a function of the side length w of the mask pattern 41. The horizontal axis represents the side length w in units of μm, and the vertical axis represents the film thickness ratio T. _Q1 / T _Q2 Represents. The thickness of the InGaAs layer 42 at the point Q2 was set to about 60 nm.
[0053]
When the side length w is 100 μm, the film thickness ratio T _Q1 / T _Q2 Becomes about 2.5. If the side length w is increased, the film thickness ratio T _Q1 / T _Q2 Becomes larger. Thus, the reason why the film thickness is thicker at the point Q1 than at the point Q2 is considered to be because more raw material is supplied onto the surface in the band-like region 43.
[0054]
The thickness of the InGaAs layer 42 is the thickest at the center in the length direction of the band-like region 43 and becomes thinner as it approaches the end.
In the region where the thickness of the InGaAs layer 42 is less than or equal to the critical thickness, the strain is hardly relaxed, so that the lattice constant of the outermost surface of the InGaAs layer 42 is substantially equal to the lattice constant of the GaAs substrate 40. As the InGaAs layer 42 becomes thicker, the amount of strain relaxation increases, so the lattice constant of the outermost surface of the InGaAs layer 42 becomes In _0.2 Ga _0.8 It approaches the lattice constant of As. In this way, it is possible to obtain a semiconductor surface whose lattice constant changes in the in-plane direction.
[0055]
By growing the quantum box layer on the surface of the InGaAs layer 42, quantum boxes having different sizes depending on the location of the substrate surface can be formed as in the first embodiment.
[0056]
In the first and second embodiments, the case where the quantum box layer made of InGaAs is formed directly on the GaAs substrate or using InGaAs as the strain relaxation layer has been described. Other materials may be used as long as a certain lattice mismatch occurs between them. For example, combinations as shown in Table 1 may be used as materials for the substrate, the strain relaxation layer, and the quantum box layer. In the case where the constituent elements of the strain relaxation layer and the quantum box layer are the same combination, a difference in the lattice constant can be provided by changing the composition ratio of each constituent element.
[0057]
[Table 1]

FIG. 7 shows a cross-sectional view of a laser diode array manufactured by using the quantum box forming method according to the second embodiment. The semiconductor layers shown below are formed by MOCVD, for example.
[0058]
On the substrate 50 made of n-type GaAs, n-type In _0.5 Ga _0.5 A cladding layer 51 made of P and having a thickness of 1 μm is formed. On the surface of the n-type cladding layer 51, an n-type In whose thickness varies in the range of 60 nm to 200 nm in the lateral direction of FIG. 7 by the same method as described in FIGS. 6A and 6B. _0.2 Ga _0.8 A strain relaxation layer made of As is formed. That is, the mask pattern 41 is arranged so that the band-like region 43 shown in FIG. 6A extends in the horizontal direction of FIG. FIG. 7 shows a case where the strain relaxation layer becomes thicker as it goes to the right. On this strain relaxation layer, InCVD is performed by MOCVD by alternately supplying raw materials. _0.5 Ga _0.5 A quantum box layer made of As and having a thickness of 10 nm is grown.
[0059]
The quantum box layer and the strain relaxation layer are partially etched, and on the strain relaxation layers 52A to 52C and the strain relaxation layers 52A to 52C that are discretely arranged in the horizontal direction from left to right in the figure. The quantum box layers 53A to 53C arranged respectively are left. The average thickness of each of the strain relaxation layers 52A, 52B and 52C increases in this order. Therefore, the average size of the quantum boxes formed in each of the quantum box layers 53A, 53B, and 53C increases in this order.
[0060]
A 100 nm thick optical confinement layer 54 made of non-doped GaAs is deposited so as to cover the strain relaxation layers 52A to 52C and the quantum box layers 53A to 53C. On the optical confinement layer 54, p-type In _0.5 Ga _0.5 A cladding layer 55 made of P having a thickness of 1 μm and a contact layer 56 made of p-type GaAs having a thickness of 500 nm are deposited. An isolation groove 59 reaching from the contact layer 56 to at least the upper surface of the n-type cladding layer 51 is formed between the quantum box layers 53A and 53B and 53B and 53C. The separation groove 59 is formed by using, for example, Cl as an etching gas. ₂ Reactive ion etching (RIE) using
[0061]
A p-side electrode 57 made of Ti / Pt / Au (Ti is a lower layer) is formed on each contact layer 56 separated by the separation groove 59 by using, for example, a lift-off method. Further, an n-side electrode 58 made of AuGe / Au (AuGe is the lower layer) is formed on the back surface of the substrate 50.
[0062]
Three laser diodes having the quantum box layers 53A to 53C as active layers are formed. Since the average sizes of the quantum boxes in the active layer of each laser diode are different from each other, the emission wavelengths are also different. Thus, a laser diode array in which a plurality of laser diodes having different emission wavelengths are arranged on the same substrate can be obtained.
[0063]
Next, a storage device using the hole burning phenomenon will be described with reference to FIGS. 8 and 9 using the quantum box forming method according to the second embodiment shown in FIG.
FIG. 8A shows a cross-sectional view of a quantum box element 71 used in a memory device using the hole burning phenomenon. On the GaAs substrate 61 to which conductivity is imparted, the thickness is in the range of 60 nm to 200 nm in the lateral direction of FIG. 8A by the same method as described in FIGS. 6A and 6B. In changing _0.2 Ga _0.8 A strain relaxation layer 62 made of As is formed. A 5 nm thick barrier layer 63 made of AlGaAs, a 10 nm thick quantum box layer 64 made of InGaAs, and a 500 nm thick electrode layer 65 made of conductive GaAs are arranged in this order on the strain relaxation layer 62. Are stacked. An electrode 66 is formed in a partial region on the surface of the electrode layer 65, and an electrode 67 is formed in a partial region on the back surface of the substrate 61.
[0064]
Since the thickness of the strain relaxation layer 62 differs depending on the location, a plurality of quantum boxes having different sizes are formed in the quantum box layer 64.
FIG. 8B shows an example of the light absorption spectrum of the quantum box layer. When the size of the quantum boxes formed in the quantum box layer is uniform, the wavelength of the light absorbed by each quantum box is equal, so that a sharp peak appears as shown by the broken line b in the figure. On the other hand, when a plurality of quantum boxes having different sizes are formed, the wavelength of light absorbed by each quantum box is different, and thus shows a broad peak having a certain width as indicated by a solid line a. .
[0065]
In the quantum box layer, wavelength λ ₁ When the laser beam is irradiated, the wavelength λ ₁ Electron hole pairs are generated in a quantum box having a band gap corresponding to the energy of. Since there are only a few electron-hole pairs in the quantum box, the wavelength λ ₁ The quantum box in which the electron-hole pair is generated by absorbing the laser beam cannot absorb the laser beam any more. Therefore, the wavelength λ of the absorption spectrum of the quantum box layer ₁ A sharp downward peak occurs at the position of. This is the hole burning phenomenon.
[0066]
Wavelength λ ₁ The presence or absence of a downward peak corresponds to “0” and “1”, and 1-bit information can be stored. By changing the wavelength, 1-bit information can be stored corresponding to each wavelength. In order to store a large amount of information, it is preferable to use a quantum box layer that exhibits a large absorption coefficient in a wavelength range as wide as possible. As shown in FIG. 8A, by forming a plurality of quantum boxes having different sizes, the peak of the absorption spectrum becomes broad, and an absorption spectrum waveform suitable for storing a large amount of information can be obtained. it can.
[0067]
After generating electron-hole pairs in the quantum box, a voltage is applied between the electrodes 66 and 67. One of the electrons or holes is tunneled through the barrier layer 63 and taken out into the strain relaxation layer 62. For the other carrier, a band structure with a high barrier is set. By leaving only one carrier in the quantum box, the lifetime of the carrier can be extended and the storable time can be extended.
[0068]
FIG. 9 shows a schematic diagram of a storage device using quantum box elements. The quantum box element 71 shown in FIG. 8A is irradiated with laser light from the plurality of laser diodes 70A to 70E. Laser light transmitted through the quantum box element 71 is detected by the light receiving element 72. Laser diodes 70 </ b> A to 70 </ b> E output laser beams having mutually different wavelengths within a wavelength region in which quantum box element 71 exhibits a relatively large absorption coefficient.
[0069]
For example, 1-bit information can be stored corresponding to the emission wavelengths of the laser diodes 70A to 70E. When storing information, laser light is output from a laser diode corresponding to the wavelength to be stored. A downward peak corresponding to the wavelength appears in the absorption spectrum of the quantum box element.
[0070]
When reading information, laser light is output from the laser diode corresponding to the wavelength to be read. When a downward peak corresponding to the wavelength has already appeared in the absorption spectrum of the quantum box element 71, the laser light is detected by the light receiving element 72, and otherwise, the laser light is not detected.
[0071]
In addition, it becomes possible to memorize | store more information by making laser diode 70A-70E into a wavelength variable type.
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0072]
【The invention's effect】
As described above, according to the present invention, a plurality of quantum boxes having different sizes can be formed on the same substrate. By using the quantum box as the light source, a laser diode array having a plurality of laser diodes having different emission wavelengths can be obtained. Further, by applying to a storage device using the hole burning phenomenon of a quantum box, it becomes possible to store a lot of information.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor multilayer structure including a quantum box layer according to the previous proposal.
FIG. 2 is a schematic view of a low-pressure MOCVD apparatus used for manufacturing a semiconductor multilayer structure according to the previous proposal.
FIG. 3 is a time chart of reaction gas supply in a quantum box layer forming step of a semiconductor multilayer structure according to the previous proposal.
FIG. 4 is a graph showing the emission wavelength from the quantum box as a function of the In composition ratio of the InGaAs layer under the quantum box layer.
FIG. 5 is a plan view of the substrate used in the first embodiment of the present invention, a cross-sectional view of the substrate and the quantum box layer, and a graph showing the emission wavelength from the quantum box as a function of the position in the substrate plane.
FIG. 6 is a plan view and a cross-sectional view of a substrate used in the second embodiment of the present invention, and a film thickness in a band region of an InGaAs layer formed by selective growth on the substrate surface on which a rectangular mask pattern is formed. 5 is a graph showing the ratio of the film thickness in other regions as a function of the length of one side of the mask pattern.
FIG. 7 is a cross-sectional view of a laser diode array manufactured using the quantum box forming method according to the second embodiment.
FIG. 8 is a cross-sectional view of a semiconductor multilayer structure manufactured by using the quantum box forming method according to the second embodiment, and a graph showing a light absorption spectrum by the quantum box layer of the semiconductor multilayer structure.
FIG. 9 is a schematic diagram of a storage device using a hole burning phenomenon.
[Explanation of symbols]
1 Substrate
2 Buffer layer
3 Quantum box layer
4 Cap layer
5 Quantum box
10 reaction vessel
11 Susceptor
12 High frequency coil
14 Gas exhaust pipe
15, 20, 21, 22, 23, 24 Gas flow path
25, 26 Gas switching valve
27, 28 Exhaust gas flow path
30, 40 substrates
41 Mask pattern
42 InGaAs layer
43 Banded area
50 substrates
51, 55 Cladding layer
52A-52C Strain relaxation layer
53A-53C Quantum box layer
54 Optical confinement layer
56 Contact layer
57, 58 electrodes
61 substrates
62 Strain relaxation layer
63 Barrier layer
64 quantum box layer
65 Electrode layer
66, 67 electrodes
70A-70E Laser diode
71 Quantum box element
72 Light receiving element

Claims

A semiconductor substrate having a semiconductor surface and having a non-uniform lattice constant in the in-plane direction of the surface;
A plurality of microcrystals arranged in a dotted pattern on the surface of the semiconductor substrate and formed of a semiconductor, the sizes being non-uniform in the in-plane direction of the surface of the semiconductor substrate, the microcrystals And a microcrystalline body whose size changes in accordance with a change in lattice constant of the semiconductor surface.

The semiconductor substrate is
A base substrate having a base surface with a uniform lattice constant in the plane;
The semiconductor having a lattice constant different from the lattice constant of the underlying surface is an underlying layer epitaxially grown on the underlying surface, and the thickness and strain relaxation amount differ depending on the location in the substrate surface, and the surface of the underlying layer The semiconductor device according to claim 1, further comprising: the base layer having a nonuniform lattice constant.

Forming an insulating film adjacent to the band-like region on both sides of a finite-length band-like region on the semiconductor surface of a substrate having a semiconductor surface;
A step of epitaxially growing a base layer made of a semiconductor having a lattice constant different from a lattice constant of the semiconductor surface of the substrate on the semiconductor surface of the substrate without growing on the surface of the insulating film; Selectively growing on the semiconductor surface, and growing the base layer by MOCVD under the condition that the film thickness at the center of the band-shaped region is thicker than the film thickness at the end ;
A step of epitaxially growing a compound semiconductor layer on the surface of the underlayer, wherein microcrystals having a composition different from that of the surrounding region and having a strain larger than that of the surrounding region are arranged in a scattered manner in the layer. And a step of epitaxially growing the compound semiconductor layer under the following conditions:

A first conductivity type semiconductor substrate;
A lower clad layer disposed on the semiconductor substrate and made of a first conductivity type semiconductor;
Discretely arranged in the substrate in-plane direction on the lower clad layer, the lower clad layer is made of a semiconductor having a different lattice constant, and is a relaxed layer composed of a plurality of relaxed regions, The relaxation layers having different thicknesses from each other;
An active layer composed of a plurality of active regions disposed on each of the plurality of relaxation regions, distributed in a scattered manner in the active layer, and concentrated in a strain different in composition from the surrounding region The active layer containing microcrystals, wherein the average grain size of microcrystals in each active region is different for each active region;
A plurality of upper cladding layers disposed on each of the plurality of active regions and made of a semiconductor of a second conductivity type opposite to the first conductivity type;
A plurality of electrodes ohmically connected to each of the plurality of upper cladding layers;
Separation in which the active layer, the upper cladding layer, and the electrode are laminated and disposed between each of a plurality of laminated structures distributed in a scattered manner in the substrate surface, and each laminated structure is electrically separated from each other. A laser diode array having a region.

A semiconductor substrate having a semiconductor surface and having a non-uniform lattice constant in the in-plane direction of the surface;
Distributed unevenness distribution on the semiconductor surface, microcrystalline structure comprising a plurality of fine crystals of varying size depending on the change in lattice constant of the surface,
A tunable laser light source capable of irradiating the microcrystalline structure with laser light;
An optical semiconductor device comprising: a light receiving unit that detects laser light transmitted through the microcrystalline structure out of the laser light irradiated on the microcrystalline structure.

Further, an electric field application for applying an electric field for taking out one of electrons and holes of an electron-hole pair generated in each microcrystal body in the microcrystal structure from the microcrystal body to each microcrystal body The optical semiconductor device according to claim 5, comprising means.

4. The method of manufacturing a semiconductor device according to claim 3, wherein the base layer grown in the step of growing by MOCVD is formed of InGaAs.