JP3710312B2

JP3710312B2 - Photovoltaic element and manufacturing method thereof

Info

Publication number: JP3710312B2
Application number: JP01640599A
Authority: JP
Inventors: 政史佐野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-01-26
Filing date: 1999-01-26
Publication date: 2005-10-26
Anticipated expiration: 2019-01-26
Also published as: JPH11274540A

Description

【０００１】
【発明の属する技術分野】
本発明は、太陽電池やセンサー等の光起電力素子に関するものであり、特に、ｉ型微結晶半導体層を含むｎｉｐ型シリコン系半導体層を有する光起電力素子とその製造方法に関する。
【０００２】
【従来の技術】
太陽光を電気エネルギーに変換する光電変換素子である光起電力素子は、電卓、腕時計など民生用の小電力用電源として広く応用されており、また、将来、石油、石炭などのいわゆる化学燃料の代替用電源として実用化可能な技術として注目されている。
【０００３】
光起電力素子は半導体のｐｎ接合の光起電力を利用した技術であり、シリコンなどの半導体に太陽光を吸収させ電子と正孔の光キャリアを生成させ、該光キャリアをｐｎ接合部の内部電界によりドリフトさせ、外部に取り出すものである。このような光起電力素子は、通常の半導体プロセスとほぼ同様のプロセスを用いることにより製造することができる。具体的には、ＣＺ法などの結晶成長法によりｐ型、或いはｎ型に価電子制御したシリコンの単結晶を作製し、該単結晶をスライスして約３００μｍの厚みのシリコンウェハーを作る。さらにウェハー表面に前記ウェハーの導電型と反対の導電型となるように価電子制御剤の拡散などの適当な手段を用いて、異種の導電型の層を形成することでｐｎ接合を作るものである。
【０００４】
ところで、信頼性や変換効率の観点から、現在、主に実用化されている光起電力素子には、単結晶シリコンが使われているが、上述のように光起電力素子の作製に半導体プロセスを用いるため生産コストは高いものとなっている。
【０００５】
単結晶シリコン光起電力素子の他の問題点は、単結晶シリコンは間接遷移であるため光吸収係数が小さく、単結晶の光起電力素子は入射太陽光を吸収するために少なくとも５０μｍの厚さにしなければならないことや、バンドギャップが約１．１ｅＶであり光起電力素子として好適な１．５ｅＶよりも狭いため光の短波長成分を有効に利用できないことである。
【０００６】
また、多結晶シリコンを用いた光起電力素子としては、表面テクスチャー構造を有し、５５０℃以下の低いプロセス温度で形成され、５μｍ以下の薄い厚さで優れた特性を示すものが報告されている（ＫｅｉｊｉＹａｍａｍｏｔｏ，ＡｋｉｈｉｋｏＮａｋａｊｉｍａｅｔａｌ．”ＯｐｔｉｃａｌＣｏｎｆｉｎｅｍｅｎｔＥｆｆｅｃｔｆｏｒｂｅｌｏｗ５μｍＴｈｉｎＦｉｌｍＰｏｌｙ−ＳｉＳｏｌａｒＣｅｌｌｏｎＧｌａｓｓＳｕｂｓｔｒａｔｅ”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９７）ｐｐＬ５６９−Ｌ５７２）。
【０００７】
しかしながら、比較的高いプロセス温度と遅いプロセススピードの点から実用化には至っていない。
【０００８】
さらに、単結晶や多結晶は結晶質であるがために面積の大きなウェハー及び多結晶層を製造するのは極めて困難であること、屋外で使用する際に光起電力素子を様々な気象条件によりもたらされる機械的損傷から保護するため、高価な実装が必要になることなどから、単位発電量に対する生産コストが既存の発電方法に比べて割高になってしまうという問題がある。
【０００９】
このような事情から、光起電力素子の電力用としての実用化を進めるに当たって、低コスト化及び大面積化が重要な技術的課題であり、様々な検討がなされており、コストの安い材料、変換効率の高い材料などの材料の探究が行われてきた。このような光起電力素子の材料としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質炭化ケイ素などのテトラヘドラル系の非晶質半導体や、ＣｄＳ、Ｃｕ₂ ＳなどのＩＩ−ＶＩ族やＧａＡｓ、ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化合物半導体等が挙げられる。とりわけ、非晶質半導体を光起電力発生層に用いた薄膜光起電力素子は、単結晶光起電力素子に比較して大面積の膜が作製できることや、膜厚が薄くて済むこと、任意の基板材料に堆積できることなどの長所があり有望視されている。
【００１０】
しかしながら、上記非晶質半導体を用いた光起電力素子は、電力用素子としては光電変換効率の向上、信頼性の向上の面で問題が残っている。
【００１１】
非晶質半導体を用いた光起電力素子の光電変換効率の向上の手段としては、例えば、バンドギャップを狭くして長波長の光に対する感度を増加することが行われている。即ち、非晶質シリコンは、バンドギャップが約１．７ｅＶ位であるため、７００ｎｍ以上の長波長の光は吸収できず、有効に利用できないため、長波長光に感度のある、バンドギャップの狭い材料を用いることが検討されている。このような材料としては成膜時のシリコン原料ガスとゲルマニウム原料ガスの比を変えることで容易にバンドギャップを１．３ｅＶ位から１．７ｅＶ位まで任意に変化できる非晶質シリコンゲルマニウムが挙げられる。
【００１２】
また、光起電力素子の変換効率を向上させる他の方法として、単位素子構造の光起電力素子を複数積層するいわゆるスタックセルを用いることが米国特許第２，９４９，４９８号明細書に開示されている。このスタックセルにはｐｎ接合半導体が用いられているが、その思想は非晶質或いは結晶質いずれにも共通するものであり、太陽光スペクトルを異なるバンドギャップの光起電力素子により効率良く吸収させ、Ｖ_ocを増大させることにより発電効率を向上させるものであった。
【００１３】
スタックセルは、異なるバンドギャップの素子を積層し、太陽光線のスペクトルの各部分を効率良く吸収することにより、変換効率を向上させるものであり、積層する素子の光入射側に位置するいわゆるトップ層のバンドギャップよりも該トップ層の下（光入射側と反対側）に位置するいわゆるボトム層のバンドギャップが狭くなるように設計される。これにより、太陽光線のスペクトルを十分に吸収し、光電変換効率が飛躍的に改善された（Ｋ．Ｍｉｙａｃｈｉｅｔａｌ．，Ｐｒｏｃ．１１ｔｈＥ．Ｃ．ＰｈｏｔｏｖｏｌｔａｉｃＳｏｌａｒＥｎｅｒｇｙＣｏｎｆ．Ｍｏｎｔｒｅｕｘ，Ｓｗｉｔｚｅｒｌａｎｄ，８８，１９９２），（Ｋ．Ｎｏｍｏｔｏｅｔａｌ．，”ａ−ＳｉＡｌｌｏｙＴｒｅｅ−ＳｔａｃｋｅｄｓｏｌａｒＣｅｌｌｓｗｉｔｈＨｉｇｈＳｔａｂｉｌｉｚｅｄ−Ｅｆｆｉｃｉｅｎｃｙ２，７ｔｈＰｈｏｔｏｖｏｌｔａｉｃＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇＣｏｎｆ．Ｎａｇｏｙａ，２７５，１９９３）。
【００１４】
しかしながら、ｉ型半導体層の全てに非晶質半導体を用いた光起電力素子には、光照射により変換効率が低下するいわゆる光劣化という問題点があり、その低減には限界があった。これは、非晶質シリコン及び非晶質シリコンゲルマニウムは光照射により膜質が劣化してしまい、このためキャリアの走行性が悪くなることにより引き起こされるものであり、結晶系半導体には見られない、非晶質半導体特有の現象である。そのため非晶質半導体を電力用途に用いる場合、信頼性が劣り、実用化の障害となっているのが実状である。
【００１５】
また、十分な光電流を得るために必要な膜厚、光劣化等の観点からプラズマＣＶＤ法によって製造されたｉ型層微結晶シリコン半導体が注目されてきており報告がなされている（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔａｌ．，”ＩＮＴＲＩＮＳＩＣＭＩＣＲＯＣＲＹＳＴＡＬＬＩＮＥＳＩＬＩＣＯＮ（μｃ−Ｓｉ：Ｈ）−ＡＰＲＯＭＩＳＩＮＧＮＥＷＴＨＩＮＦＩＬＭＳＯＬＡＲＣＥＬＬＭＡＴＥＲＩＡＬ”，１９９４ＩＥＥＥＦｉｒｓｔＷＣＰＥＣ，ｐｐ．４０９−４１２，Ｄｅｃ．５−９，１９９４，Ｈａｗａｉｉ，）、（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔａｌ．，Ｔｈｅ”Ｍｉｃｒｏｍｏｒｐｈ”Ｓｏｌａｒｃｅｌｌ：Ｅｘｔｅｎｄｉｎｇａ−Ｓｉ：ＨＴｅｃｈｎｏｌｏｇｙＴｏｗａｒｄｓＴｈｉｎＦｉｌｍＣｒｙｓｔａｌｌｉｎｅＳｉｌｉｃｏｎ，２５ｔｈＩＥＥＥＰＶＳｐｅｃｉａｌｉｓｔｓＣｏｎｆｅｒｅｎｃｅ，Ｗａｓｈｉｎｇｔｏｎ，Ｍａｙ１３−１７，１９９６）。
【００１６】
しかしながら、いずれの報告においても微結晶層の堆積速度が遅く実用化の障害となっているのが実状である。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、上記従来の問題点を解決し、微結晶半導体層を用いた光起電力素子のさらなる薄膜化と堆積速度の向上を図り、電力用途に用いるためにさらなる変換効率の向上を図り、信頼性が高く変換効率の高い光起電力素子を低コストで提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、支持基板上に、水素を含有するｎ型シリコン系半導体層、水素を含有するｉ型シリコン系半導体層、水素を含有するｐ型シリコン系半導体層、を順に積層する工程を少なくとも有する光起電力素子の製造方法であって、少なくともｎ型非晶質半導体層とｎ型微結晶半導体層とを積層することによって前記ｎ型シリコン系半導体層を形成する工程と、該ｎ型シリコン系半導体層を３５０℃〜５００℃の温度範囲内で熱処理する工程と、該熱処理されたｎ型シリコン系半導体層上にｉ型微結晶シリコン系半導体層を形成する工程と、を有することを特徴とする光起電力素子の製造方法を提供する。
【００１９】
また、本発明は、支持基板上に、少なくとも、水素を含有するｎ型シリコン系半導体層、水素を含有するｉ型微結晶シリコン系半導体層、水素を含有するｐ型シリコン系半導体層、を順に有する光起電力素子であって、前記ｎ型シリコン系半導体層が少なくともｎ型非晶質半導体層とｎ型微結晶半導体層とを積層した後に３５０℃〜５００℃の温度範囲内で熱処理が施されたものであることを特徴とする光起電力素子を提供する。
【００２０】
ここで、前記熱処理を、前記ｎ型シリコン系半導体層が結晶核生成層となる条件で行なうことが好ましい。
【００２１】
また、前記支持基板上に少なくとも一層の第一の透明導電層を形成することが好ましく、前記ｐ型シリコン系半導体層上に第二の透明導電層を形成することが好ましい。
【００２２】
さらに、前記ｉ型微結晶シリコン系半導体層を、形成圧力を４００ｍｔｏｒｒ以下とし、水素ガスあるいは水素ガスと不活性ガスとからなる希釈ガスとからなる希釈ガスで１／２０以下に希釈したシラン系ガスを原料ガスとして用い、該原料ガスの堆積室内での滞留時間が４０ｍｓｅｃ．以下の条件で、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成することが好ましい。
【００２３】
また、前記ｎ型非晶質半導体層の層厚は５０Å〜１０００Åであることが好ましく、前記ｎ型微結晶半導体層の層厚は５０Å〜１０００Åであることが好ましく、前記ｉ型微結晶シリコン系半導体層の層厚は０．５μｍ〜３．５μｍであることが好ましい。
【００２４】
本発明において、ｎ型シリコン系半導体層を熱処理して結晶核生成層を形成し、該結晶核生成層の上にｉ型微結晶シリコン系半導体層を形成することにより、該ｉ型微結晶シリコン系半導体層は、高速堆積が可能で薄膜の状態であっても適度な粒径に成長させることができ、且つ、非晶質領域の少ない比較的結晶化率の高い構造のものが得られ、光劣化がほとんどない優れた特性を有する。従って、薄膜であっても高い光電変換効率を維持し、これまで困難であった高速成膜を可能として飛躍的に光起電力素子の製造コストを下げることができる。
【００２５】
また、ｎ型非晶質半導体層を第一の透明導電層上に設けることにより、該透明導電層と半導体層との密着性が向上すると共に、該透明導電層の水素プラズマ等による還元を防ぐことができ、且つ、ｎ型微結晶半導体層を再現性良く堆積し易くし、異常成長結晶の少ない比較的結晶粒の均一なｎ型微結晶半導体層を形成し易くすることができる。
【００２６】
さらに、ｎ型微結晶半導体層は、ｎ型シリコン系半導体層を熱処理する際に、微結晶層の粒径を大きくする結晶核として働き、５５０℃以下の低温で且つ短時間での熱処理を可能とし、結晶核生成層の形成を容易化する。
【００２７】
ｉ型微結晶シリコン系半導体層の形成条件を制御することによって、結晶核生成層の影響を、低温で高速堆積時であっても受け易くし、且つ、成膜空間内の滞留時間を短くすることにより、ｉ型微結晶シリコン系半導体層となる前駆体を短時間で大量に供給することで、高速で堆積してもダングリグボンド等の欠陥密度の少ない優れたｉ型微結晶シリコン系半導体層を形成することができ、高い光電変換率を維持することができる。
【００２８】
熱処理温度を５５０℃以下にすることにより、上記ｉ型微結晶シリコン系半導体層とその上のｐ型シリコン系半導体層との界面準位の低減及びｉ型層のグレインバインダリーの改善等がなされ、光劣化を抑制しながら高い光電変換効率を維持することができる。
【００２９】
ｎ型非晶質半導体層の層厚を制御することにより、ｎ型微結晶半導体層の微結晶体積率や粒径を容易に制御することができ、且つ第一の透明導電層へのプラズマダメージを制御することができ、密着性を向上させることができ大面積にわたって高い光電変換効率を維持することができる。
【００３０】
ｎ型微結晶半導体層の層厚を制御することにより、ｎ型微結晶半導体層が低抵抗なｎ型半導体層としてより良好に機能する上、ｎ型半導体層を結晶核生成層とする際の核発生層として良好に機能し、ｉ型微結晶シリコン系半導体層の高速成膜及び結晶粒径や結晶化率を容易に制御することが可能となり、光劣化のほとんど無い高い光電変換効率を維持することができる。
【００３１】
ｉ型微結晶シリコン系半導体層の層厚を従来好適と考えられてきた層厚を外れてごく薄くすることで、光照射によるｉ型層中での局在準位の増加を抑制することができ、光起電力素子の中でもさらに光劣化を抑制することができる。
【００３２】
【発明の実施の形態】
以下、本発明の光起電力素子の好適な実施態様について詳細に説明するが、本発明は以下の実施態様に限定されるものではない。
【００３３】
図１は本発明の光起電力素子の一実施態様を示す模式的な断面図である。図中、１００は光起電力素子、１０１は支持基板、１０３は第一の透明導電層、１０４はｎ型非晶質半導体層、１０５はｎ型微結晶半導体層、１０６はｉ型微結晶半導体層、１０７はｐ型半導体層、１０８は第二の透明導電層、１０９は集電電極である。また、支持基板１０１と第一の透明導電層との間には、必要に応じて裏面反射層１０２を有していても良い。また、上記ｎ型非晶質半導体層１０４とｎ型微結晶半導体層１０５に熱処理を施して結晶核生成層１１０を形成した後、上記ｉ型微結晶半導体層１０６が形成される。
【００３４】
（支持基板）
半導体層１０４〜１０７は高だか３．５μｍ程度の薄膜であるため、種々の支持基板上に堆積して設けることができる。このような支持基板１０１は、単結晶質のものであっても非単結晶質のものであっても良く、導電性のものであっても、電気絶縁性のものであっても良い。また、支持基板１０１は透光性、非透光性のいずれも良いが、変形や歪みが少なく、所望の強度を有するものであることが好ましい。具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属またはこれらの合金（例えば真鍮、ステンレス鋼等）の薄板及びその複合体、及びポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムまたはシート、またはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、及びこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜及び／またはＳｉＯ₂ 、Ｓｉ₃ Ｎ₄ 、Ａｌ₂ Ｏ₃ 、ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理したもの、及び、ガラス、セラミックスなどが挙げられる。
【００３５】
本発明において、支持基板１０１が金属等の電気導電性を有するものである場合には、支持基板１０１に電流取り出し用の電極としての役割を兼ねさせてもよい。一方、支持基板１０１が合成樹脂等の電気絶縁性のものである場合には堆積膜の形成される側の表面にＡｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス、真鍮、ニクロム、ＳｎＯ₂ 、Ｉｎ₂ Ｏ₃ 、ＺｎＯ、ＩＴＯ（インジウム錫酸化物）等のいわゆる金属単体または合金、及び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法であらかじめ設けることによって電流取り出し用電極を形成しておくことが望ましい。この電極は後述する裏面反射層や第一の透明導電層の役割を兼ねることができる。
【００３６】
また、支持基板１０１が金属等導電性のものであっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で、支持基板１０１とは異種の金属層等を支持基板１０１の堆積膜が形成される側に設けても良い。この金属層は裏面反射層の役割を兼ねることができる。また、支持基板１０１が比較的透明であって、該基板の側から光入射を行う層構成の光起電力素子とする場合には、透明導電性酸化物や金属薄膜等の導電性薄膜を予め堆積形成しておくことが望ましい。この導電性薄膜は第一の透明導電層の役割を兼ねることができる。
【００３７】
支持基板１０１の表面は、平滑面であっても、微小な凹凸面であっても良い。微小な凹凸面とする場合には、凹凸形状は球状、円錐状、角錐状等であって、且つその最大高さ（Ｒ_max ）を好ましくは０．０５μｍ〜２μｍとする。それにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。基板の形状は、用途により平滑表面或いは凹凸表面の板状、長尺ベルト状、円筒状等とすることができ、その厚さは、所望通りの光起電力素子を形成し得るように適宜決定するが、出来上がった光起電力素子に可撓性が要求される場合、または基板の側より光入射がなされる場合には、基板としての機能が十分発揮される範囲内で可能な限り薄くすることができる。基板の製造上及び取り扱い上、機械的強度等の点から、基板の厚さは通常は１０μｍ以上とされる。
【００３８】
（裏面反射層）
裏面反射層は、半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層としての役割を有する。本発明に用いられる裏面反射層（裏面電極としての機能を有することもある）は光入射方向に対し、半導体層の裏面に配される層である。従って、図１の１０２の位置に配置される。裏面反射層の材料としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｔａ、Ｎｂ、Ｚｒ等の金属またはステンレス等の合金が挙げられる。中でもＡｌ、Ｃｕ、Ａｇ、Ａｕなどの反射率の高い金属が特に好ましい。
【００３９】
また、裏面反射層の形状は平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長を散乱させて半導体層内での光路長を伸ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差の最大値Ｒ_max が０．２μｍ〜２．０μｍであることが望ましい。
【００４０】
但し、支持基板１０１が裏面電極を兼ねる場合には、裏面反射層の形成を必要としない場合もある。
【００４１】
また、裏面反射層の形成には、蒸着法、スパッタ法、メッキ法、印刷法などを用いることができる。また裏面反射層を光を散乱する凹凸形状に形成するために、形成した金属或いは合金の膜にドライエッチング或いはウエットエッチング、サンドブラスト、加熱などの処理を施してもよい。また基板を加熱しながら前述の金属或いは合金を蒸着することにより光を散乱する凹凸形状を形成することもできる。
【００４２】
（透明導電層）
裏面反射層１０２とｎ型非晶質半導体層１０４との間に、導電性酸化亜鉛等からなる第一の透明導電層１０３を設ける。第一の透明導電層１０３は、裏面反射層１０２を構成する金属元素がｎ型非晶質半導体層１０４中へ拡散するのを防止するのみならず、若干の抵抗値を持たせることで半導体層を挟んで対向する裏面反射層（電極となる場合もある）１０２と第二の透明導電層１０８との間の半導体層のピンホール等の欠陥が原因となって発生するショートを防止すること、及び薄膜による多重干渉を発生させ、入射された光を光起電力素子内に閉じ込める等の機能を有する。
【００４３】
第一の透明導電層１０３の形状は平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差の最大値Ｒ_max が０．２μｍ〜２．０μｍであることが望ましい。
【００４４】
第一の透明導電層の形成には、蒸着法、スパッタ法、メッキ法、印刷法などを用いることができる。また第一の透明導電層を光の散乱する凹凸形状に形成するために、形成した透明導電層の膜にドライエッチング、ウェットエッチング、サンドブラスト、加熱等の処理を施してもよい。また、基板を加熱しながら上記透明導電層を堆積することにより光を散乱する凹凸形状を形成することもできる。ウェットエッチングする場合は、例えば、酸、アルカリ等でエッチングすることも有効である。この時、凹凸形状を安定に制御することは困難である。かかる制御を行うにあたっては、エッチャントの液温と浸す時間が非常に重要な要素である。この時用いられる酸としては、蟻酸、酢酸、塩酸、硝酸等が、アルカリとしては水酸化カリウム、水酸化ナトリウム、水酸化アルミニウム等が、塩としては塩化鉄、塩化アルミニウム、硫酸アルミニウム等が、好適である。酢酸と硫酸アルミニウム等の塩との混合液を用いれば、凹凸形状を比較的安定に制御できる。この時、液温はエッチャントの濃度にもよるが低温にした方が制御性が良い。
【００４５】
（ｎ型非晶質半導体層、ｎ型微結晶半導体層、ｐ型半導体層）
ｎ型非晶質半導体層１０４、ｎ型微結晶半導体層１０５、ｐ型半導体層１０７は本発明の光起電力素子の特性を左右する重要な層である。本発明において半導体層は水素を含有するシリコン系半導体から形成されている。
【００４６】
ｐ型層またはｎ型層に用いられる非晶質材料（アモルファス；「ａ−」と記す）、微結晶材料（「μｃ−」と記す）、多結晶材料（ｐｏｌｙ−と記す）としては、例えばａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ、ｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌｙ−ＳｉＧｅ、等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子；Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期律表第Ｖ族原子；Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。尚、上記Ｘはハロゲン原子を意味する。
【００４７】
特に光入射側のｐ型半導体層には、光吸収の少ない結晶性の半導体層かバンドギャップの広い非晶質半導体層が適している。
【００４８】
またｐ型層への周期律表第ＩＩＩ族原子の添加量及びｎ型層への周期律表第Ｖ族原子の添加量は０．１〜５０ａｔｍ％が好適である。
【００４９】
ｐ型層またはｎ型層に含有される水素原子（Ｈ、Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをし、ｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子の添加量は０．１〜４０ａｔｍ％が好適である。特に結晶性を有するｎ型微結晶半導体層及びｐ型半導体層に添加する場合、水素原子またはハロゲン原子の添加量は０．１〜８ａｔｍ％が好適である。さらに、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側でその他の領域と比べて水素原子及び／またはハロゲン原子の含有量が多くなっているものが好ましい分布形態として挙げられる。該界面近傍での水素原子及び／またはハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍であることが好ましい。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子及び／またはハロゲン原子の含有量を多くすることによって、該界面近傍の欠陥準位や機械的歪みを減少させることができ、本発明の光起電力素子の光起電力や光電流を増加させることができる。
【００５０】
本発明において、ｎ型半導体層１０４、１０５を熱処理することにより、結晶粒径及び結晶化率を増加させて結晶核生成層１１０とすることにより、その上のｉ型微結晶半導体層１０５を高速で堆積しても、該層１０５を所望の結晶粒径及び結晶化率に形成することができ、本発明の光起電力素子の光起電力や光電流を増加させることができる。
【００５１】
光起電力素子のｐ型半導体層及びｎ型半導体層の電気特性としては、活性化エネルギーが０．２ｅＶ以下であることが好ましく、０．１ｅＶ以下であることがより好ましい。またそれらの比抵抗としては、１００Ωｃｍ以下が好ましく、１Ωｃｍ以下がより好ましい。さらに、ｐ型半導体層１０７の膜厚は１〜５０ｎｍが好ましく、３〜１０ｎｍがより好ましい。
【００５２】
本発明において、ｎ型非晶質半導体層１０４の厚さは５０Å〜１０００Åが好ましく、１００Å〜７００Åがより好ましい。ｎ型非晶質半導体層１０４が５０Åより薄くなると、第一の透明導電層へのプラズマダメージの低減が不十分になり、光の反射率を低下させる恐れが有り、また、密着性も低下する恐れがある。また、該層１０４が１０００Åより厚くなると、光起電力素子のシリーズ抵抗の増加、及び裏面からの光反射率の低下を招く恐れがある他、ｎ型微結晶半導体層の微結晶体積率を増加させてしまうという問題も招く恐れがあり、光起電力素子としての特性を低下させ易い。
【００５３】
また本発明において、ｎ型微結晶半導体層１０５の厚さは５０Å〜１０００Åが好ましい。ｎ型微結晶半導体層１０５を５０Åより薄くすると、結晶核生成層を５５０℃以下の低温の熱処理で形成することが困難になり、ｉ型微結晶半導体層１０６の結晶粒径及び結晶化率が低下してしまう恐れがある。また、該層１０５を１０００Åより厚くすれば、光起電力素子のシリーズ抵抗の増加、及び裏面からの光反射率の低下を招く恐れがある他、ｎ型微結晶半導体層１０５内の結晶粒径の均一性を欠き、ｉ型微結晶半導体層１０６の異常成長を招き易く、光起電力素子としての特性を低下させてしまう恐れがある。
【００５４】
本発明において、結晶核生成層を形成するための熱処理温度は、好ましくは５５０℃以下、より好ましくは３５０℃〜５００℃である。熱処理方法は特に限定されるものではないが、例えば、ランプアニール、レーザーアニール、シースヒーター等によるアニール処理が好適である。熱処理は真空中または不活性ガス（Ａｒ、Ｈｅ、Ｎｅ等）、または水素ガス、或いはこれらの混合ガス雰囲気中で行うことが好ましい。
【００５５】
（ｉ型微結晶半導体層）
ｐｉｎ接合に用いるｉ型微結晶半導体層１０６は光の照射によってキャリアを発生させ、該キャリアを輸送する重要な層である。ｉ型微結晶半導体層１０６としては、僅かにｐ型、あるいは僅かにｎ型の層も使用できる。
【００５６】
本発明においてｉ型微結晶半導体層１０６を構成する半導体材料としては、微結晶シリコンが用いられる。微結晶シリコンは、ダングリングボンドを補償する元素によって、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ等と表記される。
【００５７】
本発明に好適なｉ型微結晶半導体層１０６としては、ｉ型の水素化微結晶シリコン（μｃ−Ｓｉ：Ｈ）層が挙げられる。その特性は、光（６３０ｎｍ）の吸収係数（α）が５０００ｃｍ^-1以上、水素原子の含有量（Ｃ_H ）が１〜１０％、ＡＭ−１．５、１００ｍＷ／ｃｍ² の疑似太陽光照射下の光伝導度（ρ_p ）が１．０×１０^-5Ｓ／ｃｍ以上、暗伝導度（ρ_d ）が１．０×１０^-6Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下、Ｘ線回折ピークが（１１０）方向に優先配向し、結晶粒径は１００ｎｍ以下であることが好ましい。ｉ型微結晶半導体層１０６には、μｃ−Ｓｉ：Ｈ以外にも、前述したｐ型層またはｎ型層の微結晶材料として挙げたものを用いることができる。
【００５８】
本発明において、ｉ型微結晶半導体層１０６の層厚は、好ましくは０．５μｍ〜３．５μｍ、より好ましくは０．８μｍ〜３．０μｍである。ｉ型微結晶半導体層１０６の層厚を０．５μｍ未満とすると、結晶粒径及び結晶化率が不十分となり、光起電力素子の短絡電流を低下させてしまう恐れがあり、また、３．５μｍを超えると、結晶粒界及び微結晶内に存在するごく微量の欠陥または準位による影響を受け易く、光起電力素子の短絡電流及び曲線因子（フィルファクター）を低下させてしまう恐れがある。また、ランニングコストという観点からは、ｉ型微結晶半導体層１０６は薄くした方が有利である。
【００５９】
（半導体層の形成方法）
本発明の光起電力素子の半導体層に好適な形成方法は、０．１ＧＨｚ〜１０ＧＨｚの高周波（ＶＨＦ波もしくはマイクロ波）を用いたプラズマＣＶＤ法であり、次に好適な方法は０．１ＭＨｚ〜０．１ＧＨｚの高周波（ＲＦ波もしくはＶＨＦ波）を用いたプラズマＣＶＤ法である。
【００６０】
０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法は、減圧状態にできる堆積室（真空チャンバー）に原料ガス、希釈ガスなどの材料ガスを導入し、真空ポンプによって排気しつつ、堆積室の内圧を一定にして、マイクロ波電源もしくはＶＨＦ電源によって発振されたマイクロ波もしくはＶＨＦ波（０．１ＧＨｚ〜１０ＧＨｚ）を、導波管または同軸ケーブルによって導き、誘導体窓（アルミナセルミックス等）または電気的に堆積室より絶縁された導電体（Ｎｉ、Ｗ、ＳＵＳ等の棒）を介して前記堆積室に導入して、材料ガスのプラズマを生起させて分解し、堆積室内に配置された基板上に所望の堆積膜を形成する方法であり、広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。
【００６１】
本発明の光起電力素子の半導体層を、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１７０℃〜４００℃、内圧は５〜５００ｍｔｏｒｒ、マイクロ波パワーもしくはＶＨＦパワーは０．００５〜１Ｗ／ｃｍ³ が好ましい範囲として挙げられる。
【００６２】
また０．１ＭＨｚ〜０．１ＧＨｚの高周波を用いたプラズマＣＶＤ法で半導体層を堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０ｔｏｒｒ、ＲＦパワーもしくはＶＨＦパワーは０．０１〜５．０Ｗ／ｃｍ² 、堆積速度は０．１〜１５Å／ｓｅｃ．が好適な条件として挙げられる。
【００６３】
また、本発明においては、ｉ型微結晶半導体層１０６は、堆積室内の圧力を４００ｍｔｏｒｒ以下とし、水素ガス或いは水素ガスと不活性ガスからなる希釈ガスで１／２０以下に希釈したシラン系ガスを原料ガスとして用い、該希釈シラン系ガス（原料ガス）の堆積室内での滞留時間が４０ｍｓｅｃ．以下の条件で０．１〜１０ＧＨｚの高周波を用いたプラズマＣＶＤ法によって形成することが望ましい。前記結晶核生成層１１０は、大量の希釈ガスで表面クリーニングされ、結晶核生成層としての効果が発揮し易くなり、形成圧力を４００ｍｔｏｒｒ以下とすることでｉ型微結晶半導体層１０６となる前駆体の気相反応を抑制し高速堆積を可能とすることができる。形成圧力を４００ｍｔｏｒｒよりも高くすると、ｉ型微結晶半導体層１０６となる前駆体の気相反応が進みｉ型微結晶半導体層１０６の膜質が悪化してしまう恐れがある。また、形成圧力を高くしすぎると微結晶化が困難になりｉ型半導体層が非晶質化してしまう恐れがある。
【００６４】
さらに、シラン系ガスが希釈ガスで１／２０以下に希釈されることで、ｉ型微結晶半導体層１０６となる前駆体の気相反応を抑制すると同時に高速堆積時にｉ型微結晶半導体層１０６の膜質低下を抑制することができる。シラン系ガスを希釈する希釈ガスの割合が小さい場合（希釈率が１／２０より大きい場合）には、ｉ型微結晶半導体層１０６となる前駆体の気相反応が進み、微結晶半導体層の膜質が悪化してしまう恐れがある。また、希釈ガスが少なすぎると微結晶化が困難になり非晶質化が起きてしまう恐れがある。
【００６５】
また、原料ガスの堆積室内の滞留時間を４０ｍｓｅｃ．以下とすることで、ｉ型微結晶半導体層１０６となる前駆体を短時間に大量に供給することで、高速で堆積してもダングリングボンド等の欠陥密度の少ない優れたｉ型微結晶半導体層１０６を形成することができる。該滞留時間が４０ｍｓｅｃ．より長くなると、高速堆積時にｉ型微結晶半導体層１０６の膜質の低下が顕著となる傾向がある。
【００６６】
さらに、０．１ＧＨｚ〜１０ＧＨｚの高周波を用いることにより、大量の水素ガスでシラン系ガスを希釈しても、また原料ガスの堆積室内での滞留時間が４０ｍｓｅｃ．以下であっても、シラン系ガスの分解はもとより、希釈ガスの分解及び活性化が十分に行われ、ｉ型微結晶半導体層１０６となる前駆体を短時間に大量に供給することができ、ダングリングボンド等の欠陥密度の少ない優れたｉ型微結晶半導体層１０６を形成することができる。
【００６７】
以上述べたように、上記特定の条件でｉ型微結晶半導体層１０６を形成することにより、高い光電変換効率を維持しながら、光劣化がほとんどない、ｉ型微結晶半導体層１０６の高速堆積を可能とすることができ、飛躍的にランニングコストを下げ、量産化を可能にすることができる。
【００６８】
また、本発明の光起電力素子の半導体層の形成に適した堆積膜形成方法として、米国特許第４４００４０９号明細書に開示されているロール・ツー・ロール（ＲｏｌｌｔｏＲｏｌｌ）方式によるものを用いることができる。この堆積膜形成方法は、複数のグロー放電領域を帯状の基板が順次通過する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で該帯状の基板上に堆積形成しつつ、該帯状の基板をその長手方向に連続的に搬送させるものである。これによって、所望の半導体接合を有する光起電力素子を連続的に形成することができるようになっている。
【００６９】
（第二の透明導電層）
本発明において、支持基板１０１と反対側から半導体層に光を入射させる場合、第二の透明導電層１０８は光を透過する光入射側の電極であると共に、その膜厚を最適化することによって反射防止膜としての役割も兼ねる。第二の透明導電層１０８には半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。具体的には、５５０ｎｍにおける透過率が８０％以上であることが好ましく、８５％以上であることがより好ましい。また、その抵抗率は５×１０^-3Ωｃｍ以下であることが好ましく、１×１０^-3Ωｃｍ以下であることがより好ましい。その材料としては、Ｉｎ₂ Ｏ₃ 、ＳｎＯ₂ 、ＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ）、ＺｎＯ、ＣｄＯ、Ｃｄ₂ ＳｎＯ₄ 、ＴｉＯ₂ 、Ｔａ₂ Ｏ₅ 、Ｂｉ₂ Ｏ₃ 、ＭｏＯ₃ 、Ｎａ_x ＷＯ₃ 等の導電性酸化物或いはこれらを混合したものが好適に用いられる。また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加しても良い。
【００７０】
導電率を変化させる元素（ドーパント）としては、例えば第二の透明導電層１０８がＺｎＯの場合には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が、またＩｎ₂ Ｏ₃ の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が、またＳｎＯ₂ の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、ＴＩ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【００７１】
また、第二の透明導電層１０８の形成方法としては、スパッタ法、抵抗加熱蒸着法、電子ビーム蒸着法が好適に用いられる。
【００７２】
（集電電極）
本発明において、集電電極１０９は、第二の透明導電層１０８を光入射側電極とする場合に、その抵抗率を十分低くできない場合に必要に応じて第二の透明導電層１０８上の一部分に形成され、電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働きをする。その材料としては、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、Ｆｅ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｃｏ、Ｔａ、Ｎｂ、Ｚｒ等の金属、またはステンレス等の合金、或いは粉末状金属を用いた導電ペーストなどが挙げられる。その形状は、できるだけ半導体層への入射光を遮らないように、枝状とすることが好ましい。
【００７３】
また、光起電力素子の全体の光入射側面の面積の中で、集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、さらに好ましくは５％以下である。
【００７４】
また、集電電極のパターンは、マスクを用いて、蒸着法、スパッタ法、メッキ法で形成したり、印刷法やワイヤー状電極の貼り付け等によって形成したりすることができる。
【００７５】
尚、本発明の光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を構成する場合には、本発明の光起電力素子を直列或いは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等を取り付ることが好ましい。また、本発明の光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことが好ましい。
【００７６】
【実施例】
［実施例１］
本発明の第１の実施例として、支持基板１０１上に不図示の堆積装置を用いて裏面反射層１０２と第一の透明導電層１０３を堆積し、図２に示した堆積装置を用いて半導体層を堆積し、図１に示した構成の光起電力素子を作製した。
【００７７】
先ず基板の作製を行った。厚さ１．１ｍｍ、５０ｍｍ×５０ｍｍのＳＵＳ３０４基板をアセトンとイソプロパノールで超音波洗浄し、温風乾燥した。次に不図示のスパッタ装置を用いて、裏面反射層１０２としてＡｇを５００ｎｍ室温で堆積した後、同じく不図示のスパッタ装置を用いて第一の透明導電層１０３としてＺｎＯを２μｍの厚さに基板温度２００℃で堆積した。
【００７８】
図２は本発明の光起電力素子の半導体層を形成することのできるプラズマＣＶＤ装置の一例を示す模式的な断面図である。図２中、２０１は反応室（堆積室）、２０２は第一の透明導電層まで形成された基板、２０３はヒーター、２０４はコンダクタンスバルブ、２０６は高周波の導入部、２０９はマッチング回路を内蔵する高周波電源、２１０はプラズマ、２１１は基板をプラズマにさらすか否かを制御するシャッター、２１４は排気管、２１５はガス導入管である。２１３は排気方向、２１６はガス導入方向を示すものである。図２には示していないが、真空ポンプが図中の排気管２１４に接続され、原料ガス供給装置がガス導入管２１５に接続されている。プラズマＣＶＤ装置は以上の部材などで構成される。
【００７９】
原料ガス供給装置（不図示）は原料ガスボンベを有している。原料ガスボンベ中のガスはいずれも超高純度に精製されたもので、本例では、ＳｉＨ₄、ＳｉＦ₄、ＰＨ₃／Ｈ₂（ＰＨ₃：１％）、Ｂ₂Ｈ₆／Ｈ₂（Ｂ₂Ｈ₆：１％）、Ｈ₂の各ガスボンベをガス導入管２１５に接続した。
【００８０】
このプラズマＣＶＤ装置を用いて、以下の手順で半導体層を形成した。先ず、裏面反射層及び第一の透明導電層を形成した前述の基板２０２を反応室２０１内部のヒーター２０３に取り付け、反応室２０１内部の圧力が１×１０^-5ｔｏｒｒ以下になるように油拡散ポンプ（真空ポンプ）で排気した。圧力が１×１０^-5ｔｏｒｒ以下になったところで、Ｈ₂ガス（Ｈｅガス等でも代用できる）をガス導入管２１５から反応室２０１内に導入し、ヒーター２０３を入れ、基板２０２が所望の温度になるように設定した。
【００８１】
基板２０２の温度が安定したところで、ガス導入管２１５から原料ガスを導入し、高周波電源２０９から電力を反応室２０１内部に導入した。プラズマ２１０が生起したところで所望の圧力になるようにコンダクタンスバルブ２０４を調整し、その際、不図示のマッチング回路を調整し、反射電力を最小にした。
【００８２】
次に、シャッター２１１を開け、所望の膜厚を有する層が形成されたところでシャッター２１１を閉じ、高周波電力の導入、原料ガスの導入を止め、次の層を形成する準備をした。
【００８３】
この装置を用いて裏面反射層及び第一の透明導電層まで形成した基板上にｎ型非晶質半導体層１０４、ｎ型微結晶半導体層１０５を形成した後、ヒーター２０２を４８０℃に制御してＨ₂ガス雰囲気下で熱処理し、結晶核生成層１１０を形成した。次いで、ｉ型微結晶半導体層１０６、ｐ型半導体層１０７を順次形成した。ｎ型非晶質半導体層１０４はＲＦプラズマＣＶＤ法で、ｎ型微結晶半導体層１０５及びｉ型微結晶半導体層１０６はＶＨＦプラズマＣＶＤ法で、ｐ型半導体層１０７はＲＦプラズマＣＶＤ法でそれぞれ形成した。
【００８４】
各半導体層の詳しい形成工程は以下に述べるとおりである。
【００８５】
（ｎ型非晶質半導体層の形成）
Ｈ₂ ガスを３００ｓｃｃｍ導入し、反応室２０１内の圧力が１．１ｔｏｒｒ、基板２０２の温度が２５０℃で安定したところで、ＳｉＨ₄ ガス：４ｓｃｃｍ、ＰＨ₃ ／Ｈ₂ ガス：２ｓｃｃｍ、Ｈ₂ ガス：１００ｓｃｃｍを導入し、反応室２０１内の圧力が１．１ｔｏｒｒとなるように調整した。高周波電源２０９としては１３．５６ＭＨｚのＲＦ電源を用いた。ＲＦ電源（１３．５６ＭＨｚ）２０９の電力を５Ｗに設定し、ＲＦ電極（高周波導入部）２０６にＲＦ電力を印加し、プラズマ２１０を生起させ、シャッター２１１を開け、ＺｎＯ層１０３上にｎ型非晶質半導体層１０４の形成を開始し、該層１０４の層厚が１５ｎｍになったところでシャッター２１１を閉じ、ＲＦ電源２０６を切ってプラズマ２１０を消滅させ、ｎ型非晶質半導体層１０４の形成を終えた。反応室２０１内へのＳｉＨ₄ ガス、ＰＨ₃ ／Ｈ₂ ガスの流入を止め、２分間反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ ガスの流入も止め、反応室２０１内及びガス配管２１４、２１５内を１×１０^-5ｔｏｒｒまで真空排気した。
【００８６】
（ｎ型微結晶半導体層の形成）
次に、Ｈ₂ ガスを３００ｓｃｃｍ導入し、反応室２０１内の圧力が４００ｍｔｏｒｒ、基板２０２の温度が２５０℃で安定したところで、ＳｉＨ₄ ガス：０．４ｓｃｃｍ、ＰＨ₃ ／Ｈ₂ ガス：１ｓｃｃｍ、Ｈ₂ ガス：１００ｓｃｃｍ導入し、反応室２０１内の圧力が４００ｍｔｏｒｒとなるように調整した。高周波電源２０９としては１０５ＭＨｚのＶＨＦ電源を用いた。ＶＨＦ電源（１０５ＭＨｚ）２０９の電力を５Ｗに設定し、ＶＨＦ電極（高周波導入部）２０６にＶＨＦ電源２０９の電力を印加し、プラズマ２１０を生起させ、シャッター２１１を開け、ｎ型非晶質半導体層１０４の上にｎ型微結晶半導体層１０５の形成を開始し、該層１０５の層厚が１５ｎｍになったところでシャッター２１１を閉じ、ＶＨＦ電源２０９を切ってプラズマ２１０を消滅させ、ｎ型微結晶半導体層１０５の形成を終えた。反応室２０１内へのＳｉＨ₄ ガス、ＰＨ₃ ／Ｈ₂ の流入を止め、２分間反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０^-5ｔｏｒｒまで真空排気した。
【００８７】
（結晶核生成層の形成）
次に、Ｈ₂ ガスを２０ｓｃｃｍ導入し、反応室２０１内の圧力が１００ｍｔｏｒｒ、ヒーター２０３の温度が４８０℃で安定したところで、前記ｎ型半導体層１０４、１０５を積層した基板を３０分間熱処理し、結晶核生成層１１０を形成した。ヒーター２０３の温度を２２０℃に設定し、引き続き２分間反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０^-5ｔｏｒｒまで真空排気した。
【００８８】
（ｉ型微結晶半導体層の形成）
次に、Ｈ₂ ガスを５００ｓｃｃｍ導入し、反応室２０１内の圧力が０．２５ｔｏｒｒ、基板２０２の温度が２２０℃で安定したところで、原料ガスの堆積室内の滞留時間が４０ｍｓｅｃ．以下となるように、ＳｉＨ₄ ガスをＨ₂ ガスで１／２０以下に希釈し、ＳｉＨ₄ ガス：８０ｓｃｃｍ、Ｈ₂ ガス：２４００ｓｃｃｍを導入し、反応室２０１内の圧力が０．２５ｔｏｒｒとなるように調整した。高周波電源２０９としては１０５ＭＨｚのＶＨＦ電源を用いた。ＶＨＦ電源（１０５ＭＨｚ）２０９の電力を２００Ｗに設定し、ＶＨＦ電極（高周波導入部）２０６にＶＨＦ電源２０９の電力を印加し、プラズマ２１０を生起させ、シャッター２１１を開け、結晶核生成層１１０の上にｉ型微結晶半導体層１０６の形成を開始し、該層１０６の層厚が１．５ｎｍになったところでシャッター２１１を閉じ、ＶＨＦ電源２０９を切ってプラズマ２１０を消滅させ、ｉ型微結晶半導体層１０６の形成を終えた。反応室２０１内へのＳｉＨ₄ ガスの流入を止め、１分間反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０^-5ｔｏｒｒまで真空排気した。
【００８９】
（ｐ型半導体層の形成）
次に、Ｈ₂ ガスを５００ｓｃｃｍ導入し、反応室２０１内の圧力が１．８ｔｏｒｒ、基板２０２の温度が１８０℃になるように設定した。基板２０２の温度が安定したところで、ＳｉＨ₄ ガス、ＢＦ₃ ／Ｈ₂ ガスを流入させた。この時、ＳｉＨ₄ ガス流量が０．０２ｓｃｃｍ、Ｈ₂ ガス流量が５０ｓｃｃｍ、ＢＦ₃ ／Ｈ₂ ガス流量が２ｓｃｃｍ、圧力が１．８ｔｏｒｒとなるように調整した。高周波電源２０９としては１３．５６ＭＨｚのＲＦ電源を用いた。ＲＦ電源２０９の電力を４０Ｗに設定し、プラズマ２１０を生起させ、シャッター２１１を開け、ｉ型微結晶半導体層１０６の上にｐ型半導体層１０７の形成を開始し、該層１０７の層厚が７ｎｍになったところでシャッター２１１を閉じ、ＲＦ電源２０９を切ってプラズマ２１０を消滅させ、ｐ型半導体層１０７の形成を終えた。反応室２０１内へのＳｉＨ₄ ガス、ＢＦ₃ ／Ｈ₂ ガスの流入を止め、２分間反応室２０１内へＨ₂ ガスを流し続けた後、Ｈ₂ の流入を止め、反応室２０１内及びガス配管２１４、２１５内を１×１０^-5ｔｏｒｒまで真空排気し、反応室２０１をリークした。
【００９０】
次に、第二の透明導電層１０８として、ｐ型半導体層１０７の上にＩＴＯ（インジウム錫酸化物）層を堆積した。
【００９１】
不図示のスパッタ装置を用い、ターゲットにＩＴＯ（Ｉｎ₂ Ｏ₃ ＋ＳｎＯ₂ ：１０％）を使用し、スパッタ用ガスとしてＡｒを３０ｓｃｃｍ導入し、ＤＣ電源より２００Ｗの電力を投入し、基板を２００℃に加熱しながら層厚７０ｎｍのＩＴＯ層１０８を堆積した。
【００９２】
上記第二の透明導電層１０８に、櫛型の穴が開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛型の集電電極１０９を電子ビーム真空蒸着法で真空蒸着した。
【００９３】
上記のようにして本実施例の光起電力素子を作製した。
【００９４】
［比較例１］
実施例１においてｎ型非晶質半導体層１０４を堆積しない点以外は、全て実施例１と同様にして光起電力素子を作製した。
【００９５】
［比較例２］
実施例１においてｎ型微結晶半導体層１０５を堆積しない点以外は、全て実施例１と同様に光起電力素子を作製した。
【００９６】
［比較例３］
ｎ型半導体層１０４、１０５を熱処理せず、結晶核生成層１１０を形成しない以外は、全て実施例１と同様に光起電力素子を作製した。
【００９７】
上記実施例１、比較例１〜３の各光起電力素子について、初期光電変換効率（光起電力／入射光電力）測定、光劣化試験、振動劣化試験を行った。各試験方法は以下の通りである。
【００９８】
初期光電変換効率測定：光起電力素子をＡＭ−１．５（１００ｍＷ／ｃｍ² ）光照射下に設置して、Ｖ−Ｉ特性を測定することにより初期光電変換効率を求めた。
【００９９】
光劣化試験：予め初期光電変換効率を測定しておいた光起電力素子を、湿度５０％、温度２５℃の環境に設置し、ＡＭ−１．５光を８００時間照射後の、ＡＭ−１．５光照射下での光電変換効率の初期光電変換効率に対する割合（光劣化試験後の光電変換効率／初期光電変換効率）を求めた。
【０１００】
振動劣化試験：予め初期光電変換効率を測定しておいた光起電力素子を湿度６０％、温度２５℃の暗所に設置し、振動周波数６０Ｈｚで振幅０．１ｍｍの振動を５００時間加えた後、ＡＭ−１．５光照射下での光電変換効率の初期光電変換効率に対する割合（振動劣化試験後の光電変換効率／初期光電変換効率）を求めた。
【０１０１】
実施例１の光起電力素子の各値（初期光電変換効率、光劣化試験における「割合」、振動劣化試験における「割合」）をそれぞれ１とした時の比較例１〜３の素子の各値は表１にようになった。
【０１０２】
【表１】

【０１０３】
上記表１から明らかなように、本発明の光起電力素子は、初期光電変換効率、光劣化後の光電変換効率、振動劣化後の光電変換効率の全てにおいて優れていることがわかった。
【０１０４】
［実施例２］
実施例１において、ｉ型微結晶半導体層１０６の形成圧力（反応室２０１内の圧力）を種々変化させる以外は実施例１と同様にして光起電力素子を作製した。実施例１と同様に光劣化試験を行なった。ｉ型微結晶半導体層１０６の形成圧力と光劣化後の光電変換効率（実施例１の光劣化後の光電変換効率を１とした時の相対値（以下の実施例でも同様））との相関を図３に示す。
【０１０５】
図３から明らかなように、ｉ型微結晶半導体層１０６の形成圧力は４００ｍｔｏｒｒ以下とすることが好ましいことがわかった。
【０１０６】
［実施例３］
実施例１において、ＳｉＨ₄ ガスのＨ₂ ガスによる希釈率（ＳｉＨ₄／Ｈ₂）を種々変化させる以外は実施例１と同様にして光起電力素子を作製した。実施例１と同様に光劣化試験を行なった。上記希釈率と光劣化後の光電変換効率（相対値）との関係を図４に示す。
【０１０７】
図４から明らかな通り、シラン系ガスの水素ガスによる希釈率は１／２０以下とすることが好ましいことがわかった。この点、水素ガスの代わりに水素ガスと不活性ガスの混合ガスを用いても同様である。
【０１０８】
［実施例４］
実施例１において、原料ガス（ＳｉＨ₄ ＋Ｈ₂ ）の反応室２０１内での滞留時間を、総原料ガス流量を変えることで種々変化させる以外は実施例１と同様にして光起電力素子を作製した。実施例１と同様に光劣化試験を行なった。原料ガスの反応室２０１内での滞留時間と光劣化後の光電変換効率（相対値）との相関を図５に示す。
【０１０９】
図５から明らかな通り、原料ガスの反応室２０１内の滞留時間は４０ｍｓｅｃ．以下とすることが好ましいことがわかった。
【０１１０】
［実施例５］
実施例１において、ｉ型微結晶半導体層１０６形成時の高周波の周波数を種々変化させる以外は実施例１と同様にして光起電力素子を作製し、実施例１同様に光劣化試験を行ない、光劣化後の光電変換効率の評価を行った。その結果を図６に示す。
【０１１１】
図６から明らかな通り、本発明の光起電力素子ｉ型半導体層１０６形成に用いる高周波の周波数は０．１ＧＨｚ〜１０ＧＨｚとすることが好ましいことがわかった。
【０１１２】
［実施例６］
実施例１において、ｎ型半導体層１０４、１０５に熱処理を施して結晶核生成層１１０を形成する際の熱処理温度を種々変化させる以外は実施例１と同様にして光起電力素子を作製し、実施例１同様に光劣化試験を行ない、光劣化後の光電変換効率の評価を行った。その結果を図７に示す。
【０１１３】
図７から明らかな通り、本発明の光起電力素子においては、上記熱処理温度は５５０℃以下とすることが好ましいことがわかった。
【０１１４】
［実施例７］
実施例１において、ｎ型非晶質半導体層１０４の層厚を種々変える以外は実施例１と同様にして光起電力素子を作製し、実施例１同様の試験を行ない評価を行った。その結果を図８、図９に示す。ここで、各図の相対値はそれぞれ実施例１の光劣化後、振動劣化後の光電変換効率を１とした時のものである。
【０１１５】
図８、図９から明らかな通り、本発明の光起電力素子においては、ｎ型非晶質半導体層の層厚は５０Å〜１０００Åとすることが好ましいことがわかった。
【０１１６】
［実施例８］
実施例１において、ｎ型微結晶半導体層１０５の層厚を種々変える以外は実施例１と同様にして光起電力素子を作製し、実施例１同様の試験を行ない評価を行った。その結果を図１０、図１１に示す。各図の相対値の意味は実施例７同様である。
【０１１７】
図１０、図１１から明らかな通り、本発明の光起電力素子においては、ｎ型微結晶半導体層１０５の層厚は５０Å〜１０００Åとすることが好ましいことがわかった。
【０１１８】
［実施例９］
実施例１において、ｉ型微結晶半導体層１０６の層厚を種々変える以外は実施例１と同様にして光起電力素子を作製し、実施例１同様に光劣化試験を行ない、光劣化後の光電変換効率の評価を行った。その結果を図１２に示す。
【０１１９】
図１２から明らかなように、本発明の光起電力素子においては、ｉ型微結晶半導体層１０６の層厚は０．５μｍ〜３．５μｍとすることが好ましいことがわかった。
【０１２０】
［実施例１０］
実施例１において、ｉ型微結晶半導体層１０６形成時に、Ｈ₂ ガス流量を２０００ｓｃｃｍとし、Ｈｅガスを６００ｓｃｃｍ加える以外は実施例１と同様にして光起電力素子を作製し、同様な評価を行った。その結果、実施例１と同様に優れた光起電力特性が示された。
【０１２１】
【発明の効果】
以上説明したように、本発明においては、光起電力素子を製造する際に、薄膜微結晶半導体層を高速で堆積させる工程を用いても、半導体層の密着性が良く、短絡電流、開放電圧、フィルファクターが大きく、光電変換効率の優れた光起電力素子を得ることができる。また、光起電力素子の光劣化、振動劣化を改善でき、耐久性に優れた光起電力素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一実施態様を示す模式的な断面図である。
【図２】本発明の光起電力素子の半導体層を形成することのできるプラズマＣＶＤ装置の一例を示す模式的な断面図である。
【図３】本発明の実施例２における、ｉ型微結晶半導体層の形成圧力と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図４】本発明の実施例３における、ＳｉＨ₄ ガスのＨ₂ ガスによる希釈率と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図５】本発明の実施例４における、原料ガスの反応室内の滞留時間と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図６】本発明の実施例５における、高周波の周波数と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図７】本発明の実施例６における、ｎ型半導体層の熱処理温度と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図８】本発明の実施例７における、ｎ型非晶質半導体層の層厚と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図９】本発明の実施例７における、ｎ型非晶質半導体層の層厚と振動劣化後の光電変換効率（相対値）との関係を示す図である。
【図１０】本発明の実施例８における、ｎ型微結晶半導体層の層厚と光劣化後の光電変換効率（相対値）との関係を示す図である。
【図１１】本発明の実施例８における、ｎ型微結晶半導体層の層厚と振動劣化後の光電変換効率（相対値）との関係を示す図である。
【図１２】本発明の実施例９における、ｉ型微結晶半導体層の層厚と光劣化後の光電変換効率（相対値）との関係を示す図である。
【符号の説明】
１００光起電力素子
１０１支持基板
１０２裏面反射層
１０３第一の透明導電層
１０４ｎ型非晶質半導体層
１０５ｎ型微結晶半導体層
１０６ｉ型微結晶半導体層
１０７ｐ型半導体層
１０８第二の透明導電層
１０９集電電極
１１０結晶核生成層
２０１反応室
２０２基板
２０３ヒーター
２０４コンダクタンスバルブ
２０６高周波の導入部
２０９高周波電源
２１０プラズマ
２１１シャッター
２１３排気方向
２１４排気管
２１５ガス導入管
２１６ガス導入方向[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photovoltaic element such as a solar cell or a sensor, and more particularly to a photovoltaic element having a nip type silicon-based semiconductor layer including an i type microcrystalline semiconductor layer and a method for manufacturing the photovoltaic element.
[0002]
[Prior art]
Photovoltaic elements, which are photoelectric conversion elements that convert sunlight into electrical energy, are widely applied as power sources for consumer use such as calculators and watches. In the future, so-called chemical fuels such as petroleum and coal It is attracting attention as a technology that can be put into practical use as an alternative power source.
[0003]
A photovoltaic device is a technology that uses the photovoltaic power of a semiconductor pn junction, absorbs sunlight into a semiconductor such as silicon, generates electron and hole photocarriers, and transmits the photocarriers inside the pn junction. It is drifted by an electric field and taken out to the outside. Such a photovoltaic element can be manufactured by using a process substantially similar to a normal semiconductor process. Specifically, a single crystal of silicon whose valence electrons are controlled to be p-type or n-type is produced by a crystal growth method such as CZ method, and the single crystal is sliced to produce a silicon wafer having a thickness of about 300 μm. Furthermore, a pn junction is formed by forming a layer of a different type of conductivity on the wafer surface by using an appropriate means such as diffusion of a valence electron control agent so that the conductivity type is opposite to that of the wafer. is there.
[0004]
By the way, from the viewpoints of reliability and conversion efficiency, single crystal silicon is currently used for photovoltaic devices that are currently in practical use, but as described above, semiconductor processes are used to fabricate photovoltaic devices. The production cost is high because
[0005]
Another problem with single crystal silicon photovoltaic devices is that single crystal silicon is an indirect transition and therefore has a low light absorption coefficient, and single crystal photovoltaic devices are at least 50 μm thick to absorb incident sunlight. And the band gap is about 1.1 eV, which is narrower than 1.5 eV, which is suitable as a photovoltaic device, and the short wavelength component of light cannot be effectively used.
[0006]
In addition, a photovoltaic device using polycrystalline silicon has been reported that has a surface texture structure, is formed at a low process temperature of 550 ° C. or less, and exhibits excellent characteristics at a thickness of 5 μm or less. (Keiji Yamamoto, Akihiko Nakajima et al. “Optical Confinement Effect for bellow 5 μm Thin FilmPoly-Si Solar Cell on P. 19J.
[0007]
However, it has not been put into practical use in terms of relatively high process temperature and slow process speed.
[0008]
Furthermore, since single crystals and polycrystals are crystalline, it is extremely difficult to produce large-area wafers and polycrystalline layers, and photovoltaic devices can be used under various weather conditions when used outdoors. There is a problem that the production cost per unit power generation is higher than that of the existing power generation method because expensive mounting is required to protect against the mechanical damage caused.
[0009]
Under such circumstances, in advancing the practical use of photovoltaic elements as power, cost reduction and large area are important technical issues, various studies have been made, and low-cost materials, The search for materials such as materials with high conversion efficiency has been conducted. Examples of the material of such a photovoltaic element include tetrahedral amorphous semiconductors such as amorphous silicon, amorphous silicon germanium, and amorphous silicon carbide, CdS, Cu₂ Examples include II-VI group semiconductors such as S and III-V group compound semiconductors such as GaAs and GaAlAs. In particular, a thin-film photovoltaic device using an amorphous semiconductor as a photovoltaic generation layer can produce a large-area film compared to a single-crystal photovoltaic device, and can be thin. It is promising because it has advantages such as being able to be deposited on other substrate materials.
[0010]
However, the photovoltaic element using the amorphous semiconductor has a problem in terms of improvement in photoelectric conversion efficiency and reliability as a power element.
[0011]
As a means for improving the photoelectric conversion efficiency of a photovoltaic element using an amorphous semiconductor, for example, the sensitivity to long-wavelength light is increased by narrowing the band gap. That is, since amorphous silicon has a band gap of about 1.7 eV, it cannot absorb light with a long wavelength of 700 nm or more and cannot be used effectively, and is sensitive to long wavelength light and has a narrow band gap. The use of materials is being considered. Examples of such a material include amorphous silicon germanium that can easily change the band gap from about 1.3 eV to about 1.7 eV easily by changing the ratio of the silicon source gas and the germanium source gas during film formation. .
[0012]
US Pat. No. 2,949,498 discloses the use of a so-called stack cell in which a plurality of photovoltaic elements having a unit element structure are stacked as another method for improving the conversion efficiency of a photovoltaic element. ing. A pn junction semiconductor is used for this stack cell, but the idea is common to both amorphous and crystalline materials, and the solar spectrum is efficiently absorbed by photovoltaic elements having different band gaps. , V_ocThe power generation efficiency was improved by increasing the power.
[0013]
Stack cells improve the conversion efficiency by stacking elements with different band gaps and efficiently absorbing each part of the spectrum of sunlight. The band gap of the so-called bottom layer located below the top layer (on the side opposite to the light incident side) is designed to be narrower than the band gap of. As a result, the spectrum of sunlight was sufficiently absorbed, and the photoelectric conversion efficiency was dramatically improved (K. Miyachi et al., Proc. 11th E. C. Photovoltaic Solar Energy Conf. Montreux, Switzerland, 1992). , (K. Nomoto et al., "A-Si Alloy Tree-Stacked solar Cells with High Stabilized-Efficiency 2, 7th Photovoltaic Science and Engineering Conf. 5, 19 Conf. 5, 19).
[0014]
However, a photovoltaic device using an amorphous semiconductor for all i-type semiconductor layers has a problem of so-called photodegradation in which conversion efficiency is reduced by light irradiation, and there is a limit to the reduction. This is caused by the film quality of amorphous silicon and amorphous silicon germanium being deteriorated by light irradiation, and thus the carrier traveling property is deteriorated, which is not seen in crystalline semiconductors. This phenomenon is unique to amorphous semiconductors. For this reason, when amorphous semiconductors are used for power applications, the reality is that the reliability is inferior and impedes practical application.
[0015]
In addition, i-type microcrystalline silicon semiconductors manufactured by plasma CVD have attracted attention and have been reported from the viewpoints of film thickness necessary for obtaining a sufficient photocurrent, photodegradation, and the like (A. Shah). , H. Kepner, et al., “INTRINSIC MICROCRYSTALLINE SILICON (μc-Si: H) -A PROMISING NEW THIN FILM SOLAR CELL MATERIAL,” 1994 IEEE First 9 WCEC-4, 19 Hawaii,), (A. Shah, H. Kepper, et al., The “Micromorph” Solarcell: Extending a-Si: H Technology Towers Th. n Film Crystalline Silicon, 25th IEEE PV Specialists Conference, Washington, May 13-17,1996).
[0016]
However, in all reports, the deposition rate of the microcrystalline layer is slow, which is an obstacle to practical use.
[0017]
[Problems to be solved by the invention]
The object of the present invention is to solve the above-mentioned conventional problems, further reduce the thickness of the photovoltaic element using the microcrystalline semiconductor layer and improve the deposition rate, and further improve the conversion efficiency for use in power applications. In other words, a photovoltaic device having high reliability and high conversion efficiency is provided at a low cost.
[0018]
[Means for Solving the Problems]
  The present invention includes at least a step of sequentially stacking an n-type silicon-based semiconductor layer containing hydrogen, an i-type silicon-based semiconductor layer containing hydrogen, and a p-type silicon-based semiconductor layer containing hydrogen on a support substrate. A method for manufacturing a photovoltaic device, comprising: forming an n-type silicon-based semiconductor layer by laminating at least an n-type amorphous semiconductor layer and an n-type microcrystalline semiconductor layer; Semiconductor layerWithin a temperature range of 350 ° C to 500 ° CThere is provided a method for manufacturing a photovoltaic device, comprising a step of heat-treating and a step of forming an i-type microcrystalline silicon-based semiconductor layer on the heat-treated n-type silicon-based semiconductor layer.
[0019]
  Further, the present invention provides, on the supporting substrate, at least an n-type silicon-based semiconductor layer containing hydrogen, an i-type microcrystalline silicon-based semiconductor layer containing hydrogen, and a p-type silicon-based semiconductor layer containing hydrogen in order. The n-type silicon-based semiconductor layer includes at least an n-type amorphous semiconductor layer and an n-type microcrystalline semiconductor layer.Within a temperature range of 350 ° C to 500 ° CProvided is a photovoltaic device which is heat-treated.
[0020]
  Here, the heat treatment is performed under the condition that the n-type silicon-based semiconductor layer becomes a crystal nucleation layer.preferable.
[0021]
Moreover, it is preferable to form at least one first transparent conductive layer on the support substrate, and it is preferable to form a second transparent conductive layer on the p-type silicon-based semiconductor layer.
[0022]
Further, the i-type microcrystalline silicon based semiconductor layer is diluted to 1/20 or less with a diluting gas composed of hydrogen gas or a diluting gas composed of hydrogen gas and an inert gas at a forming pressure of 400 mtorr or less. As a source gas, and the residence time of the source gas in the deposition chamber is 40 msec. The film is preferably formed by a plasma CVD method using a high frequency of 0.1 GHz to 10 GHz under the following conditions.
[0023]
The n-type amorphous semiconductor layer preferably has a thickness of 50 to 1000 mm, the n-type microcrystalline semiconductor layer preferably has a thickness of 50 to 1000 mm, and the i-type microcrystalline silicon-based layer. The layer thickness of the semiconductor layer is preferably 0.5 μm to 3.5 μm.
[0024]
In the present invention, an i-type microcrystalline silicon layer is formed by heat-treating an n-type silicon-based semiconductor layer, and an i-type microcrystalline silicon-based semiconductor layer is formed on the crystal nucleation layer. The system semiconductor layer can be deposited at a high speed and can be grown to an appropriate grain size even in a thin film state, and a structure having a relatively high crystallization rate with few amorphous regions can be obtained. Excellent characteristics with almost no photodegradation. Therefore, even if it is a thin film, high photoelectric conversion efficiency is maintained, the high-speed film-forming which was difficult until now is enabled, and the manufacturing cost of a photovoltaic element can be reduced drastically.
[0025]
Further, by providing the n-type amorphous semiconductor layer on the first transparent conductive layer, the adhesion between the transparent conductive layer and the semiconductor layer is improved, and reduction of the transparent conductive layer by hydrogen plasma or the like is prevented. In addition, the n-type microcrystalline semiconductor layer can be easily deposited with good reproducibility, and an n-type microcrystalline semiconductor layer with relatively uniform crystal grains with few abnormally grown crystals can be easily formed.
[0026]
Furthermore, the n-type microcrystalline semiconductor layer functions as a crystal nucleus that increases the grain size of the microcrystalline layer when heat-treating the n-type silicon-based semiconductor layer, and enables heat treatment at a low temperature of 550 ° C. or less and in a short time. To facilitate the formation of the crystal nucleation layer.
[0027]
By controlling the formation conditions of the i-type microcrystalline silicon-based semiconductor layer, the influence of the crystal nucleation layer is easily received even at the time of high-speed deposition at a low temperature, and the residence time in the deposition space is shortened. By supplying a large amount of precursor to be an i-type microcrystalline silicon-based semiconductor layer in a short time, an excellent i-type microcrystalline silicon-based semiconductor having a low defect density such as dangling bonds even when deposited at high speed A layer can be formed and a high photoelectric conversion rate can be maintained.
[0028]
By setting the heat treatment temperature to 550 ° C. or lower, the interface state between the i-type microcrystalline silicon-based semiconductor layer and the p-type silicon-based semiconductor layer thereon is reduced, and the grain bindery of the i-type layer is improved. High photoelectric conversion efficiency can be maintained while suppressing photodegradation.
[0029]
By controlling the layer thickness of the n-type amorphous semiconductor layer, the crystallite volume fraction and particle size of the n-type microcrystalline semiconductor layer can be easily controlled, and plasma damage to the first transparent conductive layer Can be controlled, adhesion can be improved, and high photoelectric conversion efficiency can be maintained over a large area.
[0030]
By controlling the layer thickness of the n-type microcrystalline semiconductor layer, the n-type microcrystalline semiconductor layer functions better as a low-resistance n-type semiconductor layer, and the n-type semiconductor layer is used as a crystal nucleation layer. It functions well as a nucleation layer, enables high-speed deposition of i-type microcrystalline silicon-based semiconductor layers, and easy control of crystal grain size and crystallization rate, maintaining high photoelectric conversion efficiency with almost no photodegradation. can do.
[0031]
By reducing the thickness of the i-type microcrystalline silicon-based semiconductor layer from a thickness that has been considered suitable in the past, it is possible to suppress an increase in localized levels in the i-type layer due to light irradiation. In addition, light degradation can be further suppressed among photovoltaic elements.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the photovoltaic element of the present invention will be described in detail, but the present invention is not limited to the following embodiments.
[0033]
FIG. 1 is a schematic cross-sectional view showing one embodiment of the photovoltaic element of the present invention. In the figure, 100 is a photovoltaic element, 101 is a supporting substrate, 103 is a first transparent conductive layer, 104 is an n-type amorphous semiconductor layer, 105 is an n-type microcrystalline semiconductor layer, and 106 is an i-type microcrystalline semiconductor. The reference numeral 107 denotes a p-type semiconductor layer, 108 denotes a second transparent conductive layer, and 109 denotes a collecting electrode. Moreover, you may have the back surface reflection layer 102 between the support substrate 101 and the 1st transparent conductive layer as needed. The i-type microcrystalline semiconductor layer 106 is formed after the n-type amorphous semiconductor layer 104 and the n-type microcrystalline semiconductor layer 105 are subjected to heat treatment to form the crystal nucleation layer 110.
[0034]
(Support substrate)
Since the semiconductor layers 104 to 107 are thin films having a height of about 3.5 μm, they can be deposited on various supporting substrates. Such a support substrate 101 may be single-crystal or non-single-crystal, and may be conductive or electrically insulating. The support substrate 101 may be either light-transmitting or non-light-transmitting, but preferably has a desired strength with little deformation and distortion. Specifically, a thin plate of a metal such as Fe, Ni, Cr, Al, Mo, Au, Nb, Ta, V, Ti, Pt, Pb, or an alloy thereof (for example, brass, stainless steel) and a composite thereof, And films, sheets of heat-resistant synthetic resins such as polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy, and the like, glass fiber, carbon fiber, boron fiber, Composites with metal fibers, etc., and metal thin films and / or SiO of different materials on the surface of these metal thin plates, resin sheets, etc.₂ , Si_Three N_Four , Al₂ O_Three Insulating thin films such as AlN and the like by surface coating treatment by sputtering, vapor deposition, plating, etc., glass, ceramics and the like.
[0035]
In the present invention, when the support substrate 101 has electrical conductivity such as metal, the support substrate 101 may also serve as an electrode for extracting current. On the other hand, when the support substrate 101 is an electrically insulating material such as a synthetic resin, Al, Ag, Pt, Au, Ni, Ti, Mo, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO₂ , In₂ O_Three A current extraction electrode is formed by previously providing a so-called metal simple substance or alloy such as ZnO, ITO (indium tin oxide), or the like, and a transparent conductive oxide (TCO) by a method such as plating, vapor deposition, or sputtering. It is desirable. This electrode can also serve as a back reflective layer and a first transparent conductive layer, which will be described later.
[0036]
Moreover, even if the support substrate 101 is a conductive material such as a metal, the reflectance of the long wavelength light on the substrate surface is improved, and the mutual diffusion of the constituent elements between the substrate material and the deposited film is prevented. For this purpose, a metal layer or the like different from the support substrate 101 may be provided on the support substrate 101 on the side where the deposited film is formed. This metal layer can also serve as a back reflective layer. In addition, when the support substrate 101 is relatively transparent and a photovoltaic device having a layer structure in which light is incident from the substrate side, a conductive thin film such as a transparent conductive oxide or a metal thin film is previously provided. It is desirable to form a deposit. This conductive thin film can also serve as the first transparent conductive layer.
[0037]
The surface of the support substrate 101 may be a smooth surface or a minute uneven surface. In the case of a minute concavo-convex surface, the concavo-convex shape is a spherical shape, a conical shape, a pyramid shape, etc., and its maximum height (R_max ) Is preferably 0.05 μm to 2 μm. Thereby, the light reflection on the surface becomes irregular reflection, and the optical path length of the reflected light on the surface is increased. The shape of the substrate can be a flat or uneven surface plate shape, a long belt shape, a cylindrical shape, or the like depending on the application, and the thickness is appropriately determined so that a desired photovoltaic element can be formed. However, when flexibility is required for the completed photovoltaic element, or when light is incident from the side of the substrate, it is made as thin as possible within the range in which the function as the substrate is sufficiently exhibited. be able to. From the viewpoint of mechanical strength and the like in manufacturing and handling the substrate, the thickness of the substrate is usually 10 μm or more.
[0038]
(Back reflective layer)
The back surface reflection layer serves as a light reflection layer that reflects light that could not be absorbed by the semiconductor layer to the semiconductor layer again. The back surface reflection layer (which may have a function as a back surface electrode) used in the present invention is a layer disposed on the back surface of the semiconductor layer with respect to the light incident direction. Therefore, it is arranged at the position 102 in FIG. Examples of the material for the back reflective layer include metals such as Au, Ag, Cu, Al, Ni, Fe, Cr, Mo, W, Ti, Co, Ta, Nb, and Zr, and alloys such as stainless steel. Of these, metals with high reflectivity such as Al, Cu, Ag, and Au are particularly preferable.
[0039]
The shape of the back reflective layer may be flat, but more preferably has an uneven shape that scatters light. By having a concavo-convex shape that scatters light, it scatters long wavelengths that could not be absorbed by the semiconductor layer, extending the optical path length in the semiconductor layer, improving the long wavelength sensitivity of the photovoltaic device, and reducing the short circuit current It is possible to increase the photoelectric conversion efficiency. The uneven shape that scatters light is the maximum value R of the height difference between the uneven peaks and valleys R_max Is preferably 0.2 μm to 2.0 μm.
[0040]
However, when the support substrate 101 also serves as the back electrode, it may not be necessary to form the back reflective layer.
[0041]
In addition, vapor deposition, sputtering, plating, printing, or the like can be used for forming the back reflective layer. In addition, in order to form the back surface reflection layer in an uneven shape that scatters light, the formed metal or alloy film may be subjected to treatment such as dry etching, wet etching, sand blasting, or heating. Moreover, the uneven | corrugated shape which scatters light can also be formed by vapor-depositing the above-mentioned metal or alloy, heating a board | substrate.
[0042]
(Transparent conductive layer)
A first transparent conductive layer 103 made of conductive zinc oxide or the like is provided between the back reflective layer 102 and the n-type amorphous semiconductor layer 104. The first transparent conductive layer 103 not only prevents the metal element constituting the back reflective layer 102 from diffusing into the n-type amorphous semiconductor layer 104, but also provides a slight resistance value to provide the semiconductor layer. Preventing a short circuit that occurs due to defects such as pinholes in the semiconductor layer between the back surface reflective layer (which may be an electrode) 102 and the second transparent conductive layer 108 facing each other, And a function of generating multiple interference by the thin film and confining incident light in the photovoltaic element.
[0043]
Although the shape of the first transparent conductive layer 103 may be flat, it is more preferable to have a concavo-convex shape that scatters light. By having a concavo-convex shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, thereby extending the optical path length in the semiconductor layer and improving the long-wavelength sensitivity of the photovoltaic device, thereby reducing the short-circuit current And the photoelectric conversion efficiency can be improved. The uneven shape that scatters light is the maximum value R of the height difference between the uneven peaks and valleys R_max Is preferably 0.2 μm to 2.0 μm.
[0044]
For the formation of the first transparent conductive layer, vapor deposition, sputtering, plating, printing, or the like can be used. In addition, in order to form the first transparent conductive layer in a concavo-convex shape in which light is scattered, the formed transparent conductive layer film may be subjected to treatment such as dry etching, wet etching, sand blasting, and heating. Moreover, the uneven | corrugated shape which scatters light can also be formed by depositing the said transparent conductive layer, heating a board | substrate. In the case of wet etching, for example, etching with acid, alkali or the like is also effective. At this time, it is difficult to stably control the uneven shape. In performing such control, the liquid temperature of the etchant and the immersion time are very important factors. As the acid used at this time, formic acid, acetic acid, hydrochloric acid, nitric acid and the like are suitable. As the alkali, potassium hydroxide, sodium hydroxide, aluminum hydroxide and the like are suitable. As the salt, iron chloride, aluminum chloride, aluminum sulfate and the like are suitable. It is. If a mixed solution of acetic acid and a salt such as aluminum sulfate is used, the uneven shape can be controlled relatively stably. At this time, although the liquid temperature depends on the concentration of the etchant, the lower the temperature, the better the controllability.
[0045]
(N-type amorphous semiconductor layer, n-type microcrystalline semiconductor layer, p-type semiconductor layer)
The n-type amorphous semiconductor layer 104, the n-type microcrystalline semiconductor layer 105, and the p-type semiconductor layer 107 are important layers that influence the characteristics of the photovoltaic element of the present invention. In the present invention, the semiconductor layer is formed of a silicon-based semiconductor containing hydrogen.
[0046]
Examples of the amorphous material (amorphous; described as “a−”), microcrystalline material (referred to as “μc−”), and polycrystalline material (referred to as poly−) used for the p-type layer or the n-type layer include, for example, a-Si: H, a-Si: HX, a-SiC: H, a-SiC: HX, a-SiGe: H, a-SiGeC: H, a-SiO: H, a-SiN: H, a- SiON: HX, a-SiOCN: HX, μc-Si: H, μc-SiC: H, μc-Si: HX, μc-SiC: HX, μc-SiGe: H, μc-SiO: H, μc-SiGeC: H, μc-SiN: H, μc-SiON: HX, μc-SiOCN: HX, poly-Si: H, poly-Si: HX, poly-SiC: H, poly-SiC: HX, poly-SiGe: H, poly-Si, poly-SiC, po ly-SiGe, etc., p-type valence electron control agent (periodic group III atom; B, Al, Ga, In, Tl) and n-type valence electron control agent (periodic table group V atom; P , As, Sb, Bi) at high concentrations. The above X means a halogen atom.
[0047]
In particular, a crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable for the p-type semiconductor layer on the light incident side.
[0048]
The addition amount of Group III atoms in the periodic table to the p-type layer and the addition amount of Group V atoms in the periodic table to the n-type layer are preferably 0.1 to 50 atm%.
[0049]
Hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or n-type layer function to compensate dangling bonds of the p-type layer or n-type layer, and the doping efficiency of the p-type layer or n-type layer Is to improve. The amount of hydrogen atom or halogen atom added to the p-type layer or n-type layer is preferably 0.1 to 40 atm%. In particular, when added to an n-type microcrystalline semiconductor layer and a p-type semiconductor layer having crystallinity, the addition amount of hydrogen atoms or halogen atoms is preferably 0.1 to 8 atm%. Furthermore, a preferable distribution form is one in which the content of hydrogen atoms and / or halogen atoms is higher than the other regions on the interface side of the p-type layer / i-type layer and n-type layer / i-type layer. It is done. The content of hydrogen atoms and / or halogen atoms in the vicinity of the interface is preferably 1.05 to 2 times the content in the bulk. Thus, by increasing the content of hydrogen atoms and / or halogen atoms in the vicinity of each interface of the p-type layer / i-type layer and n-type layer / i-type layer, the defect level and mechanical strain in the vicinity of the interface are increased. Can be reduced, and the photovoltaic power and photocurrent of the photovoltaic device of the present invention can be increased.
[0050]
In the present invention, the n-type semiconductor layers 104 and 105 are heat-treated to increase the crystal grain size and the crystallization rate, thereby forming the crystal nucleation layer 110. However, the layer 105 can be formed to have a desired crystal grain size and crystallization ratio, and the photovoltaic power and photocurrent of the photovoltaic device of the present invention can be increased.
[0051]
As electrical characteristics of the p-type semiconductor layer and the n-type semiconductor layer of the photovoltaic element, the activation energy is preferably 0.2 eV or less, and more preferably 0.1 eV or less. Their specific resistance is preferably 100 Ωcm or less, more preferably 1 Ωcm or less. Furthermore, the thickness of the p-type semiconductor layer 107 is preferably 1 to 50 nm, and more preferably 3 to 10 nm.
[0052]
In the present invention, the thickness of the n-type amorphous semiconductor layer 104 is preferably 50 to 1000 mm, more preferably 100 to 700 mm. When the n-type amorphous semiconductor layer 104 is thinner than 50 mm, the plasma damage to the first transparent conductive layer is not sufficiently reduced, which may reduce the light reflectivity, and the adhesiveness also decreases. There is a fear. In addition, if the layer 104 is thicker than 1000 mm, it may increase the series resistance of the photovoltaic device and decrease the light reflectivity from the backside, and increase the microcrystalline volume ratio of the n-type microcrystalline semiconductor layer. There is also a possibility that the problem will occur, and the characteristics as a photovoltaic element are likely to be deteriorated.
[0053]
In the present invention, the thickness of the n-type microcrystalline semiconductor layer 105 is preferably 50 to 1000 mm. If the n-type microcrystalline semiconductor layer 105 is thinner than 50 mm, it becomes difficult to form a crystal nucleation layer by a heat treatment at a low temperature of 550 ° C. or lower, and the crystal grain size and crystallization rate of the i-type microcrystalline semiconductor layer 106 are reduced. There is a risk of decline. Further, if the layer 105 is thicker than 1000 mm, the series resistance of the photovoltaic element and the light reflectance from the back surface may be reduced, and the crystal grain size in the n-type microcrystalline semiconductor layer 105 may be increased. Is not uniform, and the i-type microcrystalline semiconductor layer 106 is likely to grow abnormally, which may deteriorate the characteristics of the photovoltaic element.
[0054]
In the present invention, the heat treatment temperature for forming the crystal nucleation layer is preferably 550 ° C. or less, more preferably 350 ° C. to 500 ° C. The heat treatment method is not particularly limited, but for example, annealing by lamp annealing, laser annealing, sheath heater or the like is suitable. The heat treatment is preferably performed in vacuum or in an inert gas (Ar, He, Ne, etc.), hydrogen gas, or a mixed gas atmosphere thereof.
[0055]
(I-type microcrystalline semiconductor layer)
The i-type microcrystalline semiconductor layer 106 used for the pin junction is an important layer that generates carriers by light irradiation and transports the carriers. As the i-type microcrystalline semiconductor layer 106, a slightly p-type or slightly n-type layer can be used.
[0056]
In the present invention, microcrystalline silicon is used as a semiconductor material forming the i-type microcrystalline semiconductor layer 106. Microcrystalline silicon is expressed as μc-Si: H, μc-Si: F, μc-Si: H: F, or the like depending on an element that compensates for dangling bonds.
[0057]
As an i-type microcrystalline semiconductor layer 106 suitable for the present invention, an i-type hydrogenated microcrystalline silicon (μc-Si: H) layer can be given. The characteristic is that the absorption coefficient (α) of light (630 nm) is 5000 cm.^-1The hydrogen atom content (C_H ) Is 1 to 10%, AM-1.5, 100 mW / cm² Photoconductivity under simulated sunlight irradiation (ρ_p ) Is 1.0 × 10^-FiveS / cm or more, dark conductivity (ρ_d ) Is 1.0 × 10^-6It is preferable that the S / cm or less, the Arbach energy by the constant photocurrent method (CPM) is 55 meV or less, the X-ray diffraction peak is preferentially oriented in the (110) direction, and the crystal grain size is 100 nm or less. As the i-type microcrystalline semiconductor layer 106, in addition to μc-Si: H, any of the above-described microcrystalline materials for the p-type layer or the n-type layer can be used.
[0058]
In the present invention, the i-type microcrystalline semiconductor layer 106 preferably has a thickness of 0.5 μm to 3.5 μm, more preferably 0.8 μm to 3.0 μm. When the thickness of the i-type microcrystalline semiconductor layer 106 is less than 0.5 μm, the crystal grain size and the crystallization rate are insufficient, which may reduce the short-circuit current of the photovoltaic element. If it exceeds 5 μm, it is easily affected by a very small amount of defects or levels present in the grain boundaries and in the microcrystals, and there is a risk that the short-circuit current and the fill factor of the photovoltaic element may be reduced. . From the viewpoint of running cost, it is advantageous to make the i-type microcrystalline semiconductor layer 106 thinner.
[0059]
(Method for forming semiconductor layer)
A suitable formation method for the semiconductor layer of the photovoltaic element of the present invention is a plasma CVD method using a high frequency (VHF wave or microwave) of 0.1 GHz to 10 GHz, and the next preferred method is 0.1 MHz to This is a plasma CVD method using a high frequency (RF wave or VHF wave) of 0.1 GHz.
[0060]
In the plasma CVD method using a high frequency of 0.1 GHz to 10 GHz, a material gas such as a source gas or a dilution gas is introduced into a deposition chamber (vacuum chamber) that can be decompressed, and the internal pressure of the deposition chamber is exhausted by a vacuum pump. The microwave or VHF wave (0.1 GHz to 10 GHz) oscillated by the microwave power source or the VHF power source is guided by a waveguide or a coaxial cable, and a derivative window (alumina cell mix or the like) or electrically It is introduced into the deposition chamber through a conductor (Ni, W, SUS, etc.) that is insulated from the deposition chamber, generates a plasma of the material gas, decomposes, and is desired on the substrate disposed in the deposition chamber. The deposited film applicable to the photovoltaic element can be formed under a wide range of deposition conditions.
[0061]
When the semiconductor layer of the photovoltaic element of the present invention is deposited by plasma CVD using a high frequency of 0.1 GHz to 10 GHz, the substrate temperature in the deposition chamber is 170 ° C. to 400 ° C., the internal pressure is 5 to 500 mtorr, and the microwave Power or VHF power is 0.005 to 1 W / cm^Three Is mentioned as a preferred range.
[0062]
When the semiconductor layer is deposited by plasma CVD using a high frequency of 0.1 MHz to 0.1 GHz, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 torr, and the RF power or VHF power is 0. .01-5.0 W / cm² The deposition rate is 0.1 to 15 liters / sec. Are mentioned as suitable conditions.
[0063]
In the present invention, the i-type microcrystalline semiconductor layer 106 is formed by using a silane-based gas diluted to 1/20 or less with hydrogen gas or a diluent gas composed of hydrogen gas and an inert gas at a pressure in the deposition chamber of 400 mtorr or less. Used as a source gas, the residence time of the diluted silane-based gas (source gas) in the deposition chamber is 40 msec. It is desirable to form by the plasma CVD method using a high frequency of 0.1 to 10 GHz under the following conditions. The crystal nucleation layer 110 is surface-cleaned with a large amount of dilution gas, and can easily exhibit the effect as a crystal nucleation layer. The precursor that becomes the i-type microcrystalline semiconductor layer 106 when the formation pressure is 400 mtorr or less. It is possible to suppress high-speed deposition by suppressing the gas phase reaction. When the formation pressure is higher than 400 mtorr, the vapor phase reaction of the precursor that becomes the i-type microcrystalline semiconductor layer 106 proceeds and the film quality of the i-type microcrystalline semiconductor layer 106 may be deteriorated. Also, if the formation pressure is too high, microcrystallization is difficult and the i-type semiconductor layer may become amorphous.
[0064]
Furthermore, by diluting the silane-based gas to 1/20 or less with a diluent gas, the gas phase reaction of the precursor that becomes the i-type microcrystalline semiconductor layer 106 is suppressed, and at the same time, the i-type microcrystalline semiconductor layer 106 Deterioration of film quality can be suppressed. When the ratio of the dilution gas for diluting the silane-based gas is small (when the dilution ratio is greater than 1/20), the vapor phase reaction of the precursor that becomes the i-type microcrystalline semiconductor layer 106 proceeds, and the microcrystalline semiconductor layer The film quality may be deteriorated. Moreover, when there is too little dilution gas, microcrystallization may become difficult and there exists a possibility that amorphization may occur.
[0065]
In addition, the residence time of the source gas in the deposition chamber is 40 msec. By providing a large amount of the precursor to be the i-type microcrystalline semiconductor layer 106 in a short time, an excellent i-type microcrystalline semiconductor having a low defect density such as dangling bonds even when deposited at a high speed Layer 106 can be formed. The residence time is 40 msec. If it is longer, there is a tendency that the film quality of the i-type microcrystalline semiconductor layer 106 is significantly deteriorated during high-speed deposition.
[0066]
Further, by using a high frequency of 0.1 GHz to 10 GHz, even if the silane gas is diluted with a large amount of hydrogen gas, the residence time of the source gas in the deposition chamber is 40 msec. Even in the following, the decomposition and activation of the dilution gas are sufficiently performed as well as the decomposition of the silane-based gas, and the precursor to be the i-type microcrystalline semiconductor layer 106 can be supplied in a large amount in a short time. An excellent i-type microcrystalline semiconductor layer 106 with a low defect density such as dangling bonds can be formed.
[0067]
As described above, by forming the i-type microcrystalline semiconductor layer 106 under the specific conditions described above, high-speed deposition of the i-type microcrystalline semiconductor layer 106 can be performed with little photodegradation while maintaining high photoelectric conversion efficiency. The running cost can be drastically reduced and mass production can be made possible.
[0068]
Further, as a method for forming a deposited film suitable for forming a semiconductor layer of the photovoltaic device of the present invention, a roll-to-roll method disclosed in US Pat. No. 4,400,409 is used. be able to. In this deposited film forming method, a plurality of glow discharge regions are arranged along a path through which a strip-shaped substrate sequentially passes, and a necessary conductive type semiconductor layer is deposited on the strip-shaped substrate in each glow discharge region. While forming, the belt-like substrate is continuously conveyed in the longitudinal direction. As a result, a photovoltaic element having a desired semiconductor junction can be formed continuously.
[0069]
(Second transparent conductive layer)
In the present invention, when light is incident on the semiconductor layer from the side opposite to the support substrate 101, the second transparent conductive layer 108 is an electrode on the light incident side that transmits light, and by optimizing its film thickness. Also serves as an antireflection film. The second transparent conductive layer 108 is required to have a high transmittance in a wavelength region that can be absorbed by the semiconductor layer and to have a low resistivity. Specifically, the transmittance at 550 nm is preferably 80% or more, and more preferably 85% or more. The resistivity is 5 × 10^-3Preferably it is Ωcm or less, 1 × 10^-3More preferably, it is Ωcm or less. As the material, In₂ O_Three , SnO₂ , ITO (In₂ O_Three + SnO₂ ), ZnO, CdO, Cd₂ SnO_Four TiO₂ , Ta₂ O_Five , Bi₂ O_Three , MoO_Three , Na_x WO_Three Conductive oxides such as these or a mixture thereof are preferably used. Moreover, you may add the element (dopant) which changes electrical conductivity to these compounds.
[0070]
As an element (dopant) for changing the conductivity, for example, when the second transparent conductive layer 108 is ZnO, Al, In, B, Ga, Si, F, etc., and In₂ O_Three In the case of Sn, F, Te, Ti, Sb, Pb, etc., SnO₂ In this case, F, Sb, P, As, In, TI, Te, W, Cl, Br, I and the like are preferably used.
[0071]
Moreover, as a method for forming the second transparent conductive layer 108, a sputtering method, a resistance heating vapor deposition method, or an electron beam vapor deposition method is preferably used.
[0072]
(Collector electrode)
In the present invention, when the second transparent conductive layer 108 is a light incident side electrode, the current collecting electrode 109 is a part of the second transparent conductive layer 108 as necessary when the resistivity cannot be sufficiently lowered. And acts to lower the resistivity of the electrode and lower the series resistance of the photovoltaic element. As the material, a conductive material using a metal such as Au, Ag, Cu, Al, Ni, Fe, Cr, Mo, W, Ti, Co, Ta, Nb, Zr, an alloy such as stainless steel, or a powdered metal. A paste etc. are mentioned. The shape is preferably branched so as not to block incident light on the semiconductor layer as much as possible.
[0073]
Further, the area occupied by the current collecting electrode in the area of the light incident side surface of the entire photovoltaic element is preferably 15% or less, more preferably 10% or less, and further preferably 5% or less.
[0074]
Moreover, the pattern of a current collection electrode can be formed by a vapor deposition method, a sputtering method, and a plating method using a mask, or can be formed by a printing method or affixing a wire electrode.
[0075]
When the photovoltaic device of the present invention is used to construct a photovoltaic device having a desired output voltage and output current, the photovoltaic devices of the present invention are connected in series or in parallel, and the front and back surfaces are connected. It is preferable to form a protective layer and attach an output extraction electrode or the like. When the photovoltaic elements of the present invention are connected in series, it is preferable to incorporate a diode for preventing backflow.
[0076]
【Example】
[Example 1]
As a first embodiment of the present invention, a back reflective layer 102 and a first transparent conductive layer 103 are deposited on a support substrate 101 using a deposition apparatus (not shown), and a semiconductor is fabricated using the deposition apparatus shown in FIG. The layers were deposited to produce a photovoltaic device having the configuration shown in FIG.
[0077]
First, a substrate was prepared. A SUS304 substrate having a thickness of 1.1 mm and 50 mm × 50 mm was ultrasonically cleaned with acetone and isopropanol and dried with warm air. Next, using a sputtering apparatus (not shown), Ag is deposited as a back surface reflection layer 102 at 500 nm at room temperature, and then ZnO is deposited as a first transparent conductive layer 103 to a thickness of 2 μm using the sputtering apparatus (not shown). Deposited at a temperature of 200 ° C.
[0078]
FIG. 2 is a schematic cross-sectional view showing an example of a plasma CVD apparatus capable of forming a semiconductor layer of the photovoltaic element of the present invention. In FIG. 2, 201 is a reaction chamber (deposition chamber), 202 is a substrate formed up to the first transparent conductive layer, 203 is a heater, 204 is a conductance valve, 206 is a high-frequency introducing portion, and 209 is a matching circuit. A high-frequency power source, 210 is plasma, 211 is a shutter for controlling whether or not the substrate is exposed to plasma, 214 is an exhaust pipe, and 215 is a gas introduction pipe. Reference numeral 213 denotes an exhaust direction, and 216 denotes a gas introduction direction. Although not shown in FIG. 2, the vacuum pump is connected to the exhaust pipe 214 in the drawing, and the source gas supply device is connected to the gas introduction pipe 215. The plasma CVD apparatus includes the above members.
[0079]
A source gas supply device (not shown) has a source gas cylinder. The gases in the source gas cylinders are all purified to ultra high purity. In this example, SiH_Four, SiF_Four, PH_Three/ H₂(PH_Three: 1%), B₂H₆/ H₂(B₂H₆: 1%), H₂These gas cylinders were connected to a gas introduction pipe 215.
[0080]
Using this plasma CVD apparatus, a semiconductor layer was formed by the following procedure. First, the above-described substrate 202 on which the back reflective layer and the first transparent conductive layer are formed is attached to the heater 203 inside the reaction chamber 201, and the pressure inside the reaction chamber 201 is 1 × 10.^-FiveIt exhausted with the oil diffusion pump (vacuum pump) so that it might become torr or less. Pressure is 1x10^-FiveWhen it becomes less than torr, H₂Gas (which can be substituted with He gas or the like) was introduced into the reaction chamber 201 from the gas introduction pipe 215, the heater 203 was put in, and the substrate 202 was set to a desired temperature.
[0081]
When the temperature of the substrate 202 was stabilized, a raw material gas was introduced from the gas introduction pipe 215 and electric power was introduced from the high frequency power source 209 into the reaction chamber 201. The conductance valve 204 was adjusted so that the desired pressure was reached when the plasma 210 was generated. At that time, a matching circuit (not shown) was adjusted to minimize the reflected power.
[0082]
Next, the shutter 211 was opened, and when a layer having a desired film thickness was formed, the shutter 211 was closed, the introduction of high-frequency power and the introduction of source gas were stopped, and preparations for forming the next layer were made.
[0083]
After forming the n-type amorphous semiconductor layer 104 and the n-type microcrystalline semiconductor layer 105 on the substrate on which the back reflective layer and the first transparent conductive layer are formed using this apparatus, the heater 202 is controlled at 480 ° C. H₂The crystal nucleation layer 110 was formed by heat treatment in a gas atmosphere. Next, an i-type microcrystalline semiconductor layer 106 and a p-type semiconductor layer 107 were sequentially formed. The n-type amorphous semiconductor layer 104 is formed by RF plasma CVD, the n-type microcrystalline semiconductor layer 105 and the i-type microcrystalline semiconductor layer 106 are formed by VHF plasma CVD, and the p-type semiconductor layer 107 is formed by RF plasma CVD. did.
[0084]
The detailed formation process of each semiconductor layer is as described below.
[0085]
(Formation of n-type amorphous semiconductor layer)
H₂ When 300 sccm of gas was introduced, the pressure in the reaction chamber 201 was stabilized at 1.1 torr, and the temperature of the substrate 202 was stabilized at 250 ° C., SiH_Four Gas: 4sccm, PH_Three / H₂ Gas: 2sccm, H₂ Gas: 100 sccm was introduced and the pressure in the reaction chamber 201 was adjusted to 1.1 torr. As the high frequency power source 209, an RF power source of 13.56 MHz was used. The power of the RF power source (13.56 MHz) 209 is set to 5 W, the RF power is applied to the RF electrode (high frequency introducing portion) 206, plasma 210 is generated, the shutter 211 is opened, and the n-type non-layer is formed on the ZnO layer 103. The formation of the crystalline semiconductor layer 104 is started, and when the layer thickness of the layer 104 reaches 15 nm, the shutter 211 is closed, the RF power source 206 is turned off, the plasma 210 is extinguished, and the n-type amorphous semiconductor layer 104 is formed. Finished. SiH into reaction chamber 201_Four Gas, PH_Three / H₂ Stop the gas flow, and enter the reaction chamber 201 for 2 minutes.₂ After continuing to flow gas,₂ The gas flow is also stopped, and the inside of the reaction chamber 201 and the

gas pipes

214 and 215 are 1 × 10^-FiveIt was evacuated to torr.
[0086]
(Formation of n-type microcrystalline semiconductor layer)
Next, H₂ When 300 sccm of gas was introduced, the pressure in the reaction chamber 201 was stabilized at 400 mtorr, and the temperature of the substrate 202 was stabilized at 250 ° C., SiH_Four Gas: 0.4sccm, PH_Three / H₂ Gas: 1 sccm, H₂ Gas: 100 sccm was introduced, and the pressure in the reaction chamber 201 was adjusted to 400 mtorr. As the high frequency power supply 209, a 105 MHz VHF power supply was used. The power of the VHF power source (105 MHz) 209 is set to 5 W, the power of the VHF power source 209 is applied to the VHF electrode (high frequency introducing unit) 206, plasma 210 is generated, the shutter 211 is opened, and the n-type amorphous semiconductor layer The formation of the n-type microcrystalline semiconductor layer 105 is started on 104, and when the layer thickness of the layer 105 reaches 15 nm, the shutter 211 is closed, the VHF power source 209 is turned off, and the plasma 210 is extinguished. The formation of the semiconductor layer 105 was completed. SiH into reaction chamber 201_Four Gas, PH_Three / H₂ Stops the inflow of H and enters the reaction chamber 201 for 2 minutes.₂ After continuing to flow gas,₂ 1 × 10 in the reaction chamber 201 and the gas pipes 214 and 215.^-FiveIt was evacuated to torr.
[0087]
(Formation of crystal nucleation layer)
Next, H₂ When 20 sccm of gas was introduced, the pressure in the reaction chamber 201 was stabilized at 100 mtorr, and the temperature of the heater 203 was stabilized at 480 ° C., the substrate on which the n-type semiconductor layers 104 and 105 were laminated was heat-treated for 30 minutes to obtain the crystal nucleation layer 110. Formed. Set the temperature of the heater 203 to 220 ° C.₂ After continuing to flow gas,₂ 1 × 10 in the reaction chamber 201 and the gas pipes 214 and 215.^-FiveIt was evacuated to torr.
[0088]
(Formation of i-type microcrystalline semiconductor layer)
Next, H₂ When 500 sccm of gas was introduced, the pressure in the reaction chamber 201 was 0.25 torr, and the temperature of the substrate 202 was stabilized at 220 ° C., the residence time in the source gas deposition chamber was 40 msec. SiH so that_Four Gas H₂ Dilute to 1/20 or less with gas, SiH_Four Gas: 80sccm, H₂ Gas: 2400 sccm was introduced, and the pressure in the reaction chamber 201 was adjusted to 0.25 torr. As the high frequency power supply 209, a 105 MHz VHF power supply was used. The power of the VHF power source (105 MHz) 209 is set to 200 W, the power of the VHF power source 209 is applied to the VHF electrode (high frequency introducing unit) 206, plasma 210 is generated, the shutter 211 is opened, and the crystal nucleation layer 110 is Then, the formation of the i-type microcrystalline semiconductor layer 106 is started, and when the thickness of the layer 106 reaches 1.5 nm, the shutter 211 is closed, the VHF power source 209 is turned off, and the plasma 210 is extinguished. Formation of layer 106 was completed. SiH into reaction chamber 201_Four Stop inflow of gas and enter reaction chamber 201 for 1 minute.₂ After continuing to flow gas,₂ 1 × 10 in the reaction chamber 201 and the gas pipes 214 and 215.^-FiveIt was evacuated to torr.
[0089]
(Formation of p-type semiconductor layer)
Next, H₂ A gas was introduced at 500 sccm, the pressure in the reaction chamber 201 was set to 1.8 torr, and the temperature of the substrate 202 was set to 180 ° C. When the temperature of the substrate 202 is stabilized, SiH_Four Gas, BF_Three / H₂ Gas was introduced. At this time, SiH_Four Gas flow rate is 0.02sccm, H₂ Gas flow rate is 50sccm, BF_Three / H₂ The gas flow rate was adjusted to 2 sccm, and the pressure was adjusted to 1.8 torr. As the high frequency power source 209, an RF power source of 13.56 MHz was used. The power of the RF power source 209 is set to 40 W, the plasma 210 is generated, the shutter 211 is opened, and the formation of the p-type semiconductor layer 107 on the i-type microcrystalline semiconductor layer 106 is started. When the thickness reached 7 nm, the shutter 211 was closed, the RF power source 209 was turned off, the plasma 210 was extinguished, and the formation of the p-type semiconductor layer 107 was completed. SiH into reaction chamber 201_Four Gas, BF_Three / H₂ Stop the gas flow, and enter the reaction chamber 201 for 2 minutes.₂ After continuing to flow gas,₂ 1 × 10 in the reaction chamber 201 and the gas pipes 214 and 215.^-FiveThe reaction chamber 201 was leaked by evacuating to torr.
[0090]
Next, an ITO (indium tin oxide) layer was deposited on the p-type semiconductor layer 107 as the second transparent conductive layer 108.
[0091]
Using a sputtering device not shown, ITO (In₂ O_Three + SnO₂ : 10%), Ar was introduced at 30 sccm as a sputtering gas, 200 W of electric power was applied from a DC power source, and an ITO layer 108 having a layer thickness of 70 nm was deposited while heating the substrate to 200 ° C.
[0092]
A mask having a comb-shaped hole is put on the second transparent conductive layer 108, and a comb-shaped current collecting electrode 109 made of Cr (40 nm) / Ag (1000 nm) / Cr (40 nm) is applied by an electron beam vacuum deposition method. Was vacuum deposited.
[0093]
The photovoltaic element of this example was produced as described above.
[0094]
[Comparative Example 1]
A photovoltaic device was fabricated in the same manner as in Example 1 except that the n-type amorphous semiconductor layer 104 was not deposited in Example 1.
[0095]
[Comparative Example 2]
A photovoltaic device was produced in the same manner as in Example 1 except that the n-type microcrystalline semiconductor layer 105 was not deposited in Example 1.
[0096]
[Comparative Example 3]
A photovoltaic element was produced in the same manner as in Example 1 except that the n-type semiconductor layers 104 and 105 were not heat-treated and the crystal nucleation layer 110 was not formed.
[0097]
For each of the photovoltaic elements of Example 1 and Comparative Examples 1 to 3, initial photoelectric conversion efficiency (photovoltaic power / incident optical power) measurement, light deterioration test, and vibration deterioration test were performed. Each test method is as follows.
[0098]
Initial photoelectric conversion efficiency measurement: A photovoltaic element is AM-1.5 (100 mW / cm² ) It was installed under light irradiation, and the initial photoelectric conversion efficiency was determined by measuring the VI characteristics.
[0099]
Photo-deterioration test: A photovoltaic device whose initial photoelectric conversion efficiency was measured in advance was placed in an environment of 50% humidity and 25 ° C., and AM-1 was irradiated with AM-1.5 light for 800 hours. .5 Ratio of photoelectric conversion efficiency to initial photoelectric conversion efficiency under light irradiation (photoelectric conversion efficiency after light degradation test / initial photoelectric conversion efficiency) was determined.
[0100]
Vibration degradation test: A photovoltaic device whose initial photoelectric conversion efficiency was measured in advance was placed in a dark place with a humidity of 60% and a temperature of 25 ° C., and a vibration with an oscillation frequency of 60 Hz and an amplitude of 0.1 mm was applied for 500 hours. The ratio of the photoelectric conversion efficiency under the AM-1.5 light irradiation to the initial photoelectric conversion efficiency (photoelectric conversion efficiency after vibration deterioration test / initial photoelectric conversion efficiency) was determined.
[0101]
Each value of the elements of Comparative Examples 1 to 3 when each value of the photovoltaic element of Example 1 (initial photoelectric conversion efficiency, “ratio” in the light degradation test, “ratio” in the vibration degradation test) is 1, respectively. Is as shown in Table 1.
[0102]
[Table 1]

[0103]
As apparent from Table 1, the photovoltaic device of the present invention was found to be excellent in all of the initial photoelectric conversion efficiency, the photoelectric conversion efficiency after light deterioration, and the photoelectric conversion efficiency after vibration deterioration.
[0104]
[Example 2]
In Example 1, a photovoltaic element was fabricated in the same manner as in Example 1 except that the pressure for forming the i-type microcrystalline semiconductor layer 106 (pressure in the reaction chamber 201) was changed variously. A light degradation test was conducted in the same manner as in Example 1. Correlation between formation pressure of i-type microcrystalline semiconductor layer 106 and photoelectric conversion efficiency after photodegradation (relative value when photoelectric conversion efficiency after photodegradation in Example 1 is 1 (the same applies to the following examples)) Is shown in FIG.
[0105]
As is apparent from FIG. 3, it was found that the formation pressure of the i-type microcrystalline semiconductor layer 106 is preferably 400 mtorr or less.
[0106]
[Example 3]
In Example 1, SiH_Four Gas H₂ Dilution rate with gas (SiH_Four/ H₂) Was varied in the same manner as in Example 1 to produce a photovoltaic device. A light degradation test was conducted in the same manner as in Example 1. FIG. 4 shows the relationship between the dilution rate and the photoelectric conversion efficiency (relative value) after photodegradation.
[0107]
As apparent from FIG. 4, it was found that the dilution ratio of the silane-based gas with hydrogen gas is preferably 1/20 or less. In this respect, the same applies when a mixed gas of hydrogen gas and inert gas is used instead of hydrogen gas.
[0108]
[Example 4]
In Example 1, source gas (SiH_Four + H₂ A photovoltaic device was produced in the same manner as in Example 1 except that the residence time in the reaction chamber 201 was changed variously by changing the total raw material gas flow rate. A light degradation test was conducted in the same manner as in Example 1. FIG. 5 shows the correlation between the residence time of the source gas in the reaction chamber 201 and the photoelectric conversion efficiency (relative value) after photodegradation.
[0109]
As is clear from FIG. 5, the residence time of the source gas in the reaction chamber 201 is 40 msec. It was found that the following is preferable.
[0110]
[Example 5]
In Example 1, a photovoltaic device was produced in the same manner as in Example 1 except that the frequency of the high frequency at the time of forming the i-type microcrystalline semiconductor layer 106 was variously changed. The photoelectric conversion efficiency after photodegradation was evaluated. The result is shown in FIG.
[0111]
As is clear from FIG. 6, it was found that the frequency of the high frequency used for forming the photovoltaic element i-type semiconductor layer 106 of the present invention is preferably 0.1 GHz to 10 GHz.
[0112]
[Example 6]
In Example 1, a photovoltaic device was fabricated in the same manner as in Example 1 except that the heat treatment temperature when the n-type semiconductor layers 104 and 105 were subjected to heat treatment to form the crystal nucleation layer 110 was variously changed. A light degradation test was performed in the same manner as in Example 1, and the photoelectric conversion efficiency after the light degradation was evaluated. The result is shown in FIG.
[0113]
As is apparent from FIG. 7, it was found that the heat treatment temperature is preferably 550 ° C. or lower in the photovoltaic device of the present invention.
[0114]
[Example 7]
In Example 1, except that the thickness of the n-type amorphous semiconductor layer 104 was variously changed, a photovoltaic device was produced in the same manner as in Example 1, and the same test as in Example 1 was performed and evaluated. The results are shown in FIGS. Here, the relative values in each figure are the values when the photoelectric conversion efficiency after the light deterioration and the vibration deterioration in Example 1 is 1.
[0115]
As is apparent from FIGS. 8 and 9, it was found that in the photovoltaic device of the present invention, the thickness of the n-type amorphous semiconductor layer is preferably 50 to 1000 mm.
[0116]
[Example 8]
In Example 1, a photovoltaic device was produced in the same manner as in Example 1 except that the thickness of the n-type microcrystalline semiconductor layer 105 was variously changed, and the same test as in Example 1 was performed and evaluated. The results are shown in FIGS. The meaning of the relative value in each figure is the same as in the seventh embodiment.
[0117]
As is apparent from FIGS. 10 and 11, it was found that the thickness of the n-type microcrystalline semiconductor layer 105 is preferably 50 to 1000 mm in the photovoltaic device of the present invention.
[0118]
[Example 9]
In Example 1, except that the thickness of the i-type microcrystalline semiconductor layer 106 was changed variously, a photovoltaic device was produced in the same manner as in Example 1, and a photodegradation test was performed in the same manner as in Example 1, and after the photodegradation, Photoelectric conversion efficiency was evaluated. The result is shown in FIG.
[0119]
As is apparent from FIG. 12, in the photovoltaic device of the present invention, it was found that the thickness of the i-type microcrystalline semiconductor layer 106 is preferably 0.5 μm to 3.5 μm.
[0120]
[Example 10]
In Example 1, when the i-type microcrystalline semiconductor layer 106 was formed, H₂ A photovoltaic device was prepared in the same manner as in Example 1 except that the gas flow rate was set to 2000 sccm and He gas was added to 600 sccm, and the same evaluation was performed. As a result, excellent photovoltaic characteristics were shown as in Example 1.
[0121]
【The invention's effect】
As described above, in the present invention, even when a process for depositing a thin film microcrystalline semiconductor layer at high speed is used in manufacturing a photovoltaic device, the semiconductor layer has good adhesion, short circuit current, open circuit voltage. A photovoltaic device having a large fill factor and excellent photoelectric conversion efficiency can be obtained. In addition, it is possible to provide a photovoltaic element that can improve light degradation and vibration degradation of the photovoltaic element and has excellent durability.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing one embodiment of a photovoltaic element of the present invention.
FIG. 2 is a schematic cross-sectional view showing an example of a plasma CVD apparatus capable of forming a semiconductor layer of the photovoltaic element of the present invention.
FIG. 3 is a graph showing the relationship between the formation pressure of the i-type microcrystalline semiconductor layer and the photoelectric conversion efficiency (relative value) after light degradation in Example 2 of the present invention.
FIG. 4 shows SiH in Example 3 of the present invention._Four Gas H₂ It is a figure which shows the relationship between the dilution rate by gas, and the photoelectric conversion efficiency (relative value) after photodegradation.
FIG. 5 is a graph showing the relationship between the residence time of the source gas in the reaction chamber and the photoelectric conversion efficiency (relative value) after photodegradation in Example 4 of the present invention.
FIG. 6 is a diagram showing the relationship between the frequency of high frequency and the photoelectric conversion efficiency (relative value) after light degradation in Example 5 of the present invention.
7 is a graph showing the relationship between the heat treatment temperature of an n-type semiconductor layer and the photoelectric conversion efficiency (relative value) after photodegradation in Example 6 of the present invention. FIG.
FIG. 8 is a graph showing the relationship between the layer thickness of an n-type amorphous semiconductor layer and the photoelectric conversion efficiency (relative value) after photodegradation in Example 7 of the present invention.
FIG. 9 is a diagram showing the relationship between the layer thickness of an n-type amorphous semiconductor layer and the photoelectric conversion efficiency (relative value) after vibration deterioration in Example 7 of the present invention.
10 is a graph showing the relationship between the layer thickness of an n-type microcrystalline semiconductor layer and the photoelectric conversion efficiency (relative value) after photodegradation in Example 8 of the present invention. FIG.
FIG. 11 is a graph showing the relationship between the layer thickness of an n-type microcrystalline semiconductor layer and photoelectric conversion efficiency (relative value) after vibration deterioration in Example 8 of the present invention.
12 is a graph showing the relationship between the layer thickness of an i-type microcrystalline semiconductor layer and the photoelectric conversion efficiency (relative value) after photodegradation in Example 9 of the present invention. FIG.
[Explanation of symbols]
100 photovoltaic elements
101 Support substrate
102 Back reflective layer
103 first transparent conductive layer
104 n-type amorphous semiconductor layer
105 n-type microcrystalline semiconductor layer
106 i-type microcrystalline semiconductor layer
107 p-type semiconductor layer
108 Second transparent conductive layer
109 Current collecting electrode
110 Crystal nucleation layer
201 reaction chamber
202 substrate
203 Heater
204 conductance valve
206 High-frequency introduction part
209 High frequency power supply
210 Plasma
211 Shutter
213 Exhaust direction
214 Exhaust pipe
215 Gas introduction pipe
216 Gas introduction direction

Claims

A photovoltaic device having at least a step of sequentially stacking an n-type silicon-based semiconductor layer containing hydrogen, an i-type silicon-based semiconductor layer containing hydrogen, and a p-type silicon-based semiconductor layer containing hydrogen on a support substrate A manufacturing method of
A step of forming at least an n-type amorphous semiconductor layer and an n-type microcrystalline semiconductor layer to form the n-type silicon-based semiconductor layer; and the n-type silicon-based semiconductor layer in a temperature range of 350 ° C. to 500 ° C. a step of heat treatment at an internal, method for manufacturing a photovoltaic element characterized by having the steps of forming an i-type microcrystalline silicon-based semiconductor layer to the heat-treated n-type silicon-based semiconductor layer.

2. The method of manufacturing a photovoltaic element according to claim 1, wherein the heat treatment is performed under a condition that the n-type silicon-based semiconductor layer becomes a crystal nucleation layer.

The method for producing a photovoltaic element according to claim 1, further comprising a step of forming at least one first transparent conductive layer on the support substrate.

The method of producing a photovoltaic element according to any one of claims 1 to 3, characterized in that it comprises a step of forming a second transparent conductive layer of the p-type silicon-based semiconductor layer.

A raw material is a silane-based gas obtained by diluting the i-type microcrystalline silicon-based semiconductor layer to 1/20 or less with hydrogen gas or a diluent gas composed of a hydrogen gas and an inert gas at a forming pressure of 400 mtorr or less. Used as a gas, the residence time of the source gas in the deposition chamber is 40 msec. It forms by the plasma CVD method using a high frequency of 0.1 GHz-10 GHz on the following conditions, The manufacturing method of the photovoltaic element in any one of Claims 1-4 characterized by the above-mentioned.

A photovoltaic device having, on a supporting substrate, at least an n-type silicon-based semiconductor layer containing hydrogen, an i-type microcrystalline silicon-based semiconductor layer containing hydrogen, and a p-type silicon-based semiconductor layer containing hydrogen in order. There,
The n-type silicon-based semiconductor layer is obtained by performing heat treatment within a temperature range of 350 ° C. to 500 ° C. after laminating at least an n-type amorphous semiconductor layer and an n-type microcrystalline semiconductor layer. A photovoltaic device.

The photovoltaic element according to claim 6 , wherein the n-type silicon-based semiconductor layer becomes a crystal nucleation layer by the heat treatment.

The photovoltaic element according to claim 6, further comprising at least one first transparent conductive layer on the support substrate.

The photovoltaic element according to claim 6, further comprising a second transparent conductive layer on the p-type silicon-based semiconductor layer.

The i-type microcrystalline silicon-based semiconductor layer is formed from a silane-based gas diluted to 1/20 or less with a diluting gas composed of hydrogen gas or a diluting gas composed of hydrogen gas and an inert gas at a forming pressure of 400 mtorr or less Used as a gas, the residence time of the source gas in the deposition chamber is 40 msec. The photovoltaic element according to any one of claims 6 to 9, wherein the photovoltaic element is formed by a plasma CVD method using a high frequency of 0.1 GHz to 10 GHz under the following conditions.

The photovoltaic element according to any one of claims 6 to 10, wherein the n-type amorphous semiconductor layer has a thickness of 50 to 1000 mm.

The photovoltaic element according to any one of claims 6 to 11, wherein the n-type microcrystalline semiconductor layer has a thickness of 50 to 1000 mm.

The photovoltaic element according to any one of claims 6 to 12, wherein the i-type microcrystalline silicon-based semiconductor layer has a thickness of 0.5 µm to 3.5 µm.