JP3710342B2 - Digital signal processing apparatus and method, and storage medium - Google Patents

Description

【０００７】
［EQ2］

【０００８】
周知のように、r(n)は平滑化の程度を表す係数であり、従って、低周波帯域出力の係数を表し、d(n)は詳細度(detail)の程度を表す係数であり、従って、高周波帯域出力の係数を表す。
尚、上の[EQ1], [EQ2]は１次元の離散ウェーブレット変換処理を示したものである。２次元離散ウェーブレット変換は、１次元の変換を水平・垂直方向に順次行うものである。図１乃至図３は、２次元離散ウェーブレット変換により変換対象画像をＬＬ，ＬＨ，ＨＬ，ＨＨの４つの周波数帯域（サブバンド）に分解する様子を模式的に示したものである。その詳細は公知であるので本明細書では説明を省略する。
【０００９】
この５×３フィルタをリフティング方式を用いて構成した場合のブロック図は図４のようになる。
【００１０】
同図に於いて、５０１は偶数番のサンプルを取り出すサンプリング回路、５０２は奇数番のサンプルを取り出すサンプリング回路、５０３，５０５はフィルタ回路、５０４，５０６は加算器、５０７は信号入力端子、５０８，５０９は信号出力端子である。デジタル信号系列x(n)は、サンプリング回路５０１，５０２により、夫々、偶数アドレスのサンプルx_e(= x(2n))と奇数アドレスのサンプルx_o(= x(2n+1))に分けられ、夫々に対して、２つのフィルタ処理（図中、Lifting Step１とLifting Step２）が施される。このようなリフティングを用いた場合、［EQ1］と［EQ2］の５×３フィルタは次式のように変形される。
【００１１】
［EQ3］

【００１２】
［EQ4］

【００１３】
上の[EQ3],[EQ4]を前述の[EQ1],[EQ2]と比較すると、演算回数の削減、必要なデータアクセスの削減がなされていることが分かる。なお、この逆変換も、変換処理と対称な処理で実現できる。
図５は合成側のブロック図を示したものであり、分解処理と同様に簡易な処理であることが分かる。尚、合成処理手順の詳細は公知であるので説明を省略する。なお、通常、前述の５×３フィルタを実現する場合、除算による丸めの誤差を考慮して次式のように整数化することにより完全再構成を可能とすることが一般的である。
【００１４】
［EQ5］

【００１５】
［EQ6］

【００１６】
但し、上式において、floor{X}はＸを超えない最大の整数を表すものとする。
【００１７】
【発明が解決しようとする課題】
しかしながら、従来の離散ウェーブレット変換により、自然画像を主たる符号化対象とする符号化システムを構成した場合、２値画像及び混在画像に対しては高い圧縮性能を実現できないという問題がある。これは離散ウェーブレット変換に使用するフィルタが、変換対象画像の特性に適合していない場合に発生する。
【００１８】
即ち、自然画像に対して良好なエントロピー低減効果を持つフィルタを選択した場合には、選択されたフィルタによる変換対象となる画像が、２値画像、ＣＧ画像など、その特性が自然画像と異なるものとなった場合には、良好なエントロピー低減効果を得ることができない。
【００１９】
このようなフィルタ不適合の問題を解決する手法として、変換処理の前に、画像毎に、あるいは画像から分割された領域毎に、その特性を調べて、特性に適切なフィルタを選択するといった方法が種々提案されているが、特性判定のためのプリスキャンを必要とするために、メモリコストの増加、処理の複雑化という問題がある。
【００２０】
更に、画像毎にフィルタを選択する場合には、選択されたフィルタは、そのフィルタを特定する局所的な特性に対応できないという問題がある。逆に、画像を分割して各領域毎にフィルタを選択する場合には、そのフィルタは、画像の局所的性質への対応が可能となるものの、画像の細分化による変換効率の低下、フィルタ選択情報伝送による圧縮性能の低下などの問題を来す。
【００２１】
したがって、従来の離散ウェーブレット変換用の信号処理装置は、ユーザ要求を満たすに十分ではなかった。
【００２２】
本発明は、前述の問題点に鑑みてなされたものであり、リフティング方式により全ての離散ウェーブレット変換を簡単なフィルタリフティングステップに分解できることに着目し、それぞれのリフティングステップにおいて、その時点での低周波帯域信号から最適なフィルタを選択して適用するディジタル信号処理装置および方式および記憶媒体を提供することを目的とする。
【００２３】
本発明の第２の目的は、プリスキャンを行わず、画像の局所的な性質に応じて適切なフィルタを適用する、効率の良いサブバンド分解を行うディジタル信号処理装置および方式および記憶媒体を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上述の課題を解決するために本発明の、入力信号系列を低周波帯域の信号と高周波帯域の信号の２つに分解するディジタル信号処理装置は、
入力信号系列を奇数番信号系列と偶数番信号系列に分離する信号系列分離手段と、
前記奇数番信号系列と偶数番信号系列の夫々に対してリフティング処理を施すことにより、第１の低周波帯域係数信号列と第１の高周波帯域係数信号列とを生成する第１のフィルタ手段と、
前記２つの信号系列の夫々に対して、前記リフティング処理と異なるフィルタ処理を施すことにより、第２の低周波帯域係数信号列と第２の高周波帯域係数信号列とを生成する第２のフィルタ手段と、
前記第１の低周波帯域係数信号列と前記第２の低周波帯域係数信号列のいずれか一方と、前記第１の高周波帯域係数信号列と前記第２の高周波帯域係数信号列のいずれか一方とを適応的に選択して、夫々、低周波帯域係数信号列出力と高周波帯域係数信号列出力として出力する適応的選択手段とを具備することを特徴とする。
【００２９】
所謂ウエーブレットフィルタ出力の適応的切換が実現される。
【００３０】
本発明の好適な一態様である請求項２に拠れば、前記第１のフィルタ手段は、前記奇数番信号系列と偶数番信号系列の夫々に対して、第１のリフティング処理と第２のリフティング処理とを直列に行う。
【００３１】
本発明の好適な一態様である請求項３に拠れば、前記第２のフィルタ手段は、前記奇数番信号系列と偶数番信号系列のいずれか一方を取り出して前記第２の低周波帯域係数信号列とし、前記奇数番信号系列と偶数番信号系列の差分を前記第２の高周波帯域係数信号列として前記適応的選択手段に出力する。
【００３２】
本発明の好適な一態様である請求項４に拠れば、前記適応的選択手段は、この適応的選択手段による以前の選択結果としての前記低周波帯域係数信号列出力に基づいて、二値領域か多値領域かを判定する。特に、処理時以前に生成される低周波係数値に基づいてフィルタ選択を行うので、プリスキャンや領域判定情報の伝送を必要としないという利点が生まれる。
【００３３】
本発明の好適な一態様である請求項５に拠れば、前記第１のフィルタ手段は、前記奇数番信号系列と偶数番信号系列の夫々に対して、第１のリフティング処理を行う第１リフティング回路と、この第１リフティング回路の後段に設けられ第２のリフティング処理を行う第２リフティング回路とを有し、
前記適応的選択手段は、第１と第２の適応的選択回路を有し、
前記第１の適応的選択回路は、前記第１のリフティング回路の出力に対して適応的選択動作を行い、
前記第２のリフティング回路は、前記第１の適応的選択回路によって選択された結果に対して前記第２のリフティング処理を行い、
前記第２の適応的選択回路は、前記第２のリフティング回路によりリフティング処理された結果に対して適応的選択動作を行うことを特徴とする。
【００３８】
上記課題は、以下の構成のデジタル信号処理装置によっても達成される。即ち、請求項６に記載の、入力信号系列から所定の周波数帯域の信号を得るディジタル信号処理装置は、
入力信号系列を奇数番信号系列と偶数番信号系列に分離する信号系列分離手段と、
前記奇数番信号系列或いは偶数番信号系列にリフティング処理を用いたフィルタ処理を施すことにより、所定の周波数帯域の係数信号列を生成する第１のフィルタ手段と、
前記リフティング処理される信号系列に対して、前記第１のフィルタ手段が用いるリフティング処理とは異なるフィルタ処理を施すことにより、前記所定の周波数帯域の係数信号列を生成する第２のフィルタ手段と
前記第１、第２フィルタ手段で得られる複数の係数信号列のいずれか一方を適応的に選択して出力する適応的選択手段とを具備することを特徴とする。
【００４３】
尚、請求項１１のように、前記所定の周波数帯域は例えば高周波帯域である。
【００４４】
上記の課題は、上述の信号処理装置に組み込まれた信号処理方法、更には、その方法を実現するコンピュータプログラムを記憶する記憶媒体によっても達成される。
【００４５】
【発明の実施形態】
〈第１実施形態〉
以下、本発明を代表する一実施形態について図面を用いて説明する。
【００４６】
図６は本発明の第１の実施形態を実行するディジタル信号処理装置のブロック図を示したものである。
【００４７】
同図に於いて１０１は偶数番サンプルを取出すサンプリング回路、１０２は奇数番サンプルを取出すサンプリング回路、１０３，１０５，１１１はフィルタ回路、１０４，１０６，１１２は加算器、１０７は２値／多値判定回路、１０８は信号入力端子、１０９，１１０は信号出力端子、１１３はセレクタである。
【００４８】
図６に示した本実施形態を実行するディジタル信号処理装置は、信号入力端子１０８から入力される信号x(n)（nは0から2m-1までとする）を、適応的に離散ウェーブレット変換し、低周波帯域と高周波帯域における２つの係数（以下、「低周波帯域出力係数」、「高周波帯域出力係数」と呼ぶ）を生成して、夫々を、端子１０９と１１０から出力するものである。通常有限の信号系列を離散ウェーブレット変換する場合には信号系列の両端で信号の折り返しが必要になる。ここでは説明を簡略化するため、信号系列両端で必要となる特殊処理は装置外部で行われており、そのように入力信号系列が構成されているものと仮定する。
【００４９】
本装置の変換対象画像は、自然画像、２値／多値混在画像、さらに２値画像とする。即ち、自然画像、２値／多値混在画像、さらに２値画像が、順不同に端子１０８から入力される。尚、２値領域は輝度レベル0か255で構成されるものとする。
【００５０】
以下、図６のブロック図を用いて、本実施形態における各部の動作を詳細に説明する。
【００５１】
まず、信号入力端子１０８から入力される信号x(n)は、偶数番サンプリング回路１０１と奇数番サンプリング回路１０２により２つの系列に分けられる。偶数番サンプリング回路１０１は入力信号x(n)の偶数番目のサンプル、即ち、x(2k)（k=0〜m-1）を取り出す。また、奇数番サンプリング回路１０２は入力信号x(n)の奇数番目のサンプル、即ち、x(2k+1)（k=0〜m-1）を取り出す。
【００５２】
フィルタ回路１０３は、
【００５３】
[EQ7]

【００５４】
のフィルタ演算を行う、即ち、偶数番のサンプル系列からのx(2k)とx(2k+2)とを用いて、
[EQ8]

【００５５】
の演算を行い、その演算結果を加算器１０４に出力する。加算器１０４は奇数番サンプリング回路１０２の出力x(2k+1)とフィルタ回路１０３の出力（[EQ8]の出力）の和を求め出力する。従って、この加算器１０４の出力は[EQ6]に示すd(k)に等価である。
一方、フィルタ回路１０５は、
【００５６】
[EQ9]

【００５７】
の演算を、即ち、加算器１０４の出力系列からd(k-1)とd(k)を用いて、
[EQ10]

【００５８】
を求めて加算器１０６に出力する。加算器１０６は、フィルタ回路１０５の出力と、偶数番サンプリング回路１０１の出力x(2k)との和を求め、出力する。この加算器１０６の出力は[EQ5]に示すr(k)に相当する。図４と比較しても明らかなように、上述のフィルタ１０３，１０５と加算器１０４，１０６による処理は５×３フィルタの演算そのものである。これにより、５×３フィルタによる低周波帯域の係数r(k)がセレクタ１１３の端子ａに、高周波帯域の係数d(k)が同じく端子ｂに入力される。
一方、フィルタ回路１１１は、偶数番サンプル系列から−x(2k)を求めて、これを加算器１１２に出力する。加算器１１２は、奇数番サンプリング回路１０２の出力x(2k+1)とフィルタ回路１１１の出力−x(2k)の和を求め、セレクタ１１３に出力する。これにより、偶数番サンプルと奇数番サンプルの差分がセレクタ１１３の入力端子ｄに入力される。一方、サンプリング回路１０１の出力x(2k)はセレクタの入力端子ｃにも供給されている。かくして、セレクタ１１３が各端子において入力する信号は、
【００５９】
端子ａ：フィルタ処理結果の低周波帯域の係数、即ち、r(k)
端子ｂ：フィルタ処理結果の高周波帯域の係数、即ち、d(k)
端子ｃ：偶数番サンプル、即ち、x(2k)
端子ｄ：偶数番サンプルと奇数番サンプルの差分、即ち、x(2k+1)−x(2k)
となる。
【００６３】
セレクタ１１３は、所謂ホールドタイプのセレクタである。即ち、出力は前回の入力信号を選択した結果を維持することができる。このようなホールドタイプのセレクタは例えばクロック同期のセレクタにより簡単に実現できる。
【００６４】
図６の信号処理装置において、セレクタ１１３の出力端子配列を、１０９端子に低周波帯域係数出力が、１１０端子に高周波帯域係数出力が現れるように配置されている。２値／多値判定回路１０７は、この１０９端子の低周波帯域係数出力を入力して、信号系列x(n)の像域判定を行う。判定回路１０７の出力である像域判定信号B/Mの値が、“１”であれば２値領域であると判断したことを、また、“０”であれば多値領域であると判断したことを示している。像域判定信号B/Mはセレクタ１１３の動作を制御する。
【００６５】
図７，図８に、セレクタ１１３の一般的な動作を示す。即ち、図７に拠れば、判定回路１０７が二値判定(B/M=1)を出力すれば、入力端子ｃの信号が出力端子１０９に現れ、入力端子ｄの信号が出力端子１１０に現れる。また、図８に拠れば、判定回路１０７が多値判定(B/M=0)を出力すれば、入力端子ａの信号が出力端子１０９に現れ、入力端子ｂの信号が出力端子１１０に現れる。
【００６６】
判定回路１０７の動作を更に説明する。
【００６７】
上述のように、セレクタ１１３の出力は２値／多値判定回路１０７の出力する像域判定信号B/Mに応じて切り替わる。しかしながら、像域判定信号B/Mが０または１いずれの場合であっても、入力系列が２値領域、即ち、０か２５５の値しか出現しない場合には、低周波帯域の係数として出力端子１０９に現れる信号は、次の集合Ｖの１３個の要素のいずれかである。
【００６８】
[EQ11]
V = {-64,-32,0,32,64,96,128,159,191,223,255,287,319}
【００６９】
そこで、判定回路１０７を、低周波帯域の係数値（即ち、端子１０９の信号）が集合Ｖに属する値であることが所定の回数だけ連続して起こった場合には、判定信号B/Mを、
【００７０】
B/M = 1
【００７１】
とし、上記事象が認識できていない場合には
B/M =0
【００７２】
を出力するように設定する。即ち、判定回路１０７が２値領域を認識すると、セレクタ１１３は、入力端子ｃ，ｄの接続を、それぞれ低周波・高周波帯域の係数として選択し、また、多値領域であると判断した場合には、入力端子ａ，ｂの接続を、それぞれ低周波・高周波帯域の係数として選択して出力する。
以上の動作により、画像中の２値領域／多値領域に応じてフィルタを選択して作られた低周波帯域係数出力、高周波帯域係数出力が信号出力端子１０９、信号出力端子１１０からそれぞれ出力される。
【００７３】
〈第２実施形態〉
第１実施形態は、５×３フィルタにより生成した低周波帯域の係数の値に基づいて２値領域・多値領域を判定する方法を採用した。また、ここでの２値領域判定条件は低周波帯域の係数値が所定回数連続してＶに属するということを、２値領域判定の条件として採用していた。しかしながら、この判定条件のため、変換処理が多値領域から２値領域に移っても直ぐには２値領域と判定されず、判定の遅れが生じる。
【００７４】
判定遅れの例として、図９のように変換対象となる系列x(n)が、ある時点ｎ＝ｉで多値領域から２値領域へ、また、時点ｎ＝ｉ＋８で、２値領域から多値領域へと推移する場合を考える。
【００７５】
５×３フィルタの場合、ローパスフィルタは５タップであるため、２値領域に入った段階では、x(i)を中心としてフィルタ処理することを考えると、図９中で、ローパスフィルタ１が系列x(n)を処理することとなり、したがって、端子１０９の低周波帯域出力係数は集合Ｖに属するとは限らない。フィルタすべてが２値領域に属するようになる時点（図中、ローパスフィルタ２が系列x(n)を処理する時点）では、低周波帯域出力係数がＶに属するようになる。この状態が一定回数連続して発生した場合に、第１実施形態の判定回路１０７は、２値領域と判定しているので、実際は２値領域であっても多値領域と判定したままとなり、判定の遅れが生じるのである。
【００７６】
また、図９中において、ローパスフィルタ３のように多値領域の信号系列データがかかってしまえば、端子１０９の低周波帯域出力係数はＶに属さなくなる。
したがって、２値領域が十分に長く連続する場合でなければ、即ち、上記所定回数以上二値領域が連続して発生しなければ、２値領域判定が有効にならない。
【００７７】
この第２実施形態においては、２値／多値判定を各リフティングステップ毎に設け、判定遅れの改善を図ったものである。
【００７８】
図１０は、本発明の第２の実施形態を実行するディジタル信号処理装置のブロック図を示したものである。
【００７９】
同図に於いて、３０１は偶数番サンプリング回路、３０２は奇数番サンプリング回路、３０３，３０５，３１１はフィルタ回路、３０４，３０６，３１２は加算器、３０７，３１６は２値／多値判定回路、３０８は信号入力端子、３０９，３１０は信号出力端子、３１３，３１８はマッピング回路、３１４，３１７はセレクタ、３１５は遅延回路である。尚、サンプリング回路３０１，３０２、フィルタ回路３０３，３０５，３１１の夫々の単独の動作は、前述の第１実施形態のサンプリング回路１０１，１０２、フィルタ回路１０３，１０５，１１１と同じである。
【００８０】
図１０に示した第２実施形態に係るディジタル信号処理装置は信号入力端子３０８から入力される信号x(n)（n=0〜2m-1）を、適応的に離散ウェーブレット変換し、低周波帯域と高周波帯域の２つの係数を生成して、端子３０９，３１０から出力するものである。通常、有限の信号系列を離散ウェーブレット変換する場合には信号系列の両端で信号の折り返しが必要になる。第２実施形態では、説明を簡略化するため、第１実施形態と同じように、信号系列両端で必要な特殊処理は装置外部で行われて、入力信号系列が構成されているものと仮定する。
【００８１】
本装置の変換対象画像は、第一の実施形態と同じく、自然画像、２値／多値混在画像、２値画像とし、２値領域は輝度レベル０か２５５で構成されるものとする。
【００８２】
以下、図３のブロック図を用いて、第２実施形態における各部の動作を詳細に説明する。
【００８３】
まず、信号入力端子３０８から入力される信号x(n)は、偶数番サンプリング回路３０１と奇数番サンプリング回路３０２により２つの系列に分けられる。偶数番サンプリング回路３０１は入力信号x(n)の偶数番目のサンプルx(2k)（ｋ=0〜ｍ-1）を取り出す。また、奇数番サンプリング回路３０２は入力信号x(n)の奇数番目のサンプルx(2k+1)（ｋ=0〜ｍ-1）を取り出す。
【００８４】
フィルタ回路３０３は、偶数番のサンプル系列からx(2k)とx(2k+2)を用いて、
【００８５】
[EQ12]

【００８６】
の演算を行い、演算結果を加算器３０４に出力する。加算器３０４は奇数番サンプリング回路３０２の出力x(2k+1)とフィルタ回路３０３の出力の和を求め出力する。この加算器３０４の出力は前述の[EQ6]に示すd(k)に相当する。
一方、フィルタ回路３１１は偶数番のサンプル系列から−x(2k)を求めて加算器３１２に出力する。加算器３１２はフィルタ回路３１１の出力値と奇数番サンプリング回路３０２の出力x(2k+1)の和（即ち、x(2k+1)−x(2k)）を求めて、マッピング回路３１３に出力する。
【００８７】
加算器３１２の出力値x(2k+1)−x(2k)が、集合Ｖ'
【００８８】
[EQ13]
Ｖ'＝{-255, 0, 255}
【００８９】
に属するのは、x(2k)，x(2k+1)が共に０または２５５である場合のみである。ここで、出力値x(2k+1)−x(2k)の正負の符号を取り除いても、合成処理側で判断できるため、マッピング回路３１３で、“−２５５”を“２５５”に置き換えることにより、完全再構成（即ち、ロスレス）の性質を残したまま冗長性を除くことができる。
２値／多値判定回路３０７は、サンプリング回路３１０出力の偶数番サンプルx(2k)を調べ、２値領域か多値領域かを判断し、判定結果に応じてセレクタ３１４の動作を制御する。入力系列が２値領域の場合、x(2k)は０か２５５の値しか出現しない。そこで、x(2k)が０か２５５である場合には、判定回路３０７は２値領域であると判断して、入力端子ｄに入力される信号を選択するように、制御信号B/Mをセレクタ３１４に出力する。また、上記条件が満たされない場合には、多値領域であると判断して、判定回路３０７は、入力端子ｂから入力される信号を選択して出力するように制御信号B/Mをセレクタ１１３に送る。
【００９０】
セレクタ３１４は、２値／多値判定回路３０７からの制御信号B/Mに応じて、入力端子ｂから入力される信号か、入力端子ｄから入力される信号のいずれか一方を選択して、マッピング回路３１８並びにフィルタ回路３０５に出力する。
【００９１】
マッピング回路３１８は、第２実施形態を実行するディジタル信号処理装置を、２次元のウエーブレット変換に用いる場合に必要となるものであって、水平または垂直方向のいずれか一方の方向に既に１次元変換を適用して得られた係数（即ち、セレクタ３１４の出力係数）に、他の方向に再適用する場合のみに機能するもので、セレクタ３１４の出力係数において、“１２８”と“２５５”の入れ替えを行う。この操作によりＭＳＢプレーンに２値情報が集められるため、伝送の早期段階での２値領域の再生画質向上を図ることができる。
【００９２】
フィルタ回路３０５は、第１実施形態と同じように、セレクタ３１４の出力系列からd(k−１)とd(k)を用いて、
【００９３】
[EQ14]

【００９４】
を求めて加算器３０６に出力する。加算器３０６は、フィルタ回路３０５の出力と偶数番サンプリング回路３０１の出力x(2k)の和を求め、セレクタ３１７の入力端子ｃに出力する。
一方、遅延回路３１５は偶数番サンプリング回路３０１の出力x(2k)を遅延させ、x(2k-2)を２値／多値判定回路３１６に出力する。２値／多値判定回路３１６は遅延回路３１５の出力するx(2k-2)の値を調べ、x(2k-2)の値が“０”か“２５５”である場合には、２値領域であると判断して、入力端子ａで入力される信号を選択して出力するよう制御信号B/Mをセレクタ３１７に送る。また、この条件が満たされない場合には多値領域であると判断して、入力端子ｃから入力される信号を選択して出力するように制御信号B/Mをセレクタ３１７に送る。セレクタ３１７は２値／多値判定回路３１６からの制御信号に応じて、入力端子ａから入力される信号か、入力端子ｃから入力される信号のいずれか一方を選択して出力する。
【００９５】
以上の動作により、画像中の２値領域／多値領域に応じてフィルタを選択して作られた低周波帯域係数出力と高周波成分帯域係数出力とが、夫々、信号出力端子３０９、信号出力端子３１０から出力される。
【００９６】
上記第１実施形態及び第２実施形態では、その信号処理回路の出力を２つとし、一方を低周波帯域係数出力と、他方を高周波帯域係数出力とした。この結果、第１実施形態と第２実施形態の信号処理回路を、従来の図４の信号処理回路を用いている回路基板において、その従来の信号処理回路の代わりに置き換えることができる。
【００９７】
なお、第１実施形態と第２実施形態による分解処理に対応する合成処理は上述の処理を逆順に行うものであり、図５に示した従来の合成処理からも容易にわかるので説明を省略する。
【００９８】
〈その他の実施形態〉
本発明は上述した実施形態に限定されるものではない。
【００９９】
上述の第１，第２実施形態では、低周波帯域出力係数と高周波帯域出力係数の両方を選択する構成を説明したが、本発明はこれに限られず、高周波帯域出力係数のみ、或いは低周波帯域出力係数のみを選択出力するように変更することも可能である。
【０１００】
例えば第１、第２の実施形態に於いては、５×３フィルタをベースとした適応的離散ウェーブレット変換を示したが、２×１０，２×６，９×７フィルタといった、その他のフィルタをベースとして適応的な離散ウェーブレット変換を構成しても全く構わない。
【０１０１】
また、変換対象の画像は１画素８ビットの画像であるとして説明したが、８ビット以上の画像にも適用しても構わないことは言うまでもない。同様にカラー画像への適応、静止画像以外でも音声信号、動画像への適用も本発明の範疇に含まれる。
【０１０２】
また、上述の実施形態においては２値／多値領域判定をベースとしてフィルタ処理の切り替えを行ったが、本発明はこれに限定されるものでなく、その他、例えば、低周波帯域の係数の分散によってフィルタを切り替えたり、係数値の連続性に着目してフィルタの切り替えを行っても構わない。
【０１０３】
なお、本発明は複数の機器（例えばホストコンピュータ、インターフェース機器、リーダ、プリンタ等）から構成されるシステムの一部として適用しても、１つの機器（例えば複写機、ファクシミリ装置、デジタルカメラ等）からなる装置の１部に適用してもよい。
【０１０４】
また、本発明は上記実施形態を実現するための装置及び方法のみに限定されるものではなく、上記システム又は装置内のコンピュータ（ＣＰＵあるいはＭＰＵ）に、上記実施形態を実現するためのソフトウエアのプログラムコードを供給し、このプログラムコードに従って上記システムあるいは装置のコンピュータが上記各種デバイスを動作させることにより上記実施形態を実現する場合も本発明の範疇に含まれる。
【０１０５】
またこの場合、前記ソフトウエアのプログラムコード自体が上記実施形態の機能を実現することになり、そのプログラムコード自体、及びそのプログラムコードをコンピュータに供給するための手段、具体的には上記プログラムコードを格納した記憶媒体は本発明の範疇に含まれる。
【０１０６】
この様なプログラムコードを格納する記憶媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【０１０７】
また、上記コンピュータが、供給されたプログラムコードのみに従って各種デバイスを制御することにより、上記実施形態の機能が実現される場合だけではなく、上記プログラムコードがコンピュータ上で稼動しているＯＳ（オペレーティングシステム）、あるいは他のアプリケーションソフト等と共同して上記実施形態が実現される場合にもかかるプログラムコードは本発明の範疇に含まれる。
【０１０８】
更に、この供給されたプログラムコードが、コンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上記実施形態が実現される場合も本発明の範疇に含まれる。
【０１０９】
【発明の効果】
以上説明した様に本発明によれば、離散ウェーブレット変換を簡単なフィルタリフティングステップに分解して実装し、それぞれのリフティングステップにおいて、各時点での低周波帯域信号から最適なフィルタを選択して適用することにより、プリスキャンを行わず、画像の局所的な性質に応じた効率の良いサブバンド分解を行うディジタル信号処理装置および方式および記憶媒体を実現することができる。
【図面の簡単な説明】
【図１】 一般的な２次元離散ウェーブレット変換の対象となる画像の一例を示す図である。
【図２】 図１の画像を低周波帯域と高周波帯域との分解した様子を模式的に示す図である。
【図３】 図２の分解された画像を更に分解する様子を模式的に示す図である。
リフティングを用いた５×３フィルタによる分解処理のブロック図である。
【図４】 従来技術に係る、リフティングを用いた５×３フィルタによる合成処理のブロック図である。
【図５】 図の処理回路により変換された信号系列を復元する処理のブロック図である。
【図６】 本発明に係わる第１の実施形態の信号処理装置のブロック図である。
【図７】 第１の実施形態の信号処理装置に用いられているセレクタの動作を示す図である。
【図８】 第１の実施形態の信号処理装置に用いられているセレクタの動作を示す図である。
【図９】 第１実施形態の領域判定の遅れを示す図である。
【図１０】 本発明に係わる第２の実施形態の信号処理装置のブロック図である。
【符号の説明】
１０８，５０７，３０８ 信号入力端子
１０１，５０１，３０１ 偶数番サンプリング回路
１０２，５０２，３０２ 奇数番サンプリング回路
１０３，１０５，１１１，５０３，５０５，３０３，３０５，３１１ フィルタ回路
１０４，１０６，１１２，５０４，５０６，３０４，３０６，３１２ 加算器
１０７，３０７，３１６ ２値／多値判定回路
１１３，３１４，３１７ セレクタ
３１５ 遅延回路
３１３，３１８ マッピング回路、
１０９，１１０，５０８，５０９，３０９，３１０ 信号出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital signal processing apparatus and method, and a storage medium storing the method.
[0002]
[Prior art]
An image contains a great deal of information, and an enormous amount of data becomes a problem in its storage and transmission. Therefore, at the time of storage / transmission, high-efficiency encoding is used that reduces the amount of data by removing the redundancy of the image, or by adding an operation to the pixel value to such an extent that it is difficult to visually recognize.
[0003]
In recent years, image coding methods using discrete wavelet transform have been actively studied because they have a high entropy reduction effect and are suitable for stepwise transmission of images. The wavelet transform is regarded as an effective data analysis tool, and is widely used for scalable image coding aiming at high image quality at a low bit rate.
[0004]
A lifting scheme has been proposed by W. Swelden et al. As a method for implementing wavelet transform simply and at high speed. The lifting method is a method in which the discrete wavelet transform is decomposed and implemented into simple filter lifting steps, and it is known that the calculation cost and the memory cost can be reduced by this method.
[0005]
As an example of a conventional discrete wavelet transform, an equation of a discrete wavelet transform using a 5 × 3 filter for a digital signal sequence x (n) is shown below.
[0006]
[EQ1]

[0007]
[EQ2]

[0008]
As is well known, r (n) is a coefficient representing the degree of smoothing, and thus represents a coefficient of the low frequency band output, and d (n) is a coefficient representing the degree of detail, and therefore Represents the coefficient of high frequency band output.
The above [EQ1] and [EQ2] show the one-dimensional discrete wavelet transform processing. The two-dimensional discrete wavelet transform performs one-dimensional transformation sequentially in the horizontal and vertical directions. FIGS. 1 to 3 schematically show how the image to be converted is decomposed into four frequency bands (subbands) LL, LH, HL, and HH by two-dimensional discrete wavelet transform. Since the details are publicly known, the description is omitted in this specification.
[0009]
FIG. 4 is a block diagram when this 5 × 3 filter is configured using the lifting method.
[0010]
In the figure, 501 is a sampling circuit for extracting even-numbered samples, 502 is a sampling circuit for extracting odd-numbered samples, 503 and 505 are filter circuits, 504 and 506 are adders, 507 is a signal input terminal, 508, Reference numeral 509 denotes a signal output terminal. The digital signal series x (n) is sampled by the sampling circuits 501 and 502, respectively, with the sample x at even addresses. _e (= x (2n)) and odd address sample x _o (= x (2n + 1)), and two filter processes (Lifting Step 1 and Lifting Step 2 in the figure) are performed for each. When such lifting is used, the 5 × 3 filters [EQ1] and [EQ2] are modified as follows.
[0011]
[EQ3]

[0012]
[EQ4]

[0013]
When the above [EQ3] and [EQ4] are compared with the above-mentioned [EQ1] and [EQ2], it can be seen that the number of operations is reduced and the necessary data access is reduced. This inverse transformation can also be realized by a process symmetric to the conversion process.
FIG. 5 is a block diagram on the synthesis side, and it can be seen that the process is as simple as the disassembly process. The details of the synthesizing process procedure are well known and will not be described. In general, when the above-mentioned 5 × 3 filter is realized, it is generally possible to perform complete reconstruction by converting the integer into the following equation in consideration of rounding errors due to division.
[0014]
[EQ5]

[0015]
[EQ6]

[0016]
However, in the above formula, floor {X} represents the maximum integer not exceeding X.
[0017]
[Problems to be solved by the invention]
However, when a coding system that mainly encodes natural images is configured by conventional discrete wavelet transform, there is a problem that high compression performance cannot be realized for binary images and mixed images. This occurs when the filter used for the discrete wavelet transform does not match the characteristics of the image to be transformed.
[0018]
In other words, when a filter with a good entropy reduction effect is selected for a natural image, the image to be converted by the selected filter is different from the natural image, such as a binary image or a CG image. In such a case, a good entropy reduction effect cannot be obtained.
[0019]
As a technique for solving such a problem of filter incompatibility, there is a method in which characteristics are examined for each image or for each area divided from the image before conversion processing, and a filter appropriate for the characteristics is selected. Various proposals have been made, however, since pre-scanning for characteristic determination is required, there are problems of increased memory costs and complicated processing.
[0020]
Furthermore, when a filter is selected for each image, there is a problem that the selected filter cannot cope with local characteristics that specify the filter. Conversely, when an image is divided and a filter is selected for each region, the filter can cope with the local properties of the image, but the conversion efficiency decreases due to image segmentation, filter selection. Problems such as reduced compression performance due to information transmission
[0021]
Therefore, the conventional signal processing apparatus for discrete wavelet transform has not been sufficient to satisfy user requirements.
[0022]
The present invention has been made in view of the above-described problems, and pays attention to the fact that all discrete wavelet transforms can be decomposed into simple filter lifting steps by the lifting method. It is an object of the present invention to provide a digital signal processing apparatus and method and a storage medium for selecting and applying an optimum filter from a band signal.
[0023]
A second object of the present invention is to provide a digital signal processing apparatus and method and a storage medium for performing efficient subband decomposition that applies an appropriate filter according to the local nature of an image without performing pre-scanning. The purpose is to do.
[0024]
[Means for Solving the Problems]
In order to solve the above-described problem, a digital signal processing apparatus according to the present invention for decomposing an input signal sequence into two signals, a low frequency band signal and a high frequency band signal,
A signal sequence separating means for separating the input signal sequence into an odd signal sequence and an even signal sequence;
First filter means for generating a first low-frequency band coefficient signal sequence and a first high-frequency band coefficient signal sequence by performing a lifting process on each of the odd-numbered signal sequence and the even-numbered signal sequence; ,
Second filter means for generating a second low frequency band coefficient signal sequence and a second high frequency band coefficient signal sequence by applying a filter process different from the lifting process to each of the two signal series When,
One of the first low frequency band coefficient signal sequence and the second low frequency band coefficient signal sequence, one of the first high frequency band coefficient signal sequence and the second high frequency band coefficient signal sequence And adaptive selection means for respectively outputting low frequency band coefficient signal string output and high frequency band coefficient signal string output.
[0029]
An adaptive switching of the so-called wavelet filter output is realized.
[0030]
According to claim 2, which is a preferred aspect of the present invention, the first filter means performs a first lifting process and a second lifting for each of the odd signal sequence and the even signal sequence. Processing is performed in series.
[0031]
According to a third aspect of the present invention, the second filter means takes out one of the odd signal sequence and the even signal sequence and extracts the second low frequency band coefficient signal. The difference between the odd-numbered signal sequence and the even-numbered signal sequence is output to the adaptive selection means as the second high-frequency band coefficient signal sequence.
[0032]
According to claim 4, which is a preferred aspect of the present invention, the adaptive selection means is a binary region based on the low frequency band coefficient signal sequence output as a result of previous selection by the adaptive selection means. Or multi-value region. In particular, since filter selection is performed based on low frequency coefficient values generated before processing, there is an advantage that pre-scanning and area determination information transmission are not required.
[0033]
According to a fifth aspect of the present invention, the first filter means performs a first lifting process for each of the odd-numbered signal sequence and the even-numbered signal sequence. A circuit, and a second lifting circuit that is provided at a subsequent stage of the first lifting circuit and performs a second lifting process,
The adaptive selection means includes first and second adaptive selection circuits,
The first adaptive selection circuit performs an adaptive selection operation on an output of the first lifting circuit;
The second lifting circuit performs the second lifting process on the result selected by the first adaptive selection circuit;
The second adaptive selection circuit performs an adaptive selection operation on a result of the lifting process performed by the second lifting circuit.
[0038]
The above object can also be achieved by a digital signal processing device having the following configuration. That is, a digital signal processing apparatus according to claim 6 for obtaining a signal of a predetermined frequency band from an input signal sequence,
A signal sequence separating means for separating the input signal sequence into an odd signal sequence and an even signal sequence;
First filter means for generating a coefficient signal sequence of a predetermined frequency band by applying a filtering process using a lifting process to the odd signal sequence or the even signal sequence;
Second filter means for generating a coefficient signal sequence in the predetermined frequency band by applying a filter process different from the lifting process used by the first filter means to the signal sequence to be lifted;
And adaptive selection means for adaptively selecting and outputting any one of a plurality of coefficient signal sequences obtained by the first and second filter means.
[0043]
As in the eleventh aspect, the predetermined frequency band is, for example, a high frequency band.
[0044]
The above-described problems are achieved by a signal processing method incorporated in the above-described signal processing apparatus, and also by a storage medium that stores a computer program that implements the method.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
<First Embodiment>
Hereinafter, an embodiment representing the present invention will be described with reference to the drawings.
[0046]
FIG. 6 shows a block diagram of a digital signal processing apparatus for executing the first embodiment of the present invention.
[0047]
In the figure, 101 is a sampling circuit for taking out even-numbered samples, 102 is a sampling circuit for taking out odd-numbered samples, 103, 105, and 111 are filter circuits, 104, 106, and 112 are adders, and 107 is binary / multi-valued. The determination circuit 108 is a signal input terminal, 109 and 110 are signal output terminals, and 113 is a selector.
[0048]
The digital signal processing apparatus for executing this embodiment shown in FIG. 6 adaptively performs discrete wavelet transform on a signal x (n) (n is 0 to 2m−1) input from the signal input terminal 108. Then, two coefficients in the low frequency band and the high frequency band (hereinafter referred to as “low frequency band output coefficient” and “high frequency band output coefficient”) are generated and output from terminals 109 and 110, respectively. . Usually, when a discrete wavelet transform is performed on a finite signal sequence, it is necessary to wrap the signal at both ends of the signal sequence. Here, in order to simplify the explanation, it is assumed that special processing required at both ends of the signal sequence is performed outside the apparatus, and that the input signal sequence is configured as such.
[0049]
The conversion target image of this apparatus is a natural image, a binary / multi-value mixed image, and a binary image. That is, a natural image, a binary / multi-value mixed image, and a binary image are input from the terminal 108 in any order. The binary area is assumed to be composed of luminance levels 0 or 255.
[0050]
Hereinafter, the operation of each unit in the present embodiment will be described in detail with reference to the block diagram of FIG.
[0051]
First, the signal x (n) input from the signal input terminal 108 is divided into two series by the even-numbered sampling circuit 101 and the odd-numbered sampling circuit 102. The even-numbered sampling circuit 101 takes out even-numbered samples of the input signal x (n), that is, x (2k) (k = 0 to m−1). The odd-numbered sampling circuit 102 takes out odd-numbered samples of the input signal x (n), that is, x (2k + 1) (k = 0 to m−1).
[0052]
The filter circuit 103
[0053]
[EQ7]

[0054]
Filter, i.e., using x (2k) and x (2k + 2) from the even-numbered sample series,
[EQ8]

[0055]
The calculation result is output to the adder 104. The adder 104 calculates and outputs the sum of the output x (2k + 1) of the odd-numbered sampling circuit 102 and the output of the filter circuit 103 (output of [EQ8]). Therefore, the output of the adder 104 is equivalent to d (k) shown in [EQ6].
On the other hand, the filter circuit 105
[0056]
[EQ9]

[0057]
That is, using d (k-1) and d (k) from the output sequence of the adder 104,
[EQ10]

[0058]
Is output to the adder 106. The adder 106 calculates and outputs the sum of the output of the filter circuit 105 and the output x (2k) of the even-numbered sampling circuit 101. The output of the adder 106 corresponds to r (k) shown in [EQ5]. As is apparent from comparison with FIG. 4, the processing by the filters 103 and 105 and the adders 104 and 106 described above is the calculation itself of the 5 × 3 filter. Thus, the low frequency band coefficient r (k) by the 5 × 3 filter is input to the terminal a of the selector 113 and the high frequency band coefficient d (k) is also input to the terminal b.
On the other hand, the filter circuit 111 obtains −x (2k) from the even-numbered sample series and outputs this to the adder 112. The adder 112 calculates the sum of the output x (2k + 1) of the odd-numbered sampling circuit 102 and the output −x (2k) of the filter circuit 111 and outputs the sum to the selector 113. As a result, the difference between the even-numbered sample and the odd-numbered sample is input to the input terminal d of the selector 113. On the other hand, the output x (2k) of the sampling circuit 101 is also supplied to the input terminal c of the selector. Thus, the signal that the selector 113 inputs at each terminal is
[0059]
Terminal a: Low frequency coefficient of the filter processing result, that is, r (k)
Terminal b: high frequency band coefficient of the filter processing result, that is, d (k)
Terminal c: Even numbered sample, that is, x (2k)
Terminal d: Difference between even-numbered sample and odd-numbered sample, that is, x (2k + 1) −x (2k)
It becomes.
[0063]
The selector 113 is a so-called hold type selector. That is, the output can maintain the result of selecting the previous input signal. Such a hold type selector can be easily realized by, for example, a clock synchronous selector.
[0064]
In the signal processing apparatus of FIG. 6, the output terminal array of the selector 113 is arranged so that the low frequency band coefficient output appears at the 109 terminal and the high frequency band coefficient output appears at the 110 terminal. The binary / multi-level determination circuit 107 inputs the low frequency band coefficient output from the 109 terminal, and performs image area determination of the signal series x (n). If the value of the image area determination signal B / M, which is the output of the determination circuit 107, is “1”, it is determined that it is a binary area, and if it is “0”, it is determined that it is a multi-value area. It shows that. The image area determination signal B / M controls the operation of the selector 113.
[0065]
7 and 8 show a general operation of the selector 113. FIG. That is, according to FIG. 7, when the determination circuit 107 outputs a binary determination (B / M = 1), the signal at the input terminal c appears at the output terminal 109 and the signal at the input terminal d appears at the output terminal 110. . Further, according to FIG. 8, if the determination circuit 107 outputs a multi-value determination (B / M = 0), the signal at the input terminal a appears at the output terminal 109 and the signal at the input terminal b appears at the output terminal 110. .
[0066]
The operation of the determination circuit 107 will be further described.
[0067]
As described above, the output of the selector 113 is switched according to the image area determination signal B / M output from the binary / multilevel determination circuit 107. However, even if the image area determination signal B / M is 0 or 1, if the input series appears only in the binary area, that is, 0 or 255, the output terminal is output as a low frequency band coefficient. The signal appearing at 109 is any of the 13 elements of the next set V.
[0068]
[EQ11]
V = {-64, -32,0,32,64,96,128,159,191,223,255,287,319}
[0069]
Therefore, if the determination circuit 107 causes the low frequency band coefficient value (that is, the signal at the terminal 109) to be a value belonging to the set V continuously for a predetermined number of times, the determination signal B / M is ,
[0070]
B / M = 1
[0071]
If the above event is not recognized
B / M = 0
[0072]
Is set to output. That is, when the determination circuit 107 recognizes the binary region, the selector 113 selects the connection of the input terminals c and d as the low frequency and high frequency band coefficients, respectively, and determines that the input region is a multi-value region. Selects and outputs the connection of the input terminals a and b as the low frequency and high frequency band coefficients, respectively.
Through the above operation, the low frequency band coefficient output and the high frequency band coefficient output produced by selecting the filter according to the binary region / multi-value region in the image are output from the signal output terminal 109 and the signal output terminal 110, respectively. The
[0073]
Second Embodiment
The first embodiment employs a method of determining a binary region / multi-value region based on the value of a low frequency band coefficient generated by a 5 × 3 filter. In addition, the binary region determination condition here adopts that the low frequency band coefficient value belongs to V continuously for a predetermined number of times as the binary region determination condition. However, because of this determination condition, even if the conversion process shifts from the multi-value area to the binary area, it is not immediately determined as a binary area, and a determination delay occurs.
[0074]
As an example of the determination delay, the sequence x (n) to be converted as shown in FIG. 9 is changed from the multivalued region to the binary region at a certain time point n = i, and from the binary region at the time point n = i + 8. Consider the case of transition to a value region.
[0075]
In the case of a 5 × 3 filter, since the low-pass filter has 5 taps, considering that the filtering process is performed around x (i) at the stage of entering the binary region, the low-pass filter 1 is a series in FIG. x (n) is processed, and therefore the low frequency band output coefficient of the terminal 109 does not necessarily belong to the set V. At the time when all the filters belong to the binary region (in the figure, when the low-pass filter 2 processes the series x (n)), the low frequency band output coefficient belongs to V. When this state occurs continuously for a certain number of times, the determination circuit 107 according to the first embodiment determines that it is a binary region, so it is still determined as a multi-value region even if it is a binary region. A judgment delay occurs.
[0076]
Further, in FIG. 9, if multi-level signal series data is applied like the low-pass filter 3, the low frequency band output coefficient of the terminal 109 does not belong to V.
Therefore, if the binary area is not sufficiently long and continuous, that is, if the binary area does not continuously occur for the predetermined number of times or more, the binary area determination is not effective.
[0077]
In the second embodiment, binary / multilevel determination is provided for each lifting step to improve the determination delay.
[0078]
FIG. 10 shows the first aspect of the present invention. 2 1 is a block diagram of a digital signal processing apparatus that executes the embodiment of FIG.
[0079]
In the figure, 301 is an even number sampling circuit, 302 is an odd number sampling circuit, 303, 305 and 311 are filter circuits, 304, 306 and 312 are adders, 307 and 316 are binary / multi-value determination circuits, 308 is a signal input terminal, 309 and 310 are signal output terminals, 313 and 318 are mapping circuits, 314 and 317 are selectors, and 315 is a delay circuit. The single operations of the sampling circuits 301 and 302 and the filter circuits 303, 305, and 311 are the same as those of the sampling circuits 101 and 102 and the filter circuits 103, 105, and 111 of the first embodiment described above.
[0080]
The digital signal processing apparatus according to the second embodiment shown in FIG. 10 adaptively performs discrete wavelet transform on the signal x (n) (n = 0 to 2m−1) input from the signal input terminal 308, thereby reducing the low frequency. Two coefficients of a band and a high frequency band are generated and output from terminals 309 and 310. Normally, when a discrete wavelet transform is performed on a finite signal sequence, it is necessary to return signals at both ends of the signal sequence. In the second embodiment, in order to simplify the explanation, it is assumed that special processing necessary at both ends of the signal sequence is performed outside the apparatus and the input signal sequence is configured, as in the first embodiment. .
[0081]
As in the first embodiment, the conversion target image of this apparatus is a natural image, a binary / multi-valued mixed image, and a binary image, and the binary area is configured with a luminance level of 0 or 255.
[0082]
Hereinafter, the operation of each unit in the second embodiment will be described in detail with reference to the block diagram of FIG.
[0083]
First, the signal x (n) input from the signal input terminal 308 is divided into two series by the even-numbered sampling circuit 301 and the odd-numbered sampling circuit 302. The even-numbered sampling circuit 301 takes out even-numbered samples x (2k) (k = 0 to m−1) of the input signal x (n). The odd number sampling circuit 302 takes out odd numbered samples x (2k + 1) (k = 0 to m−1) of the input signal x (n).
[0084]
The filter circuit 303 uses x (2k) and x (2k + 2) from the even-numbered sample series,
[0085]
[EQ12]

[0086]
And the operation result is output to the adder 304. The adder 304 calculates and outputs the sum of the output x (2k + 1) of the odd-numbered sampling circuit 302 and the output of the filter circuit 303. The output of the adder 304 corresponds to d (k) shown in [EQ6] described above.
On the other hand, the filter circuit 311 obtains −x (2k) from the even-numbered sample series and outputs it to the adder 312. The adder 312 obtains the sum (ie, x (2k + 1) −x (2k)) of the output value of the filter circuit 311 and the output x (2k + 1) of the odd-numbered sampling circuit 302 and outputs the sum to the mapping circuit 313. To do.
[0087]
The output value x (2k + 1) −x (2k) of the adder 312 is the set V ′.
[0088]
[EQ13]
V '= {-255, 0, 255}
[0089]
Belongs to only when x (2k) and x (2k + 1) are both 0 or 255. Here, even if the sign of the output value x (2k + 1) −x (2k) is removed, it can be determined on the synthesizing process side. Therefore, the mapping circuit 313 replaces “−255” with “255”. Redundancy can be eliminated while retaining the complete reconstruction (ie lossless) nature.
The binary / multi-value determination circuit 307 examines the even-numbered sample x (2k) output from the sampling circuit 310, determines whether it is a binary region or a multi-value region, and controls the operation of the selector 314 according to the determination result. When the input series is a binary region, x (2k) only appears with a value of 0 or 255. Therefore, when x (2k) is 0 or 255, the determination circuit 307 determines that the input signal is input to the input terminal d and determines the control signal B / M to be a binary region. Output to the selector 314. If the above condition is not satisfied, the determination circuit 307 determines that it is a multi-value region, and the determination circuit 307 selects the signal input from the input terminal b and outputs the control signal B / M to the selector 113. Send to.
[0090]
The selector 314 selects either the signal input from the input terminal b or the signal input from the input terminal d in accordance with the control signal B / M from the binary / multilevel determination circuit 307, The data is output to the mapping circuit 318 and the filter circuit 305.
[0091]
The mapping circuit 318 is necessary when the digital signal processing apparatus for executing the second embodiment is used for two-dimensional wavelet conversion, and is already one-dimensional in either the horizontal or vertical direction. It functions only when the coefficient obtained by applying the transformation (that is, the output coefficient of the selector 314) is re-applied in the other direction. In the output coefficient of the selector 314, "128" and "255" Replace. By this operation, binary information is collected in the MSB plane, so that it is possible to improve the reproduction image quality of the binary area at an early stage of transmission.
[0092]
As in the first embodiment, the filter circuit 305 uses d (k−1) and d (k) from the output series of the selector 314, and
[0093]
[EQ14]

[0094]
Is output to the adder 306. The adder 306 calculates the sum of the output of the filter circuit 305 and the output x (2k) of the even-numbered sampling circuit 301 and outputs the sum to the input terminal c of the selector 317.
On the other hand, the delay circuit 315 delays the output x (2k) of the even-numbered sampling circuit 301 and outputs x (2k−2) to the binary / multilevel determination circuit 316. The binary / multilevel determination circuit 316 checks the value of x (2k-2) output from the delay circuit 315, and if the value of x (2k-2) is "0" or "255", the binary value The control signal B / M is sent to the selector 317 so as to select and output the signal input at the input terminal a. If this condition is not satisfied, it is determined that the region is a multi-value region, and a control signal B / M is sent to the selector 317 so as to select and output a signal input from the input terminal c. The selector 317 selects and outputs either the signal input from the input terminal a or the signal input from the input terminal c in accordance with the control signal from the binary / multilevel determination circuit 316.
[0095]
Through the above operation, the low frequency band coefficient output and the high frequency component band coefficient output produced by selecting the filter in accordance with the binary region / multi-value region in the image are the signal output terminal 309 and the signal output terminal, respectively. 310 is output.
[0096]
In the first and second embodiments, the signal processing circuit has two outputs, one of which is a low frequency band coefficient output and the other of which is a high frequency band coefficient output. As a result, the signal processing circuits of the first embodiment and the second embodiment can be replaced in place of the conventional signal processing circuit in the circuit board using the conventional signal processing circuit of FIG.
[0097]
Note that the synthesis process corresponding to the decomposition process according to the first embodiment and the second embodiment performs the above-described processes in reverse order, and can be easily understood from the conventional synthesis process shown in FIG. .
[0098]
<Other embodiments>
The present invention is not limited to the embodiment described above.
[0099]
In the first and second embodiments described above, the configuration for selecting both the low frequency band output coefficient and the high frequency band output coefficient has been described. However, the present invention is not limited to this, and only the high frequency band output coefficient or the low frequency band output coefficient is selected. It is also possible to change so that only the output coefficient is selectively output.
[0100]
For example, in the first and second embodiments, the adaptive discrete wavelet transform based on the 5 × 3 filter is shown, but other filters such as a 2 × 10, 2 × 6, and 9 × 7 filter are used. An adaptive discrete wavelet transform may be configured as a base at all.
[0101]
Further, although it has been described that the image to be converted is an image of 8 bits per pixel, it goes without saying that it may be applied to an image of 8 bits or more. Similarly, adaptation to color images and application to audio signals and moving images other than still images are also included in the scope of the present invention.
[0102]
In the above-described embodiment, the filter processing is switched based on the binary / multi-value region determination. However, the present invention is not limited to this, and for example, variance of low frequency band coefficients. The filter may be switched according to the above, or the filter may be switched by paying attention to the continuity of the coefficient values.
[0103]
Even if the present invention is applied as part of a system composed of a plurality of devices (for example, a host computer, interface device, reader, printer, etc.), a single device (for example, a copier, a facsimile machine, a digital camera, etc.) You may apply to one part of the apparatus which consists of.
[0104]
Further, the present invention is not limited only to the apparatus and method for realizing the above-described embodiment, and the software for realizing the above-described embodiment is stored in the computer (CPU or MPU) in the system or apparatus. The case where the above embodiment is realized by supplying a program code and causing the computer of the system or apparatus to operate the various devices according to the program code is also included in the scope of the present invention.
[0105]
In this case, the program code of the software itself realizes the functions of the above embodiment, and the program code itself and means for supplying the program code to the computer, specifically, the program code The stored storage medium is included in the category of the present invention.
[0106]
As a storage medium for storing such a program code, for example, a floppy disk, a hard disk, an optical disk, a magneto-optical disk, a CD-ROM, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used.
[0107]
The computer controls various devices according to only the supplied program code so that the functions of the above-described embodiment are realized, and the OS (operating system) on which the program code is running on the computer is also provided. In the case where the above embodiment is realized in cooperation with other application software or the like, such program code is also included in the scope of the present invention.
[0108]
Further, after the supplied program code is stored in the memory of the function expansion board of the computer or the function expansion unit connected to the computer, the program code is stored in the function expansion board or function expansion unit based on the instruction of the program code. A case in which the CPU or the like provided performs part or all of the actual processing and the above-described embodiment is realized by the processing is also included in the scope of the present invention.
[0109]
【The invention's effect】
As described above, according to the present invention, the discrete wavelet transform is decomposed and implemented in simple filter lifting steps, and an optimum filter is selected and applied from the low frequency band signal at each time point in each lifting step. By doing so, it is possible to realize a digital signal processing apparatus, method, and storage medium that perform efficient subband decomposition according to the local nature of an image without performing pre-scanning.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an example of an image that is a target of a general two-dimensional discrete wavelet transform.
FIG. 2 is a diagram schematically illustrating a state in which the image of FIG. 1 is decomposed into a low frequency band and a high frequency band.
FIG. 3 is a diagram schematically illustrating a state in which the decomposed image of FIG. 2 is further decomposed.
It is a block diagram of the decomposition | disassembly process by a 5x3 filter using lifting.
FIG. 4 is a block diagram of a synthesis process using a 5 × 3 filter using lifting according to the prior art.
FIG. 5 is a block diagram of processing for restoring a signal sequence converted by the processing circuit of FIG.
FIG. 6 is a block diagram of the signal processing apparatus according to the first embodiment of the present invention.
FIG. 7 is a diagram illustrating an operation of a selector used in the signal processing device according to the first embodiment.
FIG. 8 is a diagram illustrating an operation of a selector used in the signal processing device according to the first embodiment.
FIG. 9 is a diagram illustrating a delay in area determination according to the first embodiment.
FIG. 10 is a block diagram of a signal processing apparatus according to a second embodiment of the present invention.
[Explanation of symbols]
108,507,308 Signal input terminal
101, 501, 301 Even number sampling circuit
102, 502, 302 Odd number sampling circuit
103, 105, 111, 503, 505, 303, 305, 311 Filter circuit
104, 106, 112, 504, 506, 304, 306, 312 Adder
107, 307, 316 Binary / Multivalue Judgment Circuit
113, 314, 317 selector
315 delay circuit
313, 318 mapping circuit,
109, 110, 508, 509, 309, 310 Signal output terminal

Claims (17)

A digital signal processing device that decomposes an input signal sequence into two signals, a low frequency band signal and a high frequency band signal,
A signal sequence separating means for separating the input signal sequence into an odd signal sequence and an even signal sequence;
First filter means for generating a first low-frequency band coefficient signal sequence and a first high-frequency band coefficient signal sequence by performing a lifting process on each of the odd-numbered signal sequence and the even-numbered signal sequence; ,
Second filter means for generating a second low frequency band coefficient signal sequence and a second high frequency band coefficient signal sequence by applying a filter process different from the lifting process to each of the two signal series When,
One of the first low frequency band coefficient signal sequence and the second low frequency band coefficient signal sequence, one of the first high frequency band coefficient signal sequence and the second high frequency band coefficient signal sequence And an adaptive selection means for adaptively selecting and outputting as a low frequency band coefficient signal string output and a high frequency band coefficient signal string output, respectively. The first filter means performs a first lifting process and a second lifting process in series for each of the odd-numbered signal series and the even-numbered signal series. Digital signal processor. The second filter means takes out one of the odd number signal sequence and the even number signal sequence to form the second low frequency band coefficient signal sequence, and calculates a difference between the odd number signal sequence and the even number signal sequence. 3. The digital signal processing apparatus according to claim 2, wherein the digital signal processing apparatus outputs the second high-frequency band coefficient signal sequence to the adaptive selection unit. 2. The adaptive selection means determines whether it is a binary area or a multi-value area based on the low frequency band coefficient signal sequence output as a previous selection result by the adaptive selection means. 4. The digital signal processing device according to any one of items 1 to 3. The first filter means includes a first lifting circuit that performs a first lifting process for each of the odd-numbered signal sequence and the even-numbered signal sequence, and a second lifting circuit that is provided downstream of the first lifting circuit. A second lifting circuit for performing a lifting process,
The adaptive selection means includes first and second adaptive selection circuits,
The first adaptive selection circuit performs an adaptive selection operation on an output of the first lifting circuit;
The second lifting circuit performs the second lifting process on the result selected by the first adaptive selection circuit;
2. The digital signal processing apparatus according to claim 1, wherein the second adaptive selection circuit performs an adaptive selection operation on a result of the lifting process performed by the second lifting circuit. A digital signal processing apparatus for obtaining a signal of a predetermined frequency band from an input signal sequence,
A signal sequence separating means for separating the input signal sequence into an odd signal sequence and an even signal sequence;
First filter means for generating a coefficient signal sequence of a predetermined frequency band by applying a filtering process using a lifting process to the odd signal sequence or the even signal sequence;
A second filter unit that generates a coefficient signal sequence of the predetermined frequency band by applying a filter process different from the lifting process used by the first filter unit to the signal sequence to be lifted; A digital signal processing apparatus comprising: adaptive selection means for adaptively selecting and outputting any one of a plurality of coefficient signal sequences obtained by the first and second filter means. The first filter means performs a first lifting process and a second lifting process in series on each of the odd-numbered signal sequence and the even-numbered signal sequence, so that a first low frequency band coefficient is obtained. 7. The digital signal processing apparatus according to claim 6, wherein the signal sequence and the first high frequency band coefficient signal sequence are output. The second filter means takes out one of the odd signal sequence and the even signal sequence to form a second low frequency band coefficient signal sequence, and calculates a difference between the odd signal sequence and the even signal sequence. 7. The digital signal processing apparatus according to claim 6, wherein the digital signal processing apparatus outputs the high-frequency band coefficient signal string of 2 to the adaptive selection means. 7. The adaptive selection means determines whether it is a binary area or a multi-value area based on the low frequency band coefficient signal sequence output as a previous selection result by the adaptive selection means. A digital signal processing apparatus according to any one of claims 1 to 8. The first filter means includes a first lifting circuit that performs a first lifting process for each of the odd-numbered signal sequence and the even-numbered signal sequence, and a second lifting circuit that is provided downstream of the first lifting circuit. A second lifting circuit for performing a lifting process,
The adaptive selection means includes first and second adaptive selection circuits,
The first adaptive selection circuit performs an adaptive selection operation on an output of the first lifting circuit;
The second lifting circuit performs the second lifting process on the result selected by the first adaptive selection circuit;
The digital signal processing apparatus according to claim 6, wherein the second adaptive selection circuit performs an adaptive selection operation on a result of the lifting process performed by the second lifting circuit. The digital signal processing apparatus according to claim 6, wherein the predetermined frequency band is a high frequency band. A digital signal processing method for obtaining a signal of a predetermined frequency band from an input signal sequence,
A signal sequence separation step of separating the input signal sequence into an odd signal sequence and an even signal sequence;
A first filter step of generating a coefficient signal sequence of a predetermined frequency band by applying a filtering process using a lifting process to the odd signal sequence or the even signal sequence;
A second filtering step of generating a coefficient signal sequence of the predetermined frequency band by applying a filtering process different from the lifting process used in the first filtering step to the signal sequence to be lifted ;
An adaptive selection step of adaptively selecting and outputting any one of the plurality of coefficient signal sequences obtained in the first and second filter steps. The first filtering step performs a first lifting process and a second lifting process in series on each of the odd-numbered signal sequence and the even-numbered signal sequence, whereby a first low frequency band coefficient is obtained. 13. The digital signal processing method according to claim 12, wherein the signal sequence and the first high frequency band coefficient signal sequence are output. In the second filtering step, either one of the odd-numbered signal sequence and the even-numbered signal sequence is taken out as a second low-frequency band coefficient signal sequence, and a difference between the odd-numbered signal sequence and the even-numbered signal sequence is calculated. 13. The digital signal processing method according to claim 12, wherein the high-frequency band coefficient signal sequence is output to the adaptive selection step. 13. The adaptive selection step determines whether the region is a binary region or a multi-value region based on the low frequency band coefficient signal sequence output as a previous selection result by the adaptive selection step. 15. The digital signal processing method according to any one of 1 to 14. The digital signal processing method according to claim 12, wherein the predetermined frequency band is a high frequency band. A program storage medium for storing a computer program for executing the digital signal processing method according to claim 12 .

Images