JP3710969B2 - エレクトロルミネッセンス表示装置 - Google Patents
エレクトロルミネッセンス表示装置 Download PDFInfo
- Publication number
- JP3710969B2 JP3710969B2 JP28017999A JP28017999A JP3710969B2 JP 3710969 B2 JP3710969 B2 JP 3710969B2 JP 28017999 A JP28017999 A JP 28017999A JP 28017999 A JP28017999 A JP 28017999A JP 3710969 B2 JP3710969 B2 JP 3710969B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- display pixel
- power supply
- signal line
- drive power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ及び表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する。）素子を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えた表示装置の研究開発も進められている。
【０００３】
図３に、従来のＥＬ表示装置の表示画素近傍の平面図を示し、図４（ａ）に図３中のＡ−Ａ線に沿った断面図を示し、図４（ｂ）に図３中のＢ−Ｂ線に沿った断面図を示す。
【０００４】
図３に示すように、行方向（同図左右方向）に複数本延在したゲート信号線５１ａ，５１ｂと、列方向（同図上下方向）に複数本延在した駆動信号線５３ａ，５３ｂとが互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０が配置されている。
【０００５】
ゲート信号線５１ａ，５１ｂと駆動信号線５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０について図３及び図４に従って説明する。
【０００６】
スイッチング用ＴＦＴ３０は、ゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。絶縁性基板１０上に、能動層である多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称する。）を形成し、その上にゲート絶縁膜１２を介してゲート電極１１が形成されている。ゲート電極１１は、ゲート信号線５１ａに対して垂直に２つ突出した形状であり、いわゆるダブルゲート構造である。
【０００７】
また、ゲート信号線５１ａと並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介して下層に形成した容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、ソース１３ｓの一部を延在して成っており、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。
【０００８】
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース電極１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されたソース電極４３ｓと、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン電極４３ｄとから成る。
【０００９】
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１と、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。
【００１０】
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位がドレイン信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
【００１１】
なお、ＥＬ素子６０は、ＩＴＯ（Indium Thin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡＴＡ（4,4'-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-tris(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層６３、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あるいはマグネシウム・インジウム合金から成る陰極６７がこの順番で積層形成された構造である。
【００１２】
またＥＬ素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００１３】
【発明が解決しようとする課題】
ところで、図４のように、列方向に同じ色の表示画素を配列したいわゆるストライプ配列とした場合には、例えばパソコンのディスプレイとしては有効であるが、動画を表示するディスプレイとしては解像度が低いため有効ではないという欠点があった。
【００１４】
そこで、各色の表示画素がデルタ状に配列されたいわゆるデルタ配列とすることによりその欠点は解消する。
【００１５】
しかしながら、デルタ配列とすることにより、駆動信号線と駆動電源線とが交差してしまうことになる。
【００１６】
駆動信号線５２ａと駆動電源線５３ｂとは、これらの信号線を異なる層に形成するとそれらの製造工程が増えることになりコストの増大が生じてしまうことを防止するために、図４に示すように層間絶縁膜１７上の同層に同一のＡｌで形成されている。
【００１７】
そのため、１本の駆動電源線に同色の表示画素を接続すると、駆動電源線と駆動信号線とが交差して短絡してしまうという欠点があった。
【００１８】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、工程が増大することなく、解像度の高い表示が得られる表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の表示装置は、複数の表示画素を行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列された表示装置であって、前記第１及び第２の表示画素群の各表示画素と接続される信号配線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されているものである。
【００２０】
また、前記信号配線は、該信号配線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されている表示装置である。
【００２１】
また、前記表示画素は自発光素子を備え、前記信号配線は前記自発光素子に電流を供給する駆動電源線である表示装置である。
【００２２】
本発明の表示装置は、自発光素子と、該自発光素子に電流を供給するタイミングを制御するスイッチング用薄膜トランジスタと、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素と、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記自発光素子に供給する駆動電源線とを備えた表示装置であって、複数の前記表示画素を行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されており、前記駆動信号配線及び前記駆動電源線は、各線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されている表示装置である。
【００２３】
また、前記駆動電源線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されている表示装置である。
【００２４】
また、前記駆動信号配線は、前記第１及び第２の各表示画素群の隣接する表示画素間を列方向にのみ通過する表示装置である。
【００２５】
また、前記第１の画素群及び第２の画素群は、赤、緑、青色を呈する画素が周期的に配列されている表示装置である。
【００２６】
また、前記第１の画素群及び第２の画素群は、同一色を呈する画素が配列されている表示装置である。
【００２７】
また、前記駆動電源線は、１表示画素分以上蛇行している表示装置である。
【００２８】
更に、前記駆動信号線は、０．４表示画素分以上蛇行している表示装置である。
【００２９】
また、前記駆動電源線に交互に接続される表示画素の色が異なっている表示装置である。
【００３０】
更にまた、前記スイッチング用薄膜トランジスタから供給される信号を保持し、該信号を前記自発光素子駆動用薄膜トランジスタに供給するする保持容量を前記両薄膜トランジスタ間に備えており、前記スイッチング用薄膜トランジスタ、前記保持容量、前記駆動用薄膜トランジスタ及び前記自発光素子を形成する領域は、各表示画素領域において列方向の上から下に向かって配置されている表示装置である。
【００３１】
また、前記スイッチング用薄膜トランジスタのチャネル長方向は、前記ゲート信号線の延在方向に対して傾斜している表示装置である。
【００３２】
また、前記駆動用薄膜トランジスタのチャネル長方向は、前記駆動信号線及び前記駆動電源線に対して垂直である表示装置である。
【００３３】
また、前記スイッチング用薄膜トランジスタの能動層を成す半導体膜が、前記ゲート電極と複数回交差している表示装置である。
【００３４】
また、前記駆動信号線と、前記駆動電源線とは前記表示装置の表示領域内で非交差である表示装置である。
【００３５】
また、本発明の表示装置は、各々が所定の色を呈する複数の表示画素を周期的に行方向に配列し、該表示画素行を複数列設けると共に、隣接する行において表示画素が所定画素分だけ行方向にずれて配列された表示装置において、列方向に延びる信号配線は、行毎に異なる色の表示画素と接続されているものである。
【００３６】
また、前記表示画素は自発光素子を備え、前記信号配線は前記自発光素子に電流を供給する駆動電源線である表示装置である。
【００３７】
また、前記表示画素に駆動信号を供給する駆動信号配線を更に備え、該信号配線は行毎に同色の表示画素と接続されている表示装置ものである。
【００３８】
また、前記信号配線は、列方向及び行方向の隣接する表示画素を共に通過する表示装置である。
【００３９】
また、前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されている表示装置である。
【００４０】
また、前記自発光素子は、エレクトロルミネッセンス素子である表示装置である。
【００４１】
また、本発明の表示装置は、自発光素子と、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素を行方向に複数配置した第１及び第２の表示画素群が列方向に交互に配列されており、前記自発光素子駆動用薄膜トランジスタを介して電流を前記自発光素子に供給する駆動電源線が前記表示画素間の列方向に配置された表示装置であって、前記駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されているものである。
【００４２】
また、前記第２の表示画素群の各表示画素は、前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されている表示装置である。
【００４３】
また、前記駆動電源線は、前記所定表示画素分のずれに応じて蛇行して列方向に配置されている表示装置である。
【００４４】
【発明の実施の形態】
本発明をＥＬ表示装置に採用した場合について以下に説明する。
【００４５】
図１は有機ＥＬ表示装置の表示画素領域の平面図を示し、図２は図１中のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿った断面図を示す。
【００４６】
本実施の形態においては、ＥＬ表示装置に備えた各ＴＦＴ３０，４０は、ゲート電極をゲート絶縁膜を介して能動層の上層に設けたいわゆるトップゲート構造のＴＦＴであり、能動層としてａ−Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜を用いている。
【００４７】
図１に示すように、行方向（同図左右方向）にゲート信号線５１ａ，５１ｂ，５１ｃが複数本延在しており、列方向（同図上下方向）に駆動信号線５３ａ，５３ｂ，５３ｃが複数本延在している。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０が配置されている。
【００４８】
各ゲート信号線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
【００４９】
即ち、行方向に複数の表示画素が配列した第１の表示画素群と、同じく行方向に複数の表示画素が配列した第２の表示画素群とを備えており、その第２の表示画素群の各表示画素は、第１の表示画素群の各表示画素に対して所定表示画素分だけ行方向にずらせて配列されている。本実施の形態においては、同じ色の表示画素同士では概ね１．７表示画素分行方向にずらしている。
【００５０】
例えば、隣接するゲート信号線５１ａとゲート信号線５１ｂに注目すると、ゲート信号線５１ａに接続されている各表示画素と、ゲート信号線５１ｂに接続されている各表示画素とは、本実施の形態においては、同じ色の表示画素でみると、各ゲート信号線の延在方向に互いに概ね１．７表示画素分ずれて配置されている。また、ゲート信号線５１ａ及び駆動電源線５３ａに接続されたＲの表示画素を基準とすると、そのＲの表示画素と、ゲート信号線５１ｂと駆動電源線５３ａに接続されたＧの表示画素間においては概ね０．７表示画素分ずれている。また、隣接するゲート信号線５１ｂとゲート信号線５１ｃについてみても、ゲート信号線５１ｂに接続されている各表示画素と、ゲート信号線５１ｃに接続されている各表示画素とは互いに各ゲート信号線の延在方向に同じ色でみると、概ね１．７画素分ずれて配置されている。
【００５１】
また、各駆動信号線５２ａ，５２ｂ，５２ｃは、主として列方向に延在しており、同じ色の表示画素に接続されており、各行の表示画素の配列に応じて各行ごとに屈曲し左右に蛇行して配置されている。即ち、隣接する行方向の表示画素の所定画素分だけ屈曲して凹凸を繰り返しながら列方向に配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね０．４表示画素である。
【００５２】
また、各駆動電源線５３ａ，５３ｂ，５３ｃは列方向に配置されており、異なる色の表示画素に接続されており、各行の表示画素の配列に応じて各行の表示画素の右側及び左側に交互に所定の表示画素分すれて配置されている。即ち、駆動電源線５３ａに注目してみると、ゲート信号線５１ａに接続されたＲの表示画素の右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続され、続いて次の行のゲート信号線５１ｂに接続されたＧの表示画素の左側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続され、続いて更に次の行のゲート信号線５１ｃに接続されたＲの表示画素の右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続されており、各行の表示電極間であって各ゲート信号線と交差する箇所近傍においてはゲート信号線に対して概ね４５°傾斜して配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね１．２表示画素分である。なお、各駆動信号線５２ａ，５２ｂ，５２ｃと、各駆動電源線５３ａ，５３ｂ，５３ｃとは、Ａｌ等の導電材料から成っており、互いに短絡を防止するために交差しないように配置されている。
【００５３】
このように、いわゆるデルタ配列であって、各ゲート信号線に接続された表示画素群ごとに、各駆動電源線に異なる色の表示画素を接続することにより、駆動信号線と駆動電源線とが同層に形成されながらも交差することなく形成することが可能である。そのため、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示を得ることができる。
【００５４】
また、駆動電源線に一定の値で流れている電流をＥＬ素子駆動用ＴＦＴで制御して各色のＥＬ素子に電流を供給してＥＬ素子が発光するので、その駆動電源線に流れている電流値は一定であっても、異なる色の表示画素のＥＬ素子駆動用ＴＦＴ４０に同一の駆動電源線を接続することが可能であることから、デルタ配列でありながら、駆動信号線と駆動電源線とが同層で交差しないで形成することを可能とした。
【００５５】
更に、各ゲート信号線５１ａ，５１ｂ，５１ｃは、その一部に突出部が形成されており、その突出部がゲート電極１１である。このゲート電極１１の主たる延在方向は各ゲート信号線の延在方向に対して非直角方向である。即ち、ゲート信号線に対して傾斜した方向に突出して延在している。ここで、ゲート電極の主たる延在方向とは、ゲート電極の延在方向の長さが最も長い部分の延在方向をいうものとし、図１の場合のように、ゲート信号線から一部が下方向に突出しており、その先の部分が右斜め下もしくは左斜め下方向に延在している場合には、この延在しているゲート電極の長さの割合が最も大きい右斜め下又は左斜め下方向に延在している部分の延在方向をいうものとする。即ち、図１の場合、ゲート電極の主たる延在方向は、ゲート信号線に対して概ね４５°右下方向又は左下方向である。
【００５６】
以下に、ゲート信号線５１ａと駆動信号線５２ａに接続された表示画素に形成されたスイッチング用ＴＦＴ３０、ＥＬ素子駆動用ＴＦＴ４０及びＥＬ表示素子６０について説明する。
【００５７】
スイッチング用ＴＦＴ３０は、一部が突出して右斜め方向に延在したゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号、例えば映像信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。なお、基板１０上に、スイッチング用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３と容量電極５５が同時に形成され、その上にゲート絶縁膜１２を介して保持容量電極線５４がゲート電極１１と同じ材料で同時に形成されている。
【００５８】
このスイッチング用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３は、「Ｕ」の字状に配置されゲート電極１１と２回交差しており、その交差部においてチャネル１３ｃを構成しており、いわゆるダブルゲート構造を成している。
【００５９】
この各チャネル１３ｃのチャネル長方向はゲート電極１１に対して直交して配置されているので、ゲート電極１１と同様にゲート信号線５１ａに対して概ね４５°の斜め方向に配置されている。
【００６０】
このため、能動層のｐ−Ｓｉ膜を非晶質シリコン膜にレーザ光を照射して多結晶化する際の線状のレーザ光の長軸方向が、ゲート信号線の延在方向と同じ場合、あるいは線状のレーザ光の長軸方向がゲート信号線の延在方向と直交した方向の場合においても、レーザ光のエネルギーが均一に非晶質シリコン膜に照射することができる。即ち、レーザ光はチャネルの接合部において、線状のレーザ光の端部のエネルギが低い領域がチャネル接合部と重畳することがなくなり、粒径の均一なｐ−Ｓｉ膜を得ることができるため、リーク電流の発生を防止することができ、各表示画素のスイッチング用ＴＦＴ３０の特性を均一にすることができる。従って、各表示画素の駆動用ＴＦＴ４０のゲートに安定して電圧を供給することができることになり、ばらつきのない表示を得ることができるＥＬ表示装置を提供できる。
【００６１】
また、ゲート信号線５１ａと同一材料から成り、ゲート信号線５１ａに並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介してＴＦＴ３０のソース１３ｓと接続された容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。
【００６２】
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース電極１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されたソース電極４３ｓと、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン電極４３ｄとから成る。このＥＬ表示素子駆動用ＴＦＴ４０のチャネル長方向は駆動信号線５２ａ及び駆動電源線５３ａの延在方向に対して垂直に配置されている。
【００６３】
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１ａと、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。各表示画素には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。
【００６４】
上述のスイッチング用ＴＦＴ、保持容量、ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側から図中下方向に向かって、この順番に各領域が配置されている。このように配置することにより、列方向の発光層間の距離を大きくすることができ、ＥＬ素子の各色の発光層を蒸着する際に、回り込みによる隣接する他色の発光層との混合を防止することができる。
【００６５】
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位が駆動信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
【００６６】
なお、ＥＬ素子６０は、ＩＴＯ等の透明電極から成る陽極６１、ＭＴＤＡＴＡから成る第１ホール輸送層６２、ＴＰＤからなる第２ホール輸送層６３、キナクリドン誘導体を含むＢｅｂｑ2から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、ＬｉＦとＡｌとの積層体、あるいはＡｌとリチウム（Ｌｉ）との合金から成る陰極６７がこの順番で積層形成された構造である。このＥＬ素子が各色を発光するためには、発光層の材料を各色に応じた材料とすることにより可能である。なお、各色を図１のようにＲ、Ｇ、Ｂを発光させるためには、まずＲの発光材料を配置する個所に開口部を有するメタルマスクを陽極及び平坦化膜上に載せてＲの発光材料を蒸着し、続いてＧの発光材料を配置する個所に開口部を有するメタルマスクにてＧの発光材料を蒸着し、更にＢの発光材料を配置する個所に開口部を有するメタルマスクにてＢの発光材料を蒸着して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。
【００６７】
以下に、本発明のＥＬ表示装置について図２に従って説明する。
【００６８】
絶縁性基板１０上に、ＣＶＤ法を用いてａ−Ｓｉ膜１３，４３を成膜する。そして、そのａ−Ｓｉ膜１３，４３に線状のレーザ光、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザ光を、その走査方向が基板１０の長辺方向と一致するように一端から他端に向かって走査しながら照射して、溶融再結晶化することにより多結晶化して、ａ−Ｓｉ膜をｐ−Ｓｉ膜にする。
【００６９】
そして、ｐ−Ｓｉ膜１３，４３を各ＴＦＴ３０，４０を形成する位置にホトリソ技術を用いて島状に残存させて能動層１３，４３を形成する。そのとき同時にスイッチング用ＴＦＴ３０の能動層１３に連なって、保持容量の一方の容量電極５５を形成する。そして、その島化されたｐ−Ｓｉ膜を含む全面に、ＣＶＤ法によってＳｉＯ2膜から成るゲート絶縁膜１２を形成する。
【００７０】
そのゲート絶縁膜１２上に、Ｃｒ，Ｍｏ等の高融点金属をスパッタ法にて成膜し、それをホトリソ技術を用いてスイッチング用ＴＦＴ３０に接続されるゲート信号線５１、ゲート電極１１、及び保持容量電極線５４を同一材料で同時に形成する。この保持容量電極線５４は各表示領域１１０に形成された容量電極５５の上層側にある他方の各電極を接続している。また、同時に、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１を形成する。更に、同時にソース領域１３ｓとゲート電極４１とが接続されるようにする。
【００７１】
そして、能動層のうち、ゲート電極１１，４１の両側に位置する箇所にゲート絶縁膜１２を介してイオン注入法にて不純物を導入して、ソース領域１３ｓ，４３ｓ及びドレイン領域１３ｄ，４３ｄを形成する。スイッチング用ＴＦＴ３０のソース領域１３ｓ及びドレイン領域１３ｄにはＰイオンを導入してｎ型チャネルＴＦＴとし、ＥＬ素子駆動用ＴＦＴ４０のソース領域４３ｓ及びドレイン領域４３ｄにはＢイオンを導入してｐ型チャネルＴＦＴとする。また、スイッチング用ＴＦＴ３０にはゲート電極１１の直下のチャネル領域１３ｃと、ソース領域１３ｓ及びドレイン領域１３ｄとの間に、ソース領域４３ｓ及びドレイン領域４３ｄの不純物濃度よりも低い領域、即ちＬＤＤ（Lightly Doped Drain）領域１３Ｌを形成しても良い。
【００７２】
ゲート信号線５１、ゲート電極１１，４１及び保持容量電極線５４の上方に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜を連続してＣＶＤ法にて成膜し３層から成る層間絶縁膜１５を形成する。
【００７３】
そして、この層間絶縁膜１５及びその下層のゲート絶縁膜１２に、ＥＬ素子駆動用ＴＦＴ４０のドレイン領域４３ｄに対応した位置にコンタクトホールを形成する。
【００７４】
その後、コンタクトホール及び層間絶縁膜１５上にＡｌ等の導電材料を成膜し、ホトリソ技術により駆動信号線５２ｂ及び駆動電源線５３ｂを形成する。
【００７５】
駆動信号線５２ｂ、駆動電源線５３ｂ及び層間絶縁膜１５上に、アクリル系の感光性樹脂、ＳＯＧ膜などの平坦性を有する平坦化絶縁膜１７を形成する。この平坦化絶縁膜１７、層間絶縁膜１５及びゲート絶縁膜１２を貫通して、ＥＬ素子駆動用ＴＦＴ４０のソース領域４３ｓに対応した位置にコンタクトホールを形成する。そして、そのコンタクトホールを含んでその上方にＥＬ素子６０の陽極６１をＩＴＯ膜にて形成する。
【００７６】
その陽極６１の上方には、第１ホール輸送層６２、第２ホール輸送層６３、発光層、電子輸送層６４から成る発光素子層６６が積層されており、更にその上に陰極６７が形成されている。
【００７７】
こうして作製された各ＴＦＴ３０，４０及びＥＬ素子６０が、マトリクス状に配置された各表示領域１１０に備えられてＥＬ表示装置は構成されている。
【００７８】
また、駆動信号線５３ａ及び駆動電源線５２ａは、ゲート信号線５１ｂ上で、ゲート電極の主たる延在方向に並行に配置されている。そのため、駆動電源線５２ａと駆動電源線５３ａを短絡させることなく配置することができるとともに、各配線及び表示画素を高密度に効率よく配置することができる。
【００７９】
なお、本実施の形態においては、駆動信号線の蛇行のピッチを０．４表示画素分としたが本発明はそれに限定されるものではなく、０．４表示画素以上であれば良く、また駆動電源線の蛇行のピッチは１．２表示画素に限定されるものではなく１表示画素以上であれば良く、好ましくは１．５表示画素程度が良い。更に隣接するゲート信号線に接続された表示画素は、解像度が最も高くできるように互いに１．５表示画素ずれていることが好ましい。
【００８０】
また、本発明における「１表示画素分」ずれているとは、行方向の１表示画素ピッチ分ずれていることを示す。
【００８１】
また、本実施の形態においては、ゲート電極がゲート信号線に対して４５°傾斜した方向に突出した場合を示したが、この角度は４５°に限定されるものではなく、チャネルとの接合部とレーザ光の長軸方向とが位置しない方向であればよく、例えば３０°〜６０°でも良い。
【００８２】
また、本実施の形態においては、能動層として多結晶シリコン膜を用いたが、完全に能動層全体が結晶化されていない微結晶シリコン膜を用いても良い。
【００８３】
また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板あるいは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。
【００８４】
また、本実施の形態においては、陽極及びｐ−Ｓｉ膜から成る容量電極が駆動信号線及び駆動電源線と重畳していない場合を示したが、本発明はそれに限定されるものではない。即ち、陽極が駆動信号線又は駆動電源線と絶縁膜等を介して重畳していても良く、それによって発光する面積を大きくすることができ明るい表示を得ることが可能となり、また、容量電極が駆動電源線と重畳していても良く、それによって、上述の実施形態のように保持容量電極線と容量電極との間で形成される保持容量に加え、駆動電源線と容量電極との間でも層間絶縁膜を介して容量を形成することができるため、充分大きい保持容量を得ることができる。
【００８５】
【発明の効果】
本発明によれば、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示が得られる表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明のＥＬ表示装置の平面図である。
【図２】本発明のＥＬ表示装置の断面図である。
【図３】従来のＥＬ表示装置の平面図である。
【図４】従来のＥＬ表示装置の断面図である。
【符号の説明】
１１、４１ ゲート電極
１３、４３ 能動層
１３ｓ、４３ｓ ソース領域
１３ｄ、４３ｄ ドレイン領域
１３ｃ、４３ｃ チャネル領域
３０ スイッチング用ＴＦＴ
４０ ＥＬ素子駆動用ＴＦＴ
５２ 駆動電源線
６０ ＥＬ素子
１００ レーザ光
１１０ 表示領域
【発明の属する技術分野】
本発明は薄膜トランジスタ及び表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する。）素子を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えた表示装置の研究開発も進められている。
【０００３】
図３に、従来のＥＬ表示装置の表示画素近傍の平面図を示し、図４（ａ）に図３中のＡ−Ａ線に沿った断面図を示し、図４（ｂ）に図３中のＢ−Ｂ線に沿った断面図を示す。
【０００４】
図３に示すように、行方向（同図左右方向）に複数本延在したゲート信号線５１ａ，５１ｂと、列方向（同図上下方向）に複数本延在した駆動信号線５３ａ，５３ｂとが互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０が配置されている。
【０００５】
ゲート信号線５１ａ，５１ｂと駆動信号線５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０について図３及び図４に従って説明する。
【０００６】
スイッチング用ＴＦＴ３０は、ゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。絶縁性基板１０上に、能動層である多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称する。）を形成し、その上にゲート絶縁膜１２を介してゲート電極１１が形成されている。ゲート電極１１は、ゲート信号線５１ａに対して垂直に２つ突出した形状であり、いわゆるダブルゲート構造である。
【０００７】
また、ゲート信号線５１ａと並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介して下層に形成した容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、ソース１３ｓの一部を延在して成っており、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。
【０００８】
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース電極１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されたソース電極４３ｓと、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン電極４３ｄとから成る。
【０００９】
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１と、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。
【００１０】
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位がドレイン信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
【００１１】
なお、ＥＬ素子６０は、ＩＴＯ（Indium Thin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡＴＡ（4,4'-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-tris(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層６３、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あるいはマグネシウム・インジウム合金から成る陰極６７がこの順番で積層形成された構造である。
【００１２】
またＥＬ素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００１３】
【発明が解決しようとする課題】
ところで、図４のように、列方向に同じ色の表示画素を配列したいわゆるストライプ配列とした場合には、例えばパソコンのディスプレイとしては有効であるが、動画を表示するディスプレイとしては解像度が低いため有効ではないという欠点があった。
【００１４】
そこで、各色の表示画素がデルタ状に配列されたいわゆるデルタ配列とすることによりその欠点は解消する。
【００１５】
しかしながら、デルタ配列とすることにより、駆動信号線と駆動電源線とが交差してしまうことになる。
【００１６】
駆動信号線５２ａと駆動電源線５３ｂとは、これらの信号線を異なる層に形成するとそれらの製造工程が増えることになりコストの増大が生じてしまうことを防止するために、図４に示すように層間絶縁膜１７上の同層に同一のＡｌで形成されている。
【００１７】
そのため、１本の駆動電源線に同色の表示画素を接続すると、駆動電源線と駆動信号線とが交差して短絡してしまうという欠点があった。
【００１８】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、工程が増大することなく、解像度の高い表示が得られる表示装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の表示装置は、複数の表示画素を行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列された表示装置であって、前記第１及び第２の表示画素群の各表示画素と接続される信号配線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されているものである。
【００２０】
また、前記信号配線は、該信号配線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されている表示装置である。
【００２１】
また、前記表示画素は自発光素子を備え、前記信号配線は前記自発光素子に電流を供給する駆動電源線である表示装置である。
【００２２】
本発明の表示装置は、自発光素子と、該自発光素子に電流を供給するタイミングを制御するスイッチング用薄膜トランジスタと、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素と、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記自発光素子に供給する駆動電源線とを備えた表示装置であって、複数の前記表示画素を行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されており、前記駆動信号配線及び前記駆動電源線は、各線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されている表示装置である。
【００２３】
また、前記駆動電源線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されている表示装置である。
【００２４】
また、前記駆動信号配線は、前記第１及び第２の各表示画素群の隣接する表示画素間を列方向にのみ通過する表示装置である。
【００２５】
また、前記第１の画素群及び第２の画素群は、赤、緑、青色を呈する画素が周期的に配列されている表示装置である。
【００２６】
また、前記第１の画素群及び第２の画素群は、同一色を呈する画素が配列されている表示装置である。
【００２７】
また、前記駆動電源線は、１表示画素分以上蛇行している表示装置である。
【００２８】
更に、前記駆動信号線は、０．４表示画素分以上蛇行している表示装置である。
【００２９】
また、前記駆動電源線に交互に接続される表示画素の色が異なっている表示装置である。
【００３０】
更にまた、前記スイッチング用薄膜トランジスタから供給される信号を保持し、該信号を前記自発光素子駆動用薄膜トランジスタに供給するする保持容量を前記両薄膜トランジスタ間に備えており、前記スイッチング用薄膜トランジスタ、前記保持容量、前記駆動用薄膜トランジスタ及び前記自発光素子を形成する領域は、各表示画素領域において列方向の上から下に向かって配置されている表示装置である。
【００３１】
また、前記スイッチング用薄膜トランジスタのチャネル長方向は、前記ゲート信号線の延在方向に対して傾斜している表示装置である。
【００３２】
また、前記駆動用薄膜トランジスタのチャネル長方向は、前記駆動信号線及び前記駆動電源線に対して垂直である表示装置である。
【００３３】
また、前記スイッチング用薄膜トランジスタの能動層を成す半導体膜が、前記ゲート電極と複数回交差している表示装置である。
【００３４】
また、前記駆動信号線と、前記駆動電源線とは前記表示装置の表示領域内で非交差である表示装置である。
【００３５】
また、本発明の表示装置は、各々が所定の色を呈する複数の表示画素を周期的に行方向に配列し、該表示画素行を複数列設けると共に、隣接する行において表示画素が所定画素分だけ行方向にずれて配列された表示装置において、列方向に延びる信号配線は、行毎に異なる色の表示画素と接続されているものである。
【００３６】
また、前記表示画素は自発光素子を備え、前記信号配線は前記自発光素子に電流を供給する駆動電源線である表示装置である。
【００３７】
また、前記表示画素に駆動信号を供給する駆動信号配線を更に備え、該信号配線は行毎に同色の表示画素と接続されている表示装置ものである。
【００３８】
また、前記信号配線は、列方向及び行方向の隣接する表示画素を共に通過する表示装置である。
【００３９】
また、前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されている表示装置である。
【００４０】
また、前記自発光素子は、エレクトロルミネッセンス素子である表示装置である。
【００４１】
また、本発明の表示装置は、自発光素子と、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素を行方向に複数配置した第１及び第２の表示画素群が列方向に交互に配列されており、前記自発光素子駆動用薄膜トランジスタを介して電流を前記自発光素子に供給する駆動電源線が前記表示画素間の列方向に配置された表示装置であって、前記駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されているものである。
【００４２】
また、前記第２の表示画素群の各表示画素は、前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されている表示装置である。
【００４３】
また、前記駆動電源線は、前記所定表示画素分のずれに応じて蛇行して列方向に配置されている表示装置である。
【００４４】
【発明の実施の形態】
本発明をＥＬ表示装置に採用した場合について以下に説明する。
【００４５】
図１は有機ＥＬ表示装置の表示画素領域の平面図を示し、図２は図１中のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿った断面図を示す。
【００４６】
本実施の形態においては、ＥＬ表示装置に備えた各ＴＦＴ３０，４０は、ゲート電極をゲート絶縁膜を介して能動層の上層に設けたいわゆるトップゲート構造のＴＦＴであり、能動層としてａ−Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜を用いている。
【００４７】
図１に示すように、行方向（同図左右方向）にゲート信号線５１ａ，５１ｂ，５１ｃが複数本延在しており、列方向（同図上下方向）に駆動信号線５３ａ，５３ｂ，５３ｃが複数本延在している。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０が配置されている。
【００４８】
各ゲート信号線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
【００４９】
即ち、行方向に複数の表示画素が配列した第１の表示画素群と、同じく行方向に複数の表示画素が配列した第２の表示画素群とを備えており、その第２の表示画素群の各表示画素は、第１の表示画素群の各表示画素に対して所定表示画素分だけ行方向にずらせて配列されている。本実施の形態においては、同じ色の表示画素同士では概ね１．７表示画素分行方向にずらしている。
【００５０】
例えば、隣接するゲート信号線５１ａとゲート信号線５１ｂに注目すると、ゲート信号線５１ａに接続されている各表示画素と、ゲート信号線５１ｂに接続されている各表示画素とは、本実施の形態においては、同じ色の表示画素でみると、各ゲート信号線の延在方向に互いに概ね１．７表示画素分ずれて配置されている。また、ゲート信号線５１ａ及び駆動電源線５３ａに接続されたＲの表示画素を基準とすると、そのＲの表示画素と、ゲート信号線５１ｂと駆動電源線５３ａに接続されたＧの表示画素間においては概ね０．７表示画素分ずれている。また、隣接するゲート信号線５１ｂとゲート信号線５１ｃについてみても、ゲート信号線５１ｂに接続されている各表示画素と、ゲート信号線５１ｃに接続されている各表示画素とは互いに各ゲート信号線の延在方向に同じ色でみると、概ね１．７画素分ずれて配置されている。
【００５１】
また、各駆動信号線５２ａ，５２ｂ，５２ｃは、主として列方向に延在しており、同じ色の表示画素に接続されており、各行の表示画素の配列に応じて各行ごとに屈曲し左右に蛇行して配置されている。即ち、隣接する行方向の表示画素の所定画素分だけ屈曲して凹凸を繰り返しながら列方向に配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね０．４表示画素である。
【００５２】
また、各駆動電源線５３ａ，５３ｂ，５３ｃは列方向に配置されており、異なる色の表示画素に接続されており、各行の表示画素の配列に応じて各行の表示画素の右側及び左側に交互に所定の表示画素分すれて配置されている。即ち、駆動電源線５３ａに注目してみると、ゲート信号線５１ａに接続されたＲの表示画素の右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続され、続いて次の行のゲート信号線５１ｂに接続されたＧの表示画素の左側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続され、続いて更に次の行のゲート信号線５１ｃに接続されたＲの表示画素の右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続されており、各行の表示電極間であって各ゲート信号線と交差する箇所近傍においてはゲート信号線に対して概ね４５°傾斜して配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね１．２表示画素分である。なお、各駆動信号線５２ａ，５２ｂ，５２ｃと、各駆動電源線５３ａ，５３ｂ，５３ｃとは、Ａｌ等の導電材料から成っており、互いに短絡を防止するために交差しないように配置されている。
【００５３】
このように、いわゆるデルタ配列であって、各ゲート信号線に接続された表示画素群ごとに、各駆動電源線に異なる色の表示画素を接続することにより、駆動信号線と駆動電源線とが同層に形成されながらも交差することなく形成することが可能である。そのため、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示を得ることができる。
【００５４】
また、駆動電源線に一定の値で流れている電流をＥＬ素子駆動用ＴＦＴで制御して各色のＥＬ素子に電流を供給してＥＬ素子が発光するので、その駆動電源線に流れている電流値は一定であっても、異なる色の表示画素のＥＬ素子駆動用ＴＦＴ４０に同一の駆動電源線を接続することが可能であることから、デルタ配列でありながら、駆動信号線と駆動電源線とが同層で交差しないで形成することを可能とした。
【００５５】
更に、各ゲート信号線５１ａ，５１ｂ，５１ｃは、その一部に突出部が形成されており、その突出部がゲート電極１１である。このゲート電極１１の主たる延在方向は各ゲート信号線の延在方向に対して非直角方向である。即ち、ゲート信号線に対して傾斜した方向に突出して延在している。ここで、ゲート電極の主たる延在方向とは、ゲート電極の延在方向の長さが最も長い部分の延在方向をいうものとし、図１の場合のように、ゲート信号線から一部が下方向に突出しており、その先の部分が右斜め下もしくは左斜め下方向に延在している場合には、この延在しているゲート電極の長さの割合が最も大きい右斜め下又は左斜め下方向に延在している部分の延在方向をいうものとする。即ち、図１の場合、ゲート電極の主たる延在方向は、ゲート信号線に対して概ね４５°右下方向又は左下方向である。
【００５６】
以下に、ゲート信号線５１ａと駆動信号線５２ａに接続された表示画素に形成されたスイッチング用ＴＦＴ３０、ＥＬ素子駆動用ＴＦＴ４０及びＥＬ表示素子６０について説明する。
【００５７】
スイッチング用ＴＦＴ３０は、一部が突出して右斜め方向に延在したゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号、例えば映像信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。なお、基板１０上に、スイッチング用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３と容量電極５５が同時に形成され、その上にゲート絶縁膜１２を介して保持容量電極線５４がゲート電極１１と同じ材料で同時に形成されている。
【００５８】
このスイッチング用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３は、「Ｕ」の字状に配置されゲート電極１１と２回交差しており、その交差部においてチャネル１３ｃを構成しており、いわゆるダブルゲート構造を成している。
【００５９】
この各チャネル１３ｃのチャネル長方向はゲート電極１１に対して直交して配置されているので、ゲート電極１１と同様にゲート信号線５１ａに対して概ね４５°の斜め方向に配置されている。
【００６０】
このため、能動層のｐ−Ｓｉ膜を非晶質シリコン膜にレーザ光を照射して多結晶化する際の線状のレーザ光の長軸方向が、ゲート信号線の延在方向と同じ場合、あるいは線状のレーザ光の長軸方向がゲート信号線の延在方向と直交した方向の場合においても、レーザ光のエネルギーが均一に非晶質シリコン膜に照射することができる。即ち、レーザ光はチャネルの接合部において、線状のレーザ光の端部のエネルギが低い領域がチャネル接合部と重畳することがなくなり、粒径の均一なｐ−Ｓｉ膜を得ることができるため、リーク電流の発生を防止することができ、各表示画素のスイッチング用ＴＦＴ３０の特性を均一にすることができる。従って、各表示画素の駆動用ＴＦＴ４０のゲートに安定して電圧を供給することができることになり、ばらつきのない表示を得ることができるＥＬ表示装置を提供できる。
【００６１】
また、ゲート信号線５１ａと同一材料から成り、ゲート信号線５１ａに並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介してＴＦＴ３０のソース１３ｓと接続された容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。
【００６２】
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース電極１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されたソース電極４３ｓと、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン電極４３ｄとから成る。このＥＬ表示素子駆動用ＴＦＴ４０のチャネル長方向は駆動信号線５２ａ及び駆動電源線５３ａの延在方向に対して垂直に配置されている。
【００６３】
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１ａと、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。各表示画素には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。
【００６４】
上述のスイッチング用ＴＦＴ、保持容量、ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側から図中下方向に向かって、この順番に各領域が配置されている。このように配置することにより、列方向の発光層間の距離を大きくすることができ、ＥＬ素子の各色の発光層を蒸着する際に、回り込みによる隣接する他色の発光層との混合を防止することができる。
【００６５】
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位が駆動信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
【００６６】
なお、ＥＬ素子６０は、ＩＴＯ等の透明電極から成る陽極６１、ＭＴＤＡＴＡから成る第１ホール輸送層６２、ＴＰＤからなる第２ホール輸送層６３、キナクリドン誘導体を含むＢｅｂｑ2から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、ＬｉＦとＡｌとの積層体、あるいはＡｌとリチウム（Ｌｉ）との合金から成る陰極６７がこの順番で積層形成された構造である。このＥＬ素子が各色を発光するためには、発光層の材料を各色に応じた材料とすることにより可能である。なお、各色を図１のようにＲ、Ｇ、Ｂを発光させるためには、まずＲの発光材料を配置する個所に開口部を有するメタルマスクを陽極及び平坦化膜上に載せてＲの発光材料を蒸着し、続いてＧの発光材料を配置する個所に開口部を有するメタルマスクにてＧの発光材料を蒸着し、更にＢの発光材料を配置する個所に開口部を有するメタルマスクにてＢの発光材料を蒸着して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。
【００６７】
以下に、本発明のＥＬ表示装置について図２に従って説明する。
【００６８】
絶縁性基板１０上に、ＣＶＤ法を用いてａ−Ｓｉ膜１３，４３を成膜する。そして、そのａ−Ｓｉ膜１３，４３に線状のレーザ光、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザ光を、その走査方向が基板１０の長辺方向と一致するように一端から他端に向かって走査しながら照射して、溶融再結晶化することにより多結晶化して、ａ−Ｓｉ膜をｐ−Ｓｉ膜にする。
【００６９】
そして、ｐ−Ｓｉ膜１３，４３を各ＴＦＴ３０，４０を形成する位置にホトリソ技術を用いて島状に残存させて能動層１３，４３を形成する。そのとき同時にスイッチング用ＴＦＴ３０の能動層１３に連なって、保持容量の一方の容量電極５５を形成する。そして、その島化されたｐ−Ｓｉ膜を含む全面に、ＣＶＤ法によってＳｉＯ2膜から成るゲート絶縁膜１２を形成する。
【００７０】
そのゲート絶縁膜１２上に、Ｃｒ，Ｍｏ等の高融点金属をスパッタ法にて成膜し、それをホトリソ技術を用いてスイッチング用ＴＦＴ３０に接続されるゲート信号線５１、ゲート電極１１、及び保持容量電極線５４を同一材料で同時に形成する。この保持容量電極線５４は各表示領域１１０に形成された容量電極５５の上層側にある他方の各電極を接続している。また、同時に、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１を形成する。更に、同時にソース領域１３ｓとゲート電極４１とが接続されるようにする。
【００７１】
そして、能動層のうち、ゲート電極１１，４１の両側に位置する箇所にゲート絶縁膜１２を介してイオン注入法にて不純物を導入して、ソース領域１３ｓ，４３ｓ及びドレイン領域１３ｄ，４３ｄを形成する。スイッチング用ＴＦＴ３０のソース領域１３ｓ及びドレイン領域１３ｄにはＰイオンを導入してｎ型チャネルＴＦＴとし、ＥＬ素子駆動用ＴＦＴ４０のソース領域４３ｓ及びドレイン領域４３ｄにはＢイオンを導入してｐ型チャネルＴＦＴとする。また、スイッチング用ＴＦＴ３０にはゲート電極１１の直下のチャネル領域１３ｃと、ソース領域１３ｓ及びドレイン領域１３ｄとの間に、ソース領域４３ｓ及びドレイン領域４３ｄの不純物濃度よりも低い領域、即ちＬＤＤ（Lightly Doped Drain）領域１３Ｌを形成しても良い。
【００７２】
ゲート信号線５１、ゲート電極１１，４１及び保持容量電極線５４の上方に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜を連続してＣＶＤ法にて成膜し３層から成る層間絶縁膜１５を形成する。
【００７３】
そして、この層間絶縁膜１５及びその下層のゲート絶縁膜１２に、ＥＬ素子駆動用ＴＦＴ４０のドレイン領域４３ｄに対応した位置にコンタクトホールを形成する。
【００７４】
その後、コンタクトホール及び層間絶縁膜１５上にＡｌ等の導電材料を成膜し、ホトリソ技術により駆動信号線５２ｂ及び駆動電源線５３ｂを形成する。
【００７５】
駆動信号線５２ｂ、駆動電源線５３ｂ及び層間絶縁膜１５上に、アクリル系の感光性樹脂、ＳＯＧ膜などの平坦性を有する平坦化絶縁膜１７を形成する。この平坦化絶縁膜１７、層間絶縁膜１５及びゲート絶縁膜１２を貫通して、ＥＬ素子駆動用ＴＦＴ４０のソース領域４３ｓに対応した位置にコンタクトホールを形成する。そして、そのコンタクトホールを含んでその上方にＥＬ素子６０の陽極６１をＩＴＯ膜にて形成する。
【００７６】
その陽極６１の上方には、第１ホール輸送層６２、第２ホール輸送層６３、発光層、電子輸送層６４から成る発光素子層６６が積層されており、更にその上に陰極６７が形成されている。
【００７７】
こうして作製された各ＴＦＴ３０，４０及びＥＬ素子６０が、マトリクス状に配置された各表示領域１１０に備えられてＥＬ表示装置は構成されている。
【００７８】
また、駆動信号線５３ａ及び駆動電源線５２ａは、ゲート信号線５１ｂ上で、ゲート電極の主たる延在方向に並行に配置されている。そのため、駆動電源線５２ａと駆動電源線５３ａを短絡させることなく配置することができるとともに、各配線及び表示画素を高密度に効率よく配置することができる。
【００７９】
なお、本実施の形態においては、駆動信号線の蛇行のピッチを０．４表示画素分としたが本発明はそれに限定されるものではなく、０．４表示画素以上であれば良く、また駆動電源線の蛇行のピッチは１．２表示画素に限定されるものではなく１表示画素以上であれば良く、好ましくは１．５表示画素程度が良い。更に隣接するゲート信号線に接続された表示画素は、解像度が最も高くできるように互いに１．５表示画素ずれていることが好ましい。
【００８０】
また、本発明における「１表示画素分」ずれているとは、行方向の１表示画素ピッチ分ずれていることを示す。
【００８１】
また、本実施の形態においては、ゲート電極がゲート信号線に対して４５°傾斜した方向に突出した場合を示したが、この角度は４５°に限定されるものではなく、チャネルとの接合部とレーザ光の長軸方向とが位置しない方向であればよく、例えば３０°〜６０°でも良い。
【００８２】
また、本実施の形態においては、能動層として多結晶シリコン膜を用いたが、完全に能動層全体が結晶化されていない微結晶シリコン膜を用いても良い。
【００８３】
また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板あるいは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。
【００８４】
また、本実施の形態においては、陽極及びｐ−Ｓｉ膜から成る容量電極が駆動信号線及び駆動電源線と重畳していない場合を示したが、本発明はそれに限定されるものではない。即ち、陽極が駆動信号線又は駆動電源線と絶縁膜等を介して重畳していても良く、それによって発光する面積を大きくすることができ明るい表示を得ることが可能となり、また、容量電極が駆動電源線と重畳していても良く、それによって、上述の実施形態のように保持容量電極線と容量電極との間で形成される保持容量に加え、駆動電源線と容量電極との間でも層間絶縁膜を介して容量を形成することができるため、充分大きい保持容量を得ることができる。
【００８５】
【発明の効果】
本発明によれば、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示が得られる表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明のＥＬ表示装置の平面図である。
【図２】本発明のＥＬ表示装置の断面図である。
【図３】従来のＥＬ表示装置の平面図である。
【図４】従来のＥＬ表示装置の断面図である。
【符号の説明】
１１、４１ ゲート電極
１３、４３ 能動層
１３ｓ、４３ｓ ソース領域
１３ｄ、４３ｄ ドレイン領域
１３ｃ、４３ｃ チャネル領域
３０ スイッチング用ＴＦＴ
４０ ＥＬ素子駆動用ＴＦＴ
５２ 駆動電源線
６０ ＥＬ素子
１００ レーザ光
１１０ 表示領域
Claims (3)
- エレクトロルミネッセンス素子と、前記エレクトロルミネッセンス素子に電流を供給するタイミングを制御するスイッチング用薄膜トランジスタと、前記エレクトロルミネッセンス素子に電流を供給するエレクトロルミネッセンス素子駆動用薄膜トランジスタとを備えた複数の表示画素と、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記エレクトロルミネッセンス素子に供給する駆動電源線とを備えたエレクトロルミネッセンス表示装置において、
前記表示画素は行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されたエレクトロルミネッセンス表示装置であって、
前記駆動電源線は表示画素と接続されて、
前記第１及び第２の表示画素群の前記駆動電源線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されており、前記駆動信号線と前記駆動電源線は同一材料で同層に交差することなく配置されるとともに、前記駆動電源線は、各駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されていることを特徴とするエレクトロルミネッセンス表示装置。 - エレクトロルミネッセンス素子と、前記エレクトロルミネッセンス素子に電流を供給するタイミングを制御するスイッチング用薄膜トランジスタと、前記エレクトロルミネッセンス素子に電流を供給するエレクトロルミネッセンス素子駆動用薄膜トランジスタとを備えた複数の表示画素と、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記エレクトロルミネッセンス素子に供給する駆動電源線とを備えたエレクトロルミネッセンス表示装置において、
前記表示画素は行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されたエレクトロルミネッセンス表示装置であって、
前記駆動電源線は表示画素と接続されて、
前記第１及び第２の表示画素群の前記駆動電源線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されており、前記駆動信号線と前記駆動電源線は同一材料で同層に交差することなく配置されるとともに、前記駆動信号配線は、前記第１及び第２の各表示画素群の隣接する表示画素間を列方向にのみ通過することを特徴とするエレクトロルミネッセンス表示装置。 - エレクトロルミネッセンス素子と、前記エレクトロルミネッセンス素子に電流を供給するタイミングを制御するスイッチング用薄膜トランジスタと、前記エレクトロルミネッセンス素子に電流を供給するエレクトロルミネッセンス素子駆動用薄膜トランジスタとを備えた複数の表示画素と、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記エレクトロルミネッセンス素子に供給する駆動電源線とを備えたエレクトロルミネッセンス表示装置において、
前記表示画素は行方向に配置した第１及び第２の表示画素群が列方向に交互に配列されており、該第２の表示画素群の各表示画素は前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されたエレクトロルミネッセンス表示装置であって、
前記駆動電源線は表示画素と接続されて、
前記第１及び第２の表示画素群の前記駆動電源線は、前記第１及び第２の各表示画素群において隣接する表示画素間を列方向に通過すると共に、前記第１の表示画素群と前記第２の表示画素群との間を行方向に通過するように配置されており、前記駆動信号線と前記駆動電源線は同一材料で同層に交差することなく配置されるとともに、前記駆動電源線は 、各駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されており、前記駆動信号配線は、前記第１及び第２の各表示画素群の隣接する表示画素間を列方向にのみ通過することを特徴とするエレクトロルミネッセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28017999A JP3710969B2 (ja) | 1999-09-30 | 1999-09-30 | エレクトロルミネッセンス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28017999A JP3710969B2 (ja) | 1999-09-30 | 1999-09-30 | エレクトロルミネッセンス表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004318236A Division JP2005099830A (ja) | 2004-11-01 | 2004-11-01 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001100657A JP2001100657A (ja) | 2001-04-13 |
| JP3710969B2 true JP3710969B2 (ja) | 2005-10-26 |
Family
ID=17621408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28017999A Expired - Lifetime JP3710969B2 (ja) | 1999-09-30 | 1999-09-30 | エレクトロルミネッセンス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3710969B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4380954B2 (ja) * | 2001-09-28 | 2009-12-09 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| KR100461634B1 (ko) * | 2002-04-15 | 2004-12-14 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| KR100741967B1 (ko) | 2004-11-08 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR101171176B1 (ko) * | 2004-12-20 | 2012-08-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
| KR102086644B1 (ko) | 2013-12-31 | 2020-03-09 | 엘지디스플레이 주식회사 | 플렉서블표시장치 및 이의 제조방법 |
| WO2019187047A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | 表示デバイス |
| CN110767106B (zh) * | 2018-09-30 | 2020-09-08 | 云谷（固安）科技有限公司 | 显示面板、显示屏及显示终端 |
| CN112234092B (zh) * | 2020-10-30 | 2023-03-24 | 云谷（固安）科技有限公司 | 显示面板及显示装置 |
| CN118295179A (zh) * | 2022-12-26 | 2024-07-05 | 北京视延科技有限公司 | 一种阵列基板、显示面板及显示装置 |
-
1999
- 1999-09-30 JP JP28017999A patent/JP3710969B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001100657A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4497596B2 (ja) | 薄膜トランジスタ及び表示装置 | |
| US7009345B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| JP4925528B2 (ja) | 表示装置 | |
| US6690118B2 (en) | Color electroluminescence display device | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| JP2000221903A (ja) | エレクトロルミネッセンス表示装置 | |
| US10431641B2 (en) | Thin film transistor substrate, an organic light-emitting display apparatus using the same, and a method of manufacturing the thin film transistor substrate | |
| JP3691313B2 (ja) | 表示装置 | |
| US9412846B2 (en) | Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same | |
| JP4005952B2 (ja) | 薄膜トランジスタを具備したフラットパネルディスプレイ | |
| JP4596582B2 (ja) | 表示装置 | |
| JP5364781B2 (ja) | 半導体装置 | |
| JP3710969B2 (ja) | エレクトロルミネッセンス表示装置 | |
| JP2004227853A (ja) | エレクトロルミネッセンス表示装置 | |
| JP4253709B2 (ja) | 薄膜トランジスタを備えた平板表示装置 | |
| JP2000172199A (ja) | エレクトロルミネッセンス表示装置 | |
| JP2005099830A (ja) | 表示装置 | |
| US20010055844A1 (en) | Method of producing an electroluminescence display device | |
| JP2007041614A (ja) | 表示装置 | |
| JP2005292700A (ja) | エレクトロルミネセンス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3710969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |