JP3716613B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3716613B2 JP3716613B2 JP10363598A JP10363598A JP3716613B2 JP 3716613 B2 JP3716613 B2 JP 3716613B2 JP 10363598 A JP10363598 A JP 10363598A JP 10363598 A JP10363598 A JP 10363598A JP 3716613 B2 JP3716613 B2 JP 3716613B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- metal foil
- insulating substrate
- layer
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 117
- 239000002184 metal Substances 0.000 claims description 117
- 239000011888 foil Substances 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 85
- 238000007747 plating Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000002932 luster Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000007788 roughening Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012993 chemical processing Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 229910000162 sodium phosphate Inorganic materials 0.000 description 1
- 239000001488 sodium phosphate Substances 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- RYFMWSXOAZQYPI-UHFFFAOYSA-K trisodium phosphate Chemical compound [Na+].[Na+].[Na+].[O-]P([O-])([O-])=O RYFMWSXOAZQYPI-UHFFFAOYSA-K 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【技術分野】
本発明は,プリント配線板及びその製造方法に関し,特にビアホール穿設時に発生するスミアの除去方法に関する。
【0002】
【従来技術】
近年,プリント配線板のビアホールは,レーザー照射により形成する方法が開発されている。その形成方法を具体的に説明すると,図6に示すごとく,まず,絶縁基板95の表面に金属箔93を貼着し,ビアホール形成部分にエッチングにより予め開口孔933を形成する。
【0003】
次いで,開口孔933内にレーザーを照射して絶縁基板95のビアホール形成部分を,その高いエネルギーにより焼失させる。そして,レーザーが,底部を形成する金属箔93に到達したときにレーザー照射を停止し,ビアホール96の穿設を完了する。次いで,ビアホール96内部に金属めっき膜97を形成して,ビアホール96に電気的導通性を付与する。
その後,金属箔93にエッチングを施して導体パターン931,932を形成すると,プリント配線板が得られる。
【0004】
【解決しようとする課題】
しかしながら,上記従来のレーザー照射によるビアホール形成方法においては,図7に示すごとく,ビアホール96内部に絶縁基板95の残さ94が残る。この残さ94は,図6に示すごとく,ビアホール96内における金属めっき膜97の形成を妨げる。また,金属箔93と金属めっき膜97との密着性を低下させる。そのため,ビアホール96の導通信頼性が低くなる。
【0005】
そこで,かかるビアホール96内の残さ94を除去するために,ビアホール96内にデスミア処理を施すことが行われている。
しかし,デスミア処理が不十分などの場合に,残さが十分に除去されない場合がある。そのため,依然として,ビアホールの導通信頼性は十分なものとはいえない。
【0006】
本発明はかかる従来の問題点に鑑み,ビアホールの導通信頼性が高いプリント配線板及びその製造方法を提供しようとするものである。
【0007】
【課題の解決手段】
説明の都合上,まず参考発明について説明する。
参考発明にかかる第1のプリント配線板の製造方法は,金属箔に黒化層を形成する工程と,
絶縁基板におけるビアホール形成部分の底部に,上記黒化層を対面させた状態で上記金属箔を貼着する工程と,
上記絶縁基板のビアホール形成部分にレーザーを照射して,上記金属箔を底部とするビアホールを形成する工程と,
上記ビアホール底部に露出した金属箔にデスミア処理を施す工程と,
上記ビアホール底部に露出した金属箔に溶解除去厚みが0.1〜2μmのソフトエッチングを行う工程と,
上記ビアホール底部の金属箔表面に黒化層のないことを確認する工程と,
上記黒化層のないビアホール内部に金属めっき膜を形成する工程と,
上記金属箔にエッチングを施して導体パターンを形成する工程とからなることを特徴とするプリント配線板の製造方法である。
【0008】
参考発明において最も注目すべきことは,金属箔の絶縁基板と対向する側の表面に黒化層を形成することによりビアホール底部に黒化層を配置させること,ビアホール内部にデスミア処理を施した後にソフトエッチングを行い金属箔表面の黒化層を除去することである。
【0009】
デスミア処理によって,ビアホール内部に残った絶縁基板の残さが除去されるが,デスミア処理不十分で残さがビアホール底部の金属箔に残存している場合には,ソフトエッチングによって金属箔表面がエッチングされず,残さ付着部分の黒化層が残ることになる。残った黒化層の有無を検査することにより,ビアホール底部に残さが付着しているか否かを検査できる。残さのないものについて後工程である金属めっき膜を形成することにより,ビアホール底部に金属めっき膜が強固に密着し,ビアホールの導通信頼性が高いプリント配線板が得られる。
【0010】
一方,ビアホール内の残さによってソフトエッチング後に黒化層が残ったものは,検査時に不良品とし,再度ビアホール内にデスミア処理を施すかまたは廃棄等をする。不良品のものをビアホール内部のデスミア処理を行わないで,後の金属めっき膜形成を行うと,残さが金属箔と金属めっき膜との密着性及び導通性を妨げ,ビアホールの導通信頼性が低下することがある。
【0011】
また,ビアホールは,レーザーにより穿設しているため,微小な孔に形成できる。そのため,絶縁基板の高密度実装化を実現できる。
更に,金属箔における絶縁基板に対向する側の表面には黒化層が形成されるため,金属箔と絶縁基板との接着性が高い。従って,金属箔のエッチングにより形成される導体パターンは,絶縁基板に対して優れた接着性を有することになる。
【0012】
上記金属箔としては,たとえば,銅箔などを用いる。
上記絶縁基板としては,たとえば,ガラスエポキシ基板,ガラスポリイミド基板,ガラスビスマレイミドトリアジン基板等を用いる。
上記絶縁基板は,予め内部に1層又は2層以上の導体パターンが形成されていてもよい。
上記黒化層は,例えば,金属箔にリン酸ナトリウム溶液などの薬品による黒化処理によって形成される,黒色の層をいう。
【0013】
デスミア処理とは,濃硫酸,クロム酸又はこれらの混酸,あるいは過マンガン酸ナトリウム又は過マンガン酸カリウムの溶液に,ビアホールを形成した絶縁基板を浸漬し,ビアホール内の残さを溶解除去する化学薬品処理法をいう。
【0014】
ソフトエッチングとは,ビアホール底部に露出した金属箔表面を化学反応によりわずかに溶解除去することをいう。ソフトエッチングによる金属箔の溶解除去厚みは,0.1〜2μmである。0.1μm未満の場合には,金属箔表面に絶縁基板の残さが残っていなくても金属箔表面の黒化層を除去できない部分が残るおそれがあり,残さの有無を正確に判断できないおそれがある。また,2μmを超える場合には,ソフトエッチングの工程費が高くなるおそれがある。
【0015】
ビアホール内への金属めっき膜の形成は,化学めっきにより行う。化学めっき後に更に電気めっきを行うことが好ましい。これにより,金属めっき膜を膜厚に形成でき,ビアホールの電気導通性が向上する。金属めっき膜は,たとえば,銅,ニッケル,金などの金属からなる。
【0016】
上記黒化層を形成する前に,上記金属箔の絶縁基板に対向する側の表面に,粗化処理を施すことが好ましい。粗化処理により金属箔表面が粗化面となる。金属箔と絶縁基板とを接着したときには,この粗化面に絶縁基板材料が食い込み,金属箔と絶縁基板との接着性が高くなる。そのため,導体パターンが絶縁基板に対して,さらに強固に接着することになる。
【0017】
また,ビアホール底部に露出した金属箔表面も粗化面となり,金属めっき膜との接着性が高くなる。
粗化処理とは,金属箔の表面を粗化面とする処理をいい,その具体例としては例えば,ジェットスクラブなどの物理的処理,化学処理がある。化学処理の概念には黒化処理が含まれることもあるが,本発明においては化学処理は黒化処理を含めないこととする。
【0018】
次に,本願発明にかかるプリント配線板の製造方法は,絶縁基板におけるビアホール形成部分の底部に,金属箔を貼着する工程と,
上記絶縁基板のビアホール形成部分にレーザーを照射して,上記金属箔を底部とするビアホールを形成する工程と,
上記ビアホール底部に露出した金属箔にデスミア処理を施す工程と,
ビアホール底部に露出した金属箔にニッケルめっきの光沢層を形成する工程と,
ビアホール底部の金属箔表面に光沢層が均一に形成されていることを確認する工程と,
ビアホール内部に金属めっき膜を形成する工程と,
上記金属箔にエッチングを施して導体パターンを形成する工程とからなることを特徴とするプリント配線板の製造方法である。
【0019】
本願発明の製造方法は,絶縁基板に,ビアホールを形成しデスミア処理をした後,その底部に露出した金属箔にニッケルめっきの光沢層を形成している点が,上記参考発明の製造方法と相違する。
【0020】
本願発明の製造方法では,ビアホール内部にデスミア処理をした後に絶縁基板の残さがすべて除去された場合には,ビアホール底部に露出した金属箔表面の全体に均一にニッケルめっきの光沢層が形成され,均一な光沢を発する。一方,残っていた場合には,残さの付着部分には光沢層は形成されず,底部全体が不均一な光沢を発する。
【0021】
そこで,このビアホール底部の光沢の状態を検査することにより,底部に絶縁基板の残さが残っているかいないかを検査できる。すなわち,残さが残っていない場合には,底部全体が均一な光沢を発し,残さが残っていた場合には不均一な光沢を発する。
【0022】
よって,底部が均一な光沢を発するビアホールを有する絶縁基板について,後工程のソフトエッチング及び金属めっき膜形成を行う。これにより,ビアホール底部の金属箔と金属めっき膜との密着性が向上し,導通信頼性が高いビアホールを有するプリント配線板を得ることができる。
【0023】
一方,底部が不均一な光沢を発するビアホールを有する絶縁基板については,上記の第1の製造方法で説明したと同様に,検査時に不良品とし,後工程を行わない。
【0024】
また,ビアホールは,レーザー照射により形成しているため,微小に形成できる。そのため,プリント配線板の高密度実装化が実現できる。
次に,上記参考発明,本願発明の製造方法によれば,絶縁基板と,該絶縁基板の表面に形成された導体パターンと,絶縁基板を貫通し上記導体パターンを底部とするビアホールとからなり,かつ,上記ビアホールの底部にニッケルめっきの光沢層が形成されているプリント配線板が得られる。
【0025】
このプリント配線板は,導体パターンの表面に黒化層が形成されているため,絶縁基板に対する接着性が高い。また,上記の製造方法で説明したと同様の効果を発揮できる。
【0026】
また,上記黒化層は,絶縁基板の粗化面表面に形成されていることが好ましい。導体パターンの粗化面には,絶縁基板の材料が食い込むため,強固に接着することになるためである。
その他は,上記の製造方法と同様である。
なお,本発明のプリント配線板の表面には,さらに1層又は2層以上の導体パターンを積層してもよい。
【0027】
【発明の実施の形態】
実施形態例1(参考例)
説明の都合上,まず参考発明にかかる実施形態例につき説明する。
参考発明の実施形態例にかかるプリント配線板及びその製造方法について,図1〜図3を用いて説明する。
本例のプリント配線板は,図3(j)に示すごとく,絶縁基板5と,絶縁基板5の表面に形成された導体パターン31,32と,絶縁基板5を貫通し導体パターン32を底部とするビアホール6とからなる。導体パターン31,32における絶縁基板5と接着される側の表面には,黒化層1が形成されている。黒化層1は,絶縁基板5の粗化面2に形成されている。
【0028】
次に,プリント配線板の製造方法について説明する。
まず,図1(a)に示すごとく,金属箔3における絶縁基板5に対向する側の表面に,粗化処理を施して,粗化面2を形成する。金属箔3としては,銅箔を用いる。金属箔3の大きさは,後述する絶縁基板とほぼ同一の大きさとする。
【0029】
次に,金属箔3の粗化面2に黒化層1を形成する。
次に,図1(b)に示すごとく,絶縁基板5として,Bステージのエポキシ樹脂とガラスクロスとからなるプリプレグを準備し,この絶縁基板5の両面に金属箔3を積層する。
次いで,図1(c)に示すごとく,積層された絶縁基板5及び金属箔3を熱圧着する。このとき,黒化層1は,金属箔3におけるビアホールの開口部となる部分に対面することになる。
【0030】
次に,図1(d)に示すごとく,レーザー照射側,即ち上方の金属箔3にエッチングを施して,金属箔3おけるビアホール形成部分63を被覆する部分に,開口孔33を形成する。一方,レーザー照射側と反対側,即ち下方の金属箔3には,そのビアホール形成部分63を被覆する部分は,開口孔を形成しないでおく。
【0031】
次に,図2(e)に示すごとく,上方の金属箔3の開口孔33にレーザー8を照射して,絶縁基板5のビアホール形成部分63に孔あけをする。レーザーによる孔あけは,ビアホール形成部分の底部を被覆する金属箔3表面において停止する。これにより,下方の金属箔3を底部とするビアホール6が形成される。
【0032】
次に,図2(f)に示すごとく,ビアホール6底部に露出した金属箔3にデスミア処理を施す。デスミア処理は,過マンガン酸溶液に絶縁基板5を浸漬することにより行う。これにより,図2(f1)に示すごとく,ビアホール6内に付着していた絶縁基板5の残さ4は除去される。一方,デスミア処理が不十分の場合には,図2(f2)に示すごとく,ビアホール6内に残さ4が残る。
【0033】
次に,図2(g)に示すごとく,ビアホール6底部に露出した金属箔3にソフトエッチングを行う。これにより,図2(g1)に示すごとく,ビアホール6底部に露出した金属箔3表面から,黒化層が除去される。一方,図2(g2)に示すごとく,絶縁基板の残さが残っている場合には,残さ4が付着している部分の黒化層1は除去されない。
【0034】
次に,図2(h)に示すごとく,ビアホール6の底部の金属箔3表面に黒化層のないことを確認する。具体的には,顕微鏡等の光学的手段により,ビアホール底部に黒化層が残っているか否かを検査する。
【0035】
次に,図3(i)に示すごとく,ビアホール底部に黒化層が残っていない絶縁基板5(図2(g1))について,金属めっき処理を行う。具体的には,ビアホール6内部を含めて金属箔3表面全体に化学銅めっき,電気銅めっきを行い,金属めっき膜7を形成する。
【0036】
次に,図3(j)に示すごとく,絶縁基板5表面の金属箔3にエッチングを施して,導体パターン31,32を形成する。
以上により,プリント配線板が得られる。
【0037】
一方,図2(g2)に示すごとく,ビアホール内の残さ4によってソフトエッチング後に黒化層1が残ったものは,検査時に不良品とし,再度ビアホール内にデスミア処理を施すかまたは廃棄等をする。不良品のものをビアホール内部のデスミア処理を行わないで,後の金属めっき膜形成を行うと,残さが金属箔と金属めっき膜との密着性及び導通性を妨げ,ビアホールの導通信頼性が低下することがある。
【0038】
次に,本例の作用及び効果について説明する。
本例においては,金属箔3の絶縁基板5と対向する側の表面に黒化層1を形成することによりビアホール6底部に黒化層1を配置させ(図2(e)),ビアホール6内部にデスミア処理を施した(図2(f))後にソフトエッチングを行い金属箔表面の黒化層を除去している(図2(g))。
【0039】
デスミア処理によって,ビアホール内部に残った絶縁基板の残さが除去され,ソフトエッチングを行うことにより,図2(g1)に示すごとく,ビアホール5底部の金属箔3表面の黒化層1が除去される。
しかし,デスミア処理不十分で残さがビアホール底部の金属箔に残存している場合には,図2(g2)に示すごとく,ソフトエッチングによって金属箔3表面の黒化層1がエッチングされず,残さ4が付着している部分の黒化層1が残ることになる。
【0040】
そこで,図2(h)に示すごとく,残った黒化層の有無を検査することにより,ビアホール底部に残さが付着しているか否かを検査できる。
そして,図3(i)に示すごとく,ビアホール底部に残さのない絶縁基板について後工程である金属めっき膜7を形成することにより,ビアホール6底部に金属めっき膜7が強固に密着し,ビアホール6の導通信頼性が高いプリント配線板が得られる。
【0041】
また,ビアホールは,レーザーにより穿設しているため,微小な孔に形成できる。そのため,絶縁基板の高密度実装化を実現できる。
更に,図3(j)に示すごとく,金属箔3における絶縁基板5に対向する側の表面には黒化層1が形成されるため,金属箔3と絶縁基板5との接着性が高い。従って,金属箔3のエッチングにより形成される導体パターン31,32は,絶縁基板5に対して優れた接着性を有することになる。
【0042】
また,図1(a)に示すごとく,金属箔3の絶縁基板5に対向する側の表面に,粗化処理を施している。このため,金属箔3と絶縁基板5との接着したときには,粗化面2に絶縁基板5の材料が食い込み,金属箔3と絶縁基板5との接着性が高くなる。そのため,図3(j)に示すごとく,導体パターン31,32が絶縁基板5に対して,さらに強固に接着することになる。
【0043】
実施形態例2(本願発明の実施形態例)
本願発明のプリント配線板の製造方法は,実施形態例1(参考発明)のように貼着前に金属箔に予め黒化層を形成する代わりに,図4(e),(f)に示すごとく,ビアホール6を形成しデスミア処理をした後,図4(G)に示すごとく,その底部に露出した金属箔3にニッケルめっきの光沢層10(以下光沢層10と略記する)を形成している。
【0044】
即ち,まず,金属箔における絶縁基板と対向する側と反対側の表面に,粗化面を形成する。次いで,この粗化面に黒化層を形成することなく,金属箔を絶縁基板の上下面に積層し,熱圧着し,ビアホール形成部分を被覆する部分に開口孔を形成する(図1(a)〜図1(d)参照)。
【0045】
次に,図4(e)に示すごとく,金属箔3の開口孔33内に露出した絶縁基板5にレーザー8を照射して,金属箔3を底部とするビアホール6を形成する。
次に,図4(f)に示すごとく,デスミア処理を行う。これにより,図4(f1)に示すごとく,ビアホール6の底部に付着していた絶縁基板の残さが除去される。一方,デスミア処理が不十分である場合には,図4(f2)に示すごとく,ビアホール6の底部に残さ4が残る。
【0046】
次に,図4(G)に示すごとく,ビアホール6の底部に光沢層10を形成する。このとき,残さが除去されたビアホール6の中には,図4(G1)に示すごとく,光沢層10が均一に形成される。一方,残さ4が残っている場合には,図4(G2)に示すごとく,光沢層10が不均一に形成されることになる。
【0047】
次に,図5(h)に示すごとく,ビアホール内の光沢層の形成状態を,顕微鏡などの光学的手段により検査する。図4(G1)に示すごとく,光沢層が均一に形成されている場合には,均一な光沢を発する。一方,図4(G2)に示すごとく,光沢層が不均一に形成されている場合には,不均一な光沢を発する。
【0048】
次に,図5(i)に示すごとく,絶縁基板に,化学銅めっき処理及び電気銅めっき処理を施して,ビアホールの内部に金属めっき膜7を形成する。その後,図5(j)に示すごとく,金属箔3にエッチングを施して,導体パターンを形成する(図3(j)参照)。以上によりプリント配線板が得られる。
【0049】
本例においては,図4(f1)に示すごとくビアホール内部にデスミア処理をした後に絶縁基板の残さがすべて除去された場合には,図4(G1)に示すごとくビアホール6底部に露出した金属箔3表面の全体に均一に光沢層10が形成される。一方,図4(f2)に示すごとく残さ4が残っていた場合には,図4(G2)に示すごとくビアホール6底部に残った残さ4の付着部分には光沢層10は形成されない。
【0050】
従って,図5(h)に示すごとく,ビアホール6底部の光沢の状態を検査することにより,底部に絶縁基板の残さが残っているかいないかを検査できる。すなわち,残さが残っていない場合には,底部全体が均一な光沢を発し,残さが残っていた場合には不均一な光沢を発する。
【0051】
そして,底部が均一な光沢を発するビアホール6を有する絶縁基板5について,後工程の金属めっき膜形成(図5(i))を行う。これにより,ビアホール6底部の金属箔3と金属めっき膜7との密着性が向上し,導通信頼性が高いビアホール6を有するプリント配線板を得ることができる。
【0052】
一方,底部が不均一な光沢を発するビアホールを有する絶縁基板については,上記の第1の製造方法で説明したと同様に,検査時に不良品とし,後工程を行わない。
【0053】
また,ビアホールは,レーザー照射により形成しているため,微小に形成できる。そのため,プリント配線板の高密度実装化が実現できる。
【0054】
【発明の効果】
本発明によれば,ビアホールの導通信頼性が高いプリント配線板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】 参考発明にかかる実施形態例1の製造方法における,金属箔への粗化処理及び黒化層形成(a),積層(b),熱圧着(c),開口孔形成(d)を行う方法を示す説明図。
【図2】 図1に続く,ビアホール形成(e),デスミア処理(f),ソフトエッチング(g),光沢層有無の検査(h)を行う方法を示す説明図,並びにデスミア処理によって絶縁基板の残さが除去された絶縁基板(f1)及び残さが残った絶縁基板(f2),ソフトエッチングにより黒化層が除去された絶縁基板(g1)及び黒化層が残った絶縁基板(g2)の説明図。
【図3】 図2に続く,めっき処理(i),パターン形成(j)を行う方法を示す説明図。
【図4】 本願発明にかかる実施形態例2の製造方法における,ビアホール形成(e),デスミア処理(f),光沢層の形成(G),並びにデスミア処理によって絶縁基板の残さが除去された絶縁基板(f1)及び残さが残った絶縁基板(f2),光沢層が均一に形成された絶縁基板(G1)及び不均一に形成された絶縁基板(G2)の説明図。
【図5】 図4に続く,光沢層の検査(h),めっき処理(i)及びパターン形成(j)を行う方法を示す説明図。
【図6】 従来例におけるプリント配線板の断面図。
【図7】 従来例における問題点を示すための説明図。
【符号の説明】
1...黒化層,
10...光沢層,
2...粗化面,
3...金属箔,
31,32...導体パターン,
33...開口孔,
4...残さ,
5...絶縁基板,
6...ビアホール,
63...ビアホール形成部分,
7...金属めっき膜,
8...レーザー,[0001]
【Technical field】
The present invention relates to a printed wiring board and a method for manufacturing the same, and more particularly to a method for removing smear generated when a via hole is drilled.
[0002]
[Prior art]
In recent years, methods for forming via holes in printed wiring boards by laser irradiation have been developed. Specifically, as shown in FIG. 6, first, a
[0003]
Next, a laser is irradiated into the
Thereafter, when the
[0004]
[Problems to be solved]
However, in the conventional via hole forming method by laser irradiation, the
[0005]
Therefore, in order to remove the
However, when the desmear treatment is insufficient, the residue may not be removed sufficiently. As a result, the via hole conduction reliability is still not sufficient.
[0006]
In view of the conventional problems, the present invention intends to provide a printed wiring board having high via hole conduction reliability and a method for manufacturing the same.
[0007]
[Means for solving problems]
For convenience of explanation, the reference invention will be described first.
The first printed wiring board manufacturing method according to the reference invention includes a step of forming a blackened layer on the metal foil,
Adhering the metal foil to the bottom of the via hole forming portion of the insulating substrate with the blackening layer facing,
Irradiating the via hole forming portion of the insulating substrate with a laser to form a via hole having the metal foil as a bottom;
Applying desmear treatment to the metal foil exposed at the bottom of the via hole;
Performing a soft etching with a dissolution removal thickness of 0.1 to 2 μm on the metal foil exposed at the bottom of the via hole;
Confirming that there is no blackened layer on the metal foil surface at the bottom of the via hole;
Forming a metal plating film inside the via hole without the blackening layer;
A method of manufacturing a printed wiring board, comprising: forming a conductive pattern by etching the metal foil.
[0008]
What should be noted most in the reference invention is that a blackened layer is formed on the surface of the metal foil facing the insulating substrate to place the blackened layer at the bottom of the via hole, and after the desmear treatment is performed inside the via hole. Soft etching is performed to remove the blackened layer on the surface of the metal foil.
[0009]
The desmear treatment removes the insulating substrate remaining inside the via hole. However, if the desmear treatment is insufficient and the residue remains on the metal foil at the bottom of the via hole, the surface of the metal foil is not etched by soft etching. , The blackened layer of the residue adhesion will remain. By inspecting the presence or absence of the remaining blackened layer, it is possible to inspect whether the residue is attached to the bottom of the via hole. By forming a metal plating film, which is a subsequent process, with no residue, the metal plating film adheres firmly to the bottom of the via hole, and a printed wiring board with high conduction reliability of the via hole can be obtained.
[0010]
On the other hand, if the blackened layer remains after the soft etching due to the residue in the via hole, it is regarded as a defective product at the time of inspection, and the via hole is again desmeared or discarded. If a defective product is not subjected to desmear treatment inside the via hole and a subsequent metal plating film is formed, the residue interferes with the adhesion and conductivity between the metal foil and the metal plating film, and the conduction reliability of the via hole decreases. There are things to do.
[0011]
Further, since the via hole is formed by a laser, it can be formed into a minute hole. Therefore, high-density mounting of the insulating substrate can be realized.
Furthermore, since the blackened layer is formed on the surface of the metal foil facing the insulating substrate, the adhesion between the metal foil and the insulating substrate is high. Therefore, the conductor pattern formed by etching the metal foil has excellent adhesion to the insulating substrate.
[0012]
For example, a copper foil is used as the metal foil.
As the insulating substrate, for example, a glass epoxy substrate, a glass polyimide substrate, a glass bismaleimide triazine substrate or the like is used.
The insulating substrate may have a conductor pattern of one layer or two or more layers formed therein in advance.
The blackening layer is a black layer formed on a metal foil by a blackening treatment using a chemical such as a sodium phosphate solution.
[0013]
Desmear treatment is a chemical treatment that dissolves and removes the residue in the via hole by immersing the insulating substrate in which the via hole is formed in a solution of concentrated sulfuric acid, chromic acid or a mixed acid thereof, or sodium permanganate or potassium permanganate. Say the law.
[0014]
Soft etching means that the metal foil surface exposed at the bottom of the via hole is slightly dissolved and removed by a chemical reaction. The thickness of the metal foil dissolved and removed by soft etching is 0 . Oh Ru in 1~2μ m. If the thickness is less than 0.1 μm, there may be a portion where the blackened layer on the surface of the metal foil cannot be removed even if there is no residue on the surface of the metal foil, and the presence or absence of the residue may not be accurately determined. is there. On the other hand, if it exceeds 2 μm, the process cost of soft etching may be increased.
[0015]
The metal plating film is formed in the via hole by chemical plating. It is preferable to further perform electroplating after chemical plating. Thereby, a metal plating film can be formed in a film thickness, and the electrical conductivity of the via hole is improved. The metal plating film is made of a metal such as copper, nickel, or gold.
[0016]
Before forming the blackening layer, it is preferable to subject the surface of the metal foil facing the insulating substrate to a roughening treatment. The surface of the metal foil becomes a roughened surface by the roughening treatment. When the metal foil and the insulating substrate are bonded, the insulating substrate material bites into the roughened surface, and the adhesion between the metal foil and the insulating substrate is enhanced. Therefore, the conductor pattern is more firmly bonded to the insulating substrate.
[0017]
In addition, the surface of the metal foil exposed at the bottom of the via hole becomes a roughened surface, and the adhesion to the metal plating film is enhanced.
Roughening treatment refers to treatment in which the surface of the metal foil is roughened, and specific examples include physical treatment such as jet scrub and chemical treatment. Although the concept of chemical processing may include blackening processing, in the present invention, chemical processing does not include blackening processing.
[0018]
Next, a method for manufacturing a printed wiring board according to the present invention includes a step of attaching a metal foil to the bottom of a via hole forming portion in an insulating substrate,
Irradiating the via hole forming portion of the insulating substrate with a laser to form a via hole having the metal foil as a bottom;
Applying desmear treatment to the metal foil exposed at the bottom of the via hole;
Forming a nickel plated luster layer on the metal foil exposed at the bottom of the via hole;
A step of confirming that a gloss layer is uniformly formed on the metal foil surface at the bottom of the via hole;
Forming a metal plating film inside the via hole;
A method of manufacturing a printed wiring board, comprising: forming a conductive pattern by etching the metal foil.
[0019]
The manufacturing method of the present invention is different from the manufacturing method of the above reference invention in that a via hole is formed on an insulating substrate and a desmear treatment is performed, and then a nickel plating gloss layer is formed on the metal foil exposed at the bottom. To do.
[0020]
In the manufacturing method of the present invention , when all of the residue of the insulating substrate is removed after the desmear treatment inside the via hole, a gloss layer of nickel plating is uniformly formed on the entire surface of the metal foil exposed at the bottom of the via hole, Uniform gloss. On the other hand, if it remains, a glossy layer is not formed on the remaining adhered portion, and the entire bottom portion emits uneven gloss.
[0021]
Therefore, by inspecting the glossy state of the bottom of the via hole, it is possible to inspect whether or not the insulating substrate remains on the bottom. That is, when the residue does not remain, the entire bottom portion emits a uniform gloss, and when the residue remains, it generates a non-uniform gloss.
[0022]
Therefore, post-process soft etching and metal plating film formation are performed on an insulating substrate having a via hole with a uniform gloss at the bottom. Thereby, the adhesiveness of the metal foil and metal plating film of a via-hole bottom part improves, and the printed wiring board which has a via hole with high conduction | electrical_connection reliability can be obtained.
[0023]
On the other hand, an insulating substrate having a via hole that emits uneven gloss at the bottom is regarded as a defective product at the time of inspection, as described in the first manufacturing method, and no subsequent process is performed.
[0024]
In addition, since the via hole is formed by laser irradiation, it can be formed minutely. Therefore, high-density mounting of printed wiring boards can be realized.
Next, according to the above reference invention, the manufacturing method of the present invention comprises an insulating substrate, a conductor pattern formed on the surface of the insulating substrate, and a via hole penetrating the insulating substrate and having the conductor pattern at the bottom, and Help printed wiring board glossy layer of nickel plating is formed on the bottom of the via hole are obtained.
[0025]
This printed wiring board has high adhesion to an insulating substrate because a blackened layer is formed on the surface of the conductor pattern. Further, the same effect as described in the above manufacturing method can be exhibited.
[0026]
The blackened layer is preferably formed on the roughened surface of the insulating substrate. This is because the material of the insulating substrate bites into the roughened surface of the conductor pattern, so that it is firmly bonded.
Others are the same as the manufacturing method described above.
In addition, you may laminate | stack the conductor pattern of 1 layer or 2 layers or more on the surface of the printed wiring board of this invention.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 (Reference Example)
For convenience of explanation, first, an embodiment according to the reference invention will be described.
A printed wiring board and a manufacturing method thereof according to an embodiment of the reference invention will be described with reference to FIGS.
As shown in FIG. 3 (j), the printed wiring board of this example has an insulating
[0028]
Next, a method for manufacturing a printed wiring board will be described.
First, as shown in FIG. 1A, a roughening process is performed on the surface of the
[0029]
Next, the blackened
Next, as shown in FIG. 1B, a prepreg made of B-stage epoxy resin and glass cloth is prepared as the insulating
Next, as shown in FIG. 1C, the laminated insulating
[0030]
Next, as shown in FIG. 1D, etching is performed on the
[0031]
Next, as shown in FIG. 2 (e), the
[0032]
Next, as shown in FIG. 2 (f), desmear treatment is performed on the
[0033]
Next, as shown in FIG. 2G, the
[0034]
Next, as shown in FIG. 2H, it is confirmed that there is no blackened layer on the surface of the
[0035]
Next, as shown in FIG. 3I, a metal plating process is performed on the insulating substrate 5 (FIG. 2G1) in which the blackened layer does not remain at the bottom of the via hole. Specifically, chemical copper plating and electrolytic copper plating are performed on the entire surface of the
[0036]
Next, as shown in FIG. 3 (j), the
Thus, a printed wiring board is obtained.
[0037]
On the other hand, as shown in FIG. 2 (g2), the blackened
[0038]
Next, the operation and effect of this example will be described.
In this example, the blackened
[0039]
By the desmear process, the insulating substrate remaining in the via hole is removed, and by performing soft etching, the blackened
However, when the desmear treatment is insufficient and the residue remains on the metal foil at the bottom of the via hole, the blackened
[0040]
Therefore, as shown in FIG. 2 (h), it is possible to inspect whether or not the residue is attached to the bottom of the via hole by inspecting the presence or absence of the remaining blackened layer.
Then, as shown in FIG. 3 (i), by forming a
[0041]
Further, since the via hole is formed by a laser, it can be formed into a minute hole. Therefore, high-density mounting of the insulating substrate can be realized.
Further, as shown in FIG. 3 (j), since the
[0042]
Further, as shown in FIG. 1A, the surface of the
[0043]
Embodiment 2 ( Embodiment of the present invention)
The method for manufacturing a printed wiring board of the present invention is shown in FIGS. 4 (e) and 4 (f) instead of forming a blackened layer on the metal foil in advance before sticking as in Embodiment 1 (reference invention) . After forming the via
[0044]
That is, first, a roughened surface is formed on the surface of the metal foil opposite to the side facing the insulating substrate. Next, without forming a blackened layer on the roughened surface, a metal foil is laminated on the upper and lower surfaces of the insulating substrate and thermocompression bonded to form an opening in a portion covering the via hole forming portion (FIG. 1A ) To FIG. 1 (d)).
[0045]
Next, as shown in FIG. 4E, the insulating
Next, desmear processing is performed as shown in FIG. As a result, as shown in FIG. 4F1, the residue of the insulating substrate attached to the bottom of the via
[0046]
Next, as shown in FIG. 4G, the
[0047]
Next, as shown in FIG. 5H, the formation state of the gloss layer in the via hole is inspected by an optical means such as a microscope. As shown in FIG. 4G1, when the gloss layer is uniformly formed, uniform gloss is emitted. On the other hand, as shown in FIG. 4 (G2), when the gloss layer is formed non-uniformly, non-uniform gloss is emitted.
[0048]
Next, as shown in FIG. 5I, the insulating substrate is subjected to chemical copper plating and electrolytic copper plating to form a
[0049]
In this example, when all of the residue of the insulating substrate is removed after the desmear process inside the via hole as shown in FIG. 4 (f1), the metal foil exposed at the bottom of the via
[0050]
Therefore, as shown in FIG. 5H, it is possible to inspect whether or not the insulating substrate remains on the bottom by inspecting the glossy state of the bottom of the via
[0051]
Then, a post-process metal plating film formation (FIG. 5I) is performed on the insulating
[0052]
On the other hand, an insulating substrate having a via hole that emits uneven gloss at the bottom is regarded as a defective product at the time of inspection, as described in the first manufacturing method, and no subsequent process is performed.
[0053]
In addition, since the via hole is formed by laser irradiation, it can be formed minutely. Therefore, high-density mounting of printed wiring boards can be realized.
[0054]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the printed wiring board with high conduction | electrical_connection reliability of a via hole, and its manufacturing method can be provided.
[Brief description of the drawings]
FIG. 1 shows a roughening treatment and blackening layer formation (a), lamination (b), thermocompression bonding (c), and opening hole formation (d) on a metal foil in the manufacturing method of
FIG. 2 is an explanatory diagram showing a method for performing via hole formation (e), desmear treatment (f), soft etching (g), and inspection for presence / absence of a glossy layer (h) following FIG. 1; Description of the insulating substrate (f1) from which the residue is removed, the insulating substrate (f2) from which the residue is left, the insulating substrate (g1) from which the blackened layer is removed by soft etching, and the insulating substrate (g2) from which the blackened layer remains Figure.
FIG. 3 is an explanatory diagram showing a method for performing plating treatment (i) and pattern formation (j) following FIG. 2;
FIG. 4 shows insulation in which the residue of the insulating substrate is removed by via hole formation (e), desmear treatment (f), gloss layer formation (G), and desmear treatment in the manufacturing method according to the second embodiment of the present invention . Explanatory drawing of the board | substrate (f1), the insulation board | substrate (f2) with which the residue remained, the insulation board | substrate (G1) in which the glossy layer was formed uniformly, and the insulation board | substrate (G2) in which it formed unevenly.
FIG. 5 is an explanatory diagram showing a method for performing a glossy layer inspection (h), plating treatment (i), and pattern formation (j) following FIG. 4;
FIG. 6 is a cross-sectional view of a printed wiring board in a conventional example.
FIG. 7 is an explanatory diagram for illustrating a problem in a conventional example.
[Explanation of symbols]
1. . . Blackening layer,
10. . . Glossy layer,
2. . . Roughened surface,
3. . . Metal foil,
31, 32. . . Conductor pattern,
33. . . Aperture,
4). . . The rest,
5. . . Insulating substrate,
6). . . Beer hall,
63. . . Via hole formation part,
7. . . Metal plating film,
8). . . laser,
Claims (2)
上記絶縁基板のビアホール形成部分にレーザーを照射して,上記金属箔を底部とするビアホールを形成する工程と,
上記ビアホール底部に露出した金属箔にデスミア処理を施す工程と,
ビアホール底部に露出した金属箔にニッケルめっきの光沢層を形成する工程と,
ビアホール底部の金属箔表面に光沢層が均一に形成されていることを確認する工程と,
ビアホール内部に金属めっき膜を形成する工程と,
上記金属箔にエッチングを施して導体パターンを形成する工程とからなることを特徴とするプリント配線板の製造方法。Attaching a metal foil to the bottom of the via hole forming part of the insulating substrate;
Irradiating the via hole forming portion of the insulating substrate with a laser to form a via hole having the metal foil as a bottom;
Applying desmear treatment to the metal foil exposed at the bottom of the via hole;
Forming a nickel plated luster layer on the metal foil exposed at the bottom of the via hole;
A step of confirming that a gloss layer is uniformly formed on the metal foil surface at the bottom of the via hole;
Forming a metal plating film inside the via hole;
A method of manufacturing a printed wiring board, comprising: forming a conductor pattern by etching the metal foil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10363598A JP3716613B2 (en) | 1998-03-30 | 1998-03-30 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10363598A JP3716613B2 (en) | 1998-03-30 | 1998-03-30 | Printed wiring board and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005196437A Division JP2005294873A (en) | 2005-07-05 | 2005-07-05 | Method of manufacturing printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284309A JPH11284309A (en) | 1999-10-15 |
| JP3716613B2 true JP3716613B2 (en) | 2005-11-16 |
Family
ID=14359237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10363598A Expired - Fee Related JP3716613B2 (en) | 1998-03-30 | 1998-03-30 | Printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716613B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5288168B2 (en) * | 2008-09-26 | 2013-09-11 | 日立化成株式会社 | Multilayer printed wiring board and manufacturing method thereof |
| KR101271569B1 (en) | 2011-11-23 | 2013-06-11 | 권미숙 | The lamp |
| WO2018181726A1 (en) | 2017-03-30 | 2018-10-04 | 古河電気工業株式会社 | Surface-treated copper foil, and copper-clad laminate and printed wiring board using same |
-
1998
- 1998-03-30 JP JP10363598A patent/JP3716613B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284309A (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101352109B (en) | Printed wiring board and method for manufacturing the same | |
| CN1333623C (en) | Method for producing vias in manufacture of printed wiring boards | |
| CN100354125C (en) | Copper-clad laminated board, and circuit board for printed wiring board and method for producing the same | |
| CN100576980C (en) | Method for forming wiring on insulating resin layer | |
| JP2000349435A (en) | Multilayered printed wiring board and manufacture thereof | |
| JP2006093650A (en) | Manufacturing method of package substrate using electroless nickel plating | |
| CN101588680A (en) | Method of fabricating printed wiring board | |
| JPH1013028A (en) | Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture | |
| JPH1187931A (en) | Manufacturing method of printed wiring board | |
| JP2002246500A (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2000036660A (en) | Manufacture of build-up multilayer interconnection board | |
| JP4082776B2 (en) | Method for manufacturing printed wiring board | |
| JP2000208936A (en) | Manufacturing method of printed wiring board | |
| JP3716613B2 (en) | Printed wiring board and manufacturing method thereof | |
| JP3942535B2 (en) | Manufacturing method of multilayer wiring board | |
| KR100911204B1 (en) | Manufacturing method of build-up integrated circuit board | |
| JP2000036659A (en) | Manufacture of build-up multilayer interconnection board | |
| JP2001156453A (en) | Forming method for embedded via at printed wiring board | |
| JP5298740B2 (en) | Multilayer circuit board manufacturing method | |
| JP2001015919A (en) | Multilayer printed wiring board, circuit-board therefor and its manufacture | |
| JP2000036661A (en) | Manufacture of build-up multilayer interconnection board | |
| JP5172565B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
| JP3599957B2 (en) | Method for manufacturing multilayer wiring board | |
| JP2000036662A (en) | Manufacture of build-up multilayer interconnection board | |
| JP2005294873A (en) | Method of manufacturing printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |