JP3717995B2

JP3717995B2 - Contactless memory card communication circuit

Info

Publication number: JP3717995B2
Application number: JP11450896A
Authority: JP
Inventors: 充裕村田
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1996-05-09
Filing date: 1996-05-09
Publication date: 2005-11-16
Anticipated expiration: 2016-05-09
Also published as: JPH09298500A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＣ共振回路を介して、電磁結合（あるいは電磁誘導とも称する）にてデータの送信／受信を行なうように構成された無接点型メモリカードの通信回路に関する。
【０００２】
【従来の技術】
近年においては、サイズが小さく、しかも高信頼性の記憶媒体として、いわゆる無接点型メモリカードの実用化が進んでおり、応用範囲の拡大とともに、そのメモリ容量も、一段と高容量化していく傾向にある。
【０００３】
メモリ容量の高容量化に伴って、そのデータの伝送スピードも当然ながら高速化を求められているが、ＬＣ共振回路を介して、電磁結合にてデータの伝送を行なうという条件下で、データの伝送速度を上げていくことは、一般的には非常に困難である。ここで伝送速度を実質的に上げる方法としては、第１に単純に１ビット当たりの伝送所要時間を小さくすること、第２に複数個のＬＣ共振回路を設け、並列的にデータの伝送を行なうこと、第３には多相変調方式を採用して複数ビット・データを同時に伝送すること、などが考えられるが、最後の第３の方法は、多相ＰＳＫや多相ＦＳＫのために複雑な構成の変・復調回路が必要となり、特にリーダ／ライタの小型化や低価格化が求められる傾向の強い無接点メモリカード・システムの分野においては、採用は困難である。
【０００４】
図６は、従来の無接点型メモリカード・システムの通信回路を示す回路図であり、図７は、その要部の波形図である。
【０００５】
リーダ／ライタ通信回路１のプリントコイル型アンテナ２と、無接点型メモリカード１０のＬＣ並列型の共振回路１１を構成するプリントコイル型アンテナ１２とは、アクセス時には互いに対向して、いわゆる電磁結合により、相互にデータの授受を行なうように構成されている。すなわちリーダ／ライタ側、カード側双方のアンテナ２および１２は、いずれも送・受信兼用となっている。
【０００６】
ここで図７に示されるビット時間幅（１ビットの時間長さ）ｔ_bの調歩同期式シリアル送信データＢＤが、カード側よりリーダ／ライタ側に送信されるものとすると、前記送信データＢＤのビット・データが“０”のときに対応してシングルショット信号より成る送信信号ＴＸが形成され、送信駆動トランジスタ１３を駆動する。すなわち共振回路１１は、前記送信データＢＤが“０”となるごとに、シングルショット駆動され、この結果、リーダ／ライタ通信回路１のアンテナ２にも、電磁誘導による起電力が発生する。この場合、駆動はシングルショット駆動であるが、共振回路１１の共振現象により、アンテナ１２の電流波形は自由減衰波形を示し、リーダ／ライタ通信回路１のアンテナ２に発生する誘導波形も、概略的にはそれに相似形の自由減衰波形となる。アンテナ２に発生する前記誘導波形は、受信復調回路３に入力されて受信復調されるが、まずコンデンサＣ１および抵抗Ｒ１、Ｒ２によって、直流カットおよびバイアスされてから、ウインド・コンパレータへの入力信号（すなわち受信復調対象信号）ＷＰとなる。従って入力信号ＷＰの波形は、アンテナ１２および２に現れる波形（図示省略）と概略的には相似形であるが、ここで抵抗Ｒ３、Ｒ４、Ｒ５によって規定されるウインド幅Ｗに対して、前記入力信号ＷＰが外に飛び出していると、ウインドコンパレータの出力である受信復調信号ＲＤは、“０”レベルとなるように構成されている。また該受信復調信号ＲＤは、そのスタート・ビットの検出点Ｔ_R0を位相上の相対的基準点とする所定のサンプリング区間ｔ_c内に、一瞬でも“０”レベルに下がっていれば、リーダ／ライタ内の受信データ処理回路にて、その区間の受信ビット・データを“０”として扱かわれるように構成されている。
【０００７】
一方、リーダ／ライタ側よりカード側に対して、ビット時間幅ｔ_bの調歩同期式シリアル送信データＴＤが送信される場合には、該送信データＴＤのビット・データが“０”であるときに、所定の周波数の送信キャリア信号ＴＣが送信変調回路４を介して、送信駆動回路５に入力される。すなわち送信変調回路４は、送信データＴＤによって送信キャリア信号ＴＣをいわゆる反転ＡＳＫ変調（送信データが“０”のときにキャリア信号を出力するように変調）するもので、送信データＴＤが“０”である間は、送信駆動回路５のコンデンサＣ２とアンテナ２によって構成される直列共振回路が駆動され、さらにこれに誘導されて、カード側の共振回路１１にも共振波形ＲＳが現れる。この共振波形ＲＳは、検波回路１４に入力されて検波されるために、基本的には、前記送信キャリア信号ＴＣによってアンテナ２が駆動されているときには、検波回路１４から出力される受信データＲＸも“０”となる。また該受信データＲＸは、そのスタート・ビットの検出点Ｔ_S0を位相上の相対的基準点とする所定のサンプリング・タイミングＴ_SPごとに、シリアル受信データとして１ビットずつ、取り込まれるように構成されている。
【０００８】
以上のように、図６、図７に示される従来の無接点型メモリカード・システムにおいては、カード側における受信は、ＬＣ共振回路を介して行なうように構成されているが、これはリーダ／ライタ側からの送信信号に対して、最大限の振幅にて受信応答できるために、カード側の受信回路の構成を簡素化する上で有効であり、さらにはＬＣ共振回路の共振周波数以外の周波数帯のノイズも入り込みにくくなるために、システムの外部からのノイズによる通信エラーが発生しにくいという利点がある。またカード側からの送信時には、シングルショット信号より成る送信信号によって、前記共振回路を送信駆動するように構成されているが、これはカード側からの送信に要する電力を最少限に抑えるのに有効である。しかし共振回路に特有の自由減衰のために、いずれの場合についても、通信上の共振信号が尾を引くという現象が介在し、通信上の信頼性や通信速度の向上に対する障害となっている。
【０００９】
【発明が解決しようとする課題】
まずシングルショット信号より成る送信信号にて送信駆動する場合には、共振回路における自由減衰のために、シリアル送信データＢＤのビット時間幅ｔ_b内では、充分に振幅が小さくならず、その結果、リーダ／ライタ側で受信エラーを引き起こす危険が高かった。すなわち図７に示されるように、時間Ｔ_Sにてビット・データが“０”であって送信信号が出力され、時間Ｔ_Eにて次のビット・データが“１”となって送信信号が出力されない場合を想定すると、時間Ｔ_Eに対応するサンプリング区間ｔ_cに至った時点での振幅が、共振回路における自由減衰によって尾を引いていて（以下、残響現象と称する）、まだウインド幅Ｗを越えていると、そこで通信エラーが発生してしまうことになる。
【００１０】
一方、所定の周波数のキャリア信号を受信して検波する場合についても、本来はキャリア信号が無くなっているはずのビット周期に入っても、共振回路における自由減衰のために、先行する信号が尾を引いていて（この場合についても同様に、以下、残響現象と称する）、充分に振幅が小さく収まっていないと、同様な通信エラーが発生する。すなわち図７に示されるように、元の送信データＴＤが、ビット・データ“０”から“１”へと変化したときに対応するサンプリング・タイミングＴ_SPにて、まだ残響現象が大きく残っているほど、受信データ判定上の時間幅マージンｔ_mが小さくなり、さらには該マージンｔ_mが無くなった時点で通信エラーが発生することになる。
【００１１】
以上のように、従来技術による無接点型メモリカードの通信回路においては、送・受信のいずれの場合についても、ＬＣ共振回路における残響現象の介在のために、通信の信頼性が損なわれており、逆に通信の信頼性を上げるためには、通信速度を下げてビット周期を長く確保し、残響現象が充分に収まった時点で次のビットの通信区間に入るという手法で対応せざるを得なかったのが実状である。なお単純に送信側の駆動力を上げて、通信波形の振幅を大きくしたとしても、残響現象における振幅までもが大きくなってしまうために、結局、通信信頼性上のマージンや通信速度の向上には結びつかないことは明らかである。
【００１２】
また複数個のＬＣ共振回路を設け、並列的にデータの伝送を行なうことにより実質的に通信速度を上げるという手法については、送信時における前記複数個のＬＣ共振回路の駆動のために、カード側の瞬間電力が不足する危険性がある。
【００１３】
本発明の目的は、ＬＣ共振回路を介して電磁結合にてデータの送信を行なうように構成された無接点型メモリカードにおいて、上記従来技術の欠点を解消し、通信上の信頼性を損なうことなく、通信速度を上げることのできる通信回路を実現することにある。
【００１４】
【課題を解決するための手段】
上記の目的を達成するために、本発明のうち、請求項１に記載の発明は、第１及び第２のＬＣ共振回路を介して、電磁結合にてデータの送信を行なうように構成された無接点型メモリカードにおいて、複数ビットで形成されるシリアルデータの内容に応じてシングルショット信号より成る送信信号を形成する第１及び第２のデータ送信信号形成回路と、前記送信信号に応答して前記第１及び第２のＬＣ共振回路を各々駆動する第１及び第２の送信駆動回路とを、前記第１及び第２のＬＣ共振回路のそれぞれに対応して設け、前記シリアルデータに対応して送信される前記第１及び第２のデータ送信信号形成回路からの送信信号は、前記第１のデータ送信信号形成回路からの送信信号より前記第２のデータ送信信号形成回路からの送信信号を、前記ビット毎に遅れた位相で出力されるよう構成することにより、前記各送信駆動回路の駆動タイミングを各々のビット内において互いにずらして成ると共に、前記第１のＬＣ共振回路からの送信信号と前記第２のＬＣ共振回路からの送信信号とを並列に送信することを特徴とする。
【００１６】
また請求項２に記載の発明は、第１、および第２のＬＣ共振回路を介して、電磁結合にてデータの送信を行なうように構成された無接点型メモリカードにおいて、送信データの内容に応じてシングルショット信号より成る送信信号を形成するデータ送信信号形成回路と、前記送信信号に応答して前記ＬＣ共振回路を駆動する送信駆動回路と、前記ＬＣ共振回路に対して並列に接続されて成る共振制動回路と、前記送信信号の出力されるタイミングに対して所定の位相関係にある制動信号を形成する制動信号形成回路とを、前記第１、第２のＬＣ共振回路のそれぞれに対応して設け、前記各データ送信信号形成回路は、互いに異なるタイミングで前記送信信号を形成することにより、前記各送信駆動回路の駆動タイミングを互いにずらして成るとともに、前記各制動信号形成回路は、少なくとも他方の側のＬＣ共振回路が駆動されているタイミングでは制動信号を出力し、該制動信号によって前記共振制動回路を構成するスイッチング素子を制御することにより、前記ＬＣ共振回路の振動減衰を促進するように構成したことを特徴とする。
【００１８】
【発明の実施の形態】
図１〜図５は、本発明の実施の形態による無接点型メモリカード・システムを示しており、図１は、その電磁結合による通信回路を示す回路図である。また図２および図３は、リーダ／ライタおよび無接点型メモリカードのそれぞれの概略構成を示すブロック図で、図４および図５は、電磁結合による通信波形を示す波形図である。なお図２に示されるリーダ／ライタ２０は、一般にマイクロコンピュータ・システム内に組み込まれて使用され、本実施例でも、マイクロコンピュータ（以下マイコン）１９との間で、１バイト単位で受信データや送信データの受渡しを行なうように構成されている。
【００１９】
リーダ／ライタ２０において、発振回路２１の出力は、分周回路２２にて電源供給用キャリア周波数まで分周された後、プッシュプル型の電源供給用駆動回路２３に入力されて、電源供給用プリントコイル型アンテナ２４を直列共振駆動するように構成されている。一方、図３に示されるように、アクセス時に前記アンテナ２４に対向するように構成されたカード側の電源受取り用のプリントコイル型アンテナ７０は、整流回路７１およびクロック信号形成回路７３に接続されており、さらに整流回路７１による整流電源は、定電圧回路７２にてレギュレートされ、Ｖ_SS系電源としてカード内の回路の各部に渡って供給される。またクロック信号形成回路７３にて前記電源供給用キャリア周波数の信号に復元されて成るクロック信号ＣＬＫも、同様にカード内の各部に供給されている。
【００２０】
図１に示されるように、本実施の形態の無接点型メモリカード・システムの通信回路は、２組のデータ送・受信用の電磁結合インターフェースを有しており、リーダ／ライタ通信回路４０においては、プリントコイル型の第１通信用アンテナ４１、第２通信用アンテナ４２が設けられている。なおリーダ／ライタ通信回路４０において、第１、第２の各受信復調回路４３、４４の基本的な構成および動作は、前述の図７の受信復調回路３の場合と同様であり、さらに第１、第２の送信変調回路４５、４６および第１、第２の送信駆動回路４７、４８についても、その基本的な構成や動作は、前述の図７の送信復調回路４および送信駆動回路５の場合と、それぞれ同様である。
【００２１】
一方、無接点型メモリカード通信回路５０内に設けられた第１、第２のＬＣ並列型の共振回路５１、５２は、プリントコイル型の通信用アンテナとコンデンサとから成り、それぞれの通信用アンテナは、アクセス実行時には前記リーダ／ライタ側の第１、第２の通信用アンテナ４１、４２に対向するように構成されている。また前記共振回路５１、５２は、それぞれ第１、第２の送信駆動トランジスタ５３、５４および第１、第２の検波回路５５、５６に接続されている。ここで上記の各共振回路５１、５２、各送信駆動トランジスタ５３、５４、および各検波回路５５、５６の構成や動作は、基本的には前述の図７における共振回路１１、送信駆動トランジスタ１３、および検波回路１４とそれぞれ同様であるが、本発明の実施例を示す図１においては、第１、第２の各共振回路５１、５２に対して、それぞれ第１、第２の共振制動回路５７、５８が接続されている。第１共振制動回路５７は、実質的にはスイッチング素子として設けられた電界効果型トランジスタ（ＦＥＴ）５９と抵抗６０によって構成されており、これらは第１共振回路に対して、並列に接続されており、第２共振回路５２と第２共振制動回路５８との関係についても、全く同様である。
【００２２】
ここでカード側からリーダ／ライタ側へのデータの送信について説明する。本実施の形態のカードには、図３に示されるように、ＥＥＰーＲＯＭより成る不揮発性メモリ７４が内蔵されており、例えばメイン制御回路７５からの制御信号等に応じて不揮発性メモリ７４より読み出される１バイトのデータは、データバス７６を介して、その上位４ビット、下位４ビットが、それぞれパラレル／シリアル変換用の第１、第２のデータ送信用シフトレジスタ７７、７８に分割されてセットされる。この結果、送信制御回路７９からの送信用タイミング信号等に応じて、前記第１シフトレジスタ７７からは、１バイトのデータの上位４ビットが、調歩同期式にて第１シリアル送信データＢＤ１として出力され、同様に前記第２シフトレジスタ７８からは、下位４ビットに基づいた第２シリアル送信データＢＤ２が出力される。さらに第１、第２の送信信号形成回路８０、８１は、前記第１、第２の送信データＢＤ１、ＢＤ２に応じて、シングルショット信号より成る送信信号ＴＸ１、ＴＸ２を形成する。この場合、図４に示されるように、送信データＢＤ１、ＢＤ２の各ビット・データが“０”のときに対応してシングルショット信号より成る送信信号ＴＸ１、ＴＸ２が形成され、それぞれ第１、第２の送信駆動トランジスタ５３、５４を駆動するが、第２の送信信号ＴＸ２は、第１の送信信号ＴＸ１に対して、ビット時間幅ｔ_bの半分だけ、遅れた位相で出力されるように構成されているために、第１、第２の駆動トランジスタ５３、５４が同時に駆動されることは避けられることになる。すなわちカード側は、電磁結合にて電力の供給を受けているために、その電源に充分に大きな電流容量を持たせることは困難であるが、上記のように、各データ送信信号形成回路８０、８１が、互いに異なるタイミングで送信信号ＴＸ１、ＴＸ２を形成することにより、各送信駆動トランジスタ５３、５４の駆動タイミングを互いにずらすように構成すれば、瞬間消費電力が大きくなりすぎて電源電圧が低下し、その結果、回路が誤動作したり、通信エラーが発生したりするという事故を防止することができる。
【００２３】
一方、第１、第２の送信用制動信号形成回路８２、８３は、第１、第２の送信信号ＴＸ１、ＴＸ２の出力されるタイミングに対して、それぞれ所定の位相関係において第１、第２の送信用制動信号ＴＢ１、ＴＢ２を形成して、第１、第２の共振制動回路５７、５８に供給する。この結果、第１、第２の共振回路５１、５２の電流波形は、送信信号ＴＸ１、ＴＸ２に応答して駆動された後、単純に自由減衰していくのではなく、送信用制動信号ＴＢ１、ＴＢ２によってＦＥＴ５３、５４がＯＮ状態になる区間で、共振回路の残響における振動エネルギーが逃げる経路ができて、共振条件を崩されるために、急激に減衰が促進されることになる。またリーダ／ライタ側の第１、第２の通信用アンテナ４１、４２には、第１、第２の共振回路５１、５２のアンテナの電流波形に対応した起電力が誘導されるために、結局、第１、第２の受信復調回路４３、４４の受信復調対象信号（すなわち受信復調用ウインド・コンパレータへの入力信号）ＷＰ１、ＷＰ２も、図４に示されるように、それぞれ第１、第２の送信用制動信号ＴＢ１、ＴＢ２が出力される区間で、急激に振動減衰が促進されることになる。この結果、図４に示されるように、例えば時間Ｔ_S1、Ｔ_S2にてビット・データが“０”であって送信信号が出力され、時間Ｔ_E1、Ｔ_E2にて次のビット・データが“１”となって送信信号が出力されない場合においても、時間Ｔ_E1、Ｔ_E2に対応するサンプリング区間に至った時点では、受信復調対象信号ＷＰ１、ＷＰ２の振幅が充分に小さなレベルとなるまで振動減衰を促進されているために、ウインド幅Ｗを越えて通信エラーが発生してしまうような危険は全く解消される。
【００２４】
しかも第１、第２の送信用制動信号形成回路８２、８３は、図４に示されるように、互いに他方の側の共振回路がシングルショット駆動されるタイミングにおいては、少なくとも送信用制動信号ＴＢ１、ＴＢ２を形成して、自己の側の共振回路に制動を加えるように構成されているために、時間の有効使用が可能になるとともに、第１、第２の共振回路５１、５２のアンテナ相互間の信号の干渉も防止できることになる。すなわち、例えばスペース的な制約等から、第１、第２の共振回路５１、５２のアンテナが比較的近接して配置されると、一方のアンテナのシングルショット駆動が、他方のアンテナに対して電磁誘導による干渉を加える可能性があり、その結果、ますます通信エラーの発生する危険性が高くなるはずであるが、上記のような構成によれば、一方のアンテナがシングルショット駆動されるタイミングでは、他方のアンテナは共振条件を崩されて制動をかけられているために、複数個の共振回路における相互干渉による通信上の信頼性の低下も防止できる。
【００２５】
一方、リーダ／ライタ側においては、第１、第２の受信復調回路４３、４４から出力される受信復調信号ＲＤ１、ＲＤ２は、図２に示されるように、シリアル／パラレル変換用の第１、第２の受信用シフトレジスタ２５、２６にそれぞれ入力され、ここで１バイトの受信データの上位４ビット、下位４ビットの受信が完了するごとに、受信データ用バッファレジスタ２７に移される。また上記のように受信バッファレジスタに１バイトの受信データが移されると、受信制御回路２８より受信データ読み取り可を示す信号ＲＸＲＤＹが出力され、マイコン１９からのアウトプット・イネーブル信号ＯＥに応じて、１バイトの受信データＲＢを読み出すことが可能な状態となる。なおリーダ／ライタ側におけるデータ受信も、基本的にシングルショット受信方式であり、従って、第１、第２の受信復調信号ＲＤ１、ＲＤ２は、それぞれそのスタート・ビットの検出点を位相上の相対的基準点とする所定のサンプリング区間内に、一瞬でも“０”レベルに下がっていれば、第１、第２の受信用シフトレジスタ２５、２６に取り込まれる際に、その区間の受信ビット・データが“０”として扱かわれるように構成されているために、受信復調信号ＲＤ１、ＲＤ２が“０”となる時間幅が、第１、第２の共振制動回路５７、５８の制動機能によって小さくなっても、受信上の問題とはならない。すなわち第１、第２の送信用制動信号形成回路８２、８３は、いずれも実質的に通信上の有効タイミングを過ぎた所定の位相にて、第１、第２の送信用制動信号ＴＢ１、ＴＢ２を出力するように構成されている。
【００２６】
なおカード側において、ＬＣ並列型の各共振回路５１、５２を駆動する送信信号ＴＸ１、ＴＸ２のパルス幅については、ビット時間幅の１／８以下が適当であり、これ以上大きくしても消費電力量が増えるのみで、通信上の有効信号成分とはならない。すなわち通信上の有効信号成分は、共振回路を流れる電流の瞬間変化の大きさ（電流の微分値）に比例することは明らかであり、さらには送信信号ＴＸ１、ＴＸ２のパルス幅を大きくしすぎると、並列共振回路のアンテナを貫通する電流が、過渡（変化）領域から飽和（定常）領域へと近づいて過大な値となる危険もある。また送信用制動信号ＴＢ１、ＴＢ２の時間幅については、制動を有効にするためには、ビット時間幅の１／４以上は必要であるが、送信信号ＴＸ１、ＴＸ２の出力されるタイミングに対して、微小な時間幅はずらす方が好ましいために、最大でもビット時間幅の５／８以下が好適となる。
【００２７】
一方、リーダ／ライタ側においては、受信復調のためにウインド・コンパレータが使用されており、受信復調対象信号ＷＰ１、ＷＰ２に対しては、振動中心から上、下両側への振れを検出するように構成されているが、片側だけのコンパレータによって、振動中心からいずれか一方への振れのみを検出するようにしてもよい。
【００２８】
次にリーダ／ライタ側からカード側へのデータの送信について説明する。図２に示されるように、マイコン１９からの１バイトごとの送信データＴＢは、まず送信データ用バッファレジスタ３０に受け渡され、もし第１、第２送信用シフトレジスタ３１、３２がまだ前回の送信データの送信を継続中であれば、その送信が終了して第１、第２の送信用シフトレジスタ３１、３２が空になるまで、そのまま送信データ用バッファレジスタ３０内に待機する。第１、第２の送信用シフトレジスタ３１、３２が空であると、前記１バイトの送信データの上位４ビット、下位４ビットは、それぞれ第１、第２の送信用シフトレジスタ３１、３２内にセットされ、ここでパラレル／シリアル変換されて、それぞれシリアル送信データＴＤ１、ＴＤ２として第１、第２送信変調回路４５、４６に入力されていく。また上記のように送信データ用バッファレジスタ３０が、第１、第２の送信用シフトレジスタ３１、３２に対する送信データの受渡しを終わると、送信制御回路２９はマイコン１９に対して新たな送信データの受取りが可能なことを示す信号ＴＸＲＤＹを与える。すなわち、マイコン１９からのライト・イネーブル信号ＷＥに応じて、新たに送信データＴＢを送信データ用バッファレジスタ３０に対して書き込むことが可能な状態となる。
【００２９】
一方、前記シリアル送信データＴＤ１、ＴＤ２のビット・データが“０”であるときには、それぞれ所定の周波数の送信キャリア信号ＣＳが第１、第２の送信変調回路４５、４６を介して、第１、第２の送信駆動回路４７、４８に入力される。すなわち第１、第２の送信変調回路４５、４６は、シリアル送信データＴＤ１、ＴＤ２によって送信キャリア信号ＣＳを、いわゆる反転ＡＳＫ変調しており、この結果、シリアル送信データＴＤ１、ＴＤ２が“０”である間は、第１、第２の通信用アンテナ回路４１、４２は直列共振駆動され、さらにこれに誘導されて、カード側の第１、第２の共振回路５１、５２にも共振波形ＲＳ１、ＲＳ２が現れる。この共振波形ＲＳ１、ＲＳ２は、それぞれ第１、第２の検波回路５５、５６に入力されて検波され、基本的には前記送信キャリア信号ＣＳによって第１、第２の通信用アンテナ４１、４２が駆動されているときには、検波回路５５、５６から出力される受信復調信号ＲＸ１、ＲＸ２も“０”の状態となる。ここで図３、図４に示されるように、受信復調信号ＲＸ１、ＲＸ２は、受信制御回路８６に含まれたタイミング制御機能に基づいて、受信復調信号ＲＸ１のスタート・ビットの検出点Ｔ_S0を位相上の相対的基準点とする所定のサンプリング・タイミングＴ_SPごとに、シリアル受信データとして１ビットずつ、第１、第２のデータ受信用シフトレジスタ８４、８５に取り込まれていくように構成されているが、本実施例では各ビット時間幅ｔ_bにおいて、前記サンプリング・タイミングＴ_SPを過ぎた残りの区間のうち、後半の半分以上の区間を受信時制動区間ｔ_sとして利用している。
【００３０】
すなわち前述のサンプリング・タイミングＴ_SPを通り越してから、次のビットの通信区間に入るまでの区間は、通信上では有効な区間ではなくなるために、本実施の形態においては、受信用制動信号形成回路８７にて受信用制動信号ＲＢ１、ＲＢ２を形成し、これらを第１、第２の共振制動回路５７、５８に入力して第１、第２の共振回路５１、５２の共振条件を崩すことにより、前記共振波形ＲＳ１、ＲＳ２の振動減衰を促進するように構成している。この結果、送信キャリア信号ＣＳが無くなっているビット周期に入っていけば、共振波形ＲＳ１、ＲＳ２の振幅はさらに充分に小さくなっていくために、図５に示されるように、元の送信データＴＤ１が、ビット・データ“０”から“１”へと変化したときに対応するサンプリング・タイミングＴ_SPでは、受信データ判定上の時間幅マージンｔ_mも充分に確保されて、通信エラーの発生も防止される。また第１、第２の受信用シフトレジスタ８４、８５は、シリアル／パラレル変換用のデータ受信回路として設けられたもので、前記受信復調信号ＲＸ１、ＲＸ２は、第１、第２の受信用シフトレジスタ８４、８５に取り込まれて、ここで１バイトの上位４ビット、下位４ビットとしての受信が完了されるごとに、データバス７６を介して、例えば不揮発性メモリ７４の書込みデータ等として取り込まれる。なお本実施の形態においては、送信側であるリーダ／ライタ側では、送信のビット・データが“０”のときにはビット周期全体に渡って送信キャリア信号ＣＳが与えられるように構成されているが、図５に示されるシリアル送信データＴＤ’のように、通信上で無効な区間となることが想定される区間ｔ_iにおいては、送信側にても送信キャリア信号ＣＳが除去されるように構成しておけば、受信側での振動減衰をより促進することが可能である。すなわち上記信号ＴＤ’が、変調用データ信号としてリーダ／ライタ側の送信変調回路に与えられる場合には、受信用制動信号ＲＢ１、ＲＢ２によって、受信側の共振回路に制動がかけられている区間では、ほぼ送信側でも共振駆動も停止されていることになるために、残響を抑える効果はより大きなものとなる。
【００３１】
なお受信制御回路８６および送信制御回路７９は、それぞれ受信時、送信時における動作シーケンスの制御や動作タイミング信号の形成の機能を果たしているものであり、メイン制御回路７５は、通信全体のシーケンスの制御や、メモリ・アクセスの際のアドレス等の制御を行なっている。また前述の実施の形態においては、第１、第２の共振制動回路は、スイッチング素子として設けられたＦＥＴと抵抗との直列回路より成り、ＦＥＴのドレイン側が抵抗の一端に接続され、さらに抵抗の他端がＬＣ並列共振型の共振回路に接続されているが、上記の抵抗の介在は、ＦＥＴにおけるダイオード効果により、共振回路の信号がＦＥＴのソース側のレベルでクランプされることを防止するためのものである。従ってダイオード効果を持たない構成のアナログ・スイッチを、共振制動回路のスイッチング素子として用いる場合には、上記のような抵抗は不要となる。さらにはＦＥＴと抵抗の直列回路の場合には、スイッチング素子がＯＮ状態になったときの該共振制動回路自体を、残響エネルギーを逃がす経路として利用することにより、残響現象における振動減衰を促進しているが、ＦＥＴと抵抗の直列回路の代わりに、ＦＥＴ等のスイッチング素子とコンデンサとの直列回路によって共振制動回路を構成することも可能である。その場合には、スイッチング素子の状態に応じて、共振回路自体のコンデンサの容量に対して、共振制動回路のコンデンサの容量を加えたり、除いたりして、共振周波数を大きく変化させることにより、残響の振動減衰を促進することになるために、スイッチング素子がＯＮ状態になったとき、あるいはＯＦＦ状態になったときの任意のいずれか一方で、制動が加わるように構成することが可能である。また前述の実施例においては、共振回路としてはＬＣ並列型の共振回路が用いられているが、ＬＣ直列型の共振回路についても、本発明を適用することが可能である。
【００３２】
【発明の効果】
以上に述べたように本発明においては、本来の通信に必要なタイミングを過ぎた区間では、共振回路における振動減衰が促進されて、余計な残響による通信への悪影響を取り除けるように構成しているために、通信の信頼性を損なうことなく、通信速度を上げることが可能となり、また同一の通信速度を前提とするなら、通信上の信頼性をより向上させることが可能となる。
【００３３】
また本発明によれば、複数個の共振回路を用いて通信する場合についても、送信時にエネルギー消費が集中して、回路動作や通信の信頼性が損なわれる危険を防止することが可能である。
【００３４】
さらに本発明によれば、複数個の共振回路を用いて通信する場合に、時間を有効に用いながら、上記の余計な残響による通信への悪影響と、複数個の共振回路の相互干渉による通信への悪影響とを、ともに防止することが可能となり、より確実かつ安全に通信速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による通信回路の構成を示す回路図である。
【図２】本発明の実施の形態によるリーダ／ライタの概略構成を示すブロック図である。
【図３】本発明の実施の形態における無接点メモリカードの概略構成を示すブロック図である。
【図４】本発明の実施の形態における要部の通信波形を示す波形図である。
【図５】本発明の実施の形態における要部の通信波形を示す波形図である。
【図６】従来技術による通信回路の構成を示す回路図である。
【図７】従来技術による通信回路の要部の通信波形を示す波形図である。
【符号の説明】
５０無接点型メモリカード通信回路
５１第１共振回路
５２第２共振回路
５３第１送信駆動用トランジスタ
５４第２送信駆動用トランジスタ
５５第１検波回路
５６第２検波回路
５７第１共振制動回路
５８第２共振制動回路
７８受信用制動信号形成回路
８０送信用制動信号形成回路
８５第１送信信号形成回路
８６第２送信信号形成回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a communication circuit for a contactless memory card configured to transmit / receive data by electromagnetic coupling (or also referred to as electromagnetic induction) via an LC resonance circuit.
[0002]
[Prior art]
In recent years, so-called contactless memory cards have been put to practical use as small-sized and highly reliable storage media, and the memory capacity tends to increase further as the application range expands. is there.
[0003]
As the memory capacity is increased, the data transmission speed is naturally required to be increased. However, under the condition that the data is transmitted by electromagnetic coupling through the LC resonance circuit, It is generally very difficult to increase the transmission speed. Here, as a method of substantially increasing the transmission speed, first, the transmission time per bit is simply reduced, and second, a plurality of LC resonance circuits are provided to transmit data in parallel. Third, the multi-phase modulation method may be used to transmit multiple bits of data at the same time, but the last third method is complicated due to multi-phase PSK and multi-phase FSK. In particular, it is difficult to adopt in the field of contactless memory card systems where a configuration change / demodulation circuit is required, and there is a strong tendency for miniaturization and cost reduction of reader / writers.
[0004]
FIG. 6 is a circuit diagram showing a communication circuit of a conventional contactless memory card system, and FIG. 7 is a waveform diagram of the main part thereof.
[0005]
The printed coil antenna 2 of the reader / writer communication circuit 1 and the printed coil antenna 12 constituting the LC parallel resonance circuit 11 of the contactless memory card 10 face each other at the time of access by so-called electromagnetic coupling. These are configured to exchange data with each other. That is, both the reader / writer side and card side antennas 2 and 12 are used for both transmission and reception.
[0006]
Here, the bit time width (time length of 1 bit) t shown in FIG. _b Assuming that the asynchronous serial transmission data BD is transmitted from the card side to the reader / writer side, a transmission signal consisting of a single shot signal corresponding to when the bit data of the transmission data BD is "0" TX is formed to drive the transmission drive transistor 13. That is, the resonance circuit 11 is single-shot driven every time the transmission data BD becomes “0”. As a result, an electromotive force due to electromagnetic induction is also generated in the antenna 2 of the reader / writer communication circuit 1. In this case, the driving is single shot driving, but due to the resonance phenomenon of the resonance circuit 11, the current waveform of the antenna 12 shows a free attenuation waveform, and the induction waveform generated in the antenna 2 of the reader / writer communication circuit 1 is also schematically illustrated. Has a similar free decay waveform. The induction waveform generated in the antenna 2 is input to the reception demodulation circuit 3 and is received and demodulated. First, the direct current is cut and biased by the capacitor C1 and the resistors R1 and R2, and then the input signal ( That is, the signal to be received and demodulated) WP. Accordingly, the waveform of the input signal WP is roughly similar to the waveform appearing on the antennas 12 and 2 (not shown), but here, with respect to the window width W defined by the resistors R3, R4, and R5, When the input signal WP protrudes to the outside, the reception demodulated signal RD, which is the output of the window comparator, is configured to be at “0” level. The received demodulated signal RD is a detection point T of the start bit. _R0 Is a predetermined sampling interval t with a relative reference point on the phase _c If it falls to “0” level even momentarily, the reception data processing circuit in the reader / writer is configured to handle the reception bit data in that section as “0”.
[0007]
On the other hand, the bit time width t from the reader / writer side to the card side _b When the asynchronous serial transmission data TD is transmitted, when the bit data of the transmission data TD is “0”, the transmission carrier signal TC having a predetermined frequency is transmitted via the transmission modulation circuit 4. Input to the transmission drive circuit 5. That is, the transmission modulation circuit 4 performs so-called inverted ASK modulation (modulation so that a carrier signal is output when the transmission data is “0”) by the transmission data TD, and the transmission data TD is “0”. In the meantime, the series resonance circuit constituted by the capacitor C2 and the antenna 2 of the transmission drive circuit 5 is driven, and is further induced thereby, so that the resonance waveform RS appears in the resonance circuit 11 on the card side. Since the resonance waveform RS is input to the detection circuit 14 and detected, basically, when the antenna 2 is driven by the transmission carrier signal TC, the reception data RX output from the detection circuit 14 is also It becomes “0”. Further, the received data RX is the detection point T of the start bit. _S0 A predetermined sampling timing T with R as a relative reference point on the phase _SP Each time, one bit is taken in as serial reception data.
[0008]
As described above, the conventional contactless memory card system shown in FIGS. 6 and 7 is configured such that reception on the card side is performed via the LC resonance circuit. Since it is possible to receive and respond to the transmission signal from the writer with the maximum amplitude, it is effective in simplifying the configuration of the receiving circuit on the card side, and further, a frequency other than the resonant frequency of the LC resonant circuit. Since band noise is less likely to enter, there is an advantage that communication errors due to noise from outside the system are less likely to occur. In addition, when transmitting from the card side, the resonant circuit is configured to transmit by a transmission signal consisting of a single shot signal. This is effective for minimizing the power required for transmission from the card side. It is. However, because of the free attenuation specific to the resonance circuit, in any case, the phenomenon that the resonance signal in communication has a tail is present, which is an obstacle to improvement in communication reliability and communication speed.
[0009]
[Problems to be solved by the invention]
First, in the case of transmission driving with a transmission signal consisting of a single shot signal, the bit time width t of the serial transmission data BD for free attenuation in the resonance circuit. _b In this case, the amplitude is not sufficiently reduced. As a result, there is a high risk of causing a reception error on the reader / writer side. That is, as shown in FIG. _S The bit data is “0” and the transmission signal is output at time T. _E Assuming that the next bit data is “1” and the transmission signal is not output, the time T _E Sampling interval t corresponding to _c If the amplitude at the point of time reaches the tail due to free attenuation in the resonance circuit (hereinafter referred to as reverberation phenomenon) and still exceeds the window width W, a communication error will occur. .
[0010]
On the other hand, even when receiving and detecting a carrier signal of a predetermined frequency, the preceding signal has a tail due to free attenuation in the resonance circuit even when the carrier signal enters the bit period that should have disappeared. If it is pulled (also in this case, hereinafter referred to as reverberation phenomenon) and the amplitude is not sufficiently small, a similar communication error occurs. That is, as shown in FIG. 7, the corresponding sampling timing T when the original transmission data TD changes from bit data “0” to “1”. _SP The larger the reverberation phenomenon, the longer the time width margin t for determining received data. _m And the margin t _m A communication error will occur when there is no more.
[0011]
As described above, in the communication circuit of the contactless memory card according to the prior art, the reliability of communication is impaired due to the reverberation phenomenon in the LC resonance circuit in both cases of transmission and reception. On the other hand, in order to increase the reliability of communication, it is necessary to reduce the communication speed and secure a long bit period, and when the reverberation phenomenon is sufficiently settled, the method of entering the communication period of the next bit must be handled. There was no actual situation. Even if the amplitude of the communication waveform is increased simply by increasing the driving force on the transmission side, the amplitude in the reverberation phenomenon also increases, which eventually improves the margin in communication reliability and communication speed. It is clear that is not tied.
[0012]
In addition, regarding a method of substantially increasing the communication speed by providing a plurality of LC resonance circuits and transmitting data in parallel, in order to drive the plurality of LC resonance circuits during transmission, There is a risk of shortage of instantaneous power.
[0013]
An object of the present invention is to eliminate the drawbacks of the above-described conventional technology and impair communication reliability in a contactless memory card configured to transmit data by electromagnetic coupling via an LC resonance circuit. And to realize a communication circuit capable of increasing the communication speed.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, of the present invention, the invention described in claim 1 is In a contactless memory card configured to transmit data by electromagnetic coupling via the first and second LC resonance circuits, a single shot signal is generated according to the contents of serial data formed by a plurality of bits. First and second data transmission signal forming circuits for forming transmission signals, and first and second transmission drive circuits for driving the first and second LC resonance circuits in response to the transmission signals, respectively. Is provided corresponding to each of the first and second LC resonance circuits, and the transmission signals from the first and second data transmission signal forming circuits transmitted corresponding to the serial data are By configuring the transmission signal from the second data transmission signal formation circuit to be output with a phase delayed for each bit from the transmission signal from the first data transmission signal formation circuit, Together comprising mutually offset in each of the bit driving timing of the signal driving circuit, and transmits the transmission signal from the transmission signal and the second LC resonance circuit from the first LC resonance circuit in parallel It is characterized by that.
[0016]
And claims 2 In the contactless memory card configured to transmit data by electromagnetic coupling via the first and second LC resonance circuits, the invention described in 1 is a single shot according to the content of transmission data. A data transmission signal forming circuit for forming a transmission signal comprising signals, a transmission drive circuit for driving the LC resonance circuit in response to the transmission signal, and a resonance braking circuit connected in parallel to the LC resonance circuit And a braking signal forming circuit that forms a braking signal having a predetermined phase relationship with respect to the timing at which the transmission signal is output, corresponding to each of the first and second LC resonance circuits, Each data transmission signal forming circuit forms the transmission signal at a different timing, thereby shifting the drive timing of each transmission drive circuit from each other. Each braking signal forming circuit outputs a braking signal at a timing at which the LC resonance circuit on the other side is driven, and controls the switching elements constituting the resonant braking circuit by the braking signal, whereby the LC resonance circuit The circuit is configured to promote vibration damping of the circuit.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
1 to 5 show a contactless memory card system according to an embodiment of the present invention, and FIG. 1 is a circuit diagram showing a communication circuit using electromagnetic coupling. 2 and 3 are block diagrams showing schematic configurations of the reader / writer and the contactless memory card, and FIGS. 4 and 5 are waveform diagrams showing communication waveforms by electromagnetic coupling. The reader / writer 20 shown in FIG. 2 is generally used by being incorporated in a microcomputer system. Also in this embodiment, received data and transmission are transmitted in units of 1 byte with a microcomputer 19 (hereinafter referred to as a microcomputer). It is configured to exchange data.
[0019]
In the reader / writer 20, the output of the oscillation circuit 21 is frequency-divided to the carrier frequency for power supply by the frequency dividing circuit 22, and then input to the push-pull type power supply driving circuit 23 to be printed. The coil type antenna 24 is configured to be driven in series resonance. On the other hand, as shown in FIG. 3, a printed coil antenna 70 for receiving power on the card side configured to face the antenna 24 at the time of access is connected to a rectifier circuit 71 and a clock signal forming circuit 73. Furthermore, the rectified power source by the rectifier circuit 71 is regulated by the constant voltage circuit 72, and V _SS The system power is supplied to each part of the circuit in the card. Similarly, the clock signal CLK restored to the signal of the carrier frequency for power supply by the clock signal forming circuit 73 is also supplied to each part in the card.
[0020]
As shown in FIG. 1, the communication circuit of the contactless memory card system of the present embodiment has two sets of electromagnetic coupling interfaces for data transmission / reception, and in the reader / writer communication circuit 40, Is provided with a first communication antenna 41 and a second communication antenna 42 of a printed coil type. In the reader / writer communication circuit 40, the basic configurations and operations of the first and second reception demodulation circuits 43 and 44 are the same as those of the reception demodulation circuit 3 of FIG. The basic configurations and operations of the second transmission modulation circuits 45 and 46 and the first and second transmission drive circuits 47 and 48 are the same as those of the transmission demodulation circuit 4 and the transmission drive circuit 5 shown in FIG. It is the same as each case.
[0021]
On the other hand, the first and second LC parallel type resonance circuits 51 and 52 provided in the contactless memory card communication circuit 50 are composed of a printed coil type communication antenna and a capacitor, and each communication antenna. Are configured to face the first and second communication antennas 41 and 42 on the reader / writer side when access is executed. The resonance circuits 51 and 52 are connected to first and second transmission drive transistors 53 and 54 and first and second detection circuits 55 and 56, respectively. Here, the configurations and operations of the resonance circuits 51 and 52, the transmission drive transistors 53 and 54, and the detection circuits 55 and 56 are basically the same as the resonance circuit 11, the transmission drive transistor 13, 1 and the detection circuit 14, respectively. However, in FIG. 1 showing the embodiment of the present invention, the first and second resonance braking circuits 57 are provided for the first and second resonance circuits 51 and 52, respectively. , 58 are connected. The first resonance braking circuit 57 is substantially composed of a field effect transistor (FET) 59 provided as a switching element and a resistor 60, which are connected in parallel to the first resonance circuit. The relationship between the second resonance circuit 52 and the second resonance braking circuit 58 is exactly the same.
[0022]
Here, transmission of data from the card side to the reader / writer side will be described. As shown in FIG. 3, the card according to the present embodiment has a built-in nonvolatile memory 74 composed of an EEP-ROM. For example, in response to a control signal from the main control circuit 75, the nonvolatile memory 74 The 1-byte data to be read is divided into first and second data transmission shift registers 77 and 78 for parallel / serial conversion via the data bus 76, respectively, with the upper 4 bits and the lower 4 bits. Set. As a result, according to the transmission timing signal from the transmission control circuit 79, the first 4 bits of the 1-byte data are output from the first shift register 77 as the first serial transmission data BD1 in an asynchronous manner. Similarly, the second shift register 78 outputs the second serial transmission data BD2 based on the lower 4 bits. Further, the first and second transmission signal forming circuits 80 and 81 form transmission signals TX1 and TX2 composed of a single shot signal according to the first and second transmission data BD1 and BD2. In this case, as shown in FIG. 4, transmission signals TX1 and TX2 made up of a single shot signal are formed in correspondence with each bit data of transmission data BD1 and BD2 being “0”. 2 transmission drive transistors 53 and 54, but the second transmission signal TX2 has a bit time width t relative to the first transmission signal TX1. _b Therefore, the first and second drive transistors 53 and 54 can be avoided from being driven at the same time. That is, since the card side is supplied with electric power by electromagnetic coupling, it is difficult to give the power source a sufficiently large current capacity. However, as described above, each data transmission signal forming circuit 80, 81 is configured such that the drive timings of the transmission drive transistors 53 and 54 are shifted from each other by forming the transmission signals TX1 and TX2 at different timings, the instantaneous power consumption becomes too large and the power supply voltage decreases. As a result, it is possible to prevent an accident that a circuit malfunctions or a communication error occurs.
[0023]
On the other hand, the first and second transmission braking signal forming circuits 82 and 83 have the first and second transmission signals in a predetermined phase relationship with respect to the output timings of the first and second transmission signals TX1 and TX2, respectively. Transmission braking signals TB1 and TB2 are formed and supplied to the first and second resonance braking circuits 57 and 58, respectively. As a result, the current waveforms of the first and second resonance circuits 51 and 52 are not simply simply attenuated after being driven in response to the transmission signals TX1 and TX2, but instead of the transmission braking signal TB1, In a section in which the FETs 53 and 54 are turned on by TB2, a path through which vibration energy in the reverberation of the resonance circuit escapes is created, and the resonance condition is broken, so that attenuation is rapidly promoted. Since the electromotive force corresponding to the current waveform of the antennas of the first and second resonance circuits 51 and 52 is induced in the first and second communication antennas 41 and 42 on the reader / writer side, eventually The reception demodulation signals (that is, the input signals to the reception demodulation window comparators) WP1 and WP2 of the first and second reception demodulation circuits 43 and 44 are also first and second, respectively, as shown in FIG. In the section where the transmission braking signals TB1 and TB2 are output, vibration damping is rapidly promoted. As a result, as shown in FIG. _S1 , T _S2 The bit data is “0” and the transmission signal is output at time T. _E1 , T _E2 Even when the next bit data becomes “1” and no transmission signal is output, the time T _E1 , T _E2 When the sampling interval corresponding to is reached, vibration attenuation is promoted until the amplitudes of the reception demodulation target signals WP1 and WP2 reach a sufficiently small level, so that a communication error occurs beyond the window width W. The danger of getting lost is completely eliminated.
[0024]
In addition, as shown in FIG. 4, the first and second transmission braking signal forming circuits 82 and 83 are at least the transmission braking signal TB1 at the timing when the resonance circuits on the other side are driven by single shot driving. Since TB2 is formed and braking is applied to the resonance circuit on its own side, time can be effectively used and the antennas of the first and second resonance circuits 51 and 52 can be connected to each other. It is possible to prevent signal interference. That is, for example, when the antennas of the first and second resonance circuits 51 and 52 are disposed relatively close to each other due to space restrictions, a single shot drive of one antenna is electromagnetic with respect to the other antenna. There is a possibility that interference due to induction may be added, and as a result, the risk of occurrence of communication errors should be increased. However, according to the above configuration, at the timing when one antenna is driven by a single shot, Since the other antenna is braked by breaking the resonance condition, it is possible to prevent a decrease in communication reliability due to mutual interference in a plurality of resonance circuits.
[0025]
On the other hand, on the reader / writer side, the received demodulated signals RD1 and RD2 output from the first and second reception demodulating circuits 43 and 44 are, as shown in FIG. The data is input to the second reception shift registers 25 and 26, respectively. Here, every time reception of the upper 4 bits and lower 4 bits of 1-byte reception data is completed, the data is moved to the reception data buffer register 27. When 1 byte of received data is transferred to the receive buffer register as described above, a signal RXRDY indicating that the received data can be read is output from the reception control circuit 28, and in accordance with the output enable signal OE from the microcomputer 19, One byte of received data RB can be read out. The data reception on the reader / writer side is also basically a single-shot reception system, and therefore the first and second received demodulated signals RD1 and RD2 have their start bit detection points relative to each other in phase. If it falls to “0” level even for a moment within a predetermined sampling interval as a reference point, the received bit data in that interval will be stored in the first and second reception shift registers 25 and 26. Since it is configured to be handled as “0”, the time width during which the received demodulated signals RD1 and RD2 are “0” is reduced by the braking function of the first and second resonance braking circuits 57 and 58. However, this is not a reception problem. That is, the first and second transmission braking signal forming circuits 82 and 83 are substantially in a predetermined phase that has passed the effective communication timing, and the first and second transmission braking signals TB1 and TB2 are used. Is configured to output.
[0026]
On the card side, the pulse width of the transmission signals TX1 and TX2 for driving the LC parallel type resonance circuits 51 and 52 is suitably 1/8 or less of the bit time width. Only the amount increases, and it does not become an effective signal component for communication. That is, it is clear that the effective signal component for communication is proportional to the magnitude of the instantaneous change in the current flowing through the resonance circuit (the differential value of the current), and if the pulse widths of the transmission signals TX1 and TX2 are too large. There is also a danger that the current passing through the antenna of the parallel resonance circuit approaches the saturation (steady) region from the transient (change) region and becomes an excessive value. Further, the time width of the transmission braking signals TB1 and TB2 is required to be 1/4 or more of the bit time width in order to make the braking effective, but with respect to the timing at which the transmission signals TX1 and TX2 are output. Since it is preferable to shift the minute time width, 5/8 or less of the bit time width is suitable at the maximum.
[0027]
On the other hand, on the reader / writer side, a window comparator is used for reception demodulation, and for the signals WP1 and WP2 to be received and demodulated, the vibration from the center of vibration to the upper and lower sides is detected. Although it is configured, it is also possible to detect only the shake from the center of vibration to either one by a comparator on only one side.
[0028]
Next, data transmission from the reader / writer side to the card side will be described. As shown in FIG. 2, transmission data TB for each byte from the microcomputer 19 is first transferred to the transmission data buffer register 30, and if the first and second transmission shift registers 31, 32 are still in the previous state. If transmission of the transmission data is being continued, the transmission data buffer register 30 is kept waiting until the transmission is completed and the first and second transmission shift registers 31 and 32 become empty. If the first and second transmission shift registers 31 and 32 are empty, the upper 4 bits and lower 4 bits of the 1-byte transmission data are stored in the first and second transmission shift registers 31 and 32, respectively. The parallel / serial conversion is performed and the serial transmission data TD1 and TD2 are input to the first and second transmission modulation circuits 45 and 46, respectively. When the transmission data buffer register 30 finishes transmitting the transmission data to the first and second transmission shift registers 31 and 32 as described above, the transmission control circuit 29 sends a new transmission data to the microcomputer 19. A signal TXRDY indicating that reception is possible is provided. That is, the transmission data TB can be newly written to the transmission data buffer register 30 in accordance with the write enable signal WE from the microcomputer 19.
[0029]
On the other hand, when the bit data of the serial transmission data TD1 and TD2 is “0”, the transmission carrier signal CS having a predetermined frequency is transmitted through the first and second transmission modulation circuits 45 and 46, respectively. The signal is input to the second transmission drive circuits 47 and 48. That is, the first and second transmission modulation circuits 45 and 46 perform so-called inverted ASK modulation on the transmission carrier signal CS by the serial transmission data TD1 and TD2, and as a result, the serial transmission data TD1 and TD2 are “0”. For a while, the first and second communication antenna circuits 41 and 42 are driven in series resonance, and are further induced by this, so that the first and second resonance circuits 51 and 52 on the card side also have a resonance waveform RS1, RS2 appears. The resonance waveforms RS1 and RS2 are input to and detected by the first and second detection circuits 55 and 56, respectively. Basically, the first and second communication antennas 41 and 42 are transmitted by the transmission carrier signal CS. When being driven, the received demodulated signals RX1 and RX2 output from the detection circuits 55 and 56 are also in the “0” state. Here, as shown in FIGS. 3 and 4, the received demodulated signals RX 1 and RX 2 are detected based on the timing control function included in the receive control circuit 86 and the detection point T of the start bit of the received demodulated signal RX 1. _S0 A predetermined sampling timing T with R as a relative reference point on the phase _SP In this embodiment, each bit time width t is set so that serially received data is fetched bit by bit into the first and second data receiving shift registers 84 and 85. _b In the sampling timing T _SP Among the remaining sections that have passed over, the second half or more of the sections are received braking section t _s It is used as.
[0030]
That is, the above-described sampling timing T _SP In this embodiment, the reception braking signal RB1 is received by the reception braking signal forming circuit 87 because the period from passing through to the next bit communication period is not an effective communication period. , RB2, and these are input to the first and second resonance braking circuits 57 and 58 to break the resonance conditions of the first and second resonance circuits 51 and 52, thereby generating the resonance waveforms RS1 and RS2. It is configured to promote vibration damping. As a result, the transmission carrier signal CS If the bit period disappears, the amplitudes of the resonance waveforms RS1 and RS2 become sufficiently smaller, so that the original transmission data TD1 becomes the bit data “0” as shown in FIG. Sampling timing T corresponding to change from "1" to "1" _SP Then, the time width margin t for determining received data _m Is sufficiently secured to prevent communication errors. The first and second reception shift registers 84 and 85 are provided as data reception circuits for serial / parallel conversion, and the received demodulated signals RX1 and RX2 are the first and second reception shifts. Each time the reception as the upper 4 bits and lower 4 bits of one byte is completed, the data is taken in as data written in, for example, the nonvolatile memory 74 via the data bus 76. . In this embodiment, on the reader / writer side which is the transmission side, when the transmission bit data is “0”, the transmission carrier signal is transmitted over the entire bit period. CS Is provided, but as in the serial transmission data TD ′ shown in FIG. _i In this case, if the transmission carrier signal CS is also removed on the transmission side, vibration attenuation on the reception side can be further promoted. That is, when the signal TD ′ is supplied as a modulation data signal to the reader / writer side transmission modulation circuit, the reception side resonance circuit is braked by the reception braking signals RB1 and RB2. Since the resonance drive is almost stopped on the transmission side, the effect of suppressing reverberation is greater.
[0031]
The reception control circuit 86 and the transmission control circuit 79 serve to control the operation sequence and the operation timing signal at the time of reception and transmission, respectively. The main control circuit 75 controls the sequence of the entire communication. In addition, it controls the address at the time of memory access. In the above-described embodiment, the first and second resonance braking circuits are composed of a series circuit of an FET and a resistor provided as a switching element, the drain side of the FET is connected to one end of the resistor, and the resistor The other end is connected to an LC parallel resonance type resonance circuit, but the presence of the above resistance prevents the resonance circuit signal from being clamped at the FET source side level due to the diode effect in the FET. belongs to. Therefore, when an analog switch having no diode effect is used as a switching element of the resonance braking circuit, the above resistance is not necessary. Furthermore, in the case of a series circuit of an FET and a resistor, the resonance damping circuit itself when the switching element is turned on is used as a path for releasing the reverberation energy, thereby promoting vibration attenuation in the reverberation phenomenon. However, instead of a series circuit of FETs and resistors, a resonant braking circuit can be configured by a series circuit of switching elements such as FETs and capacitors. In that case, depending on the state of the switching element, the resonance frequency is greatly changed by adding or removing the capacitor of the resonance braking circuit with respect to the capacitance of the capacitor of the resonance circuit itself. In order to promote vibration damping, it is possible to configure so that braking is applied either when the switching element is turned on or when the switching element is turned off. In the above-described embodiment, an LC parallel type resonance circuit is used as the resonance circuit, but the present invention can also be applied to an LC series type resonance circuit.
[0032]
【The invention's effect】
As described above, in the present invention, in a section that has passed the timing necessary for the original communication, vibration attenuation in the resonance circuit is promoted, and the adverse effect on communication due to extra reverberation can be removed. Therefore, the communication speed can be increased without impairing the communication reliability, and if the same communication speed is assumed, the communication reliability can be further improved.
[0033]
Further, according to the present invention, even when communication is performed using a plurality of resonance circuits, it is possible to prevent a risk that energy consumption is concentrated during transmission and circuit operation and communication reliability are impaired.
[0034]
Furthermore, according to the present invention, when communication is performed using a plurality of resonance circuits, while using time effectively, the above-described adverse effects on communication due to the extra reverberation and communication due to mutual interference between the plurality of resonance circuits are achieved. Both can be prevented and the communication speed can be improved more reliably and safely.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a communication circuit according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a schematic configuration of a reader / writer according to the embodiment of the present invention.
FIG. 3 is a block diagram showing a schematic configuration of a contactless memory card according to the embodiment of the present invention.
FIG. 4 is a waveform diagram showing communication waveforms of main parts in the embodiment of the present invention.
FIG. 5 is a waveform diagram showing communication waveforms of essential parts in the embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration of a communication circuit according to a conventional technique.
FIG. 7 is a waveform diagram showing communication waveforms of main parts of a communication circuit according to a conventional technique.
[Explanation of symbols]
50 Contactless memory card communication circuit
51 First resonance circuit
52 Second resonant circuit
53 First Transmission Drive Transistor
54 Second transmission driving transistor
55 First detector circuit
56 Second detection circuit
57 First resonance braking circuit
58 Second resonance braking circuit
78 Braking signal forming circuit for reception
80 Transmission braking signal forming circuit
85 First transmission signal forming circuit
86 Second transmission signal forming circuit

Claims

In a contactless memory card configured to transmit data by electromagnetic coupling via the first and second LC resonance circuits, a single shot signal is generated according to the contents of serial data formed by a plurality of bits. First and second data transmission signal forming circuits for forming transmission signals, and first and second transmission drive circuits for driving the first and second LC resonance circuits in response to the transmission signals, respectively. Is provided corresponding to each of the first and second LC resonance circuits, and the transmission signals from the first and second data transmission signal forming circuits transmitted corresponding to the serial data are by the transmission signal from the second data transmission signal forming circuit from the transmission signal from the first data transmission signal forming circuit and configured to be outputted by the phase delayed for each of the bits, each Characterized in that transmitted with made offset from one another driving timing within each of the bits of the signal driving circuit, and a transmission signal from the transmission signal and the second LC resonance circuit from the first LC resonance circuit in parallel A contactless memory card communication circuit.

In a contactless memory card configured to transmit data by electromagnetic coupling via the first and second LC resonance circuits, a transmission signal composed of a single shot signal is formed according to the content of transmission data A data transmission signal forming circuit, a transmission drive circuit for driving the LC resonance circuit in response to the transmission signal, a resonance braking circuit connected in parallel to the LC resonance circuit, and an output of the transmission signal A braking signal forming circuit that forms a braking signal having a predetermined phase relationship with respect to the timing to be transmitted is provided corresponding to each of the first and second LC resonance circuits, and each of the data transmission signal forming circuits includes: The transmission signals are formed at different timings, so that the drive timings of the transmission drive circuits are shifted from each other, and the braking signal formation circuits , At least at the timing when the LC resonance circuit on the other side is driven, a braking signal is output to the LC resonance circuit on its own side, and the switching element constituting the resonance braking circuit is controlled by the braking signal, A communication circuit for a contactless memory card, which is configured to promote vibration attenuation of an LC resonance circuit.

3. The communication circuit for a contactless memory card according to claim 2 , wherein the resonance braking circuit comprises a series circuit of an FET and a resistor provided as a switching element.

The first and second LC resonance circuits are parallel resonance circuits, the pulse width of the transmission signal is 1/8 or less of the bit time width, and the pulse width of the resonance braking signal is from 1/4 to the bit time width. 3. The contactless memory card communication circuit according to claim 2 , wherein the communication circuit is in a range of 5/8.