JP3719217B2 - Manufacturing method of silicon epitaxial wafer - Google Patents
Manufacturing method of silicon epitaxial wafer Download PDFInfo
- Publication number
- JP3719217B2 JP3719217B2 JP2002023702A JP2002023702A JP3719217B2 JP 3719217 B2 JP3719217 B2 JP 3719217B2 JP 2002023702 A JP2002023702 A JP 2002023702A JP 2002023702 A JP2002023702 A JP 2002023702A JP 3719217 B2 JP3719217 B2 JP 3719217B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- diffusion
- wafer
- main
- silicon epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 72
- 229910052710 silicon Inorganic materials 0.000 title claims description 72
- 239000010703 silicon Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 96
- 239000010410 layer Substances 0.000 claims description 60
- 239000002344 surface layer Substances 0.000 claims description 44
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 42
- 238000001947 vapour-phase growth Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 230000002265 prevention Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 31
- 239000002019 doping agent Substances 0.000 description 28
- 238000001039 wet etching Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Description
【0001】
【発明の属する技術分野】
本発明は、シリコンエピタキシャルウェーハの製造方法に関する。
【0002】
【従来の技術】
シリコンエピタキシャルウェーハ(以下、単にエピタキシャルウェーハともいう。)の製造方法の1つとして、シリコン単結晶基板(以下、単にシリコン基板ともいう。)の主表面側に例えばアンチモンなどのドーパントを拡散させることにより得られる拡散ウェーハの主表面上に、シリコンエピタキシャル層(以下、単にエピタキシャル層ともいう。)を気相成長させてシリコンエピタキシャルウェーハ(以下、単にエピタキシャルウェーハともいう。)を製造する方法が従来より知られている。
より具体的には、例えば、p型ドーパントを高濃度に添加したp+型のシリコン基板の主表面上にp型ドーパントを低濃度に添加した第1のp-型エピタキシャル層を形成した後、該第1のp-型エピタキシャル層の表層部にドーパントを拡散し、さらにその後、該第1のp-型エピタキシャル層上に第2のp-型エピタキシャル層を積層形成して、埋込み拡散領域を有するエピタキシャルウェーハを製造することがある。
この場合に、例えば、シリコン基板よりも2桁程度抵抗率が高い第2のp-型エピタキシャル層を気相成長する際には、シリコン基板の主裏面上にオートドープ防止用のシリコン酸化膜を予め形成しておき、該主裏面から主表面側へのオートドープを抑制しつつ、気相成長を行うことが望ましい。
オートドープ防止用のシリコン酸化膜を形成する方法としては、例えば、CVD法によりCVD酸化膜を主裏面に形成する方法や、熱酸化膜法により熱酸化膜を主表面および主裏面に形成した後、主表面側の熱酸化膜のみ除去する方法が知られている。
【0003】
【発明が解決しようとする課題】
しかしながら、CVD法によるCVD酸化膜の形成は、拡散ウェーハを、主裏面を上向きにして例えばベルトコンベヤ上に載置し、該ベルトコンベヤにより搬送しながら行うため、ベルトコンベヤとの接触により、拡散ウェーハの主表面の表面状態が悪化してしまうことがあるという問題がある。
他方、熱酸化膜法により熱酸化膜を形成する場合は、拡散ウェーハ内のドーパント(第1のp-型エピタキシャル層内に拡散されたドーパント)が、熱酸化膜形成のための加熱によって拡散ウェーハ内部(第1のp-型エピタキシャル層内部)により深く拡散(熱拡散)してしまうため狙い通りの拡散領域深さに調節することが困難であるという問題がある。
しかも、上記いずれの場合にも、オートドープ防止用のためだけに、CVD法或いは熱酸化膜法によって特別に酸化膜を形成する必要がある。
【0004】
この発明は、上記のような問題点を解決するためになされたもので、拡散ウェーハに対し、オートドープ防止用の酸化膜を好適に形成してシリコンエピタキシャルウェーハを製造する方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記課題を解決するため、本発明のシリコンエピタキシャルウェーハの製造方法は、拡散終了時に拡散ウェーハの主裏面側に形成されている主裏面側酸化膜のうち、表層部を除去した残りの部分をオートドープ防止用に用いて、該拡散ウェーハの主表面上にシリコンエピタキシャル層を気相成長してシリコンエピタキシャルウェーハを製造することを特徴としている。
【0006】
本発明によれば、シリコンウェーハの主表面側にドーパントを拡散する際に拡散ウェーハの主裏面側にも同時に形成される主裏面側酸化膜をオートドープ防止用に用いて、該拡散ウェーハの主表面上にシリコンエピタキシャル層を気相成長してシリコンエピタキシャルウェーハを製造するので、拡散を行った後、新たにオートドープ防止用の酸化膜を形成する必要がない。
ただし、主裏面側酸化膜のうち表層部には拡散されたドーパントが残存するので、表層部を除去する必要がある。他方、主裏面側酸化膜のうち、表層部を除去した残りの部分には、ドーパントが殆どドープされていないので、該残りの部分からは、加熱によっても実質的にドーパントが放出されることがない。従って、主裏面側酸化膜のうち、該残りの部分をオートドープ防止用に用いて気相成長を行うことにより、シリコンエピタキシャル層内へのオートドープの発生を好適に抑制することができる。
すなわち、拡散終了時に拡散ウェーハの主裏面側に形成されている主裏面側酸化膜を、その表層部のみ除去することによって、オートドープ防止用に好適に転用することができる。
【0007】
ここで、主裏面側酸化膜の表層部の除去は、バッファードフッ酸(NH4F/HF/H2O)を用いて行うことが好ましい。すなわち、酸化膜のエッチングは、バッファードフッ酸を用いて行うことにより、そのエッチング量の制御が容易になるので、主裏面側酸化膜のうち、表層部のみを除去することが可能となり、残りの部分を気相成長の際のオートドープ防止用に用いることができる。
【0008】
なお、拡散に供するシリコンウェーハは、例えば高濃度にドープされたシリコン単結晶基板の主表面上に、低濃度にドープされた第1のシリコンエピタキシャル層を気相成長することにより得られる第一次シリコンエピタキシャルウェーハ(本発明の結果物であるシリコンエピタキシャルウェーハとは異なる。)である。さらに、拡散により、この第1のシリコンエピタキシャル層の表層部にドーパントの拡散領域を形成することにより、拡散ウェーハを得る。加えて、該拡散ウェーハの主表面上に気相成長するシリコンエピタキシャル層は、例えば低濃度にドープされた第2のシリコンエピタキシャル層である。そして、この第2のシリコンエピタキシャル層を拡散ウェーハの主表面上に気相成長することにより、本発明の結果物であるシリコンエピタキシャルウェーハを製造することができる。
【0009】
また、本発明は、ドーパントがドープされた拡散領域を主表面に位置選択的に備える拡散ウェーハを用いる場合、すなわち、拡散に供するシリコンウェーハの主表面側酸化膜にパターン開口部を形成した状態で拡散を行う場合に適用しても良いし、或いは、主表面の全面にドーパントがドープされた拡散ウェーハを用いる場合に適用しても良い。
【0010】
このうち、拡散領域を位置選択的に備える拡散ウェーハに本発明を適用する場合には、より具体的には、例えば、拡散後の段階の主裏面側酸化膜上にレジストを形成し、次に、拡散ウェーハをバッファードフッ酸に浸漬して該バッファードフッ酸によるウェットエッチングにより主表面側酸化膜をその表層部のみ除去し、次に、レジストを除去し、次に、拡散ウェーハをバッファードフッ酸に浸漬して該バッファードフッ酸によるウェットエッチングにより、主表面側酸化膜のうち残りの部分と、主裏面側酸化膜のうち表層部のみと、を一度に除去し、主裏面側酸化膜のうち残りの部分をオートドープ防止用に用いて、気相成長を行うことが好ましい。
【0011】
【発明の実施の形態】
〔第1の実施の形態〕
以下、図面を参照して、本発明に係るシリコンエピタキシャルウェーハの製造方法の第1の実施の形態について、工程毎に詳細に説明する。
【0012】
<第1の気相成長工程>
先ず、図1(a)に示すように、p+型のシリコン単結晶基板1(以下、単にシリコン基板1ともいう。)を準備し、このシリコン基板1の主表面上に、従来周知の気相成長法により、第1のp-型シリコンエピタキシャル層2(図1(b);以下、単にエピタキシャル層2ともいう。)を形成する(気相成長する)。これにより、図1(b)に示すように、第一次シリコンエピタキシャルウェーハ3(以下、単にエピタキシャルウェーハ3ともいう。)が得られる。
【0013】
<酸化膜形成工程>
次に、図2に示すように、シリコン基板1とエピタキシャル層2とからなるエピタキシャルウェーハ3の表面にシリコン酸化膜を形成する。
この酸化膜は、具体的には、例えば、熱酸化により形成する。すなわち、エピタキシャルウェーハ3に加熱を施しつつ、例えば酸素を供給して、該エピタキシャルウェーハ3の表面上の全域に、熱酸化膜を形成する。
なお、以下では、この形成した酸化膜のうち、エピタキシャルウェーハ3の主表面側の部分を主表面側酸化膜41、主裏面側の部分を主裏面側酸化膜42と、それぞれ称する(図2)。
【0014】
<パターン開口部形成工程>
次に、図3(c)に示すように、従来周知のフォトリソグラフィー法により、主表面側酸化膜41の所望箇所に、つまり、主表面側酸化膜41に位置選択的にパターン開口部41aを形成する。
このためには、先ず、図3(a)に示すように、主表面側酸化膜41上には、位置選択的に開口部51aを有するレジストパターン51を形成し、主裏面側酸化膜42上には、該主裏面側酸化膜42がエッチング除去されないようにその全面にレジスト52を形成する。次に、エピタキシャルウェーハ3を例えばバッファードフッ酸に浸漬してウェットエッチングを行う。すると、該バッファードフッ酸により、レジストパターン51の開口部51aを介して主表面側酸化膜41が位置選択的にエッチングにより除去される。この結果、図3(b)に示すように、主表面側酸化膜41には、位置選択的にパターン開口部41aが形成される。次に、シリコンエピタキシャルウェーハ3をレジスト除去洗浄液(硫酸と過酸化水素水との混合液)に浸漬して従来周知のレジスト除去洗浄を行う。すると、レジスト除去洗浄液により、レジストパターン51およびレジスト52が洗浄除去されて、図3(c)に示す状態となる。
【0015】
<拡散工程>
次に、エピタキシャルウェーハ3のエピタキシャル層2の表層部に対しドーパント(例えば、Sb(アンチモン))をドープする拡散を行い、拡散ウェーハ7とする。
即ち、エピタキシャルウェーハ3を、従来周知の熱拡散炉に投入し、所要の温度に加熱すると共に、主表面側酸化膜41のパターン開口部41aを介して、エピタキシャル層2の表面にドーパントを供給する。これにより、エピタキシャル層2において、主表面側酸化膜41のパターン開口部41aを介して露出している部分にドーパントが浅く熱拡散される。この結果、図4(a)に示すように、エピタキシャル層2の表層部に、位置選択的に拡散層2aが形成される。
即ち、拡散を、該拡散に供するエピタキシャルウェーハ(シリコンウェーハ)3の主表面側酸化膜にパターン開口部を形成した状態で行うことにより、位置選択的に行う。
その後、例えば、拡散ウェーハ7の主表面に酸素等を供給することにより拡散層2aの表面を酸化させて、該拡散層2a上に酸化膜6(図4(b))を形成し、拡散層2aへのドーパントの供給を中止する。さらに、所定の温度に加熱していわゆるドライブインを行うことにより、拡散層2aを所望の深さに拡大する。この際、酸化膜6は拡散層2aからドーパントが放出してしまうことを防ぐキャップ膜として機能する。
以上において、図4(b)に示すように、所望の拡散深さの拡散層2aを有する拡散ウェーハ7が得られる。
【0016】
なお、拡散工程を行うことにより、主表面側酸化膜41の表層部には、ドーパントがドープされたドープ層41bが形成され、同様に、主裏面側酸化膜42の表層部にも、ドーパントがドープされたドープ層42aが形成される。
【0017】
<主表面側酸化膜除去工程>
次に、図5(b)に示すように、主表面側酸化膜41の例えば全てを一度に除去する。
このためには、先ず、図5(a)に示すように、拡散ウェーハ7の主裏面上にレジスト8を形成し、主裏面側酸化膜42がエッチングされないように保護する。次に、拡散ウェーハ7を例えばバッファードフッ酸に浸漬してウェットエッチングを行うことにより、図5(b)に示すように、主表面側酸化膜41を全て除去する。この際、酸化膜6も一緒に除去される。
【0018】
<主裏面側酸化膜の表層部除去工程>
次に、図5(d)に示すように、主裏面側酸化膜42のうち、表層部のみを除去する。ここで、該表層部とは、ドーパントがドープされたドープ層42aを少なくとも含む部分である。
該表層部を除去するために、先ず、拡散ウェーハ7をレジスト除去洗浄液に浸漬してレジスト8を除去することにより、図5(c)に示すように、主裏面側酸化膜42を露出させる。次に、拡散ウェーハ7を例えばバッファードフッ酸に浸漬してウェットエッチングを行うが、このエッチングを行う時間の長さを、主裏面側酸化膜42のうち、ドープ層42aを含む表層部のみを除去可能な所定時間に設定する。このようなエッチングを行うことにより、図5(d)に示すように、主裏面側酸化膜42のうち、ドープ層42aを含む表層部のみを除去することができる。
なお、主裏面側酸化膜42のうち、ドープ層42aを含む表層部を除去した残りの部分は、後述する第2の気相成長工程にてオートドープ抑制機能を奏するオートドープ防止膜42bとなる。すなわち、主裏面側酸化膜42のうちオートドープ防止膜42bは、ドーパントがドープされているドープ層42aを含まないので(次ぎに成長するシリコンエピタキシャル層9の特性に影響するほどのドーパントを含有しないので)、気相成長中に自らドーパントを放出することが実質的になく、オートドープ抑制機能を好適に奏することができるのである。
【0019】
<第2の気相成長工程>
次に、拡散ウェーハ7の主表面上に、従来周知の気相成長法によりp-型シリコンエピタキシャル層9(以下、単にエピタキシャル層9ともいう。)を積層形成することにより、図6に示すように、埋め込み拡散領域(つまり、拡散層2a)を位置選択的に有するシリコンエピタキシャルウェーハ10(以下、単にエピタキシャルウェーハ10ともいう。)を製造することができる。
この気相成長の際には、シリコン基板1からドーパントが気相中に外方拡散してしまうことをオートドープ防止膜42bにより防止することができる。従って、エピタキシャル層9へのオートドープを防止することができる。
【0020】
このような第1の実施の形態によれば、シリコンエピタキシャルウェーハ3の主表面側にドーパントの拡散を行うことにより得られる拡散ウェーハ7の主裏面側に、拡散終了時に形成されている主裏面側酸化膜42のうち、ドープ層42aを含む表層部を除去した残りの部分であるオートドープ防止膜42bをオートドープ防止用に用いて、該拡散ウェーハ7の主表面上にシリコンエピタキシャル層9を気相成長してシリコンエピタキシャルウェーハ10を製造するので、拡散を行った後、オートドープ防止用のためだけに酸化膜を新たに形成する必要がない。
また、オートドープ防止膜42bは、シリコンエピタキシャル層9の特性に影響するほどのドーパントを含有しない。従って、拡散工程で形成された酸化膜の一部をオートドープ防止膜42bとしてオートドープ防止用に用いて気相成長を行うことにより、シリコンエピタキシャル層9内へのオートドープの発生を好適に抑制することができる。
さらに、主裏面側酸化膜42の表層部の除去を、バッファードフッ酸を用いて行うので、エッチング量の制御が容易になり、主裏面側酸化膜42のうち、表層部のみを除去することにより、オートドープ防止膜42bを残すことが可能となる。
以上要するに、本実施の形態によれば、拡散終了時に拡散ウェーハ7の主裏面側に形成されている主裏面側酸化膜42(の一部であるオートドープ防止膜42b)を、オートドープ防止用に好適に適用することができる。
【0021】
〔第2の実施の形態〕
ところで、上記の第1の実施の形態のように、拡散工程の後、主表面側酸化膜41の全てをウェットエッチングにより一度に除去すると、エッチングにムラが生じ、拡散ウェーハ7の主表面に深さ18nm程度で不特定形状の段差101(図8)が形成されることがある。なお、この段差の形成位置には、再現性が無い。
第2の実施の形態では、本発明において、上記段差の形成を防止し得るシリコンエピタキシャルウェーハの製造方法について説明する。
【0022】
この第2の実施の形態は、以下に説明する点の他は、上記の第1の実施の形態と同様であるので、同様の構成要素については同一の符号を付し、その説明を省略する。
すなわち、第2の実施の形態では、上記拡散工程(図4)までは、上記第1の実施の形態と同様に行う。
そして、拡散工程の後は、以下に説明する各工程を行う。
【0023】
<主表面側酸化膜の表層部除去工程>
すなわち、拡散工程の後は、図7(b)に示すように、主表面側酸化膜41のうち、表層部のみを除去する。ここで、該表層部とは、拡散時にドーパントがドープされたドープ層41bを少なくとも含む部分である。
該表層部を除去するためには、先ず、図7(a)に示すように、拡散ウェーハ7の主裏面上にレジスト8を形成し、主裏面側酸化膜42がエッチングされないように保護する。次に、拡散ウェーハ7を例えばバッファードフッ酸に浸漬してウェットエッチングを行うが、このエッチングを行う時間の長さを、主表面側酸化膜41のうち、ドープ層41bを含む表層部のみを除去可能な所定時間に設定する。これにより、図7(b)に示すように、主表面側酸化膜41のうち、ドープ層41bを含む表層部のみを除去することができる。
【0024】
<主裏面側酸化膜の表層部除去工程>
次に、図7(d)に示すように、主裏面側酸化膜42のうちドープ層42aを含む表層部のみと、主表面側酸化膜41のうち残りの部分と、を一度に除去する。
このためには、先ず、拡散ウェーハ7をレジスト除去洗浄液に浸漬してレジスト8を除去することにより、図7(c)に示すように、主裏面側酸化膜42を露出させる。次に、拡散ウェーハ7を例えばバッファードフッ酸に浸漬してウェットエッチングを行うが、このエッチングを行う時間の長さを、残りの主表面側酸化膜41と、主裏面側酸化膜42のうちドープ層42aを含む表層部のみと、を一度に除去可能な所定時間に設定する。このようなエッチングを行うことにより、図7(d)に示すように、主表面側酸化膜41については、残る全てを除去することができるとともに、主裏面側酸化膜42については、ドープ層42aを含む表層部のみを除去して、オートドープ防止膜42bを形成することができる。
その後は、上記第1の実施の形態と同様に、拡散ウェーハ7の主表面上に、エピタキシャル層9を積層形成することにより、エピタキシャルウェーハ10を製造することができる(図6)。
【0025】
このような第2の実施の形態によれば、第1の実施の形態と同様の効果が得られる他、第1の実施の形態の場合には拡散ウェーハ7の主表面に形成されることがある段差の発生を防止できる。
【0026】
ここで、より具体的には、第1の実施の形態の要領でのシリコンエピタキシャルウェーハの製造方法は、図5(a)の状態から図5(b)の状態にかけて行うウェットエッチングの時間の長さを、例えば9分に設定して主表面側酸化膜41を完全に除去し、図5(c)の状態から図5(d)の状態にかけて行うバッファードフッ酸によるウェットエッチングの時間の長さを、例えば5分に設定して主裏面側酸化膜42の表層部のみをエッチング除去すると良い。しかしながら、この場合には、拡散ウェーハ7の主表面上に、深さが例えば18nm程度の段差が形成される。
他方、第2の実施の形態の要領でのシリコンエピタキシャルウェーハの製造方法は、図7(a)の状態から図7(b)の状態にかけて行うバッファードフッ酸によるウェットエッチングの時間の長さを、例えば5分に設定して主表面側酸化膜41の表層部のみをエッチング除去し、図7(c)の状態から図7(d)の状態にかけて行うウェットエッチングの時間の長さを、例えば5分に設定して残りの主表面側酸化膜41と主裏面側酸化膜42の表層部のみとをエッチング除去すると良い。この場合には、主表面側酸化膜41を二段階でエッチング除去することにより、拡散ウェーハ7の主表面上に段差が形成されてしまうことを好適に防止することができることが、本発明者等の実験により明らかになっている。
なお、本実施の形態で使用したバッファードフッ酸による酸化膜のエッチング速度は、61nm/分程度であるため、このエッチング速度を基に、ウェットエッチングの時間の長さを適宜算出して設定することにより、各酸化膜41,42のうち、表層部のみを除去可能となる。
【0027】
上記の実施の形態では、拡散を位置選択的に行って得られる拡散ウェーハを用いる場合に本発明を適用する例について説明したが、これに限らず、拡散を主表面の全面に行う場合に適用しても良い。この場合には、埋め込み拡散領域(つまり、拡散層2a)を全面に有するシリコンエピタキシャルウェーハを製造することができる。
【0028】
【発明の効果】
本発明のシリコンエピタキシャルウェーハの製造方法によれば、拡散ウェーハの主裏面側に、拡散終了時に形成されている主裏面側酸化膜のうち、表層部を除去した残りの部分をオートドープ防止用に用いて、該拡散ウェーハの主表面上にシリコンエピタキシャル層を気相成長してシリコンエピタキシャルウェーハを製造するので、拡散を行った後、新たにオートドープ防止用のためだけに酸化膜を形成する必要がない。
しかも、主裏面側酸化膜のうち表層部を除去した残りの部分は、加熱によってもシリコンエピタキシャル層の特性に影響を与えるほどのドーパントが放出することがないので、該残りの部分をオートドープ防止用に用いて気相成長を行うことにより、シリコンエピタキシャル層内へのオートドープの発生を好適に抑制することができる。
つまり、要するに、拡散終了時に拡散ウェーハの主裏面側に形成されている主裏面側酸化膜の一部を、オートドープ防止用に好適に利用することができる。
【図面の簡単な説明】
【図1】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第1の実施の形態を説明するための一連の模式的な工程図である。
【図2】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第1の実施の形態を説明するための一連の模式的な工程図である。
【図3】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第1の実施の形態を説明するための一連の模式的な工程図である。
【図4】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第1の実施の形態を説明するための一連の模式的な工程図である。
【図5】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第1の実施の形態を説明するための一連の模式的な工程図である。
【図6】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第1の実施の形態を説明するための一連の模式的な工程図である。
【図7】本発明にかかるシリコンエピタキシャルウェーハの製造方法の第2の実施の形態を説明するための一連の模式的な工程図である。
【図8】段差を説明するための模式的な図である。
【符号の説明】
7 拡散ウェーハ
41 主表面側酸化膜
42 主裏面側酸化膜
42a ドープ層(主裏面側酸化膜の表層部の少なくとも一部)
42b オートドープ防止膜(主裏面側酸化膜のうち表層部を除去した残りの部分)
9 シリコンエピタキシャル層
10 シリコンエピタキシャルウェーハ
101 段差[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a silicon epitaxial wafer.
[0002]
[Prior art]
As one method of manufacturing a silicon epitaxial wafer (hereinafter also simply referred to as an epitaxial wafer), a dopant such as antimony is diffused on the main surface side of a silicon single crystal substrate (hereinafter also simply referred to as a silicon substrate). Conventionally known is a method for producing a silicon epitaxial wafer (hereinafter also simply referred to as an epitaxial wafer) by vapor-phase growth of a silicon epitaxial layer (hereinafter also referred to as an epitaxial layer) on the main surface of the resulting diffusion wafer. It has been.
More specifically, for example, after forming a first p − -type epitaxial layer doped with a low concentration of p-type dopant on the main surface of a p + -type silicon substrate doped with a high concentration of p-type dopant, diffusing the dopant in the surface layer portion of the type epitaxial layer, Thereafter, the first p - - first p type epitaxial on the second layer p - with the type epitaxial layer is laminated, a buried diffusion region An epitaxial wafer having the same may be manufactured.
In this case, for example, when the second p − type epitaxial layer whose resistivity is about two orders of magnitude higher than that of the silicon substrate is vapor-phase grown, a silicon oxide film for preventing auto-doping is formed on the main back surface of the silicon substrate. It is desirable to perform vapor phase growth while forming in advance and suppressing autodoping from the main back surface to the main surface side.
As a method of forming a silicon oxide film for preventing auto-doping, for example, a method of forming a CVD oxide film on the main back surface by a CVD method or a method of forming a thermal oxide film on the main surface and the main back surface by a thermal oxide film method A method of removing only the thermal oxide film on the main surface side is known.
[0003]
[Problems to be solved by the invention]
However, the formation of the CVD oxide film by the CVD method is performed while the diffusion wafer is placed on, for example, a belt conveyor with the main back surface facing upward, and is conveyed by the belt conveyor. There is a problem that the surface state of the main surface may deteriorate.
On the other hand, when the thermal oxide film is formed by the thermal oxide film method, the dopant in the diffusion wafer (dopant diffused in the first p − type epitaxial layer) is diffused by heating for forming the thermal oxide film. There is a problem that it is difficult to adjust to the intended diffusion region depth because the diffusion (thermal diffusion) deepens inside (inside the first p − -type epitaxial layer).
Moreover, in any of the above cases, it is necessary to form an oxide film specially by the CVD method or the thermal oxide film method only for preventing auto-doping.
[0004]
The present invention has been made to solve the above problems, and provides a method for manufacturing a silicon epitaxial wafer by suitably forming an oxide film for preventing autodoping on a diffusion wafer. Objective.
[0005]
[Means for Solving the Problems]
In order to solve the above-described problems, the silicon epitaxial wafer manufacturing method of the present invention automates the remaining portion of the main back side oxide film formed on the main back side of the diffusion wafer at the end of diffusion after removing the surface layer portion. A silicon epitaxial wafer is manufactured by vapor-phase growth of a silicon epitaxial layer on the main surface of the diffusion wafer, which is used for preventing doping.
[0006]
According to the present invention, the main back surface side oxide film that is simultaneously formed on the main back surface side of the diffusion wafer when the dopant is diffused on the main surface side of the silicon wafer is used for preventing auto-doping. Since a silicon epitaxial wafer is manufactured by vapor-phase growth of a silicon epitaxial layer on the surface, it is not necessary to newly form an oxide film for preventing autodoping after diffusion.
However, since the diffused dopant remains in the surface layer portion of the main back surface side oxide film, it is necessary to remove the surface layer portion. On the other hand, the remaining portion of the main backside oxide film from which the surface layer portion has been removed is hardly doped with dopant, so that the dopant can be substantially released from the remaining portion even by heating. Absent. Therefore, by performing vapor phase growth using the remaining portion of the main backside oxide film for preventing autodoping, it is possible to suitably suppress the occurrence of autodoping in the silicon epitaxial layer.
That is, by removing only the surface layer portion of the main back surface side oxide film formed on the main back surface side of the diffusion wafer at the end of diffusion, it can be suitably used for preventing auto-doping.
[0007]
Here, it is preferable to remove the surface layer portion of the main back-side oxide film by using buffered hydrofluoric acid (NH 4 F / HF / H 2 O). That is, the etching of the oxide film is performed using buffered hydrofluoric acid, so that the etching amount can be easily controlled, so that only the surface layer portion of the main back surface side oxide film can be removed, and the rest This part can be used for preventing autodoping during vapor phase growth.
[0008]
The silicon wafer to be used for diffusion is, for example, a primary obtained by vapor-phase growth of a low-doped first silicon epitaxial layer on the main surface of a highly-doped silicon single crystal substrate. It is a silicon epitaxial wafer (different from the silicon epitaxial wafer that is the result of the present invention). Further, a diffusion wafer is obtained by forming a diffusion region of the dopant in the surface layer portion of the first silicon epitaxial layer by diffusion. In addition, the silicon epitaxial layer that is vapor-grown on the main surface of the diffusion wafer is, for example, a second silicon epitaxial layer that is lightly doped. Then, the second silicon epitaxial layer is vapor-phase grown on the main surface of the diffusion wafer, so that a silicon epitaxial wafer which is a result of the present invention can be manufactured.
[0009]
In the present invention, when a diffusion wafer having a dopant-doped diffusion region on the main surface is selectively used, that is, in a state where a pattern opening is formed in the main surface side oxide film of the silicon wafer to be used for diffusion. The present invention may be applied when diffusion is performed, or may be applied when a diffusion wafer in which a dopant is doped on the entire main surface is used.
[0010]
Among these, when the present invention is applied to a diffusion wafer having a diffusion region in a position-selective manner, more specifically, for example, a resist is formed on the main back-side oxide film at the stage after diffusion, and then Then, the diffusion wafer is immersed in buffered hydrofluoric acid, the main surface side oxide film is removed only by its surface layer by wet etching using the buffered hydrofluoric acid, then the resist is removed, and then the diffusion wafer is buffered. By dipping in hydrofluoric acid and wet etching with the buffered hydrofluoric acid, the remaining part of the main surface side oxide film and only the surface layer part of the main back side oxide film are removed at a time, and the main back side oxidation is performed. It is preferable to perform vapor phase growth using the remaining part of the film for preventing autodoping.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
Hereinafter, with reference to the drawings, a first embodiment of a method for producing a silicon epitaxial wafer according to the present invention will be described in detail for each step.
[0012]
<First vapor phase growth process>
First, as shown in FIG. 1A, a p + -type silicon single crystal substrate 1 (hereinafter, also simply referred to as a silicon substrate 1) is prepared, and a conventionally known gas is formed on the main surface of the
[0013]
<Oxide film formation process>
Next, as shown in FIG. 2, a silicon oxide film is formed on the surface of the
Specifically, this oxide film is formed by, for example, thermal oxidation. That is, while heating the
Hereinafter, of the formed oxide film, the main surface side portion of the
[0014]
<Pattern opening formation process>
Next, as shown in FIG. 3C, a
For this purpose, first, as shown in FIG. 3A, a resist
[0015]
<Diffusion process>
Next, diffusion is performed by doping a surface layer portion of the
That is, the
In other words, the diffusion is performed in a position-selective manner by performing the diffusion in a state where the pattern opening is formed in the main surface side oxide film of the epitaxial wafer (silicon wafer) 3 subjected to the diffusion.
Thereafter, for example, the surface of the
As described above, as shown in FIG. 4B, the
[0016]
By performing the diffusion step, a
[0017]
<Main surface side oxide film removal process>
Next, as shown in FIG. 5B, for example, all of the main surface
For this purpose, first, as shown in FIG. 5A, a resist 8 is formed on the main back surface of the
[0018]
<Surface layer part removal process of main back side oxide film>
Next, as shown in FIG. 5D, only the surface layer portion of the main back surface
In order to remove the surface layer portion, first, the main wafer
The remaining portion of the main
[0019]
<Second vapor phase growth process>
Next, a p-type silicon epitaxial layer 9 (hereinafter also simply referred to as the epitaxial layer 9) is formed on the main surface of the
During this vapor phase growth, it is possible to prevent the dopant from being diffused out of the
[0020]
According to the first embodiment as described above, the main back side formed at the end of the diffusion on the main back side of the
Further, the
Furthermore, since the surface layer portion of the main back surface
In short, according to the present embodiment, the main back side oxide film 42 (a part of the auto
[0021]
[Second Embodiment]
By the way, if all of the main surface
In the second embodiment, a method of manufacturing a silicon epitaxial wafer that can prevent the formation of the step in the present invention will be described.
[0022]
Since the second embodiment is the same as the first embodiment except for the points described below, the same components are denoted by the same reference numerals and the description thereof is omitted. .
That is, in the second embodiment, the steps up to the diffusion step (FIG. 4) are performed in the same manner as in the first embodiment.
And after a diffusion process, each process explained below is performed.
[0023]
<Main surface side oxide film removal step>
That is, after the diffusion step, only the surface layer portion of the main surface
In order to remove the surface layer portion, first, as shown in FIG. 7A, a resist 8 is formed on the main back surface of the
[0024]
<Surface layer part removal process of main back side oxide film>
Next, as shown in FIG. 7D, only the surface layer portion including the doped
For this purpose, first, as shown in FIG. 7C, the main back
After that, as in the first embodiment, the
[0025]
According to the second embodiment as described above, the same effect as the first embodiment can be obtained, and in the case of the first embodiment, it can be formed on the main surface of the
[0026]
More specifically, the method for manufacturing a silicon epitaxial wafer according to the procedure of the first embodiment is a long time for wet etching performed from the state of FIG. 5A to the state of FIG. For example, the main surface
On the other hand, the method for manufacturing a silicon epitaxial wafer according to the procedure of the second embodiment is based on the length of time of wet etching with buffered hydrofluoric acid performed from the state of FIG. 7A to the state of FIG. For example, by setting only 5 minutes to remove only the surface layer portion of the main surface
Note that the etching rate of the oxide film by the buffered hydrofluoric acid used in this embodiment is about 61 nm / min. Therefore, the length of the wet etching time is appropriately calculated and set based on this etching rate. As a result, only the surface layer portion of each of the
[0027]
In the above embodiment, the example in which the present invention is applied to the case where the diffusion wafer obtained by performing the position selective diffusion is used has been described. You may do it. In this case, a silicon epitaxial wafer having a buried diffusion region (that is,
[0028]
【The invention's effect】
According to the method for producing a silicon epitaxial wafer of the present invention, on the main back surface side of the diffusion wafer, the remaining portion of the main back surface side oxide film formed at the end of the diffusion after removing the surface layer portion is used for auto-doping prevention. Since the silicon epitaxial wafer is manufactured by vapor-phase growth of the silicon epitaxial layer on the main surface of the diffusion wafer, it is necessary to form an oxide film only for preventing auto-doping after the diffusion. There is no.
In addition, the remaining portion of the main backside oxide film from which the surface layer portion has been removed does not release dopants that can affect the characteristics of the silicon epitaxial layer even by heating, so the remaining portion is prevented from being auto-doped. By using this for vapor phase growth, it is possible to suitably suppress the occurrence of autodoping in the silicon epitaxial layer.
That is, in short, a part of the main back surface side oxide film formed on the main back surface side of the diffusion wafer at the end of diffusion can be suitably used for preventing auto-doping.
[Brief description of the drawings]
FIG. 1 is a series of schematic process charts for explaining a first embodiment of a method for producing a silicon epitaxial wafer according to the present invention.
FIG. 2 is a series of schematic process charts for explaining a first embodiment of a method for producing a silicon epitaxial wafer according to the present invention.
FIG. 3 is a series of schematic process charts for explaining a first embodiment of a method for producing a silicon epitaxial wafer according to the present invention.
FIG. 4 is a series of schematic process charts for explaining a first embodiment of a method for producing a silicon epitaxial wafer according to the present invention.
FIG. 5 is a series of schematic process charts for explaining a first embodiment of a method for producing a silicon epitaxial wafer according to the present invention.
FIG. 6 is a series of schematic process charts for explaining the first embodiment of the method for producing a silicon epitaxial wafer according to the present invention.
FIG. 7 is a series of schematic process charts for explaining a second embodiment of the method for producing a silicon epitaxial wafer according to the present invention.
FIG. 8 is a schematic diagram for explaining a step.
[Explanation of symbols]
7
42b Auto-dope prevention film (remaining part of main back side oxide film with surface layer removed)
9
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023702A JP3719217B2 (en) | 2002-01-31 | 2002-01-31 | Manufacturing method of silicon epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023702A JP3719217B2 (en) | 2002-01-31 | 2002-01-31 | Manufacturing method of silicon epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224073A JP2003224073A (en) | 2003-08-08 |
| JP3719217B2 true JP3719217B2 (en) | 2005-11-24 |
Family
ID=27746337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023702A Expired - Fee Related JP3719217B2 (en) | 2002-01-31 | 2002-01-31 | Manufacturing method of silicon epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3719217B2 (en) |
-
2002
- 2002-01-31 JP JP2002023702A patent/JP3719217B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003224073A (en) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4682508B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2000031156A (en) | Vertical bipolar transistor having an extrinsic base with reduced roughness and method of manufacturing the same | |
| JPH06168952A (en) | Semiconductor device and its manufacture | |
| JPH1064917A (en) | Silicon wafer and manufacturing method thereof | |
| JP3719217B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP3777662B2 (en) | Epitaxial wafer manufacturing method | |
| JP2010135533A (en) | Manufacturing method of embedded diffused silicon epitaxial wafer | |
| JP3344205B2 (en) | Method for manufacturing silicon wafer and silicon wafer | |
| JP3097107B2 (en) | Epitaxial growth method | |
| JP4228914B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2010098284A (en) | Method for production of silicon wafer for epitaxial substrate, and method for production of epitaxial substrate | |
| JPH11139900A (en) | Epitaxy method on silicon substrate including region doped with arsenic | |
| JP2000021778A (en) | Epitaxial growth method | |
| JP2000311861A (en) | Method for selectively growing semiconductor film and method for manufacturing semiconductor device | |
| TWI887466B (en) | SOI wafer manufacturing method and SOI wafer | |
| JPH0878403A (en) | Semiconductor device and method for forming element isolation region in semiconductor device | |
| JP2023034043A (en) | Epitaxial silicon wafer and method of manufacturing the same | |
| JPH04155829A (en) | Manufacture of semiconductor device | |
| JPH05291134A (en) | Formingation of epitaxial layer | |
| US20090263959A1 (en) | Method of manufacturing semiconductor wafer | |
| WO2025204274A1 (en) | Method for manufacturing epitaxial wafer | |
| JPH11233445A (en) | Manufacture of semiconductor device | |
| CN119673762A (en) | A high aspect ratio silicon carbide pn junction structure and preparation method thereof | |
| CN117373907A (en) | A method of manufacturing a semiconductor structure | |
| JP2743451B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3719217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |