JP3720462B2

JP3720462B2 - Semiconductor exposure equipment

Info

Publication number: JP3720462B2
Application number: JP18156196A
Authority: JP
Inventors: 秀樹稲
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-21
Filing date: 1996-06-21
Publication date: 2005-11-30
Anticipated expiration: 2016-06-21
Also published as: JPH1010703A

Description

【０００１】
【発明の属する技術分野】
本発明は、レチクル面上に形成されているＩＣ、ＬＳＩ、ＶＬＳＩ等の微細な電子回路パターンをウエハ上に転写する光リソグラフィによる半導体露光装置に関するものである。
【０００２】
【従来の技術】
従来から半導体製造用の投影露光装置においては、集積回路の高密度化に伴い、レチクル面上の回路パターンをウエハ上に高い解像力で投影露光できることが要求される。回路パターンの投影解像力を向上させる方式としては、例えば露光光の波長を固定にして投影光学系のレンズの開口数を大きくする方式や、露光光を例えばｇ線よりｉ線、ｉ線よりエキシマレーザー発振波長のように短波長化する方式が採用されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述の従来例の半導体露光装置において、より高い解像力で撮影露光するためには、レチクルのパターンをウエハ上に投影する際の投影光学系の収差の量をより少なくすることが必要となる。非対称性収差である所謂コマ収差が大きい場合には、コマ収差の非対称性と投影光学系の非対称性が強め合って急激に像性能が劣化するので、投影光学系には高い均一性が要求され、また投影光学系のレンズの開口数を大きくするために、設計値や製造誤差の面からも残存収差をより少なくする必要がある。
【０００４】
このために、投影光学系はレンズ枚数が多くなって複雑化かつ大型化し、また製造誤差を少なくするために製造に長時間を要し、高コスト化するという問題が発生する。
【０００５】
本発明の目的は、上述の問題点を解消し、コマ収差が存在する投影光学系を使用した場合でも、十分な高解像力が得られる半導体露光装置を提出することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するための本発明に係る半導体露光装置は、中心波長λの露光光によりレチクルのパターンを投影光学系を介してウエハ上に転写する光リソグラフィによる半導体露光装置において、前記レチクルのパターンは前記露光光を透過させる透過部と前記露光光を透過させないクロム層による非透過部とから成り、前記クロム層の高さはＮ・λ／２（Ｎは正の整数）であることを特徴とする。
【０００８】
【発明の実施の形態】
本発明を図示の実施例に基づいて詳細に説明する。
図１は露光装置の側面図を示し、ステージ基台１上にウエハＷが載置され、その上方に投影光学系２が配置され、投影光学系２の上方にレチクル３が設けられている。図２は実施例のレチクルの側面図を示し、レチクル３は石英ガラス基盤４の所定位置に所定高さＨのクロム層５が形成されてある。
【０００９】
ここで、所定高さＨは露光のための中心波長λに対して、次の条件を満たす近傍の値である。
Ｈ＝Ｎ・λ／２（Ｎは正の整数）
【００１０】
クロム層５の高さＨは中心露光波長により異なり、中心露光波長がｉ線ステッパ（３６５ｎｍ）、ＫｒＦステッパ（２４８ｎｍ）、ＡｒＦステッパ（１９３ｎｍ）のときのＮ＝１と２におけるクロム層５の高さを次の表１に示す。
【００１１】

【００１２】
図２において、SL1 はクロム層５の左側下部での散乱光、SL2 はクロム層５の左側上部での左方向への散乱光、SL3 はクロム層５の左側上部での右方向への散乱光、SL4 はクロム層５の右側上部での左方向への散乱光、SL5 はクロム層５の右側上部での右方向への散乱光、SL6 はクロム層５の右側下部での散乱光を示している。
【００１３】
レチクル３上のパターンは投影光学系２によりウエハＷの表面に露光される。投影光学系２によりクロム層５のエッジで散乱した散乱光SL1 、SL2 、SL3 、SL4 、SL5 、SL6 はウエハＷの上に結像するので、そのときの光強度を求めてみる。ここで、散乱光SL1 を基準にして、クロム層５の上部での散乱光SL2 、SL3 、SL4 、SL5 は、クロム層５の高さＨ分だけ位相が遅れ、更に投影光学系２に残存するコマ収差を考慮して、右方向に向いた散乱光SL3 、SL5 、SL6 はコマ収差分だけ位相が遅れるものとすると、散乱光SL1 、SL2 、SL3 、SL4 、SL5 、SL6 の位相は次のように表現できる。
SL1 の位相P1：EXP(ｊωｔ）
SL2 の位相P2：EXP(ｊ( ωｔ＋Ｈ））
SL3 の位相P3：EXP(ｊ（ωｔ＋Ｈ＋Ｃ））
SL4 の位相P4：EXP(ｊ（ωｔ＋Ｈ））
SL5 の位相P5：EXP(ｊ（ωｔ＋Ｈ＋Ｃ））
SL6 の位相P6：EXP(ｊ（ωｔ＋Ｃ））
【００１４】
次に、投影光学系２のコマ収差の影響による結像性能を位相P1〜P6を使用して表現すると、先ず投影光学系２のコマ収差の影響を考える場合には、ウエハＷ上でのクロム層５での左側で散乱する散乱光SL1 、SL2 、SL3 の強度ILと、右側で散乱する散乱光SL4 、SL5 、SL6 の強度IRとの差Idefに着目する。
【００１５】
強度IL、IRは各位相PL、PRの二乗を時間積分した次式で表すことができる。
【００１６】
【式１】

【００１７】
ただし、 PL＝P1＋P2＋P3
PR＝P4＋P5＋P6
【００１８】
従って、強度差Idefは強度IL、IRの差分なのでIdef＝IL−IRとなる。また、位相PL、PRの実部は次のようになる。
Re（PL）＝cos(ωｔ）＋cos(ωｔ＋Ｈ）＋cos(ωｔ＋Ｈ＋Ｃ）
Re（PR）＝cos(ωｔ＋Ｈ）＋cos(ωｔ＋Ｈ＋Ｃ）＋cos(ωｔ＋Ｃ）
【００１９】
これらの式を使用して、強度差Idefの実部のみの数値積分を行い、強度差Idefとクロム層５の高さＨとの関係を求めると、図３に示すようなグラフ図になる。このグラフ図は縦軸を強度差Idef、横軸をクロム層５の高さＨとし、投影光学系２のコマ収差の量をλ／１０として計算したグラフC1と、λ／２０として計算したグラフC2である。これらのグラフC1、C2では、横軸のクロム層５の高さＨを中心露光波長λで正規化して表現してあるので、中心露光波長λを限定する必要はない。
【００２０】
従って、これら２つの曲線から、強度差Idefは振幅がコマ収差に比例し周期がλのサイン関数的に変化することが分かる。また、強度差Idefが０となるクロム層５の高さＨはコマ収差によらず、次の関係を満足するλ／２、λ、３λ／２、・・であることが分かる。
Ｈ＝Ｎ・λ／２（Ｎは正の整数）
【００２１】
実際の光リソグラフィでは、強度差Idefの許容値は０とならず有限の値となるので、クロム層５の高さＨも上述の式を満足する近傍の高さでよいことになる。なお、ここではIL、IRの実部で計算を行ったが、虚部の場合は上述の２つの式の
cosを sinとすればよいので、数値積分した結果は全く同様となる。
【００２２】
また、クロム層５の上部と下部での散乱光の強度が等しいとして計算したが、強度が異なる場合には、上部の散乱光の強度が下部の散乱光の強度の半分として計算すると、左右での位相PL2 、PR2 は、P1〜P6を使用して次の式のようになる。
PL2 ＝P1 ＋P2／2 ＋P3／2
PR2 ＝P4／2 ＋P5／2 ＋P6
【００２３】
従って、このときの強度差Idefの数値積分の結果は、図４に示すように振幅が図３の半分の同じ特性を有するグラフC3、C4となる。
【００２８】
【発明の効果】
以上説明したように本発明に係る半導体露光装置は、中心波長λによるレチクルパターンを使用してクロムパターンの高さをＮ・λ／２とすることにより、投影光学系のコマ収差の残存量に影響されずに、コマ収差が無い場合と同様の良好な解像性能を得ることが可能となり、投影光学系のコマ収差の要求性能を軽減することができるので、軽量、小型、簡素化及びコストダウンが可能である。
【図面の簡単な説明】
【図１】半導体露光装置の側面図である。
【図２】実施例のレチクルの側面図である。
【図３】強度差とクロム層高さの関係のグラフ図である。
【図４】強度差とクロム層高さの関係のグラフ図である。
【符号の説明】
２撮影光学系
３レチクル
４石英ガラス基盤
５クロム層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor exposure apparatus by photolithography for transferring a fine electronic circuit pattern such as IC, LSI, VLSI or the like formed on a reticle surface onto a wafer.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a projection exposure apparatus for manufacturing a semiconductor is required to be able to project and expose a circuit pattern on a reticle surface on a wafer with high resolving power as the density of integrated circuits increases. As a method for improving the projection resolving power of the circuit pattern, for example, a method in which the wavelength of the exposure light is fixed to increase the numerical aperture of the lens of the projection optical system, or the exposure light is, for example, i-line from g-line and excimer laser from i-line A method of shortening the wavelength like the oscillation wavelength is adopted.
[0003]
[Problems to be solved by the invention]
However, in the above-described conventional semiconductor exposure apparatus, it is necessary to reduce the amount of aberration of the projection optical system when the reticle pattern is projected onto the wafer in order to perform exposure with higher resolution. . When the so-called coma aberration, which is an asymmetrical aberration, is large, the asymmetry of the coma aberration and the asymmetry of the projection optical system are intensified, and the image performance deteriorates rapidly. Therefore, high uniformity is required for the projection optical system. Further, in order to increase the numerical aperture of the lens of the projection optical system, it is necessary to reduce the residual aberration in terms of design values and manufacturing errors.
[0004]
For this reason, the projection optical system has a problem that the number of lenses is increased and the size and size of the projection optical system is increased. Further, in order to reduce manufacturing errors, a long time is required for manufacturing and the cost is increased.
[0005]
An object of the present invention is to provide a semiconductor exposure apparatus that solves the above-described problems and can obtain a sufficiently high resolving power even when a projection optical system having coma aberration is used.
[0006]
[Means for Solving the Problems]
The semiconductor exposure apparatus according to the present invention for achieving the above object, a semiconductor exposure apparatus according to optical lithography to transfer onto the wafer through a pattern of a reticle projection optical system by the exposure light having a center wavelength lambda, the pattern of the reticle characterized in that consists the non-transmissive portion by the chromium layer which does not transmit the exposure light and transmitting portion for transmitting the exposing light, the height of the chromium layer is (N is a positive integer) N · lambda / 2 is And
[0008]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described in detail based on the embodiments shown in the drawings.
FIG. 1 is a side view of the exposure apparatus, in which a wafer W is placed on a stage base 1, a projection optical system 2 is disposed above the wafer W, and a reticle 3 is provided above the projection optical system 2. FIG. 2 shows a side view of the reticle of the embodiment , and the reticle 3 is formed with a chromium layer 5 having a predetermined height H at a predetermined position on the quartz glass substrate 4.
[0009]
Here, the predetermined height H is a value in the vicinity that satisfies the following condition with respect to the central wavelength λ for exposure.
H = N · λ / 2 (N is a positive integer)
[0010]
The height H of the chromium layer 5 varies depending on the center exposure wavelength. When the center exposure wavelength is an i-line stepper (365 nm), a KrF stepper (248 nm), or an ArF stepper (193 nm), the height of the chromium layer 5 at N = 1 and 2 This is shown in Table 1 below.
[0011]

[0012]
In FIG. 2, SL1 is scattered light in the lower left part of the chrome layer 5, SL2 is scattered light in the left direction at the upper left part of the chrome layer 5, and SL3 is scattered light in the right direction in the upper left part of the chrome layer 5. , SL4 is scattered light in the left direction at the upper right side of the chrome layer 5, SL5 is scattered light in the right direction at the upper right side of the chrome layer 5, and SL6 is scattered light in the lower right side of the chrome layer 5. Yes.
[0013]
The pattern on the reticle 3 is exposed on the surface of the wafer W by the projection optical system 2. The scattered light SL1, SL2, SL3, SL4, SL5, and SL6 scattered by the projection optical system 2 at the edge of the chromium layer 5 forms an image on the wafer W, and the light intensity at that time is determined. Here, on the basis of the scattered light SL1, the phases of the scattered light SL2, SL3, SL4, and SL5 at the upper part of the chromium layer 5 are delayed by the height H of the chromium layer 5 and further remain in the projection optical system 2. Considering coma aberration, assuming that the phase of scattered light SL3, SL5, SL6 directed to the right is delayed by the amount of coma, the phase of scattered light SL1, SL2, SL3, SL4, SL5, SL6 is as follows: Can be expressed.
SL1 phase P1: EXP (jωt)
SL2 phase P2: EXP (j (ωt + H))
SL3 phase P3: EXP (j (ωt + H + C))
SL4 phase P4: EXP (j (ωt + H))
SL5 phase P5: EXP (j (ωt + H + C))
SL6 phase P6: EXP (j (ωt + C))
[0014]
Next, when the imaging performance due to the coma aberration of the projection optical system 2 is expressed using the phases P1 to P6, when considering the influence of the coma aberration of the projection optical system 2 first, chromium on the wafer W is considered. Note the difference Idef between the intensity IL of the scattered light SL1, SL2, and SL3 scattered on the left side in the layer 5 and the intensity IR of the scattered light SL4, SL5, and SL6 scattered on the right side.
[0015]
Intensities IL and IR can be expressed by the following equations obtained by time integration of the squares of the phases PL and PR.
[0016]
[Formula 1]

[0017]
However, PL = P1 + P2 + P3
PR = P4 + P5 + P6
[0018]
Therefore, since the intensity difference Idef is the difference between the intensity IL and IR, Idef = IL−IR. The real parts of the phases PL and PR are as follows.
Re (PL) = cos (ωt) + cos (ωt + H) + cos (ωt + H + C)
Re (PR) = cos (ωt + H) + cos (ωt + H + C) + cos (ωt + C)
[0019]
Using these equations, numerical integration of only the real part of the intensity difference Idef is performed, and the relationship between the intensity difference Idef and the height H of the chromium layer 5 is obtained, resulting in a graph as shown in FIG. In this graph, the vertical axis is the intensity difference Idef, the horizontal axis is the height H of the chrome layer 5, the graph C1 is calculated with the amount of coma aberration of the projection optical system 2 being λ / 10, and the graph is calculated with λ / 20. C2. In these graphs C1 and C2, since the height H of the chrome layer 5 on the horizontal axis is expressed by normalizing with the center exposure wavelength λ, it is not necessary to limit the center exposure wavelength λ.
[0020]
Therefore, it can be seen from these two curves that the intensity difference Idef changes in a sine function with an amplitude proportional to coma and a period of λ. It can also be seen that the height H of the chromium layer 5 at which the intensity difference Idef is 0 is λ / 2, λ, 3λ / 2,.
H = N · λ / 2 (N is a positive integer)
[0021]
In actual optical lithography, the allowable value of the intensity difference Idef is not 0 but is a finite value, so that the height H of the chromium layer 5 may be a height close to satisfying the above formula. Here, the calculation was performed with the real part of IL and IR, but in the case of the imaginary part, the above two equations are used.
Since cos should be sin, the result of numerical integration is exactly the same.
[0022]
In addition, the calculation was made on the assumption that the intensity of the scattered light at the upper part and the lower part of the chromium layer 5 is the same, but when the intensity is different, the intensity of the scattered light at the upper part is calculated as half the intensity of the scattered light at the lower part. The phases PL2 and PR2 are expressed as follows using P1 to P6.
PL2 = P1 + P2 / 2 + P3 / 2
PR2 = P4 / 2 + P5 / 2 + P6
[0023]
Therefore, the result of numerical integration of the intensity difference Idef at this time is graphs C3 and C4 having the same characteristics with the amplitude half that of FIG. 3, as shown in FIG.
[0028]
【The invention's effect】
As described above, the semiconductor exposure apparatus according to the present invention uses the reticle pattern with the center wavelength λ to set the chromium pattern height to N · λ / 2 , so that the amount of coma aberration in the projection optical system can be reduced. It is possible to obtain the same good resolution performance as when there is no coma without being affected, and the required performance of the coma aberration of the projection optical system can be reduced. Down is possible.
[Brief description of the drawings]
FIG. 1 is a side view of a semiconductor exposure apparatus.
FIG. 2 is a side view of the reticle according to the embodiment.
FIG. 3 is a graph showing the relationship between the strength difference and the chromium layer height.
FIG. 4 is a graph showing the relationship between the strength difference and the chromium layer height.
[Explanation of symbols]
2 Shooting optical system 3 Reticle 4 Quartz glass substrate 5 Chrome layer

Claims

In the semiconductor exposure apparatus according to optical lithography to transfer onto the wafer through the reticle pattern projection optical system of the exposure light having a center wavelength lambda, the pattern of the reticle does not transmit the exposure light and transmitting portion for transmitting the exposing light consists of a non-transmissive portion by the chromium layer, the height of the chrome layer is a semiconductor exposure apparatus characterized by (N is a positive integer) N · lambda / 2 is.