JP3727587B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法 Download PDFInfo
- Publication number
- JP3727587B2 JP3727587B2 JP2001400715A JP2001400715A JP3727587B2 JP 3727587 B2 JP3727587 B2 JP 3727587B2 JP 2001400715 A JP2001400715 A JP 2001400715A JP 2001400715 A JP2001400715 A JP 2001400715A JP 3727587 B2 JP3727587 B2 JP 3727587B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating layer
- circuit
- circuit board
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7432—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07178—Means for aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
- H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に薄型の半導体パッケージを創出するのに適した半導体装置及びその実装方法並びに実装体に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化にともない、回路基板が薄型化している。そして、小型電子機器（小型携帯機器）内部の狭く複雑な空間に部品を高密度に実装するために、折り曲げが可能なフレキシブル回路基板（ＦＰＣ：Flexible Printed Circuit）が用いられるようになってきた。また、筐体自体に回路パターンを形成し、小型軽量化を図る手法も提案されている。
【０００３】
このような現状の中で、従来の半導体パッケージ、例えばＱＦＰ（Quad Flat Package）や，ＢＧＡ（Ball Grid Allay）やＣＳＰ（Chip Scale Package）に代表される樹脂封止型の半導体パッケージを電子機器、特に小型携帯機器に使用する場合には以下のような問題が生じる。
【０００４】
すなわち、薄型の基板やフレキシブル回路基板が、小型携帯機器内部で複雑な形状に曲がる（変形する）ことが可能となっても、従来の半導体パッケージは硬質なため曲げることができない。つまり、自由に湾曲可能なフレキシブル回路基板上に、変形できない半導体パッケージが搭載されることになり、小型携帯機器内部の複雑な形状の空間に基板を治めることが困難になる。
【０００５】
また、筐体自体の湾曲面に形成された回路上に、硬質な半導体パッケージを搭載することは困難であった。
【０００６】
このような課題に対して、例えば特開平６−６４３７９号公報や特開２０００−１１１２９号公報には、半導体装置（以下、半導体チップと称する）を薄くし、可撓性をもたせるようにして、曲げに対して強くするという技術が開示されている。
【０００７】
一般に、半導体パッケージ全体の厚みを薄くするために、半導体チップと回路基板との電気的接続にはフリップチップ接続が用いられている。これは、半導体装置と回路基板の電気的接続をワイヤーボンディングで行った場合、ワイヤの保護のためにエポキシ樹脂などで被覆する必要が有り、半導体パッケージの厚みが大きくなるとともに、曲がりにくくなってしまうからである。
【０００８】
例えば、フリップチップ接続により半導体チップと回路基板とを接続する場合には、回路基板基板上に予め熱硬化性の接着樹脂などを供給し、半導体チップの外部取り出し電極上に形成された突起電極を、回路基板上の電極に位置合わせし、両者を接触させるように加圧するとともに、接着樹脂を硬化させることで、半導体チップはフリップチップ接続により回路基板に実装され、薄型の半導体パッケージが形成される。
【０００９】
なお、上記公報のうち、特開２０００−１１１２９号公報には、異方性導電シートを介して半導体チップを回路基板にフリップチップ接続により実装した例が開示されている。
【００１０】
このようにして作製された半導体パッケージは、従来の半導体パッケージに比べて半導体チップが非常に薄いため、該半導体パッケージ自体の厚みも非常に薄くでき、湾曲することが可能となる。したがって、筐体等の狭い内部空間の曲面に沿って、半導体パッケージを取り付けることが可能となる。
【００１１】
また、半導体パッケージの薄型化を図るために、半導体チップを１００μｍ以下に薄くすれば、破損しやすくなる。このため、半導体チップの搬送時や、回路基板への実装時における取り扱いが困難となり、生産性の低下を招くという問題が生じる。
【００１２】
そこで、半導体チップの裏面に厚みの厚い補強用部材を一時的に形成し．フリップチップ接続後に、上記補強用部材を取り除くことにより、薄型化により破損しやすい半導体チップの取り扱いを容易にする方法が提案されている。
【００１３】
【発明が解決しようとする課題】
ところで、半導体チップを回路基板に対してフリップチップ接続する場合、通常、ＡＣＦ（異方導電性接着フィルム）やＡＣＰ（異方導電性接着ペースト）などに代表される、少なくともフリップチップ接続時に軟化、あるいは流動する熱硬化性の接着剤が使用される。
【００１４】
しかしながら、上記のような薄型の半導体チップを上記のような接着剤により回路基板に対してフリップチップ接続する場合には、以下に示すような問題が生じる。
【００１５】
通常、フリップチップ接続では、図７に示すように、回路基板１０５上にＡＣＦ等の熱硬化性の接着剤１０７を介して、半導体チップ１０１がそれぞれの電極が電気的に接続されるように仮圧着した状態で、ボンディングコレット１１０により半導体チップ１０１側から回路基板１０５に向かって圧接するようになっている。
【００１６】
このため、ボンディングコレット１１０による加圧時、すなわち接続時に加熱された接着剤１０７は、熱により軟化あるいは流動化され、半導体チップ１０１と回路基板１０５との間から溢れ出し、半導体チップ１０１の側面側に回り込もうとする。
【００１７】
したがって、図７に示すように、ボンディングコレット１１０により直接半導体チップ１０１を押圧するような場合には、溢れ出した接着剤１０７がボンディングコレット１１０に付着する虞がある。
【００１８】
また、図８に示すように、半導体チップ１０１上に補強部材１０８が設けられている場合には、該補強部材１０８の厚みによってはボンディングコレット１１０に接着剤１０７が付着しないようになるものの、補強部材１０８に接着剤１０７が付着する虞がある。
【００１９】
つまり、図７に示すように、ボンディングコレット１１０に接着剤１０７が達した場合は、該ボンディングコレット１１０が半導体チップ１０１に固着されてしまうので、正常なフリップチップ接続を連続して行うことが困難となる。
【００２０】
また、図８に示すように、補強部材１０８に接着剤１０７が達した場合は、半導体チップ１０１を回路基板１０５に実装後に該補強部材１０８を取り外すことが困難となる。
【００２１】
したがって、半導体チップを回路基板に対してフリップチップ接続する際に、軟化あるいは流動化する接着剤を使用する場合、半導体パッケージの生産性が低下するという問題が生じる。
【００２２】
また、図８に示すように、半導体チップに補強部材を形成する方法では、半導体チップに取り付ける工程と、回路基板に実装された半導体チップから取り除く工程とが必要となり、半導体パッケージの製造にかかる工程が増加する。これによっても、半導体パッケージの生産性が低下するという問題が生じる。
【００２３】
本発明は、上記の問題点を解決するためのものであり、その目的は、半導体チップと回路基板のフリップチップ接続時に軟化あるいは流動化する接着剤を使用した場合に、半導体パッケージの生産性の低下を招かないような半導体装置及びその実装方法を提供することにある。
【００２４】
【課題を解決するための手段】
上記の課題を解決するために、本発明の半導体装置の実装方法は、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のシリコン基板をエッチング除去する工程とを含むことを特徴としている。
【００２５】
あるいは、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のＳｉＯ ２ からなる絶縁層をエッチング除去する工程とを含むことを特徴としている。
【００２６】
通常、ＡＣＦ（異方導電性接着フィルム）やＡＣＰ（異方導電性接着ペースト）などに代表される、少なくともフリップチップ接続時に軟化、あるいは流動する接着剤を使用して半導体装置を回路基板に対してフリップチップ接続する場合、回路基板上に供給した前記接着剤がフリップチップ接続時に流動し半導体装置外に押し出され、はみ出した接着剤が半導体装置の回路構成部側面に回り込み、さらに該回路構成部の裏面にまで回り込む虞がある。特に、回路構成部の厚みが薄くなればなるほど、はみ出した接着剤が半導体装置の裏面にまで回り込む可能性が高くなる。
【００２７】
そこで、上記構成のように、回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定されていることで、フリップチップ接続時において半導体装置と回路基板との間からはみ出した接着剤は、半導体装置の回路構成部側面に回り込んでも、絶縁層によりせき止められる。
【００２８】
したがって、フリップチップ接続時に、絶縁層側から加圧するためのボンディングコレットにはみ出した接着剤が付着することがないので、接着剤によるボンディングコレットが半導体装置に固着するという不具合を低減することができ、正常なフリップチップ接続を続けることが可能となる。
【００２９】
これにより、半導体装置を回路基板に実装して得られる実装体としての半導体パッケージの生産性を向上させることができる。
【００３０】
また、絶縁層がシリコン基板上に設けられていることで、シリコン基板を有する状態でフリップチップ接続することになる。このため、回路構成部が薄くて破損しやすい場合であっても、シリコン基板が補強基板の機能を果たすので、半導体装置の強度を確保して破損を防ぐと共に、取り扱いが容易な半導体装置を提供することができる。
【００３１】
しかも、このシリコン基板は、フリップチップ接続後に除去する事で、回路基板上には回路構成部のみが実装された状態にする事が可能である。特に、１００μｍ以下の厚みの薄い回路構成部を有する半導体装置のように搬送中に破損しやすく、取り扱いが難しい場合にシリコン基板を補強部材の代わりに使用すれば効果的である。
【００３２】
上記絶縁層の回路構成部に対向する側の面積を、上記回路構成部が取り出し用の電極を介して回路基板とフリップチップ接続される時に使用される接着剤のうち、回路構成部材と回路基板との接続部分からはみ出した接着剤が該絶縁層を越えてはみ出さない大きさに設定すればよい。
【００３３】
この場合、フリップチップ接続時における半導体装置と回路基板との間からはみ出す接着剤を絶縁層によって確実にせき止めることができるので、半導体装置の裏面、すなわちボンディングコレット等が接触する面にまで接着剤が到達することがなくなる。
【００３４】
したがって、ボンディングコレット等のフリップチップ接続に必要な装置へのはみ出した接着剤の付着がなくなるので、半導体パッケージの生産性の向上をより高めることが可能となる。
【００３５】
上記外部取り出し電極が、ニッケル、金、ハンダのいずれかからなり、回路構成部と回路基板とが対向した際に、回路基板に向かって突起した突起電極であってもよい。
【００３６】
この場合、半導体装置の回路構成部表面に突起電極を形成しておく事で、フリップチップ接続が容易に、また確実に実施することが可能となる。そして、この電極がニッケル、金、ハンダのいずれかからなるこで、フリップチップ接続後に良好な導通を得ることができる。
【００３７】
上記回路構成部の厚みが、０．５μｍ〜１００μｍの厚みであってもよい。
【００３８】
この場合、回路構成部が形成されている半導体層の厚みが０．５μｍ〜１００μｍの厚みとする事で、曲げに対して強くなり、可撓性を有するようになることから、薄くて曲げる事が可能な半導体パッケージを提供する事ができる。
【００３９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について説明すれば、以下の通りである。
【００４０】
本実施の形態にかかる半導体装置は、図１に示すように、表面１ａに機能回路及び該機能回路に接続された外部取り出し用の電極である突起電極４が設けられた回路構成部１の裏面１ｂに、絶縁層２が形成された構造となっている。
【００４１】
上記絶縁層２の回路構成部１に対向する側の面（表面２ａ）とは反対側の面（裏面２ｂ）に、該絶縁層２の面積と同じ面積を有するＳｉ基板（シリコン基板）３が形成されている。なお、このＳｉ基板３は、半導体装置が後述する回路基板５に実装された時点で除去される。
【００４２】
上記絶縁層２の表面２ａの面積が、上記該回路構成部１の裏面１ｂの面積よりも大きくなるように設定されている。
【００４３】
ここで、上記絶縁層２の表面２ａの面積について、図２を参照しながら以下に説明する。図２は、上記構成の半導体装置を回路基板５に実装した状態、すなわち実装体（半導体パッケージ）の概略断面図を示している。
【００４４】
図２に示すように、半導体装置を回路基板５に実装する場合には、該回路基板５の表面５ａに設けられた電極６に、回路構成部１の表面１ａに設けられた突起電極４とが電気的に接続されるように、半導体装置と回路基板５とが対向して配置され、ＡＣＦ（Anisotropic Conductive Film）等の熱硬化性樹脂からなる接着剤７によって接続される。
【００４５】
上記の半導体装置と回路基板５との接続は、フリップチップ接続であり、接続時に加圧及び加熱している。このため、接着剤７は、軟化あるいは流動化して半導体装置の回路構成部１と回路基板５との接続部分から外側に溢れ出す。このとき、溢れ出した接着剤７のはみ出し部７ａが回路構成部１の裏面１ｂを越えて半導体装置の裏側に到達しないようにせき止める必要がある。
【００４６】
したがって、少なくとも、フリップチップ接続時に溢れ出した接着剤７のはみ出し部７ａが絶縁層２の表面２ａに接触して、図２に示すようにせき止める大きさに、絶縁層２の表面２ａの大きさを設定すればよい。
【００４７】
本実施の形態では、図１に示すように、絶縁層２の裏面２ｂにはＳｉ基板３が形成されており、絶縁層２の表面２ａには回路構成部１が形成された半導体装置、すなわちＳＯＩ（Silicon on Insulator）ウエーハに回路構成部１が形成されたＳＯＩ型の半導体装置について説明する。
【００４８】
また、回路構成部１の表面１ａには外部に突出した突起電極４が形成されているので、回路基板５（フレキシブル基板）の電極６との接続が容易で確実に行う事ができる。
【００４９】
上記のＳＯＩ型の半導体装置の製造方法について、図３（ａ）（ｂ）及び図４（ａ）〜（ｃ）を参照しながら以下に説明する。
【００５０】
まず、図３（ａ）に示すように、Ｓｉ基板３上の絶縁層２上に、機能回路を形成した回路構成部１を複数形成する。
【００５１】
回路構成部１の厚みは、半導体装置としての回路が構成するために必要な厚み０．５μｍ程度から１００μｍ程度であるが、半導体装置の曲げに対する強さを確保するには、望ましくは１０μｍ以下である。なお、本実施の形態では、３μｍとした。
【００５２】
絶縁層２は、Ｓｉ０２やＳｉＮなどの酸化膜や窒化膜を用いることができる。なお、本実施の形態では、絶縁層２として、０．１μｍ厚みを有するＳｉＯ２膜を用いた。この絶縁層２は、後工程でＳｉ基板３をエッチング除去する際のストッパーとしての役割を果たす。
【００５３】
上記回路構成部１と絶縁層２を合わせたときの厚みが１００μｍ以下では、強度が弱く、搬送等の取り扱いも難しいため、Ｓｉ基板３の厚みを４００μｍに設定している。
【００５４】
回路基板５は、ポリイミド系樹脂からなり１０〜２５μｍの厚さのフレキシブ基板である。
【００５５】
続いて、図３（ｂ）に示すように、半導体装置の能動面、すなわち回路構成部１の表面１ａの機能回路に形成されている外部取り出し電極上に、３−５μｍ程度の高さを有する突起電極４を形成する。
【００５６】
上記突起電極４は、電解、あるいは無電解メッキによりニッケル及び金が順次形成されることにより設けられている。
【００５７】
こうして作製された半導体装置は、所定のダイシング位置に基づいて、個別の半導体装置に切り分けられる。
【００５８】
次に、上記半導体装置を回路基板５に実装した半導体パッケージの製造方法について説明する。
【００５９】
まず、図４（ａ）に示すように、回路基板５上にフィルム状の異方導電性の接着剤７を貼り付ける。
【００６０】
一方、半導体装置は、Ｓｉ基板３側でボンディングコレット１０によって真空吸着され、半導体装置の回路構成部１に形成された突起電極４と上記回路基板５の電極６との位置合わせを行う。ボンディングコレット１０は、中央部に設けられた真空吸着穴１０ａによって半導体装置を真空吸着するようになっている。
【００６１】
次いで、図４（ｂ）に示すように、ボンディングコレット１０によって、半導体装置と回路基板５とを接触させるように加圧し、そして加熱する。
【００６２】
この時、半導体装置下部の接着剤７は軟化、流動し、その一部は半導体装置の外部に排出され、該接着剤７のはみ出し部７ａは半導体装置の絶縁層２の表面２ａに達する。
【００６３】
しかしながら、上述したように、少なくとも、フリップチップ接続時に溢れ出した接着剤７のはみ出し部７ａが絶縁層２の表面２ａに接触して、図２に示すようにせき止める大きさに、絶縁層２の表面２ａの大きさに設定されているので、Ｓｉ基板３やボンディングコレット１０への付着を防止できるため、問題なくフリップチップ実装が完了する。
【００６４】
次に、Ｓｉ基板３をエッチング除去する。これにより、図４（ｃ）に示すように、回路構成部１及び絶縁層２が回路基板５に対してフリップチップ実装された形状となるため、曲げて使用する事ができるフレキシブルな半導体パッケージを実現する事ができる。なお、曲げる必要もなく、Ｓｉ基板３の厚みも問題にならないのであれば、Ｓｉ基板３を除去する必要はない。
【００６５】
Ｓｉ基板３のエッチングは、例えばフッ酸と硝酸の混合液などで行う事ができる。
【００６６】
本実施の形態では、半導体装置の回路構成部１の厚みが１０μｍ以下と薄いため、曲げに対して強くなり、可撓性を有するようになる。これにより、薄くて曲げる事が可能な半導体パッケージを提供する事ができる。さらに、絶縁層２をフッ酸で除去してもよい。
【００６７】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、前記の実施の形態と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００６８】
本実施の形態にかかる半導体装置は、前記実施の形態１と同様にして製造されるが、図５（ａ）に示すように、突起電極４の代わりに、金ワイヤバンプ１４が回路構成部１上に設けられている点と、ＡＣＦからなる接着剤７の代わりにペースト状の異方導電性接着剤（ＡＣＰ：（Anisotropic Conductive Paste））８が用いられている点とが異なる。
【００６９】
上記金ワイヤバンプ１４は、ワイヤボンド技術を用いて回路構成部１上に設けられ、その高さは５０−６０μｍに設定されている。
【００７０】
ここで、上記構成の半導体装置を回路基板５に実装して半導体パッケージを製造する方法について、図５（ａ）（ｂ）を参照しながら以下に説明する。
【００７１】
まず、図５（ａ）に示すように、回路基板５上の所定の位置、すなわち回路構成部１と回路基板５の接続部中央近傍位置に接着剤８をディスペンスにより供給する。
【００７２】
一方、半導体装置は、ボンディングコレット１０で吸着され、該半導体装置の金ワイヤバンプ１４と回路基板５の電極６との位置合わせをする。
【００７３】
そして、半導体装置と回路基板５とを接触させるように、ボンディングコレット１０によって加圧すると接着剤８は、半導体装置と回路基板５間を広がり、その一部は回路構成部１の外部に排出され、はみ出し部８ａが半導体装置の絶縁層２の表面２ａに達する。この加圧状態で、接続部分を加熱し接着剤８を硬化する。
【００７４】
次に、ＳｉＯ２からなる絶縁層２をエッチング除去する。このとき、同時にＳｉ基板３を除去する。これにより、図５（ｂ）に示すような回路構成部１のみが回路基板５にフリップチップ接続された半導体パッケージを得ることができる。
【００７５】
なお、上記のＳｉ０２のエッチングにはフッ酸を用いた。
【００７６】
このように、薄い半導体装置の回路構成部１のみが可撓性を有する回路基板５に対してフリップチップ実装された形状となるため、曲げて使用する事ができるフレキシブルな半導体パッケージを実現する事ができる。
【００７７】
〔実施の形態３〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。なお、前記の各実施の形態と同一機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００７８】
本実施の形態にかかる半導体装置は、前記実施の形態１と同様にして製造されるが、図６（ａ）に示すように、突起電極４の代わりに、半田バンプ２４が回路構成部１上に設けられている点と、ＡＣＦからなる接着剤７の代わりに、液状の熱硬化性樹脂からなる接着剤９が用いられている点とが異なる。
【００７９】
上記半田バンプ２４は、電気メッキにより回路構成部１上に設けられ、その高さは８０μｍ程度に設定されている。
【００８０】
ここで、上記構成の半導体装置を回路基板５に実装して半導体パッケージを製造する方法について、図６（ａ）〜（ｃ）を参照しながら以下に説明する。
【００８１】
まず、図６（ａ）に示すように、回路基板５上の所定の位置、すなわち回路構成部１と回路基板５の接続部中央近傍位置に接着剤９を塗布する。
【００８２】
一方、半導体装置は、ボンディングコレット１０で吸着され、該半導体装置の半田バンプ２４と回路基板５の電極６との位置合わせをする。
【００８３】
そして、半導体装置と回路基板５とを接触させるように、ボンディングコレット１０によって加圧すると接着剤９は、図６（ｂ）に示すように、半導体装置と回路基板５間を広がり、その一部は回路構成部１の外部に排出され、はみ出し部９ａが半導体装置の絶縁層２の表面２ａに達する。
この加圧状態で、回路基板５をリフロー炉に入れ、半田バンプ２４を溶融させて回路基板５の電極６に濡れ広がるようにする。このとき、接着剤９は、加熱により硬化する。
【００８４】
次に、ＳｉＯ２からなる絶縁層２をエッチング除去する。このとき、同時にＳｉ基板３を除去する。これにより、図６（ｃ）に示すような回路構成部１のみが回路基板５にフリップチップ接続された半導体パッケージを得ることができる。
【００８５】
なお、上記のＳｉ０２のエッチングにはフッ酸を用いた。
【００８６】
このように、薄い半導体装置の回路構成部１のみが可撓性を有する回路基板５に対してフリップチップ実装された形状となるため、曲げて使用する事ができるフレキシブルな半導体パッケージを実現する事ができる。
【００８７】
以上述べてきたように、本発明によれば、非常に薄い半導体回路構成部をＳｉ基板で補強した状態で実装が可能なため、半導体チッブを破壊する事無く取り扱う事が可能となる。
【００８８】
また、ＡＣＦやＡＣＰなどの接続時に軟化、流動する接着剤を用いたフリップチップ実装が可能なため、曲げる事が可能なフレキシブルな半導体パッケージを提供する事ができる。
【００８９】
【発明の効果】
以上のように、本発明の半導体装置の実装方法は、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のシリコン基板をエッチング除去する工程とを含む。
【００９０】
あるいは、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のＳｉＯ ２ からなる絶縁層をエッチング除去する工程とを含む。
【００９１】
それゆえ、回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定されていることで、フリップチップ接続時において半導体装置と回路基板との間からはみ出した接着剤は、半導体装置の回路構成部側面に回り込んでも、絶縁層によりせき止められる。
【００９２】
したがって、フリップチップ接続時に、絶縁層側から加圧するためのボンディングコレットにはみ出した接着剤が付着することがないので、接着剤によるボンディングコレットが半導体装置に固着するという不具合を低減することができ、正常なフリップチップ接続を続けることが可能となる。
【００９３】
これにより、半導体装置を回路基板に実装して得られる実装体としての半導体パッケージの生産性を向上させることができるという効果を奏する。
【００９４】
また、上記絶縁層は、該絶縁層と同じ面積のシリコン基板上に設けられていてもよい。
【００９５】
この場合、絶縁層が該絶縁層と同じ面積のシリコン基板上に設けられていることで、シリコン基板を有する状態でフリップチップ接続することになる。このため、回路構成部が薄くて破損しやすい場合であっても、シリコン基板が補強基板の機能を果たすので、半導体装置の強度を確保して破損を防ぐと共に、取り扱いが容易な半導体装置を提供することができるという効果を奏する。
【００９６】
上記絶縁層の面積を、上記回路構成部が取り出し用の電極を介して回路基板とフリップチップ接続される時に使用される接着剤が、回路構成部材と回路基板との接続部分からはみ出した接着剤が該絶縁層を越えてはみ出さない大きさに設定すればよい。
【００９７】
この場合、フリップチップ接続時における半導体装置と回路基板との間からはみ出す接着剤を絶縁層によって確実にせき止めることができるので、半導体装置の裏面、すなわちボンディングコレット等が接触する面にまで接着剤が到達することがなくなる。
【００９８】
したがって、ボンディングコレット等のフリップチップ接続に必要な装置へのはみ出した接着剤の付着がなくなるので、半導体パッケージの生産性の向上をより高めることができるという効果を奏する。
【００９９】
上記外部取り出し電極が、ニッケル、金、ハンダのいずれかからなり、回路構成部が回路基板に対向した際に、該回路基板に向かって突起した突起電極であってもよい。
【０１００】
この場合、半導体装置の回路構成部表面に突起電極を形成しておく事で、フリップチップ接続が容易に、また確実に実施することが可能となる。そして、この電極がニッケル、金、ハンダのいずれかからなるこで、フリップチップ接続後に良好な導通を得ることができるという効果を奏する。
【０１０１】
上記回路構成部の厚みが、０．５μｍ〜１００μｍの厚みであってもよい。
【０１０２】
この場合、回路構成部が形成されている半導体層の厚みが０．５μｍ〜１００μｍの厚みとする事で、曲げに対して強くなり、可撓性を有するようになることから、薄くて曲げる事が可能な半導体パッケージを提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の半導体装置の概略断面図である。
【図２】 図１に示す半導体装置を回路基板上に実装した半導体パッケージの概略断面図である。
【図３】 （ａ）（ｂ）は、図１に示す半導体装置の製造工程を示す概略断面図である。
【図４】 （ａ）〜（ｃ）は、図３（ａ）（ｂ）に示す製造工程により製造された半導体装置を回路基板に実装する実装工程を示す概略断面図である。
【図５】 （ａ）（ｂ）は、本発明の他の実施の形態にかかる半導体装置を回路基板に実装する実装工程を示す概略断面図である。
【図６】 （ａ）〜（ｃ）は、本発明のさらに他の実施の形態にかかる半導体装置を回路基板に実装する実装工程を示す概略断面図である。
【図７】 従来の半導体装置と回路基板の実装工程を示す概略断面図である。
【図８】 従来の半導体装置と回路基板の実装工程の他の例を示す概略断面図である。
【符号の説明】
１ 回路構成部
１ａ 表面
１ｂ 裏面
２ 絶縁層
２ａ 表面
２ｂ 裏面
３ Ｓｉ基板（シリコン基板）
４ 突起電極
５ 回路基板
６ 電極
７ 接着剤
７ａ はみ出し部
８ 接着剤
８ａ はみ出し部
９ 接着剤
９ａ はみ出し部
１０ ボンディングコレット
１４ 金ワイヤバンプ
２４ 半田バンプ
【発明の属する技術分野】
本発明は、半導体装置、特に薄型の半導体パッケージを創出するのに適した半導体装置及びその実装方法並びに実装体に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化にともない、回路基板が薄型化している。そして、小型電子機器（小型携帯機器）内部の狭く複雑な空間に部品を高密度に実装するために、折り曲げが可能なフレキシブル回路基板（ＦＰＣ：Flexible Printed Circuit）が用いられるようになってきた。また、筐体自体に回路パターンを形成し、小型軽量化を図る手法も提案されている。
【０００３】
このような現状の中で、従来の半導体パッケージ、例えばＱＦＰ（Quad Flat Package）や，ＢＧＡ（Ball Grid Allay）やＣＳＰ（Chip Scale Package）に代表される樹脂封止型の半導体パッケージを電子機器、特に小型携帯機器に使用する場合には以下のような問題が生じる。
【０００４】
すなわち、薄型の基板やフレキシブル回路基板が、小型携帯機器内部で複雑な形状に曲がる（変形する）ことが可能となっても、従来の半導体パッケージは硬質なため曲げることができない。つまり、自由に湾曲可能なフレキシブル回路基板上に、変形できない半導体パッケージが搭載されることになり、小型携帯機器内部の複雑な形状の空間に基板を治めることが困難になる。
【０００５】
また、筐体自体の湾曲面に形成された回路上に、硬質な半導体パッケージを搭載することは困難であった。
【０００６】
このような課題に対して、例えば特開平６−６４３７９号公報や特開２０００−１１１２９号公報には、半導体装置（以下、半導体チップと称する）を薄くし、可撓性をもたせるようにして、曲げに対して強くするという技術が開示されている。
【０００７】
一般に、半導体パッケージ全体の厚みを薄くするために、半導体チップと回路基板との電気的接続にはフリップチップ接続が用いられている。これは、半導体装置と回路基板の電気的接続をワイヤーボンディングで行った場合、ワイヤの保護のためにエポキシ樹脂などで被覆する必要が有り、半導体パッケージの厚みが大きくなるとともに、曲がりにくくなってしまうからである。
【０００８】
例えば、フリップチップ接続により半導体チップと回路基板とを接続する場合には、回路基板基板上に予め熱硬化性の接着樹脂などを供給し、半導体チップの外部取り出し電極上に形成された突起電極を、回路基板上の電極に位置合わせし、両者を接触させるように加圧するとともに、接着樹脂を硬化させることで、半導体チップはフリップチップ接続により回路基板に実装され、薄型の半導体パッケージが形成される。
【０００９】
なお、上記公報のうち、特開２０００−１１１２９号公報には、異方性導電シートを介して半導体チップを回路基板にフリップチップ接続により実装した例が開示されている。
【００１０】
このようにして作製された半導体パッケージは、従来の半導体パッケージに比べて半導体チップが非常に薄いため、該半導体パッケージ自体の厚みも非常に薄くでき、湾曲することが可能となる。したがって、筐体等の狭い内部空間の曲面に沿って、半導体パッケージを取り付けることが可能となる。
【００１１】
また、半導体パッケージの薄型化を図るために、半導体チップを１００μｍ以下に薄くすれば、破損しやすくなる。このため、半導体チップの搬送時や、回路基板への実装時における取り扱いが困難となり、生産性の低下を招くという問題が生じる。
【００１２】
そこで、半導体チップの裏面に厚みの厚い補強用部材を一時的に形成し．フリップチップ接続後に、上記補強用部材を取り除くことにより、薄型化により破損しやすい半導体チップの取り扱いを容易にする方法が提案されている。
【００１３】
【発明が解決しようとする課題】
ところで、半導体チップを回路基板に対してフリップチップ接続する場合、通常、ＡＣＦ（異方導電性接着フィルム）やＡＣＰ（異方導電性接着ペースト）などに代表される、少なくともフリップチップ接続時に軟化、あるいは流動する熱硬化性の接着剤が使用される。
【００１４】
しかしながら、上記のような薄型の半導体チップを上記のような接着剤により回路基板に対してフリップチップ接続する場合には、以下に示すような問題が生じる。
【００１５】
通常、フリップチップ接続では、図７に示すように、回路基板１０５上にＡＣＦ等の熱硬化性の接着剤１０７を介して、半導体チップ１０１がそれぞれの電極が電気的に接続されるように仮圧着した状態で、ボンディングコレット１１０により半導体チップ１０１側から回路基板１０５に向かって圧接するようになっている。
【００１６】
このため、ボンディングコレット１１０による加圧時、すなわち接続時に加熱された接着剤１０７は、熱により軟化あるいは流動化され、半導体チップ１０１と回路基板１０５との間から溢れ出し、半導体チップ１０１の側面側に回り込もうとする。
【００１７】
したがって、図７に示すように、ボンディングコレット１１０により直接半導体チップ１０１を押圧するような場合には、溢れ出した接着剤１０７がボンディングコレット１１０に付着する虞がある。
【００１８】
また、図８に示すように、半導体チップ１０１上に補強部材１０８が設けられている場合には、該補強部材１０８の厚みによってはボンディングコレット１１０に接着剤１０７が付着しないようになるものの、補強部材１０８に接着剤１０７が付着する虞がある。
【００１９】
つまり、図７に示すように、ボンディングコレット１１０に接着剤１０７が達した場合は、該ボンディングコレット１１０が半導体チップ１０１に固着されてしまうので、正常なフリップチップ接続を連続して行うことが困難となる。
【００２０】
また、図８に示すように、補強部材１０８に接着剤１０７が達した場合は、半導体チップ１０１を回路基板１０５に実装後に該補強部材１０８を取り外すことが困難となる。
【００２１】
したがって、半導体チップを回路基板に対してフリップチップ接続する際に、軟化あるいは流動化する接着剤を使用する場合、半導体パッケージの生産性が低下するという問題が生じる。
【００２２】
また、図８に示すように、半導体チップに補強部材を形成する方法では、半導体チップに取り付ける工程と、回路基板に実装された半導体チップから取り除く工程とが必要となり、半導体パッケージの製造にかかる工程が増加する。これによっても、半導体パッケージの生産性が低下するという問題が生じる。
【００２３】
本発明は、上記の問題点を解決するためのものであり、その目的は、半導体チップと回路基板のフリップチップ接続時に軟化あるいは流動化する接着剤を使用した場合に、半導体パッケージの生産性の低下を招かないような半導体装置及びその実装方法を提供することにある。
【００２４】
【課題を解決するための手段】
上記の課題を解決するために、本発明の半導体装置の実装方法は、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のシリコン基板をエッチング除去する工程とを含むことを特徴としている。
【００２５】
あるいは、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のＳｉＯ ２ からなる絶縁層をエッチング除去する工程とを含むことを特徴としている。
【００２６】
通常、ＡＣＦ（異方導電性接着フィルム）やＡＣＰ（異方導電性接着ペースト）などに代表される、少なくともフリップチップ接続時に軟化、あるいは流動する接着剤を使用して半導体装置を回路基板に対してフリップチップ接続する場合、回路基板上に供給した前記接着剤がフリップチップ接続時に流動し半導体装置外に押し出され、はみ出した接着剤が半導体装置の回路構成部側面に回り込み、さらに該回路構成部の裏面にまで回り込む虞がある。特に、回路構成部の厚みが薄くなればなるほど、はみ出した接着剤が半導体装置の裏面にまで回り込む可能性が高くなる。
【００２７】
そこで、上記構成のように、回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定されていることで、フリップチップ接続時において半導体装置と回路基板との間からはみ出した接着剤は、半導体装置の回路構成部側面に回り込んでも、絶縁層によりせき止められる。
【００２８】
したがって、フリップチップ接続時に、絶縁層側から加圧するためのボンディングコレットにはみ出した接着剤が付着することがないので、接着剤によるボンディングコレットが半導体装置に固着するという不具合を低減することができ、正常なフリップチップ接続を続けることが可能となる。
【００２９】
これにより、半導体装置を回路基板に実装して得られる実装体としての半導体パッケージの生産性を向上させることができる。
【００３０】
また、絶縁層がシリコン基板上に設けられていることで、シリコン基板を有する状態でフリップチップ接続することになる。このため、回路構成部が薄くて破損しやすい場合であっても、シリコン基板が補強基板の機能を果たすので、半導体装置の強度を確保して破損を防ぐと共に、取り扱いが容易な半導体装置を提供することができる。
【００３１】
しかも、このシリコン基板は、フリップチップ接続後に除去する事で、回路基板上には回路構成部のみが実装された状態にする事が可能である。特に、１００μｍ以下の厚みの薄い回路構成部を有する半導体装置のように搬送中に破損しやすく、取り扱いが難しい場合にシリコン基板を補強部材の代わりに使用すれば効果的である。
【００３２】
上記絶縁層の回路構成部に対向する側の面積を、上記回路構成部が取り出し用の電極を介して回路基板とフリップチップ接続される時に使用される接着剤のうち、回路構成部材と回路基板との接続部分からはみ出した接着剤が該絶縁層を越えてはみ出さない大きさに設定すればよい。
【００３３】
この場合、フリップチップ接続時における半導体装置と回路基板との間からはみ出す接着剤を絶縁層によって確実にせき止めることができるので、半導体装置の裏面、すなわちボンディングコレット等が接触する面にまで接着剤が到達することがなくなる。
【００３４】
したがって、ボンディングコレット等のフリップチップ接続に必要な装置へのはみ出した接着剤の付着がなくなるので、半導体パッケージの生産性の向上をより高めることが可能となる。
【００３５】
上記外部取り出し電極が、ニッケル、金、ハンダのいずれかからなり、回路構成部と回路基板とが対向した際に、回路基板に向かって突起した突起電極であってもよい。
【００３６】
この場合、半導体装置の回路構成部表面に突起電極を形成しておく事で、フリップチップ接続が容易に、また確実に実施することが可能となる。そして、この電極がニッケル、金、ハンダのいずれかからなるこで、フリップチップ接続後に良好な導通を得ることができる。
【００３７】
上記回路構成部の厚みが、０．５μｍ〜１００μｍの厚みであってもよい。
【００３８】
この場合、回路構成部が形成されている半導体層の厚みが０．５μｍ〜１００μｍの厚みとする事で、曲げに対して強くなり、可撓性を有するようになることから、薄くて曲げる事が可能な半導体パッケージを提供する事ができる。
【００３９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について説明すれば、以下の通りである。
【００４０】
本実施の形態にかかる半導体装置は、図１に示すように、表面１ａに機能回路及び該機能回路に接続された外部取り出し用の電極である突起電極４が設けられた回路構成部１の裏面１ｂに、絶縁層２が形成された構造となっている。
【００４１】
上記絶縁層２の回路構成部１に対向する側の面（表面２ａ）とは反対側の面（裏面２ｂ）に、該絶縁層２の面積と同じ面積を有するＳｉ基板（シリコン基板）３が形成されている。なお、このＳｉ基板３は、半導体装置が後述する回路基板５に実装された時点で除去される。
【００４２】
上記絶縁層２の表面２ａの面積が、上記該回路構成部１の裏面１ｂの面積よりも大きくなるように設定されている。
【００４３】
ここで、上記絶縁層２の表面２ａの面積について、図２を参照しながら以下に説明する。図２は、上記構成の半導体装置を回路基板５に実装した状態、すなわち実装体（半導体パッケージ）の概略断面図を示している。
【００４４】
図２に示すように、半導体装置を回路基板５に実装する場合には、該回路基板５の表面５ａに設けられた電極６に、回路構成部１の表面１ａに設けられた突起電極４とが電気的に接続されるように、半導体装置と回路基板５とが対向して配置され、ＡＣＦ（Anisotropic Conductive Film）等の熱硬化性樹脂からなる接着剤７によって接続される。
【００４５】
上記の半導体装置と回路基板５との接続は、フリップチップ接続であり、接続時に加圧及び加熱している。このため、接着剤７は、軟化あるいは流動化して半導体装置の回路構成部１と回路基板５との接続部分から外側に溢れ出す。このとき、溢れ出した接着剤７のはみ出し部７ａが回路構成部１の裏面１ｂを越えて半導体装置の裏側に到達しないようにせき止める必要がある。
【００４６】
したがって、少なくとも、フリップチップ接続時に溢れ出した接着剤７のはみ出し部７ａが絶縁層２の表面２ａに接触して、図２に示すようにせき止める大きさに、絶縁層２の表面２ａの大きさを設定すればよい。
【００４７】
本実施の形態では、図１に示すように、絶縁層２の裏面２ｂにはＳｉ基板３が形成されており、絶縁層２の表面２ａには回路構成部１が形成された半導体装置、すなわちＳＯＩ（Silicon on Insulator）ウエーハに回路構成部１が形成されたＳＯＩ型の半導体装置について説明する。
【００４８】
また、回路構成部１の表面１ａには外部に突出した突起電極４が形成されているので、回路基板５（フレキシブル基板）の電極６との接続が容易で確実に行う事ができる。
【００４９】
上記のＳＯＩ型の半導体装置の製造方法について、図３（ａ）（ｂ）及び図４（ａ）〜（ｃ）を参照しながら以下に説明する。
【００５０】
まず、図３（ａ）に示すように、Ｓｉ基板３上の絶縁層２上に、機能回路を形成した回路構成部１を複数形成する。
【００５１】
回路構成部１の厚みは、半導体装置としての回路が構成するために必要な厚み０．５μｍ程度から１００μｍ程度であるが、半導体装置の曲げに対する強さを確保するには、望ましくは１０μｍ以下である。なお、本実施の形態では、３μｍとした。
【００５２】
絶縁層２は、Ｓｉ０２やＳｉＮなどの酸化膜や窒化膜を用いることができる。なお、本実施の形態では、絶縁層２として、０．１μｍ厚みを有するＳｉＯ２膜を用いた。この絶縁層２は、後工程でＳｉ基板３をエッチング除去する際のストッパーとしての役割を果たす。
【００５３】
上記回路構成部１と絶縁層２を合わせたときの厚みが１００μｍ以下では、強度が弱く、搬送等の取り扱いも難しいため、Ｓｉ基板３の厚みを４００μｍに設定している。
【００５４】
回路基板５は、ポリイミド系樹脂からなり１０〜２５μｍの厚さのフレキシブ基板である。
【００５５】
続いて、図３（ｂ）に示すように、半導体装置の能動面、すなわち回路構成部１の表面１ａの機能回路に形成されている外部取り出し電極上に、３−５μｍ程度の高さを有する突起電極４を形成する。
【００５６】
上記突起電極４は、電解、あるいは無電解メッキによりニッケル及び金が順次形成されることにより設けられている。
【００５７】
こうして作製された半導体装置は、所定のダイシング位置に基づいて、個別の半導体装置に切り分けられる。
【００５８】
次に、上記半導体装置を回路基板５に実装した半導体パッケージの製造方法について説明する。
【００５９】
まず、図４（ａ）に示すように、回路基板５上にフィルム状の異方導電性の接着剤７を貼り付ける。
【００６０】
一方、半導体装置は、Ｓｉ基板３側でボンディングコレット１０によって真空吸着され、半導体装置の回路構成部１に形成された突起電極４と上記回路基板５の電極６との位置合わせを行う。ボンディングコレット１０は、中央部に設けられた真空吸着穴１０ａによって半導体装置を真空吸着するようになっている。
【００６１】
次いで、図４（ｂ）に示すように、ボンディングコレット１０によって、半導体装置と回路基板５とを接触させるように加圧し、そして加熱する。
【００６２】
この時、半導体装置下部の接着剤７は軟化、流動し、その一部は半導体装置の外部に排出され、該接着剤７のはみ出し部７ａは半導体装置の絶縁層２の表面２ａに達する。
【００６３】
しかしながら、上述したように、少なくとも、フリップチップ接続時に溢れ出した接着剤７のはみ出し部７ａが絶縁層２の表面２ａに接触して、図２に示すようにせき止める大きさに、絶縁層２の表面２ａの大きさに設定されているので、Ｓｉ基板３やボンディングコレット１０への付着を防止できるため、問題なくフリップチップ実装が完了する。
【００６４】
次に、Ｓｉ基板３をエッチング除去する。これにより、図４（ｃ）に示すように、回路構成部１及び絶縁層２が回路基板５に対してフリップチップ実装された形状となるため、曲げて使用する事ができるフレキシブルな半導体パッケージを実現する事ができる。なお、曲げる必要もなく、Ｓｉ基板３の厚みも問題にならないのであれば、Ｓｉ基板３を除去する必要はない。
【００６５】
Ｓｉ基板３のエッチングは、例えばフッ酸と硝酸の混合液などで行う事ができる。
【００６６】
本実施の形態では、半導体装置の回路構成部１の厚みが１０μｍ以下と薄いため、曲げに対して強くなり、可撓性を有するようになる。これにより、薄くて曲げる事が可能な半導体パッケージを提供する事ができる。さらに、絶縁層２をフッ酸で除去してもよい。
【００６７】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、前記の実施の形態と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００６８】
本実施の形態にかかる半導体装置は、前記実施の形態１と同様にして製造されるが、図５（ａ）に示すように、突起電極４の代わりに、金ワイヤバンプ１４が回路構成部１上に設けられている点と、ＡＣＦからなる接着剤７の代わりにペースト状の異方導電性接着剤（ＡＣＰ：（Anisotropic Conductive Paste））８が用いられている点とが異なる。
【００６９】
上記金ワイヤバンプ１４は、ワイヤボンド技術を用いて回路構成部１上に設けられ、その高さは５０−６０μｍに設定されている。
【００７０】
ここで、上記構成の半導体装置を回路基板５に実装して半導体パッケージを製造する方法について、図５（ａ）（ｂ）を参照しながら以下に説明する。
【００７１】
まず、図５（ａ）に示すように、回路基板５上の所定の位置、すなわち回路構成部１と回路基板５の接続部中央近傍位置に接着剤８をディスペンスにより供給する。
【００７２】
一方、半導体装置は、ボンディングコレット１０で吸着され、該半導体装置の金ワイヤバンプ１４と回路基板５の電極６との位置合わせをする。
【００７３】
そして、半導体装置と回路基板５とを接触させるように、ボンディングコレット１０によって加圧すると接着剤８は、半導体装置と回路基板５間を広がり、その一部は回路構成部１の外部に排出され、はみ出し部８ａが半導体装置の絶縁層２の表面２ａに達する。この加圧状態で、接続部分を加熱し接着剤８を硬化する。
【００７４】
次に、ＳｉＯ２からなる絶縁層２をエッチング除去する。このとき、同時にＳｉ基板３を除去する。これにより、図５（ｂ）に示すような回路構成部１のみが回路基板５にフリップチップ接続された半導体パッケージを得ることができる。
【００７５】
なお、上記のＳｉ０２のエッチングにはフッ酸を用いた。
【００７６】
このように、薄い半導体装置の回路構成部１のみが可撓性を有する回路基板５に対してフリップチップ実装された形状となるため、曲げて使用する事ができるフレキシブルな半導体パッケージを実現する事ができる。
【００７７】
〔実施の形態３〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。なお、前記の各実施の形態と同一機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００７８】
本実施の形態にかかる半導体装置は、前記実施の形態１と同様にして製造されるが、図６（ａ）に示すように、突起電極４の代わりに、半田バンプ２４が回路構成部１上に設けられている点と、ＡＣＦからなる接着剤７の代わりに、液状の熱硬化性樹脂からなる接着剤９が用いられている点とが異なる。
【００７９】
上記半田バンプ２４は、電気メッキにより回路構成部１上に設けられ、その高さは８０μｍ程度に設定されている。
【００８０】
ここで、上記構成の半導体装置を回路基板５に実装して半導体パッケージを製造する方法について、図６（ａ）〜（ｃ）を参照しながら以下に説明する。
【００８１】
まず、図６（ａ）に示すように、回路基板５上の所定の位置、すなわち回路構成部１と回路基板５の接続部中央近傍位置に接着剤９を塗布する。
【００８２】
一方、半導体装置は、ボンディングコレット１０で吸着され、該半導体装置の半田バンプ２４と回路基板５の電極６との位置合わせをする。
【００８３】
そして、半導体装置と回路基板５とを接触させるように、ボンディングコレット１０によって加圧すると接着剤９は、図６（ｂ）に示すように、半導体装置と回路基板５間を広がり、その一部は回路構成部１の外部に排出され、はみ出し部９ａが半導体装置の絶縁層２の表面２ａに達する。
この加圧状態で、回路基板５をリフロー炉に入れ、半田バンプ２４を溶融させて回路基板５の電極６に濡れ広がるようにする。このとき、接着剤９は、加熱により硬化する。
【００８４】
次に、ＳｉＯ２からなる絶縁層２をエッチング除去する。このとき、同時にＳｉ基板３を除去する。これにより、図６（ｃ）に示すような回路構成部１のみが回路基板５にフリップチップ接続された半導体パッケージを得ることができる。
【００８５】
なお、上記のＳｉ０２のエッチングにはフッ酸を用いた。
【００８６】
このように、薄い半導体装置の回路構成部１のみが可撓性を有する回路基板５に対してフリップチップ実装された形状となるため、曲げて使用する事ができるフレキシブルな半導体パッケージを実現する事ができる。
【００８７】
以上述べてきたように、本発明によれば、非常に薄い半導体回路構成部をＳｉ基板で補強した状態で実装が可能なため、半導体チッブを破壊する事無く取り扱う事が可能となる。
【００８８】
また、ＡＣＦやＡＣＰなどの接続時に軟化、流動する接着剤を用いたフリップチップ実装が可能なため、曲げる事が可能なフレキシブルな半導体パッケージを提供する事ができる。
【００８９】
【発明の効果】
以上のように、本発明の半導体装置の実装方法は、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のシリコン基板をエッチング除去する工程とを含む。
【００９０】
あるいは、表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、上記半導体装置のＳｉＯ ２ からなる絶縁層をエッチング除去する工程とを含む。
【００９１】
それゆえ、回路構成部の裏面に、絶縁層が形成され、上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定されていることで、フリップチップ接続時において半導体装置と回路基板との間からはみ出した接着剤は、半導体装置の回路構成部側面に回り込んでも、絶縁層によりせき止められる。
【００９２】
したがって、フリップチップ接続時に、絶縁層側から加圧するためのボンディングコレットにはみ出した接着剤が付着することがないので、接着剤によるボンディングコレットが半導体装置に固着するという不具合を低減することができ、正常なフリップチップ接続を続けることが可能となる。
【００９３】
これにより、半導体装置を回路基板に実装して得られる実装体としての半導体パッケージの生産性を向上させることができるという効果を奏する。
【００９４】
また、上記絶縁層は、該絶縁層と同じ面積のシリコン基板上に設けられていてもよい。
【００９５】
この場合、絶縁層が該絶縁層と同じ面積のシリコン基板上に設けられていることで、シリコン基板を有する状態でフリップチップ接続することになる。このため、回路構成部が薄くて破損しやすい場合であっても、シリコン基板が補強基板の機能を果たすので、半導体装置の強度を確保して破損を防ぐと共に、取り扱いが容易な半導体装置を提供することができるという効果を奏する。
【００９６】
上記絶縁層の面積を、上記回路構成部が取り出し用の電極を介して回路基板とフリップチップ接続される時に使用される接着剤が、回路構成部材と回路基板との接続部分からはみ出した接着剤が該絶縁層を越えてはみ出さない大きさに設定すればよい。
【００９７】
この場合、フリップチップ接続時における半導体装置と回路基板との間からはみ出す接着剤を絶縁層によって確実にせき止めることができるので、半導体装置の裏面、すなわちボンディングコレット等が接触する面にまで接着剤が到達することがなくなる。
【００９８】
したがって、ボンディングコレット等のフリップチップ接続に必要な装置へのはみ出した接着剤の付着がなくなるので、半導体パッケージの生産性の向上をより高めることができるという効果を奏する。
【００９９】
上記外部取り出し電極が、ニッケル、金、ハンダのいずれかからなり、回路構成部が回路基板に対向した際に、該回路基板に向かって突起した突起電極であってもよい。
【０１００】
この場合、半導体装置の回路構成部表面に突起電極を形成しておく事で、フリップチップ接続が容易に、また確実に実施することが可能となる。そして、この電極がニッケル、金、ハンダのいずれかからなるこで、フリップチップ接続後に良好な導通を得ることができるという効果を奏する。
【０１０１】
上記回路構成部の厚みが、０．５μｍ〜１００μｍの厚みであってもよい。
【０１０２】
この場合、回路構成部が形成されている半導体層の厚みが０．５μｍ〜１００μｍの厚みとする事で、曲げに対して強くなり、可撓性を有するようになることから、薄くて曲げる事が可能な半導体パッケージを提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の半導体装置の概略断面図である。
【図２】 図１に示す半導体装置を回路基板上に実装した半導体パッケージの概略断面図である。
【図３】 （ａ）（ｂ）は、図１に示す半導体装置の製造工程を示す概略断面図である。
【図４】 （ａ）〜（ｃ）は、図３（ａ）（ｂ）に示す製造工程により製造された半導体装置を回路基板に実装する実装工程を示す概略断面図である。
【図５】 （ａ）（ｂ）は、本発明の他の実施の形態にかかる半導体装置を回路基板に実装する実装工程を示す概略断面図である。
【図６】 （ａ）〜（ｃ）は、本発明のさらに他の実施の形態にかかる半導体装置を回路基板に実装する実装工程を示す概略断面図である。
【図７】 従来の半導体装置と回路基板の実装工程を示す概略断面図である。
【図８】 従来の半導体装置と回路基板の実装工程の他の例を示す概略断面図である。
【符号の説明】
１ 回路構成部
１ａ 表面
１ｂ 裏面
２ 絶縁層
２ａ 表面
２ｂ 裏面
３ Ｓｉ基板（シリコン基板）
４ 突起電極
５ 回路基板
６ 電極
７ 接着剤
７ａ はみ出し部
８ 接着剤
８ａ はみ出し部
９ 接着剤
９ａ はみ出し部
１０ ボンディングコレット
１４ 金ワイヤバンプ
２４ 半田バンプ
Claims (7)
- 表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、
上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、
上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、
上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、
上記半導体装置のシリコン基板をエッチング除去する工程とを含むことを特徴とする実装方法。 - 表面に機能回路及び該機能回路に接続された外部取り出し用の電極が設けられた回路構成部の裏面に、絶縁層が形成され、
上記絶縁層の回路構成部に対向する側の面積が、該回路構成部の裏面の面積よりも大きくなるように設定され、
上記絶縁層はシリコン基板上に設けられており、当該シリコン基板上の絶縁層上に上記回路構成部が形成される半導体装置の実装方法であって、
上記半導体装置を回路基板に対して接着剤を用いてフリップチップ接続する工程と、
上記半導体装置のＳｉＯ ２ からなる絶縁層をエッチング除去する工程とを含むことを特徴とする実装方法。 - 上記絶縁層の回路構成部に対向する側の面積は、上記回路構成部が取り出し用の電極を介して回路基板とフリップチップ接続される時に使用される接着剤のうち、回路構成部材と回路基板との接続部分からはみ出した接着剤が該絶縁層を越えてはみ出さない大きさに設定されていることを特徴とする請求項１または２に記載の半導体装置の実装方法。
- 上記半導体装置はＳＯＩ型であって、上記絶縁層の裏面にはシリコン基板が形成されており、上記絶縁層の表面には回路構成部が形成されていることを特徴とする請求項１ないし３の何れか１項に記載の半導体装置の実装方法。
- 上記外部取り出し電極が、ニッケル、金、ハンダのいずれかからなり、回路構成部が回路基板に対向した際に、該回路基板に向かって突起した突起電極であることを特徴とする請求項１ないし４の何れか１項に記載の半導体装置の実装方法。
- 上記回路構成部の厚みが、０．５μｍ〜１００μｍの厚みであることを特徴とする請求項１ないし５の何れか１項に記載の半導体装置の実装方法。
- 上記接着剤が、異方導電性を有する液状またはフィルム状の接着剤であることを特徴とする請求項１ないし６の何れか１項に記載の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400715A JP3727587B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の実装方法 |
| US10/223,658 US6847121B2 (en) | 2001-12-28 | 2002-08-20 | Semiconductor device and package product of the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400715A JP3727587B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197679A JP2003197679A (ja) | 2003-07-11 |
| JP3727587B2 true JP3727587B2 (ja) | 2005-12-14 |
Family
ID=19189662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400715A Expired - Lifetime JP3727587B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6847121B2 (ja) |
| JP (1) | JP3727587B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115998B2 (en) * | 2002-08-29 | 2006-10-03 | Micron Technology, Inc. | Multi-component integrated circuit contacts |
| US6885101B2 (en) * | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods |
| US7456035B2 (en) * | 2003-07-29 | 2008-11-25 | Lumination Llc | Flip chip light emitting diode devices having thinned or removed substrates |
| US7256074B2 (en) * | 2003-10-15 | 2007-08-14 | Micron Technology, Inc. | Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods |
| EP1706893A2 (en) * | 2003-12-24 | 2006-10-04 | Gelcore LLC | Laser lift-off of sapphire from a nitride flip-chip |
| DE102005034062A1 (de) * | 2005-06-13 | 2006-12-28 | Mühlbauer Ag | Vorrichtung zum Aufnehmen und Ablegen eines Flip-Chips |
| FR2945151B1 (fr) * | 2009-04-30 | 2011-04-29 | Commissariat Energie Atomique | Procede de fixation d'un composant electronique sur un produit |
| US8368232B2 (en) * | 2010-03-25 | 2013-02-05 | Qualcomm Incorporated | Sacrificial material to facilitate thin die attach |
| JP2012248795A (ja) * | 2011-05-31 | 2012-12-13 | Toshiba Corp | 半導体発光素子およびその製造方法 |
| TWI430421B (zh) * | 2011-11-07 | 2014-03-11 | 矽品精密工業股份有限公司 | 覆晶接合方法 |
| US9299940B2 (en) * | 2012-11-02 | 2016-03-29 | The Regents Of The University Of California | Carbon nanotube network thin-film transistors on flexible/stretchable substrates |
| US9627338B2 (en) * | 2013-03-06 | 2017-04-18 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra high density embedded semiconductor die package |
| TWI509749B (zh) * | 2013-05-20 | 2015-11-21 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
| KR101492335B1 (ko) * | 2013-09-13 | 2015-02-12 | 한국과학기술원 | 플렉서블 소자 패키징 방법 및 이에 의하여 제조된 플렉서블 소자 |
| KR101662386B1 (ko) * | 2013-09-13 | 2016-10-05 | 한국과학기술원 | 지지 기판을 이용한 플렉서블 소자 제조 방법 및 이에 의하여 제조된 플렉서블 소자 |
| JP7842644B2 (ja) * | 2022-06-07 | 2026-04-08 | 日本放送協会 | 半導体デバイス及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173764A (en) * | 1991-04-08 | 1992-12-22 | Motorola, Inc. | Semiconductor device having a particular lid means and encapsulant to reduce die stress |
| JPH0664379A (ja) | 1992-08-12 | 1994-03-08 | Oki Electric Ind Co Ltd | Ｉｃカードおよびその製造方法 |
| US5659952A (en) * | 1994-09-20 | 1997-08-26 | Tessera, Inc. | Method of fabricating compliant interface for semiconductor chip |
| US6046076A (en) * | 1994-12-29 | 2000-04-04 | Tessera, Inc. | Vacuum dispense method for dispensing an encapsulant and machine therefor |
| US6027958A (en) | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
| US5891753A (en) * | 1997-01-24 | 1999-04-06 | Micron Technology, Inc. | Method and apparatus for packaging flip chip bare die on printed circuit boards |
| JP2000011129A (ja) | 1998-06-24 | 2000-01-14 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｃカードおよびその製造方法 |
| US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
| JP3565319B2 (ja) * | 1999-04-14 | 2004-09-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
| WO2001018864A1 (en) * | 1999-09-03 | 2001-03-15 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
| US6396138B1 (en) * | 2000-02-15 | 2002-05-28 | International Rectifier Corporation | Chip array with two-sided cooling |
| US6458626B1 (en) * | 2001-08-03 | 2002-10-01 | Siliconware Precision Industries Co., Ltd. | Fabricating method for semiconductor package |
| US6610559B2 (en) * | 2001-11-16 | 2003-08-26 | Indium Corporation Of America | Integrated void-free process for assembling a solder bumped chip |
-
2001
- 2001-12-28 JP JP2001400715A patent/JP3727587B2/ja not_active Expired - Lifetime
-
2002
- 2002-08-20 US US10/223,658 patent/US6847121B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197679A (ja) | 2003-07-11 |
| US6847121B2 (en) | 2005-01-25 |
| US20030124769A1 (en) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101410973B (zh) | 晶片级芯片尺寸封装及其制造和使用方法 | |
| JP3727587B2 (ja) | 半導体装置の実装方法 | |
| US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
| US6981317B1 (en) | Method and device for mounting electronic component on circuit board | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002353369A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001168265A (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2003297977A (ja) | 電子部品の製造方法 | |
| JP3819306B2 (ja) | 半導体素子と支持基板との接合体並びに該半導体装置の製造方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP3383774B2 (ja) | 半導体素子の実装方法 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3727587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |