Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3728068B2 - Multilayer wiring board - Google Patents
[go: Go Back, main page]

JP3728068B2 - Multilayer wiring board - Google Patents

Multilayer wiring board Download PDF

Info

Publication number
JP3728068B2
JP3728068B2 JP20603697A JP20603697A JP3728068B2 JP 3728068 B2 JP3728068 B2 JP 3728068B2 JP 20603697 A JP20603697 A JP 20603697A JP 20603697 A JP20603697 A JP 20603697A JP 3728068 B2 JP3728068 B2 JP 3728068B2
Authority
JP
Japan
Prior art keywords
insulating
layer
resin
aramid
wiring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20603697A
Other languages
Japanese (ja)
Other versions
JPH1154938A (en
Inventor
孝之 禰占
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP20603697A priority Critical patent/JP3728068B2/en
Publication of JPH1154938A publication Critical patent/JPH1154938A/en
Application granted granted Critical
Publication of JP3728068B2 publication Critical patent/JP3728068B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、多層配線基板及び半導体素子収納用パッケージなどに適し、特にビルドアップ法により形成された多層配線基板に関するものである。
【0002】
【従来技術】
近年、通信機器の普及に伴い、高速動作が求められる電子機器が広く使用されるようになり、さらにこれに伴って高速動作が可能なプリント配線基板が求められている。このような高速動作を行うためには、配線の高密度化が必要とされている。
【0003】
このような高密度化を達成するための1つの手法として、ビルドアップ法が知られている。この方法は、例えば、銅箔のエッチング等の手段により配線が形成された両面銅張ガラスエポキシ基板の表面に、感光性樹脂を塗布して、露光現像してバイアホールを具備する絶縁層を形成した後、その表面に無電解銅メッキを施して、これをレジスト塗布、エッチング、レジスト除去によりバイアホール導体および配線回路層を形成する。そして、上記の感光性樹脂による絶縁層の形成と、バイアホール導体および配線回路層の形成を繰り返すことにより、微細化、多層化した後、さらに、ドリル等によりスルーホールを形成して、ホール内にメッキ層を形成して層間の配線回路層を接続するようにしたものである。
【0004】
なお、この時に用いられる両面銅張ガラスエポキシ基板としては、ガラス織布または不織布内にエポキシ樹脂を含浸させたものが最も一般的に使用されている。
【0005】
一方、プリント配線基板の絶縁基板としては、アラミド樹脂からなる不織布に樹脂を含浸した基板も提案されている。このアラミド不織布を使用すると、ガラスエポキシ基板のように、ガラス織布等を使用した場合に比較して、穴あけ加工を行い易いことが特徴である。即ち、従来のガラス織布では穴あけ加工はドリルによって行われていたが、ドリルを用いた穴あけ加工法自体、微細な穴の形成が難しく、配線の高密度化には適していない。これに対して、アラミド不織布を用いるとレーザー加工が容易になり、微細な穴を高速に開けることが可能となった。そこで、アラミド樹脂を含有する材料からなる絶縁基板上に多数の半導体素子を搭載したマルチチップモジュール(MCM)等への適用を検討されている。
【0006】
【発明が解決しようとする課題】
上記のようなアラミド不織布を用いた絶縁基板の微細配線化への優れた適用性から、この絶縁基板を用いてその表面に前述したようなビルドアップ法により微細な配線を形成することが検討されているが、実用化には至っていない。
【0007】
その原因は、アラミド樹脂が本質的に吸湿性を有するためである。通常の絶縁基板に使用される絶縁材料の有機樹脂の吸湿量は0.1〜0.2%であるのに対して、アラミド樹脂は2〜3%と10倍以上の吸湿性を有する。また、アラミド樹脂は、通常の樹脂に比較して酸、アルカリに対する耐久性も小さい。
【0008】
その結果、上述したようなビルドアップ法によれば、製造工程中に様々な薬剤と接触する。感光性樹脂に対する現像液は、もちろん、メッキ工程の前処理として水酸化ナトリウム等により脱脂工程、無電解メッキ浴や電解メッキ浴への浸漬工程、電解メッキ浴への浸漬工程、配線層のエッチング工程、さらにそれらの間に行われる水洗工程等がある。そのために、吸湿や酸、アルカリアラミド樹脂自体の変質によって、絶縁基板が変形し、高精度の配線の形成ができないのが現状であった。
【0009】
従って、本発明は、バイアホール等の加工が容易であるというアラミド不織布を用いた絶縁基板の特徴を活かし、微細配線が可能なビルドアップ法により配線を形成した多層配線基板を提供することを目的とするものである。
【0010】
【課題を解決するための手段】
本発明者等は、上記の目的に対して、検討を重ねた結果、アラミド不織布を含有する絶縁基板の表面に、アラミド樹脂を含有しない耐湿性の高い絶縁層を形成することにより、その表面にビルドアップ法により微細配線を形成しても、何ら基板の変形等のない高密度のビルドアップ多層配線基板が得られることを見いだした。
【0011】
即ち、本発明の多層配線基板は、アラミド樹脂を含有する絶縁コア層と、該絶縁コア層の表面にアラミド樹脂を含まない絶縁シェル層が形成されてなる絶縁基板の表面に、感光性樹脂を含有する絶縁層と配線回路層とを順次積層してなるとともに前記絶縁シェル層が、セラミック粉末と、アラミド樹脂以外の熱硬化性樹脂からなることを特徴とするものであり、特に、前記絶縁コア層が、アラミド不織布に樹脂を含浸させてなること、さらに前記絶縁基板内に、配線回路層および/またはバイアホール導体が形成されてなることを特徴とするものである。
【0012】
【発明の実施の形態】
本発明の多層配線基板を製造するための方法について図1をもとに説明する。
【0013】
図1は、ビルドアップ法に基づく多層配線基板の製造方法を説明したものである。図1によれば、まず図l(a)のように、絶縁基板1上に少なくとも配線回路層2を形成する。この配線回路層2は、1)銅等の金属箔を絶縁基板1全面に接着剤で張りつけるか、メッキ法等により絶縁基板1全面に金属層を形成した後に、回路パターンのレジストを形成して酸等によって不要な部分の金属をエッチング除去する方法、2)予め打ち抜きした金属箔を絶縁基板1に張りつける方法、3)絶縁基板1の表面に導体ペーストを回路パターンにスクリーン印刷する方法、4)フィルム、ガラス、金属板上にメッキ、金属箔を形成し、これをエッチングにより配線回路層を形成し、絶縁基板1に加圧しながら転写する方法などが採用される。一般には、1)の方法が採用される。
【0014】
続いて、図l(b)のように、配線回路層2が形成された絶縁基板1の表面に、感光性樹脂からなる絶縁層3を形成し、バイアホールを形成する部分4の絶縁層を露光、現像して除去する。このように露光、現像工程でバイアホールを形成することにより、微細なバイアホールを得ることができる。
【0015】
なお、絶縁層3の形成にあたっては感光性樹脂をカーテンコート法やスピンコート法により塗布する方法が、均一な厚さで簡易に形成できることから好適に採用される。絶縁層を形成する樹脂としては、周知の感光性樹脂が用いられ、例えば、感光性を有するポリイミド樹脂、エポキシ樹脂、エポキシアクリレート樹脂、ポリエステル樹脂、ウレタンアクリレート樹脂、ビスマレイドトリアジン(BT)樹脂などが用いられ、絶縁層3の厚みとしては、40〜100μmが好適である。
【0016】
次に、図1(c)のように、絶縁層3上に無電解メッキ、電解メッキ、蒸着法、スパッタリング法、イオンプレーティング法などの薄膜形成法によって一面に金属層を形成した後、その金属層をエッチングすることにより配線回路層6およびバイアホール導体5を形成する。なお、エッチングによる配線回路層およびバイアホール導体の形成は、サブトラクティブ法及びアディティブ法のいずれでもよい。この金属層は、銅、銀、金、アルミニウム、ニッケルなどの低抵抗金属またはそれらを含む合金により形成することが望ましい。
【0017】
次に、図1(d)に示すように、配線回路層6およびバイアホール導体5の全面に、感光性樹脂からなる絶縁層7を形成し、さらに露光現像してバイアホールバイアホール部8を露光現像して除去する。バイアホール部8の形成は、図l(b)の工程で用いた方法と同様でよい。さらに、スルーホール用の貫通孔9を形成する。
【0018】
そして、図1(e)に示すように、図l(c)と同様の方法で全面に金属層を形成した後、その金属層をエッチングすることによりバイアホール導体10、配線回路層11及びスルーホール導体12を形成する。この場合、スルーホール導体12は配線回路層6、11やバイアホール導体5、10による高密度配線形成の障害とならないためには、できる限り小さい孔径であることが望ましい。
【0019】
なお、この時に、配線回路層11を形成した側とは反対面に、金属層を形成して同時にエツチングして、例えば、電源層の配線回路層13を形成してもよい。
【0020】
そして、配線回路層11や電源用配線回路層13等を保護するためにソルダーレジスト14を設けて、多層配線基板が完成される。
【0021】
本発明によれば、上記のビルドアップ法により形成される多層配線基板において、絶縁基板1を図2(a)に示すように、アラミド樹脂を含有する絶縁コア層15と、絶縁コア層15の表面に、アラミド樹脂を含まない絶縁シェル層16が形成された絶縁基板を使用する。また、図2(b)に示すように、この絶縁基板1内には、配線回路層やバイアホール導体等が形成されていてもよい。
【0022】
この絶縁基板1におけるアラミド樹脂を含有する絶縁コア層15としては、アラミド樹脂は、絶縁コア層中に30〜70体積%の割合で含まれることが望ましく、特に、アラミド樹脂は、不織布または織布として含有されることが望ましい。アラミド不織布または織布を用いる場合には、不織布または織布中に有機樹脂を含浸させて絶縁層を形成する。
【0023】
この時に絶縁コア層中に含浸される有機樹脂としては、例えば、PPE(ポリフェニレンエーテル)、BTレジン(ビスマレイミドトリアジン)、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の樹脂が望ましく、とりわけ原料として室温で液体の熱硬化性樹脂であることが望ましい。
【0024】
また、アラミド樹脂を含まない絶縁シェル層16、アラミド樹脂以外の有機樹脂と無機質フィラーとからなる絶縁材料により構成する。この絶縁シェル層16中にアラミド樹脂が含まれると、前述した通り、アラミド樹脂自体の高い吸湿性によって、ビルドアップ法により、絶縁層や配線回路層を形成する工程中に絶縁基板が膨張して変形等をもたらす等の弊害が生じるためである。
【0025】
この絶縁シェル層16を構成するアラミド樹脂以外の有機樹脂としては、PPE(ポリフェニレンエーテル)樹脂、、BT(ビスマレイミドトリアジン)樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミノビスマレイミド等の樹脂が望ましい。また、この絶縁層中には、無機質フィラーを配合することによって、絶縁コア層15との熱膨張特性を近似させることが望ましい。この時に用いられる無機質フィラーとしては、SiO、Al、AlN等が好適であり、フィラーの形状は平均粒径が20μm以下、特に10μm以下、最適には7μm以下の略球形状の粉末が用いられる。この無機質フィラーは、有機樹脂:無機質フィラーの体積比率で15:85〜5:95の比率範囲で混合される。
【0026】
より具体的には、絶縁シェル層16の室温から150℃における熱膨張係数を30ppm/℃以下、特に20ppm/℃以下にすることが望ましい。これは、30ppm/℃を越えると、アラミド樹脂自体の熱膨張係数が低いために絶縁コア層15の熱膨張係数も10ppm/℃以下となるために、絶縁シェル層16と絶縁コア層15とを積層した絶縁基板1に熱サイクルが印加された場合に、絶縁シェル層16が剥離するなどの問題が生じる場合があるためである。
【0027】
また、絶縁シェル層16中に含まれる前記の一般的な有機樹脂は、熱膨張係数がそのほとんどが50〜60ppm/℃以上と高いことから、少なくとも熱膨張係数が20ppm/℃以下の無機質フィラーを適量配合して、上記の熱膨張特性に制御することができる。従って、絶縁シェル層16は、アラミド樹脂以外の有機樹脂を含む、場合によっては、有機樹脂と無機質フィラーとの複合体によって形成されるものである。ここで用いられる有機樹脂、無機質フィラーの種類、および有機樹脂と無機質フィラーの配合比率は前述した通りである。
【0028】
なお、この絶縁シェル層16、アラミド樹脂を含有する絶縁コア層15に対して防湿層として機能するものであるため、防湿性を発揮させる上で、アラミド樹脂を含有しない絶縁シェル層16の厚みは、10〜300μm、特に40〜100μmであることが望ましい。
【0029】
さらに、絶縁基板1における絶縁シェル層16による防湿性を確実にするためには、絶縁基板1の側面も前記絶縁シェル層16と同様な材料で被覆しておくことが望ましい。
【0030】
また、図2(b)に示したように、絶縁基板1内に、配線回路層やバイアホール導体等を形成する場合について、絶縁基板1表面に形成される配線回路層2とともに、その製造方法の一例を図3に基づき説明する。まず、図3(a)に示すように、絶縁基板の絶縁コア層15形成用として、アラミド樹脂を含む絶縁シート17に対して、打ち抜き法やレーザー加工、プラズマエッチング等によってバイアホール18を形成する。この絶縁シート17は、前述した通り、例えば、アラミド織布または不織布の内部に、有機樹脂、または有機樹脂と無機質フィラーとの混合物をスラリー状にした後に、織布または不織布内に含浸させたものである。
【0031】
上記の織布または不織布内に含浸させるスラリーは、前述した有機樹脂、または有機樹脂−無機質フィラーとの複合体に、トルエン、酢酸ブチル、メチルエチルケトン、イソプロピルアルコール、メタノール等の溶媒を添加して0.1〜500ポイズの粘度を有する流動体からなるのがよい。なお、有機樹脂含浸後は、加熱処理して半硬化させる。
【0032】
一方、絶縁シェル層16形成用として、図3(a’)に示すように、アラミド樹脂を含まない絶縁シート19に対して、図3(a)と同様にしてバイアホール20を形成する。この絶縁シート19は、前述したような有機樹脂、または有機樹脂と無機質フィラーからなる組成物を混練機や3本ロールなどの手段によって十分に混合し、これを圧延法、押し出し法、射出法、ドクターブレード法などによってシート状に成形した後、有機樹脂を半硬化させる。半硬化には、有機樹脂は熱可塑性樹脂の場合には、加熱下で混合したものを冷却し、熱硬化性樹脂の場合には、完全固化するに十分な温度よりもやや低い温度に加熱すればよい。
【0033】
そして、図3(b)(b’)に示すように、上記のようにして作製した絶縁シート17、19のバイアホール18、20内に導体ペーストを充填してバイアホール導体21、22を形成する。導体ペーストは、金属粉末にエポキシ樹脂、セルロース等の樹脂成分を添加し、酢酸ブチルなどの溶媒によって混練したものが使用され、導体ペースト中に配合される金属粉末としては、銅、アルミニウム、銀、金のうちの少なくとも1種の低抵抗金属またはそれらを含む合金からなることが望ましい。所望により、ホール内に充填後に、60〜140℃で加熱処理を行い、ペースト中の溶媒および樹脂分を分解、揮散除去することもできる。
【0034】
次に、バイアホール導体を形成した絶縁シート17、絶縁シート19の表面および/または裏面に、配線回路層23、24を形成する。一般に、導体回路層の形成方法としては、前述したように、絶縁基板1の表面に配線回路層2を形成する場合に説明した1)〜4)の方法が挙げられるが、アラミド樹脂を含有する絶縁シート17に対しては、薬品等に接触することがない2)3)4)の方法によって形成することが必要である。
【0035】
そして、上記のようにして作製したアラミド樹脂を含む絶縁シート17と、アラミド樹脂を含まない絶縁シート19および上記図3(a’)〜(c’)の方法で作製されたバイアホール導体22’および配線回路層24’を有する絶縁シート19’とを、図3(d)に示すように、位置合わせして積層圧着し、150〜300℃の硬化温度で加熱して絶縁層の有機樹脂を完全に硬化させて、絶縁コア層25と絶縁シェル層26、26’を有し、配線回路層23、23’、24、24’およびバイアホール導体21、22,22’を有する絶縁基板1を形成することができる。
【0036】
この方法によれば、絶縁基板の絶縁コア層25と絶縁シェル層26、26’とは、いずれも半硬化状態で接着され、且つ同時に硬化されるために、絶縁シェル層26,26’が、絶縁コア層25から剥離しにくく、その表面にビルドアップ法により絶縁層と配線回路層の形成が可能な強固な絶縁基板を作製することができる。
【0037】
【実施例】
実施例1
ポリイミド樹脂を含むスラリーをアラミド不織布に含浸させた後、60℃で加熱して半硬化させたプリプレグを作製した。なお、含有比率は、ポリイミド樹脂50体積%、アラミド樹脂の不織布50体積%とした。そして、このプリプレグに炭酸ガスレーザーで直径0.1mmのバイアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してバイアホール導体を形成し、絶縁コア層用絶縁シート(A)を作製した。
【0038】
一方、ポリイミド樹脂を50体積%と、シリカ粉末を50体積%の割合で、ワニス状態の樹脂と粉末を混合しドクターブレード法で絶縁シートを作製し、60℃で加熱して半硬化させた。そして、この絶縁シートにパンチングで直径0.1mmのバイアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してバイアホール導体を形成し、絶縁シェル層用絶縁シート(B)を作製した。
【0039】
一方、ポリエチレンテレフタレート(PET)樹脂からなる転写シートの表面に接着剤を塗布して粘着性をもたせ、厚さ12μm、表面粗さ0.8μmの銅箔を一面に接着した。その後、フォトレジストを塗布し露光現像を行った後、これを塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層を形成した。なお、作製した配線回路層は、線幅が60μm、配線と配線との間隔が60μmの微細なパターンである。
【0040】
そして、前記の絶縁コア層用絶縁シート(A)の表面に、上記のようにして配線パターンが形成された転写シートを重ね合わせて圧着し、転写シートのみを剥離して配線回路層を転写した。また、同様にして絶縁シェル層用の絶縁シート(B)の表面にも上記と同様にして配線回路層を転写した。
【0041】
そして、上記のようにして配線回路層を形成した絶縁コア層用絶縁シート(A)3枚を中心に、その上下に上記絶縁シェル層用絶縁シート(B)を積層し50kg/cm2 の圧力で圧着し、200℃で1時間加熱して完全硬化させて、ビルドアップ用の配線回路層およびバイアホール導体を具備する絶縁基板を作製した。なお、アラミド樹脂を含まない絶縁シェル層の厚みは50μmとした。また、この絶縁シェル層の室温から150℃における熱膨張係数は25ppm/℃であった。
【0042】
次に、この絶縁基板の両面にビルドアップ法により絶縁層および配線層を形成した。まず、感光性エポキシ樹脂50μmの厚みでスピンコート法により塗布した後、60℃で30分加熱して予備硬化して絶縁層を形成した。その後、露光現像により絶縁層に直径が30μmのバイアホールを形成した。次いで、無電解メッキにより、絶縁層の表面およびバイアホール内に厚み5μmの銅メッキ層を形成した後、このメッキ層にフォトレジストを塗布して露光現像を行った後、塩化第二鉄溶液中に浸漬して非パターン部をエッチング除去して配線回路層とバイアホール導体とを形成した。
【0043】
その後、上記の感光性樹脂による絶縁層の形成と、配線回路層およびバイアホール導体との形成を2回繰り返した後、再度、絶縁層を形成した後、バイアホールの形成とともに、マイクロドリルで直径0.2mmのスルーホールを形成し、上記と同様な方法で無電解メッキにより金属層を全面に形成し、その金属層をエッチングすることによりバイアホール導体、配線回路層及びスルーホール導体を形成した。そして、最外層の配線回路層、バイアホール導体、配線回路層の表面にエポキシ樹脂からなるソルダーレジストを保護層として形成した。
【0044】
得られた多層配線基板に対して、断面における配線回路層やバイアホール導体の形成付近を観察した結果、アラミド樹脂を含む絶縁基板の変形もなく、配線回路層、バイアホール導体およびスルーホール導体の接続も良好であり、各配線間の導通テストを行った結果、配線の断線も認められなかった。
【0045】
また、得られた多層配線基板を湿度85%、温度85℃の高温多湿雰囲気に100時間放置したが、何ら変化は生じていなかった。また、室温から150℃の温度で熱サイクル試験を行った結果、200サイクル後においても何ら変化は認められなかった。
【0046】
比較例
実施例1において、アラミド樹脂を全く含まない絶縁シェル層を形成することなく、絶縁基板における配線回路層およびバイアホール導体の形成を、絶縁コア層を形成するアラミド不織布にエポキシ樹脂を含浸させたプリプレグを用いる以外は、全く同様にして配線回路層とバイアホール導体を具備する絶縁基板を作製した。
【0047】
そして、その絶縁基板の表面に実施例1と全く同様にしてビルドアップ法によって絶縁層、配線回路層、バイアホール導体、スルーホール導体および保護層を形成して配線基板を作製した。
【0048】
得られた配線基板に対して、断面における配線回路層やバイアホール導体の形成付近を観察した結果、絶縁基板において、アラミド樹脂の吸湿による変形が認められ、配線回路層、バイアホール導体およびスルーホール導体の接続も、一部に断線が認められた。
【0049】
実施例2
実施例1と同様にして、ポリアミノビスマレイミド樹脂55体積%とアラミド不織布45体積%からなるように、アラミド不織布に含浸させてプリプレグを作製した。そして、このプリプレグに炭酸ガスレーザーにより直径0.1mmのバイアホールを形成しそのホール内に粒径約5μmの銀をメッキした銅粉末からなる銅ペーストを充填して絶縁コア層用絶縁シート(A)を作製した。
【0050】
一方、ポリアミノビスマレイミド樹脂50体積%、シリカ粉末50体積%の割合となるよう、ワニス状態の樹脂と粉末を混合しドクターブレード法で作製したシート状絶縁層にパンチングで直径0.1mmのバイアホールを形成し、そのホール内に銀をメッキした銅粉末を含む銅ペーストを充填してバイアホール導体を形成して絶縁シェル層用絶縁シート(B)を作製した。
【0051】
その後、実施例1と同様にして、各絶縁シート(A)(B)に転写シートからの転写により配線回路層を形成した後、中心に絶縁シート(A)を3枚、その上下の絶縁シェル層に絶縁シート(B)各2枚を積層し50kg/cm2 の圧力で圧着し、200℃で1時間加熱して完全硬化させて、配線回路層およびバイアホール導体を具備する絶縁基板を作製した。なお、アラミド樹脂を含まない絶縁シェル層の厚みは75μmとした。この絶縁シェル層の室温から150℃における熱膨張係数は20ppm/℃であった。
【0052】
そして、その絶縁基板の表面に実施例1と全く同様にしてビルドアップ法によって絶縁層、配線回路層、バイアホール導体、スルーホール導体および保護層を形成して配線基板を作製した。
【0053】
得られた多層配線基板に対して、断面における配線回路層やバイアホール導体の形成付近を観察した結果、アラミド樹脂を含む絶縁基板の変形もなく、配線回路層、バイアホール導体およびスルーホール導体の接続も良好であり、各配線間の導通テストを行った結果、配線の断線も認められなかった。
【0054】
また、得られた多層配線基板を湿度85%、温度85℃の高温多湿雰囲気に100時間放置したが、何ら変化は生じていなかった。また、室温から150℃の温度で熱サイクル試験を行った結果、200サイクル後においても何ら変化は認められなかった。
【0055】
【発明の効果】
以上詳述したとおり、本発明によれば、レーザー等によりバイアホール等の加工が容易であるアラミド樹脂を含む絶縁基板に対して、ビルドアップ法により微細な配線層を形成する場合においても、製造工程中での水分や種々の薬品接触による絶縁基板の変形や、それに伴う配線の断線等の発生を抑制することができ、製造時の安定性および長期安定性に優れた配線基板を作製することができる。
【0056】
伴う配線を形成した多層配線基板を提供することを目的とするものである。
【図面の簡単な説明】
【図1】本発明におけるビルドアップ法に基づく多層配線基板の製造方法を説明するための工程図である。
【図2】本発明における絶縁基板の構造を説明するための図であり、(a)はその一例、(b)は他の例を説明するための概略断面図である。
【図3】図2(b)の絶縁基板を製造するための工程図である。
【符号の説明】
1 絶縁基板
2,6,11,13 配線回路層
3,7 絶縁層
4,8 バイアホール
5,10 バイアホール導体
9 スルーホール用貫通孔
12 スルーホール導体
15 絶縁コア層
16 絶縁シェル層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to, for example, a multilayer wiring board and a package for housing a semiconductor element, and particularly relates to a multilayer wiring board formed by a build-up method.
[0002]
[Prior art]
In recent years, with the widespread use of communication devices, electronic devices that are required to operate at high speed have come to be widely used, and accordingly, printed wiring boards that can operate at high speed have been required. In order to perform such a high-speed operation, it is necessary to increase the wiring density.
[0003]
As one method for achieving such high density, a build-up method is known. In this method, for example, a photosensitive resin is applied to the surface of a double-sided copper-clad glass epoxy substrate on which wiring is formed by means such as etching of a copper foil, and an insulating layer having a via hole is formed by exposure and development. Thereafter, electroless copper plating is applied to the surface, and a via hole conductor and a wiring circuit layer are formed by applying a resist, etching, and removing the resist. Then, by repeating the formation of the insulating layer with the photosensitive resin and the formation of the via-hole conductor and the wiring circuit layer, after miniaturization and multilayering, a through hole is further formed with a drill or the like, and the inside of the hole is formed. In this case, a plating layer is formed to connect the wiring circuit layers between the layers.
[0004]
As the double-sided copper-clad glass epoxy substrate used at this time, a glass woven fabric or nonwoven fabric impregnated with an epoxy resin is most commonly used.
[0005]
On the other hand, as an insulating substrate of a printed wiring board, a substrate in which a nonwoven fabric made of aramid resin is impregnated with a resin has been proposed. When this aramid nonwoven fabric is used, it is easy to perform drilling as compared with the case where a glass woven fabric or the like is used like a glass epoxy substrate. That is, in the conventional glass woven fabric, drilling is performed by a drill, but the drilling method using the drill itself is difficult to form fine holes and is not suitable for increasing the density of wiring. On the other hand, when an aramid nonwoven fabric is used, laser processing becomes easy and fine holes can be formed at high speed. Then, application to the multichip module (MCM) etc. which mounted many semiconductor elements on the insulated substrate consisting of the material containing an aramid resin is examined.
[0006]
[Problems to be solved by the invention]
Due to the excellent applicability to the fine wiring of the insulating substrate using the aramid nonwoven fabric as described above, it is considered to form fine wiring on the surface by the build-up method as described above using this insulating substrate. However, it has not been put into practical use.
[0007]
The reason is that the aramid resin is inherently hygroscopic. The moisture absorption amount of the organic resin of the insulating material used for a normal insulating substrate is 0.1 to 0.2%, whereas the aramid resin has a moisture absorption of 10% or more, 2 to 3%. Further, the aramid resin is less durable against acids and alkalis than a normal resin.
[0008]
As a result, according to the build-up method as described above, various drugs are contacted during the manufacturing process. Developer solution for photosensitive resin, of course, degreasing process with sodium hydroxide as pretreatment of plating process, immersion process in electroless plating bath or electrolytic plating bath, immersion process in electrolytic plating bath, wiring layer etching process Further, there is a water washing step performed between them. For this reason, the insulation substrate is deformed due to moisture absorption, acid, or alteration of the alkali aramid resin itself, and it is impossible to form highly accurate wiring.
[0009]
Accordingly, it is an object of the present invention to provide a multilayer wiring board in which wiring is formed by a build-up method capable of fine wiring, making use of the characteristics of an insulating substrate using an aramid nonwoven fabric that is easy to process via holes and the like. It is what.
[0010]
[Means for Solving the Problems]
As a result of repeated investigations on the above object, the present inventors have formed a highly moisture-resistant insulating layer that does not contain an aramid resin on the surface of an insulating substrate containing an aramid nonwoven fabric. It has been found that even if fine wiring is formed by the build-up method, a high-density build-up multilayer wiring board without any deformation of the board can be obtained.
[0011]
That is, the multilayer wiring board of the present invention has a photosensitive resin on the surface of an insulating substrate in which an insulating core layer containing an aramid resin and an insulating shell layer not containing an aramid resin are formed on the surface of the insulating core layer. An insulating layer and a wiring circuit layer are sequentially laminated, and the insulating shell layer is made of ceramic powder and a thermosetting resin other than an aramid resin. layers, be impregnated with a resin to aramid nonwoven fabric, the insulating substrate to be al and is characterized by comprising the wiring circuit layers and / or via-hole conductor is formed.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing the multilayer wiring board of the present invention will be described with reference to FIG.
[0013]
FIG. 1 illustrates a method for manufacturing a multilayer wiring board based on a build-up method. According to FIG. 1, first, at least a wiring circuit layer 2 is formed on an insulating substrate 1 as shown in FIG. The wiring circuit layer 2 is obtained by 1) attaching a metal foil such as copper to the entire surface of the insulating substrate 1 with an adhesive, or forming a metal layer on the entire surface of the insulating substrate 1 by plating or the like, and then forming a resist for a circuit pattern. A method of etching away unnecessary portions of metal with an acid or the like, 2) a method of sticking a previously punched metal foil to the insulating substrate 1, 3) a method of screen printing a conductor paste on the surface of the insulating substrate 1 and 4) A method in which plating, metal foil is formed on a film, glass, or metal plate, a wiring circuit layer is formed by etching, and transferred onto the insulating substrate 1 while being pressed is employed. In general, the method 1) is employed.
[0014]
Subsequently, as shown in FIG. 1B, an insulating layer 3 made of a photosensitive resin is formed on the surface of the insulating substrate 1 on which the wiring circuit layer 2 is formed, and an insulating layer of a portion 4 for forming a via hole is formed. Remove by exposure and development. Thus, a fine via hole can be obtained by forming a via hole in the exposure and development steps.
[0015]
In forming the insulating layer 3, a method of applying a photosensitive resin by a curtain coating method or a spin coating method is preferably employed because it can be easily formed with a uniform thickness. As the resin for forming the insulating layer, a well-known photosensitive resin is used. For example, photosensitive polyimide resin, epoxy resin, epoxy acrylate resin, polyester resin, urethane acrylate resin, bismaleide triazine (BT) resin, etc. The thickness of the insulating layer 3 used is preferably 40 to 100 μm.
[0016]
Next, as shown in FIG. 1C, after a metal layer is formed on the insulating layer 3 by a thin film forming method such as electroless plating, electrolytic plating, vapor deposition, sputtering, ion plating, etc. The wiring circuit layer 6 and the via-hole conductor 5 are formed by etching the metal layer. Note that the formation of the wiring circuit layer and the via-hole conductor by etching may be performed by either the subtractive method or the additive method. This metal layer is preferably formed of a low resistance metal such as copper, silver, gold, aluminum, nickel or an alloy containing them.
[0017]
Next, as shown in FIG. 1 (d), an insulating layer 7 made of a photosensitive resin is formed on the entire surface of the wiring circuit layer 6 and the via hole conductor 5, and further exposed and developed to form the via hole via hole portion 8. Remove by exposure and development. The formation of the via hole portion 8 may be the same as the method used in the step of FIG. Further, a through hole 9 for a through hole is formed.
[0018]
Then, as shown in FIG. 1 (e), a metal layer is formed on the entire surface by the same method as in FIG. 1 (c), and then the via layer conductor 10, the wiring circuit layer 11 and the through layer are etched by etching the metal layer. A hole conductor 12 is formed. In this case, it is desirable that the through-hole conductor 12 has a hole diameter as small as possible so that the wiring circuit layers 6 and 11 and the via-hole conductors 5 and 10 do not hinder high-density wiring formation.
[0019]
At this time, for example, the wiring circuit layer 13 of the power supply layer may be formed by forming a metal layer on the surface opposite to the side on which the wiring circuit layer 11 is formed and etching at the same time.
[0020]
Then, a solder resist 14 is provided to protect the wiring circuit layer 11, the power supply wiring circuit layer 13, and the like, thereby completing the multilayer wiring board.
[0021]
According to the present invention, in the multilayer wiring board formed by the build-up method described above, the insulating substrate 1 includes an insulating core layer 15 containing an aramid resin and an insulating core layer 15 as shown in FIG. An insulating substrate having an insulating shell layer 16 that does not contain an aramid resin on the surface is used. Further, as shown in FIG. 2B, a wiring circuit layer, a via hole conductor, and the like may be formed in the insulating substrate 1.
[0022]
As the insulating core layer 15 containing the aramid resin in the insulating substrate 1, it is desirable that the aramid resin is contained in the insulating core layer in a proportion of 30 to 70% by volume. In particular, the aramid resin is a nonwoven fabric or a woven fabric. It is desirable to contain as. In the case of using an aramid nonwoven fabric or a woven fabric, the insulating layer is formed by impregnating the nonwoven fabric or the woven fabric with an organic resin.
[0023]
Examples of the organic resin impregnated in the insulating core layer at this time include resins such as PPE (polyphenylene ether), BT resin (bismaleimide triazine), epoxy resin, polyimide resin, fluorine resin, phenol resin, and polyamide bismaleimide. Desirably, it is particularly desirable that the raw material is a thermosetting resin that is liquid at room temperature.
[0024]
The insulating shell layer 16 that does not include aramid resins, that make up an insulating material composed of an organic resin and an inorganic filler other than aramid resin. When the aramid resin is contained in the insulating shell layer 16, as described above, the insulating substrate expands during the process of forming the insulating layer and the wiring circuit layer by the build-up method due to the high hygroscopicity of the aramid resin itself. This is because adverse effects such as deformation occur.
[0025]
Examples of organic resins other than the aramid resin constituting the insulating shell layer 16 include PPE (polyphenylene ether) resin, BT (bismaleimide triazine) resin, epoxy resin, imide resin, fluorine resin, phenol resin, polyamino bismaleimide, and the like. Resin is desirable. Further, this insulating layer, by incorporating an inorganic filler, arbitrary desirable to approximate the thermal expansion properties of the insulating core layer 15. As the inorganic filler used at this time, SiO 2 , Al 2 O 3 , AlN, and the like are suitable, and the filler has an average spherical particle size of 20 μm or less, particularly 10 μm or less, and most preferably a spherical powder having an average particle size of 7 μm or less. Is used. This inorganic filler is mixed in a ratio range of 15:85 to 5:95 in a volume ratio of organic resin: inorganic filler.
[0026]
More specifically, it is desirable that the thermal expansion coefficient of the insulating shell layer 16 from room temperature to 150 ° C. is 30 ppm / ° C. or less, particularly 20 ppm / ° C. or less. If the temperature exceeds 30 ppm / ° C., the thermal expansion coefficient of the aramid resin itself is low, and the thermal expansion coefficient of the insulating core layer 15 is also 10 ppm / ° C. or less. Therefore, the insulating shell layer 16 and the insulating core layer 15 are This is because when the thermal cycle is applied to the laminated insulating substrate 1, a problem such as peeling of the insulating shell layer 16 may occur.
[0027]
Moreover, since the general organic resin contained in the insulating shell layer 16 has a high coefficient of thermal expansion of 50 to 60 ppm / ° C. or more, an inorganic filler having at least a coefficient of thermal expansion of 20 ppm / ° C. or less is used. Appropriate amounts can be blended to control the above thermal expansion characteristics. Therefore, the insulating shell layer 16 includes an organic resin other than an aramid resin, and is formed by a composite of an organic resin and an inorganic filler in some cases. The organic resin, the kind of the inorganic filler used here, and the blending ratio of the organic resin and the inorganic filler are as described above.
[0028]
Since the insulating shell layer 16 and the insulating core layer 15 containing an aramid resin function as a moisture-proof layer, the thickness of the insulating shell layer 16 that does not contain an aramid resin in order to exhibit moisture resistance is 10 to 300 μm, particularly 40 to 100 μm.
[0029]
Furthermore, in order to ensure moisture resistance by the insulating shell layer 16 in the insulating substrate 1, it is desirable that the side surface of the insulating substrate 1 is also covered with the same material as the insulating shell layer 16.
[0030]
In addition, as shown in FIG. 2B, in the case where a wiring circuit layer, a via-hole conductor, or the like is formed in the insulating substrate 1, together with the wiring circuit layer 2 formed on the surface of the insulating substrate 1, the manufacturing method thereof An example will be described with reference to FIG. First, as shown in FIG. 3A, via holes 18 are formed by punching, laser processing, plasma etching, or the like on the insulating sheet 17 containing an aramid resin for forming the insulating core layer 15 of the insulating substrate. . As described above, this insulating sheet 17 is, for example, an aramid woven fabric or non-woven fabric that is impregnated into a woven fabric or non-woven fabric after slurrying an organic resin or a mixture of an organic resin and an inorganic filler into a slurry. It is.
[0031]
The slurry impregnated in the woven fabric or non-woven fabric is prepared by adding a solvent such as toluene, butyl acetate, methyl ethyl ketone, isopropyl alcohol, methanol or the like to the above-described organic resin or composite of organic resin-inorganic filler. It is preferable to consist of a fluid having a viscosity of 1 to 500 poise. In addition, after organic resin impregnation, it heat-processes and makes it semi-cure.
[0032]
On the other hand, as shown in FIG. 3A ′, via holes 20 are formed in the same manner as in FIG. 3A for forming the insulating shell layer 16 on the insulating sheet 19 that does not contain an aramid resin. This insulating sheet 19 is a mixture of an organic resin as described above, or a composition composed of an organic resin and an inorganic filler, by means of a kneader or three rolls, and this is rolled, extruded, injection, After forming into a sheet by the doctor blade method or the like, the organic resin is semi-cured. For semi-curing, if the organic resin is a thermoplastic resin, the mixture mixed under heating is cooled. In the case of a thermosetting resin, the organic resin is heated to a temperature slightly lower than a temperature sufficient for complete solidification. That's fine.
[0033]
Then, as shown in FIGS. 3B and 3B ′, via hole conductors 21 and 22 are formed by filling the via holes 18 and 20 of the insulating sheets 17 and 19 produced as described above with a conductor paste. To do. The conductive paste is a resin powder added with a resin component such as epoxy resin or cellulose and kneaded with a solvent such as butyl acetate. The metal powder blended in the conductive paste includes copper, aluminum, silver, It is desirable to be made of at least one low resistance metal of gold or an alloy containing them. If desired, after filling in the hole, heat treatment can be performed at 60 to 140 ° C. to decompose and volatilize and remove the solvent and resin content in the paste.
[0034]
Next, the wiring circuit layers 23 and 24 are formed on the front and / or back surfaces of the insulating sheet 17 and the insulating sheet 19 on which the via-hole conductors are formed. Generally, as a method for forming a conductor circuit layer, as described above, the methods 1) to 4) described in the case where the wiring circuit layer 2 is formed on the surface of the insulating substrate 1 can be mentioned, but an aramid resin is contained. The insulating sheet 17 needs to be formed by the methods 2), 3) and 4) which do not come into contact with chemicals.
[0035]
And the insulating sheet 17 containing the aramid resin produced as described above, the insulating sheet 19 not containing the aramid resin, and the via-hole conductor 22 'produced by the method shown in FIGS. 3 (a') to (c '). And the insulating sheet 19 ′ having the wiring circuit layer 24 ′, as shown in FIG. 3 (d), are aligned, laminated and pressure-bonded, and heated at a curing temperature of 150 to 300 ° C. to form an organic resin of the insulating layer. The insulating substrate 1 having the insulating core layer 25 and the insulating shell layers 26 and 26 ′, the wiring circuit layers 23, 23 ′, 24, 24 ′ and the via-hole conductors 21, 22, 22 ′ is cured completely. Can be formed.
[0036]
According to this method, the insulating core layer 25 and the insulating shell layers 26 and 26 'of the insulating substrate are both bonded in a semi-cured state and are simultaneously cured, so that the insulating shell layers 26 and 26' It is possible to manufacture a strong insulating substrate that is difficult to peel from the insulating core layer 25 and on which the insulating layer and the wiring circuit layer can be formed by a build-up method.
[0037]
【Example】
Example 1
A slurry containing polyimide resin was impregnated into an aramid nonwoven fabric, and then a prepreg heated at 60 ° C. and semi-cured was produced. The content ratio was set to 50% by volume of polyimide resin and 50% by volume of non-woven fabric of aramid resin. A via hole having a diameter of 0.1 mm is formed in this prepreg with a carbon dioxide laser, and a via hole conductor is formed by filling the hole with a copper paste containing copper powder plated with silver, thereby insulating the insulating core layer. A sheet (A) was produced.
[0038]
On the other hand, 50% by volume of polyimide resin and 50% by volume of silica powder were mixed with varnished resin and powder to produce an insulating sheet by the doctor blade method, and heated at 60 ° C. to be semi-cured. A via hole having a diameter of 0.1 mm is formed in the insulating sheet by punching, and a copper paste containing copper powder plated with silver is filled in the hole to form a via hole conductor. An insulating sheet for an insulating shell layer (B) was produced.
[0039]
On the other hand, an adhesive was applied to the surface of a transfer sheet made of polyethylene terephthalate (PET) resin to give tackiness, and a copper foil having a thickness of 12 μm and a surface roughness of 0.8 μm was adhered to one surface. Then, after apply | coating a photoresist and performing exposure development, this was immersed in the ferric chloride solution, the non-pattern part was etched away, and the wiring circuit layer was formed. The produced wiring circuit layer is a fine pattern having a line width of 60 μm and a distance between the wirings of 60 μm.
[0040]
Then, the transfer sheet on which the wiring pattern was formed as described above was superimposed on the surface of the insulating core layer insulating sheet (A) and pressed, and only the transfer sheet was peeled off to transfer the wiring circuit layer. . Similarly, the wiring circuit layer was transferred to the surface of the insulating sheet (B) for the insulating shell layer in the same manner as described above.
[0041]
Then, the insulating sheet for insulating core layer (B) is laminated on the upper and lower sides of the three insulating core layer insulating sheets (A) on which the wiring circuit layers are formed as described above, and the pressure is 50 kg / cm 2 . Then, it was cured by heating at 200 ° C. for 1 hour to prepare an insulating substrate having a build-up wiring circuit layer and a via-hole conductor. Note that the thickness of the insulating shell layer not containing the aramid resin was 50 μm. The thermal expansion coefficient of this insulating shell layer from room temperature to 150 ° C. was 25 ppm / ° C.
[0042]
Next, an insulating layer and a wiring layer were formed on both surfaces of the insulating substrate by a build-up method. First, a photosensitive epoxy resin having a thickness of 50 μm was applied by spin coating, and then pre-cured by heating at 60 ° C. for 30 minutes to form an insulating layer. Thereafter, a via hole having a diameter of 30 μm was formed in the insulating layer by exposure and development. Next, after forming a copper plating layer having a thickness of 5 μm on the surface of the insulating layer and in the via hole by electroless plating, a photoresist is applied to the plating layer, exposure and development are performed, and then in a ferric chloride solution. The wiring pattern layer and the via hole conductor were formed by removing the non-patterned portion by etching.
[0043]
Then, after forming the insulating layer with the photosensitive resin and forming the wiring circuit layer and the via hole conductor twice, after forming the insulating layer again, the via hole was formed and the diameter was measured with a micro drill. A 0.2 mm through hole was formed, a metal layer was formed on the entire surface by electroless plating in the same manner as described above, and a via hole conductor, a wiring circuit layer, and a through hole conductor were formed by etching the metal layer. . Then, a solder resist made of epoxy resin was formed as a protective layer on the outermost wiring circuit layer, via-hole conductor, and wiring circuit layer.
[0044]
As a result of observing the vicinity of the formation of the wiring circuit layer and via-hole conductor in the cross section of the obtained multilayer wiring board, there was no deformation of the insulating substrate containing the aramid resin, and the wiring circuit layer, via-hole conductor and through-hole conductor The connection was also good, and as a result of conducting a continuity test between each wiring, no disconnection of the wiring was recognized.
[0045]
The obtained multilayer wiring board was left in a high-humidity atmosphere with a humidity of 85% and a temperature of 85 ° C. for 100 hours, but no change occurred. Moreover, as a result of conducting a thermal cycle test from room temperature to 150 ° C., no change was observed after 200 cycles.
[0046]
Comparative Example In Example 1, without forming an insulating shell layer containing no aramid resin, the wiring circuit layer and the via-hole conductor were formed on the insulating substrate, and the aramid nonwoven fabric forming the insulating core layer was impregnated with an epoxy resin. An insulating substrate having a wiring circuit layer and a via-hole conductor was produced in the same manner except that the prepreg was used.
[0047]
Then, an insulating layer, a wiring circuit layer, a via-hole conductor, a through-hole conductor, and a protective layer were formed on the surface of the insulating substrate by a build-up method in the same manner as in Example 1 to produce a wiring substrate.
[0048]
As a result of observing the vicinity of the formation of the wiring circuit layer and via hole conductor in the cross section of the obtained wiring board, deformation due to moisture absorption of the aramid resin was recognized in the insulating substrate, and the wiring circuit layer, via hole conductor and through hole were observed. The conductor connection was also partially broken.
[0049]
Example 2
In the same manner as in Example 1, a prepreg was prepared by impregnating an aramid non-woven fabric so as to comprise 55% by volume of a polyaminobismaleimide resin and 45% by volume of an aramid non-woven fabric. A via hole having a diameter of 0.1 mm is formed in the prepreg by a carbon dioxide laser, and the hole is filled with a copper paste made of copper powder plated with silver having a particle diameter of about 5 μm, and an insulating sheet for an insulating core layer (A ) Was produced.
[0050]
On the other hand, polyamino bismaleimide resin 50 vol%, such as a silica powder 50% by volume percentage, of the varnish state resin powder were mixed for punching a diameter 0.1mm into a sheet-like insulation layer produced by a doctor blade method via A hole was formed, and a copper paste containing copper powder plated with silver was filled in the hole to form a via-hole conductor to produce an insulating sheet (B) for an insulating shell layer.
[0051]
Thereafter, in the same manner as in Example 1, a wiring circuit layer was formed on each insulating sheet (A) (B) by transfer from the transfer sheet, and then three insulating sheets (A) were formed in the center, and upper and lower insulating shells. Two insulating sheets (B) are laminated on each layer, pressed with a pressure of 50 kg / cm 2 , and heated at 200 ° C. for 1 hour to be completely cured to produce an insulating substrate having a wiring circuit layer and a via-hole conductor. did. Note that the thickness of the insulating shell layer not containing the aramid resin was 75 μm. The thermal expansion coefficient of this insulating shell layer from room temperature to 150 ° C. was 20 ppm / ° C.
[0052]
Then, an insulating layer, a wiring circuit layer, a via-hole conductor, a through-hole conductor, and a protective layer were formed on the surface of the insulating substrate by a build-up method in the same manner as in Example 1 to produce a wiring substrate.
[0053]
As a result of observing the vicinity of the formation of the wiring circuit layer and via-hole conductor in the cross section of the obtained multilayer wiring board, there was no deformation of the insulating substrate containing the aramid resin, and the wiring circuit layer, via-hole conductor and through-hole conductor The connection was also good, and as a result of conducting a continuity test between each wiring, no disconnection of the wiring was recognized.
[0054]
The obtained multilayer wiring board was left in a high-humidity atmosphere with a humidity of 85% and a temperature of 85 ° C. for 100 hours, but no change occurred. Moreover, as a result of conducting a thermal cycle test from room temperature to 150 ° C., no change was observed after 200 cycles.
[0055]
【The invention's effect】
As described above in detail, according to the present invention, even when a fine wiring layer is formed by a build-up method on an insulating substrate containing an aramid resin that can be easily processed by a laser or the like, it is manufactured. deformation of the insulating substrate due to the contact of water and various chemicals during the process, it is possible to suppress the occurrence of disconnection or the like of the wiring associated therewith, producing a wiring board having excellent stability and long-term stability during production can do.
[0056]
An object of the present invention is to provide a multilayer wiring board on which accompanying wiring is formed.
[Brief description of the drawings]
FIG. 1 is a process diagram for explaining a manufacturing method of a multilayer wiring board based on a build-up method in the present invention.
2A and 2B are diagrams for explaining the structure of an insulating substrate in the present invention, in which FIG. 2A is an example, and FIG. 2B is a schematic cross-sectional view for explaining another example.
FIG. 3 is a process diagram for manufacturing the insulating substrate of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 2,6,11,13 Wiring circuit layer 3,7 Insulation layer 4,8 Via hole 5,10 Via hole conductor 9 Through hole 12 for through hole Through hole conductor 15 Insulating core layer 16 Insulating shell layer

Claims (3)

アラミド樹脂を含有する絶縁コア層と、該絶縁コア層の表面にアラミド樹脂を含まない絶縁シェル層が形成されてなる絶縁基板の表面に、感光性樹脂を含有する絶縁層と配線回路層とを順次積層してなるとともに、前記絶縁シェル層が、セラミック粉末と、アラミド樹脂以外の熱硬化性樹脂からなることを特徴とする多層配線基板。An insulating core layer containing an aramid resin, and an insulating substrate layer formed by forming an insulating shell layer not containing an aramid resin on the surface of the insulating core layer, and an insulating layer containing a photosensitive resin and a wiring circuit layer. A multilayer wiring board characterized in that the insulating shell layer is made of a ceramic powder and a thermosetting resin other than an aramid resin . 前記絶縁コア層が、アラミド不織布に樹脂を含浸させてなることを特徴とする請求項1記載の多層配線基板。The multilayer wiring board according to claim 1, wherein the insulating core layer is formed by impregnating aramid nonwoven fabric with a resin. 前記絶縁基板内に、配線回路層および/またはバイアホール導体が形成されてなる請求項1記載の多層配線基板。The multilayer wiring board according to claim 1, wherein a wiring circuit layer and / or a via hole conductor is formed in the insulating substrate.
JP20603697A 1997-07-31 1997-07-31 Multilayer wiring board Expired - Fee Related JP3728068B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20603697A JP3728068B2 (en) 1997-07-31 1997-07-31 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20603697A JP3728068B2 (en) 1997-07-31 1997-07-31 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH1154938A JPH1154938A (en) 1999-02-26
JP3728068B2 true JP3728068B2 (en) 2005-12-21

Family

ID=16516844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20603697A Expired - Fee Related JP3728068B2 (en) 1997-07-31 1997-07-31 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP3728068B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4905749B2 (en) * 2001-03-02 2012-03-28 日立化成工業株式会社 WIRING BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR MOUNTING BOARD USING THE WIRING BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR PACKAGE AND ITS MANUFACTURING METHOD
JP4895448B2 (en) * 2001-09-27 2012-03-14 京セラ株式会社 Multilayer wiring board
KR100601484B1 (en) 2004-12-13 2006-07-18 삼성전기주식회사 Hybrid flip chip package substrate and manufacturing method thereof
JP2011108710A (en) * 2009-11-13 2011-06-02 Sk Link:Kk Semiconductor package
JP5868187B2 (en) * 2012-01-10 2016-02-24 株式会社日立製作所 Electronic circuit board and semiconductor device
KR101472633B1 (en) * 2012-10-16 2014-12-15 삼성전기주식회사 Hybrid lamination substrate, manufacturing method thereof and package substrate
JP6169955B2 (en) * 2013-04-17 2017-07-26 新光電気工業株式会社 Wiring board and manufacturing method thereof
TWI629760B (en) * 2017-08-25 2018-07-11 國立臺北科技大學 Multilayer circuit fabric material integrating electronic components
CN110913635B (en) * 2018-09-18 2021-04-23 台达电子工业股份有限公司 insulating shell

Also Published As

Publication number Publication date
JPH1154938A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
US5589255A (en) Adhesive for electroless plating, printed circuit boards and method of producing the same
US5243142A (en) Printed wiring board and process for producing the same
JPH11126978A (en) Multilayer wiring board
US5638598A (en) Process for producing a printed wiring board
JP3619421B2 (en) Manufacturing method of multilayer wiring board
US5444189A (en) Printed wiring board and production thereof
JP3728068B2 (en) Multilayer wiring board
JP2004007006A (en) Multilayer wiring board
JP3786512B2 (en) Manufacturing method of multilayer wiring board
JPH06260756A (en) Manufacture of printed wiring board
JP3728059B2 (en) Multilayer wiring board
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JPS61154096A (en) Manufacture of multilayer printed wiring board
JP2000138457A (en) Multilayer wiring board and method of manufacturing the same
JP2003046244A (en) Multilayer wiring board and manufacturing method thereof
JP3694601B2 (en) Multilayer wiring board
JPH10107445A (en) Multilayer wiring board and method of manufacturing the same
JP3981314B2 (en) Manufacturing method of multilayer wiring board
JP3236812B2 (en) Multilayer wiring board
JPH10256736A (en) Multilayer wiring board and manufacture thereof
JPH11307936A (en) Multi-layer printed circuit board
JPH09260849A (en) Inner layer circuit board manufacturing method and multilayered printed wiring board manufacturing method
JP2001044638A (en) Multilayer wiring board and method of manufacturing the same
JPH1174641A (en) Multilayer wiring board
JP2002290036A (en) Wiring board manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees