Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3732051B2 - Automotive control unit - Google Patents
[go: Go Back, main page]

JP3732051B2 - Automotive control unit - Google Patents

Automotive control unit Download PDF

Info

Publication number
JP3732051B2
JP3732051B2 JP24254899A JP24254899A JP3732051B2 JP 3732051 B2 JP3732051 B2 JP 3732051B2 JP 24254899 A JP24254899 A JP 24254899A JP 24254899 A JP24254899 A JP 24254899A JP 3732051 B2 JP3732051 B2 JP 3732051B2
Authority
JP
Japan
Prior art keywords
chip
control unit
interposer
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24254899A
Other languages
Japanese (ja)
Other versions
JP2001068606A (en
Inventor
靖 成田
州人 中▲鶴▼
州志 江口
亨 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Astemo Ltd
Original Assignee
Hitachi Ltd
Hitachi Car Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Car Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP24254899A priority Critical patent/JP3732051B2/en
Publication of JP2001068606A publication Critical patent/JP2001068606A/en
Application granted granted Critical
Publication of JP3732051B2 publication Critical patent/JP3732051B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • H10W72/387Flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、自動車用制御コントロールユニット(エンジンルーム装着および車室内装着のエンジン制御コントロールユニット、AT制御コントロールユニット、スロットルチャンバモータ制御コントロールユニットおよびエアコン制御コントロールユニット等その他を含む)およびその製造方法並びにICチップパッケージに関する。
【0002】
【従来の技術】
特開平7−176684 号公報には、スルーホールによって接続される回路パターンを、第一および第二の面に有するインターポーザーと、前記インターポーザーの前記回路パターンに接続される入出力部を有するスティフナーベースとを備え、前記インターポーザーの前記第一および第二の面に、第一および第二の半導体チップを搭載して前記回路パターンに接続し、前記スティフナーベースの前記入出力部を外部回路に接続して構成され、前記回路パターンは、前記半導体チップの端子に接続される接合パターンと、前記スルーホールと前記接合パターンを接続する内部伝送パターンと、前記スティフナーベースの前記入出力部に接続されたスルーホールと、前記接合パターンを接続する外部伝送パターンより構成される前記半導体チップは、ワイヤボンディングあるいはTAB法によって前記インターポーザーへ搭載される半導体装置が記載されている。
【0003】
また、特開平8−125062 号公報には、回路パターンを有する絶縁性基板と、前記絶縁性基板の第一面に搭載し前記回路パターンと電気的に接続した半導体素子と、前記絶縁性基板の一部と前記半導体素子とを封止した樹脂封止部と、前記絶縁性基板の第二の面にマトリックス状に配置し前記回路パターンと導通させた複数のはんだボールとを有する半導体装置であって、前記複数のはんだボールは少なくとも第一のはんだボール群と、前記第一のはんだボール群と、前記絶縁性基板からの高さが異なる第二のはんだボール群とを有する半導体装置が記載されている。
【0004】
また、防水コネクタとセラミック基板間のアルミワイヤボンディング配置構造が特願平9−245008 号公報に、ケース一体型防水コネクタ構造が特願平10−166582号公報に、そしてゲル枠の構造が特願平9-302500号公報に記載されている。
【0005】
【発明が解決しようとする課題】
従来、自動車用制御コントロールユニットたとえばエンジンルーム装着のエンジン制御コントロールユニットに使用されるICチップ(ベアチップ)は、導電性接着剤を介して回路基板に直接的にチップマウントされ、Auワイヤボンディングで回路基板との電気的接続をしていた。
【0006】
このようにICチップ(ベアチップ)は、Auワイヤボンディング等により回路基板に直接的に電気的接続・搭載しているために、
(1)接続にかかる時間工数大
(2)基板組立て工程の歩留り低下
(3)ICチップの実装面積大
(4)ICチップの単品検査性などの問題
(5)基板とチップの接続信頼性の問題
がある。
【0007】
また、エンジン制御コントロールユニットは、エンジンルーム内に装着されており、これらの対策を行うにあたってICチップによる温度上昇の影響を少なくすることが要求される。
【0008】
半導体基板技術分野にあっては、スルーホールを有するインターポーザーの表面側にI/Oチップを搭載し、裏面にはCPUチップを搭載することによって実装用プリント基板をコンパクトにすることが提案されるところである。また、インターポーザーの裏面にはんだボールを搭載することも提案されるところである。
【0009】
しかしながら、このような技術を直ちにエンジンルーム内装着のエンジン制御コントロールユニットに適用することはできない。エンジン制御コントロールユニットに適した構造、特にエンジンルーム内装に適した構成・構造でなければならない。
【0010】
本発明は、従来のエンジンルーム内装着が可能である自動車用制御コントロールユニット、例えばエンジン制御コントロールユニットにおいて、回路基板の小型化,低コスト化を図り、接続信頼性向上、基板組立の工程の歩留り向上とトータルコスト低減を図ることのできるICチップ実装構造を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明は、エンジンルーム内装着が可能(車室内装着を含む)である自動車用制御コントロールユニット例えば、エンジン制御コントロールユニット、AT制御コントロールユニット、スロットルチャンバモーター制御コントロールユニットおよびエアコン制御コントロールユニット等その他にも適用可能であり適用を含むものである。
【0012】
ここでは、エンジン制御コントロールユニットを例に説明する。
【0013】
本発明は、エンジン制御に使用されるICチップをインターポーザーに搭載して回路基板に接続する。
【0014】
・複数のICチップを一つのインターポーザーに搭載することによって製造を容易にすると共に小型化を行う。
【0015】
・エンジン制御に使用されるマイコン,オペランプ,ロジック等のICチップの内、熱発生系のパワー系ICは1つまたは2つ以上の単位で1つのインターポーザーに搭載するものとして、他の非パワー系ICチップとは同一のインターポーザーに搭載せずに、熱放散をやり易く、また他の非パワー系ICチップに与える熱影響を少なくする。
【0016】
・複数のICチップを密封型のケースに配置し、エンジン内装着を可能にするためにインターポーザーの数を少なくする。このため、1つのインターポーザーに複数のICチップを搭載するものとする。インターポーザーの数は3個ないし4以内が望ましい。
【0017】
・エンジン内装着に当っては、125℃の温度によって影響されないエンジン制御コントロールユニットが要求される。エンジン制御コントロールユニット自体による部分的温度上昇を20℃以内に抑えるために、熱発生系パワー系ICチップと非パワー系ICチップとを分離配置として、熱発生系パワー系ICチップには放熱または伝熱手段を施して、インターポーザーに搭載する。
【0018】
・ICチップをインターポーザーに搭載した状態で、すなわちICチップパッケージについてICチップおよびインターポーザーの電気特性検査を行う。検査に合格したICチップパッケージが組立てに供用される。
【0019】
ことを特徴とする。
【0020】
本発明は、更に例えば2層〜10層の基板を低温焼成によって構成した収縮誤差の少ないインターポーザーをチップサイズと同等またはいくつかのICチップの集合体と同等の大きさとして、これにICチップを搭載し、裏側にはんだバンプを形成してICチップパッケージを構成し、該はんだバンプを介して回路基板に接続・搭載することを1つの特徴とする。
【0021】
このはんだバンプの接続・搭載に使用されることは勿論であるが、この接続・搭載に際してICチップおよびこれを搭載するインターポーザーの電気特性検査にも使用される機能を有している。インターポーザー表面にフォトエッチング法や印刷法でファイン導体Ag−Pt+Ni+Auメッキ(最小導体幅0.04 最小間隙0.04 可能)を形成して、それらのAuバンプボンダーされたICチップのマウントを行い、超音波熱圧着装置や加熱圧着装置にて圧着を行い基板とチップの電気的接続を行う。裏面はAg−Pt導体丸型パターンをパッドオンVIA等で形成し、はんだバンプ取付時のダレ防止や導体と基板間の界面剥離防止のため、回路基板であるセラミック基板にはオーバーコートを形成する。熱圧着時のAuバンプのつぶれФ径/バンプ高さの比は接続信頼性向上のため1.5 から8が望ましい。また、接続信頼性向上のためアンダーフィルの塗布硬化を行う。
【0022】
本発明は、具体的には次に掲げる装置および方法を提供する。
【0023】
本発明は、ICチップと、該ICチップに施された熱放散手段と、低温焼成された基板が多層化されたインターポーザーと、該インターポーザーに前記ICチップを電気的に接続し、かつ搭載する接続・搭載手段と、前記インターポーザーにその片側が電気的に接続され、かつ他側がほぼ球状態をなして電気特性検査面とされたほぼ同一形状の複数のはんだバンプとを含んで構成されるICチップパッケージが使用され得る。
【0024】
本発明は、更には前記接続・搭載手段は、Auバンプ及びこれに接続されるAuパターンを含むICチップパッケージが使用され得る。
【0025】
本発明は、更には前記Auバンプの最大径/高さの比は1.5〜8 の範囲内にあるICチップパッケージが使用され得る。
【0026】
本発明は、更には前記接続・搭載手段は、Auワイヤボンディング手段を含むICチップパッケージが使用され得る。
【0027】
本発明は、更には前記熱放散手段は、熱放散フィンまたは熱伝導部材であるICチップパッケージが使用され得る。
【0028】
本発明は、エンジン制御のためのマイコン,オペアンプ,ロジックなどのICチップと回路基板の導体パターンとを電気的に接続して構成するエンジン制御コントロールユニットにおいて、前記ICチップを電気的に接続して搭載し、かつ耐熱の多層基板で構成されたインターポーザーと該インターポーザーにその片側が電気的に接続され、かつ搭載されるはんだバンプとを含んで構成された複数のICチップパッケージを有し、熱発生パワー系のICチップは、他の非パワー系のICチップとは別体の一つまたは複数のICチップパッケージに搭載され、これらのICチップパッケージは、前記はんだバンプの他側が前記回路基板の導体パターンに電気的に接続されてチップマウントされて、密封性ケースに配設されるエンジン制御コントロールユニットを提供する。
【0029】
本発明は、更には前記多層基板は、低温焼成ガラスセラミックス多層基板であるエンジン制御コントロールユニットを提供する。
【0030】
本発明は、更には前記多層基板は、高温焼成アルミナ多層基板であるエンジン制御コントロールユニットを提供する。
【0031】
本発明は、更には前記多層基板は、高耐熱性ガラスエポキシ多層基板であるエンジン制御コントロールユニットを提供する。
【0032】
本発明は、更には前記ICチップは、エポキシ系樹脂によってその一部または全面が前記インターポーザーに被覆されることを特徴とするエンジン制御コントロールユニットを提供する。
【0033】
本発明は、更には1枚のインターポーザーに一個のICチップを搭載したICチップパッケージ及び1枚のインターポーザーに複数のICチップを搭載したICチップパッケージが前記回路基板にチップマウントされているエンジン制御コントロールユニットを提供する。
【0034】
本発明は、エンジン制御のためのマイコン,オペアンプ,ロジックなどのICチップと回路基板の導体パターンとを電気的に接続して構成するエンジン制御コントロールユニットにおいて、前記ICチップを電気的に接続して搭載し、かつ低温焼成ガラスセラミックスの多層基板で構成されたインターポーザーと該インターポーザーにその片側が電気的に接続され、かつ搭載されるはんだバンプとを含んで構成されたICチップパッケージを有し、該ICチップパッケージは、前記はんだバンプの他側が前記回路基板の導体パターンに電気的に接続されてチップマウントされるものであって、一個の熱発生パワー系のICチップを搭載するものおよび複数個のICチップを搭載するものが混在し、前記ICチップの各々は、その一部または全面がエポキシ系樹脂によって前記インターポーザーに被覆され、前記ICチップパッケージは、ゲルによって前記回路基板に被覆されて密封性のケース内に設置されて、自動車の車室内や、特にエンジンルーム内に載置されるエンジン制御コントロールユニットを提供する。
【0035】
本発明は、更には前記熱発生パワー系ICチップは、熱放熱手段が設けられているエンジン制御コントロールユニットを提供する。
【0036】
本発明は、エンジン制御のためのマイコン,オペアンプ,ロジックなどのICチップと回路基板の導体パターンとを電気的に接続するエンジン制御コントロールユニットの製造方法において、多層化されたインターポーザーを構成し、該インターポーザーに前記ICチップを搭載して電気的に接続し、前記インターポーザーにその片側が電気的に接続され、かつ他側がほぼ球状態をなして電気特性検査面とされたICチップパッケージを構成し、前記他側が電気特性検査面とされてはんだバンプを介して電気特性検査を行い、該ICチップパッケージを前記回路基板にチップマウントし、はんだリフローにより前記ICチップパッケージを前記回路基板に固着することを含んで構成されるエンジン制御コントロールユニットの製造方法を提供する。
【0037】
本発明は、更に前記多層化されたインターポーザーを低温焼成ガラスセラミック多層で構成するエンジン制御コントロールユニットの製造方法を提供する。
【0038】
本発明は、更に前記チップマウントした後に、前記ICチップパッケージを回路基板に加熱圧着または超音波熱圧着により電気的接続を行うエンジン制御コントロールユニットの製造方法を提供する。
【0039】
【発明の実施の形態】
本発明は、エンジンルーム内装着が可能(車室内装着を含む)である自動車用制御コントロールユニット、例えば、エンジン制御コントロールユニット、AT制御コントロールユニット、スロットルチャンバモータ制御コントロールユニットおよびエアコン制御コントロールユニット等、その他にも適用可能であり適用を含むものである。
【0040】
ここでは、エンジン制御コントロールユニットを例に以下、本発明にかかわる実施例を図面に基づいて説明する。
図1は、エンジン制御コントロールユニット1の概観を示す。図において、エンジン制御コントロールユニット1は、ケース2とケース一体型コネクタ3を有し、ケース2内にはセラミック基板(6層)、そのベースとなるアルミベース9が配設され、セラミック基板5上には電子部品6が配設され、ケース一体型コネクタ3のコネクタ(図示せず)とセラミック基板5とはAlボンディング4により接続され、アルミベース9上のパワトラブクミ7とセラミック基板5とはAlボンディング8により接続される。この構成については従来周知である。
【0041】
本発明は、セラミック基板5上に載置されるICチップのセラミック基板5への接続構造に特徴を有する。すなわち、図1に示すように、ICチップパッケージ(1)11,ICチップパッケージ(2)12,ICチップパッケージ(3)13のようなICチップパッケージがセラミック基板5に載置され、固着される。後述するようにICチップパッケージの構造としては色々なものを組み合せることができる。エンジン制御のためにマイコン,オペアンプ,ロジックなどのICチップが使用される。ICチップと回路基板(図1にあってはセラミック基板5)の導体パターンとを電気的に接続してエンジン制御コントロールユニット1が構成される。
【0042】
ICチップパッケージを構成するに当っては同種のICチップをまとめて1つのICチップパッケージとすることによって配置が容易になり、製作が楽になる。また、0.8W ,1W,2W,3Wといった熱発生パワー系のICチップはそれ自体でICチップパッケージを構成することによって、ICチップパッケージ(3)13に示すようにして熱伝導部材(後述)を介して熱をセラミック基板5に逃がすことができる。
【0043】
熱発生パワー系ICチップは、他の非パワー系のICとは別体の一または複数のICチップパッケージに搭載される。
【0044】
このようにすることによって、セラミック基板5には3ないし4個のICチップパッケージを設けることによってすべてのICチップをセラミック基板5上に配設できるようになる。
【0045】
図2は、ICパッケージ11の詳細を示す。ICチップ21は、AUバンプ23,Au,Ni,Ag−Pt層24を介してインターポーザー基板22に実装して熱圧着,加熱圧着もしくは超音波熱圧着により固定される。インターポーザー基板22の上側周囲にはタレ防止突起部29が形成してあり、ICチップ21とインターポーザー基板22との間には、例えばエポキシ系の樹脂による層(アンダーフィル30)が充填硬化して設けられ、ICチップ21はインターポーザー基板22にしっかりと固着される。インターポーザー基板22の裏側には絶縁を行うオーバコートガラス27が設けられる。裏面には約300ミクロンの丸い導体、すなわちAg−Pt層25が設けられる。その上にはんだバンプ26を固着する。Ag−Pt層はAg−Pd層であってもよい。AUバンプ23の最大径/高さの比は、1.5〜8 の範囲内にある。このようにして構成されたICチップパッケージ11は、図3に示すように、マザーボードとしてのセラミック基板20(回路基板で図1におけるセラミック基板5に該当)上に配設され、Ag−Pt層32を介してセラミック基板20に固着される。セラミック基板20は6層から12層の多層をなす。対象となるICチップが熱発生系のパワーICである場合には、図4に示すような構成とされる。図4(イ)は、ICチップ21上にAl放熱フィン41を載置し、シリコン系又はエポキシ系接着層42によって放熱フィンをICチップ21に固着し、ICチップ21からの発生熱を放散している。図4(ロ)は、消費電力が高い場合で、放熱フィンの代りに熱伝導部材43を使用している。熱伝導部材43は、シリコン系又はエポキシ系接着層44,45によってICチップ21およびセラミック基板20にそれぞれ固着される。これによって、ICチップ21で発生した熱は、熱伝導部材43を介してセラミック基板20に伝えられ、放熱される。図4(ハ)は、更に消費電力が高い場合に採用される構造であり、(ロ)に対して熱伝導部材43は、シリコン系または、エポキシ系接着層44,45によってICチップ21およびアルミベース9にそれぞれ固着される。これにより熱放散性が高まる。エンジン制御コントロールユニット1をエンジン室に取り付ける場合、エンジン制御コントロールユニット1内の温度上昇は、例えば125℃以内に抑えることが要求される。熱発生系パワーICによる部分的な温度上昇を、例えば20℃以内に抑えるために放熱フィン41あるいは熱伝導部材43のような熱放散手段を採用することが有効である。これによって温度許容上昇温度に対するクリアランスを楽にすることができる。
【0046】
図5は、標準ロジックICあるいはオペアンプなどの同種のICチップ(1)21(a),ICチップ(2)21(b),ICチップ(3)21(c)を1つのインターポーザー基板22に載置・固着した例を示す。載置・固着方法は図1に示す例と同様でる。このような構成にすることによって、複数のICチップを1つのインターポーザー基板22に載置・固着することが出来、ICチップパッケージ12のセラミック基板20への組み立てが楽になる。
【0047】
このように、ICチップをICチップパッケージ化し、セラミック基板20に載置・固着する方法を採用することによって、ICチップパッケージを別個に製作して組み立てることが出来るから組み立てが楽になると共に、後述するように、ICチップパッケージについて電気特性を検査し、不良品は組み立て前に排除することができるから、小さな単位のICチップパッケージの排除にとどまって完成品であるエンジン制御コントロールユニットを不良品と排除することがなくなるから歩留り率が向上し、経済的である。
【0048】
図6は、図3に対する代案を示す。図7は、図5に対する代案を示す。ICチップ21は、エパポキ系Agペースト52によってインターポーザー基板22に載置・固着され、ICチップ21の導体はAuボンディング51およびAu,Ni,Ag−Pt層53を介してインターポーザー基板22の導体に接続される。このように形成したICチップパッケージ14をセラミック基板20上に載置・固着することは前例と同じである。また、図7に示すように、複数のICチップ(1)21(a),ICチップ(2)21(b),ICチップ(3)21(c)を図6に示す例と同様にしてインターポーザー基板22に載置・固着する。図6および図7において、ICチップは、例えばエポキシ系の樹脂による層(樹脂層54)によって被覆され、Auボンディング51と共に固定される。
【0049】
図3,図5の例にするか、図6,図7の例にするかは設計上適宜決定される。図6あるいは図7の例を熱発生パワー系ICチップ搭載に採用する場合にはバンプ数を増やすなどして熱放散手段を設けるのがよい。
【0050】
図6あるいは図7の例は、インターポーザー側のAu,NI,Ag−Pt層53はフォトエッチング法で形成した場合最小導体幅0.05、最小間隙0.05も可能なため、導体の平坦性が厚膜印刷時より優れているため、Auボンディング51の接続長さも1mm以下にでき、セラミック基板20にダイレクトICチップ21を実装してAuボンディング接続する場合よりインターポーザー基板22は小型化でき、実装面積も小さくできる効果がある。
【0051】
図8は、インターポーザー基板22の構成を示す。図において、インターポーザー基板22は多層基板からなり、この例の場合7層の低温焼成アルミナ基板61,62,63,64,65,66からなる。各層の基板には、Au,Ni,Ag−Pt層24とAg−Pt層25を結ぶ導体67が図のように形成される。
【0052】
多層基板は、高温焼成アルミナ多層基板、あるいは高耐熱性ガラスエポキシ多層基板であってもよい。
【0053】
図9は、図8の代案であり、搭載するICチップが異なるがインターポーザー基板24自体の構成は図8と同様である。
【0054】
図10は、インターポーザー基板22の表面側を示す。周囲領域に所定の間隔で規定配列されるAu,Ni,Ag−Pt導体24が設けられる。
【0055】
図11は、インターポーザー基板24の裏面側を示す。裏面側にはAu−Pt層25が所定の間隔で規定配列される。その回りのところにオーバーコートガラスが印刷されている。
【0056】
図12は、図10に対する代案であり、図13は、図11に対する代案であり、同様にAu,Ni,Ag−Pt層24,Ag−Pt層が規定配列して設けてある。
【0057】
図14は、図3または図5に示すインターポーザー+ICチップAuAu熱圧着実装方法を示す。ステップS11からS16によって、ICチップ+インターポーザー組み立てがなされる。すなわち、Auパターンを有する基板(S11)にICチップ(Auバンプボンダーされた物)を搭載し、Auバンプ熱圧着を行う(S12),アンダーフィル充填硬化し(S13)、はんだボール(ハンダバンプ)搭載し(S14)、リフロー(S15)により固着する。これにより、ICチップパッケージを構成する。この段階でIC電気特性検査を行う(S16)。検査に合格したICチップパッケージのみが保管され、他は不良品としてこの段階で排除される。
【0058】
一方、セラミック基板S1にはんだ印刷し(S2)、これに予め構成したICチップパッケージをチップマウントする(S3)。はんだリフローし(S4)、基板洗浄し(S5)、ROMチェック書込みを行い(S6)、高温ベーキングし(S7)、中間電気的特性試験を行い(S8)、基板組み立て完成する(S9)。
【0059】
図15は、図6または図7に示すインターポーザー+ICチップAuワイヤーボンディング実装方法を示す。ステップS31からS39によって、ICチップ+インターポーザー組み立てがなされる。すなわち、Auパターンを有する基板(S31)にベアチップ接着/搭載し(S32)、導電性接着剤硬化する(S33)。プラズマ洗浄し(S34)、Auワイヤーボンディングを行い(S35)、樹脂塗布,硬化を行い(S36)、はんだボール搭載し(S37)、リフロー(S38)して、ICチップパッケージを構成する。この段階でIC電気特性検査を行う(S39)。検査に合格したICチップパッケージのみが保管され、他は不良品としてこの段階で排除される。
【0060】
一方、セラミック基板(S21)にはんだ印刷し(S22)、これに予め構成したICチップパッケージをチップマウントする(S23)。はんだリフローし(S34)、基板洗浄し(S35)、ROMチェック書込みを行い(S36)、高温ベーキングし(S37)、中間電気的特性試験を行い(S38)、基板組み立て完成する(S39)。
【0061】
このようにして基板組み立て完成すると、図16に示すように、ゲル71によってICチップパッケージは保護され、ケース2にカバー72が接着される。これによってエンジン制御コントロールユニット1が完成する。このエンジン制御コントロールユニット1内にはICチップが1個のICチップパッケージが、あるいは複数のICチップを搭載したICチップパッケージが配設されることになる。これらのICパッケージの数は3〜4個以内としてICチップをまとめることが製作上工数低減となって有利である。
【0062】
図17は、完成したエンジン制御コントロールユニット1をエンジンルームの、すなわちインテークマニホールド81上にネジ4点で接続,設置した状況を示す。図において、82にエンジン本体を、83はインジェクターを、そして84はディストリビュータを示す。
【0063】
ICチップを3あるいは4個のICチップパッケージに搭載することによってエンジン制御コントロールユニット1はコンパクトになり、インテークマニホールド81上に悠々搭載することができる。また、ICチップパッケージは、発熱系のパワーICを他の非発熱系のICICと別体として構成してあり、しかもパワーICチップについては熱放散手段が設けられる。
【0064】
【発明の効果】
以上のように、本発明によれば、ICチップをインターポーザー基板に搭載してICチップパッケージ(熱放散手段を含む)を構成してケース内に配設しているので、エンジン制御コントロールユニットのエンジンルーム内装着を可能にして、かつ回路基板の小型化(Auワイヤボンディング廃止ICチップ実装面積小),低コスト化を図り、接続信頼性向上,基板組立の工程の歩留り向上(Auワイヤボンディング廃止、ICチップ単品検査可)とトータルコスト低減を図ることのできるICチップ実装構造を提供することができる。
【0065】
特に、ICチップサイズが6mm角でピン数が144、もしくはサイズ10mm〜11mm角でピン数は256といった単位面積に対してバンプ数が多いような場合のICチップは通常厚膜印刷、例えば導体幅0.2、導体間隙0.2の基板にAuワイヤボンディング法による実装は困難である。インターポーザー基板で(フォトエッチング法)を設けることによって、上記効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例の構成概略図。
【図2】ICチップパッケージ構成図。
【図3】回路基板へのICチップパッケージ組立図。
【図4】放熱・熱伝導手段を有するICチップパッケージ(イ)および(ロ)構成図。
【図5】回路基板への他のICチップパッケージ組立図。
【図6】図3に対する他の変形例図。
【図7】図5に対する他のICチップパッケージ組立図。
【図8】インターポーザー多層基板の構成図。
【図9】他の例のインターポーザー多層基板の構成図。
【図10】フリップチップ実装表面図。
【図11】フリップチップ実装裏面図。
【図12】他の例のフリップチップ実装表面図。
【図13】他の例のフリップチップ実装裏面図。
【図14】インターポーザー+ICチップAuAu熱圧着製造ステップ図。
【図15】インターポーザー+ICチップAuワイヤーボンディング製造ステップ図。
【図16】エンジン制御コントロールユニット概略図。
【図17】エンジン制御コントロールユニットのインテークマニホールドへの組立図。
【符号の説明】
1…エンジン制御コントロールユニット、2…ケース、3…ケース一体型コネクタ、4,8…Alボンディング、5…セラミック基板、6…ベアチップ、7…パワトラブクミ、9…アルミベース、11…ICチップパッケージ(1)、12…ICチップパッケージ(2)、13…ICチップパッケージ(3)、20…セラミック基板(回路基板)、21…ICチップ、22…インターボーザー基板、23…Auバンプ、24…Au,Ni,Ag−Pt層、25…Ag−Pt層、26…はんだバンプ、27…オーバーコートガラス、29…タレ防止突起部、30…アンダーフィル、41…Al放熱フィン、42…シリコン又はエポキシ系接着層、43…熱伝導部材。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control control unit for an automobile (including an engine control control unit mounted in an engine room and a vehicle interior, an AT control control unit, a throttle chamber motor control control unit, an air conditioner control control unit, etc.), a manufacturing method thereof, and an IC. It relates to chip packages.
[0002]
[Prior art]
Japanese Patent Laid-Open No. 7-176684 discloses a stiffener having an interposer having circuit patterns connected by through holes on first and second surfaces and an input / output unit connected to the circuit pattern of the interposer. A first and second semiconductor chips mounted on the first and second surfaces of the interposer and connected to the circuit pattern, and the input / output unit of the stiffener base is connected to an external circuit. The circuit pattern is connected to the junction pattern connected to the terminal of the semiconductor chip, the internal transmission pattern connecting the through hole and the junction pattern, and the input / output unit of the stiffener base. The semiconductor chip composed of a through hole and an external transmission pattern for connecting the bonding pattern is The semiconductor device to be mounted to the interposer have been described by Ya bonding or a TAB method.
[0003]
Japanese Patent Application Laid-Open No. 8-12562 discloses an insulating substrate having a circuit pattern, a semiconductor element mounted on a first surface of the insulating substrate and electrically connected to the circuit pattern, and an insulating substrate. A semiconductor device having a resin sealing portion in which a part and the semiconductor element are sealed, and a plurality of solder balls arranged in a matrix on the second surface of the insulating substrate and connected to the circuit pattern. The plurality of solder balls includes a semiconductor device having at least a first solder ball group, the first solder ball group, and a second solder ball group having different heights from the insulating substrate. ing.
[0004]
In addition, the aluminum wire bonding arrangement structure between the waterproof connector and the ceramic substrate is disclosed in Japanese Patent Application No. 9-245008, the case-integrated waterproof connector structure is disclosed in Japanese Patent Application No. 10-166582, and the structure of the gel frame is patented. This is described in Japanese Patent Publication No. 9-302500.
[0005]
[Problems to be solved by the invention]
Conventionally, an IC chip (bare chip) used for an automobile control control unit, for example, an engine control control unit mounted in an engine room, is directly mounted on a circuit board via a conductive adhesive, and the circuit board is formed by Au wire bonding. And had an electrical connection.
[0006]
As described above, since the IC chip (bare chip) is directly electrically connected and mounted on the circuit board by Au wire bonding or the like,
(1) Time required for connection is large
(2) Yield reduction in substrate assembly process
(3) Large IC chip mounting area
(4) Problems such as single chip inspectability of IC chips
(5) Problem of connection reliability between substrate and chip
There is.
[0007]
The engine control unit is mounted in the engine room, and it is required to reduce the influence of temperature rise by the IC chip when taking these measures.
[0008]
In the field of semiconductor substrate technology, it is proposed that an I / O chip is mounted on the front side of an interposer having a through hole, and a CPU chip is mounted on the back side to make the mounting printed circuit board compact. By the way. It is also proposed to mount solder balls on the back side of the interposer.
[0009]
However, such a technique cannot be immediately applied to an engine control unit installed in the engine room. The structure must be suitable for the engine control unit, especially for the engine room interior.
[0010]
The present invention provides a conventional control control unit for an automobile that can be installed in an engine room, for example, an engine control control unit, to reduce the size and cost of a circuit board, improve connection reliability, and increase the yield of a board assembly process. An object is to provide an IC chip mounting structure capable of improving and reducing the total cost.
[0011]
[Means for Solving the Problems]
The present invention can be applied to an automobile control control unit that can be installed in an engine room (including installation in a vehicle interior), such as an engine control control unit, an AT control control unit, a throttle chamber motor control control unit, an air conditioner control control unit, etc. Is applicable and includes application.
[0012]
Here, an engine control unit will be described as an example.
[0013]
In the present invention, an IC chip used for engine control is mounted on an interposer and connected to a circuit board.
[0014]
-Easily manufacture and reduce the size by mounting multiple IC chips on one interposer.
[0015]
・ Among IC chips such as microcomputers, operating lamps, and logic used for engine control, heat generating power ICs are mounted on one interposer in units of one or more, and other non-power It is not mounted on the same interposer as the system IC chip, it is easy to dissipate heat, and the thermal influence on other non-power system IC chips is reduced.
[0016]
-Arrange multiple IC chips in a sealed case and reduce the number of interposers to enable installation in the engine. For this reason, a plurality of IC chips are mounted on one interposer. The number of interposers is preferably 3 to 4 or less.
[0017]
-When installed in the engine, an engine control unit that is not affected by the temperature of 125 ° C is required. In order to suppress the partial temperature rise by the engine control unit itself within 20 ° C., the heat generating power IC chip and the non-power IC chip are separately arranged, and the heat generating power IC chip is radiated or transmitted. Apply heat means and mount on the interposer.
[0018]
In the state where the IC chip is mounted on the interposer, that is, the IC chip package is inspected for electrical characteristics of the IC chip and the interposer. An IC chip package that has passed the inspection is used for assembly.
[0019]
It is characterized by that.
[0020]
According to the present invention, for example, an interposer with a small shrinkage error formed by low-temperature baking of a substrate having 2 to 10 layers is made equal to the chip size or the same size as an assembly of several IC chips. One feature is that an IC chip package is formed by forming solder bumps on the back side, and connected to and mounted on a circuit board via the solder bumps.
[0021]
Of course, it is used for connection / mounting of this solder bump, but it has a function used for the electrical characteristic inspection of the IC chip and the interposer on which this IC chip is mounted at the time of this connection / mounting. Fine conductor Ag-Pt + Ni + Au plating (minimum conductor width 0.04 and minimum gap 0.04 possible) is formed on the surface of the interposer by photo-etching or printing, and mounting of these Au bump bonder IC chips is performed. Crimping is performed with an ultrasonic thermocompression bonding apparatus or a thermocompression bonding apparatus to electrically connect the substrate and the chip. On the back surface, an Ag-Pt conductor round pattern is formed by pad-on VIA or the like, and an overcoat is formed on the ceramic substrate, which is a circuit board, to prevent sagging when solder bumps are attached and to prevent interface peeling between the conductor and the substrate. The ratio of the crushed diameter / bump height of Au bumps during thermocompression bonding is preferably 1.5 to 8 in order to improve connection reliability. Also, underfill coating and curing are performed to improve connection reliability.
[0022]
Specifically, the present invention provides the following apparatuses and methods.
[0023]
  The present inventionInIs an IC chip, heat dissipating means applied to the IC chip, an interposer in which a low-temperature fired substrate is multilayered, and a connection for electrically connecting and mounting the IC chip to the interposer An IC comprising mounting means and a plurality of solder bumps having substantially the same shape, one side of which is electrically connected to the interposer and the other side of which is in a substantially spherical state to form an electrical property inspection surface Chip packageCan be used.
[0024]
  The present inventionInFurther, the connection / mounting means includes an IC chip package including an Au bump and an Au pattern connected to the Au bump.Can be used.
[0025]
  The present inventionInFurthermore, the maximum diameter / height ratio of the Au bump is in the range of 1.5 to 8 IC chip packageCan be used.
[0026]
  The present inventionInFurther, the connection / mounting means includes an IC wire package including Au wire bonding meansCan be used.
[0027]
  The present inventionInFurthermore, the heat dissipation means is a heat dissipation fin or a heat conduction member.Can be used.
[0028]
The present invention relates to an engine control control unit configured by electrically connecting an IC chip such as a microcomputer, an operational amplifier, and a logic for engine control and a conductor pattern of a circuit board, wherein the IC chip is electrically connected. A plurality of IC chip packages configured to include an interposer that is mounted and configured with a heat-resistant multilayer substrate, solder bumps that are electrically connected to the interposer on one side, and mounted; The heat generating power IC chip is mounted on one or a plurality of IC chip packages separate from other non-power IC chips, and the other side of the solder bumps is mounted on the circuit board. The engine control controller is electrically connected to the conductor pattern of the chip and mounted on the chip. To provide over Ruyunitto.
[0029]
The present invention further provides an engine control unit in which the multilayer substrate is a low-temperature fired glass ceramic multilayer substrate.
[0030]
The present invention further provides an engine control unit in which the multilayer substrate is a high-temperature calcined alumina multilayer substrate.
[0031]
The present invention further provides an engine control unit in which the multilayer substrate is a high heat resistant glass epoxy multilayer substrate.
[0032]
The present invention further provides an engine control control unit wherein the IC chip is partially or entirely covered with an epoxy resin with an epoxy resin.
[0033]
The present invention further provides an engine in which one IC chip is mounted on one interposer and an IC chip package in which a plurality of IC chips are mounted on one interposer is chip-mounted on the circuit board. Provide control unit.
[0034]
The present invention relates to an engine control control unit configured by electrically connecting an IC chip such as a microcomputer, an operational amplifier, and a logic for engine control and a conductor pattern of a circuit board, wherein the IC chip is electrically connected. An IC chip package comprising an interposer comprising a multilayer substrate of low-temperature fired glass ceramics, a solder bump to be electrically connected to one side of the interposer, and a solder bump to be mounted The IC chip package is mounted with the other side of the solder bump electrically connected to the conductor pattern of the circuit board and mounted with one heat generating power IC chip and a plurality of IC chip packages. A plurality of IC chips are mixed, and each of the IC chips is a part or all of them. Is coated on the interposer with an epoxy resin, and the IC chip package is coated on the circuit board with a gel and placed in a hermetically sealed case, and is placed in the interior of an automobile, particularly in an engine room. An engine control unit is provided.
[0035]
The present invention further provides an engine control control unit in which the heat generating power IC chip is provided with heat radiating means.
[0036]
The present invention provides a multi-layered interposer in a method of manufacturing an engine control unit that electrically connects an IC chip such as a microcomputer, operational amplifier, and logic for engine control and a conductor pattern of a circuit board, An IC chip package in which the IC chip is mounted and electrically connected to the interposer, one side of which is electrically connected to the interposer, and the other side is in a substantially spherical state and is used as an electrical property inspection surface. The other side is used as an electrical property inspection surface, electrical property inspection is performed via solder bumps, the IC chip package is mounted on the circuit board, and the IC chip package is fixed to the circuit board by solder reflow. Providing a method of manufacturing an engine control unit configured to include That.
[0037]
The present invention further provides a method of manufacturing an engine control unit in which the multilayered interposer is composed of a low-temperature fired glass ceramic multilayer.
[0038]
The present invention further provides a method for manufacturing an engine control control unit in which after the chip mounting, the IC chip package is electrically connected to a circuit board by thermocompression bonding or ultrasonic thermocompression bonding.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
The present invention is a control control unit for an automobile that can be mounted in an engine room (including mounting in a vehicle interior), such as an engine control control unit, an AT control control unit, a throttle chamber motor control control unit, an air conditioner control control unit, etc. In addition, it is applicable and includes application.
[0040]
Hereinafter, an embodiment according to the present invention will be described with reference to the drawings, taking an engine control unit as an example.
FIG. 1 shows an overview of the engine control unit 1. In the figure, the engine control unit 1 has a case 2 and a case-integrated connector 3, in which a ceramic substrate (6 layers) and an aluminum base 9 serving as the base are disposed. Is provided with an electronic component 6, the connector (not shown) of the case-integrated connector 3 and the ceramic substrate 5 are connected by an Al bonding 4, and the power trajectory 7 on the aluminum base 9 and the ceramic substrate 5 are bonded by Al bonding. 8 is connected. This configuration is well known in the art.
[0041]
The present invention has a feature in the connection structure of the IC chip placed on the ceramic substrate 5 to the ceramic substrate 5. That is, as shown in FIG. 1, IC chip packages such as IC chip package (1) 11, IC chip package (2) 12, and IC chip package (3) 13 are placed on ceramic substrate 5 and fixed. . As will be described later, various IC chip package structures can be combined. IC chips such as microcomputers, operational amplifiers, and logic are used for engine control. The engine control control unit 1 is configured by electrically connecting the IC chip and the conductor pattern of the circuit board (the ceramic substrate 5 in FIG. 1).
[0042]
In configuring the IC chip package, the same kind of IC chips are put together into one IC chip package, which facilitates the arrangement and facilitates the production. Further, the heat generating power type IC chips such as 0.8 W, 1 W, 2 W, and 3 W constitute an IC chip package by themselves, so that a heat conducting member (described later) is formed as shown in IC chip package (3) 13. The heat can be released to the ceramic substrate 5 via.
[0043]
The heat generation power IC chip is mounted on one or a plurality of IC chip packages separate from other non-power ICs.
[0044]
By doing so, all the IC chips can be disposed on the ceramic substrate 5 by providing 3 to 4 IC chip packages on the ceramic substrate 5.
[0045]
FIG. 2 shows details of the IC package 11. The IC chip 21 is mounted on the interposer substrate 22 via the AU bumps 23, Au, Ni, and Ag—Pt layers 24 and fixed by thermocompression bonding, thermocompression bonding, or ultrasonic thermocompression bonding. An anti-sagging protrusion 29 is formed around the upper side of the interposer substrate 22. Between the IC chip 21 and the interposer substrate 22, for example, an epoxy resin layer (underfill 30) is filled and cured. The IC chip 21 is firmly fixed to the interposer substrate 22. On the back side of the interposer substrate 22, an overcoat glass 27 is provided for insulation. On the back side, a round conductor of about 300 microns, that is, an Ag-Pt layer 25 is provided. A solder bump 26 is fixed thereon. The Ag—Pt layer may be an Ag—Pd layer. The maximum diameter / height ratio of the AU bump 23 is in the range of 1.5-8. As shown in FIG. 3, the IC chip package 11 configured as described above is disposed on a ceramic substrate 20 (a circuit board corresponding to the ceramic substrate 5 in FIG. 1) as a mother board, and an Ag—Pt layer 32. It is fixed to the ceramic substrate 20 via The ceramic substrate 20 has a multilayer of 6 to 12 layers. When the target IC chip is a heat generating power IC, the configuration is as shown in FIG. In FIG. 4A, an Al heat radiation fin 41 is placed on the IC chip 21, and the heat radiation fin is fixed to the IC chip 21 by a silicon-based or epoxy-based adhesive layer 42 to dissipate heat generated from the IC chip 21. ing. FIG. 4B shows a case where the power consumption is high, and the heat conducting member 43 is used instead of the radiation fin. The heat conducting member 43 is fixed to the IC chip 21 and the ceramic substrate 20 by silicon or epoxy adhesive layers 44 and 45, respectively. As a result, the heat generated in the IC chip 21 is transmitted to the ceramic substrate 20 via the heat conducting member 43 and radiated. FIG. 4 (c) shows a structure employed when the power consumption is higher. In contrast to (b), the heat conducting member 43 is composed of the IC chip 21 and aluminum by silicon-based or epoxy-based adhesive layers 44 and 45. Each is fixed to the base 9. This enhances heat dissipation. When the engine control unit 1 is attached to the engine compartment, it is required to suppress the temperature rise in the engine control unit 1 within 125 ° C., for example. In order to suppress a partial temperature rise due to the heat generation system power IC within, for example, 20 ° C., it is effective to employ a heat dissipating means such as the heat radiation fin 41 or the heat conduction member 43. As a result, the clearance with respect to the allowable temperature rise can be eased.
[0046]
  FIG. 5 shows the same type of IC chip (1) 21 (a), IC chip (2) 21 (b), and IC chip (3) 21 (c), such as a standard logic IC or operational amplifier, on one interposer substrate 22. An example of mounting and fixing is shown. The mounting and fixing method is the same as the example shown in FIG.AhThe With such a configuration, a plurality of IC chips can be mounted and fixed on one interposer substrate 22, and the assembly of the IC chip package 12 to the ceramic substrate 20 becomes easy.
[0047]
In this way, by adopting a method in which an IC chip is formed into an IC chip package and placed on and fixed to the ceramic substrate 20, the IC chip package can be separately manufactured and assembled, which facilitates assembly and will be described later. As described above, since the electrical characteristics of the IC chip package can be inspected and defective products can be eliminated before assembly, the engine control control unit, which is a finished product, is rejected as defective products. This is economical because the yield rate is improved.
[0048]
FIG. 6 shows an alternative to FIG. FIG. 7 shows an alternative to FIG. The IC chip 21 is mounted and fixed to the interposer substrate 22 by an Epoxy-based Ag paste 52, and the conductor of the IC chip 21 is a conductor of the interposer substrate 22 through the Au bonding 51 and the Au, Ni, Ag—Pt layer 53. Connected to. The IC chip package 14 formed in this way is mounted and fixed on the ceramic substrate 20 as in the previous example. Further, as shown in FIG. 7, a plurality of IC chips (1) 21 (a), IC chips (2) 21 (b), and IC chips (3) 21 (c) are formed in the same manner as the example shown in FIG. It is placed and fixed on the interposer substrate 22. 6 and 7, the IC chip is covered with, for example, an epoxy resin layer (resin layer 54) and fixed together with the Au bonding 51.
[0049]
Whether to use the example of FIGS. 3 and 5 or the example of FIGS. 6 and 7 is appropriately determined in design. When the example of FIG. 6 or FIG. 7 is employed for mounting a heat generating power IC chip, it is preferable to provide heat dissipation means by increasing the number of bumps.
[0050]
In the example of FIG. 6 or 7, the Au, NI, Ag—Pt layer 53 on the interposer side can have a minimum conductor width of 0.05 and a minimum gap of 0.05 when formed by a photoetching method. Since the performance is superior to that of thick film printing, the connection length of the Au bonding 51 can be reduced to 1 mm or less, and the interposer substrate 22 can be made smaller than when the direct IC chip 21 is mounted on the ceramic substrate 20 and the Au bonding connection is made. The mounting area can be reduced.
[0051]
FIG. 8 shows the configuration of the interposer substrate 22. In the figure, the interposer substrate 22 is composed of a multilayer substrate. In this example, the interposer substrate 22 is composed of seven layers of low-temperature fired alumina substrates 61, 62, 63, 64, 65, 66. A conductor 67 connecting the Au, Ni, Ag—Pt layer 24 and the Ag—Pt layer 25 is formed on the substrate of each layer as shown in the figure.
[0052]
The multilayer substrate may be a high temperature fired alumina multilayer substrate or a high heat resistant glass epoxy multilayer substrate.
[0053]
FIG. 9 is an alternative to FIG. 8, and the configuration of the interposer substrate 24 itself is the same as that of FIG.
[0054]
FIG. 10 shows the surface side of the interposer substrate 22. Au, Ni, and Ag—Pt conductors 24 are provided in the surrounding area so as to be regularly arranged at a predetermined interval.
[0055]
FIG. 11 shows the back side of the interposer substrate 24. Au—Pt layers 25 are regularly arranged at predetermined intervals on the back side. Overcoat glass is printed around it.
[0056]
12 is an alternative to FIG. 10, and FIG. 13 is an alternative to FIG. 11. Similarly, an Au, Ni, Ag—Pt layer 24, and an Ag—Pt layer are provided in a prescribed arrangement.
[0057]
FIG. 14 shows a method for thermocompression bonding of the interposer + IC chip AuAu shown in FIG. 3 or FIG. As a result of steps S11 to S16, the IC chip + interposer is assembled. That is, an IC chip (Au bump bonder) is mounted on a substrate (S11) having an Au pattern, Au bump thermocompression bonding (S12), underfill filling and curing (S13), and solder ball (solder bump) mounting (S14) and fixed by reflow (S15). Thus, an IC chip package is configured. At this stage, an IC electrical characteristic inspection is performed (S16). Only IC chip packages that have passed the inspection are stored, and others are rejected at this stage as defective products.
[0058]
On the other hand, solder printing is performed on the ceramic substrate S1 (S2), and a pre-configured IC chip package is chip-mounted thereon (S3). Solder reflow (S4), substrate cleaning (S5), ROM check writing (S6), high temperature baking (S7), intermediate electrical property test (S8), and substrate assembly are completed (S9).
[0059]
FIG. 15 shows the interposer + IC chip Au wire bonding mounting method shown in FIG. 6 or FIG. As a result of steps S31 to S39, the IC chip + interposer is assembled. That is, the bare chip is bonded / mounted on the substrate (S31) having the Au pattern (S32), and the conductive adhesive is cured (S33). Plasma cleaning is performed (S34), Au wire bonding is performed (S35), resin coating and curing are performed (S36), solder balls are mounted (S37), and reflow (S38) is performed to constitute an IC chip package. At this stage, an IC electrical characteristic inspection is performed (S39). Only IC chip packages that have passed the inspection are stored, and others are rejected at this stage as defective products.
[0060]
On the other hand, solder printing is performed on the ceramic substrate (S21) (S22), and a pre-configured IC chip package is mounted on the chip (S23). Solder reflow (S34), substrate cleaning (S35), ROM check writing (S36), high temperature baking (S37), intermediate electrical property test (S38), and substrate assembly are completed (S39).
[0061]
When the substrate assembly is completed in this way, the IC chip package is protected by the gel 71 and the cover 72 is bonded to the case 2 as shown in FIG. Thereby, the engine control unit 1 is completed. In the engine control unit 1, an IC chip package having one IC chip or an IC chip package having a plurality of IC chips mounted thereon is disposed. It is advantageous that the number of these IC packages is within 3 to 4 and that the IC chips are grouped together in order to reduce the number of manufacturing steps.
[0062]
FIG. 17 shows a state in which the completed engine control unit 1 is connected and installed in the engine room, that is, on the intake manifold 81 with four screws. In the figure, reference numeral 82 denotes an engine body, 83 denotes an injector, and 84 denotes a distributor.
[0063]
By mounting the IC chip on three or four IC chip packages, the engine control unit 1 can be made compact and can often be mounted on the intake manifold 81. Further, the IC chip package is configured such that the heat generating power IC is separated from the other non-heat generating ICIC, and the power IC chip is provided with heat dissipation means.
[0064]
【The invention's effect】
As described above, according to the present invention, an IC chip is mounted on an interposer substrate to constitute an IC chip package (including heat dissipation means) and disposed in the case. It can be installed in the engine room, and the circuit board is downsized (Au wire bonding is abolished, IC chip mounting area is small) and the cost is reduced, the connection reliability is improved, and the yield of the board assembly process is improved (Au wire bonding is abolished) IC chip single product inspection is possible, and an IC chip mounting structure capable of reducing the total cost can be provided.
[0065]
In particular, when the IC chip size is 6 mm square and the number of pins is 144, or the size is 10 mm to 11 mm square and the number of pins is 256, the IC chip usually has thick film printing, for example, conductor width. It is difficult to mount on the substrate having 0.2 and conductor gap 0.2 by the Au wire bonding method. By providing (photo etching method) with an interposer substrate, the above effect can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of an embodiment of the present invention.
FIG. 2 is a configuration diagram of an IC chip package.
FIG. 3 is an assembly diagram of an IC chip package on a circuit board.
4A and 4B are configuration diagrams of an IC chip package (A) and (B) having heat dissipation / heat conduction means.
FIG. 5 is another assembly diagram of an IC chip package on a circuit board.
FIG. 6 is another modification diagram with respect to FIG. 3;
7 is another IC chip package assembly diagram with respect to FIG. 5. FIG.
FIG. 8 is a configuration diagram of an interposer multilayer substrate.
FIG. 9 is a configuration diagram of another example of an interposer multilayer substrate.
FIG. 10 is a flip chip mounting surface view.
FIG. 11 is a rear view of flip chip mounting.
FIG. 12 is a flip chip mounting surface view of another example.
FIG. 13 is a rear view of another example of flip chip mounting.
FIG. 14 is a manufacturing step diagram of an interposer + IC chip AuAu thermocompression bonding.
FIG. 15 is a manufacturing step diagram of an interposer + IC chip Au wire bonding.
FIG. 16 is a schematic diagram of an engine control unit.
FIG. 17 is an assembly drawing of the engine control unit to the intake manifold.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Engine control control unit, 2 ... Case, 3 ... Case integrated connector, 4, 8 ... Al bonding, 5 ... Ceramic substrate, 6 ... Bare chip, 7 ... Power trawl, 9 ... Aluminum base, 11 ... IC chip package (1 ), 12 ... IC chip package (2), 13 ... IC chip package (3), 20 ... Ceramic substrate (circuit board), 21 ... IC chip, 22 ... Interposer substrate, 23 ... Au bump, 24 ... Au, Ni, Ag-Pt layer, 25 ... Ag-Pt layer, 26 ... Solder bump, 27 ... Overcoat glass, 29 ... Sag preventing projection, 30 ... Underfill, 41 ... Al radiating fin, 42 ... Silicon or epoxy adhesive Layer, 43 ... heat conducting member.

Claims (4)

コネクタとセラミック基板を備えたケースを有してセラミック基板上にICチップを配設した自動車用制御コントロールユニットにおいて、使用されるICチップが熱発生パワー系ICチップか非熱発生パワー系ICチップかによってそれぞれまとめて熱発生パワー系のICチップパッケージおよび非熱発生パワー系のICチップパッケージが構成され、これらの熱発生パワー系のICチップパッケージおよび非熱発生パワー系のICチップパッケージは共に前記セラミック基板上に搭載され、かつ前記熱発生パワー系のICチップパッケージには、ICチップに放熱フインを設けるかあるいは前記セラミック基板に固着された熱伝導部材からなる熱放散手段を設け
それぞれのICチップパッケージは、熱発生パワー系のICチップおよび非熱発生パワー系のICチップのいずれかを電気的に接続し、搭載する接続・搭載手段を介して搭載し、焼成されたセラミック基板が多層化され、ほぼ球状態をなして電気的接続をなすほぼ同一形状の複数のはんだバンプを備えたインターポーザーを有し、双方のICチップパッケージは、前記インターポーザーのはんだパンプを介して前記セラミック基板上に搭載されて、前記ケース内に配設されることを特徴とする自動車用制御コントロールユニット。
In an automobile control control unit having a case with a connector and a ceramic substrate, and the IC chip is disposed on the ceramic substrate, whether the IC chip used is a heat-generating power IC chip or a non-heat-generating power IC chip The heat generation power type IC chip package and the non-heat generation power type IC chip package are configured together, respectively, and both of the heat generation power type IC chip package and the non-heat generation power type IC chip package are the ceramics. The heat generation power system IC chip package mounted on the substrate is provided with heat dissipation means comprising a heat dissipation member fixed to the ceramic substrate, or a heat dissipation fin provided on the IC chip ,
Each IC chip package is a ceramic substrate that is mounted and connected via a connecting / mounting means for electrically connecting and mounting either a heat generating power IC chip or a non-heat generating power IC chip. Has an interposer having a plurality of solder bumps of substantially the same shape that are electrically connected in a substantially spherical state, and both IC chip packages are connected via the solder bumps of the interposer. An automobile control control unit , mounted on a ceramic substrate and disposed in the case .
請求項において、
前記接続・搭載手段は、Auバンプ及びこれに接続されるAuパターンを含むことを特徴とする自動用制御コントロールユニット
In claim 1 ,
The automatic control control unit, wherein the connection / mounting means includes an Au bump and an Au pattern connected to the Au bump.
請求項において、
前記Auバンプの最大径/高さの比は1.5〜8 の範囲内にあることを特徴とする自動用制御ユニットコントロール。
In claim 2 ,
The automatic control unit control, wherein the Au bump has a maximum diameter / height ratio in a range of 1.5 to 8.
請求項において、
前記接続・搭載手段は、Auワイヤボンディング手段を含むことを特徴とする自動用制御コントロールユニット
In claim 1 ,
The automatic control control unit , wherein the connection / mounting means includes Au wire bonding means.
JP24254899A 1999-08-30 1999-08-30 Automotive control unit Expired - Fee Related JP3732051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24254899A JP3732051B2 (en) 1999-08-30 1999-08-30 Automotive control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24254899A JP3732051B2 (en) 1999-08-30 1999-08-30 Automotive control unit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005105589A Division JP2005252286A (en) 2005-04-01 2005-04-01 Control control unit for automobile, manufacturing method thereof and IC chip package

Publications (2)

Publication Number Publication Date
JP2001068606A JP2001068606A (en) 2001-03-16
JP3732051B2 true JP3732051B2 (en) 2006-01-05

Family

ID=17090752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24254899A Expired - Fee Related JP3732051B2 (en) 1999-08-30 1999-08-30 Automotive control unit

Country Status (1)

Country Link
JP (1) JP3732051B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032371A1 (en) * 2004-06-30 2006-01-26 Robert Bosch Gmbh Electronic circuit unit
US8987868B1 (en) 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
US9000490B2 (en) * 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
JP2015088539A (en) * 2013-10-29 2015-05-07 株式会社デンソー Semiconductor package and wiring board for mounting the same
JP6386746B2 (en) * 2014-02-26 2018-09-05 株式会社ジェイデバイス Semiconductor device

Also Published As

Publication number Publication date
JP2001068606A (en) 2001-03-16

Similar Documents

Publication Publication Date Title
US6002168A (en) Microelectronic component with rigid interposer
US5886415A (en) Anisotropic conductive sheet and printed circuit board
JP3176307B2 (en) Mounting structure of integrated circuit device and method of manufacturing the same
JP3084230B2 (en) Ball grid array package
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
JP2001520460A (en) Method and structure for improving heat dissipation characteristics of package for microelectronic device
US7399694B2 (en) Semiconductor device and a manufacturing method of the same
JP2005005629A (en) Electronic equipment
US20090280604A1 (en) Heat radiation structure of semiconductor device, and manufacturing method thereof
JPH1056093A (en) Semiconductor device and electronic device incorporating the semiconductor device
JP3732051B2 (en) Automotive control unit
JP3312611B2 (en) Film carrier type semiconductor device
JP3569585B2 (en) Semiconductor device
JPH0878572A (en) SEMICONDUCTOR PACKAGE, MANUFACTURING METHOD THEREOF, AND CIRCUIT BOARD AND ELECTRONIC DEVICE MOUNTING THE SAME PACKAGE
JP3549316B2 (en) Wiring board
JPS6220707B2 (en)
JP3450477B2 (en) Semiconductor device and manufacturing method thereof
JP2002057238A (en) Integrated circuit package
CN119230509A (en) Semiconductor packages with various types of solder balls
JP2005252286A (en) Control control unit for automobile, manufacturing method thereof and IC chip package
JP2002190556A (en) Automotive control and control unit and manufacturing method
JP2001267460A (en) Semiconductor device
JPH08213497A (en) Semiconductor device and manufacturing method thereof
JP2004072113A (en) Thermally enhanced integrated circuit package
JP2592869Y2 (en) Hybrid IC device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees