Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3733064B2 - Bus control device - Google Patents
[go: Go Back, main page]

JP3733064B2 - Bus control device - Google Patents

Bus control device Download PDF

Info

Publication number
JP3733064B2
JP3733064B2 JP2001399150A JP2001399150A JP3733064B2 JP 3733064 B2 JP3733064 B2 JP 3733064B2 JP 2001399150 A JP2001399150 A JP 2001399150A JP 2001399150 A JP2001399150 A JP 2001399150A JP 3733064 B2 JP3733064 B2 JP 3733064B2
Authority
JP
Japan
Prior art keywords
card
bus
signal
transport
transport stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001399150A
Other languages
Japanese (ja)
Other versions
JP2003196231A (en
Inventor
伸二 遠藤
祐治 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001399150A priority Critical patent/JP3733064B2/en
Publication of JP2003196231A publication Critical patent/JP2003196231A/en
Application granted granted Critical
Publication of JP3733064B2 publication Critical patent/JP3733064B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、カードが接続可能なシステムにおいて、トランスポートストリーム信号を出力する機能を備えたカードを挿入した際に、カードのバスと本体のCPUバスの接続との切り替えに関する。
【0002】
【従来の技術】
外付けのカードにより、本体の機能を拡張する方法としてPCMCIA規格がある。この規格のカードのインターフェースは、コンピュータのバスの仕様であるISA、あるいはPCIバスを踏襲しており、CPUバスと接続し易い構成となっている。
【0003】
近年、映像、音声を扱うことの出来るPCカードが出現しており、PCカードとの接続で、映像、音声のデータを高速に処理する必要性が生じる場合がある。しかし、映像、音声データをPCMCIAのバスを経由して、デコーダチップに転送しようとした場合、バスによるオーバーヘッドが存在した。
【0004】
こうした欠点を改善する方法として、特開平10−116064のZVポートが存在する。ZVポートは、PCカードから受け取った映像、音声、のデータをシステムバスを経由せず、直接に映像・音声のデコーダに転送する方法である。
【0005】
ZVポートでは、ZVポートが挿入されると、PCカードの制御をZVポートのモードに切り替え、映像・音声のデータをシステムバスに送らず、映像・音声のデコーダに直接転送するようにする。
【0006】
その場合の、バスの信号線は、いくつかが、映像、音声用の信号線として割り当てられ、その信号線は、デコーダのZVポート専用に設けられた映像・音声の入力に接続される。
【0007】
ZVポートでは、PCカード側とデコーダチップ側の両方にZVポートとしての対応が必要であり、汎用のチップが使用出来ない問題がある。又、映像信号はYUV形式の信号であり、トランスポートストリームの形式ではなかった。
【0008】
又、PCカードにおけるバスの転送方法として、特開2001−216258の例がある。この考案も、PCIバスにチューナカードを装着した際に、AVストリームデータを、PCIバスの転送モードから、AVストリームを転送するのに適した転送モードに切り替えて、PCカードからのデータを映像・音声デコーダに転送するものである。
【0009】
【発明が解決しようとする課題】
PCIバスにチューナカードを装着した際に、AVストリームデータを、PCIバスの転送モードから、AVストリームを転送するのに適した転送モードに切り替えて、PCカードからのデータを映像・音声デコーダに転送する技術では、システムのバスの信号線を切り替えて、AVストリームの転送し易い信号に切り替えて使用する為、AVストリームの転送中は、システムバスは使用中となり、他のシステムバスに接続するデバイスが使用出来なくなる。
【0010】
又、PCカードとして、デジタル放送用のチューナを使用した場合には、復調ICの出力形式はトランスポートストリームの形式であることが多い。映像・音声デコーダの入力形式も同様である。その為、復調ICの出力を一旦、システムバスに載せられる形式に変換してから、バスに出力し、デコーダ側では、それをトランスポートストリームの形式に変換し直すといった手間が生じる。
【0011】
ZVポートの方法も同様であり、その転送方法は、トランスポートの転送の形式では無い為、変換が必要である。ZVポート形式では、16ビット幅のYUV形式のビデオ信号である(8ビットの輝度データYおよび8ビットの色差データUV)。
【0012】
ZVポートを用いPCカードから受け取った映像、音声、のデータをシステムバスを経由せず、直接に映像・音声のデコーダに転送する従来技術では、PCカードからのビデオ信号はYUV形式で、ビデオコントローラに入力されている。このシステムの場合、PCカードがデジタル放送用のテストストリーム形式の信号は想定されていなかった。
【0013】
デジタル放送対応の受信機においては、チューナからのテストストリームがMPEG2デコーダに入力され、デコードされたビデオ信号が、ビデオコントローラに入力され映像が再生される。
【0014】
また、ZVポートを用いPCカードから受け取った映像、音声、のデータをシステムバスを経由せず、直接に映像・音声のデコーダに転送する従来技術においては、PCカードのチューナからのテストストリームをMPEG2デコーダへ直接入力させる手段は備えていない。
【0015】
又、ZVポートに対応する場合には、PCカード側とデコーダチップの両方でZVポートの対応を行う必要があり、対応したチップを使用しなくてはいけない。
【0016】
デジタル放送用のPCカードを使用した場合の制御の方法については、通常、チューナや復調ICの制御はI2Cバスで行われることが多く、CPU側も、I2Cのインターフェイスを備えている場合が多い。
【0017】
その為、チューナカードを制御する場合、PCMCIA経由でアクセスするより、CPUからI2Cバスで直接、チューナ、復調ICを、制御した方が効率が良い。
【0018】
ZVポートにおいては、PCカード内にチューナが存在した際に、チューナを制御する際には、I2Cバスでの直接の制御が出来ず、PCカードコントローラ経由で、PCMCIAバスを通じて制御する必要がある。
【0019】
PCカード内では、PCMCIAのバスによるアクセスをI2Cバスに変換するバス変換の機能が必要となる。
【0020】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、PCカードを装着可能なコネクタと、PCカードの信号を、本体のシステムバスの信号、あるいは、トランスポートデコーダのトランスポートストリーム信号、のいずれかの接続に選択的に切り替えるバススイッチの手段を、接続をトランスポートストリーム信号に切り替える場合に、PCカードのI2Cバスと本体のCPUバスも同時に接続されるバス制御装置を提案する。
【0021】
【発明の実施の形態】
本発明の一実施形態を図面を参照して説明する。
【0022】
図1は、本実施形態に係るバスの切り替え方法の手段を示すブロック図である。
図において、1は装置本体。4はPCカードを接続する為のコネクタ。5は本体装置を制御するCPU。CPUは9のROM記録されているプログラムに従って処理を行う。
【0023】
10のRAMはCPUが処理をする為に必要とするメモリ。6はPCカードを制御する為のPCカードコントローラ。12のシステムバスにより、各デバイスが接続される。
【0024】
8は、MPEG等の映像・音声ストリームをデコードする為の、トランスポートデコーダ。7は11のカードとの信号を、13のPCカードコントローラへのバスと16のI2Cバス、あるいは、14のトランスポートストリーム信号と、接続を切り替える為のバススイッチ。
【0025】
15はそのバススイッチを制御する為の制御信号。2はメモリーの増設を行う為のメモリーカード、3はチューナカードである。
【0026】
以下に、具体的にチューナカードを挿した際に、バスを切り替える方法について説明する。
【0027】
電源投入時、及びシステムリセット時には、7のバススイッチは11のカードとの信号と13のPCカードコントローラのバスを接続した状態にある。図2にその接続した状態を示す。
【0028】
図2の信号線にPCカードの主な信号線を示したが、この信号がPCカードコントローラに繋がっている。信号は、アドレス線(A0−A25)、データ線(D0−D15)、その他の制御線より構成されている。
【0029】
これらの信号は、PCカードコントローラを介して、システムバスに繋がっている。
【0030】
ICカードが挿入されると、PCMCIAの規格の動作に従い、所定のピンの状態により、カードの挿入を検出し、CPUは、PCカードのCIS(CardInformation Structure)情報を読み出し、PCカードの種別を判別する。判別はICカードに記録されたCIS情報を読み出すことにより判別する。
【0031】
ICカードである場合には、バススイッチの接続はそのままの状態で使用される。
次にチューナカードが挿入された場合について説明する。
【0032】
チューナカードが挿入された場合も同様にして、CISによりそのカードがチューナカードであることを判別する。チューナカードの場合、判別方法については、CISによる判別方法の他に、チューナカードはPCMCIAのインターフェースでは無く、後述するトランスポートを転送するのに適したインターフェース(以下TSモードと略す)のみを備えており、そのカードの判別は、カードの形状により判別することも可能である。
【0033】
尚、カードの形状による判別方法としては、カードの側面に凹凸を設け、本体側でそれを検出する方法等がある。この方法にすれば、チューナカードには、PCMCIAのインターフェイスの機能を削除することが出来、回路を簡単にすることが出来る。
【0034】
TSモードを備えたカードと判定した場合、PCカードのモードをPCMCIAモードからTSモードに切り替える。(TSモードのみのカードの場合は切り替える必要は無い。)切り替えの方法としては、PCカード側のコントローラ内部に設けられたレジスタの設定により切り替える方法がある。チューナカードでは、CPUよりあるレジスタのビットが変更された際に、バスの動作モードを切り替える。PCカードの信号線に、トランスポート出力の信号線を割り当てる。
【0035】
次に、CPUは、15の制御信号により、バススイッチを切り替え、11のPCカードの信号を、13のPCカードインターフェースから、14のトランスポートストリーム信号と16のI2Cバスへの接続へと切り替える。
【0036】
図3に切り替えた後のバスの接続を示す。トランスポートストリームの信号は、クロック(TS_CLK)、パケットの先頭を示す同期信号(TS_PSYNC)、データの有効期間を示す信号(TS_VALID)、データ信号(D0−D7)、パケットがリードソロモンで訂正出来なかった場合を示す信号(TS_ERROR)、より構成される。
【0037】
又、同時にCPUからのI2Cバス信号(I2C_CLK,I2CDATA)も接続される。これらの信号は、PCMCIAのインターフェイス信号のいずれかの信号に割り当てられる。
【0038】
信号の割り当て以後は、チューナカードの選局の制御等はI2C経由で行え、選局された後のトランスポートストリームの出力信号は、トランスポートデコーダのTS入力部に直接転送される。
【0039】
バスの転送の様子を、PCカードで転送する場合とTSモードで転送する場合とで比較したのが、図8、図9である。
【0040】
図8はCPUがPCMCIAのモードでPCカードからデータを読み出す場合のシステムバスのタイミング図を示している。データはシステムが供給するクロックに同期してPCカードがデータを送出する(CAD信号)。CFRAMEはCPUがバスサイクルを開始したことを示す信号。
【0041】
CDEVSELはPCカード側のバスサイクルに対する応答の信号。CADはアドレスバスとデータバスが共有される信号。CCBEはアドレスフェーズの場合には、バスコマンドを、データフェーズの場合には、有効バイトレーンを示す信号。
【0042】
データ転送のタイミングは、CPU側が出力するCIRDY信号と、PCカード側が出力するCTRDYより制御される。
【0043】
このように、各種制御信号によりデータはタイミングが調整され、転送される。
チューナカードをTSモードで使用した場合のタイミング図が図9である。信号は全てチューナカードから送出され、TS_CLKはクロック信号、TS_SYNCはパケットの先頭を示す信号、TS_VALIDはデータの有効期間を示す信号、TS_D0〜TS_D7は8ビット幅のデータ信号である。
【0044】
このように、チューナカードからの信号は、受信した放送のデータレートに従ったレートで転送され、CPUからの制御信号は必要ない。
【0045】
パケット単位でデータが送られるので、デコーダが処理しやすい形式である。チューナの復調ICの出力や、デコーダの入力は、この形式が一般的であり、直接接続し易いものとなっている。
【0046】
TSモードでは、I2Cバスもチューナカード側と、CPU側のバスが接続されるので、CPUから直接I2Cバスで、チューナカードの復調IC、チューナモジュール、の制御が出来る。
【0047】
チューナカードが抜かれた場合には、PCMCIAのカード検出用の信号により、抜かれたことを検出し、バススイッチを切り替え、図2の状態に戻す。
【0048】
本実施の形態では、トランスポートストリームとしてデータ線が8本の場合のパラレル信号の場合を説明したが、デコーダがトランスポートストリームのシリアル入力の機能を備えている場合には、データ線が一本のシリアルで転送する方法も、同様にして実現される。
【0049】
又、カードチューナが2つのチューナを備えており、2つのトランスポート出力が可能な場合で、デコーダが2つのトランスポート入力を備えていた場合、図3の信号線にもう一つのトランスポート信号を割り当てることにより、2チューナ分のデータを同時に転送することが可能である。その場合、PCカードの信号線には、TS2_CLK、TS2_PSYNC,TS2_VALID,TS2_D0〜D7、TS2_ERROR、の信号が追加で割り当てられる。
【0050】
(外部出力1)本発明のバス制御装置では、外部のバスにトランスポートストリームを出力することができる。この方法を図4を用いて説明する。7はバススイッチ、41は外部バス信号である。
【0051】
外部バスとしては一例としてIEEE1394などを利用することができる。通常の使用時にはPCカードの出力はトランスポートストリーム信号に接続されている。
【0052】
バスの切り換え操作は、ユーザーが出力先として外部バスを選択することで発生する。このとき、CPUは切り換え信号を制御信号15を通してバススイッチ7に送り、バススイッチ7は切り換え信号を受信したら、映像、音声のデータバスの接続を外部バスに切り換える。
【0053】
この切り換え操作を実行した場合、CPUからの制御用I2Cバスは接続されたままにすることができる。そのため、チューナの制御を引き続き行うことができる。このような制御は常にユーザーからの指示ではなく、例えば番組の録画を予約していた場合などにも利用することができる。
【0054】
この時には、トランスポートデコーダ以降の回路に電源を供給する必要がなくなるので、消費電力を低減させることができるといった効果が期待できる。
【0055】
また、切り換えの他の例として、外部バスに接続したときに、映像、音声のデータを引き続きトランスポートストリーム信号に出力し続けることも可能とする。この場合、カード型チューナからの映像を確認した上で外部バスに出力することができる。
【0056】
(外部出力2)PCカードからの映像、音声の出力が複数存在した場合には、それぞれの出力を自由に外部バス、トランスポートストリーム信号に割り当てることができる。
【0057】
図5は実施の一例を示したものであり、PCカードからの出力1が外部バスに、出力2がトランスポートストリーム信号に接続されている。また、図5に示すように出力1をトランスポートストリーム信号に、出力2を外部バスに接続することも可能である。
【0058】
PCカードからの出力がさらに増えた場合には、各出力とバスとの接続はユーザーが自由に選択でき、出力の組み合わせは自由である。
【0059】
(複数チューナカードの入力の選択1)次に、本体がPCカードを接続する為のスロットを複数備えていた場合の動作について説明する。
【0060】
図6は実施の一例を示したものであり、PCカードのスロットを3つ備えている場合である。61のカードコネクタ2と、62のカードコネクタ3、の2つのカードスロットが追加されており、それぞれに、63のチューナカード2と64のチューナカード3が挿入されている。
【0061】
この場合の7のバススイッチは、PCカード側のそれぞれの信号のいずれか一つを選択する65のPCカード側スイッチ、同時に、PCカード信号と、トランスポートストリーム信号のいずれか一つを選択する66のCPU側スイッチの2つのスイッチを備え、選択した信号を接続する。
【0062】
図6に示す接続状態においては、PCカード側は、チューナカード2を選択し、一方は、トランスポートストリーム側を選択し、接続した状態を示す。I2Cバスも同時に接続される。この状態では、チューナカード2のトランスポート出力がデコーダに入力される。
【0063】
チューナカード3を使用する場合には、バススイッチのPCカード側スイッチを62のカードコネクタ3側に切り替える。チューナカード3がTSモードになっていない場合には、66のCPU側スイッチを一旦PCカード信号側に切り替え、チューナカードをTSモードに設定してから、CPU側スイッチをトランスポートストリーム信号側に切り替える動作が必要である。
【0064】
(複数チューナカードの入力の選択2)次に、チューナカードとその他の例えばICカードを混在して使用可能にする方法について説明する。
【0065】
図7は実施の一例を示したものであり、PCカードのスロットを3つ備えている場合である。4のカードコネクタ、61のカードコネクタ2と、62のカードコネクタ3、には、それぞれに、3のチューナカード、2のICカード、64のチューナカード3が、それぞれ挿入されている。
【0066】
この場合の7のバススイッチは、PCカード側の信号を、カードコネクタ、カードコネクタ2、カードコネクタ3の、いずれか一つを選択して接続する為の72のPCカード側スイッチ、14のトランスポートストリーム信号と16のI2Cバス信号を、PCカード側の信号を、カードコネクタ、カードコネクタ2、カードコネクタ3の、いずれか一つを選択して接続する為の71のTS側スイッチの2つのスイッチより構成される。
【0067】
図7に示す接続状態においては、2のICカードが13のPCカード信号と接続され、ICカードとして動作しており。チューナカード3は、TS側に接続されており、チューナカード3のトランスポートストリームの信号は、8のデコーダに入力されている。
【0068】
チューナカード3を使用する場合には、71のTS側スイッチを4のカードコネクタ側に切り替えて使用する。3のチューナカードがTSモードとなっていなかった場合には、TS側スイッチの接続を切り離し、72のPCカード側スイッチを一旦4のカードコネクタ側に切り替え、TSモードに設定。PCカード側スイッチをカードコネクタ2側に戻し、71のTS側スイッチをカードコネクタ側に接続してから使用する。
【0069】
以後は、チューナカードのトランスポートストリームが、8のデコーダに入力される。
【0070】
【発明の効果】
ZVポートにおいては、バスがYUV形式のビデオコントローラの入力形式である為、PCカードからのトランスポート形式の信号を処理するシステムではなかった。
【0071】
本発明によれば、トランスポートストリームデータを出力するチューナカードを、PCMCIAコントローラや、システムバスを介さず、直接MPEGデコーダに入力するので、データを効率良く転送することが出来る。
【0072】
ZVポートにおいては、PCカードからのビデオ信号は、PCMCIAコントローラを通じて信号が入力される。本発明では、PCカードの信号が直接トランスポートデコーダに入力されており、PCMCIAコントローラが無くても動作が可能である。PCカードがチューナカードに限定されている場合には、PCカードをPCMCIAとして動作させる必要が無いので、PCMCIAコントローラの機能を削除することが出来る。
【0073】
又、チューナカードを制御する際のI2Cバスも、ZVポートでは、I2Cバスでの直接の制御が出来ず、PCカードコントローラ経由で、PCMCIAバスを通じて制御する必要がある。その場合、PCカード内では、PCMCIAのバスによるアクセスをI2Cバスに変換するバス変換の機能が必要となる。本発明では、CPUから直接チューナカードの復調ICに接続されるので、余分な回路を必要とせず、チューナカードを制御することが出来る。
【0074】
チューナカードが2つのトランスポートの出力を備えており、本体も2つのトランスポートを処理出来る場合にも、同様にして、バスを切り替えて接続することにより、同時に2つのトランスポートを転送することが出来る。
【0075】
又、チューナカードからのトランスポート信号を本体より外部への信号として出力することが可能である。外部への信号としてIEEE1394として出力することにより、外部の機器へ、チューナカードのトランスポート信号を出力することが可能である。
【0076】
チューナカードが2つのトランスポートの出力を備えていた場合、一つの出力は、本体のデコーダに入力しておき、もう一方を外部へ出力することも可能であり、視聴している番組とは違う番組を外部の機器で録画するといった使用が出来る。
PCカードスロットを複数スロット備え、複数のチューナカード、ICカードを混在して挿入して、使用することが出来る。その場合に、あるチューナカードを使用していた場合でも、他のICカードを使用することが出来る。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るバス切り替え方法の構成を示すブロック図である。
【図2】ICカードを挿入した場合の例を示すブロック図である。
【図3】チューナカードを挿入した場合の例を示すブロック図である。
【図4】外部バスを有するバススイッチにおいて外部バスに接続した場合の例を示すブロック図である。
【図5】複数のトランスポートストリーム信号出力を備えたカードを挿入した場合の例を示すブロック図。
【図6】複数のカードコネクタを有する場合のバス切り替えの方法を示すブロック図。
【図7】複数のカードコネクタを有する場合のバス切り替えの方法を示すブロック図。
【図8】システムバスのデータの転送を示すタイミング図。
【図9】TSバスのデータの転送を示すタイミング図。
【符号の説明】
1…装置本体、2…ICカード、3…チューナカード、4…カードコネクタ、
5…CPU、6…PCカードコントローラ、7…バススイッチ、
8…トランスポートデコーダ、9…ROM、10…RAM、
11…カードの信号線、12…システムバス、13…PCカード信号線、
14…トランスポートストリーム信号、15…制御信号、16…I2Cバス
41…外部バス、42…外部出力端子、
61…カードコネクタ2、62…カードコネクタ3、63…チューナカード2、64…チューナカード3、
65…PCカード側スイッチ、66…CPU側スイッチ、
71…TS側スイッチ、72…PCカード側スイッチ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to switching between connection of a card bus and a CPU bus of a main body when a card having a function of outputting a transport stream signal is inserted in a system to which the card can be connected.
[0002]
[Prior art]
There is a PCMCIA standard as a method of extending the functions of the main body with an external card. The interface of the card of this standard follows the ISA or PCI bus which is the specification of the computer bus, and is configured to be easily connected to the CPU bus.
[0003]
In recent years, PC cards capable of handling video and audio have appeared, and it may be necessary to process video and audio data at high speed when connected to the PC card. However, when video and audio data are transferred to the decoder chip via the PCMCIA bus, there is an overhead due to the bus.
[0004]
As a method for improving such a drawback, there is a ZV port disclosed in JP-A-10-116064. The ZV port is a method for transferring video / audio data received from a PC card directly to a video / audio decoder without going through the system bus.
[0005]
In the ZV port, when the ZV port is inserted, the control of the PC card is switched to the ZV port mode, and the video / audio data is directly transferred to the video / audio decoder without being sent to the system bus.
[0006]
In this case, some of the signal lines of the bus are allocated as video and audio signal lines, and the signal lines are connected to video / audio inputs provided exclusively for the ZV port of the decoder.
[0007]
In the ZV port, both the PC card side and the decoder chip side need to be handled as a ZV port, and there is a problem that a general-purpose chip cannot be used. The video signal is a YUV format signal, not a transport stream format.
[0008]
As a bus transfer method in a PC card, there is an example of Japanese Patent Application Laid-Open No. 2001-216258. This device also switches the AV stream data from the PCI bus transfer mode to the transfer mode suitable for transferring the AV stream when the tuner card is attached to the PCI bus, and converts the data from the PC card to video / video. This is transferred to the audio decoder.
[0009]
[Problems to be solved by the invention]
When a tuner card is attached to the PCI bus, the AV stream data is switched from the PCI bus transfer mode to a transfer mode suitable for transferring the AV stream, and the data from the PC card is transferred to the video / audio decoder. In this technique, the signal line of the system bus is switched to switch to a signal that is easy to transfer the AV stream. Therefore, the system bus is in use during the transfer of the AV stream, and the device is connected to another system bus. Cannot be used.
[0010]
When a digital broadcast tuner is used as the PC card, the output format of the demodulation IC is often a transport stream format. The input format of the video / audio decoder is the same. For this reason, the output of the demodulation IC is once converted into a format that can be loaded on the system bus, and then output to the bus. On the decoder side, it is troublesome to convert it back into a transport stream format.
[0011]
The ZV port method is the same, and since the transfer method is not a transport transfer format, conversion is necessary. The ZV port format is a 16-bit wide YUV video signal (8-bit luminance data Y and 8-bit color difference data UV).
[0012]
In the conventional technology in which video and audio data received from a PC card using a ZV port is directly transferred to a video / audio decoder without going through the system bus, the video signal from the PC card is in the YUV format, and the video controller Has been entered. In the case of this system, the PC card was not supposed to be a test stream format signal for digital broadcasting.
[0013]
In a receiver compatible with digital broadcasting, a test stream from a tuner is input to an MPEG2 decoder, and a decoded video signal is input to a video controller to reproduce a video.
[0014]
Also, in the prior art in which video and audio data received from a PC card using a ZV port is directly transferred to a video / audio decoder without going through the system bus, a test stream from the tuner of the PC card is MPEG2 There is no means for direct input to the decoder.
[0015]
In addition, when supporting the ZV port, it is necessary to support the ZV port on both the PC card side and the decoder chip, and the corresponding chip must be used.
[0016]
As for the control method when a PC card for digital broadcasting is used, the tuner and the demodulation IC are usually controlled by the I2C bus, and the CPU side often has an I2C interface.
[0017]
Therefore, when controlling the tuner card, it is more efficient to control the tuner and the demodulation IC directly from the CPU via the I2C bus than to access via the PCMCIA.
[0018]
In the ZV port, when a tuner is present in the PC card, when the tuner is controlled, it is not possible to perform direct control via the I2C bus, but it is necessary to control via the PCMCIA bus via the PC card controller.
[0019]
In the PC card, a bus conversion function for converting access by the PCMCIA bus to the I2C bus is required.
[0020]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention connects a PC card mountable connector, a PC card signal, a system bus signal of the main body, or a transport stream signal of a transport decoder. A bus control device is proposed in which the I2C bus of the PC card and the CPU bus of the main body are simultaneously connected when the connection of the bus switch is selectively switched to the transport stream signal.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
[0022]
FIG. 1 is a block diagram showing means of a bus switching method according to the present embodiment.
In the figure, reference numeral 1 denotes an apparatus main body. 4 is a connector for connecting a PC card. 5 is a CPU for controlling the main unit. The CPU performs processing in accordance with 9 programs recorded in the ROM.
[0023]
10 RAM is a memory required for the CPU to process. 6 is a PC card controller for controlling the PC card. Each device is connected by 12 system buses.
[0024]
8 is a transport decoder for decoding video / audio streams such as MPEG. 7 is a bus switch for switching the connection between the signal to 11 cards and the bus to 13 PC card controllers and 16 I2C bus or 14 transport stream signals.
[0025]
Reference numeral 15 denotes a control signal for controlling the bus switch. 2 is a memory card for adding memory, and 3 is a tuner card.
[0026]
A method for switching the bus when a tuner card is specifically inserted will be described below.
[0027]
When the power is turned on and when the system is reset, the 7 bus switch is in a state where the signal of 11 cards is connected to the bus of 13 PC card controllers. FIG. 2 shows the connected state.
[0028]
The main signal lines of the PC card are shown as signal lines in FIG. 2, but this signal is connected to the PC card controller. The signal is composed of address lines (A0-A25), data lines (D0-D15), and other control lines.
[0029]
These signals are connected to the system bus via the PC card controller.
[0030]
When an IC card is inserted, according to the operation of the PCMCIA standard, the insertion of the card is detected according to the state of a predetermined pin, and the CPU reads the CIS (Card Information Structure) information of the PC card to determine the type of the PC card. To do. The determination is made by reading the CIS information recorded on the IC card.
[0031]
In the case of an IC card, the bus switch connection is used as it is.
Next, a case where a tuner card is inserted will be described.
[0032]
Similarly, when a tuner card is inserted, it is determined by CIS that the card is a tuner card. In the case of a tuner card, in addition to the discrimination method based on the CIS, the tuner card has not only a PCMCIA interface but an interface suitable for transporting a transport described later (hereinafter abbreviated as TS mode). The card can be identified by the shape of the card.
[0033]
As a discrimination method based on the shape of the card, there is a method of providing irregularities on the side surface of the card and detecting it on the main body side. According to this method, the function of the PCMCIA interface can be deleted from the tuner card, and the circuit can be simplified.
[0034]
If it is determined that the card has the TS mode, the PC card mode is switched from the PCMCIA mode to the TS mode. (There is no need to switch in the case of a card of only the TS mode.) As a switching method, there is a method of switching by setting of a register provided in the controller on the PC card side. In the tuner card, the bus operation mode is switched when a bit of a register is changed by the CPU. A signal line for transport output is assigned to the signal line of the PC card.
[0035]
Next, the CPU switches the bus switch according to 15 control signals, and switches 11 PC card signals from 13 PC card interfaces to 14 transport stream signals and 16 connections to the I2C bus.
[0036]
FIG. 3 shows the bus connections after switching. The transport stream signal is a clock (TS_CLK), a synchronization signal (TS_PSYNC) indicating the beginning of a packet, a signal (TS_VALID) indicating a data valid period, a data signal (D0-D7), and the packet cannot be corrected by Reed-Solomon. Signal (TS_ERROR) indicating the case of the error.
[0037]
At the same time, I2C bus signals (I2C_CLK, I2CDATA) from the CPU are also connected. These signals are assigned to any one of the PCMCIA interface signals.
[0038]
After the signal assignment, tuner card tuning control and the like can be performed via I2C, and the output signal of the transport stream after tuning is directly transferred to the TS input section of the transport decoder.
[0039]
FIG. 8 and FIG. 9 compare the state of bus transfer between the case of transferring with a PC card and the case of transferring in the TS mode.
[0040]
FIG. 8 shows a timing diagram of the system bus when the CPU reads data from the PC card in the PCMCIA mode. Data is sent by the PC card in synchronization with a clock supplied by the system (CAD signal). CFRAME is a signal indicating that the CPU has started a bus cycle.
[0041]
CDEVSEL is a response signal to the bus cycle on the PC card side. CAD is a signal for sharing an address bus and a data bus. CCBE is a signal indicating a bus command in the address phase and a valid byte lane in the data phase.
[0042]
The timing of data transfer is controlled by the CIRDY signal output from the CPU side and the CTRDY output from the PC card side.
[0043]
As described above, the timing of the data is adjusted by various control signals and transferred.
FIG. 9 is a timing chart when the tuner card is used in the TS mode. All signals are sent from the tuner card, TS_CLK is a clock signal, TS_SYNC is a signal indicating the beginning of a packet, TS_VALID is a signal indicating a data valid period, and TS_D0 to TS_D7 are 8-bit data signals.
[0044]
As described above, the signal from the tuner card is transferred at a rate according to the data rate of the received broadcast, and the control signal from the CPU is not necessary.
[0045]
Since data is sent in units of packets, the format is easy for the decoder to process. This form is common for the output of the demodulation IC of the tuner and the input of the decoder, and it is easy to connect directly.
[0046]
In the TS mode, the tuner card side and the CPU side bus are also connected to the I2C bus, so the tuner card demodulation IC and tuner module can be controlled directly from the CPU by the I2C bus.
[0047]
When the tuner card is removed, it is detected by the PCMCIA card detection signal, the bus switch is switched, and the state shown in FIG. 2 is restored.
[0048]
In the present embodiment, the case of a parallel signal in the case of eight data lines as a transport stream has been described. However, when the decoder has a function of serial input of a transport stream, one data line is provided. The serial transfer method is also realized in the same manner.
[0049]
If the card tuner has two tuners and two transport outputs are possible, and the decoder has two transport inputs, another transport signal is sent to the signal line in FIG. By assigning, it is possible to transfer data for two tuners simultaneously. In this case, signals of TS2_CLK, TS2_PSYNC, TS2_VALID, TS2_D0 to D7, and TS2_ERROR are additionally allocated to the signal line of the PC card.
[0050]
(External output 1) The bus control device of the present invention can output a transport stream to an external bus. This method will be described with reference to FIG. 7 is a bus switch and 41 is an external bus signal.
[0051]
As an example of the external bus, IEEE 1394 can be used. In normal use, the output of the PC card is connected to a transport stream signal.
[0052]
The bus switching operation occurs when the user selects an external bus as an output destination. At this time, the CPU sends a switching signal to the bus switch 7 through the control signal 15, and when the bus switch 7 receives the switching signal, the connection of the video / audio data bus is switched to the external bus.
[0053]
When this switching operation is executed, the control I2C bus from the CPU can be kept connected. Therefore, the tuner can be continuously controlled. Such control is not always an instruction from the user, and can be used, for example, when a program recording is reserved.
[0054]
At this time, since it is not necessary to supply power to the circuits after the transport decoder, an effect that power consumption can be reduced can be expected.
[0055]
As another example of switching, it is possible to continue outputting video and audio data to a transport stream signal when connected to an external bus. In this case, the video from the card type tuner can be confirmed and output to the external bus.
[0056]
(External output 2) When there are a plurality of video and audio outputs from the PC card, each output can be freely assigned to an external bus and a transport stream signal.
[0057]
FIG. 5 shows an example of implementation, in which output 1 from the PC card is connected to the external bus and output 2 is connected to the transport stream signal. Further, as shown in FIG. 5, it is possible to connect the output 1 to a transport stream signal and the output 2 to an external bus.
[0058]
When the output from the PC card further increases, the connection between each output and the bus can be freely selected by the user, and the combination of outputs is free.
[0059]
(Multiple Tuner Card Input Selection 1) Next, the operation when the main body has a plurality of slots for connecting PC cards will be described.
[0060]
FIG. 6 shows an example of the implementation, in which three PC card slots are provided. Two card slots of 61 card connector 2 and 62 card connector 3 are added, and 63 tuner cards 2 and 64 tuner cards 3 are respectively inserted.
[0061]
In this case, the seven bus switches 65 select the PC card side switch for selecting one of the signals on the PC card side, and simultaneously select one of the PC card signal and the transport stream signal. Two switches of 66 CPU side switches are provided to connect selected signals.
[0062]
In the connection state shown in FIG. 6, the tuner card 2 is selected on the PC card side, and the transport stream side is selected on the one side and the connected state is shown. An I2C bus is also connected at the same time. In this state, the transport output of the tuner card 2 is input to the decoder.
[0063]
When the tuner card 3 is used, the PC card side switch of the bus switch is switched to the 62 card connector 3 side. When the tuner card 3 is not in the TS mode, the 66 CPU side switch is temporarily switched to the PC card signal side, the tuner card is set to the TS mode, and then the CPU side switch is switched to the transport stream signal side. Action is required.
[0064]
(Multiple Tuner Card Input Selection 2) Next, a method for making a tuner card and another IC card, for example, usable in a mixed manner will be described.
[0065]
FIG. 7 shows an example of the implementation, in which three PC card slots are provided. The 4 card connector, 61 card connector 2 and 62 card connector 3 are respectively inserted with 3 tuner cards, 2 IC cards and 64 tuner cards 3.
[0066]
7 bus switches in this case are 72 PC card side switches and 14 transformers for selecting and connecting one of the card connector, card connector 2 and card connector 3 to the PC card side signal. Two TS-side switches of 71 for selecting and connecting a port stream signal and 16 I2C bus signals, a signal on the PC card side, one of the card connector, the card connector 2 and the card connector 3 Consists of switches.
[0067]
In the connection state shown in FIG. 7, two IC cards are connected to 13 PC card signals and operate as IC cards. The tuner card 3 is connected to the TS side, and the transport stream signal of the tuner card 3 is input to the decoder 8.
[0068]
When the tuner card 3 is used, the 71 TS side switch is switched to the 4 card connector side. When the tuner card of 3 is not in the TS mode, the connection of the TS side switch is disconnected, and the PC card side switch of 72 is temporarily switched to the 4 card connector side and set to the TS mode. The PC card side switch is returned to the card connector 2 side, and the 71 TS side switch is connected to the card connector side before use.
[0069]
Thereafter, the transport stream of the tuner card is input to 8 decoders.
[0070]
【The invention's effect】
In the ZV port, since the bus is an input format of a YUV video controller, it is not a system for processing a transport format signal from a PC card.
[0071]
According to the present invention, the tuner card that outputs the transport stream data is directly input to the MPEG decoder without using the PCMCIA controller or the system bus, so that the data can be transferred efficiently.
[0072]
In the ZV port, the video signal from the PC card is input through the PCMCIA controller. In the present invention, the signal of the PC card is directly input to the transport decoder, and the operation is possible even without the PCMCIA controller. When the PC card is limited to a tuner card, it is not necessary to operate the PC card as a PCMCIA, so that the function of the PCMCIA controller can be deleted.
[0073]
In addition, the I2C bus for controlling the tuner card cannot be directly controlled by the I2C bus at the ZV port, but must be controlled through the PCMCIA bus via the PC card controller. In that case, in the PC card, a function of bus conversion for converting access by the PCMCIA bus to the I2C bus is required. In the present invention, since the CPU is directly connected to the demodulation IC of the tuner card, it is possible to control the tuner card without requiring an extra circuit.
[0074]
Even if the tuner card has two transport outputs and the main body can handle two transports, it is possible to transfer two transports at the same time by switching the buses in the same way. I can do it.
[0075]
It is also possible to output a transport signal from the tuner card as a signal from the main body to the outside. By outputting IEEE 1394 as an external signal, it is possible to output a tuner card transport signal to an external device.
[0076]
If the tuner card has two transport outputs, one output can be input to the decoder of the main unit and the other output to the outside, which is different from the program being viewed It can be used to record programs on an external device.
A plurality of PC card slots are provided, and a plurality of tuner cards and IC cards can be inserted and used together. In that case, even if a certain tuner card is used, another IC card can be used.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a bus switching method according to an embodiment of the present invention.
FIG. 2 is a block diagram showing an example when an IC card is inserted.
FIG. 3 is a block diagram showing an example when a tuner card is inserted.
FIG. 4 is a block diagram showing an example when a bus switch having an external bus is connected to an external bus.
FIG. 5 is a block diagram showing an example when a card having a plurality of transport stream signal outputs is inserted.
FIG. 6 is a block diagram showing a bus switching method when a plurality of card connectors are provided.
FIG. 7 is a block diagram showing a bus switching method when a plurality of card connectors are provided.
FIG. 8 is a timing diagram showing data transfer of the system bus.
FIG. 9 is a timing chart showing TS bus data transfer.
[Explanation of symbols]
1 ... device main body, 2 ... IC card, 3 ... tuner card, 4 ... card connector,
5 ... CPU, 6 ... PC card controller, 7 ... bus switch,
8 ... Transport decoder, 9 ... ROM, 10 ... RAM,
11 ... Card signal line, 12 ... System bus, 13 ... PC card signal line,
14 ... Transport stream signal, 15 ... Control signal, 16 ... I2C bus 41 ... External bus, 42 ... External output terminal,
61 ... Card connector 2, 62 ... Card connector 3, 63 ... Tuner card 2, 64 ... Tuner card 3,
65 ... PC card side switch, 66 ... CPU side switch,
71 ... TS side switch, 72 ... PC card side switch

Claims (5)

PCカードを装着可能なコネクタと、前記PCカードの信号を、システムバスの信号、あるいは、トランスポートデコーダのトランスポートストリーム信号、のいずれかの接続に選択的に切り替えるバススイッチの手段を備え、
前記接続を前記トランスポートストリーム信号に切り替える場合に、前記PCカードのI2CバスとCPUバスも同時に接続されることを特徴とするバス制御装置。
A connector capable of mounting a PC card, and a bus switch means for selectively switching a signal of the PC card to a connection of a system bus signal or a transport stream signal of a transport decoder;
A bus control device characterized in that when the connection is switched to the transport stream signal, the I2C bus and CPU bus of the PC card are also connected simultaneously.
PCカードを装着可能なコネクタと、前記PCカードの信号を、システムバスの信号、あるいは、トランスポートデコーダのトランスポートストリーム信号、のいずれかの接続に選択的に切り替えるバススイッチの手段を備え、
前記トランスポートデコーダは2つのトランスポートの入力が可能なものであって、複数のトランスポートストリームの信号出力を備えた前記PCカードが挿入された場合に、接続を前記トランスポートストリーム信号に切り替える場合に、前記PCカードの複数のトランスポート出力信号を、前記トランスポートデコーダの複数のトランスポートストリームの信号の入力に接続されることを特徴とするバス制御装置。
A connector capable of mounting a PC card, and a bus switch means for selectively switching a signal of the PC card to a connection of a system bus signal or a transport stream signal of a transport decoder;
The transport decoder is capable of inputting two transports, and when the PC card having a plurality of transport stream signal outputs is inserted, the connection is switched to the transport stream signal. And a plurality of transport output signals of the PC card connected to inputs of a plurality of transport stream signals of the transport decoder.
PCカードを装着可能なコネクタと、前記PCカードの信号を、システムバスの信号、あるいは、トランスポートデコーダのトランスポートストリーム信号、のいずれかの接続に選択的に切り替えるバススイッチの手段を備え、
外部バスへの接続手段を有し、CPUからの制御信号により映像、音声の信号を前記外部バスに供給することを特徴とするバス制御装置。
A connector capable of mounting a PC card, and a bus switch means for selectively switching a signal of the PC card to a connection of a system bus signal or a transport stream signal of a transport decoder;
A bus control device having a means for connecting to an external bus and supplying video and audio signals to the external bus by a control signal from a CPU.
請求項3に記載のバス制御装置において、複数のトランスポートストリームの信号出力を有する前記PCカードが挿入された場合に、その出力を一方は内部のトランスポートストリームデコーダに、もう一方は前記外部バスに接続し、また、その接続形式を柔軟に変更することができることを特徴とするバス制御装置。4. The bus control apparatus according to claim 3, wherein when the PC card having a plurality of transport stream signal outputs is inserted, one of the outputs is sent to an internal transport stream decoder and the other is sent to the external bus. And a bus control device characterized in that the connection type can be flexibly changed. PCカードを装着可能なコネクタと、前記PCカードの信号を、システムバスの信号、あるいは、トランスポートデコーダのトランスポートストリーム信号、のいずれかの接続に選択的に切り替えるバススイッチの手段を備え、
前記コネクタを複数個備え、複数の前記コネクタの一つからの入力信号を、前記システムバスの信号、あるいは、前記トランスポートデコーダの前記トランスポートストリーム信号に接続出来る手段を備えたことを特徴とするバス制御装置。
A connector capable of mounting a PC card, and a bus switch means for selectively switching a signal of the PC card to a connection of a system bus signal or a transport stream signal of a transport decoder;
A plurality of the connectors are provided, and means for connecting an input signal from one of the connectors to the system bus signal or the transport stream signal of the transport decoder is provided. Bus control device.
JP2001399150A 2001-12-28 2001-12-28 Bus control device Expired - Fee Related JP3733064B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001399150A JP3733064B2 (en) 2001-12-28 2001-12-28 Bus control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001399150A JP3733064B2 (en) 2001-12-28 2001-12-28 Bus control device

Publications (2)

Publication Number Publication Date
JP2003196231A JP2003196231A (en) 2003-07-11
JP3733064B2 true JP3733064B2 (en) 2006-01-11

Family

ID=27604300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001399150A Expired - Fee Related JP3733064B2 (en) 2001-12-28 2001-12-28 Bus control device

Country Status (1)

Country Link
JP (1) JP3733064B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033608A (en) * 2004-07-20 2006-02-02 Zentek Technology Japan Inc Digital tv broadcast viewing system to be mounted on computer
JP2006195689A (en) * 2005-01-13 2006-07-27 Hitachi Ltd Mobile station apparatus for narrow area communication system
JP5058890B2 (en) * 2008-06-13 2012-10-24 キヤノン株式会社 Bus control device

Also Published As

Publication number Publication date
JP2003196231A (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US6138196A (en) Communication system for providing digital data transfer, electronic equipment for transferring data using the communication system, and an interface control device
US20040252246A1 (en) TV signal receiving module and portable computer having the same
JP3249334B2 (en) Digital interface device and digital interface method
EP0867812A1 (en) Method of switching video source transferred by using zv port, and computer system using the method
JP2000032016A (en) Digital signal receiver, network and transport stream transmitting method
JP2000358033A (en) Data communication system and data communication method
US12182042B2 (en) Transmission device, reception device, and communication system
EP0825784A2 (en) Apparatus and method for transmitting data
US6144411A (en) Image processing apparatus with format conversion capabilities
US6976267B1 (en) Method and apparatus for controlling connections between devices
US6826776B1 (en) Method and apparatus for determining signal path
US6868096B1 (en) Data multiplexing apparatus having single external memory
JP3733064B2 (en) Bus control device
JPH10126426A (en) Interface control device, electronic device, and communication system
JP4079532B2 (en) Interface, connection method, interface device, and integrated circuit
KR20030033063A (en) Integrated circuit having a programmable address in an i2c environment
US7400628B2 (en) Data processing circuit
JP2003087671A (en) Digital AV apparatus connected by digital AV transmission line and control method thereof
JP3642142B2 (en) Video processing device
JP4073312B2 (en) Serial compression bus interface circuit and method for sending serial compressed data
CN100388776C (en) digital video storage device and method for storing digital video data
WO2007075000A1 (en) Imaging device and method for transferring image signal
JP4631599B2 (en) Digital television receiver connected to IEEE 1394 serial bus, and target device connected to IEEE 1394 serial bus
JPH08234931A (en) Computer with PCMCIA as video interface
US20050036508A1 (en) Method and system for a multi-channel audio interconnect bus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051014

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20051213

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees