JP3733920B2

JP3733920B2 - Wireless terminal device with position detection function

Info

Publication number: JP3733920B2
Application number: JP2002071206A
Authority: JP
Inventors: 裕丈石井; 克彦恒原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-03-15
Filing date: 2002-03-15
Publication date: 2006-01-11
Anticipated expiration: 2022-03-15
Also published as: JP2003273778A

Description

【０００１】
【発明の属する技術分野】
本発明は無線信号を使用して現在位置を測定する無線端末装置に関し、とくに高速で現在位置を計算するとともに、位置計算に必要な半導体素子のチップ面積を小さくすることができる無線端末装置に関する。
【０００２】
【従来の技術】
移動通信システムにおいて、基地局から送信される信号を利用して移動端末（無線端末装置）の位置を検出する技術が提案されている。例えば、特開平７−１８１２４２号公報には、符号分割多元接続（CDMA:Code Division Multiple Access）システムにおいて、各基地局の位置と各基地局から端末機へ送信される信号の伝搬遅延時間差とを用いて移動端末の位置を測定する技術が提案されている。
【０００３】
また、遠近問題が発生する地域においても移動端末の現在位置を正確かつ高速に計算する方法も提案されている（特開２００１−１６６０２６号公報）。
【０００４】
ここで遠近問題について簡単に説明する。移動端末が複数の基地局からの信号を受信するとき、移動端末から各基地局までの距離は同一にはならず、基地局から移動端末に到達する信号の強度は基地局毎に異なるものとなる。例えば、移動端末がある基地局の直近に位置する場合には、当該直近に存在する基地局からの信号が強すぎて、当該基地局からの信号による干渉のために、その他の基地局からの信号の受信品質が著しく劣化するいわゆる遠近問題が発生する。この遠近問題が発生した場合、移動端末は位置計算に必要な数の基地局からの信号を受信することができなくなる。すなわち、遠近問題が発生する地域において、移動端末は正確に現在位置を計算することができなくなる。
【０００５】
【発明が解決しようとする課題】
遠近問題を解決し、さらに複数の基地局に対する遅延プロファイルを並列に作成する手段を用いたアイデアもある。本発明の共同発明者らは、先に特願２００１−３９９９７９号として当該アイデアを出願した。
【０００６】
図９を用いて、遠近問題を解決し、さらに複数の基地局に対する遅延プロファイルを並列に作成する手段を用いたアイデアについて説明する。
【０００７】
信号受信部２０２は、フィルタ、ミキサ、復調器、ＡＤ(Analog Digital)変換器等により構成され、アンテナ１０で受信された基地局からの信号は信号受信部２０２により、帯域制限、周波数ダウンコンバート、復調（例えばＱＰＳＫ復調）、アナログ−デジタル変換の処理が施され、ベースバンドデジタル受信信号となる。信号受信部２０の出力であるベースバンドデジタル受信信号は遅延プロファイル作成部３０１〜３０Ｎに入力される。
【０００８】
遅延プロファイル作成部３０１〜３０Ｎは、例えば、マッチドフィルタを用いて構成されており、受信信号と拡散符号系列との相関値を受信タイミング毎に演算し、各受信タイミングにおける受信信号と拡散符号系列との相関値に応じた値を示す遅延プロファイルを作成する。遅延プロファイル作成部３０１〜３０Ｎで作成された遅延プロファイルは、それぞれ遅延プロファイルメモリ３１１〜３１Ｎへ書き込まれ、保持される。この遅延プロファイルメモリ３１１〜３１Ｎは、遅延プロファイル作成部３０１〜３０Ｎに対して一対一に設けられている。遅延プロファイルメモリ３１１〜３１Ｎへ書き込まれた遅延プロファイルは、遅延プロファイルメモリ制御部３２０を介して、干渉キャンセル判定部３３０及び位置計算部３７０によって読み出されて、干渉キャンセル判定部３３０及び位置計算部３７０に入力される。遅延プロファイルメモリ制御部３２０は、位置計算部３７０、干渉キャンセル判定部３３０及び加算器３６０が、共通のアドレス空間を持つ一つのメモリとして扱うことができるようにアドレスデコードを行う。
【０００９】
干渉キャンセル判定部３３０は、遅延プロファイルメモリ３１１〜３１Ｎに記憶されている遅延プロファイルを用いて、遅延プロファイルの同相成分と直交成分とを抽出して遅延プロファイル電力値を得る。そして、遅延プロファイル電力値と閾値とを比較し、干渉キャンセルが必要か否かを判定する。
【００１０】
遅延プロファイルレプリカ作成部３４０は、干渉キャンセル判定部３３０によって干渉キャンセルを実施する必要があると判定されたタイミングの信号が、他のタイミングで相関値演算を行った結果に対して与える干渉を推定し出力する。すなわち、干渉を除去するための遅延プロファイルのレプリカを作成する。
【００１１】
相関値メモリ３５０は、所定の拡散率を周期とする拡散符号系列の相関値を格納している。
【００１２】
加算器３６０は、遅延プロファイルメモリ３１１〜３１Ｎから遅延プロファイルを読み出し、この遅延プロファイルから、遅延プロファイルレプリカ作成部３４０が算出した遅延プロファイルのレプリカを減算し、干渉が除去された遅延プロファイルを作成して、再度遅延プロファイルメモリ３１１〜３１Ｎに書込む。
【００１３】
位置計算部３７０は、ＣＰＵ及びメモリ等の演算に必要な素子で構成され、メモリに記憶されたソフトウェアに従って、遅延プロファイルメモリ３１１〜３１Ｎに保持されている遅延プロファイルを用いて位置計算に必要な処理を行い、移動端末の現在位置を計算する。
【００１４】
このように図９の技術では、複数の遅延プロファイル作成部３０１〜３０Ｎを備えたので、遅延プロファイル作成を並列に処理することができ、干渉をキャンセルしながら位置測定に要する時間を短縮することができる。
しかし、一方、遅延プロファイル作成部３０１〜３０Ｎにおいて、遅延プロファイルを並列に作成するのに必要な数だけ用意する必要があり、回路規模が大きくなるという課題がある。半導体素子で構成する場合、半導体素子のチップ面積が大きくなるという問題も生じる。
【００１５】
【課題を解決するための手段】
上記の問題を解決するために、複数の無線局から送信された信号を受信して、現在位置を計算する無線端末装置であって、受信信号から干渉成分を除去する干渉除去手段と、各々対応する符号を用いて、干渉成分が除去された複数の受信信号の遅延プロファイルを時多重処理により作成する遅延プロファイル作成手段と、遅延プロファイルを用いて受信点の位置を計算する位置計算手段と、を備える無線端末装置を提案した。
【００１６】
さらに具体的には、無線局から送信された信号を受信し、帯域制限、周波数ダウンコンバート、および、アナログ−デジタル変換を行う信号受信部を有し、遅延プロファイル作成手段は、信号受信部からの信号を用いて遅延プロファイルを作成し、かつ、信号受信部におけるアナログ−デジタル変換に用いたクロック信号に比べて高速なクロックを用いた時多重処理により遅延プロファイルを得ることを特徴とする。
【００１７】
信号受信部におけるアナログ−デジタル変換に用いるクロック信号と、遅延プロファイル作成手段で用いるクロック信号は非同期であることが、好適である。さらに、遅延プロファイル作成手段は複数かつ並列に設けることもできる。これらの機能は、無線端末装置に実装する、半導体装置として形成することができる。
【００１８】
【発明の実施の形態】
本発明をTIA/EIA/IS-95用の移動通信システムに適用する場合の実施の形態について図面を参照して説明する。
【００１９】
本発明における第１の実施の形態を説明する。
【００２０】
図１に本発明を採用した移動端末を示す。なお、図１では音声移動端末を例にして説明してある。なお、本発明は音声移動端末に限らず、データ移動端末等にも適用できる。
【００２１】
移動端末１は、アンテナ１０、ＲＦ部２０、信号送信部２０１、信号受信部２０２、水晶発振器２１、位置検出部３０、水晶発振器３１、ベースバンド信号処理部４０、ＣＰＵ５０、スピーカ６０、マイク７０から構成される。
【００２２】
なお、本図において、図９の移動端末の構成と同一の機能を持つ構成には同一の符号を付してある。
【００２３】
アンテナ１０で受信された基地局からの信号はＲＦ部２０内の信号受信（ＲＸ）部２０２に入力される。信号受信部２０２は、フィルタ、ミキサ、復調器、ＡＤ(Analog Digital)変換器等から構成される。
【００２４】
アンテナ１０で受信された基地局からの信号は、信号受信部２０により、帯域制限、周波数ダウンコンバート、復調（例えばＱＰＳＫ復調）、アナログ−デジタル変換の処理が施され、ベースバンドデジタル受信信号ＲＸＩ、ＲＸＱとなる。ベースバンドデジタル受信信号ＲＸＩ、ＲＸＱを得るためのアナログ−デジタル変換に使用されるクロック信号ＣＬＫ１は、水晶発振器２１の出力をもとに生成されたクロック信号とする。従って、アナログ−デジタル変換に使用されるクロック信号ＣＬＫ１と水晶発振器２１の発振周波数は同期している。一般にＣＬＫ１は拡散符号におけるチップレートの４〜８倍速い速度を持つオーバサンプリング周波数が用いられるが、本実施の形態では動作を分かり易く説明するために１倍オーバサンプリング周波数を例にして説明を行う。
【００２５】
信号受信部２０２の出力であるベースバンドデジタル受信信号ＲＸＩ、ＲＸＱ及びＣＬＫ１は、ベースバンド信号処理部４０及び位置検出部３０にそれぞれ入力される。
【００２６】
ベースバンド信号処理部４０に入力されたベースバンドデジタル受信信号ＲＸＩ、ＲＸＱは、逆拡散、誤り訂正復号等の処理が施され、ＣＰＵを介してスピーカ６０から音声として出力される。また、マイク７０により入力された音声はＣＰＵを介して、ベースバンド信号処理部４０により誤り訂正符号化、拡散等の処理が施され、ベースバンドデジタル送信信号ＴＸＩ、ＴＸＱとなり、ＲＦ部内の信号送信（ＴＸ）部２０１に入力される。信号送信部２０１は、ＤＡ(Digital Analog)変換器、変調器、ミキサ、フィルタから構成され、ベースバンドデジタル送信信号ＴＸＩ、ＴＸＱは信号送信部２０１により、アナログ−デジタル変換、変調（例えばＱＰＳＫ変調）、周波数アップコンバート、帯域制限の処理が施され、アンテナ１０から送信される。
【００２７】
一方、位置検出部３０に入力されたベースバンドデジタル受信信号ＲＸＩ、ＲＸＱは、遅延プロファイル作成、干渉キャンセル、位置計算の処理が施され、移動端末の現在位置を検出するために用いられる。
【００２８】
位置検出部３０ではベースバンドデジタル受信信号ＲＸＩ、ＲＸＱのアナログ−デジタル変換に使用されたクロック信号ＣＬＫ１と水晶発振器３１の出力であるクロック信号ＣＬＫ２の双方を用いて位置検出を行う。
【００２９】
なお、クロック信号ＣＬＫ１とクロック信号ＣＬＫ２は非同期で良い点が本発明の特徴の１つである。
【００３０】
なお、図１では位置検出部３０を移動端末１の内蔵機能として図示してあるが、移動端末１に装着可能な外部装置でも構わない。
【００３１】
図２を用いて位置検出部３０の詳細を説明する。ここで示されるのは、複数の無線局から送信された信号を受信して、現在位置を計算する無線端末装置であって、無線端末装置は複数の無線局から送信された信号を帯域制限、周波数ダウンコンバート、アナログ−デジタル変換を司る信号受信部２０２にて受信し、信号受信部２０２からの受信信号を用いて複数の無線局に対する遅延プロファイルを作成するにあたり、前記アナログ−デジタル変換に用いたクロック信号に比べて高速なクロック信号を用いて、時多重処理による遅延プロファイル作成手段３８１を採用する構成である。
【００３２】
なお、前記アナログ−デジタル変換に用いたクロック信号と時多重処理に用いるクロック信号は非同期で良い。
【００３３】
位置検出部３０は遅延プロファイル作成部３８１、遅延プロファイルメモリ３１１、３１２、３１８、遅延プロファイルメモリ制御部３２０、干渉キャンセル判定部３３０、遅延プロファイルレプリカ作成部３４０、相関値メモリ３５０、加算器３６０、位置計算部３７０から構成される。
【００３４】
信号受信部２０２の出力であるベースバンドデジタル受信信号ＲＸＩ、ＲＸＱ、ＣＬＫ１は時多重処理機能を備えた遅延プロファイル作成部３８１に入力される。
【００３５】
遅延プロファイル作成部に時多重処理機能を備えることが本発明のもう１つの特徴である。
【００３６】
ここでは、時多重数として８多重を例にして説明する。なお、ＣＬＫ２はＣＬＫ１の（時多重数＋１）倍以上の速度を持つ必要があり、ＣＬＫ２≧（９×ＣＬＫ１）の関係となる。
【００３７】
遅延プロファイル作成部３８１は、例えばマッチドフィルタにより構成されており、ベースバンドデジタル受信信号ＲＸＩ、ＲＸＱと拡散符号系列との相関値を受信タイミング毎に演算し、各受信タイミングにおける受信信号と拡散符号系列との相関に応じた遅延プロファイルを作成する。
【００３８】
本発明の遅延プロファイル作成部３８１は、時多重処理機能を備えているため、一度に複数の遅延プロファイルを作成することが可能である。ここでは、時多重数を８としているため、遅延プロファイル作成部３８１は８個の遅延プロファイルメモリ３１１〜３１８に対してそれぞれ出力することが可能となる。
【００３９】
次に時多重処理機能を備えた遅延プロファイル作成部３８１の詳細を説明する。
【００４０】
遅延プロファイル作成部３８１はシフトレジスタ３０１０、３０１１、相関器３０１２、３０１３、３０１４、３０１５、加算器３０１６、３０１７、ＰＮＩ（Pseudo Noise I）符号発生器３０１８、ＰＮＱ符号発生器３０１９から構成される。
【００４１】
ベースバンドデジタル受信信号ＲＸＩ、ＲＸＱはそれぞれ遅延プロファイル作成部３８１内のシフトレジスタ３０１０、３０１１に入力される。シフトレジスタ３０１０はベースバンドデジタル受信信号ＲＸＩをシフトしながら保持し、シフトレジスタ３０１１はベースバンドデジタル受信信号ＲＸＱをシフトしながら保持する。ここで、シフトレジスタの段数は６４段とし、シフトレジスタ３０１０は、ベースバンドデジタル受信信号ＲＸＩを、ＣＬＫ１のタイミングでシフトしながら、６４bitパラレル信号ＲＸＩ’を出力する機能を持つ。また、シフトレジスタ３０１１は、ベースバンドデジタル受信信号ＲＸＱを、ＣＬＫ１のタイミングでシフトしながら、６４bitパラレル信号ＲＸＱ’を出力する機能を持つ。
【００４２】
６４bitパラレル信号ＲＸＩ’は相関器３０１２、３０１３、６４bitパラレル信号ＲＸＱ’は３０１４、３０１５にそれぞれ入力される。
【００４３】
また、ＰＮＩ符号発生器３０１８の出力であるＰＮＩ符号系列は相関器３０１２、３０１４、ＰＮＱ符号発生器３０１９の出力であるＰＮＱ符号系列は相関器３０１３、３０１５にそれぞれ入力される。
【００４４】
相関器３０１２ではシフトレジスタ３０１１から出力される６４ｂｉｔのパラレル信号ＲＸＩ’と、ＰＮＩ符号発生器３０１８から出力されるＰＮＩ符号系列とを入力し、時多重処理にて８種類の受信タイミングに対する（ＲＸＩ’×ＰＮＩ）の相関値を得る。
【００４５】
相関器３０１３ではシフトレジスタ３０１１から出力される６４ｂｉｔのパラレル信号ＲＸＩ’と、ＰＮＱ符号発生器３０１９から出力されるＰＮＱ符号系列とを入力し、時多重処理にて８種類の受信タイミングに対する（ＲＸＩ’×ＰＮＱ）の相関値を得る。
【００４６】
相関器３０１４ではシフトレジスタ３０１０から出力される６４ｂｉｔのパラレル信号ＲＸＱ’と、ＰＮＩ符号発生器３０１８から出力されるＰＮＩ符号系列とを入力し、時多重処理にて８種類の受信タイミングに対する（ＲＸＱ’×ＰＮＩ）の相関値を得る。
【００４７】
相関器３０１５ではシフトレジスタ３０１０から出力される６４ｂｉｔのパラレル信号ＲＸＱ’と、ＰＮＱ符号発生器３０１９から出力されるＰＮＱ符号系列とを入力し、時多重処理にて８種類の受信タイミングに対する（ＲＸＱ’×ＰＮＱ）の相関値を得る。
【００４８】
相関器３０１２の出力である（ＲＸＩ’×ＰＮＩ）と、相関器３０１５の出力である（ＲＸＱ’×ＰＮＱ）を加算器３０１６により加算し、（ＲＸＩ’×ＰＮＩ）＋（ＲＸＱ’×ＰＮＱ）の演算値を遅延プロファイル作成部３８１のＯＵＴ１として出力する。
【００４９】
また、相関器３０１４の出力である（ＲＸＱ’×ＰＮＩ）から、相関器３０１３の出力である（ＲＸＩ’×ＰＮＱ）を符号反転し、加算器３０１７により減算し、（ＲＸＱ’×ＰＮＩ）−（ＲＸＩ’×ＰＮＱ）の演算値を遅延プロファイル作成部３８１のＯＵＴ２として出力する。
【００５０】
次に本発明の特長である時多重処理機能を備えた相関器と、その相関器に適用するＰＮ符号発生器について詳細を説明する。
【００５１】
図４を用いてＰＮＩ符号発生器３０１８の構成を説明する。
ＰＮＩ符号発生器３０１８は、初期値レジスタ３０１８ａ、セレクタ３０１８ｂ、シフトレジスタ３０１８ｃ、乗算器（あるいはＥｘｃｌｕｓｉｖｅＯＲ回路）３０１８ｄから構成される。
【００５２】
なお、図４のＰＮＩ符号発生器３０１８は数式１の生成多項式に基づくものである。
【００５３】
【数１】

初期値レジスタ３０１８ａはシフトレジスタ３０１８ｃに与える８種類の初期値（１５bit）を保持する機能を持つ。セレクタ３０１８ｂにより８種類の初期値の中から１種類の初期値が選択され、ＰＮＩ符号発生器における内部状態の初期値としてシフトレジスタに与えられる。
【００５４】
シフトレジスタに所定の初期値が設定された後、シフトレジスタはＣＬＫ２のタイミングでシフトされる。シフトレジスタ最終出力は数式１に従うｂｉｔ位置からの出力と乗算器３０１８ｄにより乗算され、その乗算した値がシフトレジスタ初段入力に巡回される。シフトレジスタ最終出力がＰＮＩ符号としてＰＮＩ符合発生器３０１８から出力される。
【００５５】
シフトレジスタは１つの初期値に対し、ＣＬＫ２のタイミングで６４シフト行い、６４chipの符号系列を出力する。６４chipの符号系列を出力した後、セレクタ３０１８ｂにより異なる次の初期値が選択され、異なる符号系列を６４chip出力する。
【００５６】
以上の処理を８種類の初期値に対し繰り返し行い、６４chipの符号系列を８種類出力する。
【００５７】
ＰＮＱ符号発生器３０１９はＰＮＩ符号発生器３０１８と、生成多項式が異なるだけであり、基本構成は同じであるため説明を省く。
【００５８】
なお、ＰＮＱ符号発生器３０１９は数式２の生成多項式に基づくものである。
【００５９】
【数２】

図５に相関器３０１２の詳細を示す。相関器３０１２は６４入力加算器Σ３０１２ａ、ＰＮ符号選択部３０１２ｂ、乗算器３０１２ｃから構成される。
【００６０】
なお、相関器３０１３、３０１４、３０１５は入力信号が異なるだけで構成は相関器３０１３と同じである。
【００６１】
相関器３０１２にはシフトレジスタ３０１１からの出力であるパラレル信号ＲＸＩ’と、ＰＮＩ符号発生器３０１８から出力されるＰＮＩ符号系列が入力される。
【００６２】
ＰＮ符号選択部３０１２ｂはＰＮＩ符号発生器３０１８から出力される６４chip長を持つ８種類のＰＮＩ符号系列を保持する機能を持ち、その中から１種類の６４chip長のＰＮＩ符号をパラレルに出力する。
【００６３】
図６にＰＮ符号選択部３０１２ｂの構成を示す。
【００６４】
ＰＮ符号選択部３０１２ｂはセレクタ３０１２ｂ１、レジスタ３０１２ｂ２、レジスタ３０１２ｂ３から構成される。
【００６５】
レジスタ３０１２ｂ３は６４×８bitの格納領域を持ち、ＰＮＩ符号発生器３０１８から出力される６４×８chip長のＰＮＩ符号系列は、一旦、レジスタ３０１２ｂ３に保持される。
【００６６】
６４×８chip長のＰＮＩ符号系列がレジスタ３０１２ｂ３にすべて保持されたタイミングで、レジスタ３０１２ｂ３に保持された６４×８chip長のＰＮＩ符号系列は、すべてレジスタ３０１２ｂ２に転送される。レジスタ３０１２ｂ２は８bitレジスタが６４個存在するレジスタ群を構成しており、８種類の６４chip長ＰＮＩ符号系列をＣ０００〜Ｃ０６３、Ｃ１００〜Ｃ１６３、Ｃ２００〜Ｃ２６３、Ｃ３００〜Ｃ３６３、Ｃ４００〜Ｃ４６３、Ｃ５００〜Ｃ５６３、Ｃ６００〜Ｃ６６３、Ｃ７００〜Ｃ７６３とした場合、レジスタ３０１２ｂ２にはＣ０００〜Ｃ７００、Ｃ００１〜Ｃ７０１、・・・、Ｃ０６２〜Ｃ７６２、Ｃ０６３〜Ｃ７６３に並べ替えて転送される。
【００６７】
セレクタ３０１２ｂ１ではレジスタ３０１２ｂ２に保持された８種類のＰＮＩ符号からＣＬＫ１の立ち上がりタイミングで選択を開始し、ＣＬＫ２の立ち上がりタイミングで選択切替えする機能を持つ。
【００６８】
図５と図７を用いて時多重処理による相関器の動作について説明する。
【００６９】
図５の相関器３０１２はシフトレジスタ３０１１から出力される６４ｂｉｔのパラレル信号ＲＸＩ’と、ＰＮＩ符号発生器３０１８から出力される６４chipのＰＮＩ符号系列とを、乗算器３０１２ｃと６４入力加算器Σ３０１２ａを用いて積和演算を行い（ＲＸＩ’×ＰＮＩ）の相関値を得る。
【００７０】
図７は相関器３０１２の動作を示すタイミングチャートである。
図７を見て分かるようにＲＸＩ’がＣＬＫ１の立ち上がりタイミングでデータが切替わっているのに対し、ＰＮＩ符号系列Ｃ０〜Ｃ６３はＣＬＫ２の立ち上がりタイミングで高速に符号が切替わっている。
【００７１】
ＰＮＩ符号系列Ｃ０〜Ｃ６３はＣＬＫ１の立ち上がりタイミングで選択が開始され、ＣＬＫ２の立ち上がりタイミングで８種類の選択切替えを行う。従って、６４入力加算器Σ３０１２ａの出力、すなわち、相関器３０２１の出力ＯＵＴは、ＣＬＫ１の１周期内に８種類の相関値を出力することになる。
【００７２】
図３は本発明の遅延プロファイル作成部の構成図である。
【００７３】
以上の時多重処理による相関演算を図３に示す相関器３０１３、３０１４、３０１５も同様に行う。
【００７４】
相関器３０１２、相関器３０１３、相関器３０１４、相関器３０１５の出力はぞれぞれ加算器３０１６、加算器３０１７に入力され、加算器３０１６からはＣＬＫ１の1周期内に８種類の（ＲＸＩ’×ＰＮＩ＋ＲＸＱ’×ＰＮＱ）、加算器３０１７からはＣＬＫ１の1周期内に８種類の（ＲＸＱ’×ＰＮＩ−ＲＸＩ’×ＰＮＱ）が出力される。
【００７５】
遅延プロファイル作成部３８１で作成された８種類の遅延プロファイルは、８個の遅延プロファイルメモリ３１１〜３１８へそれぞれ順に書き込まれ保持される。
【００７６】
遅延プロファイルメモリ３１１〜３１８へ書き込まれた遅延プロファイルは、遅延プロファイルメモリ制御部３２０を介して、干渉キャンセル判定部３３０及び位置計算部３７０によって読み出されて、干渉キャンセル判定部３３０及び位置計算部３７０に入力される。遅延プロファイルメモリ制御部３２０は、干渉キャンセル判定部３３０、加算器３６０及び位置計算部３７０が、共通のアドレス空間を持つ一つのメモリとして扱うことができるようにアドレスデコードを行う。
【００７７】
干渉キャンセル判定部３３０は遅延プロファイルメモリ３１１〜３１８に記憶されている遅延プロファイルを用いて、遅延プロファイルの同相成分と直交成分とを抽出して遅延プロファイル電力値を得る。そして、遅延プロファイル電力値と所定の閾値とを比較し、干渉キャンセルが必要か否かを判定する。
【００７８】
遅延プロファイルレプリカ作成部３４０は干渉キャンセル判定部３３０によって干渉キャンセルを実施する必要があると判定された受信タイミングの信号が、他の受信タイミングで相関値演算を行った結果に対して与える干渉を推定し出力する。すなわち、干渉を除去するための遅延プロファイルのレプリカを作成する。
【００７９】
相関値メモリ３５０は所定の拡散率を周期とする拡散符号系列分の相関値を格納している。
【００８０】
加算器３６０は遅延プロファイルメモリ３１１〜３１８から遅延プロファイルを読み出し、この遅延プロファイルから、遅延プロファイルレプリカ作成部３４０が算出した遅延プロファイルのレプリカを減算し、干渉が除去された遅延プロファイルを、再度、遅延プロファイルメモリ３１１〜３１８に書込む。
【００８１】
位置計算部３７０は、演算に必要なプロセッサ及びメモリ等の素子から構成され、メモリに記憶されたソフトウェアに従って、遅延プロファイルメモリ３１１〜３１８に保持されている８種類の遅延プロファイルを用いて位置計算に必要な処理を行い、移動端末の現在位置を計算する。
【００８２】
なお、本実施の形態は８時多重を例にして本実施の形態を説明したが、８以外の時多重数を取り得ることが可能であることは言うまでもない。
【００８３】
本発明における第２の実施の形態を説明する。
【００８４】
第２の実施の形態における移動端末の基本構成は図１と同じであるため説明を省く。
【００８５】
図９を用いて第２の実施の形態の特徴である位置検出部３０について説明する。
【００８６】
位置検出部３０は遅延プロファイル作成部３８１、３８２、３８３、遅延プロファイルメモリ３１１１〜３１１８、３１２１〜３１２８、３１３１〜３１３８、遅延プロファイルメモリ制御部３２０、干渉キャンセル判定部３３０、遅延プロファイルレプリカ作成部３４０、相関値メモリ３５０、加算器３６０、位置計算部３７０から構成される。
【００８７】
信号受信部２０２の出力であるベースバンドデジタル受信信号ＲＸＩ、ＲＸＱ、ＣＬＫ１は時多重処理機能を備えた遅延プロファイル作成部３８１、３８２、３８３に入力される。
【００８８】
ここでは、時多重数として８多重を例にして説明する。なお、ＣＬＫ２はＣＬＫ１の（時多重数＋１）倍以上の速度を持ち、ＣＬＫ２≧（９×ＣＬＫ１）の関係となる。
【００８９】
遅延プロファイル作成部３８１、３８２、３８３は図３と同じ構成のものであり、マッチドフィルタにより構成されている。
【００９０】
遅延プロファイル作成部３８１、３８２、３８３はベースバンドデジタル受信信号ＲＸＩ、ＲＸＱと拡散符号系列との相関値を受信タイミング毎に演算し、各受信タイミングにおける受信信号と拡散符号系列との相関に応じた遅延プロファイルを作成する。
【００９１】
遅延プロファイル作成部３８１、３８２、３８３は、時多重処理機能を備えているため、一度に複数の遅延プロファイルを作成することが可能である。ここでは、時多重数を８としているため、遅延プロファイル作成部３８１は８個の遅延プロファイルメモリ３１１１〜３１１８、遅延プロファイル作成部３８２は８個の遅延プロファイルメモリ３１２１〜３１２８、遅延プロファイル作成部３８３は８個の遅延プロファイルメモリ３１３１〜３１３８に対してそれぞれ出力することが可能となり、合計２４種類の遅延プロファイルを作成することが可能となる。
【００９２】
時多重処理を備えた遅延プロファイル作成部を並列に設けてより多数の遅延プロファイルを作成することが本実施の形態の特徴である。
【００９３】
遅延プロファイル作成部３８１で作成された８種類の遅延プロファイルは８個の遅延プロファイルメモリ３１１１〜３１１８、遅延プロファイル作成部３８２で作成された８種類の遅延プロファイルは８個の遅延プロファイルメモリ３１２１〜３１２８、遅延プロファイル作成部３８３で作成された８種類の遅延プロファイルは８個の遅延プロファイルメモリ３１３１〜３１３８へそれぞれ順に書き込まれ保持される。
【００９４】
遅延プロファイルメモリ３１１１〜３１１８、３１２１〜３１２８、３１３１〜３１３８へ書き込まれた２４種類の遅延プロファイルは、遅延プロファイルメモリ制御部３２０を介して、干渉キャンセル判定部３３０及び位置計算部３７０によって読み出されて、干渉キャンセル判定部３３０及び位置計算部３７０に入力される。遅延プロファイルメモリ制御部３２０は、干渉キャンセル判定部３３０、加算器３６０及び位置計算部３７０が、共通のアドレス空間を持つ一つのメモリとして扱うことができるようにアドレスデコードを行う。
【００９５】
干渉キャンセル判定部３３０は遅延プロファイルメモリ３１１１〜３１１８、３１２１〜３１２８、３１３１〜３１３８に記憶されている２４種類の遅延プロファイルを用いて、遅延プロファイルの同相成分と直交成分とを抽出して遅延プロファイル電力値を得る。そして、遅延プロファイル電力値と所定の閾値とを比較し、干渉キャンセルが必要か否かを判定する。
【００９６】
遅延プロファイルレプリカ作成部３４０は、干渉キャンセル判定部３３０によって干渉キャンセルを実施する必要があると判定された受信タイミングの信号が、他の受信タイミングで相関値演算を行った結果に対して与える干渉を推定し出力する。すなわち、干渉を除去するための遅延プロファイルのレプリカを作成する。
【００９７】
相関値メモリ３５０は所定の拡散率を周期とする拡散符号系列分の相関値を格納している。
【００９８】
加算器３６０は遅延プロファイルメモリ３１１１〜３１１８、３１２１〜３１２８、３１３１〜３１３８から遅延プロファイルを読み出し、この遅延プロファイルから、遅延プロファイルレプリカ作成部３４０が算出した遅延プロファイルのレプリカを減算し、干渉が除去された遅延プロファイルを、再度、遅延プロファイルメモリ３１１１〜３１１８、３１２１〜３１２８、３１３１〜３１３８に書込む。
【００９９】
位置計算部３７０は、演算に必要なプロセッサ及びメモリ等の素子から構成され、メモリに記憶されたソフトウェアに従って、遅延プロファイルメモリ３１１１〜３１１８、３１２１〜３１２８、３１３１〜３１３８に保持されている２４種類の遅延プロファイルを用いて位置計算に必要な処理を行い、移動端末の現在位置を計算する。
【０１００】
なお、３並列、８時多重を例にして本実施の形態を説明したが、並列数、時多重数がそれ以外の数値を取り得ることが可能であることは言うまでもない。
【０１０１】
【発明の効果】
遅延プロファイル作成部に時多重処理を備えることにより、回路規模が削減でき、半導体素子のチップ面積が小さくできる。また、遅延プロファイル作成部を時多重処理するにあたり、時多重処理に用いるクロック信号はアナログ−デジタル変換に用いたクロック信号とは非同期で良いため、位置検出部においてＰＬＬ回路が不要となり、部品総数、調整工数の削減が行える。
【０１０２】
また、第２の実施の形態で示したように時多重処理機能を備えた遅延プロファイル作成部及び遅延プロファイルメモリを並列に複数個設けた構成とすることにより、より多数の遅延プロファイルが作成することが可能となり、高精度な移動端末の現在位置を計算することが可能となる。
【図面の簡単な説明】
【図１】本発明の移動端末の全体構成図である。
【図２】本発明の移動端末における位置検出部の構成図である。
【図３】本発明の遅延プロファイル作成部の構成図である。
【図４】本発明のＰＮＩ符号発生器の構成図である。
【図５】本発明の相関器の構成図である。
【図６】本発明のＰＮ符号選択部の構成図である。
【図７】本発明の相関器の動作を示すタイミングチャートである。
【図８】本発明の移動端末における位置検出部の構成図である。
【図９】従来例の移動端末における位置検出部の構成図である。
【符号の説明】
１…無線端末装置、１０…アンテナ、２０…ＲＦ部、２１…水晶発振器、３０…位置検出部、３１…水晶発振器、４０…ベースバンド信号処理部、５０…ＣＰＵ、６０…スピーカ、７０…マイク、２０１…信号送信部、２０２…信号受信部、３０１、３０２、３０Ｎ…遅延プロファイル作成部、３１１、３１２〜３１８、３１Ｎ…遅延プロファイルメモリ、３２０…遅延プロファイルメモリ制御部、３３０…干渉キャンセル判定部、３４０…遅延プロファイルレプリカ作成部、３５０…相関値メモリ、３６０…加算器、３７０…位置計算部、３８１、３８２、３８３…遅延プロファイル作成部、３０１０、３０１１…シフトレジスタ、３０１２、３０１３、３０１４、３０１５…相関器、３０１６…加算器、３０１７…減算器、３０１８…ＰＮＩ符号発生器、３０１９…ＰＮＱ符号発生器、３０１２ａ…６４入力加算器、３０１２ｂ…ＰＮ符号選択部、３０１２ｃ…乗算器、３０１８ａ…レジスタ、３０１８ｂ…セレクタ、３０１８ｃ…シフトレジスタ、３０１８ｄ…乗算器、３０１２ｂ１…セレクタ、３０１２ｂ２…レジスタ、３０１２ｂ３…レジスタ、３１１１〜３１１８…遅延プロファイルメモリ、３１２１〜３１２８…遅延プロファイルメモリ、３１３１〜３１３８…遅延プロファイルメモリ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wireless terminal device that measures a current position using a wireless signal, and more particularly to a wireless terminal device that can calculate a current position at high speed and reduce a chip area of a semiconductor element required for position calculation.
[0002]
[Prior art]
In a mobile communication system, a technique for detecting the position of a mobile terminal (wireless terminal apparatus) using a signal transmitted from a base station has been proposed. For example, in Japanese Patent Laid-Open No. 7-181242, in a code division multiple access (CDMA) system, a position of each base station and a propagation delay time difference of a signal transmitted from each base station to a terminal are calculated. Techniques have been proposed for using and measuring the position of a mobile terminal.
[0003]
In addition, a method of calculating the current position of a mobile terminal accurately and at high speed even in an area where a perspective problem occurs has been proposed (Japanese Patent Laid-Open No. 2001-166026).
[0004]
Here, the perspective problem will be briefly described. When a mobile terminal receives signals from a plurality of base stations, the distance from the mobile terminal to each base station is not the same, and the strength of the signal reaching the mobile terminal from the base station is different for each base station. Become. For example, when a mobile terminal is located in the immediate vicinity of a base station, the signal from the base station existing in the immediate vicinity is too strong, and interference from the signal from the base station causes interference from other base stations. A so-called perspective problem occurs in which the reception quality of the signal is significantly degraded. When this perspective problem occurs, the mobile terminal cannot receive signals from the number of base stations necessary for position calculation. That is, the mobile terminal cannot accurately calculate the current position in an area where the perspective problem occurs.
[0005]
[Problems to be solved by the invention]
There is also an idea that uses means for solving the perspective problem and creating delay profiles for a plurality of base stations in parallel. The joint inventors of the present invention previously filed the idea as Japanese Patent Application No. 2001-399979.
[0006]
The idea using the means for solving the perspective problem and creating delay profiles for a plurality of base stations in parallel will be described with reference to FIG.
[0007]
The signal receiving unit 202 includes a filter, a mixer, a demodulator, an AD (Analog Digital) converter, and the like. A signal from the base station received by the antenna 10 is subjected to band limitation, frequency down-conversion, Demodulation (for example, QPSK demodulation) and analog-to-digital conversion are performed to obtain a baseband digital received signal. The baseband digital reception signal that is the output of the signal reception unit 20 is input to the delay profile creation units 301 to 30N.
[0008]
The delay profile creation units 301 to 30N are configured using, for example, a matched filter, calculate a correlation value between the received signal and the spread code sequence for each reception timing, and receive the received signal and the spread code sequence at each reception timing. A delay profile indicating a value corresponding to the correlation value is created. The delay profiles created by the delay profile creation units 301 to 30N are written and held in the delay profile memories 311 to 31N, respectively. The delay profile memories 311 to 31N are provided on a one-to-one basis with respect to the delay profile creation units 301 to 30N. The delay profiles written in the delay profile memories 311 to 31N are read by the interference cancellation determination unit 330 and the position calculation unit 370 via the delay profile memory control unit 320, and the interference cancellation determination unit 330 and the position calculation unit 370 are read out. Is input. The delay profile memory control unit 320 performs address decoding so that the position calculation unit 370, the interference cancellation determination unit 330, and the adder 360 can be handled as one memory having a common address space.
[0009]
The interference cancellation determination unit 330 uses the delay profiles stored in the delay profile memories 311 to 31N to extract the in-phase component and the quadrature component of the delay profile to obtain a delay profile power value. Then, the delay profile power value is compared with a threshold value to determine whether interference cancellation is necessary.
[0010]
The delay profile replica creation unit 340 estimates the interference that the signal at the timing at which the interference cancellation determination unit 330 determines that the interference cancellation needs to be performed on the result of the correlation value calculation at another timing. Output. That is, a replica of a delay profile for removing interference is created.
[0011]
Correlation value memory 350 stores a correlation value of a spreading code sequence having a predetermined spreading factor as a period.
[0012]
The adder 360 reads the delay profile from the delay profile memories 311 to 31N, subtracts the replica of the delay profile calculated by the delay profile replica creation unit 340 from the delay profile, and creates a delay profile from which interference is removed. Then, it is written again in the delay profile memories 311 to 31N.
[0013]
The position calculation unit 370 is composed of elements necessary for operations such as a CPU and a memory, and performs processing necessary for position calculation using delay profiles held in the delay profile memories 311 to 31N according to software stored in the memory. To calculate the current location of the mobile terminal.
[0014]
As described above, since the technique of FIG. 9 includes the plurality of delay profile creation units 301 to 30N, the delay profile creation can be processed in parallel, and the time required for position measurement can be shortened while canceling interference. it can.
However, on the other hand, in the delay profile creation units 301 to 30N, it is necessary to prepare as many delay profiles as necessary to create in parallel, and there is a problem that the circuit scale increases. When the semiconductor element is used, there is a problem that the chip area of the semiconductor element increases.
[0015]
[Means for Solving the Problems]
In order to solve the above-described problem, a wireless terminal device that receives signals transmitted from a plurality of wireless stations and calculates a current position, each of which corresponds to an interference removing unit that removes an interference component from the received signal. A delay profile creating means for creating a delay profile of a plurality of received signals from which interference components are removed by time multiplexing processing, and a position calculating means for calculating the position of the reception point using the delay profile. Proposed wireless terminal equipment.
[0016]
More specifically, it has a signal receiving unit that receives a signal transmitted from a radio station and performs band limitation, frequency down-conversion, and analog-digital conversion, and the delay profile creating means receives the signal from the signal receiving unit. A delay profile is created using a signal, and a delay profile is obtained by time multiplexing processing using a clock that is faster than a clock signal used for analog-digital conversion in a signal receiving unit.
[0017]
It is preferable that the clock signal used for analog-digital conversion in the signal receiving unit and the clock signal used in the delay profile creating means are asynchronous. Further, a plurality of delay profile creation means can be provided in parallel. These functions can be formed as a semiconductor device mounted on a wireless terminal device.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment in the case where the present invention is applied to a mobile communication system for TIA / EIA / IS-95 will be described with reference to the drawings.
[0019]
A first embodiment of the present invention will be described.
[0020]
FIG. 1 shows a mobile terminal employing the present invention. In FIG. 1, a voice mobile terminal is described as an example. The present invention can be applied not only to voice mobile terminals but also to data mobile terminals.
[0021]
The mobile terminal 1 includes an antenna 10, an RF unit 20, a signal transmission unit 201, a signal reception unit 202, a crystal oscillator 21, a position detection unit 30, a crystal oscillator 31, a baseband signal processing unit 40, a CPU 50, a speaker 60, and a microphone 70. Composed.
[0022]
In this figure, components having the same functions as those of the mobile terminal in FIG.
[0023]
A signal from the base station received by the antenna 10 is input to a signal reception (RX) unit 202 in the RF unit 20. The signal receiving unit 202 includes a filter, a mixer, a demodulator, an AD (Analog Digital) converter, and the like.
[0024]
A signal from the base station received by the antenna 10 is subjected to band limiting, frequency down-conversion, demodulation (for example, QPSK demodulation), and analog-digital conversion by the signal receiving unit 20, and a baseband digital received signal RXI, RXQ. The clock signal CLK1 used for analog-digital conversion for obtaining the baseband digital reception signals RXI and RXQ is a clock signal generated based on the output of the crystal oscillator 21. Therefore, the clock signal CLK1 used for analog-digital conversion and the oscillation frequency of the crystal oscillator 21 are synchronized. In general, an oversampling frequency having a speed 4 to 8 times faster than the chip rate in the spread code is used for CLK1, but in this embodiment, the operation will be described with an example of a 1-time oversampling frequency for easy understanding. .
[0025]
Baseband digital reception signals RXI, RXQ, and CLK1 that are outputs of the signal reception unit 202 are input to the baseband signal processing unit 40 and the position detection unit 30, respectively.
[0026]
The baseband digital reception signals RXI and RXQ input to the baseband signal processing unit 40 are subjected to processing such as despreading and error correction decoding, and are output as sound from the speaker 60 via the CPU. Further, the sound input from the microphone 70 is subjected to processing such as error correction coding and spreading by the baseband signal processing unit 40 via the CPU, and becomes baseband digital transmission signals TXI and TXQ, which are transmitted in the RF unit. Input to (TX) unit 201. The signal transmission unit 201 includes a DA (Digital Analog) converter, a modulator, a mixer, and a filter, and the baseband digital transmission signals TXI and TXQ are converted from analog to digital by the signal transmission unit 201 and modulated (for example, QPSK modulation). , Frequency up-conversion and band limitation processing are performed and transmitted from the antenna 10.
[0027]
On the other hand, the baseband digital reception signals RXI and RXQ input to the position detection unit 30 are subjected to delay profile creation, interference cancellation, and position calculation, and are used to detect the current position of the mobile terminal.
[0028]
The position detection unit 30 performs position detection using both the clock signal CLK1 used for analog-to-digital conversion of the baseband digital reception signals RXI and RXQ and the clock signal CLK2 output from the crystal oscillator 31.
[0029]
Note that one feature of the present invention is that the clock signal CLK1 and the clock signal CLK2 may be asynchronous.
[0030]
In FIG. 1, the position detection unit 30 is illustrated as a built-in function of the mobile terminal 1, but an external device that can be attached to the mobile terminal 1 may be used.
[0031]
Details of the position detection unit 30 will be described with reference to FIG. Shown here is a wireless terminal device that receives signals transmitted from a plurality of wireless stations and calculates the current position, where the wireless terminal device limits the band of the signals transmitted from the plurality of wireless stations, Received by the signal receiving unit 202 that controls frequency down-conversion and analog-digital conversion, and used for the analog-digital conversion in creating delay profiles for a plurality of wireless stations using the received signals from the signal receiving unit 202 In this configuration, a delay profile creating means 381 using time-multiplexing processing is employed using a clock signal that is faster than the clock signal.
[0032]
The clock signal used for the analog-digital conversion and the clock signal used for the time multiplexing process may be asynchronous.
[0033]
The position detection unit 30 includes a delay profile creation unit 381,

delay profile memories

311, 312, and 318, a delay profile memory control unit 320, an interference cancellation determination unit 330, a delay profile replica creation unit 340, a correlation value memory 350, an adder 360, a position The calculation unit 370 is configured.
[0034]
Baseband digital reception signals RXI, RXQ, and CLK1 that are outputs of the signal reception unit 202 are input to a delay profile creation unit 381 having a time-multiplex processing function.
[0035]
It is another feature of the present invention that the delay profile creation unit has a time multiprocessing function.
[0036]
Here, description will be made by taking 8 as an example of the time multiplexing number. Note that CLK2 needs to have a speed of (time multiplexed number + 1) times or more as long as CLK1, and a relationship of CLK2 ≧ (9 × CLK1) is satisfied.
[0037]
The delay profile creation unit 381 is configured by, for example, a matched filter, calculates a correlation value between the baseband digital reception signals RXI and RXQ and the spread code sequence for each reception timing, and receives the received signal and the spread code sequence at each reception timing. Create a delay profile according to the correlation with.
[0038]
Since the delay profile creation unit 381 of the present invention has a time-multiplex processing function, it is possible to create a plurality of delay profiles at a time. Here, since the time multiplexing number is 8, the delay profile creation unit 381 can output to each of the eight delay profile memories 311 to 318.
[0039]
Next, details of the delay profile creation unit 381 having a time-multiplex processing function will be described.
[0040]
The delay profile creation unit 381 includes

shift registers

3010 and 3011, correlators 3012, 3013, 3014 and 3015,

adders

3016 and 3017, a PNI (Pseudo Noise I) code generator 3018, and a PNQ code generator 3019.
[0041]
Baseband digital reception signals RXI and RXQ are input to shift

registers

3010 and 3011 in delay profile creation section 381, respectively. The shift register 3010 holds the baseband digital reception signal RXI while shifting, and the shift register 3011 holds the baseband digital reception signal RXQ while shifting. Here, the number of stages of the shift register is 64, and the shift register 3010 has a function of outputting the 64-bit parallel signal RXI ′ while shifting the baseband digital reception signal RXI at the timing of CLK1. The shift register 3011 has a function of outputting a 64-bit parallel signal RXQ ′ while shifting the baseband digital reception signal RXQ at the timing of CLK1.
[0042]
The 64-bit parallel signal RXI ′ is input to

correlators

3012 and 3013, and the 64-bit parallel signal RXQ ′ is input to 3014 and 3015, respectively.
[0043]
The PNI code sequence output from the PNI code generator 3018 is input to

correlators

3012 and 3014, and the PNQ code sequence output from the PNQ code generator 3019 is input to

correlators

3013 and 3015, respectively.
[0044]
The correlator 3012 receives the 64-bit parallel signal RXI ′ output from the shift register 3011 and the PNI code sequence output from the PNI code generator 3018, and (RXI ′) XPNI) correlation value is obtained.
[0045]
The correlator 3013 receives the 64-bit parallel signal RXI ′ output from the shift register 3011 and the PNQ code sequence output from the PNQ code generator 3019, and (RXI ′) XPNQ) correlation value is obtained.
[0046]
The correlator 3014 receives the 64-bit parallel signal RXQ ′ output from the shift register 3010 and the PNI code sequence output from the PNI code generator 3018, and performs (RXQ ′) XPNI) correlation value is obtained.
[0047]
The correlator 3015 receives the 64-bit parallel signal RXQ ′ output from the shift register 3010 and the PNQ code sequence output from the PNQ code generator 3019, and performs (RXQ ′) XPNQ) correlation value is obtained.
[0048]
The output of the correlator 3012 (RXI ′ × PNI) and the output of the correlator 3015 (RXQ ′ × PNQ) are added by the adder 3016, and (RXI ′ × PNI) + (RXQ ′ × PNQ) The calculated value is output as OUT1 of the delay profile creation unit 381.
[0049]
Further, (RXI ′ × PNI), which is the output of the correlator 3013, is subjected to sign inversion from the output (RXQ ′ × PNI) of the correlator 3014, and subtracted by the adder 3017, and (RXQ ′ × PNI) − ( The calculated value of RXI ′ × PNQ) is output as OUT2 of the delay profile creation unit 381.
[0050]
Next, a correlator having a time multiprocessing function, which is a feature of the present invention, and a PN code generator applied to the correlator will be described in detail.
[0051]
The configuration of the PNI code generator 3018 will be described with reference to FIG.
The PNI code generator 3018 includes an initial value register 3018a, a selector 3018b, a shift register 3018c, and a multiplier (or an exclusive OR circuit) 3018d.
[0052]
Note that the PNI code generator 3018 in FIG. 4 is based on the generator polynomial of Equation 1.
[0053]
[Expression 1]

The initial value register 3018a has a function of holding eight types of initial values (15 bits) given to the shift register 3018c. One type of initial value is selected from eight types of initial values by the selector 3018b, and is given to the shift register as the initial value of the internal state in the PNI code generator.
[0054]
After a predetermined initial value is set in the shift register, the shift register is shifted at the timing of CLK2. The final output of the shift register is multiplied by the output from the bit position according to Equation 1 by the multiplier 3018d, and the multiplied value is circulated to the first stage input of the shift register. The final shift register output is output from the PNI code generator 3018 as a PNI code.
[0055]
The shift register performs 64 shifts with respect to one initial value at the timing of CLK2, and outputs a 64 chip code sequence. After the 64 chip code sequence is output, a different next initial value is selected by the selector 3018b, and a different code sequence is output by 64 chips.
[0056]
The above processing is repeated for eight types of initial values, and eight types of 64 chip code sequences are output.
[0057]
The PNQ code generator 3019 is different from the PNI code generator 3018 only in the generation polynomial, and the basic configuration is the same, so the description is omitted.
[0058]
The PNQ code generator 3019 is based on the generator polynomial of Equation 2.
[0059]
[Expression 2]

FIG. 5 shows details of the correlator 3012. The correlator 3012 includes a 64-input adder Σ3012a, a PN code selection unit 3012b, and a multiplier 3012c.
[0060]
The

correlators

3013, 3014, and 3015 have the same configuration as that of the correlator 3013 except that the input signals are different.
[0061]
The correlator 3012 receives the parallel signal RXI ′ output from the shift register 3011 and the PNI code sequence output from the PNI code generator 3018.
[0062]
The PN code selection unit 3012b has a function of holding eight types of PNI code sequences having a 64 chip length output from the PNI code generator 3018, and outputs one type of 64 chip length PNI code in parallel.
[0063]
FIG. 6 shows the configuration of the PN code selection unit 3012b.
[0064]
The PN code selection unit 3012b includes a selector 3012b1, a register 3012b2, and a register 3012b3.
[0065]
The register 3012b3 has a storage area of 64 × 8 bits, and the 64 × 8 chip long PNI code sequence output from the PNI code generator 3018 is temporarily held in the register 3012b3.
[0066]
At the timing when all the 64 × 8 chip length PNI code sequences are stored in the register 3012b3, all the 64 × 8 chip length PNI code sequences stored in the register 3012b3 are transferred to the register 3012b2. The register 3012b2 constitutes a register group including 64 8-bit registers, and eight types of 64-chip length PNI code sequences are C000 to C063, C100 to C163, C200 to C263, C300 to C363, C400 to C463, and C500 to C563. , C600 to C663, C700 to C763, C000 to C700, C001 to C701,..., C062 to C762, and C063 to C763 are rearranged and transferred to the register 3012b2.
[0067]
The selector 3012b1 has a function of starting selection at the rising timing of CLK1 from eight types of PNI codes held in the register 3012b2 and switching the selection at the rising timing of CLK2.
[0068]
The operation of the correlator by the time multiplexing process will be described with reference to FIGS.
[0069]
The correlator 3012 in FIG. 5 uses a 64-bit parallel signal RXI ′ output from the shift register 3011 and a 64-chip PNI code sequence output from the PNI code generator 3018, using a multiplier 3012c and a 64-input adder Σ3012a. The product-sum operation is performed to obtain a correlation value of (RXI ′ × PNI).
[0070]
FIG. 7 is a timing chart showing the operation of the correlator 3012.
As can be seen from FIG. 7, the data of RXI ′ is switched at the rising timing of CLK1, whereas the codes of the PNI code sequences C0 to C63 are switched at high speed at the rising timing of CLK2.
[0071]
Selection of the PNI code sequences C0 to C63 is started at the rising timing of CLK1, and eight types of selection switching are performed at the rising timing of CLK2. Therefore, the output of the 64-input adder Σ3012a, that is, the output OUT of the correlator 3021 outputs eight types of correlation values within one cycle of CLK1.
[0072]
FIG. 3 is a block diagram of the delay profile creation unit of the present invention.
[0073]

Correlator

3013, 3014, and 3015 shown in FIG.
[0074]
The outputs of the correlator 3012, the correlator 3013, the correlator 3014, and the correlator 3015 are input to the adder 3016 and the adder 3017, respectively, and the adder 3016 receives eight types of (RXI ′) within one cycle of CLK1. (PNI + RXQ ′ × PNQ), and the adder 3017 outputs eight types (RXQ ′ × PNI−RXI ′ × PNQ) within one cycle of CLK1.
[0075]
The eight types of delay profiles created by the delay profile creation unit 381 are sequentially written and held in the eight delay profile memories 311 to 318, respectively.
[0076]
The delay profiles written in the delay profile memories 311 to 318 are read by the interference cancellation determination unit 330 and the position calculation unit 370 via the delay profile memory control unit 320, and the interference cancellation determination unit 330 and the position calculation unit 370 are read out. Is input. The delay profile memory control unit 320 performs address decoding so that the interference cancellation determination unit 330, the adder 360, and the position calculation unit 370 can be handled as one memory having a common address space.
[0077]
The interference cancellation determination unit 330 extracts the in-phase component and the quadrature component of the delay profile using the delay profile stored in the delay profile memories 311 to 318 to obtain a delay profile power value. Then, the delay profile power value is compared with a predetermined threshold value to determine whether interference cancellation is necessary.
[0078]
Delay profile replica creation section 340 estimates the interference that the signal of the reception timing determined to need to perform interference cancellation by interference cancellation determination section 330 gives to the result of performing the correlation value calculation at another reception timing. And output. That is, a replica of a delay profile for removing interference is created.
[0079]
Correlation value memory 350 stores correlation values for spreading code sequences having a predetermined spreading factor as a period.
[0080]
The adder 360 reads out the delay profile from the delay profile memories 311 to 318, subtracts the replica of the delay profile calculated by the delay profile replica creation unit 340 from the delay profile, and again delays the delay profile from which interference has been removed. Write to the profile memories 311 to 318.
[0081]
The position calculation unit 370 includes elements such as a processor and a memory necessary for calculation, and performs position calculation using eight types of delay profiles held in the delay profile memories 311 to 318 according to software stored in the memory. Perform the necessary processing and calculate the current location of the mobile terminal.
[0082]
Although the present embodiment has been described by taking the case of 8-hour multiplexing as an example, it goes without saying that time multiplexing numbers other than 8 can be taken.
[0083]
A second embodiment of the present invention will be described.
[0084]
Since the basic configuration of the mobile terminal in the second embodiment is the same as that of FIG.
[0085]
The position detection unit 30 that is a feature of the second embodiment will be described with reference to FIG.
[0086]
The position detection unit 30 includes delay

profile creation units

381, 382, and 383, delay profile memories 3111 to 3118, 3121 to 3128, 3131 to 138, a delay profile memory control unit 320, an interference cancellation determination unit 330, a delay profile replica creation unit 340, A correlation value memory 350, an adder 360, and a position calculation unit 370 are included.
[0087]
Baseband digital reception signals RXI, RXQ, and CLK1 that are outputs of the signal reception unit 202 are input to delay

profile creation units

381, 382, and 383 having a time-multiplex processing function.
[0088]
Here, description will be made by taking 8 as an example of the time multiplexing number. Note that CLK2 has a speed that is at least (time multiplexed number + 1) times that of CLK1, and has a relationship of CLK2 ≧ (9 × CLK1).
[0089]
The delay

profile creation units

381, 382, and 383 have the same configuration as in FIG. 3, and are configured by matched filters.
[0090]
The delay

profile creation units

381, 382, and 383 calculate the correlation value between the baseband digital reception signals RXI and RXQ and the spread code sequence at each reception timing, and according to the correlation between the reception signal and the spread code sequence at each reception timing Create a delay profile.
[0091]
Since the delay

profile creation units

381, 382, and 383 have a time multiplex processing function, it is possible to create a plurality of delay profiles at a time. Here, since the time multiplexing number is 8, the delay profile creation unit 381 has eight delay profile memories 3111 to 3118, the delay profile creation unit 382 has eight delay profile memories 3121 to 3128, and the delay profile creation unit 383 has It is possible to output to each of the eight delay profile memories 3131 to 138, and a total of 24 types of delay profiles can be created.
[0092]
A feature of the present embodiment is that a delay profile creating unit having time multiplexing processing is provided in parallel to create a larger number of delay profiles.
[0093]
Eight types of delay profiles created by the delay profile creation unit 381 are eight delay profile memories 3111 to 3118, and eight types of delay profiles created by the delay profile creation unit 382 are eight delay profile memories 3121 to 3128, The eight types of delay profiles created by the delay profile creation unit 383 are sequentially written and held in the eight delay profile memories 3131 to 3138, respectively.
[0094]
The 24 types of delay profiles written in the delay profile memories 3111 to 3118, 3121 to 3128, and 3131 to 138 are read by the interference cancellation determination unit 330 and the position calculation unit 370 via the delay profile memory control unit 320. Are input to the interference cancellation determination unit 330 and the position calculation unit 370. The delay profile memory control unit 320 performs address decoding so that the interference cancellation determination unit 330, the adder 360, and the position calculation unit 370 can be handled as one memory having a common address space.
[0095]
The interference cancellation determination unit 330 extracts the in-phase component and the quadrature component of the delay profile by using the 24 types of delay profiles stored in the delay profile memories 3111 to 3118, 3121 to 3128, and 3131 to 138, and delay profile power. Get the value. Then, the delay profile power value is compared with a predetermined threshold value to determine whether interference cancellation is necessary.
[0096]
The delay profile replica creating unit 340 receives the interference that the signal at the reception timing determined by the interference cancellation determination unit 330 needs to perform the interference cancellation on the result of the correlation value calculation at another reception timing. Estimate and output. That is, a replica of a delay profile for removing interference is created.
[0097]
Correlation value memory 350 stores correlation values for spreading code sequences having a predetermined spreading factor as a period.
[0098]
The adder 360 reads the delay profile from the delay profile memories 3111 to 3118, 3121 to 3128, and 3131 to 138, and subtracts the replica of the delay profile calculated by the delay profile replica creation unit 340 from the delay profile to remove interference. The delayed profile is written again in the delay profile memories 3111 to 3118, 3121 to 3128, and 3131 to 138.
[0099]
The position calculation unit 370 is composed of elements such as a processor and a memory necessary for calculation. According to software stored in the memory, the position calculation unit 370 includes 24 types of delay profiles stored in the delay profile memories 3111 to 3118, 3121 to 3128, and 3131 to 138. Processing necessary for position calculation is performed using the delay profile, and the current position of the mobile terminal is calculated.
[0100]
Although the present embodiment has been described by taking 3 parallel and 8 hour multiplexing as an example, it goes without saying that the parallel number and the time multiplexed number can take other values.
[0101]
【The invention's effect】
By providing time delay processing in the delay profile creation unit, the circuit scale can be reduced and the chip area of the semiconductor element can be reduced. In addition, since the clock signal used for time multiplexing processing may be asynchronous with the clock signal used for analog-digital conversion when the delay profile creation unit is time-multiplexed, a PLL circuit is not required in the position detection unit, and the total number of components, Adjustment man-hours can be reduced.
[0102]
Also, as shown in the second embodiment, a larger number of delay profiles can be created by providing a configuration in which a plurality of delay profile creation units and delay profile memories having a time-multiplex processing function are provided in parallel. It becomes possible to calculate the current position of the mobile terminal with high accuracy.
[Brief description of the drawings]
FIG. 1 is an overall configuration diagram of a mobile terminal according to the present invention.
FIG. 2 is a configuration diagram of a position detection unit in the mobile terminal of the present invention.
FIG. 3 is a configuration diagram of a delay profile creation unit of the present invention.
FIG. 4 is a configuration diagram of a PNI code generator according to the present invention.
FIG. 5 is a configuration diagram of a correlator according to the present invention.
FIG. 6 is a configuration diagram of a PN code selection unit of the present invention.
FIG. 7 is a timing chart showing the operation of the correlator of the present invention.
FIG. 8 is a configuration diagram of a position detection unit in the mobile terminal of the present invention.
FIG. 9 is a configuration diagram of a position detection unit in a conventional mobile terminal.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wireless terminal device, 10 ... Antenna, 20 ... RF part, 21 ... Crystal oscillator, 30 ... Position detection part, 31 ... Crystal oscillator, 40 ... Baseband signal processing part, 50 ... CPU, 60 ... Speaker, 70 ... Microphone , 201 ... signal transmission unit, 202 ... signal reception unit, 301, 302, 30N ... delay profile creation unit, 311, 312 to 318, 31N ... delay profile memory, 320 ... delay profile memory control unit, 330 ... interference cancellation determination unit 340 ... Delay profile replica creation unit, 350 ... Correlation value memory, 360 ... Adder, 370 ... Position calculation unit, 381, 382, 383 ... Delay profile creation unit, 3010, 3011 ... Shift register, 3012, 3013, 3014, 3015 ... Correlator, 3016 ... Adder, 3017 ... Subtractor, 3018 ... P I code generator, 3019 ... PNQ code generator, 3012a ... 64 input adder, 3012b ... PN code selection unit, 3012c ... multiplier, 3018a ... register, 3018b ... selector, 3018c ... shift register, 3018d ... multiplier, 3012b1 ... selector, 3012b2 ... register, 3012b3 ... register, 3111-3118 ... delay profile memory, 3121-3128 ... delay profile memory, 3131-3138 ... delay profile memory.

Claims

A wireless terminal device that receives signals transmitted from a plurality of wireless stations and calculates a current position,
Interference removing means for removing an interference component from the received signal;
A delay profile creating means for creating a delay profile of a plurality of received signals from which the interference component has been removed by time multiplexing using a corresponding code;
And a position calculation means for calculating a position of a reception point using the delay profile.

A signal receiving unit that receives a signal transmitted from the wireless station, performs band limitation, frequency down-conversion, and analog-digital conversion;
The delay profile creating means creates a delay profile using a signal from the signal receiving unit,
The wireless terminal according to claim 1, wherein the delay profile creating means obtains a delay profile by time multiplexing processing using a clock faster than a clock signal used for analog-digital conversion in the signal receiving unit. apparatus.

3. The wireless terminal device according to claim 2, wherein the clock signal used for analog-digital conversion in the signal receiving unit and the clock signal used in the delay profile creating means are asynchronous.

The radio terminal apparatus according to claim 1, wherein a delay profile is created by providing a plurality of the delay profile creation means in parallel.

A semiconductor device used in a wireless terminal device that receives signals transmitted from a plurality of wireless stations and calculates a current position,
The wireless terminal device receives a signal transmitted from a wireless station, and uses a received signal from a signal receiving unit that controls band limitation, frequency down-conversion, and analog-digital conversion in parallel with delay profiles for the plurality of wireless stations. A delay profile creation means to create;
Interference removing means for removing an interference component from the delay profile;
A position calculating means for calculating the current position using the delay profile from which the interference component is removed;
The semiconductor device characterized in that the delay profile creating means obtains a delay profile by time multiplexing processing using a clock faster than a clock signal used for analog-digital conversion in a signal receiving unit.