JP3736030B2

JP3736030B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3736030B2
Application number: JP12681597A
Authority: JP
Inventors: 克幸加藤; 浩之三輪; 博章安茂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-05-23
Filing date: 1997-05-16
Publication date: 2006-01-18
Anticipated expiration: 2017-05-16
Also published as: JPH1050934A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に、互いにシート抵抗が異なる複数の多結晶シリコン抵抗を用いる半導体装置に適用して好適なものである。
【０００２】
【従来の技術】
ＩＣ回路においては、精度の良い抵抗素子が要求される。このＩＣ回路で用いられる抵抗素子としては、シリコン（Ｓｉ）基板中に形成された不純物拡散層を用いた拡散抵抗と、酸化膜などの絶縁膜上に形成された多結晶Ｓｉ膜を材料として用いた多結晶Ｓｉ抵抗とが代表的である。このうち多結晶Ｓｉ抵抗は、抵抗値の制御性では拡散抵抗より若干劣るものの、寄生容量が少なく、ＦＥＴ効果もなく、バイアス制限もないことから、多結晶Ｓｉ膜を用いる半導体装置において多く用いられている。
【０００３】
従来の一般的な多結晶Ｓｉ抵抗を図４に示す。図４に示すように、この多結晶Ｓｉ抵抗においては、Ｓｉ基板１０１上の絶縁膜１０２上に、不純物がドープされた所定形状の多結晶Ｓｉ膜１０３が形成されている。この多結晶Ｓｉ膜１０３は酸化Ｓｉ膜のような層間絶縁膜１０４により覆われている。この層間絶縁膜１０４のうちの多結晶Ｓｉ膜１０３の両端部１０３ａ、１０３ｂに対応する部分にはそれぞれ開口１０４ａ、１０４ｂが形成されている。そして、これらの開口１０４ａ、１０４ｂを通じて、多結晶Ｓｉ膜１０３の両端部１０３ａ、１０３ｂにそれぞれ電極１０５、１０６がコンタクトしている。ここで、これらの電極１０５、１０６を良好にコンタクトさせるために、この多結晶シリコン膜１０３の両端部１０３ａ、１０３ｂには、不純物が高濃度にドープされて低抵抗化されている。
【０００４】
ところで、例えばバイポーラ型半導体装置において多結晶Ｓｉ抵抗を用いる場合、この多結晶Ｓｉ抵抗形成用の多結晶Ｓｉ膜の形成プロセスをｎｐｎ型トランジスタのベース電極形成用の多結晶Ｓｉ膜の形成プロセスと共用することが考えられる。その際に用いられる多結晶Ｓｉ膜の膜厚は１００〜２００ｎｍが一般的である。この程度の薄い多結晶Ｓｉ膜を用いた場合、多結晶Ｓｉ膜の不純物濃度を高くするだけでは、低抵抗の多結晶Ｓｉ抵抗の形成に限界がある。
【０００５】
さて、上述の多結晶Ｓｉ抵抗における多結晶Ｓｉ膜１０３の不純物濃度を変化させることにより、ＩＣ上において、互いにシート抵抗が異なる複数の多結晶Ｓｉ抵抗を形成することが可能である。このような互いにシート抵抗が異なる複数の多結晶Ｓｉ抵抗を形成するのに用いられる従来の方法を図５に示す。この方法は、フォトリソグラフィー技術を用いて多結晶シリコン膜１０３に選択的にイオン注入を行うことにより、互いにシート抵抗が異なる三種類の多結晶Ｓｉ抵抗（高抵抗、中抵抗、低抵抗）を作り分けるものである。
【０００６】
すなわち、この方法においては、まず、図５Ａに示すように、Ｓｉ基板１０１上の絶縁膜１０２上に多結晶Ｓｉ膜１０３を形成した後、高抵抗形成領域、中抵抗形成領域および低抵抗形成領域の全体におけるこの多結晶Ｓｉ膜１０３に高抵抗形成用イオン注入を行う。この高抵抗形成用イオン注入においては、イオン種としてＢＦ₂ ⁺を用い、注入エネルギーは２０〜４０ｋｅＶ、ドーズ量は１×１０¹⁴〜５×１０¹⁴ｃｍ^-2とする。
【０００７】
次に、図５Ｂに示すように、中抵抗形成領域および低抵抗形成領域を除いた高抵抗形成領域における多結晶Ｓｉ膜１０３上にフォトリソグラフィーによりレジストパターン１０７を形成した後、このレジストパターン１０７をマスクとして中抵抗形成領域および低抵抗形成領域における多結晶Ｓｉ膜１０３に中抵抗形成用イオン注入を行う。この中抵抗形成用イオン注入においては、イオン種としてＢＦ₂ ⁺を用い、注入エネルギーは２０〜４０ｋｅＶ、ドーズ量は１×１０¹⁵〜５×１０¹⁵ｃｍ^-2とする。
【０００８】
次に、レジストパターン１０７を除去した後、図５Ｃに示すように、低抵抗形成領域を除いた高抵抗形成領域および中抵抗形成領域における多結晶Ｓｉ膜１０３上にフォトリソグラフィーによりレジストパターン１０８を形成し、このレジストパターン１０８をマスクとして低抵抗形成領域における多結晶Ｓｉ膜１０３に低抵抗形成用イオン注入を行う。この低抵抗形成用イオン注入においては、イオン種としてＢ⁺を用い、注入エネルギーは５〜２０ｋｅＶ、ドーズ量は１×１０¹⁵〜５×１０¹⁵ｃｍ^-2とする。
【０００９】
以上により、高抵抗形成領域における多結晶Ｓｉ膜１０３には高抵抗形成用イオン注入だけが行われ、中抵抗形成領域における多結晶Ｓｉ膜１０３には高抵抗形成用イオン注入と中抵抗形成用イオン注入とが行われ、低抵抗形成領域における多結晶Ｓｉ膜３には高抵抗形成用イオン注入と中抵抗形成用イオン注入と低抵抗形成用イオン注入とが行われることになる。
【００１０】
次に、レジストパターン１０８を除去した後、熱処理を行う。次に、図５Ｄに示すように、フォトリソグラフィーおよびエッチングにより、高抵抗形成領域、中抵抗形成領域および低抵抗形成領域における多結晶Ｓｉ膜１０３をそれぞれ所定形状にパターニングして、高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗を形成する。次に、全面に層間絶縁膜１０４を形成した後、この層間絶縁膜１０４のうちの高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗のそれぞれの両端部に対応する部分に開口１０４ａ、１０４ｂを形成する。この後、これらの開口１０４ａ、１０４ｂを通じてそれぞれ電極１０５、１０６をコンタクトさせる。
【００１１】
以上により、目的とする高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗が形成される。
【００１２】
【発明が解決しようとする課題】
ところで、上述のような薄い多結晶Ｓｉ膜を用いて多結晶Ｓｉ抵抗を形成するための技術として、多結晶Ｓｉ膜の結晶粒の大粒径化がある。そして、この大粒径化の技術としては、多結晶Ｓｉ膜にＳｉのイオン注入を行ってアモルファス化し、このアモルファスＳｉ膜を低温熱処理により固相成長させる方法が知られている。
【００１３】
そこで、上述の図５に示す従来の多結晶Ｓｉ抵抗の形成方法にこの大粒径化技術を適用することが考えられるが、この場合には、次のような問題がある。すなわち、この技術により大粒径化した多結晶Ｓｉ膜１０３からなる多結晶Ｓｉ抵抗は、抵抗サイズの微細化に伴い、抵抗値がばらつきやすい。特に、高抵抗多結晶Ｓｉ抵抗に関しては抵抗値のばらつきの制御が重要であるから、これは重大な問題である。このため、抵抗サイズが微細化しても、安定した抵抗値を有する高抵抗多結晶Ｓｉ抵抗を得ることができる技術が望まれる。一方、低抵抗多結晶Ｓｉ抵抗については、十分に低抵抗のものを得ることができることが望まれる。
【００１４】
したがって、この発明の目的は、サイズが微細化しても安定した抵抗値を有する高抵抗多結晶シリコン抵抗を得ることができるとともに、十分に低い所望の抵抗値を有する低抵抗多結晶シリコン抵抗を得ることができる半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
第１の多結晶シリコン膜とこの第１の多結晶シリコン膜よりシート抵抗が大きくかつこの第１の多結晶シリコン膜より結晶粒径が小さい第２の多結晶シリコン膜とを有する半導体装置の製造方法であって、
上記第１の多結晶シリコン膜および上記第２の多結晶シリコン膜形成用の多結晶シリコン膜を基板上に形成した後、上記第２の多結晶シリコン膜の形成領域における上記多結晶シリコン膜に上記第２の多結晶シリコン膜形成用の第１のイオン注入を行う工程と、
上記第１の多結晶シリコン膜の形成領域における上記多結晶シリコン膜に上記第１の多結晶シリコン膜形成用の第２のイオン注入を選択的に行う工程と
を有することを特徴とするものである。
【００１６】
この発明においては、例えば、第１の多結晶シリコン膜の結晶粒径は８０ｎｍ以上であり、第２の多結晶シリコン膜の結晶粒径は８０ｎｍより小さい。典型的な例においては、第１の多結晶シリコン膜の結晶粒径は９０〜５００ｎｍであり、第２の多結晶シリコン膜の結晶粒径は２０〜７０ｎｍである。ここで、これらの結晶粒径は、透過型電子顕微鏡観察による測定により得られる値である。紫外線吸収などの光学的測定により得られる結晶粒径はこれよりも大きくなることが多い。
【００１７】
この発明において、第１の多結晶シリコン膜および第２の多結晶シリコン膜の膜厚は、典型的には例えば１００〜２００ｎｍである。また、例えば、第１の多結晶シリコン膜のシート抵抗は２００Ω／□以下であり、第２の多結晶シリコン膜のシート抵抗は３００Ω／□以上である。
【００１８】
この発明においては、典型的には、第１の多結晶シリコン膜および第２の多結晶シリコン膜は同一の多結晶シリコン膜をパターニングすることにより形成されたものである。また、典型的には、第１の多結晶シリコン膜および第２の多結晶シリコン膜は多結晶シリコン抵抗を形成するものである。
【００２０】
この発明においては、第１の多結晶シリコン膜の形成領域における多結晶シリコン膜にも第１のイオン注入を行うようにしてもよい。また、典型的には、第１のイオン注入のイオン種はＢＦ₂ ⁺であり、第２のイオン注入のイオン種はＳｉ⁺およびＢ⁺である。また、多結晶シリコン膜の膜厚は典型的には例えば１００〜２００ｎｍである。さらに、第１のイオン注入におけるＢＦ₂ ⁺のドーズ量は、このＢＦ₂ ⁺中に含まれるＦが低抵抗形成領域の多結晶シリコン膜の大粒径化に与える悪影響を最小限に抑えるために、好適には５×１０¹⁴ｃｍ^-2以下とする。
【００２１】
この発明において、典型的には、第１の多結晶シリコン膜および第２の多結晶シリコン膜は多結晶シリコン抵抗を形成するものである。また、半導体装置がｎｐｎトランジスタを有するものである場合には、例えば、第１の多結晶シリコン膜をｎｐｎ型バイポーラトランジスタのベース電極に用いる。
【００２３】
上述のように構成されたこの発明による半導体装置の製造方法においては、第１のイオン注入および第２のイオン注入を行った後に熱処理を行って多結晶シリコン膜を固相成長させることにより、第２の多結晶シリコン膜の結晶粒径に対して第１の多結晶シリコン膜の結晶粒径を大きくすることができる。これによって、結晶粒径が小さい第１の多結晶シリコン膜を用いて安定な抵抗値を有する高抵抗多結晶シリコン抵抗を形成することができるとともに、結晶粒径が大きい第２の多結晶シリコン膜を用いて十分に低い所望の抵抗値を有する低抵抗多結晶シリコン抵抗を形成することができる。
【００２４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２５】
図１はこの発明の第１の実施形態による半導体装置の製造方法を示し、特に、その多結晶Ｓｉ抵抗の形成方法を示すものである。ここでは、高抵抗（例えば、１ｋ〜４．５ｋΩ／□）、中抵抗（例えば、３００〜５００Ω／□）および低抵抗（例えば、２００Ω／□以下）の三種類の多結晶Ｓｉ抵抗を形成する場合について説明する。
【００２６】
すなわち、この第１の実施形態においては、まず、図１Ａに示すように、Ｓｉ基板１上の酸化Ｓｉ膜のような絶縁膜２上にＣＶＤ法により多結晶Ｓｉ膜３を形成する。この多結晶Ｓｉ膜３の膜厚は例えば１００〜２００ｎｍである。次に、高抵抗形成領域、中抵抗形成領域および低抵抗形成領域の全体における多結晶Ｓｉ膜３に高抵抗形成用イオン注入を行う。この高抵抗形成用イオン注入においては、例えば、イオン種としてＢＦ₂ ⁺を用い、注入エネルギーは２０〜４０ｋｅＶ、ドーズ量は３×１０¹⁴〜５×１０¹⁴ｃｍ^-2とする。
【００２７】
次に、図１Ｂに示すように、高抵抗形成領域および低抵抗形成領域を除いた中抵抗形成領域における多結晶Ｓｉ膜３上にフォトリソグラフィーによりレジストパターン４を形成した後、このレジストパターン４をマスクとして中抵抗形成領域における多結晶Ｓｉ膜３に中抵抗形成用イオン注入を行う。この中抵抗形成用イオン注入においては、例えば、イオン種としてＢＦ₂ ⁺を用い、注入エネルギーを２０〜４０ｋｅＶ、ドーズ量を３×１０¹⁵〜５×１０¹⁵ｃｍ^-2とする。
【００２８】
次に、レジストパターン４を除去した後、図１Ｃに示すように、低抵抗形成領域を除いた高抵抗形成領域および中抵抗形成領域における多結晶Ｓｉ膜３上にフォトリソグラフィーによりレジストパターン５を形成し、このレジストパターン５をマスクとして低抵抗形成領域における多結晶Ｓｉ膜３に低抵抗形成用イオン注入を行う。この低抵抗形成用イオン注入においては、例えば、イオン種としてＳｉ⁺およびＢ⁺を用い、Ｓｉ⁺の注入エネルギーは５０〜８０ｋｅＶ、ドーズ量は１×１０¹⁵〜５×１０¹⁵ｃｍ^-2とし、Ｂ⁺の注入エネルギーは５〜１５ｋｅＶ、ドーズ量は１×１０¹⁵〜３×１０¹⁵ｃｍ^-2とする。
【００２９】
以上により、高抵抗形成領域における多結晶Ｓｉ膜３には高抵抗形成用イオン注入だけが行われ、中抵抗形成領域における多結晶Ｓｉ膜３には高抵抗形成用イオン注入と中抵抗形成用イオン注入とが行われ、低抵抗形成領域における多結晶Ｓｉ膜３には高抵抗形成用イオン注入と低抵抗形成用イオン注入とが行われることになる。ここで注意すべきことは、低抵抗形成領域における多結晶Ｓｉ膜３にイオン注入されるＢＦ₂ ⁺のドーズ量は３×１０¹⁴〜５×１０¹⁴ｃｍ^-2であり、図５に示す従来の方法と比べて１桁低く、したがって結晶粒の大粒径化を妨げるＦのドーズ量も一桁低くなることである。
【００３０】
次に、レジストパターン５を除去した後、熱処理を行うことにより多結晶Ｓｉ膜３を固相成長させる。この熱処理は、例えば、窒素（Ｎ₂ ）ガス雰囲気において、５５０〜６５０℃の温度で３０〜３００分行う。この固相成長の際には、低抵抗形成領域における多結晶Ｓｉ膜３中にイオン注入されたＦ⁺の濃度は従来に比べて一桁低いため、このＦ⁺により結晶粒の大粒径化が妨げられることはほとんどなく、したがってこの低抵抗形成領域における多結晶Ｓｉ膜３の結晶粒を十分に大粒径化することができる。このようにして、この熱処理による固相成長の結果、低抵抗形成領域における多結晶Ｓｉ膜３の結晶粒径を例えば９０〜５００ｎｍにすることができ、また、中抵抗形成領域および高抵抗形成領域における多結晶Ｓｉ膜３の結晶粒径は例えば２０〜７０ｎｍになる。なお、この固相成長のための熱処理は、後工程で行われる熱処理と兼用してもよい。
【００３１】
次に、図１Ｄに示すように、フォトリソグラフィーおよびエッチングにより、高抵抗形成領域、中抵抗形成領域および低抵抗形成領域における多結晶Ｓｉ膜３をそれぞれ所定形状にパターニングして、高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗を形成する。次に、例えばＣＶＤ法により全面に酸化Ｓｉ膜のような層間絶縁膜６を形成した後、この層間絶縁膜６のうちの高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗のそれぞれの両端部に対応する部分をエッチング除去して開口６ａ、６ｂを形成する。次に、スパッタリング法や真空蒸着法などにより全面に例えばＡｌ膜を形成した後、このＡｌ膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングして、開口６ａ、６ｂを通じて高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗のそれぞれの両端部にコンタクトした電極７、８を形成する。
【００３２】
以上により、目的とする高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗が形成される。
【００３３】
図２は、上述の低抵抗形成用イオン注入におけるＢのドーズ量と多結晶Ｓｉ膜３のシート抵抗との関係を示す。ここで、図２における横軸は低抵抗形成用イオン注入におけるＢのドーズ量を示す。また、図２において、実線の太線で示す曲線は低抵抗形成用イオン注入のみ行った場合に対応し、破線で示す曲線は高抵抗形成用イオン注入および低抵抗形成用イオンを行った場合に対応し、実線の細線で示す曲線は高抵抗形成用イオン注入、中抵抗形成用イオン注入および低抵抗形成用イオン注入を行った場合に対応する。
【００３４】
図２より、上述の低抵抗形成用イオン注入のみ行った多結晶Ｓｉ膜３を用いることにより、最もシート抵抗が低い多結晶Ｓｉ抵抗が得られることがわかる。一方、高抵抗形成用イオン注入および低抵抗形成用イオン注入を行った多結晶Ｓｉ膜３は、高抵抗形成用イオン注入、中抵抗形成用イオン注入および低抵抗形成用イオン注入を行った多結晶Ｓｉ膜３に比べて低いシート抵抗を得ることができることがわかる。両者の工程数は等しいため、前者の方法が総合的にみて最適であることがわかる。
【００３５】
以上のように、この第１の実施形態によれば、高抵抗多結晶Ｓｉ抵抗および中抵抗多結晶Ｓｉ抵抗を形成する多結晶Ｓｉ膜３の結晶粒径に対して、低抵抗多結晶Ｓｉ抵抗を形成する多結晶Ｓｉ膜３の結晶粒径を十分に大きくすることができる。このため、高抵抗多結晶Ｓｉ抵抗および中抵抗多結晶Ｓｉ抵抗の抵抗値の安定化を図ることができるとともに、低抵抗多結晶Ｓｉ抵抗の抵抗値を十分に低いい所望の値にすることができる。
【００３６】
この第１の実施形態による方法は、多結晶Ｓｉ抵抗を用いる半導体装置、例えばバイポーラ型半導体装置、バイポーラ−ＣＭＯＳ型半導体装置などに適用して好適なものである。この場合、バイポーラ型半導体装置やバイポーラ−ＣＭＯＳ型半導体装置においては、低抵抗多結晶Ｓｉ抵抗を形成する低シート抵抗の多結晶Ｓｉ膜３と同層の多結晶Ｓｉ膜をｎｐｎ型トランジスタのベース電極に用いることができる。このようにすれば、製造工程の簡略化を図ることができる。
【００３７】
図３はこの発明の第２の実施形態による半導体装置の製造方法を示し、特に、その多結晶Ｓｉ抵抗の形成方法を示すものである。第１の実施形態におけると同様に、ここでも、高抵抗（例えば、１ｋ〜４．５ｋΩ／□）、中抵抗（例えば、３００〜５００Ω／□）および低抵抗（例えば、２００Ω／□以下）の三種類の多結晶Ｓｉ抵抗を形成する場合について説明する。
【００３８】
すなわち、この第２の実施形態においては、まず、図３Ａに示すように、Ｓｉ基板１上の酸化Ｓｉ膜のような絶縁膜２上にＣＶＤ法により多結晶Ｓｉ膜３を形成する。この多結晶Ｓｉ膜３の膜厚は例えば１００〜２００ｎｍである。次に、高抵抗形成領域および中抵抗形成領域を除いた低抵抗形成領域における多結晶Ｓｉ膜３上にフォトリソグラフィーによりレジストパターン９を形成した後、このレジストパターン９をマスクとして高抵抗形成領域および中抵抗形成領域における多結晶Ｓｉ膜３に高抵抗形成用イオン注入を行う。この高抵抗形成用イオン注入においては、例えば、イオン種としてＢＦ₂ ⁺を用い、注入エネルギーは２０〜４０ｋｅＶ、ドーズ量は３×１０¹⁴〜５×１０¹⁴ｃｍ^-2とする。
【００３９】
次に、レジストパターン９を除去した後、図３Ｂに示すように、中抵抗形成領域を除いた高抵抗形成領域および低抵抗形成領域における多結晶Ｓｉ膜３上にフォトリソグラフィーによりレジストパターン１０を形成し、このレジストパターン１０をマスクとして中抵抗形成領域における多結晶Ｓｉ膜３に中抵抗形成用イオン注入を行う。この中抵抗形成用イオン注入においては、例えば、イオン種としてＢＦ₂ ⁺を用い、注入エネルギーは２０〜４０ｋｅＶ、ドーズ量は１×１０¹⁵〜５×１０¹⁵ｃｍ^-2、好適には３×１０¹⁵〜５×１０¹⁵ｃｍ^-2とする。
【００４０】
次に、レジストパターン１０を除去した後、図３Ｃに示すように、低抵抗形成領域を除いた高抵抗形成領域および中抵抗形成領域における多結晶Ｓｉ膜３上にフォトリソグラフィーによりレジストパターン１１を形成し、このレジストパターン１１をマスクとして低抵抗形成領域における多結晶Ｓｉ膜３に低抵抗形成用イオン注入を行う。この低抵抗形成用イオン注入においては、例えば、イオン種としてＢ⁺およびＳｉ⁺を用い、Ｂ⁺の注入エネルギーは５〜２０ｋｅＶ、好適には５〜１５ｋｅＶ、ドーズ量は１×１０¹⁵〜５×１０¹⁵ｃｍ^-2、好適には１×１０¹⁵〜３×１０¹⁵ｃｍ^-2、Ｓｉ⁺の注入エネルギーは５０〜８０ｋｅＶ、ドーズ量は１×１０¹⁵〜５×１０¹⁵ｃｍ^-2とする。
【００４１】
以上により、高抵抗形成領域における多結晶Ｓｉ膜３には高抵抗形成用イオン注入だけが行われ、中抵抗形成領域における多結晶Ｓｉ膜３には高抵抗形成用イオン注入と中抵抗形成用イオン注入とが行われ、低抵抗形成領域における多結晶Ｓｉ膜３には低抵抗形成用イオン注入だけが行われることになる。ここで注意すべきことは、低抵抗形成領域における多結晶Ｓｉ膜３にはＢＦ₂ ⁺はイオン注入されず、したがって結晶粒の大粒径化を妨げるＦもイオン注入されないことである。
【００４２】
次に、レジストパターン１１を除去した後、熱処理を行うことにより多結晶Ｓｉ膜３を固相成長させる。この熱処理の条件は例えば第１の実施形態と同様である。この固相成長の際には、低抵抗形成領域における多結晶Ｓｉ膜３中にＦがイオン注入されていないため、このＦにより結晶粒の大粒径化が妨げられる問題がなく、したがってこの低抵抗形成領域における多結晶Ｓｉ膜３の結晶粒を十分に大粒径化することができる。これによって、第１の実施形態におけると同様に、低抵抗形成領域における多結晶Ｓｉ膜３の結晶粒径を例えば９０〜５００ｎｍにすることができ、また、中抵抗形成領域および高抵抗形成領域における多結晶Ｓｉ膜３の結晶粒径は例えば２０〜７０ｎｍになる。また、そのときの低抵抗形成領域における多結晶Ｓｉ膜３のシート抵抗は２００Ω／□以下となり、中抵抗形成領域および高抵抗形成領域における多結晶Ｓｉ膜３のシート抵抗は３００Ω／□以上となる。
【００４３】
この後、第１の実施形態と同様な工程を経て、図３Ｄに示すように、目的とする高抵抗多結晶Ｓｉ抵抗、中抵抗多結晶Ｓｉ抵抗および低抵抗多結晶Ｓｉ抵抗を形成する。
【００４４】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００４５】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４６】
例えば、上述の第１の実施形態および第２の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じて異なる数値を用いてもよい。また、場合によっては、イオン注入のイオン種として、上述の第１の実施形態および第２の実施形態において用いたものと異なるものを用いてもよい。
【００４７】
また、上述の第１の実施形態および第２の実施形態において、図４に示す従来の多結晶Ｓｉ抵抗におけると同様に、電極７、８を良好にコンタクトさせるために、これらの電極７、８がコンタクトする多結晶Ｓｉ膜３の両端部に不純物を高濃度にドープして低抵抗化してもよい。
【００４８】
【発明の効果】
以上説明したように、この発明による半導体装置の製造方法によれば、サイズが微細化しても安定した抵抗値を有する高抵抗多結晶シリコン抵抗を形成することができるとともに、十分に低い所望の抵抗値を有する低抵抗多結晶シリコン抵抗を形成することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態において行われる低抵抗形成用イオン注入におけるＢのドーズ量と多結晶Ｓｉ膜のシート抵抗との関係を示す略線図である。
【図３】この発明の第２の実施形態による半導体装置の製造方法を説明するための断面図である。
【図４】従来の一般的な多結晶Ｓｉ抵抗を示す断面図である。
【図５】従来の半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１・・・Ｓｉ基板、２・・・絶縁膜、３・・・多結晶Ｓｉ膜、４、５、９、１０、１１・・・レジストパターン、６・・・層間絶縁膜、７、８・・・電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device , and is particularly suitable for application to a semiconductor device using a plurality of polycrystalline silicon resistors having different sheet resistances.
[0002]
[Prior art]
In an IC circuit, a highly accurate resistance element is required. As a resistance element used in this IC circuit, a diffusion resistance using an impurity diffusion layer formed in a silicon (Si) substrate and a polycrystalline Si film formed on an insulating film such as an oxide film are used as materials. The typical polycrystalline Si resistance is typical. Of these, the polycrystalline Si resistance is slightly inferior to the diffusion resistance in controllability of the resistance value, but has a low parasitic capacitance, no FET effect, and no bias limitation. Therefore, it is often used in semiconductor devices using a polycrystalline Si film. ing.
[0003]
FIG. 4 shows a conventional general polycrystalline Si resistor. As shown in FIG. 4, in this polycrystalline Si resistor, a polycrystalline Si film 103 having a predetermined shape doped with impurities is formed on an insulating film 102 on a Si substrate 101. The polycrystalline Si film 103 is covered with an interlayer insulating film 104 such as an Si oxide film. Openings 104a and 104b are formed in portions of the interlayer insulating film 104 corresponding to both end portions 103a and 103b of the polycrystalline Si film 103, respectively. The electrodes 105 and 106 are in contact with both ends 103a and 103b of the polycrystalline Si film 103 through the openings 104a and 104b, respectively. Here, in order to satisfactorily contact these electrodes 105 and 106, both ends 103a and 103b of the polycrystalline silicon film 103 are doped with impurities at a high concentration to reduce the resistance.
[0004]
By the way, for example, when a polycrystalline Si resistor is used in a bipolar semiconductor device, the formation process of the polycrystalline Si film for forming the polycrystalline Si resistance is shared with the formation process of the polycrystalline Si film for forming the base electrode of the npn transistor. It is possible to do. The film thickness of the polycrystalline Si film used at that time is generally 100 to 200 nm. When such a thin polycrystalline Si film is used, the formation of a low-resistance polycrystalline Si resistor is limited only by increasing the impurity concentration of the polycrystalline Si film.
[0005]
By changing the impurity concentration of the polycrystalline Si film 103 in the above-described polycrystalline Si resistance, it is possible to form a plurality of polycrystalline Si resistors having different sheet resistances on the IC. FIG. 5 shows a conventional method used to form a plurality of polycrystalline Si resistors having different sheet resistances. In this method, three types of polycrystalline Si resistors (high resistance, medium resistance, and low resistance) having different sheet resistances are formed by selectively implanting ions into the polycrystalline silicon film 103 using a photolithography technique. It is something to divide.
[0006]
That is, in this method, first, as shown in FIG. 5A, after a polycrystalline Si film 103 is formed on an insulating film 102 on a Si substrate 101, a high resistance formation region, a medium resistance formation region, and a low resistance formation region are formed. Are ion-implanted for forming a high resistance. In this high resistance forming ion implantation, BF ₂ ⁺ is used as the ion species, the implantation energy is 20 to 40 keV, and the dose is 1 × 10 ^{14 to} 5 × 10 ¹⁴ cm ⁻² .
[0007]
Next, as shown in FIG. 5B, a resist pattern 107 is formed on the polycrystalline Si film 103 in the high resistance formation region excluding the medium resistance formation region and the low resistance formation region by photolithography, and then the resist pattern 107 is formed. As a mask, medium resistance forming ion implantation is performed on the polycrystalline Si film 103 in the medium resistance forming region and the low resistance forming region. In this medium-resistance forming ion implantation, BF ₂ ⁺ is used as the ion species, the implantation energy is 20 to 40 keV, and the dose is 1 × 10 ^{15 to} 5 × 10 ¹⁵ cm ⁻² .
[0008]
Next, after removing the resist pattern 107, as shown in FIG. 5C, a resist pattern 108 is formed by photolithography on the polycrystalline Si film 103 in the high resistance formation region and the medium resistance formation region excluding the low resistance formation region. Then, ion implantation for low resistance formation is performed on the polycrystalline Si film 103 in the low resistance formation region using the resist pattern 108 as a mask. In this low resistance forming ion implantation, B ⁺ is used as the ion species, the implantation energy is 5 to 20 keV, and the dose is 1 × 10 ^{15 to} 5 × 10 ¹⁵ cm ⁻² .
[0009]
As described above, only the high resistance forming ion implantation is performed on the polycrystalline Si film 103 in the high resistance forming region, and the high resistance forming ion implantation and the medium resistance forming ion are performed on the polycrystalline Si film 103 in the medium resistance forming region. Implantation is performed, and high resistance formation ion implantation, medium resistance formation ion implantation, and low resistance formation ion implantation are performed on the polycrystalline Si film 3 in the low resistance formation region.
[0010]
Next, after removing the resist pattern 108, heat treatment is performed. Next, as shown in FIG. 5D, the polycrystalline Si film 103 in the high resistance formation region, the medium resistance formation region, and the low resistance formation region is patterned into a predetermined shape by photolithography and etching, respectively. A resistance, a medium resistance polycrystalline Si resistance and a low resistance polycrystalline Si resistance are formed. Next, after the interlayer insulating film 104 is formed on the entire surface, the interlayer insulating film 104 corresponds to both ends of the high resistance polycrystalline Si resistance, the medium resistance polycrystalline Si resistance, and the low resistance polycrystalline Si resistance. Openings 104a and 104b are formed in the portions. Thereafter, the electrodes 105 and 106 are brought into contact through the openings 104a and 104b, respectively.
[0011]
Thus, the intended high resistance polycrystalline Si resistance, medium resistance polycrystalline Si resistance, and low resistance polycrystalline Si resistance are formed.
[0012]
[Problems to be solved by the invention]
By the way, as a technique for forming a polycrystalline Si resistor using the thin polycrystalline Si film as described above, there is an increase in the grain size of the polycrystalline Si film. As a technique for increasing the particle size, a method is known in which Si is ion-implanted into a polycrystalline Si film to make it amorphous, and this amorphous Si film is solid-phase grown by low-temperature heat treatment.
[0013]
Therefore, it is conceivable to apply this technique for increasing the grain size to the conventional method for forming a polycrystalline Si resistor shown in FIG. 5, but this case has the following problems. That is, the resistance value of the polycrystalline Si resistor composed of the polycrystalline Si film 103 having a large particle size by this technique tends to vary with the miniaturization of the resistance size. In particular, this is a serious problem with respect to high resistance polycrystalline Si resistance because it is important to control the variation in resistance value. For this reason, there is a demand for a technique capable of obtaining a high-resistance polycrystalline Si resistance having a stable resistance value even when the resistance size is reduced. On the other hand, it is desired that a low resistance polycrystalline Si resistance can be obtained with a sufficiently low resistance.
[0014]
Accordingly, an object of the present invention is to obtain a high-resistance polycrystalline silicon resistor having a stable resistance value even when the size is reduced, and to obtain a low-resistance polycrystalline silicon resistor having a sufficiently low desired resistance value. Another object of the present invention is to provide a method for manufacturing a semiconductor device .
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the inventions are,
Manufacturing of a semiconductor device having a first polycrystalline silicon film and a second polycrystalline silicon film having a sheet resistance larger than that of the first polycrystalline silicon film and a crystal grain size smaller than that of the first polycrystalline silicon film A method,
After the first polycrystalline silicon film and the polycrystalline silicon film for forming the second polycrystalline silicon film are formed on the substrate, the polycrystalline silicon film in the formation region of the second polycrystalline silicon film is formed on the substrate. Performing a first ion implantation for forming the second polycrystalline silicon film;
A step of selectively performing a second ion implantation for forming the first polycrystalline silicon film on the polycrystalline silicon film in the formation region of the first polycrystalline silicon film;
It is characterized by having.
[0016]
Oite this inventions, for example, the crystal grain size of the first polycrystalline silicon film is at 80nm or more, the crystal grain size of the second polycrystalline silicon film is 80nm less. In a typical example, the crystal grain size of the first polycrystalline silicon film is 90 to 500 nm, and the crystal grain size of the second polycrystalline silicon film is 20 to 70 nm. Here, these crystal grain sizes are values obtained by measurement by observation with a transmission electron microscope. The crystal grain size obtained by optical measurement such as ultraviolet absorption is often larger than this.
[0017]
Oite this inventions, the thickness of the first polycrystalline silicon film and the second polycrystalline silicon film is typically a 100~200nm example. For example, the sheet resistance of the first polycrystalline silicon film is 200Ω / □ or less, and the sheet resistance of the second polycrystalline silicon film is 300Ω / □ or more.
[0018]
Oite this inventions are typically the first polysilicon film and the second polycrystalline silicon film is one formed by patterning the same polysilicon film. Typically, the first polycrystalline silicon film and the second polycrystalline silicon film form a polycrystalline silicon resistor.
[0020]
Oite this inventions may be a polycrystalline silicon film in the formation region of the first polycrystalline silicon film be performed first ion implantation. Also, typically, the ion species for the first ion implantation are BF ₂ ⁺ , and the ion species for the second ion implantation are Si ⁺ and B ⁺ . The thickness of the polycrystalline silicon film is typically 100 to 200 nm, for example. Further, the dose amount of BF ₂ ⁺ in the first ion implantation is to minimize the adverse effect of F contained in BF ₂ ^{+ on} increasing the grain size of the polycrystalline silicon film in the low resistance formation region. It is preferably 5 × 10 ¹⁴ cm ⁻² or less.
[0021]
Oite this inventions, typically, the first polycrystalline silicon film and the second polycrystalline silicon film is to form a polycrystalline silicon resistor. In the case where the semiconductor device has an npn transistor, for example, the first polycrystalline silicon film is used as a base electrode of an npn bipolar transistor.
[0023]
In the method of manufacturing a semiconductor device according to the present invention configured as described above , the first ion implantation and the second ion implantation are performed, and then a heat treatment is performed to solid-phase grow the polycrystalline silicon film. The crystal grain size of the first polycrystalline silicon film can be made larger than the crystal grain size of the second polycrystalline silicon film. Accordingly, a high-resistance polycrystalline silicon resistor having a stable resistance value can be formed using the first polycrystalline silicon film having a small crystal grain size, and the second polycrystalline silicon film having a large crystal grain size can be formed. Can be used to form a low-resistance polycrystalline silicon resistor having a sufficiently low desired resistance value.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are denoted by the same reference numerals.
[0025]
FIG. 1 shows a method of manufacturing a semiconductor device according to the first embodiment of the present invention, and in particular, shows a method for forming a polycrystalline Si resistor. Here, three types of polycrystalline Si resistors of high resistance (for example, 1 k to 4.5 kΩ / □), medium resistance (for example, 300 to 500 Ω / □), and low resistance (for example, 200Ω / □ or less) are formed. The case will be described.
[0026]
That is, in the first embodiment, first, as shown in FIG. 1A, a polycrystalline Si film 3 is formed on an insulating film 2 such as a Si oxide film on a Si substrate 1 by a CVD method. The thickness of the polycrystalline Si film 3 is, for example, 100 to 200 nm. Next, ion implantation for high resistance formation is performed on the polycrystalline Si film 3 in the entire high resistance formation region, medium resistance formation region, and low resistance formation region. In this high resistance ion implantation, for example, BF ₂ ⁺ is used as the ion species, the implantation energy is 20 to 40 keV, and the dose is 3 × 10 ^{14 to} 5 × 10 ¹⁴ cm ⁻² .
[0027]
Next, as shown in FIG. 1B, a resist pattern 4 is formed by photolithography on the polycrystalline Si film 3 in the medium resistance forming region excluding the high resistance forming region and the low resistance forming region, and then the resist pattern 4 is formed. Middle resistance forming ion implantation is performed on the polycrystalline Si film 3 in the medium resistance forming region as a mask. In this medium-resistance forming ion implantation, for example, BF ₂ ⁺ is used as the ion species, the implantation energy is 20 to 40 keV, and the dose is 3 × 10 ^{15 to} 5 × 10 ¹⁵ cm ⁻² .
[0028]
Next, after removing the resist pattern 4, as shown in FIG. 1C, a resist pattern 5 is formed by photolithography on the polycrystalline Si film 3 in the high resistance formation region and the medium resistance formation region excluding the low resistance formation region. Then, ion implantation for low resistance formation is performed on the polycrystalline Si film 3 in the low resistance formation region using the resist pattern 5 as a mask. In this low resistance forming ion implantation, for example, Si ⁺ and B ⁺ are used as ion species, the implantation energy of Si ⁺ is 50 to 80 keV, and the dose is 1 × 10 ^{15 to} 5 × 10 ¹⁵ cm ⁻² . The implantation energy of B ⁺ is 5 to ¹⁵ keV, and the dose is 1 × 10 ^{15 to} 3 × 10 ¹⁵ cm ⁻² .
[0029]
Thus, only the high resistance forming ion implantation is performed on the polycrystalline Si film 3 in the high resistance forming region, and the high resistance forming ion implantation and the medium resistance forming ion are performed on the polycrystalline Si film 3 in the medium resistance forming region. Implantation is performed, and high resistance formation ion implantation and low resistance formation ion implantation are performed on the polycrystalline Si film 3 in the low resistance formation region. It should be noted here that the dose amount of BF ₂ ⁺ ion-implanted into the polycrystalline Si film 3 in the low-resistance formation region is 3 × 10 ^{14 to} 5 × 10 ¹⁴ cm ^−2, which is shown in FIG. Compared with the above method, the dose amount of F, which prevents the crystal grains from becoming larger, is also reduced by an order of magnitude.
[0030]
Next, after removing the resist pattern 5, the polycrystalline Si film 3 is solid-phase grown by performing heat treatment. This heat treatment is performed, for example, in a nitrogen (N ₂ ) gas atmosphere at a temperature of 550 to 650 ° C. for 30 to 300 minutes. The solid when phase growth, since the ion-implanted F ⁺ concentrations in the polycrystalline Si film 3 in the low-resistance forming region by an order of magnitude lower than the conventional, large grain size of the crystal grains by the F ⁺ Therefore, the crystal grains of the polycrystalline Si film 3 in this low resistance formation region can be made sufficiently large. Thus, as a result of the solid phase growth by this heat treatment, the crystal grain size of the polycrystalline Si film 3 in the low resistance formation region can be set to 90 to 500 nm, for example, and the medium resistance formation region and the high resistance formation region The crystal grain size of the polycrystalline Si film 3 is, for example, 20 to 70 nm. Note that the heat treatment for solid phase growth may be combined with the heat treatment performed in a later step.
[0031]
Next, as shown in FIG. 1D, the polycrystalline silicon film 3 in the high resistance formation region, the medium resistance formation region, and the low resistance formation region is patterned into a predetermined shape by photolithography and etching, respectively. A resistance, a medium resistance polycrystalline Si resistance and a low resistance polycrystalline Si resistance are formed. Next, after an interlayer insulating film 6 such as a Si oxide film is formed on the entire surface by, for example, the CVD method, a high resistance polycrystalline Si resistance, a middle resistance polycrystalline Si resistance and a low resistance polycrystalline of the interlayer insulating film 6 are formed. The openings 6a and 6b are formed by etching away portions corresponding to both ends of the Si resistor. Next, after an Al film, for example, is formed on the entire surface by sputtering or vacuum deposition, the Al film is patterned into a predetermined shape by photolithography and etching, and a high resistance polycrystalline Si resistance, medium through the openings 6a and 6b. Electrodes 7 and 8 are formed in contact with both ends of the resistance polycrystalline Si resistance and the low resistance polycrystalline Si resistance.
[0032]
Thus, the intended high resistance polycrystalline Si resistance, medium resistance polycrystalline Si resistance, and low resistance polycrystalline Si resistance are formed.
[0033]
FIG. 2 shows the relationship between the dose of B and the sheet resistance of the polycrystalline Si film 3 in the above-described ion implantation for low resistance formation. Here, the horizontal axis in FIG. 2 represents the dose amount of B in the low resistance forming ion implantation. In FIG. 2, the curve indicated by the bold solid line corresponds to the case where only the low resistance forming ion implantation is performed, and the curve indicated by the broken line corresponds to the case where the high resistance forming ion implantation and the low resistance forming ion are performed. The curve indicated by the solid thin line corresponds to the case where ion implantation for forming high resistance, ion implantation for forming medium resistance, and ion implantation for forming low resistance are performed.
[0034]
From FIG. 2, it can be seen that the polycrystalline Si resistance having the lowest sheet resistance can be obtained by using the polycrystalline Si film 3 in which only the low-resistance forming ion implantation is performed. On the other hand, the polycrystalline Si film 3 subjected to high-resistance forming ion implantation and low-resistance forming ion implantation is a polycrystalline silicon film subjected to high-resistance forming ion implantation, medium-resistance forming ion implantation, and low-resistance forming ion implantation. It can be seen that a lower sheet resistance than that of the Si film 3 can be obtained. Since the number of steps is the same, it can be seen that the former method is optimal in view of the whole.
[0035]
As described above, according to the first embodiment, the low resistance polycrystalline Si resistance is reduced with respect to the crystal grain size of the polycrystalline Si film 3 forming the high resistance polycrystalline Si resistance and the medium resistance polycrystalline Si resistance. The crystal grain size of the polycrystalline Si film 3 that forms can be sufficiently increased. Therefore, it is possible to stabilize the resistance values of the high resistance polycrystalline Si resistance and the medium resistance polycrystalline Si resistance, and to make the resistance value of the low resistance polycrystalline Si resistance sufficiently low. it can.
[0036]
The method according to the first embodiment is suitable for application to a semiconductor device using a polycrystalline Si resistor, such as a bipolar semiconductor device or a bipolar-CMOS semiconductor device. In this case, in the bipolar type semiconductor device or the bipolar-CMOS type semiconductor device, the polycrystalline Si film in the same layer as the low sheet resistance polycrystalline Si film 3 forming the low resistance polycrystalline Si resistance is used as the base electrode of the npn type transistor. Can be used. In this way, the manufacturing process can be simplified.
[0037]
FIG. 3 shows a method of manufacturing a semiconductor device according to the second embodiment of the present invention, and in particular shows a method of forming the polycrystalline Si resistor. As in the first embodiment, the high resistance (for example, 1 k to 4.5 kΩ / □), the medium resistance (for example, 300 to 500 Ω / □), and the low resistance (for example, 200 Ω / □ or less) are used here. A case where three types of polycrystalline Si resistors are formed will be described.
[0038]
That is, in the second embodiment, first, as shown in FIG. 3A, a polycrystalline Si film 3 is formed on an insulating film 2 such as a Si oxide film on a Si substrate 1 by a CVD method. The thickness of the polycrystalline Si film 3 is, for example, 100 to 200 nm. Next, after a resist pattern 9 is formed by photolithography on the polycrystalline Si film 3 in the low resistance formation region excluding the high resistance formation region and the medium resistance formation region, the high resistance formation region and the resist pattern 9 are used as a mask. High resistance forming ion implantation is performed on the polycrystalline Si film 3 in the medium resistance forming region. In this high resistance ion implantation, for example, BF ₂ ⁺ is used as the ion species, the implantation energy is 20 to 40 keV, and the dose is 3 × 10 ^{14 to} 5 × 10 ¹⁴ cm ⁻² .
[0039]
Next, after removing the resist pattern 9, as shown in FIG. 3B, a resist pattern 10 is formed by photolithography on the polycrystalline Si film 3 in the high resistance formation region and the low resistance formation region excluding the intermediate resistance formation region. Then, using this resist pattern 10 as a mask, medium resistance forming ion implantation is performed on the polycrystalline Si film 3 in the medium resistance forming region. In this medium-resistance forming ion implantation, for example, BF ₂ ⁺ is used as the ion species, the implantation energy is 20 to 40 keV, the dose is 1 × 10 ^{15 to} 5 × 10 ¹⁵ cm ⁻² , preferably 3 × 10. ^{15 to} 5 × 10 ¹⁵ cm ⁻² .
[0040]
Next, after removing the resist pattern 10, as shown in FIG. 3C, a resist pattern 11 is formed by photolithography on the polycrystalline Si film 3 in the high resistance formation region and the medium resistance formation region excluding the low resistance formation region. Then, ion implantation for low resistance formation is performed on the polycrystalline Si film 3 in the low resistance formation region using the resist pattern 11 as a mask. In this low resistance forming ion implantation, for example, B ⁺ and Si ⁺ are used as ion species, the implantation energy of B ⁺ is 5 to 20 keV, preferably 5 to ¹⁵ keV, and the dose is 1 × 10 ^{15 to} 5 ×. 10 ¹⁵ cm ⁻² , preferably 1 × 10 ^{15 to} 3 × 10 ¹⁵ cm ⁻² , Si ⁺ implantation energy is 50 to 80 keV, and dose is 1 × 10 ^{15 to} 5 × 10 ¹⁵ cm ⁻² .
[0041]
Thus, only the high resistance forming ion implantation is performed on the polycrystalline Si film 3 in the high resistance forming region, and the high resistance forming ion implantation and the medium resistance forming ion are performed on the polycrystalline Si film 3 in the medium resistance forming region. Implantation is performed, and only the low-resistance forming ion implantation is performed on the polycrystalline Si film 3 in the low-resistance forming region. It should be noted here that BF ₂ ⁺ is not ion-implanted into the polycrystalline Si film 3 in the low resistance formation region, and therefore F that prevents the crystal grains from becoming larger is not ion-implanted.
[0042]
Next, after removing the resist pattern 11, the polycrystalline Si film 3 is solid-phase grown by performing heat treatment. The conditions for this heat treatment are the same as in the first embodiment, for example. In this solid phase growth, since F is not ion-implanted in the polycrystalline Si film 3 in the low resistance formation region, there is no problem that this F prevents the crystal grains from becoming large, and therefore this low The crystal grains of the polycrystalline Si film 3 in the resistance forming region can be sufficiently enlarged. Thereby, as in the first embodiment, the crystal grain size of the polycrystalline Si film 3 in the low resistance formation region can be set to 90 to 500 nm, for example, and in the medium resistance formation region and the high resistance formation region. The crystal grain size of the polycrystalline Si film 3 is, for example, 20 to 70 nm. At that time, the sheet resistance of the polycrystalline Si film 3 in the low resistance formation region is 200Ω / □ or less, and the sheet resistance of the polycrystalline Si film 3 in the medium resistance formation region and the high resistance formation region is 300Ω / □ or more. .
[0043]
Thereafter, the same high-resistance polycrystalline Si resistance, medium-resistance polycrystalline Si resistance, and low-resistance polycrystalline Si resistance as shown in FIG. 3D are formed through the same steps as in the first embodiment.
[0044]
According to the second embodiment, the same advantages as those of the first embodiment can be obtained.
[0045]
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, The various deformation | transformation based on the technical idea of this invention is possible.
[0046]
For example, the numerical values given in the first embodiment and the second embodiment described above are merely examples, and different numerical values may be used as necessary. In some cases, ion species different from those used in the first and second embodiments described above may be used as ion species for ion implantation.
[0047]
Further, in the first embodiment and the second embodiment described above, as in the conventional polycrystalline Si resistor shown in FIG. The both ends of the polycrystalline Si film 3 in contact with may be doped with impurities at a high concentration to reduce the resistance.
[0048]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor device according to the present invention, it is possible to form a high-resistance polycrystalline silicon resistor having a stable resistance value even when the size is reduced, and a sufficiently low desired resistance. A low resistance polycrystalline silicon resistor having a value can be formed .
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the invention.
FIG. 2 is a schematic diagram showing a relationship between a dose amount of B and a sheet resistance of a polycrystalline Si film in low resistance forming ion implantation performed in the first embodiment of the present invention.
FIG. 3 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a conventional general polycrystalline Si resistor.
FIG. 5 is a cross-sectional view for explaining a conventional method for manufacturing a semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Si substrate, 2 ... Insulating film, 3 ... Polycrystalline Si film 4, 5, 9, 10, 11 ... Resist pattern, 6 ... Interlayer insulating film, 7, 8, ··electrode

Claims

Manufacturing of a semiconductor device having a first polycrystalline silicon film and a second polycrystalline silicon film having a sheet resistance larger than that of the first polycrystalline silicon film and a crystal grain size smaller than that of the first polycrystalline silicon film A method,
After the first polycrystalline silicon film and the polycrystalline silicon film for forming the second polycrystalline silicon film are formed on the substrate, the polycrystalline silicon film in the formation region of the second polycrystalline silicon film is formed on the substrate. Performing a first ion implantation for forming the second polycrystalline silicon film;
A step of selectively performing a second ion implantation for forming the first polycrystalline silicon film on the polycrystalline silicon film in the formation region of the first polycrystalline silicon film;
A method for manufacturing a semiconductor device, comprising:

2. The method of manufacturing a semiconductor device according to claim 1, wherein the first ion implantation is also performed on the polycrystalline silicon film in the formation region of the first polycrystalline silicon film.

The ion species of the first ion implantation is BF _{2 2} ^{+ +} And the ion species of the second ion implantation is Si. ^{+ +} And B ^{+ +} The method of manufacturing a semiconductor device according to claim 1, wherein:

2. The method of manufacturing a semiconductor device according to claim 1, wherein the polycrystalline silicon film has a thickness of 100 to 200 nm.

BF in the first ion implantation _{2 2} ^{+ +} Dose amount of 5 × 10 ¹⁴¹⁴ cm ^-2-2 The method of manufacturing a semiconductor device according to claim 3, wherein:

2. The method of manufacturing a semiconductor device according to claim 1, wherein the first polycrystalline silicon film and the second polycrystalline silicon film form a polycrystalline silicon resistor.

The semiconductor device has an npn-type bipolar transistor, and the polycrystalline silicon film in the formation region of the first polycrystalline silicon film has Si ^{+ +} And B ^{+ +} To form a base electrode of the npn bipolar transistor, and BF is formed on the polycrystalline silicon film in the formation region of the second polycrystalline silicon film. _{2 2} ^{+ +} 2. The method of manufacturing a semiconductor device according to claim 1, wherein a polycrystalline silicon resistor is formed by performing ion implantation.