JP3737864B2

JP3737864B2 - 半導体装置

Info

Publication number: JP3737864B2
Application number: JP01005797A
Authority: JP
Inventors: 弘宮城
Original assignee: 有限会社ニューロソリューション
Priority date: 1997-01-04
Filing date: 1997-01-04
Publication date: 2006-01-25
Anticipated expiration: 2017-01-04
Also published as: JPH10199939A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成されたチップと基板とを接続して構成される半導体装置に関し、チップをパッケージ部材で覆ったものや、チップが実装されたプリント配線板などを対象とする。
【０００２】
【従来の技術】
プリント配線板などに実装される通常のＬＳＩは、半導体ウエハから切り出したベアチップをパッケージ部材で覆った構造をしており、ベアチップのパッドとパッケージ部材のパッドとはボンディングワイヤにより接続されている。
【０００３】
これら最近のＬＳＩは、携帯機器の普及に伴って、高集積化される傾向にある。ＬＳＩの集積密度を上げると、プリント配線板上に実装される部品数を削減できるため、製品の信頼性および保守性が向上し、設計開発に要する時間も削減できる。
【０００４】
【発明が解決しようとする課題】
ところが、ＬＳＩの集積密度を上げるにしたがって、ＬＳＩを構成するベアチップのパッド数が増え、場合によっては、何百ものパッドが必要になることがある。従来のベアチップは、チップの外周近傍に１列あるいは複数列にパッドを形成しており、パッドの数を増やすのにも限界がある。また、パッドの数が増えると、ボンディングワイヤの数が増えるだけでなく、チップ上の配線も複雑になり、ノイズによる影響を受けやすくなる。特に、最近のＬＳＩは高いクロック周波数で動作することが多く、隣接信号間で信号の漏れ（クロストーク）が発生しやすい。
【０００５】
一方、ＬＳＩのパッケージ部材には、各パッドに対応して外部接続端子（例えばリードなど）が設けられているが、これら外部接続端子はパッドよりも面積が大きいため、パッドの数が多くなると、それに応じてパッケージ部材の面積を大きくせざるを得ない。また、パッド数が増えるに従ってパッケージ部材内部の配線が複雑になり、ノイズや断線等の障害が起きやすくなる。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は、チップや基板の面積を大きくすることなく、かつノイズの発生を防止しつつ、チップと基板との間で入出力される信号数を増やすことができる半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、チップに変調回路を設け、基板に復調回路を設け、チップ上に形成された半導体素子の出力端子から出力された信号を所定の変調方式で変調して電波送信し、その電波を基板で受信し復調回路で復調した信号を、基板内の外部接続端子に供給する。これにより、チップと基板とを物理的に接続しなくても、チップから基板に信号を送信できる。
【０００８】
請求項２の発明は、複数の出力端子からの信号を多重化した後に変調して電波送信するため、各端子ごとに変復調回路を設ける必要がなくなり、素子構造を単純化することができる。
【０００９】
請求項３の発明は、基板に変調回路を設け、チップに復調回路を設け、基板内の外部接続端子から出力された信号を所定の変調方式で変調して電波送信し、その電波をチップで受信し復調回路で復調した信号を、チップ内の半導体素子に供給する。これにより、チップと基板とを物理的に接続しなくても、基板からチップに信号を送信できる。
【００１０】
請求項４の発明は、複数の外部接続端子からの信号を多重化した後に変調して電波送信するため、各端子ごとに変復調回路を設ける必要がなくなり、素子構造を単純化することができる。
【００１１】
請求項５の発明は、チップと基板にアンテナを一体に形成するため、別個にアンテナを取り付ける必要がなく、コストダウンおよび小型化が可能となる。
【００１２】
請求項６の発明は、チップに取り付けられたピンを、基板に設けられたピン受けに嵌合させるような構造の場合には、ピンとピン受けをアンテナとして利用するため、別個にアンテナを設ける必要がなくなる。また、ピンとピン受けは直接嵌合されるため、電波ノイズによる影響を受けない。
【００１３】
請求項７の発明は、チップに取り付けられる放熱部材をアンテナとして利用するため、放熱部材を有効利用できる。
【００１４】
請求項８の発明は、電源供給端子や接地端子など、電波送信に向かない端子については、物理的に接続して信号伝送を行う。
【００１５】
請求項９の発明は、データ入出力端子など、双方向に信号が流れる端子は、各端子ごとに変調回路と復調回路が必要なため構造が複雑になることから、物理的に接続して信号伝送を行う。
【００１６】
請求項１０の発明は、データ入出力端子など、双方向に信号が流れる端子は、各端子ごとに変調回路と復調回路の双方を設ける。これにより、どの方向に信号が流れても、電波による信号伝送が可能となる。
【００１７】
請求項１１の発明は、プリント配線板上にベアチップを実装する際に、プリント配線板とベアチップとの間で電波による信号伝送を行う。これにより、プリント配線板とベアチップとを物理的に接続する必要がなくなる。
【００１８】
【発明の実施の形態】
以下、本発明を適用した半導体装置について、図面を参照しながら具体的に説明する。
【００１９】
本実施形態の半導体装置は、半導体ウエハから切り出されたチップ１と、チップ１を保護するパッケージ部材２とで構成される。図１（ａ）はチップ１の部分的な断面構造を示す図、図１（ｂ）はチップ１を載せるパッケージ部材２の部分的な断面構造を示す図である。
【００２０】
図１に示す半導体装置は、チップ１とパッケージ部材２間の信号伝送を電波で行うことを特徴としており、そのためのデジタル変復調回路１０、２０がチップ１とパッケージ部材２の双方に形成されている。
【００２１】
また、チップ１のベース基板であるｐ−Ｓｉ基板３上には、トランジスタやダイオードなどの多数の半導体素子４が形成されており、これら半導体素子４の入出力端子はチップ１内のデジタル変復調回路１０に接続されている。デジタル変復調回路１０の詳細構成については後述する。
【００２２】
チップ１の裏面側、すなわち素子形成面の反対側には、アンテナとして機能するＣｕ層５が形成されている。デジタル変復調回路１０で変調された信号はＣｕ層５を介して電波送信される。なお、Ｃｕ層５の下層側には、保護用のＳＩＯ₂ 層６が形成されている。
【００２３】
一方、パッケージ部材２の上面には、チップ１のＳＩＯ₂ 層６と密着配置されるＣｕ層７が形成されている。このＣｕ層７はアンテナとして機能し、Ｃｕ層７の下層側にはデジタル変復調回路２０と外部接続端子（例えば、パッドやリードなど）８が形成されている。
【００２４】
図２は、チップ１内のデジタル変復調回路１０と、パッケージ部材２内のデジタル変復調回路２０のブロック構成図である。デジタル変復調回路１０、２０は、いずれも変調回路と復調回路とで構成され、図２（ａ）はチップ１内に形成される変調回路のブロック構成を示し、図２（ｂ）はパッケージ部材２内に形成される復調回路の構成を示している。なお、チップ１内部には図２（ｂ）と同様の復調回路が設けられ、パッケージ部材２内部には図２（ａ）と同様の変調回路が設けられるが、図２では省略している。
【００２５】
以下、図２（ａ）、（ｂ）を用いて、チップ１側からパッケージ部材２側への信号伝送について説明する。チップ１上の各半導体素子４が有する出力端子は、複数本ずつ組にして図２（ａ）に示す信号多重部１１と接続され、信号多重部１１は、各出力端子からの信号を複数ビット単位で多重化する処理を行う。例えば、図３に示すように、４つの出力端子からの出力される各ビットデータが多重化される。なお、図３では多重化された各ビットデータの後にエラー訂正符号を付加した例を示しているが、信号多重部１１からはエラー訂正符号を含まない多重化データを出力するようにしてもよい。
【００２６】
また、同じ種類の信号ごと、あるいは周波数がほぼ等しい信号ごとに多重化するのが望ましく、例えば、データ入出力端子はデータ入出力端子でまとめて多重化し、アドレス端子はアドレス端子でまとめて多重化するのが望ましい。
【００２７】
信号多重部１１から出力された多重化データは、図２に示すようにＱＰＳＫ変調部１３に入力される。ＱＰＳＫ変調部１３は、入力されたビット列をデジタル変調する。図４は、ＱＰＳＫ変調部１３の概略構成を示す図である。同図に示すように、信号多重部１１から出力されたビット列は、直並列変換器３１により２ビットの並列データｆ_I （ｔ）、ｆ_Q （ｔ）に変換される。一方のビットデータｆ_I （ｔ）は、乗算器３２でcos(ωt)を掛けてＩ信号に変換され、他方のビットデータｆ_Q （ｔ）は、乗算器３３でsin(ωt)を掛けてＱ信号に変換される。Ｉ信号とＱ信号は加算器３４で加算されてＱＰＳＫ変調信号Ｓ_m （ｔ）が出力される。
【００２８】
図４に示すように、ＱＰＳＫ変調部１３は、２ビットのデータを搬送波の４種類の位相に割り当てる処理を行っており、変調結果であるＱＰＳＫ変調信号は、（１）式で表される。
【００２９】
Ｓ_m （ｔ）＝Ａcos(ωｔ＋θ) ・・・（１）
（１）式で、θはπ／４、３π／４、５π／４、７π／４のいずれかの値を取り、Ａは定数である。
【００３０】
（１）式で示す４種類のＱＰＳＫ変調信号は、それぞれ位相が９０度ずつ異なっているため、搬送波の周波数を高くしても互いに干渉することがなく、ギガＨｚ帯での安定した通信が行える。
【００３１】
ＱＰＳＫ変調部１３から出力された変調信号は図１（ａ）に示すＣｕ層５に送られ、Ｃｕ層５はＱＰＳＫ変調信号に応じた位相の電波をパッケージ部材２に向けて送信する。
【００３２】
ところで、ＱＰＳＫ変調部１３の搬送波の周波数ｆ（ｆ＝ω／２π）が低い場合には、Ｃｕ層５の長さをかなり長くする必要がある。例えば、搬送波の波長をλ(m) 、電波の周波数をｆ(Hz)、電波の速度をｖ(m/s) とすると、（２）式の関係が成り立つ。
【００３３】
λ＝ｖ／ｆ・・・（２）
電波の速度は、ｖ≒３×１０⁸ (m/s) であるため、ｆ＝１ (GHz)とすると、λ＝３０(cm)になる。通常、アンテナはλ／２の長さが必要なため、Ｃｕ層５の長さとして１５(cm)が必要となり、チップ１内に形成するのは事実上不可能となる。したがって、搬送波の周波数は数十ＧHz以上にするのが望ましい。
【００３４】
チップ１内のＣｕ層５から送信された電波は、パッケージ部材２内部のＣｕ層７で受信されて電気信号に変換される。Ｃｕ層７には、図２（ｂ）に示すＱＰＳＫ復調部２１が接続されており、ＱＰＳＫ変調信号をもとの２ビットデータに変換する。ＱＰＳＫ復調部２１の出力は信号分離部２３に入力され、多重化する前のデータに分離される。分離された各ビットデータは、パッケージ部材２に設けられた外部接続端子８に入力され、これら外部接続端子８は、例えば半導体装置が実装されるプリント配線板上のパターンに接続される。
【００３５】
なお、図２では、チップ１側からパッケージ部材２側に信号を伝送する例を説明したが、パッケージ部材２側からチップ１側に信号を伝送することも可能である。
【００３６】
このように、本実施形態の半導体装置は、チップ１とパッケージ部材２間の信号伝送を電波で行うため、従来のように、チップ１とパッケージ部材２間をボンディングワイヤなどを介して物理的に接続する必要がなく、配線領域を形成する必要もなくなる。したがって、信号端子数の多いＬＳＩベアチップであっても、小サイズのパッケージ部材２に無理なく収納できる。
【００３７】
また、複数の信号を多重化して伝送するため、各信号端子ごとに変復調回路を設ける必要がなく、半導体装置の構造を単純にできるとともに、外径寸法も小さくできる。さらに、半導体素子４と一体に形成したＣｕ層５をアンテナとして利用するため、別にアンテナを取り付ける必要がなく、部品コストの上昇を防げる。また、チップ１内のＣｕ層５とパッケージ部材２内のＣｕ層７をＳｉＯ₂ 層を挟んで密着配置したため、電波の混信を確実に防止できる。
【００３８】
図５は本実施形態のチップ１の外観を示す斜視図である。チップ１には、外部からの信号が入力されるレシーバが形成された領域１０１と、外部に信号を出力するドライバが形成された領域１０２と、外部と双方向に信号をやり取りする双方向バッファが形成された領域１０３とが設けられている。また、チップ１の下側には、レシーバ形成領域１０１に対応して復調回路が、ドライバ形成領域１０２に対応して変調回路が、双方向バッファ形成領域１０３に対応して変復調回路が形成されている。また、チップ１の上面には、多数のパッドが形成された領域１０４が設けられ、これらパッドはボンディングワイヤなどを介して物理的にパッケージ部材２と接続される。この領域１０４に形成される端子としては、例えば、電流が多く流れる電源端子や接地端子、あるいは高い周波数のクロック信号が入力されるクロック端子などが考えられる。
【００３９】
なお、変調と復調が可能なデジタル変復調回路をチップ１とパッケージ部材２に設けると、半導体装置の構造が複雑になるため、チップ１とパッケージ部材２のいずれか一方には変調回路のみを設け、他方には復調回路のみを設けてもよい。例えば、図６（ａ）は、レシーバが形成される領域１０５の下側に復調回路を形成し、ドライバに対しては領域１０６にパッドを形成してボンディングワイヤ等により物理的にパッケージ部材２と接続する例を示す。この場合には、電波による信号送信は行わないため、図２（ａ）に示したようなデジタル変調回路は不要であり、半導体素子４の各出力端子を上述した領域１０６のパッドに直接接続すればよい。これに対して図６（ｂ）は、ドライバの形成領域である領域１０７に変調回路を形成し、レシーバに対しては領域１０８にパッドを形成する例を示す。この場合には、電波による信号受信は行わないため、図２（ｂ）に示すようなデジタル復調回路は不要であり、半導体素子４の各入力端子を上述した領域１０７のパッドに直接接続すればよい。このように、変調回路と復調回路のいずれか一方をチップ１とパッケージ部材２に設けるようにすれば、半導体装置の構造を簡易化できる。
【００４０】
図１（ａ）では、ｐ−Ｓｉ基板３の下面、すなわち半導体素子４の形成面の反対側の面から電波を送信する例を説明したが、半導体素子４の形成面側にアンテナとして作用するＣｕ層を形成し、素子形成面をパッケージ部材２と対向配置させて両者を接合してもよい。
【００４１】
また、図２では、レシーバやドライバ等をそれぞれ別領域に形成する例を示したが、チップ１上のレイアウトは任意に変更可能であり、例えば、チップ１の外周に沿ってレシーバやドライバを形成してもよい。また、所定の周波数以上の信号が流れる端子のみ電波で信号伝送したり、逆に所定の周波数未満の信号が流れる端子のみ電波で信号電送してもよい。
【００４２】
また、図１では、チップ１とパッケージ部材２間の信号電送を電波で行う例を説明したが、パッケージ部材２とプリント配線板間、あるいはパッケージ部材２を設けずに実装する場合にはチップ１とプリント配線板間の信号電送を電波で行ってもよい。この場合は、チップ１あるいはパッケージ部材２に形成された変調回路に対応してプリント配線板に復調回路を形成し、チップ１あるいはパッケージ部材２に形成された復調回路に対応してプリント配線板に変調回路を形成すればよい。
【００４３】
図２に示した半導体装置は、多重化された信号をＱＰＳＫ変調する例を説明したが、変調方式はＱＰＳＫ変調に限定されず、ＢＰＳＫ変調や多値変調など種々の変調方式を適用できる。また、多重化せずに各信号ごとに別個に変復調してもよい。
【００４４】
図１では、Ｃｕ層５、７をアンテナとして利用する例を説明したが、チップ１に取り付けたピンをパッケージ部材２のピン受けに嵌合させる場合には、ピンとピン受けをアンテナとして利用してもよい。また、チップ１に放熱部材を取り付ける場合は、この放熱部材の一部にアンテナを形成するようにしてもよい。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明によれば、チップと基板間での信号伝送を電波で行うため、チップと基板間をボンディングワイヤなどを用いて物理的に接続する必要がなく、配線領域も形成する必要がなくなる。このため、チップを実装する基板の外径寸法を小さくすることができる。
【００４６】
また、複数の信号を多重化して変調するため、各信号端子ごとに変復調回路を設けなくて済み、半導体装置の構造を単純にでき、外径寸法も小さくできる。
【図面の簡単な説明】
【図１】（ａ）はチップの断面構造を示す図、（ｂ）はパッケージ部材の断面構造を示す図である。
【図２】チップ内およびパッケージ部材内のデジタル変復調回路のブロック構成図である。
【図３】４つの出力端子からの信号を多重化する例を示す図である。
【図４】ＱＰＳＫ変調部の概略構成を示す図である。
【図５】本実施形態のチップの外観を示す斜視図である。
【図６】（ａ）は変調回路を持たずに復調回路を有する半導体装置を示す図、（ｂ）は復調回路を持たずに変調回路を有する半導体装置を示す図である。
【符号の説明】
１チップ
２パッケージ部材
３ｐ−Ｓｉ基板
４半導体素子
５、７Ｃｕ層
６ＳｉＯ₂ 層
８外部接続端子
１０、２０デジタル変復調回路

Claims

半導体ウエハから切り出されたチップが実装された基板を有する半導体装置において、
前記チップは、前記チップ上に形成された半導体素子の複数の出力端子から出力された信号を多重化する多重化回路と、前記多重化回路によって多重化された信号を所定の変調方式で変調する変調回路とを備え、
前記基板は、前記所定の変調方式で変調された信号を復調する復調回路と、この復調回路で復調された信号を前記基板の外部に出力する外部接続端子と、前記復調回路で復調された信号を多重化する前の信号に分離して前記外部接続端子に供給する信号分離回路とを備え、
前記所定の変調方式で変調された信号に応じた電波を前記チップと前記基板との間で送受信することを特徴とする半導体装置。
半導体ウエハから切り出されたチップが実装された基板を有する半導体装置において、
前記基板は、前記基板の外部からの信号を取り込む複数の外部接続端子と、複数の前記外部接続端子に入力された信号を多重化する多重化回路と、前記多重化回路によって多重化された信号を所定の変調方式で変調する変調回路とを備え、
前記チップは、前記所定の変調方式で変調された信号を復調する復調回路と、前記復調回路で復調された信号を多重化する前の信号に分離して前記チップの各入力端子に供給する信号分離回路と、前記信号分離回路で分離された信号に基づいて所定の回路動作を行う半導体素子とを備えることを特徴とする半導体装置。
請求項１または２において、
前記チップおよび前記基板には、前記変調回路および前記復調回路に対応してアンテナが形成され、
前記変調回路の搬送波の周波数に応じて前記アンテナの形状および面積を定めることを特徴とする半導体装置。
請求項１〜３のいずれかにおいて、
前記チップ上に形成された入出力端子のうち、少なくとも電源供給端子および接地端子を含む一部の電極については、電波による送受信を行わずに、前記基板上に対応して形成された前記外部接続端子と、導電性材料を介して接続することを特徴とする半導体装置。
請求項１〜４のいずれかにおいて、
前記基板はプリント配線板であり、前記チップは前記プリント配線板上にベアの状態で実装されることを特徴とする半導体装置。
半導体ウエハから切り出されたチップが実装された基板を有する半導体装置において、
前記チップは、前記チップ上に形成された半導体素子の出力端子から出力された信号を所定の変調方式で変調する変調回路を備え、
前記基板は、前記所定の変調方式で変調された信号を復調する復調回路と、この復調回路で復調された信号を前記基板の外部に出力する外部接続端子とを備え、
前記所定の変調方式で変調された信号に応じた電波を前記チップと前記基板との間で送受信し、
前記チップ上に形成された入出力端子のうち、双方向に信号が流れる入出力端子については、電波による送受信を行わずに、前記基板上に対応して形成された前記外部接続端子と、導電性材料を介して接続することを特徴とする半導体装置。
請求項６において、
前記チップは、複数の前記出力端子から出力された信号を多重化して前記変調回路に供給する多重化回路を備え、
前記基板は、前記復調回路で復調された信号を多重化する前の信号に分離して前記外部接続端子に供給する信号分離回路を備えることを特徴とする半導体装置。
半導体ウエハから切り出されたチップが実装された基板を有する半導体装置において、
前記基板は、前記基板の外部からの信号を取り込む外部接続端子と、この外部接続端子に取り込まれた信号を所定の変調方式で変調する変調回路とを備え、
前記チップは、前記所定の変調方式で変調された信号を復調する復調回路と、この復調回路で復調された信号に基づいて所定の回路動作を行う半導体素子とを備え、
前記チップ上に形成された入出力端子のうち、双方向に信号が流れる入出力端子については、電波による送受信を行わずに、前記基板上に対応して形成された前記外部接続端子と、導電性材料を介して接続することを特徴とする半導体装置。
請求項８において、
前記基板は、複数の前記外部接続端子に入力された信号を多重化して前記変調回路に供給する多重化回路を備え、
前記チップは、前記復調回路で復調された信号を多重化する前の信号に分離して前記半導体素子の各入力端子に供給する信号分離回路を備えることを特徴とする半導体装置。
請求項６〜９のいずれかにおいて、
前記チップおよび前記基板には、前記変調回路および前記復調回路に対応してアンテナが形成され、
前記変調回路の搬送波の周波数に応じて前記アンテナの形状および面積を定めることを特徴とする半導体装置。
請求項６〜１０のいずれかにおいて、
前記チップ上に形成された入出力端子のうち、少なくとも電源供給端子および接地端子を含む一部の電極については、電波による送受信を行わずに、前記基板上に対応して形成された前記外部接続端子と、導電性材料を介して接続することを特徴とする半導体装置。
請求項６〜１１のいずれかにおいて、
前記基板はプリント配線板であり、前記チップは前記プリント配線板上にベアの状態で実装されることを特徴とする半導体装置。