Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3744155B2 - Method for manufacturing gallium nitride compound semiconductor substrate - Google Patents
[go: Go Back, main page]

JP3744155B2 - Method for manufacturing gallium nitride compound semiconductor substrate - Google Patents

Method for manufacturing gallium nitride compound semiconductor substrate Download PDF

Info

Publication number
JP3744155B2
JP3744155B2 JP32213397A JP32213397A JP3744155B2 JP 3744155 B2 JP3744155 B2 JP 3744155B2 JP 32213397 A JP32213397 A JP 32213397A JP 32213397 A JP32213397 A JP 32213397A JP 3744155 B2 JP3744155 B2 JP 3744155B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
gallium nitride
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32213397A
Other languages
Japanese (ja)
Other versions
JPH11145057A (en
Inventor
正好 小池
誠二 永井
雄太 手銭
史郎 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP32213397A priority Critical patent/JP3744155B2/en
Publication of JPH11145057A publication Critical patent/JPH11145057A/en
Application granted granted Critical
Publication of JP3744155B2 publication Critical patent/JP3744155B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は窒化ガリウム系化合物半導体のエピタキシャル基板を得るための方法に関する。
【0002】
【従来の技術】
本発明は、一般式AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の窒化ガリウム系化合物半導体基板の製造方法に関する。
【0003】
【従来の技術】
窒化ガリウム系化合物半導体は、発光スペクトルが紫外から赤色の広範囲に渡る直接遷移型の半導体であり、発光ダイオード(LED)やレーザダイオード(LD)等の発光素子に応用されている。この窒化ガリウム系化合物半導体では、通常、サファイア上に形成している。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、サファイア基板上に窒化ガリウム系化合物半導体を形成すると、サファイアと窒化ガリウム系化合物半導体との熱膨張係数差により、半導体層にクラック、そりが発生し、ミスフットにより転位が発生し、このため素子特性が良くないという問題がある。さらに、サファイアは絶縁性であるので、基板に対して同一面側に両電極を形成する必要があり、そのために基板に近い側にあるn層までのエッチングをする必要があるために製造効率がよくないという問題がある。又、同一面側に両電極を形成するために、素子サイズが増大する。また、両電極に対してワイヤボンディングを必要とすると共に、n層において横方向の電流路が形成され電流路が長くなるため駆動電圧が若干増加するという問題がある。加えて、基板と半導体層とが異種の物質で構成されているので、レーザダイオードでは良好なへき開が困難である。
【0005】
従って、本発明の目的は、上記課題に鑑み、結晶性の良い窒化ガリウム系半導体基板を容易に得ることである。また、その良質な基板を用いることで、素子特性を向上させることである。
【0006】
【課題を解決するための手段及び作用効果】
請求項1の発明は、基板上にウエットエッチング可能な第1層を形成し、第1層上に、低温成長により形成した下層と、結晶性の良い第1の窒化ガリウム系化合物半導体から成る上層とから成る第2層を形成し、その第2層の上に、第2層の露出部が散在するように、点状、ストライプ状又は格子状の島状態に、窒化ガリウム系化合物半導体がその上にエピタキシャル成長しない第3層を形成し、第3層で覆われていない第2層の露出部を核として、エピタキシャル成長させ、第3層の上部では、横方向にエピタキシャル成長させることで第2の窒化ガリウム系化合物半導体から成る第4層を形成し、第1層をエッチングする溶液を用いた湿式エッチングにより、基板から剥離させて窒化ガリウム系化合物半導体基板を形成することを特徴とする。
【0007】
尚、ここでいう横方向とは、基板の面方向を意味する。第4層として、第2の窒化ガリウム系化合物半導体を成長させる時、第3層の上部領域にはエピタキシャル成長せず、第2層の露出領域における第1の窒化ガリウム系化合物半導体を核として上方向及び横方向に成長する。この結果、第1の窒化ガリウム系化合物半導体内に存在する貫通転位は第2の窒化ガリウム系化合物半導体において第2層の露出領域の上にだけ存在し、横方向に成長した第3層の上部では縦方向の貫通転位が存在しない。よって、第2の窒化ガリウム系化合物半導体の縦方向の貫通転位の面密度が極めて小さくなり、結晶性が向上する。また、第3層とその上の第4層を形成する第2の窒化ガリウム系化合物半導体とは化学的に接合していないので、第4層のそりが防止されると共に応力歪みがその層に入ることが抑制される。
【0008】
このようにして、窒化ガリウム系化合物半導体が形成された後に、第1層を湿式エッチングにより除去して、窒化ガリウム系化合物半導体基板を得ることができる。
請求項2に記載の発明は、第2層の下層は、アモルファス又は微結晶が混在した状態であることを特徴とする。
請求項3に記載の発明は、第2層の下層は、 GaInN から成ることを特徴とする。
【0009】
請求項4の発明は、第1層を、酸化亜鉛(ZnO)としたことである。酸化亜鉛の格子定数はサファイアと窒化ガリウム系化合物半導体との格子定数に近い。よって、酸化亜鉛はサファイア基板上に形成でき、その酸化亜鉛の上に結晶性の良い第2層としての第1の窒化ガリウム系化合物半導体を形成することができる。また、酸化亜鉛のみ、フッ酸によりエッチングすることができ、基板の剥離が容易である。
【0010】
請求項5の発明は、第3層を、二酸化シリコン(SiO2)としたことである。この場合には、第4層をAlを含まない窒化ガリウム系化合物半導体とすることで、第4層は第3層の上にはエピタキシャルせずに、横方向のエピタキシャル成長により第4層を結晶性良く得ることができる。
【0011】
請求項6の発明は、第3層を、高融点を有した金属又は非晶質のシリコン(Si)としたことを特徴とする。これらの層を用いても、第4層としての第2の窒化ガリウム系化合物半導体を第3層の上に直接エピタキシャル成長させずに、横方向のエピタキシャル成長により得ることができる。また、第3層が導電性を有するので、第3層を残した窒化ガリウム系化合物半導体基板において面に垂直方向に電流を流すことができる。よって、素子の電極を両端面に形成することが可能となる。尚、高融点を有した金属とは2000℃以上の融点を有する金属であり、例えば、Nb,Mo,Ru,Hf,Ta,Wが上げられる。
【0012】
請求項7の発明は、基板を、サファイア、シリコン、又は、炭化珪素としたことである。そられの基板上で得られる第4層としての第2の窒化ガリウム系化合物半導体の結晶性を向上させることができる。
【0013】
請求項8の発明は、第4層の厚さを、50〜100μmとしたことである。この厚さとすることで、面に垂直な方向に成長する転位が消失し、無転位の結晶を得ることができる。
【0014】
請求項9の発明は、第4層の上に、素子を形成する第3の窒化ガリウム系化合物半導体からなる複数の層を形成し、その後に、第1層をエッチングして素子の形成された基板を得ることを特徴とする。これにより、第4層を基底層とし、その上の層を機能層とすることができ、結晶性の良い素子を得ることができる。
【0015】
請求項10及び請求項11の発明は、基板上の各層を、基板の両面に形成し、基板の両面に形成された第1層をエッチングして除去することで、1枚の基板を用いて2枚の窒化ガリウム系化合物半導体基板を得ることを特徴とする。基板の両面に窒化ガリウム系化合物半導体を成長させるので、そりがなく、また、一度に、2枚の窒化ガリウム系化合物半導体基板が得られるので、生産効率が高くなる。
【0016】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。
図1〜図4は、本発明はGaN基板を製造する方法を示した工程図である。
図1に示すように、(0001)方向の面方位を有するサファイア基板1を準備し、そのサファイア基板1をメタノール等の有機薬品で洗浄した。その後、サファイア基板1をRFスパッタリング装置のチャンバー内にセットして、チャンバーを真空に排気した。その後、アルゴン・酸素の混合ガスにより図1に示すように、サファイア基板1の上面に厚さ100nmで、ZnOから成る第1層2を形成した。この第1層2はc軸方向への配向度が強いものであった。
【0017】
次に、この第1層2の上に、次の方法により窒化ガリウム系化合物半導体を成長させた。この半導体は、スパッタリング法及び有機金属気相成長法(以下「MOVPE」と略す)により製造された。MOVPEで用いられたガスは、アンモニア(NH3)、キャリアガス(H2,N2)、トリメチルガリウム(Ga(CH3)3)(以下「TMG」と記す)、トリメチルアルミニウム(Al(CH3)3)(以下「TMA」と記す)、トリメチルインジウム(In(CH3)3)(以下「TMI」と記す)である。
【0018】
まず、第1層2の表面をフッ酸系溶液(HF:H2O=1:1)を用いて洗浄した後、基板1をMOVPE装置の反応室に載置されたサセプタに装着する。次に、常圧でH2を流速2liter/分で約10分間反応室に流しながら温度1150℃で第1層2をベーキングした。
【0019】
この後、基板1の温度を500℃に保持し、N2又はH2を10liter/分、NH3を10liter/分、TMGを1.0×10-4モル/分、TMIを5.0×10-4モル/分、図2に示すように、膜厚約500Å、Ga0.8In0.2Nから成る第2層の下層31を形成した。この層は、低温成長によりアモルファス又は微結晶が混在した状態のバッファ層、即ち、ZnOとGaNとの格子定数を緩和する層として機能する。
【0020】
層31の形成後、層31上にMOVPE法により基板1の温度を1100℃にしてN2又はH2を20liter/分、NH3を10liter/分、TMGを2.0×10-4モル/分、H2ガスにより0.86ppmに希釈されたシランを20×10-8モル/分で供給して、GaNを形成し、膜厚約3μmの第2層の上層32を形成した。本実施例では、層31と層32の2層構造により第2層3を形成している。
【0021】
次に、層32上にSiO2をスパッタリングにより膜厚約2000Åに形成した後、レジストの塗布、及び、フォトリソグラフィにより、図3に示すように、幅aが約5μm、露出領域Bの間隔bが約5μmのストライプ状(図5)又は格子状(図6)の第3層4を形成した。
【0022】
次に、第2層の上層32の露出領域B上及び第3層4の上部領域A上に膜厚約80μmのGaNから成る第4層5を形成する。このとき、GaNは、層32の露出部BのGaNを核として、面に垂直方向に成長する。そして、SiO2の第3層4の上部領域Aでは、層32の露出部B上に成長したGaNを核として、GaNが横方向にエピタキシャル成長する。このようにして、本実施例では、GaNがGaNを核として縦方向にも横方向にもエピタキシャル成長するので、結晶性の高いGaNが得られる。
【0023】
次に、このように各層の形成されたサファイア基板1を塩酸系エッチャントに浸し、エッチャントの温度を60℃にした。そして、約10分間超音波洗浄器にかけて、第1層2のエッチングを行った。これにより、主として、GaNの第4層5から成る窒化ガリウム系化合物半導体基板を得ることができた。
【0024】
尚、上記実施例において、ストライプ状又は格子状に形成された第3層4の幅aを約5μmとしたが、第3層4の幅aが10μmを超えると横方向の成長に長時間必要となり、第3層4の幅aが1μm未満になると、後にフッ酸等でのSiO2膜の除去が困難となるので、望ましくは1〜10μmの範囲が良い。又、上記実施例では第2層の上層32の露出領域Bの間隔bを5μmとしたが、露出領域Bの間隔bが10μmを超えると転位発生の確率が増大し、露出領域Bの間隔bが1μm未満になると良好なGaNから成る第4層5の形成が困難となるので、望ましくは1〜10μmの範囲が良い。また、第4層5の結晶性の点から幅の割合a/bは1〜10が望ましい。
【0025】
上記実施例において、第4層5の厚さは、50〜100μmとすると、無転位の結晶が得られるので望ましい。Ga0.8In0.2Nから成る第2層の下層31を低温成長によるバッファ層にしているが、さらに、この層の上に、高温成長による単結晶のAl0.15Ga0.85Nを形成して、その層の上にGaNの層32を形成しても良い。
【0026】
尚、本実施例では、第2層の下層31の組成をGa0.8In0.2Nとしたが、任意組成比の一般式AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の窒化ガリウム系化合物半導体を用いることができる。また、第2層の上層32をGaNとしたが、これも一般式AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の窒化ガリウム系化合物半導体を用いることができる。また、第2層を2層構造としたが、1層、3層以上としても良い。
【0027】
また、第4層5をGaNとしているが、任意組成比のGaInNを用いても良い。Alが含まれる窒化ガリウム系化合物半導体は、SiO2層上に堆積するので、Alを含まない方が望ましい。しかし、ストライプ状又は格子状に形成される第3層4をSiO2に代えて、タングステン(W)など高融点の金属や、アモルファスSiなどを用いてもよい。このように、第3層4を金属又は非晶質Siで構成することにより、第3層4に電流が流れるので、GaN化合物半導体の厚さ方向に均一に電流をより良好に流すことができる。タングステン(W)など高融点の金属や、アモルファスSiを用いた場合には、任意組成比の一般式AlxGayIn1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)の窒化ガリウム系化合物半導体は、その上にエピタキシャル成長しないので、一般式AlxGayIn1-x-yNを第4層5として用いることができる。第4層5と第2層3とは、同一組成比であっても、異なる組成比であっても良い。
【0028】
又、図7に示すように層4と層5の形成を2回繰り替えしても良い。この時、層4を構成する下層41と上層42のパターンは、上から見て層32が見えないようなパターンに形成されている。即ち、層42は層41が存在しない上部領域に形成される。これにより、層5を構成する下層51において、下層41の形成されていない部分B1の縦方向の貫通転位がその上方に存在する上層42により遮断され、上層42の上部領域A2は横方向成長のため層5を構成する上層52の縦方向貫通転位は存在しない。又、上層52の上層42の存在しない領域B2は、下層41の上部領域A1の延長領域であるので、縦方向の貫通転位は存在しない。よって、上層52の貫通転位は極めて減少し、これにより、層5の結晶性を無転位結晶とすることができ、結晶性を著しく改善することができる。
尚、層4と層5の繰り返し回数は2回の他、任意回数繰り返しても良い。その時に、複数の層4のパターンをずらせて、全体として、上から見た時に、層32が見えない状態にすれば良い。勿論、層4を複数段に形成する場合にも、タングステン(W)など高融点の金属や、アモルファスSi等を用いることができ、各段毎にSiO2を含めてその材料を変化させても良い。
【0029】
上記実施例では、基板1にサファイアを用いたが、シリコン、炭化珪素等の他の基板を用いることができる。また、基板1の上面にだけ各層を形成したが、基板の上面と下面の両側に対称に各層を形成することで、基板のそりが防止できると共に、一度に2枚の窒化ガリウム系化合物半導体基板が得られるので製造効率が向上する。
【0030】
このようにして得られた窒化ガリウム系化合物半導体基板上に、さらに、良く知られたように、窒化ガリウム系化合物半導体から成る、ガイド層、クラッド層、MQW又はSQW構造の活性層がヘテロ接合された発光ダイオード、レーザ素子を形成しても良い。これらの素子を構成する各機能層は、第4層5を基底層として、その上に形成した後、第4層5等の基板を第1層2のエッチングにより基板1から剥離させても良い。このような方法により、レーザダイオードを形成した場合には、第4層5の基底層から素子の各機能層までが、窒化ガリウム系化合物半導体で形成されているので、共振器の端面が容易にへき開により形成できる。これによりレーザの発振効率を向上させることができる。また、第4層5を導電性に形成することで、基板面に垂直な方向に電流を流すことかでき、電極形成工程が簡略化されると共に、電流路の断面積が広く且つ長さが短くなるので駆動電圧を低下させることができる。
【0031】
また、第1層2としてZnOを用いたが、窒化ガリウム系化合物半導体のバッファ層が形成でき、第1層2のみをエッチングできれば良い。
上記の実施例において、MOVPE法は常圧雰囲気中で行われたが、減圧成長下で行っても良い。また、常圧、減圧の組み合わせで行なって良い。本発明で得られたGaN系化合物半導体は、LEDやLDの発光素子に利用可能であると共に受光素子及び電子ディバイスにも利用することができる。
【図面の簡単な説明】
【図1】 本発明の具体的な一実施例に係るGaN基板の製造方法を示した断面図。
【図2】 同じく製造工程を示した断面図。
【図3】 同じく製造工程を示した断面図。
【図4】 同じく製造工程を示した断面図。
【図5】 第3層の形状を示した平面図。
【図6】 第3層の他の形状を示した平面図。
【図7】 第3層を複数回用いた他の実施例に係る製造工程を示した断面図。
【符号の説明】
1…サファイア基板
2…第1層(ZnO)
3…第2層
31…第2層の下層(Ga0.8In0.2N)
32…第2層の上層(GaN)
4…第3層(SiO2)
5…第4層(GaN)
[0001]
[Industrial application fields]
The present invention relates to a method for obtaining an epitaxial substrate of a gallium nitride compound semiconductor.
[0002]
[Prior art]
The present invention relates to the general formula Al x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) method for producing a gallium nitride compound semiconductor substrate.
[0003]
[Prior art]
Gallium nitride compound semiconductors are direct transition semiconductors whose emission spectrum covers a wide range from ultraviolet to red, and are applied to light-emitting elements such as light-emitting diodes (LEDs) and laser diodes (LDs). The gallium nitride compound semiconductor is usually formed on sapphire.
[0004]
[Problems to be solved by the invention]
However, in the above prior art, when a gallium nitride compound semiconductor is formed on a sapphire substrate, cracks and warpage occur in the semiconductor layer due to a difference in thermal expansion coefficient between sapphire and the gallium nitride compound semiconductor, and dislocation occurs due to a misfoot. For this reason, there is a problem that device characteristics are not good. Furthermore, since sapphire is insulative, it is necessary to form both electrodes on the same surface side with respect to the substrate. For this reason, it is necessary to etch up to the n layer on the side close to the substrate. There is a problem that it is not good. In addition, since both electrodes are formed on the same surface side, the element size increases. In addition, wire bonding is required for both electrodes, and a lateral current path is formed in the n layer and the current path becomes longer, so that the drive voltage slightly increases. In addition, since the substrate and the semiconductor layer are made of different materials, it is difficult to cleave well with a laser diode.
[0005]
Therefore, in view of the above problems, an object of the present invention is to easily obtain a gallium nitride semiconductor substrate having good crystallinity. Further, it is to improve element characteristics by using the high-quality substrate.
[0006]
[Means for solving the problems and effects]
The invention of claim 1, to form a first layer capable of wet etching on the substrate, on the first layer, a lower layer formed by a low temperature growth, good crystallinity first upper layer consisting of gallium nitride-based compound semiconductor A gallium nitride compound semiconductor is formed in a dot-like, stripe-like or lattice- like island state so that the exposed portion of the second layer is scattered on the second layer. A third layer that is not epitaxially grown is formed, epitaxially grown using the exposed portion of the second layer not covered by the third layer as a nucleus, and epitaxially grown in the lateral direction above the third layer, thereby performing the second nitridation. A gallium nitride compound semiconductor substrate is formed by forming a fourth layer made of a gallium compound semiconductor and peeling it from the substrate by wet etching using a solution for etching the first layer. That.
[0007]
Here, the lateral direction means the surface direction of the substrate. When the second gallium nitride compound semiconductor is grown as the fourth layer, it is not epitaxially grown in the upper region of the third layer, and the first gallium nitride compound semiconductor in the exposed region of the second layer is used as the nucleus. And grow laterally. As a result, threading dislocations existing in the first gallium nitride compound semiconductor exist only on the exposed region of the second layer in the second gallium nitride compound semiconductor, and the upper part of the third layer grown in the lateral direction. Then there are no vertical threading dislocations. Therefore, the surface density of the threading dislocations in the vertical direction of the second gallium nitride compound semiconductor is extremely reduced, and the crystallinity is improved. In addition, since the third layer and the second gallium nitride compound semiconductor forming the fourth layer thereon are not chemically bonded, warping of the fourth layer is prevented and stress strain is applied to the layer. Entering is suppressed.
[0008]
In this manner, after the gallium nitride compound semiconductor is formed, the first layer can be removed by wet etching to obtain a gallium nitride compound semiconductor substrate.
The invention described in claim 2 is characterized in that the lower layer of the second layer is in a state where amorphous or microcrystals are mixed.
The invention described in claim 3 is characterized in that the lower layer of the second layer is made of GaInN .
[0009]
The invention of claim 4 is that the first layer is made of zinc oxide (ZnO). Zinc oxide has a lattice constant close to that of sapphire and a gallium nitride compound semiconductor. Therefore, zinc oxide can be formed on the sapphire substrate, and the first gallium nitride compound semiconductor as the second layer having good crystallinity can be formed on the zinc oxide. Further, only zinc oxide can be etched with hydrofluoric acid, and the substrate can be easily peeled off.
[0010]
The invention of claim 5 is that the third layer is made of silicon dioxide (SiO 2 ). In this case, by making the fourth layer a gallium nitride compound semiconductor that does not contain Al, the fourth layer is not epitaxially formed on the third layer, but the fourth layer is made crystalline by lateral epitaxial growth. Can get well.
[0011]
The invention of claim 6 is characterized in that the third layer is made of a metal having a high melting point or amorphous silicon (Si). Even if these layers are used, the second gallium nitride-based compound semiconductor as the fourth layer can be obtained by epitaxial growth in the lateral direction without directly epitaxially growing on the third layer. In addition, since the third layer has conductivity, a current can flow in a direction perpendicular to the surface of the gallium nitride compound semiconductor substrate in which the third layer is left. Therefore, the electrode of the element can be formed on both end faces. The metal having a high melting point is a metal having a melting point of 2000 ° C. or higher, and examples thereof include Nb, Mo, Ru, Hf, Ta, and W.
[0012]
The invention of claim 7 is that the substrate is made of sapphire, silicon, or silicon carbide. The crystallinity of the second gallium nitride compound semiconductor as the fourth layer obtained on the substrate can be improved.
[0013]
The invention of claim 8 is that the thickness of the fourth layer is 50 to 100 μm. With this thickness, dislocations growing in a direction perpendicular to the plane disappear, and dislocation-free crystals can be obtained.
[0014]
According to a ninth aspect of the present invention, a plurality of layers made of a third gallium nitride compound semiconductor forming an element are formed on the fourth layer, and then the first layer is etched to form the element. A substrate is obtained. Thereby, the fourth layer can be used as a base layer, and the layer above the fourth layer can be used as a functional layer, and an element with good crystallinity can be obtained.
[0015]
The inventions of claim 10 and claim 11 use a single substrate by forming each layer on the substrate on both sides of the substrate and removing the first layer formed on both sides of the substrate by etching. Two gallium nitride compound semiconductor substrates are obtained. Since the gallium nitride compound semiconductor is grown on both sides of the substrate, there is no warpage, and two gallium nitride compound semiconductor substrates can be obtained at a time, so that the production efficiency is increased.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on specific examples.
1 to 4 are process diagrams showing a method of manufacturing a GaN substrate according to the present invention.
As shown in FIG. 1, a sapphire substrate 1 having a (0001) orientation was prepared, and the sapphire substrate 1 was washed with an organic chemical such as methanol. Thereafter, the sapphire substrate 1 was set in a chamber of an RF sputtering apparatus, and the chamber was evacuated to a vacuum. Thereafter, as shown in FIG. 1, a first layer 2 made of ZnO having a thickness of 100 nm was formed on the upper surface of the sapphire substrate 1 with a mixed gas of argon and oxygen. The first layer 2 had a strong degree of orientation in the c-axis direction.
[0017]
Next, a gallium nitride compound semiconductor was grown on the first layer 2 by the following method. This semiconductor was manufactured by sputtering and metal organic vapor phase epitaxy (hereinafter abbreviated as “MOVPE”). The gases used in MOVPE are ammonia (NH 3 ), carrier gas (H 2 , N 2 ), trimethyl gallium (Ga (CH 3 ) 3 ) (hereinafter referred to as “TMG”), trimethyl aluminum (Al (CH 3 3 ) (hereinafter referred to as “TMA”) and trimethylindium (In (CH 3 ) 3 ) (hereinafter referred to as “TMI”).
[0018]
First, after the surface of the first layer 2 is cleaned using a hydrofluoric acid solution (HF: H 2 O = 1: 1), the substrate 1 is mounted on a susceptor placed in a reaction chamber of the MOVPE apparatus. Next, the first layer 2 was baked at a temperature of 1150 ° C. while flowing H 2 at normal pressure at a flow rate of 2 liters / minute for about 10 minutes.
[0019]
Thereafter, the temperature of the substrate 1 is maintained at 500 ° C., N 2 or H 2 is 10 liter / min, NH 3 is 10 liter / min, TMG is 1.0 × 10 −4 mol / min, and TMI is 5.0 × 10 −4 mol. As shown in FIG. 2, a lower layer 31 of a second layer made of Ga 0.8 In 0.2 N was formed as shown in FIG. This layer functions as a buffer layer in which amorphous or microcrystals are mixed by low-temperature growth, that is, a layer that relaxes the lattice constant of ZnO and GaN.
[0020]
After the formation of the layer 31, the temperature of the substrate 1 is set to 1100 ° C. by the MOVPE method on the layer 31, N 2 or H 2 is 20 liter / min, NH 3 is 10 liter / min, TMG is 2.0 × 10 −4 mol / min, Silane diluted to 0.86 ppm with H 2 gas was supplied at 20 × 10 −8 mol / min to form GaN, and an upper layer 32 of a second layer having a thickness of about 3 μm was formed. In the present embodiment, the second layer 3 is formed by the two-layer structure of the layer 31 and the layer 32.
[0021]
Next, after SiO 2 is formed on the layer 32 by sputtering to a film thickness of about 2000 mm, a width a is about 5 μm and the distance b between the exposed regions B is as shown in FIG. 3 by applying a resist and photolithography. A third layer 4 having a stripe shape (FIG. 5) or a lattice shape (FIG. 6) of about 5 μm was formed.
[0022]
Next, a fourth layer 5 made of GaN having a thickness of about 80 μm is formed on the exposed region B of the upper layer 32 of the second layer and the upper region A of the third layer 4. At this time, GaN grows in a direction perpendicular to the surface with GaN in the exposed portion B of the layer 32 as a nucleus. In the upper region A of the third layer 4 of SiO 2 , GaN grows epitaxially in the lateral direction using GaN grown on the exposed portion B of the layer 32 as a nucleus. In this way, in this embodiment, GaN is epitaxially grown both vertically and laterally with GaN as a nucleus, so that GaN with high crystallinity can be obtained.
[0023]
Next, the sapphire substrate 1 on which each layer was formed in this manner was immersed in a hydrochloric acid-based etchant, and the temperature of the etchant was set to 60 ° C. Then, the first layer 2 was etched using an ultrasonic cleaner for about 10 minutes. As a result, a gallium nitride compound semiconductor substrate mainly composed of the fourth layer 5 of GaN could be obtained.
[0024]
In the above embodiment, the width a of the third layer 4 formed in a stripe shape or a lattice shape is about 5 μm. However, if the width a of the third layer 4 exceeds 10 μm, it takes a long time for the lateral growth. Thus, if the width a of the third layer 4 is less than 1 μm, it will be difficult to remove the SiO 2 film later with hydrofluoric acid or the like, so the range of 1 to 10 μm is desirable. In the above embodiment, the interval b between the exposed regions B of the upper layer 32 of the second layer is 5 μm. However, if the interval b between the exposed regions B exceeds 10 μm, the probability of dislocation increases, and the interval b between the exposed regions B is increased. If the thickness is less than 1 μm, it becomes difficult to form the fourth layer 5 made of good GaN. Therefore, the range of 1 to 10 μm is desirable. In addition, the width ratio a / b is preferably 1 to 10 in terms of crystallinity of the fourth layer 5.
[0025]
In the above embodiment, it is desirable that the thickness of the fourth layer 5 is 50 to 100 μm because dislocation-free crystals are obtained. The lower layer 31 of the second layer made of Ga 0.8 In 0.2 N is used as a buffer layer by low-temperature growth. Further, on this layer, single-crystal Al 0.15 Ga 0.85 N by high-temperature growth is formed, and the layer is formed. A GaN layer 32 may be formed thereon.
[0026]
In this embodiment, the composition of the lower layer 31 of the second layer is Ga 0.8 In 0.2 N. However, the general formula Al x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y) having an arbitrary composition ratio is used. A gallium nitride compound semiconductor of ≦ 1,0 ≦ x + y ≦ 1) can be used. The upper layer 32 of the second layer is made of GaN, which is also nitrided by the general formula Al x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1). Gallium-based compound semiconductors can be used. Moreover, although the second layer has a two-layer structure, it may have one layer, three layers or more.
[0027]
Further, although the fourth layer 5 is made of GaN, GaInN having an arbitrary composition ratio may be used. Since the gallium nitride compound semiconductor containing Al is deposited on the SiO 2 layer, it is desirable not to contain Al. However, the third layer 4 formed in a stripe shape or a lattice shape may be replaced with SiO 2 and a high melting point metal such as tungsten (W), amorphous Si, or the like may be used. As described above, since the third layer 4 is made of metal or amorphous Si, a current flows through the third layer 4, so that a current can be more uniformly and uniformly flown in the thickness direction of the GaN compound semiconductor. . Tungsten (W) high melting point metal or the like, in the case of using amorphous Si, the general formula of any composition ratio Al x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ Since the gallium nitride compound semiconductor of x + y ≦ 1) is not epitaxially grown thereon, the general formula Al x Ga y In 1-xy N can be used as the fourth layer 5. The fourth layer 5 and the second layer 3 may have the same composition ratio or different composition ratios.
[0028]
Further, as shown in FIG. 7, the formation of the layers 4 and 5 may be repeated twice. At this time, the patterns of the lower layer 41 and the upper layer 42 constituting the layer 4 are formed in such a pattern that the layer 32 cannot be seen from above. That is, the layer 42 is formed in the upper region where the layer 41 does not exist. Thereby, in the lower layer 51 constituting the layer 5, the vertical threading dislocation of the portion B1 where the lower layer 41 is not formed is blocked by the upper layer 42 existing above the portion B1, and the upper region A2 of the upper layer 42 is laterally grown. Therefore, there are no longitudinal threading dislocations in the upper layer 52 constituting the layer 5. Further, since the region B2 in which the upper layer 42 of the upper layer 52 does not exist is an extension region of the upper region A1 of the lower layer 41, there is no vertical threading dislocation. Therefore, the threading dislocations in the upper layer 52 are extremely reduced, whereby the crystallinity of the layer 5 can be made dislocation-free crystals, and the crystallinity can be remarkably improved.
It should be noted that the number of repetitions of layer 4 and layer 5 may be any number other than two. At that time, the pattern of the plurality of layers 4 may be shifted so that the layer 32 cannot be seen as a whole when viewed from above. Of course, when the layer 4 is formed in a plurality of stages, a high melting point metal such as tungsten (W), amorphous Si, or the like can be used. Even if the material including SiO 2 is changed for each stage, the material can be changed. good.
[0029]
In the above embodiment, sapphire is used for the substrate 1, but other substrates such as silicon and silicon carbide can be used. In addition, although each layer is formed only on the upper surface of the substrate 1, it is possible to prevent warping of the substrate by forming each layer symmetrically on both sides of the upper and lower surfaces of the substrate, and two gallium nitride compound semiconductor substrates at a time. As a result, manufacturing efficiency is improved.
[0030]
On the gallium nitride compound semiconductor substrate thus obtained, as well known, a guide layer, a clad layer, and an MQW or SQW structure active layer made of a gallium nitride compound semiconductor are heterojunctioned. A light emitting diode or a laser element may be formed. Each functional layer constituting these elements may be formed on the fourth layer 5 as a base layer, and then the substrate such as the fourth layer 5 may be separated from the substrate 1 by etching the first layer 2. . When a laser diode is formed by such a method, since the base layer of the fourth layer 5 to each functional layer of the element are formed of a gallium nitride compound semiconductor, the end face of the resonator can be easily formed. It can be formed by cleavage. Thereby, the oscillation efficiency of the laser can be improved. Further, by forming the fourth layer 5 to be conductive, current can flow in a direction perpendicular to the substrate surface, the electrode forming process is simplified, and the current path has a large cross-sectional area and length. The driving voltage can be reduced because the driving time is shortened.
[0031]
Further, although ZnO is used as the first layer 2, it is sufficient that a buffer layer of a gallium nitride compound semiconductor can be formed and only the first layer 2 can be etched.
In the above embodiment, the MOVPE method was performed in a normal pressure atmosphere, but may be performed under reduced pressure growth. Moreover, you may carry out by the combination of a normal pressure and pressure reduction. The GaN-based compound semiconductor obtained in the present invention can be used for a light emitting device such as an LED or LD, and can also be used for a light receiving device and an electronic device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a method for manufacturing a GaN substrate according to a specific embodiment of the present invention.
FIG. 2 is a cross-sectional view showing the same manufacturing process.
FIG. 3 is a sectional view showing the same manufacturing process.
FIG. 4 is a cross-sectional view showing the same manufacturing process.
FIG. 5 is a plan view showing the shape of a third layer.
FIG. 6 is a plan view showing another shape of the third layer.
FIG. 7 is a cross-sectional view showing a manufacturing process according to another embodiment in which the third layer is used a plurality of times.
[Explanation of symbols]
1 ... sapphire substrate 2 ... 1st layer (ZnO)
3 ... Second layer 31 ... Lower layer of second layer (Ga 0.8 In 0.2 N)
32 ... Upper layer of second layer (GaN)
4. Third layer (SiO 2 )
5 ... Fourth layer (GaN)

Claims (11)

基板上に湿式エッチング可能な第1層を形成し、
前記第1層上に、低温成長により形成した下層と、結晶性の良い第1の窒化ガリウム系化合物半導体から成る上層とから成る第2層を形成し、
その第2層の上に、第2層の露出部が散在するように、点状、ストライプ状又は格子状の島状態に、窒化ガリウム系化合物半導体がその上にエピタキシャル成長しない第3層を形成し、
前記第3層で覆われていない前記第2層の露出部を核として、エピタキシャル成長させ、前記第3層の上部では、横方向にエピタキシャル成長させることで第2の窒化ガリウム系化合物半導体から成る第4層を形成し、
前記第1層をエッチングする溶液を用いた湿式エッチングにより、前記基板から剥離させて窒化ガリウム系化合物半導体基板を形成することを特徴とする窒化ガリウム系化合物半導体基板の製造方法。
Forming a wet-etchable first layer on the substrate;
On the first layer, a second layer composed of a lower layer formed by low temperature growth and an upper layer made of a first gallium nitride compound semiconductor with good crystallinity is formed,
On the second layer, a third layer in which the gallium nitride compound semiconductor is not epitaxially grown is formed in a dot-like, stripe-like or lattice- like island state so that the exposed portion of the second layer is scattered. ,
Epitaxial growth is performed using the exposed portion of the second layer not covered by the third layer as a nucleus, and a fourth gallium nitride-based compound semiconductor is formed by epitaxial growth in the lateral direction above the third layer. Forming a layer,
A method for producing a gallium nitride-based compound semiconductor substrate, wherein the gallium nitride-based compound semiconductor substrate is formed by peeling from the substrate by wet etching using a solution for etching the first layer.
前記第2層の下層は、アモルファス又は微結晶が混在した状態であることを特徴とする請求項1に記載の窒化ガリウム系化合物半導体基板の製造方法。2. The method for manufacturing a gallium nitride-based compound semiconductor substrate according to claim 1, wherein the lower layer of the second layer is in a state where amorphous or microcrystals are mixed. 前記第2層の下層は、The lower layer of the second layer is GaInNGaInN から成ることを特徴とする請求項1又は2に記載の窒化ガリウム系化合物半導体基板の製造方法。The method for producing a gallium nitride-based compound semiconductor substrate according to claim 1 or 2, wherein 前記第1層は、酸化亜鉛(ZnO)であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。4. The method for manufacturing a gallium nitride compound semiconductor substrate according to claim 1 , wherein the first layer is zinc oxide (ZnO). 5. 前記第3層は、二酸化シリコン(SiO2)から成ることを特徴とする請求項1乃至請求項4のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。The method for manufacturing a gallium nitride-based compound semiconductor substrate according to any one of claims 1 to 4, wherein the third layer is made of silicon dioxide (SiO 2 ). 前記第3層は、高融点を有した金属又は非晶質のシリコン(Si)から成ることを特徴とする請求項1乃至請求項4のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。5. The gallium nitride compound semiconductor substrate according to claim 1 , wherein the third layer is made of a metal having a high melting point or amorphous silicon (Si). Production method. 前記基板は、サファイア、シリコン、又は、炭化珪素であることを特徴とする請求項1乃至請求項6のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。The method for manufacturing a gallium nitride-based compound semiconductor substrate according to any one of claims 1 to 6 , wherein the substrate is sapphire, silicon, or silicon carbide. 前記第4層の厚さは、50〜100μmであることを特徴とする請求項1乃至請求項7のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。The method of manufacturing a gallium nitride-based compound semiconductor substrate according to any one of claims 1 to 7 , wherein the fourth layer has a thickness of 50 to 100 µm. 前記第4層の上に、素子を形成する第3の窒化ガリウム系化合物半導体からなる複数の層を形成し、その後に、前記第1層をエッチングして素子の形成された基板を得ることを特徴とする請求項1乃至請求項8のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。Forming a plurality of layers made of a third gallium nitride compound semiconductor forming an element on the fourth layer, and then etching the first layer to obtain a substrate on which the element is formed; The method for manufacturing a gallium nitride-based compound semiconductor substrate according to any one of claims 1 to 8 . 前記基板上の各層を、基板の両面に形成し、基板の両面に形成された前記第1層をエッチングして除去することで、1枚の基板を用いて2枚の窒化ガリウム系化合物半導体基板を得ることを特徴とする請求項1乃至請求項8のいずれか1項に記載の窒化ガリウム系化合物半導体基板の製造方法。Each of the layers on the substrate is formed on both surfaces of the substrate, and the first layer formed on both surfaces of the substrate is removed by etching, whereby two gallium nitride compound semiconductor substrates are used using one substrate. The method for producing a gallium nitride-based compound semiconductor substrate according to claim 1, wherein: 基板上に湿式エッチング可能な第1層を形成し、Forming a wet-etchable first layer on the substrate;
前記第1層上に、第1の窒化ガリウム系化合物半導体から成る第2層を形成し、Forming a second layer of the first gallium nitride compound semiconductor on the first layer;
その第2層の上に、第2層の露出部が散在するように、点状、ストライプ状又は格子状の島状態に、窒化ガリウム系化合物半導体がその上にエピタキシャル成長しない第3層を形成し、On the second layer, a third layer in which the gallium nitride compound semiconductor is not epitaxially grown is formed in a dot-like, stripe-like or lattice-like island state so that the exposed portion of the second layer is scattered. ,
前記第3層で覆われていない前記第2層の露出部を核として、エピタキシャル成長させ、前記第3層の上部では、横方向にエピタキシャル成長させることで第2の窒化ガリウム系化合物半導体から成る第4層を形成し、Epitaxial growth is performed using the exposed portion of the second layer not covered by the third layer as a nucleus, and a fourth gallium nitride-based compound semiconductor is formed by epitaxial growth in the lateral direction above the third layer. Forming a layer,
前記第1層をエッチングする溶液を用いた湿式エッチングにより、前記基板から剥離させて窒化ガリウム系化合物半導体基板を形成するものであり、The gallium nitride compound semiconductor substrate is formed by peeling from the substrate by wet etching using a solution for etching the first layer,
前記基板上の各層を、基板の両面に形成し、基板の両面に形成された前記第1層をエッEach layer on the substrate is formed on both sides of the substrate, and the first layer formed on both sides of the substrate is etched. チングして除去することで、1枚の基板を用いて2枚の窒化ガリウム系化合物半導体基板を得ることを特徴とする窒化ガリウム系化合物半導体基板の製造方法。A method of manufacturing a gallium nitride compound semiconductor substrate, characterized in that two gallium nitride compound semiconductor substrates are obtained by using a single substrate by removing by ching.
JP32213397A 1997-11-07 1997-11-07 Method for manufacturing gallium nitride compound semiconductor substrate Expired - Fee Related JP3744155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32213397A JP3744155B2 (en) 1997-11-07 1997-11-07 Method for manufacturing gallium nitride compound semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32213397A JP3744155B2 (en) 1997-11-07 1997-11-07 Method for manufacturing gallium nitride compound semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH11145057A JPH11145057A (en) 1999-05-28
JP3744155B2 true JP3744155B2 (en) 2006-02-08

Family

ID=18140306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32213397A Expired - Fee Related JP3744155B2 (en) 1997-11-07 1997-11-07 Method for manufacturing gallium nitride compound semiconductor substrate

Country Status (1)

Country Link
JP (1) JP3744155B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670856B2 (en) 2006-12-28 2010-03-02 Hitachi Cable, Ltd. Nitride semiconductor substrate and method of making same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650531B2 (en) * 1998-08-24 2005-05-18 三菱電線工業株式会社 GaN-based crystal substrate and method for producing the same
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6475882B1 (en) 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
JP2001223386A (en) * 2000-02-10 2001-08-17 Nichia Chem Ind Ltd Nitride semiconductor device
JP3285341B2 (en) 2000-06-01 2002-05-27 士郎 酒井 Method of manufacturing gallium nitride based compound semiconductor
JP3466144B2 (en) 2000-09-22 2003-11-10 士郎 酒井 How to roughen the surface of a semiconductor
JP3520919B2 (en) 2001-03-27 2004-04-19 士郎 酒井 Method for manufacturing nitride semiconductor device
JP3548735B2 (en) 2001-06-29 2004-07-28 士郎 酒井 Method of manufacturing gallium nitride based compound semiconductor
JP3699917B2 (en) * 2001-09-19 2005-09-28 株式会社東芝 Semiconductor device and manufacturing method thereof
US7005685B2 (en) 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
JP4333092B2 (en) * 2002-07-12 2009-09-16 日立電線株式会社 Manufacturing method of nitride semiconductor
JP2004047763A (en) * 2002-07-12 2004-02-12 Hitachi Cable Ltd Method for manufacturing nitride semiconductor, semiconductor wafer, and semiconductor device
JP3595829B2 (en) 2003-03-19 2004-12-02 株式会社東北テクノアーチ GaN substrate manufacturing method
KR100631905B1 (en) * 2005-02-22 2006-10-11 삼성전기주식회사 Nitride single crystal substrate manufacturing method and nitride semiconductor light emitting device manufacturing method using the same
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
JP5291499B2 (en) * 2009-03-10 2013-09-18 株式会社沖データ Manufacturing method of semiconductor composite device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670856B2 (en) 2006-12-28 2010-03-02 Hitachi Cable, Ltd. Nitride semiconductor substrate and method of making same

Also Published As

Publication number Publication date
JPH11145057A (en) 1999-05-28

Similar Documents

Publication Publication Date Title
JP3036495B2 (en) Method for manufacturing gallium nitride-based compound semiconductor
JP3987660B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP3587081B2 (en) Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device
JP4055304B2 (en) Method for producing gallium nitride compound semiconductor
JP5406871B2 (en) Method of manufacturing nitride semiconductor structure and light emitting diode
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
JP3744155B2 (en) Method for manufacturing gallium nitride compound semiconductor substrate
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
US6835966B2 (en) Method for manufacturing gallium nitride compound semiconductor
JP5187610B2 (en) Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof
JPWO2000004615A1 (en) Semiconductor laser, semiconductor device and manufacturing method thereof
JP3841537B2 (en) Gallium nitride compound semiconductor and manufacturing method thereof
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP2000223417A (en) Semiconductor growing method, semiconductor substrate manufacturing method, and semiconductor device manufacturing method
JPH11274082A (en) Group III nitride semiconductor, method of manufacturing the same, and group III nitride semiconductor device
JP2005064204A (en) Group iii nitride compound semiconductor light emitting device, and method for manufacturing gallium nitride (gan) substrate for use in device
JP4055303B2 (en) Gallium nitride compound semiconductor and semiconductor device
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP4016062B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP4140595B2 (en) Gallium nitride compound semiconductor
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP4172444B2 (en) Method for producing gallium nitride compound semiconductor
JP4055763B2 (en) Gallium nitride compound semiconductor and semiconductor substrate
JP3987879B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5080820B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051114

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees