JP3750595B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP3750595B2 JP3750595B2 JP2001376505A JP2001376505A JP3750595B2 JP 3750595 B2 JP3750595 B2 JP 3750595B2 JP 2001376505 A JP2001376505 A JP 2001376505A JP 2001376505 A JP2001376505 A JP 2001376505A JP 3750595 B2 JP3750595 B2 JP 3750595B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- voltage
- output
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 310
- 238000001514 detection method Methods 0.000 claims description 179
- 230000015654 memory Effects 0.000 claims description 162
- 239000003990 capacitor Substances 0.000 claims description 116
- 238000012937 correction Methods 0.000 claims description 107
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000012546 transfer Methods 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 30
- 238000005224 laser annealing Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 39
- 230000000694 effects Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 230000003321 amplification Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 101100379079 Emericella variicolor andA gene Proteins 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000005264 High molar mass liquid crystal Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特にプロジェクタやノート型ＰＣ（パーソナルコンピュータ）、及びモニタ等に用いられるアクティブマトリクス型表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
現在、液晶表示装置としては、その主流が薄膜トランジスタで駆動するアクティブマトリクス型である。図１８はツイステッドネマティック液晶（ＴＮ液晶）を用いた場合のアクティブマトリクス型液晶表示装置の一画素分の等価回路の例を示したものである。
【０００３】
この図１８に示すように、スイッチング用ＭＯＳ型トランジスタ（Ｑｎ）５１のゲート電極にゲート走査線１０１を、ソース電極にデータ信号線１０２を、ドレイン電極に液晶素子１ｇの画素電極１ｅをそれぞれ接続し、対向電極１ｆとの間で液晶に電圧を印加して駆動する構成になっている。
【０００４】
また、通常、画素電極１ｅと電圧保持容量電極１ｃとの間には電圧保持容量１ｄが作製される。この時のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄ、画素電極の電圧Ｖｐｉｘの一般的なタイミングチャートを図１９に示す。
【０００５】
ゲート走査電圧Ｖｇが水平走査期間中、ハイレベルＶｇＨとなることによって、ＭＯＳ型トランジスタ５１はオン状態となり、信号線に入力されているデータ信号ＶｄがＭＯＳ型トランジスタ５１を経由して画素電極１ｅに転送される。
【０００６】
水平走査期間が終了し、ゲート走査電圧Ｖｇがローレベルとなると、ＭＯＳ型トランジスタ５１はオフ状態となり、画素電極１ｅに転送されたデータ信号は電圧保持容量１ｄ及び液晶容量によって保持される。この際、画素電圧Ｖｐｉｘは、ＭＯＳ型トランジスタ５１がオフ状態になる時刻において、ＭＯＳ型トランジスタ５１のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図１９ではその電圧シフトをＶｆ１、Ｖｆ２、Ｖｆ３で示しており、この電圧シフトの量は電圧保持容量１ｄの値を大きくすることによって小さくすることができる。
【０００７】
画素電圧Ｖｐｉｘは次の水平走査期間において、再びゲート走査電圧Ｖｇがハイレベルとなり、ＭＯＳ型トランジスタ５１がオン状態になるまで保持される。その際、保持期間において、画素電圧Ｖｐｉｘは各フィールドで、それぞれ△Ｖ１、△Ｖ２、△Ｖ３だけ変動する。これは液晶の応答にしたがって、液晶の容量が変化することに起因している。通常、この変動ができるだけ小さくなるように、電圧保持容量１ｄを画素容量Ｃｐｉｘに対し、２〜３倍以上の大きな値で設計される。以上説明したようにして、図１８に示した画素回路構成によってＴＮ液晶を駆動することができる。
【０００８】
しかしながら、こうした蓄積容量を用いても原理的に電荷保持機能の低下防止には限界があり、また、高集積化されたマトリクス表示装置において、電圧変動を抑制しうる程大面積の容量を画素毎に設けることは、データ信号ドライバやスイッチング用ＭＯＳ型トランジスタ５１に対する負荷を増すとともに、画素開口率の低下という問題を生じさせる。
【０００９】
また、液晶表示装置の高性能化を図るため種々の液晶材料が研究開発されているが、その中には偏光板を使用しないため，光の透過率が高くなる高分子液晶材料、高速応答性・高視野角特性を備えた強誘電性液晶、反強誘電性液晶等の分極を有する液晶材料、ＯＣＢモード液晶材料等が存在する。
【００１０】
ところが、例えば高分子液晶材料は比抵抗が小さく、ＴＮ液晶に比較してリーク電流が大きくなるため、保持期間中の画素電圧変動が大きくなる。分極を有する液晶材料においても同様に、分極によって生じる電荷の再分配等によって、保持期間中の画素電圧変動がＴＮ液晶の場合より増大するため、従来の画素構成ではこうした液晶材料を使用した表示装置の実用化は困難である。
【００１１】
こうした問題を解決するための方法としてはソースフォロワ型のアンプを併用することで、保持期間中の画素電圧Ｖｐｉｘを一定に保つ構成が、特開平２−２７２５２１号公報、特開平７−２０８２０号公報、特開平１Ｏ−１４８８４８号公報、特開平１−２９２９７９号公報、特開平５−１７３１７５号公報、特開平１１−３２６９４６号公報等に開示されている。この方法によれば、保持期間中の画素電圧ｖｐｉｘを一定に保つことができる。
【００１２】
図２０はこうしたアナログアンプ回路付帯画素の一例を示す図である。図２０に示すように、スイッチング用ＭＯＳ型トランジスタ（Ｑｎ）６１のゲート電極に走査線１０１を、ソース電極に信号線１０２を、アナログアンプ回路６２の入力電極にＭＯＳ型トランジスタ６１のドレイン電極を、出力電極に液晶素子１ｇの画素電極１ｅをそれぞれ接続し、対向電極１ｆとの間で液晶に電圧を印加して駆動する構成になっている。
【００１３】
通常、画素電極１ｅと電圧保持容量電極１ｃとの間には電圧保持容量１ｄが作製される。アナログアンプ回路６２の電原綿は別に設けたアンプ正電源電極６４及びアンプ負電源電極６３に接続するか、あるいは回路構成を簡素にするため、一方を走査線に、一方を電圧保持容量電極１ｃ等の既存の電極に接続する構成をとる。
【００１４】
図２０にはアンプ正電源電極６４及びアンプ負電源電極６３を設けた場合を示している。この回路の動作は基本的には図１８及び図１９に示す回路で説明した場合と同様であるが、スイッチング用トランジスタがオフ状態にある時、アナログアンプ回路６２によって液晶素子１ｇに所定の電圧が印可され続けるため、図１９で生じている電圧変動△Ｖ１，△Ｖ２，△Ｖ３を抑制することができる。
【００１５】
【発明が解決しようとする課題】
上述したように、従来の画素構成にアナログアンプ回路を併用した構成にすれば、ＴＮ液晶のみならず、高分子液晶材料のような低比抵抗材料や、強誘電液晶・反強誘電性液晶のような分極を有する液晶材料においても液晶画素電位の変動を抑制することが可能であるが、この画素構成で表示を行う場合、アンプの出力ばらつきがそのまま画素の表示ばらつきとなるため、画素毎のアンプ出力を一定にするか、あるいはアンプ出力のばらつきに応じて入力電圧に補正を行う必要が生じる。
【００１６】
こうしたアンプの出力ばらつきは、アナログアンプ回路を構成するトランジスタの特性差等が主要因である。図２１はアナログアンプ回路を付加した画素のトランジスタを用いた具体的な構成を示す１画素分の等価回路を示している。図２１に示すように、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたｎ型ＭＯＳトランジスタ（Ｑｎ）７１と、ゲート電極がそのｎ型ＭＯＳトランジスタ７１のソース電極及びドレイン電極の他方に接続されかつソース電極及びドレイン電極の一方が走査線１０１に接続されるとともに、ソース電極及びドレイン電極の他方が画素電極１ｅに接続されたｐ型ＭＯＳトランジスタ７２と、そのｐ型ＭＯＳトランジスタ７２のゲート電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと電圧保持容量電極１ｃとの間に接続された抵抗（ＲＬ）７３と、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとから構成されている。
【００１７】
図２１に示す構成によれば、水平走査期間終了後も、画素電極１ｅはアナログアンプ回路によって駆動されるので、従来技術で述べたような液晶の応答に伴う画素電圧Ｖｐｉｘ（＝アンプ出力電圧Ｖｏｕｔ）の時間変動を抑制することができる。
【００１８】
その際、アンプ出力電圧はｐ型ＭＯＳトランジスタのトランス・コンダクタンスｇｍｐと抵抗ＲＬとの値によって変わるが、アンプ入力電圧Ｖａとアンプに使用しているＭＯＳ型トランジスタのしきい値Ｖｔとを用いた式、つまり
Ｖｏｕｔ＝Ｖａ−Ｖｔ ・・・（１）
という式でおよそ表される。
【００１９】
このため、アナログアンプ回路を取付けただけの従来技術においては、しきい値の画素毎のばらつきがそのまま画素電圧のはらつきとなり、色むら等の画質低下が生じてしまう。こうした画質低下はトランジスタの特性差が増大する大画面の場合はもとより、高精細・多階調の要求が厳しい現在の状況下では、小型面においても問題となる。
【００２０】
そこで、本発明の目的は上記の問題点を解消し、保持期間中の画素電圧変動を抑制するためにアナログアンプ回路が付加された構成の画素において、アンプ出力のばらつきに起因する画素毎の表示ばらつきを抑制することができる液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明による第１の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、前記アンプ出力転送機能の出力を全ビットについて検出する検出手段と、前記検出手段の検出結果に基づいて画素毎に前記アンプ出力転送機能の出力補正を行う補正手段とを備えている。
【００２２】
本発明による第２の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいはＭＯＳトランジスタソース電極あるいはドレイン電極が接続された信号線とは異なる信号線の一方を通じて前記アナログアンプ回路の出力電圧を読み出す読み出し回路と、前記読み出し回路によって所定の順序で転送される前記アナログアンプ回路の出力電圧と予め設定された基準電圧との差分を検出する検出回路と、前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、前記ディジタル化された前記差分電圧を記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする。
【００２３】
本発明による第３の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線のうちの一方の一端に接続されかつ前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、前記液晶表示装置の外部で測定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする。
【００２４】
本発明における第４の実施形態は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動し、前記ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが、最小で一つの画素、最大で全ての画素に対して設けられ、
前記スイッチを通して転送される、入力画像信号電圧に対するアンプ出力電圧の差分を基に決定される補正電圧が、同一信号線に接続された画素に対しては同一であることを特徴とする。
【００２５】
本発明による第５の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置された MOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００２６】
本発明による第６の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置された MOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする。
【００２７】
本発明による第７の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置された MOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記信号線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００２８】
本発明による第８の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが所定画素に対して設けられ、
前記スイッチを通して転送される入力画像信号電圧に対するアンプ出力電圧の差分を検出する検出手段と、
前記検出手段の検出結果に基づいて、前記アンプ出力転送機能の出力の検出を行った画素間で前記差分に線形補間処理を行うことにより、前記の実際に検出を行った画素以外の画素における入力信号電圧とアンプ出力電圧の差分を決定し、これらの差分を補正する手段とを有することを特徴とする。
【００２９】
本発明による第９の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線のいずれか一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶する第１のメモリと、
前記第１のメモリの記憶データから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を記憶する第２のメモリと、
前記第２のメモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００３０】
本発明による第１０の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリのデータから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を入力画像信号に印加する電圧発生手段とを有する。
【００３１】
本発明による第１１の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のうちの一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電極データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００３２】
すなわち、本発明の第１の液晶表示装置は、上記目的を達成するために、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチとからＭＯＳ型トランジスタ回路を形成している。
【００３３】
また、本発明の第１の液晶表示装置は、上記の構成において、アンプモニタ線または信号線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶するメモリと、入力画像信号に対してメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００３４】
本発明の第２の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチとからＭＯＳ型トランジスタ回路を形成している。
【００３５】
また、本発明の第２の液晶表示装置では、上記の構成において、アンプモニタ線の一端が外部測定装置による測定が可能なように端子電極となっていることを特徴としている。さらに、本発明の第２の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００３６】
本発明の第３の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が走査線と平行またはそれに準じる角度であるアクティブマトリクス型波晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳ型トランジスタと、入力電極がＭＯＳ型トランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１走査線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００３７】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものである。
【００３８】
また、本発明の第３の液晶表示装置では、上記の構成において、アンプモニタ線または信号線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶するメモリと、入力画像信号に対してメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００３９】
本発明の第４の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が走査線と平行またはそれに準じる角度であるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１走査線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００４０】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものであり、アンプモニタ線の一端は外部測定装置による測定が可能なように端子電極となっている。
【００４１】
また、本発明の第４の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００４２】
本発明の第５の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が信号線と平行またはそれに準じる角度であるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１信号線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００４３】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものである。
【００４４】
また、本発明の第５の液晶表示装置では、上記の構成において、アンプモニタ線または信号線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶するメモリと、入力画像信号に対してメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００４５】
本発明の第６の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が信号線と平行またはそれに準じる角度であるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１信号線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００４６】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものであり、アンプモニタ線の一端は外部測定装置による測定が可能なように端子電極となっている。
【００４７】
また、本発明の第６の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００４８】
本発明の第７の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素と、画面の外縁部に４点以上の複数個配設されたアンプ出力検出用画素とからなることを特徴としている。
【００４９】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものである。
【００５０】
また、本発明の第７の液晶表示装置では、上記の構成において、アンプモニタ線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶する第１のメモリと、第１のメモリのデータから全ビットの補正電圧を算出する補間回路と、補間回路によって算出された補正電圧を記憶する第２のメモリと、入力画像信号に対して第２のメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。この場合、線形補間は補正電圧を算出するビットに最も近いアンプ出力検出用画素４点を選択して行う。
【００５１】
本発明の第８の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素と、画面の外縁部に４点以上の複数個配設されたアンプ出力検出用画素とからなることを特徴としている。
【００５２】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものであり、アンプモニタ線の一端は外部測定装置による測定が可能なように端子電極となっている。
【００５３】
また、本発明の第８の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧及び前記差分電圧を補間することで求められた全ビットのアンプ出力補正電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。この場合、線形補間は補正電圧を算出するビットに最も近いアンプ出力検出用画素４点を選択して行う。
【００５４】
以上のように、本発明では入力電極がスイッチング用ＭＯＳトランジスタを介して信号線に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路を付加しているので、高分子液晶、分極を有する強誘電液晶・反強誘電液晶、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）液晶等の従来技術では保持期間中に電圧変動が生じる液晶材料を使用することができるという効果が得られる。
【００５５】
本発明の第１及び第２の液晶表示装置では、実際に画素で使用されているアナログアンプ回路の出力を全ビットについて検出し、この出力値を基に画素毎にアナログアンプ回路の出力補正を行っているので、アナログアンプ回路の特性差に起因する表示むら等の画質低下が生じない。
【００５６】
また、本発明の第３〜第６の液晶表示装置では、レーザアニールによって結晶化あるいは再結晶化された薄膜半導体層からなるｐ−ｓｉトランジスタを用いる際に、トランジスタ特性に差を生じ易いレーザ走査方向に対してのみアンプ出力の補正を行うことで、小規模な補正回路によって効果的な補正を行うことが可能である。
【００５７】
さらに、本発明の第７及び第８の液晶表示装置では、全ビットに対してアンプ出力の検出を行わない場合、アンプ出力検出を行った画素間で線形補間処理を行うことで、補正の精度を高めているため、やはり小規模な回路構成によって効果的な補正を行うことが可能である。
【００５８】
さらにまた、補正電圧を記憶するメモリを不揮発性にし、検出過程の一部に外部測定装置を用いることによって、アンプ出力の検出から補正にいたる回路構成を簡略にすることが可能となる。
【００５９】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例による液晶表示装置の概略構成を示す図である。図１において、本発明の第１の実施例による液晶表示装置は出力転送部１と、補正回路部２と、信号源３と、Ｖ−Ｔ（電圧透過率）補正部４とを備えている。
【００６０】
出力転送部１はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ（Ｑｎ）１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。この出力転送部１はそのまま画像表示部となる。
【００６１】
補正回路部２はスイッチ１ｈ及びアンプモニタ線１０３（信号線１０２がこれを兼ねる場合もある）を通じてアナログアンプ回路１ｂの出力電極に接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ（アナログ／ディジタル）変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶するメモリ２ｄと、メモリ２ｄの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【００６２】
図２は図１の読み出し回路２ａの構成例を示すブロック図である。図２において、読み出し回路２ａはスイッチ２１ａとシフトレジスタ２２ａとから構成され、アンプ出力検出用画素５から送られてきたアンプ出力電圧Ｖｏｕｔを所定の順序によって検出回路２ｂへと転送する。
【００６３】
図３は本発明の第１の実施例による液晶表示装置の１画素分の構成を示す図である。図３において、本発明の第１の実施例による液晶表示装置は、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方がＮ番目の信号線１０２に接続された第１のＭＯＳ型トランジスタ（Ｑｎ１）３１と、入力電極が第１のＭＯＳ型トランジスタ３１のソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、ゲート電極がスイッチ選択線２０１に接続されかつソース電極及びドレイン電極の一方がアナログアンプ回路１ｂの出力電極に接続されるとともに、ソース電極及びドレイン電極の他方がＮ＋１番目の信号線１０２に接続された第２のＭＯＳ型トランジスタ（Ｑｎ２）３２と、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとから構成されている。
【００６４】
ここで、第１のＭＯＳ型トランジスタ３１及び第２のＭＯＳ型トランジスタ３２及びアナログアンプ回路１ｂはｐ−ＳｉＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成されている。また、アナログアンプ回路１ｂのゲインは１倍に設定されている。
【００６５】
図４は本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。この図４を参照して、上記の画素構成を用いた液晶表示装置のアンプ出力検出方法について説明する。
【００６６】
図４は図３に示す画素構成によって液晶を駆動した場合のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄ、スイッチ選択線電圧Ｖｓｗ、アンプ入力電圧Ｖａ、アンプ出力電圧Ｖｏｕｔ（＝画素電圧Ｖｐｉｘ）のタイミングチャートを示したものである。
【００６７】
図４に示すように、ゲート走査電圧ＶｇがハイレベルＶｇＨとなることによって、第１のＭＯＳ型トランジスタ３１はオン状態となり、Ｎ番目の信号線に入力されている基準電圧Ｖｒｅｆが第２のＭＯＳ型トランジスタ３２を経由してアナログアンプ回路１ｂの入力電極に転送される。
【００６８】
アナログアンプ回路１♭はアンプ入力電圧Ｖａに応じたアンプ出力電圧ｖｏｕｔを出力するが、この時、スイッチ選択線電圧ｖｓｗはローレベルｖｓｗＬに設定されており、第２のＭＯＳ型トランジスタ３２はオフ状態となり、アンプ出力電圧ＶｏｕｔはＮ-ト-１番目の信号線に出力されない。
【００６９】
ゲート走査電圧Ｖｇがローレベルとなると、第１のＭＯＳ型トランジスタ３１はオフ状態となり、アナログアンプ回路ｌｂの入力電極に転送された基準電圧Ｖｒｅｆは電圧保持容量電極１ｃによって保持される。その際、アンプ人力電圧Ｖａは第１のＭＯＳ型トランジスタ３１がオフ状態になる時刻において、第１のＭＯＳ型トランジスタ３１のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図４ではその電圧シフトをｖｆで示している。
【００７０】
第１のＭＯＳ型トランジスタ３Ｉがオフ状態になった後、信号線にはデータドライバ１ｊからの電圧印加がなくなり、またスイッチ選択線電圧ｖｓｗがハイレベルＶｓｗＨとなる。その結果、第２のＭＯＳ型トランジスタ３２がオン状態となり、アンプ出力電圧ｖｏｕｔがＮ＋１番目の信号線に出力される。
【００７１】
アンプ人力電圧Ｖａは再びゲート走査電圧Ｖｇがハイレベルとなり、第１のトランジスタ３１が選択されるまで保持され、アナログアンプ回路１ｂはアンプ入力電圧ｖａが変化するまでの間、その保持されたアンプ入力電圧ｖａに応じた電圧を出力し続ける。そのため、Ｎ＋１番日の信号線をモニタすることで、アンプ出力電圧を検出することが可能となる。
【００７２】
このように、信号線はゲート走査電圧ｖｇがハイレベルの場合に通常の信号線として、ゲート走査電圧Ｖｇがローレベルの場合にアンプ出力の検出線として使用される。スイッチ選択線電圧ｖｓｗがハイレベルである期間は、Ｎ＋１番目の信号線の負荷容量による立上がり遅延が問題にならない程度に十分長くとる。
【００７３】
アンプ出力の検出が終了すると、スイッチ選択線電圧Ｖｓｗは再びローレベルとなり、第２のＭＯＳ型トランジスタ３２はオフ状態となる。また、画像表示を行う場合には、スイッチ選択線電圧Ｖｓｗを常にローレベルに設定しておけば良い。
【００７４】
次に、図１に示す回路の動作について説明する。アンプモニタ線１０３（図２に示す画素構成においては信号線１０２がこれを兼ねる）によって出力されたアンプ出力電圧Ｖｏｕｔは、読み出し回路２ａに送られる。
【００７５】
読み出し回路２ａはアンプ出力検出用画素より送られたアンプ出力電圧Ｖｏｕｔを、所定の順序によって検出回路２ｂへと転送することができる。検出回路２ｂではアンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を取り出す。この差分データはＡ／Ｄコンバータ２ｃによってディジタルデータに変換され、メモリ２ｄに蓄えられる。
【００７６】
画像表示に際しては画像データ信号の転送にタイミングを合わせて、メモリ２ｄから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。図１においては、画像データ信号に対する他の補正としてＶ−Ｔ補正が記述されているが、通常、この他にも極性反転、相展開等の処理が行われる。
【００７７】
次に、本発明の第１の実施例による液晶表示装置の効果について説明する。本発明の第１の実施例による液晶表示装置では水平走査期間終了後も、画素電極１ｅがアナログアンプ回路１ｂによって駆動されるので、従来技術で述べたような液晶の応答に伴う画素電圧Ｖｐｉｘ（＝アンプ出力電圧Ｖｏｕｔ）の時間変動をなくすことができる。
【００７８】
その際、例えば図２１に示す構成において、アンプ出力電圧はアンプ入力電圧Ｖａとアンプに使用しているＭＯＳ型トランジスタのしきい値Ｖｔとを用いた次式で、つまり、
Ｖｐｉｘ＝Ｖａ−Ｖｔ ・・・（２）
という式でおよそ表される。
【００７９】
このため、アナログアンプ回路を取り付けただけの従来技術においては、しきい値の画素毎のばらつきがそのまま画素電圧のばらつきとなり、色むら等の画質低下が生じてしまうが、本発明の第１の実施例による液晶表示装置では画素毎のアナログアンプ回路１ｂの出力特性に応じた補正を行っているので、こうした画質の低下が生じない。
【００８０】
このようにして、高分子液晶、分極を有する強誘電液晶・反強誘電液晶、ＯＣＢ液晶等、従来技術で述べたような保持期間中に電圧変動が生じる液晶材料を使用することができ、こうした液晶や従来使用しているＴＮ液晶等の液晶を駆動する場合に、より正確な階調表示を実現し、画面のちらつきや色むら等を抑制するという効果が得られる。
【００８１】
本実施例では第１のＭＯＳ型トランジスタ３１と第２のＭＯＳ型トランジスタ３２とアナログアンプ回路１ｂとをそれぞれｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。また、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【００８２】
さらに、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【００８３】
さらにまた、本実施例ではアンプ出力スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、画素スイッチが選択されている際にはスイッチ選択線にハイレベルＶｓｗＨを、画素スイッチが非選択の際にはスイッチ選択線にローレベルＶｓｗＬを入力する。
【００８４】
上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。
【００８５】
図５は本発明の第１の実施例による液晶表示装置の１画素分の他の構成例を示す図である。図５において、本発明の第１の実施例による液晶表示装置はゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続された第１のＭＯＳ型トランジスタ（Ｑｎ１）４１と、入力電極が第１のＭＯＳ型トランジスタ４１のソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方がアナログアンプ回路１ｂの出力電極に接続されるとともに、ソース電極及びドレイン電極の他方がアンプモニタ線４０１に接続された第２のＭＯＳ型トランジスタ（Ｑｎ２）４２と、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとから構成されている。
【００８６】
ここで、第１のＭＯＳ型トランジスタ４１と第２のＭＯＳ型トランジスタ４２とアナログアンプ回路１ｂとはそれぞれｐ−ＳｉＴＦＴで構成されている。また、アナログアンプ回路１ｂのゲインは１倍に設定されている。
【００８７】
図６は本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。この図６を参照して、上記の画素構成を用いた液晶表示装置のアンプ出力検出方法について説明する。
【００８８】
図６は図５に示す画素構成によって液晶を駆動した場合のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄ、アンプ入力電圧Ｖａ、アンプ出力電圧（＝画素電圧）Ｖｏｕｔのタイミングチャートを示したものである。
【００８９】
図６に示すように、ゲート走査電圧ＶｇがハイレベルＶｇＨとなることによって、第１のＭＯＳ型トランジスタ４１はオン状態となり、信号線に入力されている基準電圧Ｖｒｅｆが第１のＭＯＳ型トランジスタ４１を経由してアナログアンプ回路１ｂの入力電極に転送される。
【００９０】
アナログアンプ回路１ｂはアンプ入力電圧Ｖａに応じたアンプ出力電圧Ｖｏｕｔを出力する。この時、第２のＭＯＳ型トランジスタ４２もオン状態であり、アンプ出力電圧Ｖｏｕｔはアンプモニタ線４０１に出力されるので、これをモニタすることで、アンプ出力を検出することが可能となる。
【００９１】
ゲート走査電圧Ｖｇがローレベルとなると、第１のＭＯＳ型トランジスタ４１及び第２のＭＯＳ型トランジスタ４２はともにオフ状態となり、アンプモニタ線４０１への出力が中断される。アナログアンプ回路１ｂの入力電極に転送された基準電圧Ｖｒｅｆ自体は電圧保持容量電極１ｃによって保持され、アナログアンプ回路１ｂはアンプ入力電圧Ｖａが変化するまでの間、その保持されたアンプ入力電圧Ｖａに応じた電圧を出力し続ける。
【００９２】
その際、アンプ入力電圧Ｖａは第１のＭＯＳ型トランジスタ４１がオフ状態になる時刻において、トランジスタのゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図６ではその電圧シフトをＶｆで示している。
【００９３】
ゲート走査電圧がハイレベルである期間はアンプモニタ線４０１の負荷容量による立上がり遅延が問題にならない程度に十分長くとる。図５に示す構造では、アンプ出力を検出する場合と画像表示を行う場合とでタイミングチャートに大きな違いはなく、水平走査期間の長さを調節するだけでよい。
【００９４】
図１に示す液晶表示装置を構成する画素に図５に示す構造を用いた場合の動作は読み出し回路２ａに接続される線がアンプモニタ線４０１である以外、図３に示す構造を用いた場合と同様である。
【００９５】
図５に示す構造においても、図３に示す構造の場合と同様の効果が得られる。加えて、アンプ出力電圧検出時のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄのタイミングチャートが、水平走査期間の長さを除けば、画像表示を行う場合と同一であるため、水平走査期間を規定するパルス幅またはパルス数を変更するだけで容易にアンプ出力電圧Ｖａの検出ルーチンを実行することができるという効果を有する。
【００９６】
本実施例では第１のＭＯＳ型トランジスタ４１と第２のＭＯＳ型トランジスタ４２とアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。また、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【００９７】
さらに、本実施例では画素の選択スイッチ及びアンプ出力スイッチとして、ｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【００９８】
上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。
【００９９】
図７は本発明の第２の実施例による液晶表示装置の概略構成を示す図である。図７において、本発明の第２の実施例による液晶表示装置は出力転送部６と、補正回路部７と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１００】
出力転送部６はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、ゲートドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されており、アンプモニタ線１０３の一方の端が外部測定装置（図示せず）による測定が可能なように端子電極６ａである構成となっている。
【０１０１】
この出力転送部６はそのまま画像表示部となる。補正回路部７は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１０２】
図８は本発明の第２の実施例による液晶表示装置の動作を説明するためのブロック図である。図８は本発明の第２の実施例による液晶表示装置におけるアンプ出力補正の手順を示している。
【０１０３】
アンプ出力電圧Ｖｏｕｔはアンプモニタ線１０３または信号線１０２によって端子電極６ａに出力される。外部測定装置８は端子電極６ａの電圧Ｖｏｕｔを読み取る電圧計８ａと、アンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を検出する差分検出装置８ｂと、その差分データを不揮発性メモリ７ａに記録する記録装置８ｃとから構成されている。
【０１０４】
このようにして、各画素毎のアンプ出力特性が不揮発性メモリ７ａに記録される。画像表示に際しては画像データ信号の転送にタイミングを合わせて、不揮発性メモリ７ａから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってその差分データに応じた補正電圧が画像データ信号に対して加算される。
【０１０５】
本発明の第２の実施例による液晶表示装置における１画素の構成は図３及び図５に示す構造と同一である。本発明の第２の実施例による液晶表示装置においても、本発明の第１の実施例による液晶表示装置と同様の効果が得られる。加えて、本発明の第１の実施例による液晶表示装置において必要であった読み出し回路２ａ、検出回路２ｂ、Ａ／Ｄコンバータ２ｃが不要となるので、回路の構成が簡単になるという効果を有する。
【０１０６】
図９は本発明の第３の実施例による液晶表示装置の概略構成を示す図である。図９において、本発明の第３の実施例による液晶表示装置は表示部９と、出力転送部１０と、補正回路部１１と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１０７】
本発明の第３の実施例による液晶表示装置はトランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は走査線１０１と平行かそれに準ずる角度となっている。
【０１０８】
表示部９はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１０９】
出力転送部１０はゲート電極が最終段走査線１０４に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。これらのアンプ出力検出用画素はデータドライバ１ｊから最も離れた最終段走査線１０４に設けられている。
【０１１０】
補正回路部１１はスイッチ１ｈに接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶するメモリ２ｄと、メモリ２ｄの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１１１】
本発明の第３の実施例による液晶表示装置における表示部画素の構成は図２０に示す構造と同様となっている。また、本発明の第３の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図３におはるスイッチ選択線２０１の代わりに、表示に使用されない走査線を用いても良い。
【０１１２】
図９に示す本発明の第３の実施例による液晶表示装置の動作は本発明の第１の実施例による液晶表示装置の場合と同一である。但し、本発明の第１の実施例による液晶表示装置及び本発明の第２の実施例による液晶表示装置においては、アンプ出力補正用の差分データがビット毎に存在するが、本発明の第３の実施例による液晶表示装置においては信号線が共通である場合、補正用差分データに同一のものが使用される。
【０１１３】
本実施例ではアンプ出力検出用のビットがゲートドライバ１ｊから最も離れた最終段走査線１０４に接続されると述べたが、これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合には、ダミーラインであればどれを用いても良く、ゲートドライバ１ｊから最も離れた走査線という記述に限定されない。
【０１１４】
また、本実施例ではＭＯＳ型トランジスタ１ａ及びアナログアンプ回路１ｂをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。さらに、レーザ走査に限らず、作製上、走査線方向に顕著なばらつきが予想されるプロセスを用いる場合にも本実施例は有効である。さらにまた、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【０１１５】
本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１１６】
また、上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。
【０１１７】
本発明の第３の実施例による液晶表示装置においては、トランジスタの特性ばらつきが大きいレーザアニール時のレーザ走査方向に対してアンプ出力の補正を行っており、画面全体に対して本発明の第１の実施例による液晶表示装置と同様の効果が得られる。加えて、アンプ出力検出用のビットを画像表示部と切り分けているため（最大でも１走査線分しか画像に影響しない）、画素開口率を低下させることなくアンプ出力を補正することが可能である。
【０１１８】
また、補正データは信号線で共通であるため、本発明の第１の実施例による液晶表示装置及び本発明の第２の実施例による液晶表示装置と比較して、メモリ２ｅの容量を削減することができるという効果も有する。さらに、データ信号への補正電圧印加も簡略化、高速化することが可能となる。
【０１１９】
図１０は本発明の第４の実施例による液晶表示装置の概略構成を示す図である。図１０において、本発明の第４の実施例による液晶表示装置は表示部１２と、出力転送部１３と、補正回路部１４と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１２０】
本発明の第４の実施例による液晶表示装置においては、トランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は走査線１０１と平行かそれに準ずる角度となっている。
【０１２１】
表示部１２はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１２２】
出力転送部１３はゲート電極が最終段走査線１０４に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。
【０１２３】
これらのアンプ出力検出用画素はデータドライバ１ｊから最も離れた最終段走査線１０４に設けられている。また、アンプモニタ線１０３の一方の端は外部測定装置（図示せず）による測定が可能なように端子電極６ａである構成となっている。補正回路部１４は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１２４】
図１０に示す本発明の第４の実施例による液晶表示装置の動作は図７に示す本発明の第２の実施例による液晶表示装置の動作と同様である。本発明の第４の実施例による液晶表示装置におけるアンプ出力検出用画素画素の構成は、図３及び図５に示す構造と同一である。但し、図３に示すスイッチ選択線の代わりに、表示に使用されない走査線を用いても良い。
【０１２５】
本実施例ではアンプ出力検出用のビットがゲートドライバ１ｊから最も離れた最終段走査線１０４に接続されると述べたが、これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合にはダミーラインであればどれを用いても良く、ゲートドライバ１ｊから最も離れた走査線という記述に限定されない。
【０１２６】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。さらに、レーザ走査に限らず、作製上、走査線方向に顕著なばらつきが予想されるプロセスを用いる場合にも本実施例は有効である。
【０１２７】
さらにまた、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１２８】
本発明の第４の実施例による液晶表示装置においても、本発明の第３の実施例による液晶表示装置と同様の効果が得られる。加えて、本発明の第３の実施例による液晶表示装置において必要であった読み出し回路２ａ、検出回路２ｂ、Ａ／Ｄコンバータ２ｃが不要となるので、回路の構成が簡単になるという効果を有する。
【０１２９】
図１１は本発明の第５の実施例による液晶表示装置の概略構成を示す図である。図１１において、本発明の第５の実施例による液晶表示装置は表示部１５と、出力転送部１６と、補正回路部１７と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１３０】
本発明の第５の実施例による液晶表示装置においては、トランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は信号線１０２と平行かそれに準ずる角度となっている。
【０１３１】
表示部１５はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号が転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１３２】
出力転送部１６はゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が最終段信号線１０５に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がトランジスタＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。これらのアンプ出力検出用画素はゲートドライバ１ｉから最も離れた最終信号線１０５に設けられている。
【０１３３】
補正回路部１７はスイッチ１ｈに接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶するメモリ２ｄと、メモリ２ｄの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１３４】
本発明の第５の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。
【０１３５】
図１１に示す本発明の第５の実施例による液晶表示装置の動作は図１に示す本発明の第１の実施例による液晶表示装置の動作と同一である。但し、本発明の第１の実施例による液晶表示装置においてはアンプ出力補正用の差分データがビット毎に存在するが、本発明の第５の実施例による液晶表示装置においては走査線が共通である場合、補正用差分データに同一のものが使用される。
【０１３６】
図１１においては、アンプ検出用のビットは一本のアンプモニタ線（又は、信号線）で接続されているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を読み出し回路２ａに接続するようにしても良い。
また、本実施例ではアンプ出力検出用のビットがゲートドライバ１ｉから最も離れた最終信号線１０５に接続されると述べたが、これはゲートドライバ１ｉが画面の片側にのみ設置されている場合であり、画面の同側に設置されている場合にはどちらかのゲートドライバに最も近い信号線に接続する。これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合にはダミーラインであればどれを用いても良く、ゲートドライバ１ｉから最も離れた（両側入力の場合は最も近い）信号線という記述に限定されない。
【０１３７】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。この場合、レーザ走査に限らず、作製上、信号線方向に顕著なばらつきが予想されるプロセスを用いる場合に本実施例は有効である。
【０１３８】
さらに、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。さらにまた、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１３９】
上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。
【０１４０】
また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。本発明の第５の実施例による液晶表示装置においても、本発明の第３の実施例による液晶表示装置と同様の効果が得られる。
【０１４１】
図１２は本発明の第６の実施例による液晶表示装置の概略構成を示す図である。図１２において、本発明の第６の実施例による液晶表示装置は表示部１８と、出力転送部１９と、補正回路部２０と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１４２】
本発明の第６の実施例による液晶表示装置においては、トランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は走査線１０１と平行かそれに準ずる角度となっている。
【０１４３】
表示部１８はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号が転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１４４】
出力転送部１９はゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が最終段信号線１０５に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。これらのアンプ出力検出用画素はゲートドライバ１ｉから最も離れた最終信号線１０５に設けられている。また、アンプモニタ線１０３の一端は外部測定装置（図示せず）による測定が可能なように端子電極６ａである構成となっている。
【０１４５】
補正回路部２０は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。図１２に示す本発明の第６の実施例による液晶表示装置の動作は図１０に示す本発明の第４の実施例による液晶表示装置と同様である。
【０１４６】
本発明の第６の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。図１２においては、アンプ検出用のビットは一本のアンプモニタ線（又は、信号線）で接続されているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を読み出し回路２ａに接続するようにしても良い。
【０１４７】
本実施例ではアンプ出力検出用のビットがゲートドライバ１ｉから最も離れた最終信号線１０５に接続されると述べたが、これはゲートドライバが画面の片側にのみ設置されている場合であり、画面の両側に設置されている場合にはどちらかのゲートドライバに最も近い信号線に接続する。これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合にはダミーラインであればどれを用いても良く、ゲートドライバ１ｉから最も離れた（両側入力の場合は最も近い）信号線という記述に限定されない。
【０１４８】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。この場合、レーザ走査に限らず、作製上、信号線方向に顕著なばらつきが予想されるプロセスを用いる場合に本実施例は有効である。
【０１４９】
さらに、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。さらにまた、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合にはゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。本発明の第６の実施例による液晶表示装置においても、本発明の第４の実施例による液晶表示装置と同様の効果が得られる。
【０１５０】
図１３は本発明の第７の実施例による液晶表示装置の概略構成を示す図である。図１３において、本発明の第７の実施例による液晶表示装置は表示部２１と、補正回路部２２と、アンプ出力検出用画素２３と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１５１】
表示部２１はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号が転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１５２】
４つのアンプ出力検出用画素２３は表示画面の四隅に配設され、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからそれぞれ構成されている。
【０１５３】
補正回路部１８はスイッチ１ｈにアンプモニタ線１０３または信号線１０２によって接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶する第１のメモリ２２ａと、第１のメモリ２２ａの記憶内容から各画素毎の補正電圧を計算する補間回路２２ｂと、補間回路２２ｂの出力結果を記憶する第２のメモリ２２ｃと、第２のメモリ２２ｃの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１５４】
本発明の第７の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図３におけるスイッチ選択線の代わりに、表示に使用されない走査線を用いても良い。同様に、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。
【０１５５】
この図１３を参照して本発明の第７の実施例による液晶表示装置の動作について説明する。アンプモニタ線１０３（信号線１０２がこれを兼ねることもある）によって出力されたアンプ出力電圧Ｖｏｕｔは読み出し回路２ａによって所定の順序で検出回路２ｂへと転送される。
【０１５６】
検出回路２ｂではアンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を取り出し、この差分データはＡ／Ｄコンバータ２ｃによってディジタルデータに変換され、第１のメモリ２２ａに蓄えられる。補間回路２２ｂにおいては第１のメモリ２２ａに蓄えられた４点分のデータを基に全ビットの補正データが算出される。
【０１５７】
図１４は図１３の補間回路２２ｂによる補間方法を示す概念図である。この図１４を参照して補間回路２２ｂによる補間方法について以下説明する。ここで、四隅のアンプ出力検出用画素をそれぞれＡ、Ｂ、Ｃ、Ｄとし、それぞれのアンプ出力補正電圧を△Ｖａ、△Ｖｂ、△Ｖｃ、△Ｖｄとする。また、Ａ、Ｂを含むＡ−Ｂ間のビット数をＮ＋１、Ａ、Ｃを含むＡ−Ｃ間のビット数をＭ＋１とする。この時、Ａを（０，０）とした場合のＡから数えて（ｋ行、１列）にあるビットの補正電圧は、
△Ｖ１＋（△Ｖ２−△Ｖ１）×ｋ／Ｍ ・・・（３）
△Ｖ１＝△Ｖａ＋（△Ｖｂ−△Ｖａ）×１／Ｎ ・・・（４）
△Ｖ２＝△Ｖｃ＋（△Ｖｄ−△Ｖｃ）×１／Ｎ ・・・（５）
という式で表される。
【０１５８】
このようにして算出された全ビットの補正データは第２のメモリ２２ｃに記録される。画像表示に際しては画像データ信号の転送にタイミングを合わせて、第２のメモリ２２ｃから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。尚、図１３においては画像データ信号に対する他の補正としてＶ−Ｔ補正が記述されているが、通常、この他にも極性反転、相展開等の処理が行われる。
【０１５９】
図１５は本発明の第７の実施例による液晶表示装置の補正回路部の他の構成例を示すブロック図である。図１５において、補正回路部２４においてはアンプ出力検出用画素２３から読み出し回路２ａを経て検出回路２ｂに転送されたアンプ出力電圧Ｖｏｕｔが検出回路２ｂによって基準電圧Ｖｒｅｆとの差分に変換され、Ａ／Ｄコンバータ２ｃによってさらにディジタルデータに変換されてメモリ２４ａに蓄えられる。
【０１６０】
画像表示に際しては画像データ信号の転送にタイミングを合わせて、メモリ２４ａから補間回路２２ｂに補正データが送られ、補間回路２２ｂによって補間処理が行われる。その結果は電圧出力手段２ｅに送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。
【０１６１】
図１５に示す補正回路部２４の構成によれば、メモリ２４ａを図１３の補正回路部２２に比較して小規模にすることが可能である。但し、画像データに対する補間処理をリアルタイムで行わなければならない。
【０１６２】
本実施例ではアンプ出力検出用のビットが表示画面の四隅に配設されると述べており、これには表示に使用されないダミービットを使用することが望ましいが、表示画素であっても良い。また、図１３において、アンプモニタラインは、同一信号線に接続されたアンプ出力検出ビットについて同一のものを使用しているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を読み出し回路２ａに接続するようにしても良い。
【０１６３】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。この場合、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【０１６４】
さらに、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。本実施例においては読み出し回路２ａを用いず、アンプ出力検出用画素２３の出力をそのまま検出回路２ｂに接続することも可能である。
【０１６５】
本実施例ではアンプ出力検出用のビットが表示画面の四隅（Ａ、Ｂ、Ｃ、Ｄ）に配設されると述べたが、Ａ−Ｂ−Ｃ−Ｄの各辺に、アンプ出力検出用のビットをさらに設けても良く、最大で、ある一列または一行の全てのビットをアンプ出力検出用とすることができる。
【０１６６】
こうした場合の補間処理は補間を行うビットに最近接したアンプ出力検出用ビット４点を用いて、図１４に示す補間方法の場合と同様に行う。これによって、補間の精度を向上させることが可能となる。
【０１６７】
本発明の第７の実施例による液晶表示装置においても、本発明の第１の実施例による液晶表示装置と同様の効果が得られる。加えて、アンプ出力検出用のビットが四隅にしか存在しないため、画素開口率を低下させることなく、アンプ出力を補正することが可能である。但し、補間処理のために特別の回路を設ける必要がある。また、補正電圧を求めるのに補間処理を用いているため、本発明の第１の実施例による液晶表示装置に比較して、補正電圧は正確さに欠ける。
【０１６８】
図１６は本発明の液晶表示装置の第８の実施例による液晶表示装置の概略構成を示す図である。図１６において、本発明の第８の実施例による液晶表示装置は表示部２５と、補正回路部２６と、アンプ出力検出用画素２３と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１６９】
表示部２５はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１７０】
４つのアンプ出力検出用画素２３は画素の四隅に配設され、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからそれぞれ構成されている。
【０１７１】
また、アンプモニタ線１０３の一端は外部測定装置（図示せず）による測定が可能なように端子電極６ａとなっている。補正回路部２６は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１７２】
本発明の第８の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図３におけるスイッチ選択線の代わりに、表示に使用されない走査線を用いても良い。同様に、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。
【０１７３】
図１７は本発明の第８の実施例による液晶表示装置の形態の動作を説明するための図である。図１７は本発明の第８の実施例による液晶表示装置におけるアンプ出力補正の手順を示したものである。
【０１７４】
アンプ出力電圧Ｖｏｕｔはアンプモニタ線１０３または信号線１０２によって端子電極６ａに出力される。外部測定装置２７は端子電極６ａの電圧Ｖｏｕｔを読み取る電圧計８ａと、アンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を検出する差分検出装置８ｂと、差分データを補間して全ビットの補正電圧を算出する補間装置２７ａと、この全ビット分の補正電圧を不揮発性メモリ７ａヘ記録する記録装置８ｃとから構成されている。
【０１７５】
補間装置２７ａで行われる補間処理は、図１４に示す補間方法と同様である。このようにして、各画素毎のアンプ出力特性が不揮発性メモリ７ａに記録される。画像表示に際しては画像データ信号の転送にタイミングを合わせて、不揮発性メモリ７ａから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。
【０１７６】
本実施例ではアンプ出力検出用のビットが表示画面の四隅に配設されると述べており、これには表示に使用されないダミービットを使用することが望ましいが、表示画素であっても良い。
【０１７７】
また、本実施例では、ＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。この場合、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
また、図１６において、アンプモニタラインは同一信号線に接続されたアンプ出力検出ビットについて同一のものを使用しているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を引き出し、その一端を端子電極６ａとしても良い。
【０１７８】
さらに、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１７９】
本実施例においてはアンプ出力検出用のビットが表示画面の四隅（Ａ、Ｂ、Ｃ、Ｄ）に配設されると述べたが、Ａ−Ｂ−Ｃ−Ｄの各辺に、アンプ出力検出用のビットを更に設けても良く、最大で、ある一列または一行の全てのビットをアンプ出力検出用とすることができる。こうした場合の補間処理は補間を行うビットに最近接したアンプ出力検出用ビット４点を用いて、図１４に示す補間方法と同様にして行う。これによって、補間の精度を向上させることが可能となる。
【０１８０】
本発明の第８の実施例による液晶表示装置においても、本発明の第７の実施例による液晶表示装置と同様の効果が得られる。加えて、検出回路２ｂ、Ａ／Ｄコンバータ２ｃ、補間回路２２ｂ等が不要となるため、回路の構成が簡単になるという効果を有する。
【０１８１】
このように、本発明の第１〜第８の実施例による液晶表示装置において、メモリ２ｄ，２４ａ、不揮発性メモリ７ａ、第１のメモリ２２ａ、第２のメモリ２２ｃに蓄えられるデータはアンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧そのままであっても良いし、これを補正電圧に変換した電圧であっても良い。また、本発明の第１〜第８の実施例による液晶表示装置は電圧駆動型であれば、液晶素子に限らず、他の表示素子に適用することも可能である。
【０１８２】
以上のように、本発明によれば、ＴＮ液晶のちらつきやコントラスト低下を防ぐとともに、比抵抗の小さい高分子液晶や、分極を有する強誘電・反強誘電液晶材料等を表示材料として使用することが可能である。これは画素に付帯したアナログアンプ回路１ｂによって電圧変動を抑制することが可能なためである。
【０１８３】
また、本発明によれは、こうしたアナログアンプ回路１ｂを付帯した画素間の表示むらを低減することが可能である。これは基準電圧に対するアンプ出力の検出手段及び補正手段を備えることによって、画面全体にわたって正確にアンプ出力の補正を行うことができるためである。
【０１８４】
【発明の効果】
以上説明したように本発明によれば、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置において、アンプ出力転送機能の出力を全ビットについて検出し、その検出結果に基づいて画素毎にアンプ出力転送機能の出力補正を行うことによって、保持期間中の画素電圧変動を抑制するためにアナログアンプ回路が付加された構成の画素において、アンプ出力のばらつきに起因する画素毎の表示ばらつきを抑制することができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による液晶表示装置の概略構成を示す図である。
【図２】 図１の読み出し回路の構成例を示すブロック図である。
【図３】 本発明の第１の実施例による液晶表示装置の１画素分の構成を示す図である。
【図４】 本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。
【図５】 本発明の第１の実施例による液晶表示装置の１画素分の他の構成例を示す図である。
【図６】 本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。
【図７】 本発明の第２の実施例による液晶表示装置の概略構成を示す図である。
【図８】 本発明の第２の実施例による液晶表示装置の動作を説明するためのブロック図である。
【図９】 本発明の第３の実施例による液晶表示装置の概略構成を示す図である。
【図１０】 本発明の第４の実施例による液晶表示装置の概略構成を示す図である。
【図１１】 本発明の第５の実施例による液晶表示装置の概略構成を示す図である。
【図１２】 本発明の第６の実施例による液晶表示装置の概略構成を示す図である。
【図１３】 本発明の第７の実施例による液晶表示装置の概略構成を示す図である。
【図１４】 図１３の補間回路による補間方法を示す概念図である。
【図１５】 本発明の第７の実施例による液晶表示装置の補正回路部の他の構成例を示すブロック図である。
【図１６】 本発明の液晶表示装置の第８の実施例による液晶表示装置の概略構成を示す図である。
【図１７】 本発明の第８の実施例による液晶表示装置の動作を説明するための図である。
【図１８】 従来例による液晶表示装置の構成を示す図である。
【図１９】 従来例による液晶表示装置の駆動方法を示す図である。
【図２０】 従来例による液晶表示装置における表示専用画素の一構成例を示す図である。
【図２１】 従来例による液晶表示装置における表示専用画素の他の構成例を示す図である。
【符号の説明】
１，６，１０，１３，１６，１９ 出力転送部
１ａ ＭＯＳ型トランジスタ
１ｂ アナログアンプ回路
１ｃ 電圧保持容量電極
１ｄ 電圧保持容量
１ｅ 画素電極
１ｆ 対向電極
１ｇ 液晶
１ｈ スイッチ
１ｉ ゲートドライバ
１ｊ データドライバ
２，７，１１，１４，１７，２０，２２，２４，２６ 補正回路部
２ａ 読み出し回路
２ｂ 検出回路
２ｃ Ａ／Ｄコンバータ
２ｄ，２４ａ メモリ
２ｅ 電圧出力手段
３ 信号源
４ Ｖ−Ｔ補正部
５ アンプ出力検出用画素
６ａ 端子電極
７ａ 不揮発性メモリ
８，２７ 外部測定装置
８ａ 電圧計
８ｂ 差分検出装置
８ｃ 記録装置
９，１２，１５，１８，２１，２５ 表示部
２２ａ 第１のメモリ
２２ｂ 補間回路
２２ｃ 第２のメモリ
２３ アンプ出力検出用画素
２７ａ 補間装置
３１，４１ 第１のＭＯＳ型トランジスタ
３２，４２ 第２のＭＯＳ型トランジスタ
１０１ 走査線
１０２ 信号線
１０３，４０１ アンプモニタ線
１０４ 最終段走査線
１０５ 最終段信号線
２０１ スイッチ選択線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to an active matrix display device used for projectors, notebook PCs (personal computers), monitors, and the like, and a driving method thereof.
[0002]
[Prior art]
Currently, the mainstream of liquid crystal display devices is an active matrix type driven by thin film transistors. FIG. 18 shows an example of an equivalent circuit for one pixel of an active matrix type liquid crystal display device when twisted nematic liquid crystal (TN liquid crystal) is used.
[0003]
As shown in FIG. 18, a
[0004]
In general, a
[0005]
When the gate scanning voltage Vg becomes the high level VgH during the horizontal scanning period, the
[0006]
When the horizontal scanning period ends and the gate scanning voltage Vg becomes low level, the
[0007]
The pixel voltage Vpix is held in the next horizontal scanning period until the gate scanning voltage Vg becomes high level again and the
[0008]
However, even if such a storage capacitor is used, in principle, there is a limit to preventing a decrease in the charge retention function, and in a highly integrated matrix display device, a capacitor having a large area that can suppress voltage fluctuation is provided for each pixel. In addition to increasing the load on the data signal driver and the switching
[0009]
In addition, various liquid crystal materials have been researched and developed to improve the performance of liquid crystal display devices. Among them, polymer liquid crystal materials with high light transmittance and high-speed response are used because no polarizing plate is used. There are liquid crystal materials having polarization such as ferroelectric liquid crystal and anti-ferroelectric liquid crystal having high viewing angle characteristics, OCB mode liquid crystal materials, and the like.
[0010]
However, for example, a polymer liquid crystal material has a small specific resistance, and a leak current is larger than that of a TN liquid crystal, so that a pixel voltage fluctuation during a holding period is large. Similarly, in the liquid crystal material having polarization, the pixel voltage fluctuation during the holding period increases due to redistribution of charges caused by the polarization, etc. than in the case of the TN liquid crystal. Is difficult to put into practical use.
[0011]
As a method for solving such a problem, a configuration in which a pixel voltage Vpix during a holding period is kept constant by using a source follower type amplifier together is disclosed in JP-A-2-272521 and JP-A-7-20820. JP-A-10-148848, JP-A-1-292929, JP-A-5-173175, JP-A-11-326946, and the like. According to this method, the pixel voltage vpix during the holding period can be kept constant.
[0012]
FIG. 20 is a diagram showing an example of such an analog amplifier circuit-attached pixel. As shown in FIG. 20, the
[0013]
Usually, a
[0014]
FIG. 20 shows a case where the amplifier positive
[0015]
[Problems to be solved by the invention]
As described above, when a conventional pixel configuration is combined with an analog amplifier circuit, not only a TN liquid crystal but also a low specific resistance material such as a polymer liquid crystal material, a ferroelectric liquid crystal or an antiferroelectric liquid crystal Even in a liquid crystal material having such a polarization, fluctuations in the liquid crystal pixel potential can be suppressed. However, when display is performed with this pixel configuration, the output variation of the amplifier becomes the display variation of the pixel as it is. It is necessary to make the amplifier output constant or to correct the input voltage according to variations in the amplifier output.
[0016]
Such variations in amplifier output are mainly caused by differences in the characteristics of transistors constituting the analog amplifier circuit. FIG. 21 shows an equivalent circuit for one pixel showing a specific configuration using a pixel transistor to which an analog amplifier circuit is added. As shown in FIG. 21, an n-type MOS transistor (Qn) 71 having a gate electrode connected to a
[0017]
According to the configuration shown in FIG. 21, since the
[0018]
At this time, the amplifier output voltage varies depending on the values of the transconductance gmp of the p-type MOS transistor and the resistance RL, but an expression using the amplifier input voltage Va and the threshold value Vt of the MOS transistor used in the amplifier. That is
Vout = Va−Vt (1)
It is approximately expressed by the formula.
[0019]
For this reason, in the prior art in which only an analog amplifier circuit is attached, the variation of the threshold value for each pixel becomes the variation of the pixel voltage as it is, and the image quality deteriorates such as color unevenness. Such deterioration in image quality becomes a problem not only in the case of a large screen where the difference in characteristics of transistors increases, but also in the small size under the present situation where the demand for high definition and multi-gradation is severe.
[0020]
Accordingly, an object of the present invention is to solve the above-described problems and display pixel-by-pixel due to variations in amplifier output in a pixel having an analog amplifier circuit added to suppress pixel voltage fluctuation during the holding period. An object of the present invention is to provide a liquid crystal display device capable of suppressing variations.
[0021]
[Means for Solving the Problems]
A first liquid crystal display device according to the present invention is a liquid crystal display device in which a pixel electrode is driven by a MOS type transistor circuit which is arranged near each intersection of a plurality of scanning lines and a plurality of signal lines and has an amplifier output transfer function. And detecting means for detecting the output of the amplifier output transfer function for all bits, and correcting means for performing output correction of the amplifier output transfer function for each pixel based on a detection result of the detection means. .
[0022]
A second liquid crystal display device according to the present invention is a liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines,
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode that is the other of the source electrode and the drain electrode of the MOS transistor. A MOS analog amplifier circuit having an output electrode connected to the pixel electrode, a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS analog amplifier circuit, and an input terminal having the input terminal Connected to the output electrode of the MOS type analog amplifier circuit and the output terminal is an amplifier monitor line or the aforementionedA signal line different from the signal line to which the source electrode or drain electrode of the MOS transistor is connectedFormed with a switch connected to
The amplifier monitor line orA signal line different from the signal line to which the MOS transistor source electrode or drain electrode is connectedA read circuit that reads the output voltage of the analog amplifier circuit through one of the detection circuit, and a detection circuit that detects a difference between the output voltage of the analog amplifier circuit transferred in a predetermined order by the read circuit and a preset reference voltage Conversion means for converting the differential voltage from the detection circuit into digital data; a memory for storing the digitized differential voltage; and applying a correction voltage to the input image signal in accordance with the stored data in the memory And voltage generating means.
[0023]
A third liquid crystal display device according to the present invention is an active matrix liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines.
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode that is the other of the source electrode and the drain electrode of the MOS transistor. A MOS analog amplifier circuit having an output electrode connected to the pixel electrode, a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS analog amplifier circuit, and an input terminal having the input terminal Connected to the output electrode of the MOS type analog amplifier circuit and the output terminal is an amplifier monitor line or the aforementionedA signal line different from the signal line to which the source electrode or drain electrode of the MOS transistor is connectedFormed with a switch connected to
A signal line different from the amplifier monitor line or the signal line to which the source electrode or drain electrode of the MOS transistor is connectedA terminal electrode that is connected to one end of the liquid crystal display and outputs the output of the MOS type analog amplifier circuit to the outside of the liquid crystal display device, and an output of the MOS type analog amplifier circuit measured outside the liquid crystal display device It has a memory for storing voltage data, and voltage generating means for applying a correction voltage to the input image signal in accordance with the stored data of the memory.
[0024]
In the fourth embodiment of the present invention, the pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines, and the semiconductor layer of the MOS transistor circuit is a laser. A thin film semiconductor layer that has been crystallized or recrystallized by annealing, and a laser scanning direction in the laser annealing is a liquid crystal display device parallel to the scanning lines,
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode that is the other of the source electrode and the drain electrode of the MOS transistor. And an output electrode connected to the pixel electrode, and a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS analog amplifier circuit,
A switch for connecting the output electrode of the MOS type analog amplifier circuit and one of the amplifier monitor line or the signal line is provided for at least one pixel and at most all the pixels,
A correction voltage determined based on the difference between the amplifier output voltage and the input image signal voltage, which is transferred through the switch,It is the same for the pixels connected to the same signal line.
[0025]
A fifth liquid crystal display device according to the present invention is disposed near each intersection of a plurality of scanning lines and a plurality of signal lines.The MThe pixel electrode is driven by the OS type transistor circuit, and the semiconductor layer of the MOS type transistor circuit is crystallized by laser annealing.OrIt is a thin film semiconductor layer that has been recrystallized and is subjected to the laser annealing.The laser scanning direction is parallel to the scanning lineA liquid crystal display device,
The MOS transistor circuit has a gate electrode connected to the scanning line and a source electrodeOrOne of the drain electrodes is connected to the signal line, and the drain electrodeOrThe other of the source electrodesMOS Connected to the input electrode of the analog amplifier circuitMOS transistor,The input electrode is MOS The transistor connected to the electrode on the side not connected to the signal line and the output electrode connected to the pixel electrode MOS Type analog amplifier circuit andA display pixel comprising a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS type analog amplifier circuit;
The input terminal is connected to the output electrode of the MOS type analog amplifier circuit, and the output terminal is an amplifier monitor lineOrAn amplifier output detection pixel in which a switch connected to one of the signal lines is added to the configuration of the display pixel;
The output voltage of the MOS type analog amplifier circuit of the amplifier output detection pixel is set to the amplifier monitor line.OrA readout circuit for reading through one of the signal lines;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A memory for storing the differential voltage digitized by the conversion means;
Voltage generating means for applying a correction voltage to the input image signal in accordance with data stored in the memory;Have.
[0026]
A sixth liquid crystal display device according to the present invention is disposed near each intersection of a plurality of scanning lines and a plurality of signal lines.The MThe pixel electrode is driven by the OS type transistor circuit, and the semiconductor layer of the MOS type transistor circuit is crystallized by laser annealing.OrIt is a thin film semiconductor layer that has been recrystallized and is subjected to the laser annealing.The laser scanning direction is parallel to the scanning lineA liquid crystal display device,
The MOS transistor circuit has a gate electrode connected to the scanning line and a source electrodeOrOne of the drain electrodes is connected to the signal line, and the drain electrodeOrThe other of the source electrodesMOS Connected to the input electrode of the analog amplifier circuitMOS transistor,The input electrode is MOS The transistor connected to the electrode on the side not connected to the signal line and the output electrode connected to the pixel electrode MOS Type analog amplifier circuit andA display pixel comprising a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS type analog amplifier circuit;
The input terminal is connected to the output electrode of the MOS type analog amplifier circuit, and the output terminal is an amplifier monitor lineOrAn amplifier output detection pixel in which a switch connected to one of the signal lines is added to the configuration of the display pixel;
Amplifier monitor lineOrOf the signal lineeitherA terminal electrode connected to one end and outputting the output of the MOS analog amplifier circuit of the amplifier output detection pixel to the outside of the liquid crystal display device;
Outside the liquid crystal displayDecisionOutput of the MOS analog amplifier circuitOr correction voltage dataA memory for storing
Voltage generating means for applying a correction voltage to the input image signal in accordance with data stored in the memory;It is characterized by having.
[0027]
The seventh liquid crystal display device according to the present invention is disposed in the vicinity of each intersection of the plurality of scanning lines and the plurality of signal lines.The MThe pixel electrode is driven by the OS type transistor circuit, and the semiconductor layer of the MOS type transistor circuit is crystallized by laser annealing.OrIt is a thin film semiconductor layer that has been recrystallized and is subjected to the laser annealing.The laser scanning direction is parallel to the signal lineA liquid crystal display device,
The MOS transistor circuit has a gate electrode connected to the scanning line and a source electrodeOrOne of the drain electrodes is connected to the signal line, and the drain electrodeOrThe other of the source electrodesMOS Connected to the input electrode of the analog amplifier circuitMOS transistor,The input electrode is MOS The transistor connected to the electrode on the side not connected to the signal line and the output electrode connected to the pixel electrode MOS Type analog amplifier circuit andA display pixel comprising a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS type analog amplifier circuit;
The input terminal is connected to the output electrode of the MOS type analog amplifier circuit, and the output terminal is an amplifier monitor lineOrAn amplifier output detection pixel in which a switch connected to one of the signal lines is added to the configuration of the display pixel;
Amplifier monitor lineOrOf the signal lineeitherA terminal electrode connected to one end and outputting the output of the MOS analog amplifier circuit of the amplifier output detection pixel to the outside of the liquid crystal display device;
Outside the liquid crystal displayDecisionA memory for storing output voltage data of the MOS type analog amplifier circuit,
Voltage generating means for applying a correction voltage to the input image signal in accordance with data stored in the memory;Have.
[0028]
An eighth liquid crystal display device according to the present invention is a liquid crystal display device in which a pixel electrode is driven by a MOS type transistor circuit which is disposed near each intersection of a plurality of scanning lines and a plurality of signal lines and has an amplifier output transfer function. Because
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode that is the other of the source electrode and the drain electrode of the MOS transistor. And an output electrode connected to the pixel electrode, and a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS analog amplifier circuit,
A switch for connecting the output electrode of the MOS type analog amplifier circuit and one of the amplifier monitor line or the signal line is provided for a predetermined pixel,
Detecting the difference between the amplifier output voltage and the input image signal voltage transferred through the switchDetection means;
Based on the detection result of the detection means, between the pixels that have detected the output of the amplifier output transfer function.Linear to the differenceBy performing the interpolation process,Determine the difference between the input signal voltage and the amplifier output voltage in the pixels other than the pixels that have actually been detected,And means for correcting.
[0029]
A ninth liquid crystal display device according to the present invention is arranged near each intersection of a plurality of scanning lines and a plurality of signal lines.MA liquid crystal display device in which a pixel electrode is driven by an OS type transistor circuit,
The MOS transistor circuit has a gate electrode connected to the scanning line and a source electrodeOrEither one of the drain electrodes is connected to the signal line, and the drain electrodeOrThe other of the source electrodesMOS Connected to the input electrode of the analog amplifier circuitMOS transistor,The input electrode is MOS The transistor connected to the electrode on the side not connected to the signal line and the output electrode connected to the pixel electrode MOS Type analog amplifier circuit andA display pixel comprising a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS type analog amplifier circuit;
The input terminal is connected to the output electrode of the MOS type analog amplifier circuit, and the output terminal is an amplifier monitor lineOrAn amplifier output detection pixel in which a switch connected to one of the signal lines is added to the configuration of the display pixel;
The output voltage of the MOS type analog amplifier circuit of the amplifier output detection pixel is set to the amplifier monitor line.OrOf the signal lineeitherA readout circuit that reads through one;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A first memory for storing the differential voltage digitized by the conversion means;
All the data stored in the first memoryPixelInterpolating means for calculating the correction voltage by linear interpolation;
A second memory for storing the correction voltage calculated by the interpolation means;
Voltage generating means for applying a correction voltage to the input image signal in accordance with data stored in the second memory;Have.
[0030]
A tenth liquid crystal display device according to the present invention is disposed near each intersection of a plurality of scanning lines and a plurality of signal lines.MA liquid crystal display device in which a pixel electrode is driven by an OS type transistor circuit,
The MOS transistor circuit has a gate electrode connected to the scanning line and a source electrodeOrOne of the drain electrodes is connected to the signal line, and the drain electrodeOrThe other of the source electrodesMOS Connected to the input electrode of the analog amplifier circuitMOS transistor,The input electrode is MOS The transistor connected to the electrode on the side not connected to the signal line and the output electrode connected to the pixel electrode MOS Type analog amplifier circuit andA display pixel comprising a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS type analog amplifier circuit;
The input terminal is connected to the output electrode of the MOS type analog amplifier circuit, and the output terminal is an amplifier monitor lineOrAn amplifier output detection pixel in which a switch connected to one of the signal lines is added to the configuration of the display pixel;
The output voltage of the MOS type analog amplifier circuit of the amplifier output detection pixel is set to the amplifier monitor line.OrA readout circuit for reading through one of the signal lines;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A memory for storing the differential voltage digitized by the conversion means;
All data from the memoryPixelInterpolating means for calculating the correction voltage by linear interpolation;
Voltage generating means for applying the correction voltage calculated by the interpolation means to the input image signal;Have.
[0031]
The eleventh liquid crystal display device according to the present invention is arranged near each intersection of a plurality of scanning lines and a plurality of signal lines.MA liquid crystal display device in which a pixel electrode is driven by an OS type transistor circuit,
The MOS transistor circuit has a gate electrode connected to the scanning line and a source electrodeOrOne of the drain electrodes is connected to the signal line, and the drain electrodeOrThe other of the source electrodesMOS Connected to the input electrode of the analog amplifier circuitMOS transistor,The input electrode is MOS The transistor connected to the electrode on the side not connected to the signal line and the output electrode connected to the pixel electrode MOS Type analog amplifier circuit andA display pixel comprising a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS type analog amplifier circuit;
The input terminal is connected to the output electrode of the MOS type analog amplifier circuit, and the output terminal is an amplifier monitor lineOrAn amplifier output detection pixel in which a switch connected to one of the signal lines is added to the configuration of the display pixel;
Amplifier monitor lineOrA terminal electrode connected to one end of the signal line and outputting the output of the MOS analog amplifier circuit of the amplifier output detection pixel to the outside of the liquid crystal display device;
Outside the liquid crystal displayDecisionOutput of the MOS analog amplifier circuitOr correction electrode dataA memory for storing
Voltage generating means for applying a correction voltage to the input image signal in accordance with data stored in the memory;Have.
[0032]
That is, in the first liquid crystal display device of the present invention, in order to achieve the above object, the pixel electrode is driven by the MOS transistor circuit arranged near each intersection of the plurality of scanning lines and the plurality of signal lines. In the active matrix liquid crystal display device, a MOS transistor in which a gate electrode is connected to a scanning line and one of a source electrode and a drain electrode is connected to a signal line, and an input electrode is connected to the other of the source electrode and the drain electrode of the MOS transistor. A MOS type analog amplifier circuit having an output electrode connected to the pixel electrode, a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS type analog amplifier circuit, and an input terminal of the MOS type analog amplifier circuit A switch that is connected to the output electrode of the amplifier circuit and whose output terminal is connected to the amplifier monitor line or signal line Forming a Luo MOS type transistor circuit.
[0033]
In the first liquid crystal display device of the present invention, in the configuration described above, detection for detecting a difference between a reference voltage and an amplifier output voltage transferred in a predetermined order by a readout circuit through an amplifier monitor line or a signal line The apparatus includes a memory for storing a differential voltage, and voltage generation means for applying a correction voltage to the input image signal based on the data in the memory.
[0034]
According to a second liquid crystal display device of the present invention, an active matrix liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines is provided. A MOS transistor having an electrode connected to a scanning line and one of a source electrode and a drain electrode connected to a signal line, an input electrode connected to the other of the source electrode and the drain electrode of the MOS transistor, and an output electrode connected to a pixel electrode MOS analog amplifier circuit, a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS analog amplifier circuit, and an input terminal connected to the output electrode of the MOS analog amplifier circuit and outputting A MOS transistor circuit is formed from the switch whose end is connected to the amplifier monitor line or signal line. There.
[0035]
Further, the second liquid crystal display device of the present invention is characterized in that, in the above configuration, one end of the amplifier monitor line is a terminal electrode so that measurement by an external measuring device is possible. Furthermore, in the second liquid crystal display device of the present invention, in the above configuration, the nonvolatile memory that stores the differential voltage detected by the external measuring device and the input image signal are corrected based on the data of the nonvolatile memory. Voltage generating means for applying a voltage.
[0036]
In the third liquid crystal display device of the present invention, the pixel electrode is driven by a MOS transistor circuit disposed near each intersection of a plurality of scanning lines and a plurality of signal lines, and the semiconductor layer of the MOS transistor circuit is a laser. A thin film semiconductor layer crystallized or recrystallized by annealing. In an active matrix wave crystal display device in which the laser scanning direction during laser annealing is at an angle parallel to or equivalent to the scanning line, the gate electrode is the scanning line. A MOS transistor in which one of the source electrode and the drain electrode is connected to the signal line, an input electrode is connected to the other of the source electrode and the drain electrode of the MOS transistor, and an output electrode is connected to the pixel electrode MOS type analog amplifier circuit, MOS type analog amplifier circuit input electrode and voltage holding capacity Besides the display pixel is composed of a formed voltage holding capacitor between the poles, it is characterized in that the amplifier output detection pixels formed in one scan line of the screen edge portion is present.
[0037]
This amplifier output detection pixel is obtained by adding a switch having an input terminal connected to an output electrode of a MOS analog amplifier circuit and an output terminal connected to an amplifier monitor line or a signal line to the display pixel configuration.
[0038]
Further, in the third liquid crystal display device of the present invention, in the above configuration, detection for detecting a difference between the reference voltage and the amplifier output voltage transferred in a predetermined order by the readout circuit through the amplifier monitor line or the signal line The apparatus includes a memory for storing a differential voltage, and voltage generation means for applying a correction voltage to the input image signal based on the data in the memory.
[0039]
In the fourth liquid crystal display device of the present invention, the pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines, and the semiconductor layer of the MOS transistor circuit is a laser. In an active matrix liquid crystal display device, which is a thin film semiconductor layer crystallized or recrystallized by annealing, and the laser scanning direction at the time of laser annealing is parallel to or equivalent to the scanning line, the gate electrode becomes the scanning line. A MOS transistor in which one of the source electrode and the drain electrode is connected to the signal line, and an MOS type analog in which the input electrode is connected to the other of the source electrode and the drain electrode of the MOS transistor and the output electrode is connected to the pixel electrode Amplifier circuit, MOS type analog amplifier circuit input electrode and voltage holding capacitor electrode Besides the display pixel is composed of a formed voltage holding capacitor between, it is characterized in that the amplifier output detection pixels formed in one scan line of the screen edge portion is present.
[0040]
This amplifier output detection pixel is obtained by adding a switch whose input terminal is connected to the output electrode of the MOS type analog amplifier circuit and whose output terminal is connected to the amplifier monitor line or signal line to the configuration of the display pixel. One end of the amplifier monitor line is a terminal electrode so that measurement by an external measuring device is possible.
[0041]
In the fourth liquid crystal display device of the present invention, in the above configuration, a non-volatile memory that stores the differential voltage detected by the external measuring device and an input image signal are corrected based on the non-volatile memory data. Voltage generating means for applying a voltage.
[0042]
In the fifth liquid crystal display device of the present invention, the pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines, and the semiconductor layer of the MOS transistor circuit is a laser. In an active matrix liquid crystal display device, which is a thin film semiconductor layer crystallized or recrystallized by annealing, and the laser scanning direction at the time of laser annealing is parallel to or equivalent to the signal line, the gate electrode becomes the scanning line. A MOS transistor in which one of the source electrode and the drain electrode is connected to the signal line, and an MOS type analog in which the input electrode is connected to the other of the source electrode and the drain electrode of the MOS transistor and the output electrode is connected to the pixel electrode Amplifier circuit, MOS type analog amplifier circuit input electrode and voltage holding capacitor electrode Besides the display pixel is composed of a formed voltage holding capacitor between, it is characterized in that the amplifier output detection pixels formed on one signal line of the screen end is present.
[0043]
This amplifier output detection pixel is obtained by adding a switch having an input terminal connected to an output electrode of a MOS analog amplifier circuit and an output terminal connected to an amplifier monitor line or a signal line to the display pixel configuration.
[0044]
Further, in the fifth liquid crystal display device of the present invention, in the above configuration, detection for detecting a difference between the reference voltage and the amplifier output voltage transferred in a predetermined order by the readout circuit through the amplifier monitor line or the signal line The apparatus includes a memory for storing a differential voltage, and voltage generation means for applying a correction voltage to the input image signal based on the data in the memory.
[0045]
In the sixth liquid crystal display device of the present invention, the pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines, and the semiconductor layer of the MOS transistor circuit is a laser. In an active matrix liquid crystal display device, which is a thin film semiconductor layer crystallized or recrystallized by annealing, and the laser scanning direction at the time of laser annealing is parallel to or equivalent to the signal line, the gate electrode becomes the scanning line. A MOS transistor in which one of the source electrode and the drain electrode is connected to the signal line, and an MOS type analog in which the input electrode is connected to the other of the source electrode and the drain electrode of the MOS transistor and the output electrode is connected to the pixel electrode Amplifier circuit, MOS type analog amplifier circuit input electrode and voltage holding capacitor electrode Besides the display pixel is composed of a formed voltage holding capacitor between, it is characterized in that the amplifier output detection pixels formed on one signal line of the screen end is present.
[0046]
This amplifier output detection pixel is obtained by adding a switch whose input terminal is connected to the output electrode of the MOS type analog amplifier circuit and whose output terminal is connected to the amplifier monitor line or signal line to the configuration of the display pixel. One end of the amplifier monitor line is a terminal electrode so that measurement by an external measuring device is possible.
[0047]
Further, in the sixth liquid crystal display device of the present invention, in the above configuration, the nonvolatile memory for storing the differential voltage detected by the external measuring device and the input image signal are corrected based on the data of the nonvolatile memory. Voltage generating means for applying a voltage.
[0048]
According to a seventh liquid crystal display device of the present invention, there is provided an active matrix liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines. A MOS transistor having an electrode connected to a scanning line and one of a source electrode and a drain electrode connected to a signal line, an input electrode connected to the other of the source electrode and the drain electrode of the MOS transistor, and an output electrode connected to a pixel electrode Display pixel composed of the MOS type analog amplifier circuit formed, a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS type analog amplifier circuit, and four or more points on the outer edge of the screen And a plurality of amplifier output detection pixels.
[0049]
This amplifier output detection pixel is obtained by adding a switch having an input terminal connected to an output electrode of a MOS analog amplifier circuit and an output terminal connected to an amplifier monitor line or a signal line to the display pixel configuration.
[0050]
In the seventh liquid crystal display device of the present invention, in the above configuration, a detection device that detects a difference between a reference voltage and an amplifier output voltage transferred in a predetermined order by a readout circuit through an amplifier monitor line; A first memory for storing a differential voltage; an interpolation circuit for calculating a correction voltage for all bits from data in the first memory; a second memory for storing a correction voltage calculated by the interpolation circuit; and an input image signal On the other hand, voltage generating means for applying a correction voltage based on data in the second memory is provided. In this case, the linear interpolation is performed by selecting the four amplifier output detection pixels closest to the bit for calculating the correction voltage.
[0051]
According to an eighth liquid crystal display device of the present invention, there is provided an active matrix liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit disposed near each intersection of a plurality of scanning lines and a plurality of signal lines. A MOS transistor having an electrode connected to a scanning line and one of a source electrode and a drain electrode connected to a signal line, an input electrode connected to the other of the source electrode and the drain electrode of the MOS transistor, and an output electrode connected to a pixel electrode Display pixel composed of the MOS type analog amplifier circuit formed, a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS type analog amplifier circuit, and four or more points on the outer edge of the screen And a plurality of amplifier output detection pixels.
[0052]
This amplifier output detection pixel is obtained by adding a switch whose input terminal is connected to the output electrode of the MOS type analog amplifier circuit and whose output terminal is connected to the amplifier monitor line or signal line to the configuration of the display pixel. One end of the amplifier monitor line is a terminal electrode so that measurement by an external measuring device is possible.
[0053]
Further, in the eighth liquid crystal display device of the present invention, in the above configuration, the differential voltage detected by the external measurement device and the non-volatile storage for the amplifier output correction voltage for all bits obtained by interpolating the differential voltage are stored. And a voltage generating means for applying a correction voltage to the input image signal based on data in the nonvolatile memory. In this case, the linear interpolation is performed by selecting the four amplifier output detection pixels closest to the bit for calculating the correction voltage.
[0054]
As described above, in the present invention, the MOS type analog amplifier circuit in which the input electrode is connected to the signal line through the switching MOS transistor and the output electrode is connected to the pixel electrode is added. The conventional technology such as a ferroelectric liquid crystal / antiferroelectric liquid crystal having a liquid crystal, an OCB (Optical Compensated Birefringence) liquid crystal, or the like has an effect that a liquid crystal material that causes a voltage fluctuation during the holding period can be used.
[0055]
In the first and second liquid crystal display devices of the present invention, the output of the analog amplifier circuit actually used in the pixel is detected for all bits, and the output of the analog amplifier circuit is corrected for each pixel based on this output value. Therefore, image quality degradation such as display unevenness due to the characteristic difference of the analog amplifier circuit does not occur.
[0056]
In the third to sixth liquid crystal display devices of the present invention, when a p-si transistor comprising a thin film semiconductor layer crystallized or recrystallized by laser annealing is used, a laser scan that tends to cause a difference in transistor characteristics. By correcting the amplifier output only in the direction, it is possible to perform effective correction with a small correction circuit.
[0057]
Further, in the seventh and eighth liquid crystal display devices of the present invention, when the amplifier output is not detected for all bits, the correction accuracy is achieved by performing linear interpolation processing between the pixels for which the amplifier output is detected. Therefore, effective correction can be performed with a small circuit configuration.
[0058]
Furthermore, by making the memory for storing the correction voltage non-volatile and using an external measuring device for a part of the detection process, the circuit configuration from the detection of the amplifier output to the correction can be simplified.
[0059]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention. 1, the liquid crystal display device according to the first embodiment of the present invention includes an
[0060]
The
[0061]
The
[0062]
FIG. 2 is a block diagram showing a configuration example of the read
[0063]
FIG. 3 is a diagram showing the configuration of one pixel of the liquid crystal display device according to the first embodiment of the present invention. In FIG. 3, the liquid crystal display device according to the first embodiment of the present invention includes a first MOS in which a gate electrode is connected to a
[0064]
Here, the
[0065]
FIG. 4 is a diagram showing a driving method when the amplifier output of the liquid crystal display device according to the first embodiment of the present invention is detected. With reference to FIG. 4, a method for detecting an amplifier output of a liquid crystal display device using the above pixel configuration will be described.
[0066]
4 is a timing chart of the gate scanning voltage Vg, the data signal voltage Vd, the switch selection line voltage Vsw, the amplifier input voltage Va, and the amplifier output voltage Vout (= pixel voltage Vpix) when the liquid crystal is driven by the pixel configuration shown in FIG. Is shown.
[0067]
As shown in FIG. 4, when the gate scanning voltage Vg becomes the high level VgH, the
[0068]
The
[0069]
When the gate scanning voltage Vg becomes low level, the
[0070]
After the first MOS transistor 3I is turned off, no voltage is applied from the
[0071]
The amplifier manpower voltage Va is held again until the gate scanning voltage Vg becomes high level and the
[0072]
As described above, the signal line is used as a normal signal line when the gate scanning voltage vg is at a high level, and as an amplifier output detection line when the gate scanning voltage Vg is at a low level. The period during which the switch selection line voltage vsw is at a high level is sufficiently long so that the rise delay due to the load capacitance of the (N + 1) th signal line does not become a problem.
[0073]
When the detection of the amplifier output is completed, the switch selection line voltage Vsw becomes low level again, and the
[0074]
Next, the operation of the circuit shown in FIG. 1 will be described. The amplifier output voltage Vout output by the amplifier monitor line 103 (the
[0075]
The
[0076]
At the time of image display, the difference data is sent from the
[0077]
Next, effects of the liquid crystal display device according to the first embodiment of the present invention will be described. In the liquid crystal display device according to the first embodiment of the present invention, since the
[0078]
In that case, for example, in the configuration shown in FIG. 21, the amplifier output voltage is expressed by the following equation using the amplifier input voltage Va and the threshold value Vt of the MOS transistor used in the amplifier, that is,
Vpix = Va−Vt (2)
It is approximately expressed by the formula.
[0079]
For this reason, in the prior art in which only an analog amplifier circuit is attached, the variation of the threshold value for each pixel becomes the variation of the pixel voltage as it is, and image quality deterioration such as color unevenness occurs. In the liquid crystal display device according to the embodiment, since the correction according to the output characteristics of the
[0080]
In this way, liquid crystal materials that cause voltage fluctuations during the holding period such as polymer liquid crystals, polarized ferroelectric liquid crystals / antiferroelectric liquid crystals, OCB liquid crystals, etc. as described in the prior art can be used. When driving a liquid crystal such as a liquid crystal or a conventionally used TN liquid crystal, more accurate gradation display is realized, and an effect of suppressing screen flickering, color unevenness, and the like is obtained.
[0081]
In the present embodiment, the
[0082]
Furthermore, in this embodiment, an n-type MOS transistor is employed as a pixel selection switch, but a p-type MOS transistor may be employed. In this case, a pulse signal that is low level when selected and high level when not selected is input as the gate scanning signal.
[0083]
Furthermore, although an n-type MOS transistor is employed as the amplifier output switch in this embodiment, a p-type MOS transistor may be employed. In that case, a high level VswH is input to the switch selection line when the pixel switch is selected, and a low level VswL is input to the switch selection line when the pixel switch is not selected.
[0084]
As the
[0085]
FIG. 5 is a diagram showing another configuration example of one pixel of the liquid crystal display device according to the first embodiment of the present invention. In FIG. 5, the liquid crystal display device according to the first embodiment of the present invention includes a first MOS transistor (Qn1) having a gate electrode connected to a
[0086]
Here, the first
[0087]
FIG. 6 is a diagram showing a driving method when detecting the amplifier output of the liquid crystal display device according to the first embodiment of the present invention. With reference to FIG. 6, a method for detecting an amplifier output of a liquid crystal display device using the above pixel configuration will be described.
[0088]
FIG. 6 shows a timing chart of the gate scanning voltage Vg, the data signal voltage Vd, the amplifier input voltage Va, and the amplifier output voltage (= pixel voltage) Vout when the liquid crystal is driven by the pixel configuration shown in FIG.
[0089]
As shown in FIG. 6, when the gate scanning voltage Vg becomes the high level VgH, the
[0090]
The
[0091]
When the gate scanning voltage Vg becomes a low level, both the
[0092]
At that time, the amplifier input voltage Va causes a voltage shift called a feedthrough voltage through the gate-source capacitance of the transistor at the time when the
[0093]
The period during which the gate scanning voltage is at a high level is sufficiently long so that the rise delay due to the load capacitance of the
[0094]
The operation when the structure shown in FIG. 5 is used for the pixels constituting the liquid crystal display device shown in FIG. 1 is when the structure shown in FIG. 3 is used except that the line connected to the
[0095]
Also in the structure shown in FIG. 5, the same effect as the structure shown in FIG. 3 can be obtained. In addition, the timing chart of the gate scanning voltage Vg and the data signal voltage Vd at the time of detecting the amplifier output voltage is the same as that when performing image display except for the length of the horizontal scanning period, so that the horizontal scanning period is specified. There is an effect that the detection routine of the amplifier output voltage Va can be easily executed only by changing the pulse width or the number of pulses.
[0096]
In this embodiment, the
[0097]
Furthermore, in this embodiment, n-type MOS transistors are employed as the pixel selection switch and the amplifier output switch, but p-type MOS transistors may be employed. In this case, a pulse signal that is low level when selected and high level when not selected is input as the gate scanning signal.
[0098]
As the
[0099]
FIG. 7 is a diagram showing a schematic configuration of a liquid crystal display device according to a second embodiment of the present invention. In FIG. 7, the liquid crystal display device according to the second embodiment of the present invention includes an
[0100]
The
[0101]
The
[0102]
FIG. 8 is a block diagram for explaining the operation of the liquid crystal display device according to the second embodiment of the present invention. FIG. 8 shows a procedure for correcting the amplifier output in the liquid crystal display device according to the second embodiment of the present invention.
[0103]
The amplifier output voltage Vout is output to the
[0104]
In this way, the amplifier output characteristics for each pixel are recorded in the
[0105]
The configuration of one pixel in the liquid crystal display device according to the second embodiment of the present invention is the same as that shown in FIGS. Also in the liquid crystal display device according to the second embodiment of the present invention, the same effect as the liquid crystal display device according to the first embodiment of the present invention can be obtained. In addition, since the
[0106]
FIG. 9 is a diagram showing a schematic configuration of a liquid crystal display device according to a third embodiment of the present invention. 9, the liquid crystal display device according to the third embodiment of the present invention includes a display unit 9, an
[0107]
The liquid crystal display device according to the third embodiment of the present invention is a thin film semiconductor layer in which a semiconductor layer of a transistor is crystallized or recrystallized by laser annealing, and the laser scanning direction at that time is parallel to or similar to the
[0108]
The display unit 9 has a gate electrode connected to the
[0109]
The
[0110]
The
[0111]
The configuration of the display unit pixel in the liquid crystal display device according to the third embodiment of the present invention is the same as that shown in FIG. The configuration of the amplifier output detection pixel in the liquid crystal display device according to the third embodiment of the present invention is the same as that shown in FIGS. However, scanning lines that are not used for display may be used instead of the
[0112]
The operation of the liquid crystal display device according to the third embodiment of the present invention shown in FIG. 9 is the same as that of the liquid crystal display device according to the first embodiment of the present invention. However, in the liquid crystal display device according to the first embodiment of the present invention and the liquid crystal display device according to the second embodiment of the present invention, differential data for correcting the amplifier output exists for each bit. In the liquid crystal display device according to the embodiment, when the signal lines are common, the same data is used as the difference data for correction.
[0113]
In this embodiment, it has been described that the amplifier output detection bits are connected to the
[0114]
In the present embodiment, the
[0115]
In this embodiment, an n-type MOS transistor is employed as a pixel selection switch, but a p-type MOS transistor may be employed. In this case, a pulse signal that is low level when selected and high level when not selected is input as the gate scanning signal.
[0116]
The
[0117]
In the liquid crystal display device according to the third embodiment of the present invention, the amplifier output is corrected in the laser scanning direction at the time of laser annealing where the characteristic variation of the transistor is large, and the first aspect of the present invention is applied to the entire screen. The same effect as the liquid crystal display device according to the embodiment can be obtained. In addition, since the amplifier output detection bit is separated from the image display unit (only one scanning line is affected at most), it is possible to correct the amplifier output without reducing the pixel aperture ratio. .
[0118]
Further, since the correction data is common to the signal lines, the capacity of the
[0119]
FIG. 10 is a diagram showing a schematic configuration of a liquid crystal display device according to a fourth embodiment of the present invention. In FIG. 10, the liquid crystal display device according to the fourth embodiment of the present invention includes a
[0120]
In the liquid crystal display device according to the fourth embodiment of the present invention, the semiconductor layer of the transistor is a thin film semiconductor layer crystallized or recrystallized by laser annealing, and the laser scanning direction at that time is parallel to the
[0121]
The
[0122]
The
[0123]
These amplifier output detection pixels are provided on the
[0124]
The operation of the liquid crystal display device according to the fourth embodiment of the present invention shown in FIG. 10 is the same as the operation of the liquid crystal display device according to the second embodiment of the present invention shown in FIG. The configuration of the pixel pixel for detecting amplifier output in the liquid crystal display device according to the fourth embodiment of the present invention is the same as that shown in FIGS. However, scanning lines that are not used for display may be used instead of the switch selection lines shown in FIG.
[0125]
In this embodiment, it has been described that the amplifier output detection bits are connected to the
[0126]
In this embodiment, the
[0127]
Furthermore, although the gain of the
[0128]
Also in the liquid crystal display device according to the fourth embodiment of the present invention, the same effect as the liquid crystal display device according to the third embodiment of the present invention can be obtained. In addition, since the
[0129]
FIG. 11 is a diagram showing a schematic configuration of a liquid crystal display device according to a fifth embodiment of the present invention. 11, the liquid crystal display device according to the fifth embodiment of the present invention includes a
[0130]
In the liquid crystal display device according to the fifth embodiment of the present invention, the semiconductor layer of the transistor is a thin film semiconductor layer crystallized or recrystallized by laser annealing, and the laser scanning direction at that time is parallel to the
[0131]
The
[0132]
The
[0133]
The
[0134]
The configuration of the amplifier output detection pixel in the liquid crystal display device according to the fifth embodiment of the present invention is the same as that shown in FIGS. However, signal lines that are not used for display may be used instead of the amplifier monitor lines in FIG.
[0135]
The operation of the liquid crystal display device according to the fifth embodiment of the present invention shown in FIG. 11 is the same as that of the liquid crystal display device according to the first embodiment of the present invention shown in FIG. However, in the liquid crystal display device according to the first embodiment of the present invention, differential data for correcting the amplifier output exists for each bit, but in the liquid crystal display device according to the fifth embodiment of the present invention, the scanning lines are common. In some cases, the same difference data for correction is used.
[0136]
In FIG. 11, the amplifier detection bits are connected by a single amplifier monitor line (or signal line), but the amplifier monitor lines are connected to the
In this embodiment, the amplifier output detection bit is connected to the
[0137]
In this embodiment, the
[0138]
Furthermore, although the gain of the
[0139]
As the
[0140]
Further, when a rewritable memory is used, it takes time to detect the amplifier output and write to the memory, but it is possible to cope with a change in amplifier circuit characteristics with time. Also in the liquid crystal display device according to the fifth embodiment of the present invention, the same effect as the liquid crystal display device according to the third embodiment of the present invention can be obtained.
[0141]
FIG. 12 is a diagram showing a schematic configuration of a liquid crystal display device according to a sixth embodiment of the present invention. In FIG. 12, the liquid crystal display device according to the sixth embodiment of the present invention includes a
[0142]
In the liquid crystal display device according to the sixth embodiment of the present invention, the semiconductor layer of the transistor is a thin film semiconductor layer crystallized or recrystallized by laser annealing, and the laser scanning direction at that time is parallel to the
[0143]
The
[0144]
The
[0145]
The
[0146]
The configuration of the amplifier output detection pixel in the liquid crystal display device according to the sixth embodiment of the present invention is the same as that shown in FIGS. However, signal lines that are not used for display may be used instead of the amplifier monitor lines in FIG. In FIG. 12, the amplifier detection bits are connected by one amplifier monitor line (or signal line), but the amplifier monitor lines are connected to the
[0147]
In this embodiment, it has been described that the bit for detecting the amplifier output is connected to the
[0148]
In this embodiment, the
[0149]
Furthermore, although the gain of the
[0150]
FIG. 13 is a diagram showing a schematic configuration of a liquid crystal display device according to a seventh embodiment of the present invention. In FIG. 13, the liquid crystal display device according to the seventh embodiment of the present invention includes a
[0151]
The
[0152]
The four amplifier
[0153]
The
[0154]
The configuration of the amplifier output detection pixel in the liquid crystal display device according to the seventh embodiment of the present invention is the same as that shown in FIGS. However, scanning lines that are not used for display may be used instead of the switch selection lines in FIG. Similarly, signal lines that are not used for display may be used instead of the amplifier monitor lines in FIG.
[0155]
The operation of the liquid crystal display device according to the seventh embodiment of the present invention will be described with reference to FIG. The amplifier output voltage Vout output by the amplifier monitor line 103 (the
[0156]
In the
[0157]
FIG. 14 is a conceptual diagram showing an interpolation method by the
ΔV1 + (ΔV2−ΔV1) × k / M (3)
ΔV1 = ΔVa + (ΔVb−ΔVa) × 1 / N (4)
ΔV2 = ΔVc + (ΔVd−ΔVc) × 1 / N (5)
It is expressed by the formula.
[0158]
The correction data of all bits calculated in this way is recorded in the second memory 22c. At the time of image display, the difference data is sent from the second memory 22c to the voltage output means 2e in synchronization with the transfer of the image data signal, and a correction voltage corresponding to the difference data is added to the image data signal by the voltage output means 2e. Is done. In FIG. 13, VT correction is described as another correction for the image data signal. However, other processes such as polarity reversal and phase expansion are usually performed.
[0159]
FIG. 15 is a block diagram showing another configuration example of the correction circuit section of the liquid crystal display device according to the seventh embodiment of the present invention. In FIG. 15, in the
[0160]
When displaying an image, the correction data is sent from the
[0161]
According to the configuration of the
[0162]
In this embodiment, it is described that the bits for detecting the amplifier output are arranged at the four corners of the display screen. For this purpose, it is desirable to use dummy bits that are not used for display, but display pixels may be used. In FIG. 13, the amplifier monitor line uses the same amplifier output detection bit connected to the same signal line, but the amplifier monitor line is read out independently for each amplifier output detection bit. You may make it connect to.
[0163]
In the present embodiment, the
[0164]
Furthermore, in this embodiment, an n-type MOS transistor is employed as a pixel selection switch, but a p-type MOS transistor may be employed. In this case, a pulse signal that is low level when selected and high level when not selected is input as the gate scanning signal. In the present embodiment, the output of the amplifier
[0165]
In the present embodiment, it has been described that the amplifier output detection bits are arranged at the four corners (A, B, C, D) of the display screen. These bits may be further provided, and at the maximum, all the bits in a certain column or row can be used for detecting the amplifier output.
[0166]
Interpolation processing in such a case is performed in the same manner as in the interpolation method shown in FIG. 14, using the four amplifier output detection bits closest to the bit to be interpolated. As a result, the accuracy of interpolation can be improved.
[0167]
Also in the liquid crystal display device according to the seventh embodiment of the present invention, the same effect as the liquid crystal display device according to the first embodiment of the present invention can be obtained. In addition, since the amplifier output detection bits exist only at the four corners, the amplifier output can be corrected without reducing the pixel aperture ratio. However, it is necessary to provide a special circuit for the interpolation process. Further, since the interpolation process is used to obtain the correction voltage, the correction voltage is less accurate than the liquid crystal display device according to the first embodiment of the present invention.
[0168]
FIG. 16 is a diagram showing a schematic configuration of a liquid crystal display device according to an eighth embodiment of the liquid crystal display device of the present invention. In FIG. 16, the liquid crystal display device according to the eighth embodiment of the present invention includes a
[0169]
The
[0170]
Four amplifier
[0171]
One end of the
[0172]
The configuration of the amplifier output detection pixel in the liquid crystal display device according to the eighth embodiment of the present invention is the same as that shown in FIGS. However, scanning lines that are not used for display may be used instead of the switch selection lines in FIG. Similarly, signal lines that are not used for display may be used instead of the amplifier monitor lines in FIG.
[0173]
FIG. 17 is a diagram for explaining the operation of the liquid crystal display device according to the eighth embodiment of the present invention. FIG. 17 shows a procedure for correcting the amplifier output in the liquid crystal display device according to the eighth embodiment of the present invention.
[0174]
The amplifier output voltage Vout is output to the
[0175]
The interpolation process performed by the
[0176]
In this embodiment, it is described that the bits for detecting the amplifier output are arranged at the four corners of the display screen. For this purpose, it is desirable to use dummy bits that are not used for display, but display pixels may be used.
[0177]
In this embodiment, the
In FIG. 16, the amplifier monitor line uses the same amplifier output detection bit connected to the same signal line. However, an amplifier monitor line is pulled out independently for each amplifier output detection bit, May be used as the
[0178]
Furthermore, in this embodiment, an n-type MOS transistor is employed as a pixel selection switch, but a p-type MOS transistor may be employed. In this case, a pulse signal that is low level when selected and high level when not selected is input as the gate scanning signal.
[0179]
In the present embodiment, it has been described that the amplifier output detection bits are arranged at the four corners (A, B, C, D) of the display screen. However, the amplifier output detection is provided on each side of A-B-C-D. Bits may be further provided, and at the maximum, all the bits in one column or row can be used for detecting the amplifier output. Interpolation processing in such a case is performed in the same manner as the interpolation method shown in FIG. 14 using the four amplifier output detection bits closest to the bit to be interpolated. As a result, the accuracy of interpolation can be improved.
[0180]
Also in the liquid crystal display device according to the eighth embodiment of the present invention, the same effect as the liquid crystal display device according to the seventh embodiment of the present invention can be obtained. In addition, since the
[0181]
As described above, in the liquid crystal display devices according to the first to eighth embodiments of the present invention, the data stored in the
[0182]
As described above, according to the present invention, it is possible to prevent flickering of TN liquid crystal and contrast reduction, and to use a polymer liquid crystal having a small specific resistance or a ferroelectric / antiferroelectric liquid crystal material having polarization as a display material. Is possible. This is because the voltage variation can be suppressed by the
[0183]
Further, according to the present invention, it is possible to reduce the display unevenness between the pixels attached with the
[0184]
【The invention's effect】
As described above, according to the present invention, a liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit that is disposed near each intersection of a plurality of scanning lines and a plurality of signal lines and has an amplifier output transfer function. In order to suppress pixel voltage fluctuation during the holding period by detecting the output of the amplifier output transfer function for all bits and correcting the output of the amplifier output transfer function for each pixel based on the detection result In the pixel having the configuration to which the circuit is added, there is an effect that display variation for each pixel due to variation in amplifier output can be suppressed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention.
2 is a block diagram illustrating a configuration example of a read circuit in FIG. 1;
FIG. 3 is a diagram showing a configuration of one pixel of the liquid crystal display device according to the first embodiment of the present invention.
FIG. 4 is a diagram illustrating a driving method when detecting an amplifier output of the liquid crystal display device according to the first embodiment of the present invention;
FIG. 5 is a diagram showing another configuration example of one pixel of the liquid crystal display device according to the first embodiment of the present invention.
FIG. 6 is a diagram illustrating a driving method when detecting an amplifier output of the liquid crystal display device according to the first embodiment of the present invention;
FIG. 7 is a diagram showing a schematic configuration of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 8 is a block diagram for explaining an operation of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 9 is a diagram showing a schematic configuration of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 10 is a diagram showing a schematic configuration of a liquid crystal display device according to a fourth embodiment of the present invention.
FIG. 11 is a diagram showing a schematic configuration of a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 12 is a diagram showing a schematic configuration of a liquid crystal display device according to a sixth embodiment of the present invention.
FIG. 13 is a diagram showing a schematic configuration of a liquid crystal display device according to a seventh embodiment of the present invention.
14 is a conceptual diagram showing an interpolation method by the interpolation circuit of FIG. 13;
FIG. 15 is a block diagram showing another configuration example of the correction circuit unit of the liquid crystal display device according to the seventh embodiment of the present invention;
FIG. 16 is a diagram showing a schematic configuration of a liquid crystal display device according to an eighth embodiment of the liquid crystal display device of the present invention;
FIG. 17 is a diagram for explaining the operation of a liquid crystal display device according to an eighth embodiment of the present invention;
FIG. 18 is a diagram illustrating a configuration of a liquid crystal display device according to a conventional example.
FIG. 19 is a diagram illustrating a driving method of a liquid crystal display device according to a conventional example.
FIG. 20 is a diagram illustrating a configuration example of a display-dedicated pixel in a liquid crystal display device according to a conventional example.
FIG. 21 is a diagram illustrating another configuration example of display-dedicated pixels in a liquid crystal display device according to a conventional example.
[Explanation of symbols]
1, 6, 10, 13, 16, 19 Output transfer unit
1a MOS transistor
1b Analog amplifier circuit
1c Voltage holding capacitor electrode
1d Voltage holding capacity
1e Pixel electrode
1f Counter electrode
1g liquid crystal
1h switch
1i Gate driver
1j Data driver
2, 7, 11, 14, 17, 20, 22, 24, 26 Correction circuit section
2a Read circuit
2b detection circuit
2c A / D converter
2d, 24a memory
2e Voltage output means
3 Signal source
4 VT corrector
5 Amplifier output detection pixels
6a Terminal electrode
7a Non-volatile memory
8,27 External measuring device
8a Voltmeter
8b Difference detection device
8c recording device
9, 12, 15, 18, 21, 25 Display section
22a first memory
22b Interpolator
22c second memory
23 Pixels for detecting amplifier output
27a Interpolator
31, 41 First MOS transistor
32, 42 Second MOS transistor
101 scan lines
102 Signal line
103,401 Amplifier monitor line
104 Final scanning line
105 Final signal line
201 Switch selection line
Claims (45)
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいはＭＯＳトランジスタソース電極あるいはドレイン電極が接続された信号線とは異なる信号線の一方を通じて前記アナログアンプ回路の出力電圧を読み出す読み出し回路と、前記読み出し回路によって所定の順序で転送される前記アナログアンプ回路の出力電圧と予め設定された基準電圧との差分を検出する検出回路と、前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、前記ディジタル化された前記差分電圧を記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。A liquid crystal display device for driving a pixel electrode by a MOS transistor circuit disposed near each intersection of a plurality of scanning lines and a plurality of signal lines,
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode is the other of the source electrode and the drain electrode of the MOS transistor. A MOS analog amplifier circuit having an output electrode connected to the pixel electrode, a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS analog amplifier circuit, and an input terminal having the input terminal The switch is connected to the output electrode of the MOS analog amplifier circuit and the output terminal is connected to an amplifier monitor line or a signal line different from the signal line to which the source electrode or drain electrode of the MOS transistor is connected ,
A read circuit for reading the output voltage of the analog amplifier circuit through one of the signal lines different from the signal line connected to the amplifier monitor line or the MOS transistor source electrode or drain electrode , and transferred in a predetermined order by the read circuit A detection circuit for detecting a difference between an output voltage of the analog amplifier circuit and a preset reference voltage; a conversion means for converting the differential voltage from the detection circuit into digital data; and the digitized difference voltage. A liquid crystal display device comprising: a memory for storing; and voltage generating means for applying a correction voltage to an input image signal in accordance with data stored in the memory.
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線のうちの一方の一端に接続されかつ前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、前記液晶表示装置の外部で測定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。In an active matrix liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines,
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode is the other of the source electrode and the drain electrode of the MOS transistor. A MOS analog amplifier circuit having an output electrode connected to the pixel electrode, a voltage holding capacitor formed between an input electrode and a voltage holding capacitor electrode of the MOS analog amplifier circuit, and an input terminal having the input terminal The switch is connected to the output electrode of the MOS analog amplifier circuit and the output terminal is connected to an amplifier monitor line or a signal line different from the signal line to which the source electrode or drain electrode of the MOS transistor is connected ,
The amplifier monitor line or a signal line different from the signal line to which the source electrode or drain electrode of the MOS transistor is connected is connected to one end of the signal line and the output of the MOS analog amplifier circuit is connected to the outside of the liquid crystal display device. A terminal electrode that outputs to the memory, a memory that stores output voltage data of the MOS type analog amplifier circuit measured outside the liquid crystal display device, and a correction voltage for the input image signal according to the stored data of the memory And a voltage generating means for applying the liquid crystal display device.
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが、最小で一つの画素、最大で全ての画素に対して設けられ、
前記スイッチを通して転送される、入力画像信号電圧に対するアンプ出力電圧の差分を基に決定される補正電圧が、同一信号線に接続された画素に対しては同一であることを特徴とする液晶表示装置。A pixel electrode is driven by a MOS transistor circuit arranged near each intersection of a plurality of scanning lines and a plurality of signal lines, and the semiconductor layer of the MOS transistor circuit is either crystallized or recrystallized by laser annealing. A liquid crystal display device in which a laser scanning direction in the laser annealing is parallel to the scanning lines,
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode that is the other of the source electrode and the drain electrode of the MOS transistor. And an output electrode connected to the pixel electrode, and a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS analog amplifier circuit,
A switch for connecting the output electrode of the MOS type analog amplifier circuit and one of the amplifier monitor line or the signal line is provided for at least one pixel and at most all the pixels,
A correction voltage determined based on a difference between an amplifier output voltage and an input image signal voltage transferred through the switch is the same for pixels connected to the same signal line, .
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。And driving the pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines, the semiconductor layer of the MOS transistor circuit is crystallized or re-crystallized by laser annealing A thin film semiconductor layer to which any of the above is applied, and a laser scanning direction during the laser annealing is a liquid crystal display device parallel to the scanning lines ,
In the MOS transistor circuit, a gate electrode is connected to the scanning line and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel including a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line added to the configuration of the display pixel;
A readout circuit that reads out the output voltage of the MOS analog amplifier circuit of the amplifier output detection pixel through one of the amplifier monitor line or the signal line;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A memory for storing the differential voltage digitized by the conversion means;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage to an input image signal in accordance with data stored in the memory.
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。And driving the pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines, the semiconductor layer of the MOS transistor circuit is crystallized or re-crystallized by laser annealing A thin film semiconductor layer to which any of the above is applied, and a laser scanning direction during the laser annealing is a liquid crystal display device parallel to the scanning lines ,
In the MOS transistor circuit, a gate electrode is connected to the scanning line and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel including a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line added to the configuration of the display pixel;
A terminal electrode connected to one end of either the amplifier monitor line or the signal line and outputting the output of the MOS analog amplifier circuit of the amplifier output detection pixel to the outside of the liquid crystal display device;
A memory for storing output of the MOS analog amplifier circuit determined outside the liquid crystal display device or correction voltage data ;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage to an input image signal in accordance with data stored in the memory.
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線のいずれか一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリのデータに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。And driving the pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines, the semiconductor layer of the MOS transistor circuit is crystallized or re-crystallized by laser annealing A thin film semiconductor layer to which any of the above is applied, and a laser scanning direction in the laser annealing is a liquid crystal display device parallel to the signal line ,
In the MOS transistor circuit, a gate electrode is connected to the scanning line and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel including a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line added to the configuration of the display pixel;
A readout circuit for reading out the output voltage of the MOS analog amplifier circuit of the amplifier output detection pixel through either the amplifier monitor line or the signal line;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A memory for storing the differential voltage digitized by the conversion means;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage to an input image signal in accordance with data in the memory.
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。And driving the pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines, the semiconductor layer of the MOS transistor circuit is crystallized or re-crystallized by laser annealing A thin film semiconductor layer to which any of the above is applied, and a laser scanning direction in the laser annealing is a liquid crystal display device parallel to the signal line ,
In the MOS transistor circuit, a gate electrode is connected to the scanning line and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel including a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line added to the configuration of the display pixel;
A terminal electrode connected to one end of either the amplifier monitor line or the signal line and outputting the output of the MOS analog amplifier circuit of the amplifier output detection pixel to the outside of the liquid crystal display device;
A memory for storing output voltage data of the MOS analog amplifier circuit determined outside the liquid crystal display device;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage to an input image signal in accordance with data stored in the memory.
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが所定画素に対して設けられ、
前記スイッチを通して転送される入力画像信号電圧に対するアンプ出力電圧の差分を検出する検出手段と、
前記検出手段の検出結果に基づいて、前記アンプ出力転送機能の出力の検出を行った画素間で前記差分に線形補間処理を行うことにより、前記の実際に検出を行った画素以外の画素における入力信号電圧とアンプ出力電圧の差分を決定し、これらの差分を補正する手段とを有することを特徴とする液晶表示装置。A liquid crystal display device in which a pixel electrode is driven by a MOS transistor circuit that is arranged near each intersection of a plurality of scanning lines and a plurality of signal lines and has an amplifier output transfer function,
The MOS transistor circuit includes a MOS transistor in which a gate electrode is connected to the scanning line and one of a source electrode and a drain electrode is connected to the signal line, and an input electrode that is the other of the source electrode and the drain electrode of the MOS transistor. And an output electrode connected to the pixel electrode, and a voltage holding capacitor formed between the input electrode and the voltage holding capacitor electrode of the MOS analog amplifier circuit,
A switch for connecting the output electrode of the MOS type analog amplifier circuit and one of the amplifier monitor line or the signal line is provided for a predetermined pixel,
Detecting means for detecting a difference between an amplifier output voltage and an input image signal voltage transferred through the switch ;
Based on the detection result of the detection means, by performing a linear interpolation process on the difference between the pixels that have detected the output of the amplifier output transfer function, input in pixels other than the pixels that have actually been detected A liquid crystal display device comprising: means for determining a difference between the signal voltage and the amplifier output voltage and correcting the difference .
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線のいずれか一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶する第１のメモリと、
前記第１のメモリの記憶データから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を記憶する第２のメモリと、
前記第２のメモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。A liquid crystal display device that drives a pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines,
In the MOS transistor circuit, a gate electrode is connected to the scanning line and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel including a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel in which a switch having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line is added to the configuration of the display pixel. When,
A readout circuit for reading out the output voltage of the MOS analog amplifier circuit of the amplifier output detection pixel through either the amplifier monitor line or the signal line;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A first memory for storing the differential voltage digitized by the conversion means;
Interpolation means for calculating correction voltages for all pixels from the storage data of the first memory by linear interpolation;
A second memory for storing the correction voltage calculated by the interpolation means;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage to the input image signal in accordance with data stored in the second memory.
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリのデータから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を入力画像信号に印加する電圧発生手段とを有することを特徴とする液晶表示装置。A liquid crystal display device that drives a pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines,
In the MOS transistor circuit, a gate electrode is connected to the scanning line, and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel comprising a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel in which a switch having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line is added to the configuration of the display pixel. When,
A readout circuit for reading out the output voltage of the MOS analog amplifier circuit of the amplifier output detection pixel through one of the amplifier monitor line or the signal line;
A detection circuit for detecting a difference between an output voltage of the MOS analog amplifier circuit and a reference voltage transferred in a predetermined order by the readout circuit;
Conversion means for converting the differential voltage from the detection circuit into digital data;
A memory for storing the differential voltage digitized by the conversion means;
Interpolation means for calculating correction voltages of all pixels from the data in the memory by linear interpolation;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage calculated by the interpolation means to an input image signal.
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS 型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記 MOS トランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記 MOS 型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のうちの一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電極データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。A liquid crystal display device that drives a pixel electrode by M OS transistor circuits which are respectively disposed near each intersection of a plurality of scanning lines and a plurality of signal lines,
In the MOS transistor circuit, a gate electrode is connected to the scanning line, and either a source electrode or a drain electrode is connected to the signal line, and the other of the drain electrode or the source electrode is an input electrode of the MOS analog amplifier circuit. a MOS transistor connected to, and the MOS type analog amplifier circuit in which the not connected to the signal line is connected to the side electrode and the output electrode connected to the pixel electrode of the input electrode and the MOS transistor, said MOS-type A display pixel comprising a voltage holding capacitor formed between an input electrode of the analog amplifier circuit and a voltage holding capacitor electrode;
An amplifier output detection pixel in which a switch having an input terminal connected to the output electrode of the MOS type analog amplifier circuit and an output terminal connected to one of the amplifier monitor line or the signal line is added to the configuration of the display pixel. When,
A terminal electrode connected to one end of the amplifier monitor line or the signal line and outputting the output of the MOS analog amplifier circuit of the pixel for detecting amplifier output to the outside of the liquid crystal display device;
A memory for storing the output of the MOS type analog amplifier circuit determined outside the liquid crystal display device or correction electrode data ;
A liquid crystal display device comprising: voltage generating means for applying a correction voltage to an input image signal in accordance with data stored in the memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376505A JP3750595B2 (en) | 1999-07-23 | 2001-12-10 | Liquid crystal display |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20832999 | 1999-07-23 | ||
| JP2000125055 | 2000-04-26 | ||
| JP2000-125055 | 2000-06-08 | ||
| JP2000172582 | 2000-06-08 | ||
| JP11-208329 | 2000-06-08 | ||
| JP2000-172582 | 2000-06-08 | ||
| JP2001376505A JP3750595B2 (en) | 1999-07-23 | 2001-12-10 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183625A Division JP3592205B2 (en) | 1999-07-23 | 2000-06-19 | Driving method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002236477A JP2002236477A (en) | 2002-08-23 |
| JP3750595B2 true JP3750595B2 (en) | 2006-03-01 |
Family
ID=27476404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001376505A Expired - Fee Related JP3750595B2 (en) | 1999-07-23 | 2001-12-10 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750595B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656048B (en) * | 2008-08-22 | 2012-03-21 | 索尼株式会社 | Image display device and driving method of image display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651278B2 (en) * | 2003-12-01 | 2011-03-16 | 三菱電機株式会社 | Image display device |
| JP4621439B2 (en) * | 2004-05-28 | 2011-01-26 | 株式会社 日立ディスプレイズ | Display device |
-
2001
- 2001-12-10 JP JP2001376505A patent/JP3750595B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656048B (en) * | 2008-08-22 | 2012-03-21 | 索尼株式会社 | Image display device and driving method of image display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002236477A (en) | 2002-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7362304B2 (en) | Liquid crystal display device and method for driving the same | |
| JP5279265B2 (en) | Voltage programming method and apparatus for current driven AMOLED display | |
| JP4547047B2 (en) | Method for addressing a flat screen using pixel precharge, driver for implementing the method, and application of the method to a large screen | |
| JP4069648B2 (en) | Semiconductor device and display driving device | |
| KR100358879B1 (en) | Circuit and method for driving a liquid crystal display | |
| US6600465B1 (en) | Driver circuit for active matrix display | |
| EP2033178B1 (en) | Active matrix display compensating apparatus | |
| US20090128527A1 (en) | Display apparatus, driving method of the same and electronic equipment using the same | |
| US20150213744A1 (en) | System and methods for extraction of threshold and mobility parameters in amoled displays | |
| US7079101B1 (en) | Liquid crystal display device and driving method therefor | |
| JPH0635414A (en) | Active matrix type liquid crystal display device and its driving method | |
| US20070188431A1 (en) | Display device | |
| EP0192784B1 (en) | Liquid crystal display device | |
| US20070057887A1 (en) | Display device and drive method of same | |
| JPWO2004034368A1 (en) | Display device | |
| KR102071939B1 (en) | Display appratus | |
| US7545355B2 (en) | Image display apparatus and driving method thereof | |
| JPH1031204A (en) | Liquid crystal display device | |
| JP2002062518A (en) | Liquid crystal display device and its driving method | |
| JP3294057B2 (en) | Signal amplifier, signal line drive circuit, and image display device | |
| JP2002055660A (en) | Electronic device | |
| CN101331533A (en) | Active Matrix Array Device | |
| JP3750595B2 (en) | Liquid crystal display | |
| CN100358000C (en) | Matrix display device | |
| JPS60140323A (en) | Liquid crystal display panel device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3750595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |