JP3751382B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3751382B2 JP3751382B2 JP27922296A JP27922296A JP3751382B2 JP 3751382 B2 JP3751382 B2 JP 3751382B2 JP 27922296 A JP27922296 A JP 27922296A JP 27922296 A JP27922296 A JP 27922296A JP 3751382 B2 JP3751382 B2 JP 3751382B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor layer
- signal processing
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に赤外線撮像装置等において赤外線の検知に用いる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
従来より、波長2μm以上の赤外線用光電変換受光素子の化合物半導体結晶材料としては、エネルギーギャップの狭いHg1-xCdxTe(水銀カドミウムテルル)結晶が用いられている。
Hg1-xCdxTe結晶は、液相エピタキシャル(LPE:Liquid Phase Epitaxy)法によってCdZnTe基板上に成長することが可能なことから、この結晶を用いて赤外線フォトダイオードを形成していた。
【0003】
一方、このような赤外線フォトダイオードによってアレイを構成する場合には、リードアウトの線を可能な限り少なくすることが好ましいため、信号処理回路を形成したシリコン基板と、赤外線フォトダイオードアレイを形成した基板とをIn(インジウム)等の金属材料(Inバンプ)を介して張り合わせ、ハイブリッド型の赤外線検知装置(IRFPA:InfraRed Focal Plane Arrays)を作製していた。
【0004】
その構造の一例を図10に示す。図10(a)は従来の半導体装置の概略を示す斜視図であり、図10(b)はその断面図である。
CdZnTe基板40には、p型Hg1-xCdxTe結晶層42がエピタキシャル成長されている。p型Hg1-xCdxTe結晶層42の所定の領域には、n型Hg1-xCdxTe結晶層44が形成されている。こうして、p型Hg1-xCdxTe結晶層42とn型Hg1-xCdxTe結晶層44とにより構成されるpn接合タイプの赤外線フォトダイオードアレイが形成されている。ここで、p型Hg1-xCdxTe結晶層42は、例えば水銀空孔を用いることにより、n型Hg1-xCdxTe結晶層44は、例えば硼素(B)イオンを注入することによって得られる。
【0005】
このようにして形成されたフォトダイオードのn型領域(n型Hg1-xCdxTe結晶層44)は、信号処理回路が形成されたシリコン信号処理回路基板48にInバンプ46を介して結合されている。フォトダイオードアレイのp型領域は、アレイで共通となっており、n型領域に用いられているInバンプ46と同様のInバンプ(図示せず)を介して結合されている。
【0006】
このようにして、ハイブリッド型のIRFPAが構成されていた。
また、図11に示す従来の半導体装置は、膜厚約20μmのHg1-xCdxTe結晶層54を、膜厚約10μmのCdTeバッファ層52を介してシリコン基板50上に形成し、このHg1-xCdxTe結晶層54にフォトダイオードアレイを形成したものである。
【0007】
このようにして半導体装置を構成することにより、フォトダイオードアレイが形成された基板(シリコン基板50)と信号処理回路が形成された基板(シリコン信号処理回路基板48)との熱膨張係数の違いをなくし、大規模な半導体装置を構成することが試みられている。
【0008】
【発明が解決しようとする課題】
しかしながら、図10に示す従来の半導体装置では、赤外線検知装置の動作温度である77〜80Kと、赤外線検知装置の保存温度である280〜310Kの間で温度の昇降を数百回繰り返すと(以下、熱サイクルと呼ぶ)、赤外線フォトダイオードアレイが形成されたHg1-xCdxTe結晶層42とシリコン信号処理回路基板48上に形成された信号処理回路とがInバンプ46部分から剥がれることがあった。
【0009】
具体的には、一つの赤外線フォトダイオードのサイズを25μm角として256×256画素の二次元アレイを形成すると6.4mm×6.4mmのサイズとなるが、従来のデバイス構造では、この程度のサイズより大きいサイズの半導体装置を構成すると、熱サイクルによってHg1-xCdxTe結晶層42とシリコン信号処理回路基板48との間で剥がれが生じることがあった。
【0010】
また、図11に示す従来の半導体装置では、熱サイクルによってシリコン基板50上に形成したHg1-xCdxTe結晶層54が割れることがあり、図10に示す従来の半導体装置と同等のサイズが限界であった。
本発明の目的は、熱サイクルをかけてもHg1-xCdxTe結晶で作製されたフォトダイオードアレイがシリコン基板上に形成された信号処理回路から剥がれない、大面積、高画素数のフォトダイオードアレイを有する半導体装置及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的は、信号処理素子が形成された基板と、前記信号処理素子に接続される複数の光検知素子とを有する半導体装置において、前記光検知素子は、前記基板とは熱膨張係数が異なる材料により構成されており、前記基板と前記光検知素子との間に設けられ、前記基板と前記光検知素子とを結合する複数の電極部材と、前記複数の光検知素子の間隙に設けられ、塑性変形する導電性材料よりなり、前記複数の光検知素子を互いに結合する結合部材とを有することを特徴とする半導体装置によって達成される。このようにして半導体装置を構成することにより、熱サイクルによる基板と光検知素子との熱膨張率の違いによる体積変化を結合部材によって吸収することができる。これにより、大面積、高画素数のIRFPAを形成した場合にも、電極部材の剥がれを防止することができる。
【0012】
また、上記の半導体装置において、前記結合部材と結合する前記光検知素子の面に、導電性の密着膜を更に有することが望ましい。このようにして半導体装置を構成すれば、光検知素子間の結合を更に高めることができるので、熱サイクルによる半導体装置の劣化を低減することができる。
また、上記の半導体装置において、前記結合部材は、前記光検知素子間の間隙に挿入された粒状部材であることが望ましい。
【0013】
また、上記の半導体装置において、前記結合部材は、前記光検知素子間の間隙に埋め込まれた導電性部材を更に有することが望ましい。このようにして半導体装置を構成すれば、光検知素子間の接続抵抗を低減でき、且つ結合力を高めることができる。
また、上記の半導体装置において、前記結合部材は、前記基板上に突出して設けられた構造体であって、前記光検知素子間の間隙の少なくとも一部と嵌合することが望ましい。
【0014】
また、上記の半導体装置において、前記電極部材は、塑性変形する導電性材料によって構成されていることが望ましい。このようにして半導体装置を構成すれば、基板と光検知素子間に働く応力を更に低減することができる。これにより、大面積、高画素数のIRFPAを形成した場合にも、電極部材の剥がれを防止することができる。
【0015】
また、上記目的は、第1の基板上に、複数の光検知素子を有する半導体層を形成する半導体層形成工程と、前記半導体層に、前記第1の基板に達する溝を形成し、前記半導体層を所定の領域に分割する素子分割工程と、前記溝内に、塑性変形する導電性材料よりなる結合部材を挿入し、分割した前記半導体層を、前記結合部材によって互いに結合する第1の結合工程と、前記半導体層とは熱膨張係数が異なる材料よりなり信号処理素子が形成された第2の基板と、前記第1の基板上に形成された前記光検知素子とを、電極部材を介して電気的に結合する第2の結合工程と、前記第1の基板を除去し、前記結合部材によって結合された前記半導体層を残存する基板除去工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することにより、塑性変形する結合部材によって互いに結合された光検知素子を基板上に形成することができる。これにより、熱サイクルによる基板と半導体層との熱膨張率の違いによる体積変化を吸収することができる。また、熱サイクルによっても電極部材が剥がれない大面積、高画素数のIRFPAを形成することができる。
【0016】
また、上記目的は、第1の基板上に、複数の光検知素子を有する半導体層を形成する半導体層形成工程と、前記半導体層に、前記第1の基板に達する溝を形成し、前記半導体層を所定の領域に分割する素子分割工程と、前記半導体層とは熱膨張係数が異なる材料よりなり信号処理素子が形成された第2の基板上に、塑性変形する導電性材料よりなり、前記溝の少なくとも一部と嵌合する突起状の結合部材を形成する結合部材形成工程と、前記第2の基板と、前記第1の基板上に形成された前記光検知素子とを電極部材によって電気的に結合するとともに、分割した前記半導体層を、前記溝内に挿入した前記結合部材によって互いに結合する結合工程と、前記第1の基板を除去し、前記結合部材によって結合された前記半導体層を残存する基板除去工程とを有することを特徴とする半導体装置の製造方法によっても達成される。このようにして半導体装置を製造することによっても、塑性変形する結合部材によって互いに結合された光検知素子を基板上に形成することができる。これにより、熱サイクルによる基板と半導体層との熱膨張率の違いによる体積変化を吸収することができる。また、熱サイクルによっても電極部材が剥がれない大面積、高画素数のIRFPAを形成することができる。
【0017】
【発明の実施の形態】
[第1実施形態]
本発明の第1実施形態による半導体装置及びその製造方法を図1乃至図5を用いて説明する。
図1はHgCdTeとシリコンにおける線膨張係数の温度変化を示すグラフ、図2は本実施形態による半導体装置の構造を示す概略断面図、図3乃至図5は本実施形態による半導体装置の製造方法を示す工程断面図である。
【0018】
始めに、従来の半導体装置においてシリコン基板とHg1-xCdxTe結晶との間に剥がれが生じるメカニズムについて考察する。
図1に示すように、HgCdTeの線膨張係数は、図1の温度範囲では常にシリコンの線膨張係数より2倍程度大きい。したがって、熱サイクルによってシリコン基板上に形成したHg1-xCdxTe結晶層が剥がれたり割れたりするのは、シリコン基板及びHg1-xCdxTe結晶層が、熱サイクルによって、それぞれの物性に応じた異なる体積変化をすることにより、Inバンプを変形させ、最後には剥がれるという現象が生じていると考えられる。
【0019】
従来技術で実現可能な二次元アレイは、画素サイズを50μm角、画素数を64×64として、サイズが3.2mm×3.2mm程度であった。
したがって、このサイズのIRFPAを作製した場合、対角線の長さの4.5mmに、300K〜80KにおけるシリコンとHgCdTeの線膨張率である5.4×10-4を掛けた値(図1の線膨張径数のグラフにおけるシリコンとHgCdTeの線膨張係数差の80〜300Kの積分値に相当する。)が、シリコン基板とHg1-xCdxTe結晶層との間に生じる長さの差ということになる。すなわち、シリコン基板とHg1-xCdxTe結晶層との間には、熱膨張によって約2.4μmの長さの差が生じる。
【0020】
Inは、ブリネル硬度が1.2と柔らかく、小さい力で塑性変形を生じる材料であるため、2.4μm程度の変形量であればInバンプの塑性変形によって緩和することができる。
ところが、これより大きいサイズ、例えば、画素サイズ25μm角、画素数256×256のIRFPAを作製すると、対角線の長さが9.1mmとなり、前記の線膨張率を掛けると4.9μmもの長さの差が生じることになる。このため、Inバンプの塑性変形のみでは変形量を吸収するに十分ではなく、シリコン基板とHg1-xCdxTe結晶との間に剥がれが生じたものと考えられる。
【0021】
したがって、大面積、高画素数のIRFPAを製造するには、シリコン基板とHg1-xCdxTe結晶層の熱膨張率差に起因する変形量を如何に吸収するかが重要となる。
次に、本実施形態による半導体装置の構造を図2を用いて説明する。
本実施形態による半導体装置は、上記の考察結果より、シリコン基板とHg1-xCdxTe結晶の熱膨張差に起因する変形量を緩和すべく、アレイを構成するフォトダイオードを、島状に分割した素子領域中に形成していることに特徴がある。
【0022】
すなわち、信号処理回路(図示せず)が形成されたシリコン信号処理回路基板30上には、Inバンプ26、32によって素子領域18が結合されている。Inバンプ26は、フォトダイオードのn型領域14に接続されており、n型領域14と信号処理回路とは、Inバンプ26、32を介して電気的に接続されている。
【0023】
このように形成された複数の素子領域18は、互いにIn球20及びIn膜22によって結合されており、同時に電気的にも接続されている。このように結合された領域は、フォトダイオードの共通のp型領域となる。
このように、本実施形態による半導体装置は、フォトダイオードが形成された素子領域18を分割して互いに塑性変形しやすいInによって結合し、シリコン信号処理回路基板30と素子領域18とを塑性変形しやすいInによって電気的に結合するので、シリコン信号処理回路基板30とHg1-xCdxTe結晶層12との熱膨張率の違いによる体積変化の差をこれら結合材によって吸収することができる。
【0024】
次に、本実施形態による半導体装置の製造方法について図3乃至図5を用いて説明する。
まず、CdZnTe基板10上に、例えばLPE法により膜厚約15μmのHg1-xCdxTe結晶層12を成長する(図3(a))。ここで、Hg1-xCdxTe結晶層12のCdの組成xは、測定目的の赤外線波長に応じて適宜調整する。例えば、カットオフ波長を10μmに合わせるためには、Cdの組成xを0.225とする。また、Hg1-xCdxTe結晶層12の電気伝導型は、目的のフォトダイオードの素子構造に合わせる。例えば、Hg空孔によるp型のキャリア濃度を2×1016cm-3とする。
【0025】
次いで、Hg1-xCdxTe結晶層12の所定の領域に、ドナー不純物である硼素(B:ボロン)をイオン注入し、n型領域14を形成する(図3(b))。こうして、pn接合フォトダイオードアレイをHg1-xCdxTe結晶層12中に形成する。
続いて、Hg1-xCdxTe結晶層12をエッチングしてCdZnTe基板10に達するくさび状の溝16を形成し、pn接合フォトダイオードアレイを複数の素子領域18に分割する(図3(c))。例えば、一つのフォトダイオードが40μm間隔で配置されている場合、上幅が約15μm、下幅が約5μmの溝16を形成し、上面が約25μm角、下面が約40μm角の台形状の素子領域18に、それぞれのフォトダイオードが位置するようにエッチングする。Hg1-xCdxTe結晶層12のエッチングには、例えばブロムメタノールを用いたウェットエッチングを用いることができる。
【0026】
この後、直径10μm程度のIn球20を、Hg1-xCdxTe結晶層12の表面に吹き付け、溝16の中に挿入する。
次いで、例えばリフトオフ法を用い、溝16内にIn膜22を埋め込む(図3(d))。例えば、素子領域18の上面のみにレジスト膜24を形成した後(図4(a))、蒸着法やスパッタ法によってIn膜22を全面に堆積し(図4(b))、レジスト膜24を除去する際にレジスト膜24上のIn膜22のみを同時に除去することにより、溝16内にのみIn膜22を残存させることができる。レジスト膜24は、溝16を形成するときに用いたマスクをそのまま適用することもできる。
【0027】
このように形成したIn球20、In膜22は、溝16によって分割した素子領域18間を互いに結合し、且つ、溝16によって分割されたp型領域を電気的に接続する働きをも有する。
続いて、素子領域18のn型領域14上に、塑性変形を生じる導電性材料、例えばInよりなるInバンプ26を形成する。こうして、赤外線フォトダイオードアレイを有するCdZnTe基板10を形成する(図5(a))。
【0028】
一方、別途用意したシリコン信号処理回路基板30上には、通常の半導体装置の製造方法によって信号処理回路(図示せず)を形成する。そして、信号処理回路が形成されたシリコン信号処理回路基板30上に、塑性変形を生じる導電性材料、例えばInよりなるInバンプ32を形成する。Inバンプ32は、信号処理回路の入力端子に接続されている。こうして、入力端子にInバンプ32が接続された信号処理回路を有するシリコン信号処理回路基板30を形成する(図5(b))。
【0029】
このようにして、赤外線フォトダイオードアレイが形成されたCdZnTe基板10と、信号処理回路が形成されたシリコン信号処理回路基板30とを用意した後、これら基板を互いに接続する(図5(c))。基板の接続は、Inバンプ26とInバンプ32とを重ね合わせ、圧着することにより、電気的、機械的に結合して行う。
【0030】
次いで、赤外線フォトダイオードアレイを支えるCdZnTe基板10を選択的に除去する(図5(d))。CdZnTe基板10の除去には、例えば、化学的機械的研磨(CMP:Chemical Mechanical Polishing)法、化学薬品によるウェットエッチング、アルゴンイオンなどによるドライエッチング等を用いることができる。
【0031】
このようにして半導体装置を製造することにより、フォトダイオードが形成された素子領域18は、その一つづつが互いに塑性変形を起こしやすいIn球20、In膜22によって結合され、シリコン信号処理回路基板30とは塑性変形を起こしやすいInバンプ26、32によって結合される。
このように素子領域18を分割することにより、素子領域18の熱膨張による変形は、素子領域18毎にしか生じない。素子領域18の大きさを、上面が約25μm角、下面が約40μm角、厚さが15μmの台形状とすると、各素子領域18の変形量は、素子領域18の対角である56.6μmに、300K〜80KのシリコンとHgCdTeの線膨張率の5.4×10-4を掛けた値、すなわち、約0.03μmとなる。この変形量は、素子領域18同士を結合するIn膜22が塑性変形することによって十分に吸収することができるので、熱サイクルを加えた際の熱膨張による変形を吸収することができる。
【0032】
このように、本実施形態によれば、光検知素子が形成された素子領域18を分割して互いに塑性変形しやすい材料によって結合し、シリコン信号処理回路基板30と素子領域18とを塑性変形しやすい材料によって電気的に結合するので、熱サイクルによるシリコン信号処理回路基板30とHg1-xCdxTe結晶層12との熱膨張率の違いによる体積変化をこれら結合材によって吸収することができる。
【0033】
これにより、大面積、高画素数のIRFPAを形成した場合にも、熱サイクルによるHg1-xCdxTe結晶層12とシリコン信号処理回路基板30との間の剥がれを防止することができる。
なお、上記実施形態では、溝16内にIn球20を挿入した後にIn膜22を埋め込んでいる。このようにIn球20を挿入するのは、膜質のよいIn膜22を蒸着法などによって形成することが困難なことから、素子領域18間の結合をより確実にするためである。したがって、In球20を挿入することは本発明の目的を達成する本質的な手段ではなく、In球20を設けずに半導体装置を製造することも可能である。また、挿入する部材は球状体に限らず、板状体、粒状体、その他の形状であってもよい。
【0034】
また、図6に示すように、In球20の挿入前に、溝16内に埋め込む塑性変形しやすい材料と密着性の良い材料、例えばAu(金)膜28を、溝16の側壁に形成し(図6(a))、In膜22を、Au膜28を介して素子領域18に接続してもよい(図6(b))。このようにすれば、各素子領域18間をより確実に結合することができる。
【0035】
また、上記実施形態では、溝16によって分割した素子領域18のそれぞれに一つづつのフォトダイオードを設けたが、一の素子領域に2以上の光検知素子を形成することもできる。一の素子領域にいくつの光検知素子を設けるかは、一つの素子の大きさ、集積度、熱膨張率等を考慮して適宜調整することが望ましい。また、上記実施形態では、塑性変形しやすい材料としてInを用いたが、他の導電性材料であってもよい。例えば、Inを含む合金、Sn(錫)、Snを含む合金、導電性粉末材料(例えば、Ag(銀))を混入した絶縁性高分子材料(例えば、エポキシ樹脂)を適用することができる。
【0036】
また、上記実施形態では、Hg1-xCdxTe結晶層12を用いてフォトダイオードを形成したが、他の結晶層を用いて光検知素子を形成してもよい。例えば、Hg1-xZnxTe結晶層、Hg1-x-yCdxZnyTe結晶層などを適用することができる。
また、上記実施形態では、CdZnTe基板10上に光検知素子を形成する結晶層を形成したが、他の基板を用いてもよい。例えば、CdTe、CdTe1-xSexなどのII−VI族半導体基板、GaAs、InPなどのIII−V族半導体基板、SiなどのIV族半導体基板、サファイアなどの絶縁性基板を適用することができる。
【0037】
また、上記実施形態では、CdZnTe基板10を除去したが、信号処理回路を形成する基板と熱膨張係数がほぼ等しい基板を用いる場合には必ずしも除去する必要はない。例えば、CdZnTe基板10の代わりにシリコン基板を用いれば、シリコン基板を除去せずに半導体装置を構成することもできる。
[第2実施形態]
本発明の第2実施形態による半導体装置及びその製造方法について図7乃至図9を用いて説明する。第1実施形態による半導体装置及びその製造方法と同一の構成要素には同一の符号を付して説明を省略又は簡略にする。
【0038】
図7は本実施形態による半導体装置の構造を示す概略断面図、図8は本実施形態による半導体装置の製造方法を示す工程断面図である。
第1実施形態では、素子領域18を分割する溝16内にIn膜22を埋め込むことによって素子領域18を互いに結合したが、他の方法によっても実現することができる。
【0039】
すなわち、本実施形態による半導体装置は、シリコン信号処理回路基板30上に、組成変形しやすいInよりなり、素子領域18を分割する溝16と嵌合する突起状の横結合バンプ34を更に有しており、横結合バンプ34が、素子領域18を互いに結合し、電気的にも接続する働きを担っている。
このようにして半導体装置を構成することによっても、フォトダイオードが形成された素子領域18を組成変形しやすいInによって互いに結合し、且つシリコン信号処理回路基板30と素子領域18とを塑性変形しやすいInによって電気的に結合することができる。
【0040】
次に、本実施形態による半導体装置の製造方法を図8を用いて説明する。
まず、例えば図3(a)乃至図3(c)に示す第1実施形態による半導体装置の製造方法と同様にして、Hg1-xCdxTe結晶層12にフォトダイオードアレイが形成されたCdZnTe基板10を形成する。
次いで、溝16内にIn球20、In膜22を埋め込まず、n型領域14上にInバンプ26を形成する(図8(a))。
【0041】
一方、別途用意したシリコン信号処理回路基板30上には、通常の半導体装置の製造方法によって信号処理回路を形成する。
続いて、シリコン信号処理回路基板30上に、Inよりなり信号処理回路の入端子に接続されたInバンプ32を形成する。同時に、InよりなりInバンプ32より高い横結合バンプ34をシリコン信号処理回路基板30上に形成する。横結合バンプ34は、Inバンプ32とInバンプ26とを結合した際に、Hg1-xCdxTe結晶層12に形成した溝16内に挿入されるように配置する(図8(b))。
【0042】
この後、シリコン信号処理回路基板30とCdZnTe基板10とを向かい合わせ、Inバンプ26、32によって互いに結合する。このとき、溝16内に横結合バンプ34を挿入し、素子領域18を横結合バンプ34によって互いに結合する(図8(c))。
次いで、CdZnTe基板10を選択的に除去する(図8(d))。
【0043】
このようにして半導体装置を製造することにより、フォトダイオードが形成された素子領域18は、その一つづつが互いに塑性変形を起こしやすい横結合バンプ34によって結合され、シリコン信号処理回路基板30とは塑性変形を起こしやすいInバンプ26、32によって結合される。これにより、熱サイクルを加えた際の熱膨張を、結合材が塑性変形することによって十分に吸収することができる。
【0044】
このように、本実施形態によれば、光検知素子が形成された素子領域18を分割して互いに塑性変形しやすい材料によって結合し、シリコン信号処理回路基板30と素子領域18とを塑性変形しやすい材料によって電気的に結合するので、熱サイクルによるシリコン信号処理回路基板30とHg1-xCdxTe結晶層12との熱膨張率の違いによる体積変化をこれら結合材によって吸収することができる。
【0045】
これにより、大面積、高画素数のIRFPAを形成した場合にも、Hg1-xCdxTe結晶層12とシリコン信号処理回路基板30との間の剥がれを防止することができる。
なお、横結合バンプ34は、溝16を完全に埋め込まない構造にすることが望ましい。これは、溝16内の一部に空間を残しておくことにより、横結合バンプ34が塑性変形する際に変形を吸収する空間として機能しうるからである。
【0046】
したがって、横結合バンプ34としては、例えば、図9に示す構造を適用することができる。図9(a)は、溝16の交差部に横結合バンプ34が位置する場合の構造、図9(b)は、溝16の辺に横結合バンプ34が位置する場合の構造である。
図9(a)に示す横結合バンプ34aを用いれば、溝16の辺部の空間において変形を吸収し、図9(b)に示す横結合バンプ34bを用いれば、溝16の交差部の空間において変形を吸収することができる。
【0047】
【発明の効果】
以上の通り、本発明によれば、信号処理素子が形成された基板と、信号処理素子に接続される複数の光検知素子とを有する半導体装置において、光検知素子は、基板とは熱膨張係数が異なる材料により構成されており、基板と光検知素子との間に設けられ、基板と光検知素子とを結合する複数の電極部材と、複数の光検知素子の間隙に設けられ、塑性変形する導電性材料よりなり、複数の光検知素子を互いに結合する結合部材とを設けるので、熱サイクルによる基板と光検知素子との熱膨張率の違いによる体積変化を結合部材によって吸収することができる。これにより、大面積、高画素数のIRFPAを形成した場合にも、電極部材の剥がれを防止することができる。
【0048】
また、上記の半導体装置において、結合部材と結合する光検知素子の面に、導電性の密着膜を設ければ、光検知素子間の結合を更に高めることができるので、熱サイクルによる半導体装置の劣化を低減することができる。
また、上記の半導体装置において、結合部材には、光検知素子間の間隙に挿入された粒状部材を適用することができる。
【0049】
また、上記の半導体装置において、結合部材に、光検知素子間の間隙に埋め込まれた導電性部材を更に設ければ、光検知素子間の接続抵抗を低減でき、且つ結合力を高めることができる。
また、上記の半導体装置において、結合部材には、基板上に突出して設けられ、光検知素子間の間隙の少なくとも一部と嵌合する構造体を適用することもできる。
【0050】
また、上記の半導体装置において、電極部材を、塑性変形する導電性材料によって構成すれば、基板と光検知素子間に働く応力を更に低減することができる。これにより、大面積、高画素数のIRFPAを形成した場合にも、電極部材の剥がれを防止することができる。
また、第1の基板上に、複数の光検知素子を有する半導体層を形成する半導体層形成工程と、半導体層に、第1の基板に達する溝を形成し、半導体層を所定の領域に分割する素子分割工程と、溝内に、塑性変形する導電性材料よりなる結合部材を挿入し、分割した半導体層を、結合部材によって互いに結合する第1の結合工程と、半導体層とは熱膨張係数が異なる材料よりなり信号処理素子が形成された第2の基板と、第1の基板上に形成された光検知素子とを、電極部材を介して電気的に結合する第2の結合工程と、第1の基板を除去し、結合部材によって結合された半導体層を残存する基板除去工程とにより半導体装置を製造することにより、塑性変形する結合部材によって互いに結合された光検知素子を基板上に形成することができる。これにより、熱サイクルによる基板と半導体層との熱膨張率の違いによる体積変化を吸収することができる。また、熱サイクルによっても電極部材が剥がれない大面積、高画素数のIRFPAを形成することができる。
【0051】
また、第1の基板上に、複数の光検知素子を有する半導体層を形成する半導体層形成工程と、半導体層に、第1の基板に達する溝を形成し、半導体層を所定の領域に分割する素子分割工程と、半導体層とは熱膨張係数が異なる材料よりなり信号処理素子が形成された第2の基板上に、塑性変形する導電性材料よりなり、溝の少なくとも一部と嵌合する突起状の結合部材を形成する結合部材形成工程と、第2の基板と、第1の基板上に形成された光検知素子とを電極部材によって電気的に結合するとともに、分割した半導体層を、溝内に挿入した結合部材によって互いに結合する結合工程と、第1の基板を除去し、結合部材によって結合された半導体層を残存する基板除去工程とにより半導体装置を製造することによっても、塑性変形する結合部材によって互いに結合された光検知素子を基板上に形成することができる。これにより、熱サイクルによる基板と半導体層との熱膨張率の違いによる体積変化を吸収することができる。また、熱サイクルによっても電極部材が剥がれない大面積、高画素数のIRFPAを形成することができる。
【図面の簡単な説明】
【図1】HgCdTeとシリコンにおける線膨張係数の温度変化を示すグラフである。
【図2】本発明の第1実施形態による半導体装置の構造を示す概略断面図である。
【図3】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図4】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図5】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その3)である。
【図6】第1実施形態の変形例による半導体装置の構造及び製造方法を示す概略断面図である。
【図7】本発明の第2実施形態による半導体装置の構造を示す概略断面図である。
【図8】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図である。
【図9】第2実施形態による半導体装置における横結合バンプの構造を示す斜視図である。
【図10】従来の半導体装置の構造を示す概略図及び断面図である。
【図11】従来の半導体装置の構造を示す概略断面図である。
【符号の説明】
10…CdZnTe基板
12…Hg1-xCdxTe結晶層
14…n型領域
16…溝
18…素子領域
20…In球
22…In膜
24…レジスト膜
26…Inバンプ
28…Au膜
30…シリコン信号処理回路基板
32…Inバンプ
34…横結合バンプ
40…CdZnTe基板
42…Hg1-xCdxTe結晶層
44…n型領域
46…Inバンプ
48…シリコン信号処理回路基板
50…シリコン基板
52…CdTeバッファ層
54…Hg1-xCdxTe結晶層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device used for infrared detection in an infrared imaging device or the like and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, as a compound semiconductor crystal material of an infrared photoelectric conversion light receiving element having a wavelength of 2 μm or more, Hg having a narrow energy gap is used. 1-x Cd x Te (mercury cadmium tellurium) crystals are used.
Hg 1-x Cd x Since the Te crystal can be grown on the CdZnTe substrate by a liquid phase epitaxy (LPE) method, an infrared photodiode is formed using this crystal.
[0003]
On the other hand, when an array is constituted by such infrared photodiodes, it is preferable to reduce the number of lead-out lines as much as possible. Therefore, a silicon substrate on which a signal processing circuit is formed and a substrate on which an infrared photodiode array is formed. Are bonded together via a metal material (In bump) such as In (indium) to produce a hybrid infrared detector (IRFPA: InfraRed Focal Plane Arrays).
[0004]
An example of the structure is shown in FIG. FIG. 10A is a perspective view schematically showing a conventional semiconductor device, and FIG. 10B is a sectional view thereof.
The
[0005]
The n-type region (n-type Hg) of the photodiode formed in this way 1-x Cd x The Te crystal layer 44) is coupled via an
[0006]
In this way, a hybrid type IRFPA was configured.
Further, the conventional semiconductor device shown in FIG. 11 has an Hg film thickness of about 20 μm. 1-x Cd x A
[0007]
By configuring the semiconductor device in this manner, the difference in thermal expansion coefficient between the substrate on which the photodiode array is formed (silicon substrate 50) and the substrate on which the signal processing circuit is formed (silicon signal processing circuit substrate 48) is reduced. There has been an attempt to construct a large-scale semiconductor device.
[0008]
[Problems to be solved by the invention]
However, in the conventional semiconductor device shown in FIG. 10, when the temperature rise and fall is repeated several hundred times between 77 to 80K, which is the operating temperature of the infrared detecting device, and 280 to 310K, which is the storage temperature of the infrared detecting device (hereinafter referred to as the temperature). Hg on which an infrared photodiode array is formed 1-x Cd x The
[0009]
Specifically, when a two-dimensional array of 256 × 256 pixels is formed with a size of one infrared photodiode of 25 μm square, the size becomes 6.4 mm × 6.4 mm. When a semiconductor device of a larger size is configured, Hg is generated by thermal cycling. 1-x Cd x Peeling may occur between the
[0010]
Further, in the conventional semiconductor device shown in FIG. 11, Hg formed on the
The object of the present invention is to achieve Hg even after thermal cycling. 1-x Cd x It is an object of the present invention to provide a semiconductor device having a photodiode array with a large area and a high number of pixels, and a manufacturing method thereof, in which a photodiode array made of Te crystal does not peel off from a signal processing circuit formed on a silicon substrate.
[0011]
[Means for Solving the Problems]
The object is to provide a semiconductor device having a substrate on which a signal processing element is formed and a plurality of photodetecting elements connected to the signal processing element. The photodetecting element is made of a material having a coefficient of thermal expansion different from that of the substrate, A plurality of electrode members that are provided between the substrate and the light detection element and that couple the substrate and the light detection element; and a conductive material that is provided in a gap between the plurality of light detection elements and is plastically deformed. This is achieved by a semiconductor device having a coupling member that couples the plurality of light detection elements to each other. By configuring the semiconductor device in this manner, a volume change due to a difference in thermal expansion coefficient between the substrate and the light detection element due to thermal cycling can be absorbed by the coupling member. Thereby, even when IRFPA having a large area and a large number of pixels is formed, peeling of the electrode member can be prevented.
[0012]
In the above semiconductor device, on the surface of the photodetecting element coupled to the coupling member, Conductive adhesion film It is desirable to have further. If the semiconductor device is configured in this manner, the coupling between the photodetecting elements can be further increased, so that deterioration of the semiconductor device due to thermal cycling can be reduced.
In the semiconductor device described above, it is preferable that the coupling member is a granular member inserted in a gap between the light detection elements.
[0013]
In the semiconductor device, it is preferable that the coupling member further includes a conductive member embedded in a gap between the light detection elements. If the semiconductor device is configured in this manner, the connection resistance between the photodetecting elements can be reduced and the coupling force can be increased.
In the semiconductor device described above, it is preferable that the coupling member is a structure provided so as to protrude on the substrate, and is fitted to at least a part of a gap between the light detection elements.
[0014]
In the semiconductor device described above, the electrode member is preferably made of a conductive material that is plastically deformed. If the semiconductor device is configured in this manner, the stress acting between the substrate and the photodetecting element can be further reduced. Thereby, even when IRFPA having a large area and a large number of pixels is formed, peeling of the electrode member can be prevented.
[0015]
According to another aspect of the present invention, there is provided a semiconductor layer forming step of forming a semiconductor layer having a plurality of light detection elements on a first substrate, and a groove reaching the first substrate is formed in the semiconductor layer. An element dividing step for dividing the layer into predetermined regions, and a first coupling in which a coupling member made of a plastically deformable conductive material is inserted into the groove, and the divided semiconductor layers are coupled to each other by the coupling member Process, The semiconductor layer is made of a material having a different thermal expansion coefficient. A second coupling step of electrically coupling the second substrate on which the signal processing element is formed and the light detection element formed on the first substrate through an electrode member; And a substrate removing step for removing the substrate and leaving the semiconductor layer bonded by the bonding member. By manufacturing the semiconductor device in this way, it is possible to form on the substrate the photodetecting elements that are coupled to each other by the coupling member that is plastically deformed. Thereby, the volume change by the difference in the thermal expansion coefficient of the board | substrate and semiconductor layer by a thermal cycle can be absorbed. Further, it is possible to form an IRFPA having a large area and a high number of pixels in which the electrode member is not peeled off even by a thermal cycle.
[0016]
Further, the object is to form a semiconductor layer forming step of forming a semiconductor layer having a plurality of photodetecting elements on the first substrate, and to form a groove reaching the first substrate in the semiconductor layer. An element dividing step of dividing the layer into predetermined regions; The semiconductor layer is made of a material having a different thermal expansion coefficient. A coupling member forming step of forming a projecting coupling member made of a conductive material that is plastically deformed and fitted into at least a part of the groove on the second substrate on which the signal processing element is formed; And the photodetecting element formed on the first substrate are electrically coupled by an electrode member, and the divided semiconductor layers are coupled to each other by the coupling member inserted in the groove. The present invention is also achieved by a method for manufacturing a semiconductor device, comprising: a bonding step; and a substrate removing step of removing the first substrate and leaving the semiconductor layer bonded by the bonding member. By manufacturing the semiconductor device in this way, it is possible to form the light detecting elements coupled to each other by the plastically deforming coupling member on the substrate. Thereby, the volume change by the difference in the thermal expansion coefficient of the board | substrate and semiconductor layer by a thermal cycle can be absorbed. Further, it is possible to form an IRFPA having a large area and a high number of pixels in which the electrode member is not peeled off even by a thermal cycle.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
The semiconductor device and the manufacturing method thereof according to the first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a graph showing the temperature change of the linear expansion coefficient in HgCdTe and silicon, FIG. 2 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment, and FIGS. 3 to 5 show the method for manufacturing the semiconductor device according to the present embodiment. It is process sectional drawing shown.
[0018]
First, in a conventional semiconductor device, a silicon substrate and Hg 1-x Cd x Consider the mechanism by which peeling occurs between Te crystals.
As shown in FIG. 1, the linear expansion coefficient of HgCdTe is always about twice as large as that of silicon in the temperature range of FIG. Therefore, Hg formed on the silicon substrate by thermal cycling 1-x Cd x The Te crystal layer peels off or cracks because of the silicon substrate and Hg. 1-x Cd x It is considered that a phenomenon occurs in which the In bump is deformed and finally peeled when the Te crystal layer undergoes different volume changes according to the respective physical properties due to thermal cycles.
[0019]
The two-dimensional array that can be realized by the conventional technique has a pixel size of 50 μm square, the number of pixels is 64 × 64, and the size is about 3.2 mm × 3.2 mm.
Therefore, when IRFPA of this size is produced, the linear expansion coefficient of silicon and HgCdTe is 5.4 × 10 4 at 300 K to 80 K in a diagonal length of 4.5 mm. -Four (Corresponding to an integral value of 80 to 300 K of the linear expansion coefficient difference between silicon and HgCdTe in the graph of the linear expansion diameter in FIG. 1) and the silicon substrate and Hg. 1-x Cd x This is the difference in length generated between the Te crystal layer. That is, the silicon substrate and Hg 1-x Cd x A difference in length of about 2.4 μm occurs between the Te crystal layer and the Te crystal layer due to thermal expansion.
[0020]
Since In is a material that has a soft Brinell hardness of 1.2 and causes plastic deformation with a small force, a deformation amount of about 2.4 μm can be relaxed by plastic deformation of In bumps.
However, when an IRFPA having a larger size, for example, a pixel size of 25 μm square and a number of pixels of 256 × 256 is manufactured, the diagonal length becomes 9.1 mm, and when the linear expansion coefficient is multiplied, the length becomes 4.9 μm. There will be a difference. For this reason, the plastic deformation of the In bump alone is not sufficient to absorb the deformation amount. 1-x Cd x It is thought that peeling occurred between Te crystals.
[0021]
Therefore, to manufacture IRFPA with a large area and a large number of pixels, a silicon substrate and Hg 1-x Cd x It is important how to absorb the deformation due to the difference in thermal expansion coefficient of the Te crystal layer.
Next, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG.
From the above consideration results, the semiconductor device according to the present embodiment has a silicon substrate and Hg. 1-x Cd x The feature is that the photodiodes constituting the array are formed in the element regions divided into islands in order to reduce the deformation amount due to the thermal expansion difference of the Te crystal.
[0022]
That is, the
[0023]
The plurality of
As described above, in the semiconductor device according to the present embodiment, the
[0024]
Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS.
First, on the
[0025]
Then Hg 1-x Cd x Boron (B: boron) as a donor impurity is ion-implanted into a predetermined region of the
Next, Hg 1-x Cd x The
[0026]
Thereafter, an In
Next, the
[0027]
The In
Subsequently, an In
[0028]
On the other hand, a signal processing circuit (not shown) is formed on a separately prepared silicon signal
[0029]
In this way, after preparing the
[0030]
Next, the
[0031]
By manufacturing the semiconductor device in this way, the
By dividing the
[0032]
As described above, according to the present embodiment, the
[0033]
As a result, even when IRFPA with a large area and a large number of pixels is formed, Hg due to thermal cycling 1-x Cd x Peeling between the
In the above embodiment, the
[0034]
Further, as shown in FIG. 6, before the In
[0035]
In the above embodiment, one photodiode is provided in each of the
[0036]
In the above embodiment, Hg 1-x Cd x Although the photodiode is formed using the
Moreover, in the said embodiment, although the crystal layer which forms a photon detection element was formed on the CdZnTe board |
[0037]
In the above embodiment, the
[Second Embodiment]
A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS. The same components as those of the semiconductor device and the manufacturing method thereof according to the first embodiment are denoted by the same reference numerals, and description thereof is omitted or simplified.
[0038]
FIG. 7 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment. FIG. 8 is a process sectional view showing the method for manufacturing the semiconductor device according to the present embodiment.
In the first embodiment, the
[0039]
That is, the semiconductor device according to the present embodiment further includes a protruding
Also by configuring the semiconductor device in this manner, the
[0040]
Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS.
First, for example, in the same manner as the semiconductor device manufacturing method according to the first embodiment shown in FIGS. 1-x Cd x
Next, an In
[0041]
On the other hand, a signal processing circuit is formed on a separately prepared silicon signal
Subsequently, an In
[0042]
Thereafter, the silicon signal
Next, the
[0043]
By manufacturing the semiconductor device in this manner, the
[0044]
As described above, according to the present embodiment, the
[0045]
As a result, even when IRFPA having a large area and a large number of pixels is formed, Hg 1-x Cd x Peeling between the
It is desirable that the lateral coupling bumps 34 have a structure that does not completely fill the
[0046]
Therefore, for example, the structure shown in FIG. 9 can be applied as the
If the lateral coupling bumps 34a shown in FIG. 9A are used, the deformation is absorbed in the side space of the
[0047]
【The invention's effect】
As described above, according to the present invention, in a semiconductor device having a substrate on which a signal processing element is formed and a plurality of photodetecting elements connected to the signal processing element, The light detection element is made of a material having a different thermal expansion coefficient from that of the substrate. A plurality of electrode members that are provided between the substrate and the light detection element, are provided in gaps between the plurality of light detection elements and are plastically deformed, and are formed of a plurality of light members. Since the coupling member that couples the sensing elements to each other is provided, the coupling member can absorb the volume change due to the difference in the thermal expansion coefficient between the substrate and the light sensing element due to the thermal cycle. Thereby, even when IRFPA having a large area and a large number of pixels is formed, peeling of the electrode member can be prevented.
[0048]
Further, in the above semiconductor device, on the surface of the photodetecting element coupled to the coupling member, Conductive adhesion film Since the coupling between the photodetecting elements can be further increased, deterioration of the semiconductor device due to the thermal cycle can be reduced.
In the above semiconductor device, a granular member inserted in the gap between the light detection elements can be applied as the coupling member.
[0049]
In the above semiconductor device, if the coupling member is further provided with a conductive member embedded in the gap between the light detection elements, the connection resistance between the light detection elements can be reduced and the coupling force can be increased. .
In the semiconductor device described above, a structure that protrudes from the substrate and fits into at least a part of the gap between the light detection elements can be applied to the coupling member.
[0050]
In the semiconductor device described above, if the electrode member is made of a conductive material that is plastically deformed, the stress acting between the substrate and the light detection element can be further reduced. Thereby, even when IRFPA having a large area and a large number of pixels is formed, peeling of the electrode member can be prevented.
In addition, a semiconductor layer forming step of forming a semiconductor layer having a plurality of photodetector elements on the first substrate, and a groove reaching the first substrate is formed in the semiconductor layer, and the semiconductor layer is divided into predetermined regions An element dividing step, and a first coupling step in which a coupling member made of a plastically deformable conductive material is inserted into the groove, and the divided semiconductor layers are coupled to each other by the coupling member; The semiconductor layer is made of a material with a different coefficient of thermal expansion. A second coupling step of electrically coupling the second substrate on which the signal processing element is formed and the light detection element formed on the first substrate through the electrode member; and By manufacturing the semiconductor device by the substrate removing step of removing and remaining the semiconductor layer bonded by the bonding member, it is possible to form the light detecting elements bonded to each other by the plastically deformed bonding member on the substrate. Thereby, the volume change by the difference in the thermal expansion coefficient of the board | substrate and semiconductor layer by a thermal cycle can be absorbed. Further, it is possible to form an IRFPA having a large area and a high number of pixels in which the electrode member is not peeled off even by a thermal cycle.
[0051]
In addition, a semiconductor layer forming step of forming a semiconductor layer having a plurality of light detection elements on the first substrate, and a groove reaching the first substrate is formed in the semiconductor layer, and the semiconductor layer is divided into predetermined regions An element splitting process; The semiconductor layer is made of a material with a different coefficient of thermal expansion. A coupling member forming step of forming a projecting coupling member made of a conductive material that is plastically deformed and fitted into at least a part of the groove on the second substrate on which the signal processing element is formed; And a photodetecting element formed on the first substrate are electrically coupled by an electrode member, and a coupling step of coupling the divided semiconductor layers to each other by a coupling member inserted in the groove; Forming a photodetecting element coupled to each other by a plastically deformable coupling member on the substrate also by removing the substrate and manufacturing the semiconductor device by a substrate removal process in which the semiconductor layer coupled by the coupling member remains. Can do. Thereby, the volume change by the difference in the thermal expansion coefficient of the board | substrate and semiconductor layer by a thermal cycle can be absorbed. Further, it is possible to form an IRFPA having a large area and a high number of pixels in which the electrode member is not peeled off even by a thermal cycle.
[Brief description of the drawings]
FIG. 1 is a graph showing a temperature change of a linear expansion coefficient in HgCdTe and silicon.
FIG. 2 is a schematic cross-sectional view showing the structure of the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a process cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention;
FIG. 4 is a process cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention;
FIG. 5 is a process cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention;
6 is a schematic cross-sectional view showing a structure of a semiconductor device and a manufacturing method according to a modification of the first embodiment. FIG.
FIG. 7 is a schematic cross-sectional view showing the structure of a semiconductor device according to a second embodiment of the present invention.
FIG. 8 is a process sectional view showing a method for producing a semiconductor device according to a second embodiment of the invention.
FIG. 9 is a perspective view showing a structure of a lateral coupling bump in the semiconductor device according to the second embodiment.
10A and 10B are a schematic view and a cross-sectional view showing a structure of a conventional semiconductor device.
FIG. 11 is a schematic cross-sectional view showing the structure of a conventional semiconductor device.
[Explanation of symbols]
10 ... CdZnTe substrate
12 ... Hg 1-x Cd x Te crystal layer
14 ... n-type region
16 ... groove
18 ... Element region
20 ... In sphere
22 ... In film
24. Resist film
26 ... In bump
28 ... Au film
30 ... Silicon signal processing circuit board
32 ... In bump
34 ... Horizontal coupling bump
40 ... CdZnTe substrate
42 ... Hg 1-x Cd x Te crystal layer
44 ... n-type region
46 ... In bump
48 ... Silicon signal processing circuit board
50 ... Silicon substrate
52 ... CdTe buffer layer
54 ... Hg 1-x Cd x Te crystal layer
Claims (8)
前記光検知素子は、前記基板とは熱膨張係数が異なる材料により構成されており、
前記基板と前記光検知素子との間に設けられ、前記基板と前記光検知素子とを結合する複数の電極部材と、
前記複数の光検知素子の間隙に設けられ、塑性変形する導電性材料よりなり、前記複数の光検知素子を互いに結合する結合部材と
を有することを特徴とする半導体装置。In a semiconductor device having a substrate on which a signal processing element is formed and a plurality of light detection elements connected to the signal processing element,
The photodetecting element is made of a material having a coefficient of thermal expansion different from that of the substrate,
A plurality of electrode members provided between the substrate and the photodetecting element, and coupling the substrate and the photodetecting element;
A semiconductor device comprising: a coupling member that is provided in a gap between the plurality of photodetecting elements, is made of a conductive material that is plastically deformed, and that couples the photodetecting elements to each other.
前記結合部材と結合する前記光検知素子の面に、導電性の密着膜を更に有する
ことを特徴とする半導体装置。The semiconductor device according to claim 1,
A semiconductor device, further comprising a conductive adhesion film on a surface of the photodetecting element coupled to the coupling member.
前記結合部材は、前記光検知素子間の間隙に挿入された粒状部材である
ことを特徴とする半導体装置。The semiconductor device according to claim 1 or 2,
The coupling device is a granular member inserted in a gap between the light detection elements.
前記結合部材は、前記光検知素子間の間隙に埋め込まれた導電性部材を更に有する
ことを特徴とする半導体装置。The semiconductor device according to claim 3.
The coupling device further includes a conductive member embedded in a gap between the light detection elements.
前記結合部材は、前記基板上に突出して設けられた構造体であって、前記光検知素子間の間隙の少なくとも一部と嵌合する
ことを特徴とする半導体装置。The semiconductor device according to claim 1 or 2,
The semiconductor device according to claim 1, wherein the coupling member is a structure provided so as to protrude on the substrate, and is fitted to at least a part of a gap between the light detection elements.
前記電極部材は、塑性変形する導電性材料によって構成されている
ことを特徴とする半導体装置。The semiconductor device according to claim 1,
The said electrode member is comprised with the electroconductive material which deforms plastically. The semiconductor device characterized by the above-mentioned.
前記半導体層に、前記第1の基板に達する溝を形成し、前記半導体層を所定の領域に分割する素子分割工程と、
前記溝内に、塑性変形する導電性材料よりなる結合部材を挿入し、分割した前記半導体層を、前記結合部材によって互いに結合する第1の結合工程と、
前記半導体層とは熱膨張係数が異なる材料よりなり信号処理素子が形成された第2の基板と、前記第1の基板上に形成された前記光検知素子とを、電極部材を介して電気的に結合する第2の結合工程と、
前記第1の基板を除去し、前記結合部材によって結合された前記半導体層を残存する基板除去工程と
を有することを特徴とする半導体装置の製造方法。A semiconductor layer forming step of forming a semiconductor layer having a plurality of photodetecting elements on the first substrate;
Forming a groove reaching the first substrate in the semiconductor layer, and dividing the semiconductor layer into predetermined regions;
A first coupling step in which a coupling member made of a conductive material that is plastically deformed is inserted into the groove, and the divided semiconductor layers are coupled to each other by the coupling member;
The second substrate having a signal processing element formed of a material having a thermal expansion coefficient different from that of the semiconductor layer is electrically connected to the photodetecting element formed on the first substrate through an electrode member. A second bonding step for bonding to
And a substrate removing step of removing the first substrate and leaving the semiconductor layer coupled by the coupling member.
前記半導体層に、前記第1の基板に達する溝を形成し、前記半導体層を所定の領域に分割する素子分割工程と、
前記半導体層とは熱膨張係数が異なる材料よりなり信号処理素子が形成された第2の基板上に、塑性変形する導電性材料よりなり、前記溝の少なくとも一部と嵌合する突起状の結合部材を形成する結合部材形成工程と、
前記第2の基板と、前記第1の基板上に形成された前記光検知素子とを電極部材によって電気的に結合するとともに、分割した前記半導体層を、前記溝内に挿入した前記結合部材によって互いに結合する結合工程と、
前記第1の基板を除去し、前記結合部材によって結合された前記半導体層を残存する基板除去工程と
を有することを特徴とする半導体装置の製造方法。A semiconductor layer forming step of forming a semiconductor layer having a plurality of photodetecting elements on the first substrate;
Forming a groove reaching the first substrate in the semiconductor layer, and dividing the semiconductor layer into predetermined regions;
The semiconductor layer is made of a material having a different thermal expansion coefficient and formed on a second substrate on which a signal processing element is formed. A coupling member forming step of forming a member;
The second substrate and the photodetecting element formed on the first substrate are electrically coupled by an electrode member, and the divided semiconductor layer is coupled by the coupling member inserted into the groove. A bonding step for bonding to each other;
And a substrate removing step of removing the first substrate and leaving the semiconductor layer coupled by the coupling member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27922296A JP3751382B2 (en) | 1996-10-22 | 1996-10-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27922296A JP3751382B2 (en) | 1996-10-22 | 1996-10-22 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125950A JPH10125950A (en) | 1998-05-15 |
| JP3751382B2 true JP3751382B2 (en) | 2006-03-01 |
Family
ID=17608137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27922296A Expired - Fee Related JP3751382B2 (en) | 1996-10-22 | 1996-10-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3751382B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2977372B1 (en) * | 2011-06-30 | 2015-12-18 | Soc Fr Detecteurs Infrarouges Sofradir | METHOD FOR PRODUCING AN ELECTRO-MAGNETIC RADIATION DETECTOR AND SENSOR OBTAINED THEREBY |
-
1996
- 1996-10-22 JP JP27922296A patent/JP3751382B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125950A (en) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420257B2 (en) | Backside-illuminated photodetector | |
| US7560790B2 (en) | Backside-illuminated photodetector | |
| US5567975A (en) | Group II-VI radiation detector for simultaneous visible and IR detection | |
| US6147349A (en) | Method for fabricating a self-focusing detector pixel and an array fabricated in accordance with the method | |
| US5236871A (en) | Method for producing a hybridization of detector array and integrated circuit for readout | |
| US20040104351A1 (en) | Photodiode array, method of making the same, and radiation detector | |
| KR20160014751A (en) | System and method for fabricating a 3d image sensor structure | |
| US8766159B2 (en) | Multicolor detectors and applications thereof | |
| IL99856A (en) | Electro-optical detector array and method of making same | |
| US9455369B2 (en) | Infra red detectors and methods of manufacturing infra red detectors using MOVPE | |
| US8634005B2 (en) | Very small pixel pitch focal plane array and method for manufacturing thereof | |
| US5279974A (en) | Planar PV HgCdTe DLHJ fabricated by selective cap layer growth | |
| CN100446261C (en) | Back-illuminated photodiode array, manufacturing method thereof, and semiconductor device | |
| JP2010205858A (en) | Photodetector, and method of manufacturing the same | |
| JPH08502147A (en) | Impedance-matched photoconductive infrared detector with heterojunction blocking contacts | |
| EP2351085A2 (en) | Method for producing infrared-photosensitive matrix cells adhering to an optically transparent substrate by molecular adhesion, and related sensor | |
| JP3751382B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5536680A (en) | Self-aligned bump bond infrared focal plane array architecture | |
| WO2025139385A1 (en) | Ingaas wafer and manufacturing method therefor, and radio frequency array chip and manufacturing method therefor | |
| JP3577368B2 (en) | Hybrid type infrared detector | |
| JP2643592B2 (en) | Array type infrared detector and manufacturing method thereof | |
| FR2494910A1 (en) | Two-dimensional infra red detector array read=out - has individual elements sandwiched between two substrates with low temp. solder union and read=out circuit in supporting substrate | |
| US9318517B1 (en) | Wafer level integration of focal plane arrays having a flexible conductive layer to provide an optical aperture for each pixel | |
| JPS63273365A (en) | Infrared-ray detector | |
| JPS60217671A (en) | Manufacture of semiconductor radiation detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |