JP3751680B2

JP3751680B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3751680B2
Application number: JP14700596A
Authority: JP
Inventors: 篤下田; 誠二石川; 正孝芝
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1996-06-10
Filing date: 1996-06-10
Publication date: 2006-03-01
Anticipated expiration: 2016-06-10
Also published as: JPH09330970A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特に、半導体素子の製造工程および製品の品質管理システムに関する。
【０００２】
【従来の技術】
従来の半導体素子の製造ラインでは、異常を判定する基準値と、検査する工程と、検査を実施する頻度等の検査条件は、経験を基に決められていた。
【０００３】
まず、半導体素子の製造工程を説明する。半導体素子の製造工程は、導電性または絶縁性の薄膜を形成する成膜工程、感光性のレジストを塗布して感光させ、薬液により感光部を選択して溶解する露光工程、露光工程で形成されたレジストのパターンをマスクとして薄膜を削るエッチング工程等の処理工程が多数繰り返される。全ての処理が終了した段階で電子回路素子が完成し、ここで初めて、電気的品質の良否が判定できる。
【０００４】
次に、半導体素子の品質管理方法について説明する。半導体素子は、処理を始めてから終了までに、数百もの工程を経る必要があり、期間は数カ月にも及ぶ。電気的に品質の不良が判明した段階で、途中の工程を改善しても、多数の不良素子を作り込んだ後であるため、膨大な損失を生じる。つまり、処理工程の早い段階で不良発生を検知し、その原因を究明して、改善操作を実施する必要がある。ところが、処理工程の途中では電子回路が未完成であるため、電気的な品質検査ができない。このため、回路パターンの形状や明るさ等の不良を検査して、ショートや断線等の電気的な不良に至る可能性を推定している。
【０００５】
品質管理方法に関して、特開平５−１３５０６８号公報では、中間検査の結果と最終検査の結果との照合を行い、最終検査における歩留まりを予測する方式が記載されている。
【０００６】
【発明が解決しようとする課題】
半導体素子は、多くの回路パターンが積層されて形成される。近年、回路パターンの多層化が進み、従来調査されてきた単一工程の品質データと歩留まりとの相関は、明確でなくなりつつある。このため、工程毎の品質データが歩留まり低下に寄与する割合を算出する必要がある。また、量産ラインのプロセスは不安定であり、発生する欠陥のモードは常に変動している。このため、完成ウエハを利用した歩留まり低下への寄与率と現在進行中の処理工程における寄与率とを関連付ける必要がある。しかし、従来は上記歩留まり低下への寄与率を定量的に把握する手段がなかった。このため、工程の異常を判定する基準値は、経験により決めらていた。
【０００７】
一方、半導体素子はパターンの複雑化が進み、製造プロセスの工数が増大している。製造プロセスの工数が増大すると、途中の工程で発生した不良を見逃した場合の損害が大きくなる。しかし、検査漏れを防止するために、検査する工程の間隔を細かく設定すると、検査工程数が増大し、単一工程での検査率が低下する問題がある。また、検査に要する時間が長くなり、工程期間が増加する問題がある。しかし、従来の半導体素子の製造ラインでは、検査する工程と、検査を実施する頻度等の検査条件は、経験を基に決められていた。
【０００８】
本発明の第１の目的は、工程毎の品質データが歩留まり低下に寄与する割合を算出する手段を提供することにある。
【０００９】
本発明の第２の目的は、完成ウエハのデータから算出した、上記歩留まり低下への寄与率を、現在進行中の処理工程の寄与率と関連付ける手段を提供することである。
【００１０】
本発明の第３の目的は、上記歩留まり低下への寄与率から、現在進行中の処理工程による歩留まりを予測して、歩留まり低下の警報を発生する手段を提供することである。
【００１１】
本発明の第４の目的は、上記歩留まり予測結果から、目標とする歩留まりを達成するために必要な、品質管理値を提供することである。
【００１２】
本発明の第５の目的は、歩留まり低下への寄与率に応じて、検査頻度を変更して、効率的に検査を実現する手段を提供することである。
【００１３】
【課題を解決するための手段】
本発明の半導体素子の製造方法は、複数の処理工程からなる半導体素子の製造プロセスにおいて、処理工程毎に品質データが検出可能な一つ以上の検査装置を備え、(イ)同一ウェハの全部または一部の品質データを処理工程毎に検出して、上記品質データを蓄積する手段と、(ロ)上記（イ）の被検査部の歩留まりが判明した後に、蓄積してある上記品質データを基に、上記同一ウェハの上記複数の処理工程毎の歩留まり低下寄与率を上記複数の処理工程毎に算出して、上記歩留まり低下寄与率を蓄積する手段と、を有し、(ハ)上記（ロ）で蓄積された歩留まり低下寄与率と、上記（イ）の手段で検出された品質データを用いることにより、現在進行中の製品に関する歩留まりを予測して該予測した歩留まり情報を用いて処理工程を管理することを特徴とするものである。
以下、図１を基に、本発明の実現手段を説明する。
【００１４】
１は製造装置である。例えば、導体または絶縁体の薄膜を形成する成膜装置や、レジストを塗布する装置、回路パターンを転写する露光装置、露光レジストを溶解する現像装置、レジストパターンをマスクとして回路パターンを形成するエッチング装置、レジストを除去するレジスト除去装置、洗浄を行う洗浄装置等である。
【００１５】
２はプローブ検査装置である。回路パターンが完成した段階で、各素子の電気的な良否を判定する。不良素子であっても、冗長回路に切り替えることで良品となる場合は、回路の一部を切断して、救済する。この救済装置も、同図２に含まれる。救済が終了した段階で、最終的な素子の良否判定が行われ、判定結果から歩留まりが判明する。
【００１６】
３は品質データ検査手段である。検出する品質データの種類が異なる、複数台の装置から構成される。本発明では、同一ウエハの全部または一部について、１で処理される工程毎に３の検査装置により品質データを検出する。検出された品質データは、蓄積手段４に蓄積すると同時に、不良解析部７に送られる。
【００１７】
４は品質データの蓄積手段である。検査装置３により検出された品質データおよび対応するウエハの歩留まりデータが蓄積される。
【００１８】
５は処理工程毎の歩留まり低下への寄与率を算出する手段である。あるウエハについて一時蓄積手段４で蓄積された品質データと、同一ウエハの歩留まり検査による検査データとを処理して、処理工程毎の欠陥の歩留まり低下への寄与率を算出する。
【００１９】
６は算出された歩留まり低下への寄与率のデータを蓄積する手段である。
【００２０】
７は３で検出された品質データと、６で蓄積された歩留まり低下への寄与率を用いて、現在進行中の製品の不良状況を解析する手段である。具体的には、現在進行中の製品の歩留まりを予測する。また、工程毎の歩留まり低下寄与率と不良発生数を参照して、追加検査の要否を判定し、検査頻度を算出する。
【００２１】
８は７で算出された予測歩留まりを監視して、予め設定してある目標歩留まりを下回る場合に、警告を発生する、歩留まり低下警告部である。
【００２２】
９は７で判定された追加検査の要否および検査頻度に従って、追加検査を行う品質データ検査手段である。品質データ検査手段３と同じく、検出する品質データの種類が異なる複数台の装置から構成される。ただし、検査手段３と異なり、１で処理される工程毎に検査する必要はなく、７で算出された検査頻度に従う。検出された品質データは、７の不良解析部に送られる。この結果、歩留まり低下の回復を歩留まり低下警報部８に知らせたり、歩留まり低下寄与率が大きな工程の欠陥発生頻度の増減を知らせて、検査頻度の設定にフィードバックする。
【００２３】
１０は製造ラインである。処理される半導体ウエハの流れを示す。
【００２４】
１１は７で判定された追加検査の頻度を伝える情報の流れを示す。
【００２５】
【発明の実施の形態】
図１を基に第１の具体的実施例を説明する。
【００２６】
本実施例では、品質データとして半導体ウエハに付着した異物数を用いる。特開昭５４−１０１３９０号公報に開示されている技術によれば、半導体ウエハに付着した異物を自動的に検査して、異物数が出力される。
【００２７】
異物の上に配線が形成されると、ショートや断線等の不良となる確率が高い。しかし、形成される配線の寸法や機能により、不良になり易い場合と不良となり難い場合がある。従って、異物数と歩留まり低下への寄与率との相関は一様でなく、従来は定量的に把握することが困難であった。このため、以下に記す２つの問題があった。
【００２８】
第１の問題は、異常と判定すべき異物数を定量的に定義する手段がないことであった。従来は、経験的に異物数が決められていた。
【００２９】
第２の問題は、同じ異物数が付着した場合に、歩留まり低下への寄与率が大きな工程と寄与率がわずかな工程が、明確に区別されていないことであった。本来、歩留まり低下への寄与率が大きな工程は、重点的に検査を実施するべきである。しかし、従来は検査する工程や頻度を経験的に決定していた。
【００３０】
本発明は、異物数と歩留まり低下への寄与率を定量的に把握して、上記問題を解決する手段を提供する。
【００３１】
図１の１０は、製造ウエハの流れを示している。製造ウエハは、複数の処理装置１で処理して完成する。処理装置１とは、薄膜形成、レジスト塗布、感光、現像、エッチング、レジスト除去等の処理装置を指す。全ての処理が完了すると、プローブ検査装置２で、電気的な品質が検査される。この結果、処理した素子数に対する良品の素子数の割合である、「歩留まり」が判明する。
【００３２】
ところで、いずれかの工程で大量の異物が発生することを考える。この場合、以後の工程で形成した配線はショートまたは断線となり、電気的な不良となる確立が高い。このような不良品の作り込みを未然に防ぐためには、完成前の中間工程で異物の発生を検知して、異物の発生を未然に防ぐことが必要である。このため、自動検査装置３または９で、ウエハに付着した異物数を検査する。
【００３３】
自動検査装置３は異物数と歩留まり低下の寄与率の相関を算出するための、品質データを収集することを目的としている。前記目的を達成するために、予め決められたウエハをサンプルとして、各工程毎に抜き取り検査する。各処理の後に検査された異物数と、完成品をプローブ検査した歩留まりとは、蓄積手段４に順次蓄積される。
【００３４】
図２はウエハｎが完成した段階での蓄積手段４の内容を示す。蓄積手段４には、ウエハ１〜ｎの全ての処理工程の異物数および歩留まりＹが蓄積されている。また、未完成であるウエハｎ＋１〜ｎ＋ｍについては、処理が終了した工程の異物数のみが蓄積されている。ただし、処理工程はｐ通りあり、Ｐ１〜Ｐｐは処理工程の名称である。また、異物数は、次式による異物密度として格納されているものとする。
【００３５】
【数１】
Ｄ＝ｄ／Ｓ（数１）
ただし、Ｄ：異物密度、ｄ：異物個数、Ｓ：検査面積、である。
【００３６】
蓄積手段４に蓄積されたウエハ１〜ｎの異物密度Ｄと歩留まりＹは、歩留まり低下寄与率算出部５において処理され、工程毎の歩留まり低下寄与率が算出される。Ｓ.Ｍ.Ｓzeの著作「ＶＬＳＩＴＥＣＨＮＯＬＯＧＹ」（ＭcＧraw−Ｈill社発行、第２版（１９８８年）、６２１ページ）によれば、歩留まりモデルとして以下の式が提案されている。
【００３７】
【数２】
Ｙ＝exp(-ＤＡ）（数２）
ただし、Ｙ：歩留まり、Ｄ：欠陥密度、Ａ：素子面積、である。ここで各工程１〜ｐの歩留まり低下寄与率をＸ１〜Ｘｐと定義すると、下式が定義できる。
【００３８】
【数３】

ただし、Ｙ：歩留まり、Ｄｉ：工程ｉ（ｉ＝１〜ｐ）の欠陥密度、Ａ：素子面積、Ｘｉ：工程ｉの歩留まり低下寄与率、である。上記式と図２の蓄積データを利用して、歩留まり低下寄与率Ｘｉを算出する方法は、例えば、本田、島田共著による「経営のための多変量解析」（産業能率短期大学出版部発行、(１９７７年)、３４ページから４８ページ）に記載されている。
【００３９】
図３は、歩留まり低下寄与率の算出事例を示したものである。同図（ａ）は、歩留まり低下寄与率Ｘｉを算出した結果である。同図の例では、ウエハ１〜ｎのｎ枚のウエハの異物密度を評価に利用している。評価対象となるウエハは、データが新しく蓄積される度に、更新する必要がある。同図（ａ）のＸｉの値を数３に代入することにより、歩留まり予測モデルが完成する。算出した、歩留まり低下寄与率は、蓄積手段６に蓄積され、不良解析手段７で利用される。
【００４０】
不良解析手段７では、蓄積手段６に蓄積されて歩留まり低下寄与率と、現在処理が進行中のウエハｎ以降の異物密度データとを利用する。この結果、不良解析部７では、下記のことが実現できる。
【００４１】
第１に、品質データの異常を定量的に判定する手段を提供する。以下、図３において、工程数ｐを１０とし、目標歩留まり０.９０以上とするための条件を求める。１０工程の各工程歩留まり目標値を求めると、０.９９となる。同図（ｂ）のＹＴｉ（ｉ＝１〜ｐ）は各工程の目標歩留まりである。各工程の目標とすべき異物密度ＤＴｉ（ｉ＝１〜ｐ）は次式を解くことにより求まる。
【００４２】
【数４】
ＹＴｉ＝exp(-ＤＴｉ・Ａ・Ｘｉ）（数４）
ただし、Ｘｉ（ｉ＝１〜ｐ）は図３（ａ）で示す歩留まり低下の寄与率である。同図（ｃ）は、上記式を解いた結果である。同図（ｃ）より、工程Ｐｐ−１の工程歩留まりＹＴｐ−１（＝０.９９）を達成するためには、異物密度ＤＴｐ−１を０.０１２５以下に抑える必要があることがわかる。一方、現在処理が進行中の工程品質レベルを調べることを考える。例えば、現在の各工程の異物密度が同図（ｄ）となったとする。同図の値は、現在処理が進行しているウエハの検査結果である。例えば、工程Ｐ１の異物密度は図２のウエハ（ｎ＋ｍ）の検査結果であり、工程Ｐ２はウエハ（ｎ＋２）の検査結果であり、工程Ｐｐ−１とはＰｐはウエハ（ｎ＋１）の検査結果である。同図（ｄ）と同図（ｃ）を比較すると、工程Ｐｐ−１の異物密度が目標値の０.０１２５を越えていることがわかる。同図（ｅ）は、同図（ｄ）の結果を基に、予想歩留まりを算出した結果である。工程Ｐｐ−１は、工程毎の目標歩留まりである０.９９を下回っていることがわかる。このため、対策を実施することなく処理を続行すると、最終的な製品歩留まりは、目標値の０.９０を下回ることが予想される。このため、歩留まり低下警報部８で、工程Ｐｐ−１に対して製造装置の清掃等の異物発生を防ぐ対策を実施する必要があることを警告する。
【００４３】
不良解析部７で実現できる、第２の点は、重点的に検査数すべき工程と検査頻度の定量的な指標を提供することである。図３（ｅ）より、工程Ｐｐ−１の歩留まりが最も低いため、工程Ｐｐ−１を重点的に検査する必要があることがわかる。工程Ｐｐ−１の不良率は、１.０−０.９２３＝０.０７７であり、工程Ｐｐの不良率は、１.０−０.９９５＝０.００５であることから、工程Ｐｐ−１は工程Ｐｐの（０.０７７／０.００５）＝１５.４倍の頻度で検査を実施することが望ましいと言える。これら、検査頻度１１は検査手段９に送られる。検査手段９では、検査頻度１１に従って、工程歩留まりが低い工程を重点的に検査する。このことにより、歩留まり低下に寄与する割合が高い工程を効率よく検査できる。
【００４４】
以上、第１の実施例では、検査手段３で検出した異物密度とプローブ検査装置で検出した歩留まりデータを基に、歩留まり低下寄与率を５で算出して、不要解析部７で解析を行う。このことにより、従来困難であった、工程不良を判断する定量的手法を提供すると伴に、歩留まり低下警報部８から警告を発し、さらに、重要な工程の検査頻度を上げて効率的な検査を実現する手段が提供できる。
【００４５】
次に、図１を基に、第２の具体的実施例を説明する。
【００４６】
本実施例では、品質データとして、異物のみならずパターンの形状異常や明るさむら等を含む。特開昭６１−１５１４１０号公報、特開昭６２−４３５０５号公報に開示指されている技術によれば、形成されたパターンの形状や明るさが異常な部位を自動的に検査して、欠陥の数が出力できる。さらに、欠陥部位を金属顕微鏡で人間が見直し、欠陥の形状、明るさ、場所、分布形状等の特徴を基に複数のカテゴリに分類することにより、より詳細な品質データが入手できる。前記自動検査装置で検出される欠陥は、種類が多様であるため、歩留まり低下への寄与率のばらつきも大きい。従って、第１の実施例と同じく、歩留まり低下への寄与率を定量的には把握することが従来は困難であった。このため、異常と判定すべき欠陥数の基準を定量的に定義する手段がなく、従来は経験的に決められていた。また、歩留まり低下への寄与率が大きな工程と寄与率がわずかな工程が、明確に区別されておらず、検査する工程や頻度を経験的に決定していた。本実施例では、第１の実施例の異物密度を欠陥カテゴリ毎の欠陥密度に置き換えて、本発明を適用する事例を説明する。
【００４７】
図１の自動検査装置３または９で、ウエハ表面で発生した形状不良や明るさむら等の欠陥を検査する。検出された欠陥は、欠陥部位を金属顕微鏡で人間が見直し、欠陥の形状、明るさ、場所、分布形状等の特徴を基に分類する。分類されたカテゴリをＡ，Ｂ，Ｃとする。例えば、Ａは異物であり、Ｂはパターンのショートであり、Ｃはパターンの断線であるとする。
【００４８】
自動検査装置３は、カテゴリ毎の欠陥密度と歩留まり低下の寄与率の相関を算出するための、品質データを収集することを目的としている。前記目的を達成するために、予め決められたウエハをサンプルとして、各工程毎に抜き取り検査することは、第１の実施例と同じである。検査されたカテゴリ毎の欠陥密度と、完成品をプローブ検査した歩留まりとは、蓄積手段４に順次蓄積される。
【００４９】
図４は、ウエハｎが完成した段階での蓄積手段４の内容を示す。蓄積手段４には、ウエハ１〜ｎの全ての処理工程のカテゴリＡ，Ｂ，Ｃ毎の欠陥密度および歩留まりＹが蓄積されている。また、未完成であるウエハ（ｎ＋１）〜（ｎ＋ｍ）については、処理が終了した工程の欠陥密度のみが蓄積されている。
【００５０】
蓄積手段４に蓄積されたウエハ１〜ｎの欠陥密度Ｄと歩留まりＹは、歩留まり低下寄与率算出部５において処理され、工程と欠陥カテゴリ毎に歩留まり低下寄与率が算出される。数３に対応する歩留まりモデルは、次式で表される。
【００５１】
【数５】
Ｙ＝exp(-Ｄ１・Ａ・Ｘ１Ａ)・exp(-Ｄ１・Ａ・Ｘ１Ｂ)・exp(-Ｄ１・Ａ・ＸＩＣ）・・・ exp(-Ｄp・Ａ・ＸpＡ)・exp(-Ｄp・Ａ・ＸpＢ)・exp(-Ｄp・Ａ・ＸpＣ）（数５）
ただし、Ｙ：歩留まり、Ｄｉ：工程ｉ（ｉ＝１〜ｐ）の欠陥密度、Ａ：素子面積、ＸｉＡ：工程ｉのカテゴリＡの歩留まり低下寄与率、等である。
【００５２】
図５は、歩留まり低下寄与率の算出事例を示したものである。同図（ａ）は、歩留まり低下寄与率ＸｉＡ，ＸｉＢ，ＸｉＣ（ｉ＝１〜ｐ）を算出した結果である。同図の例では、ウエハ１〜ｎのｎ枚のウエハの欠陥密度を計算に利用している。同図（ａ）のＸｉＡ，ＸｉＢ，ＸｉＣ、の値を数５に代入することにより、歩留まり予測モデルが完成する。算出した、歩留まり低下寄与率は、蓄積手段６に蓄積され、不良解析手段７で利用される。
【００５３】
不良解析手段７では、蓄積手段６に蓄積された歩留まり低下寄与率と、現在処理が進行中のウエハｎ以降を欠陥密度データとを利用する。
【００５４】
ここで、第２の実施例の大きな特徴は、欠陥カテゴリ毎に歩留まり低下への寄与率を算出できることにある。歩留まり低下寄与率を算出したウエハ１〜ｎの検査時点と、現在処理中のウエハ（ｎ＋１）〜（ｎ＋ｍ）の間では時間的なずれが大きい。このため、欠陥の内容が変化している恐れがある。欠陥の大きさや材質が変化すると歩留まり低下への寄与率が変化するため、過去のウエハ１〜ｎの情報を利用して、現在処理中のウエハ（ｎ＋１）〜（ｎ＋ｍ）の歩留まり低下寄与率を評価すると、誤差が生じる恐れがある。しかし、欠陥のカテゴリ毎のデータでは、欠陥の大きさや材質が一致しているため、より精度の高い評価が可能である。
【００５５】
図５（ｂ）は、現在処理中のウエハの欠陥密度を示している。例えば、工程ｐ１の欠陥密度は図４のウエハ（ｎ＋ｍ）の検査結果であり、工程Ｐ２はウエハｎ＋２の検査結果であり、工程Ｐｐはウエハ（ｎ＋１）の検査結果である。同図（ｂ）の欠陥密度の中では、工程ＰｐのカテゴリＡの欠陥密度ＤｐＡを最も精度良く管理する必要がある。なぜなら、同図（ａ）にしめす歩留まり低下寄与率が最大であるからである。そこで、ＤｐＡを未知数として、同図（ｂ）のデータと
数５を用いて、工程およびカテゴリ毎の予想歩留まりを算出する。結果を同図（ｃ）に示す。目標とする製品歩留まりを０.９０と仮定すると、同図（ｃ）の未知数ｙがｙ＝０.９２と算出される。この値は、他のカテゴリの予想歩留まりと比べると低い値であるが、目標歩留まりを達成するための十分条件であり、合理的な値である。つまり、歩留まり低下寄与率が特に大きい工程Ｐｐ−１の管理値を合理的に決定することが可能であり、製造工程を実用的なレベルで管理することができる。工程Ｐｐの管理基準値は、数４を利用してｘ＝０.０１２５と算出することができる。
【００５６】
以上、第２の実施例では、欠陥のカテゴリ毎の欠陥密度を管理することにより、欠陥の大きさや材質等が歩留まり低下寄与率算出時から変化しても、精度良く品質管理ができる。このことにより、工程不良を判断する定量的手法を提供すること、歩留まり低下警報部８から警告を発すること、および、重要な工程の検査頻度を上げて効率的な検査を実現すること等を、精度良く実現する手段が提供でき、合理的な工程品質管理が可能となる。
【００５７】
【発明の効果】
本発明によれば、従来困難であった、工程不良を判断する定量的手法を提供すること、歩留まり低下を警報すること、および、重要な工程の検査頻度を上げて効率的な検査を実現することを、精度良く実現する手段が提供でき、合理的な工程品質管理が可能となる。
【図面の簡単な説明】
【図１】本発明の概念図および実施例のブロック図。
【図２】本発明の第１の実施例で利用する異物密度および歩留まりデータの説明図。
【図３】本発明の第１の実施例による歩留まり低下寄与率の計算例及び利用例の説明図。
【図４】本発明の第２の実施例で利用する欠陥密度および歩留まりデータの説明図。
【図５】本発明の第２の実施例による歩留まり低下寄与率の計算例及び利用例の説明図。
【符号の説明】
１…製造装置、
２…プローブ検査装置、
３…品質データ検出手段、
４…品質データおよび歩留まりデータ蓄積部、
５…歩留まり低下寄与率算出部、
６…歩留まり低下寄与率蓄積部、
７…不良解析部、
８…歩留まり低下警告部、
９…品質データ検出手段、
１０…製造ライン、
１１…検査頻度データ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufacturing method, and more particularly to a semiconductor device manufacturing process and a product quality control system.
[0002]
[Prior art]
In a conventional semiconductor element manufacturing line, inspection conditions such as a reference value for determining an abnormality, a process for inspecting, and a frequency of performing the inspection are determined based on experience.
[0003]
First, the manufacturing process of a semiconductor element is demonstrated. The semiconductor element manufacturing process is formed by a film forming process for forming a conductive or insulating thin film, an exposure process in which a photosensitive resist is applied and exposed to light, a photosensitive portion is selected and dissolved by a chemical solution, and an exposure process. A number of processing steps such as an etching step in which the thin film is shaved using the resist pattern as a mask are repeated. The electronic circuit element is completed at the stage where all the processes are completed, and it is possible to determine the quality of the electrical quality only for the first time.
[0004]
Next, a quality control method for semiconductor elements will be described. A semiconductor element needs to go through hundreds of processes from the start to the end of processing, and the period is several months. Even if the process is improved at the stage where a defective quality is found electrically, a large amount of loss is generated because a large number of defective elements are formed. That is, it is necessary to detect the occurrence of a defect at an early stage of the processing process, investigate the cause, and perform an improvement operation. However, since the electronic circuit is incomplete during the processing process, an electrical quality inspection cannot be performed. For this reason, it is inspected for defects such as the shape and brightness of the circuit pattern to estimate the possibility of an electrical failure such as a short circuit or disconnection.
[0005]
Regarding the quality control method, Japanese Patent Application Laid-Open No. 5-135068 discloses a method of collating the result of the intermediate inspection with the result of the final inspection and predicting the yield in the final inspection.
[0006]
[Problems to be solved by the invention]
A semiconductor element is formed by laminating many circuit patterns. In recent years, circuit patterns have become multi-layered, and the correlation between the quality data of a single process and the yield, which has been investigated in the past, is becoming unclear. For this reason, it is necessary to calculate the ratio that the quality data for each process contributes to the yield reduction. Further, the process of the mass production line is unstable, and the mode of the generated defect is constantly fluctuating. For this reason, it is necessary to correlate the contribution rate to the yield reduction using the completed wafer and the contribution rate in the processing process currently in progress. However, conventionally, there has been no means for quantitatively grasping the contribution rate to the yield reduction. For this reason, the reference value for determining a process abnormality has been determined by experience.
[0007]
On the other hand, the complexity of patterns in semiconductor elements has increased, and the number of manufacturing processes has increased. As the number of man-hours in the manufacturing process increases, the damage caused when a defect that occurred in the middle of the process is missed increases. However, if the interval of the inspection process is set finely in order to prevent inspection omission, there is a problem that the number of inspection processes increases and the inspection rate in a single process decreases. Moreover, there is a problem that the time required for the inspection becomes long and the process period increases. However, in the conventional semiconductor device manufacturing line, the inspection process and the inspection conditions such as the frequency of performing the inspection are determined based on experience.
[0008]
A first object of the present invention is to provide a means for calculating a ratio at which quality data for each process contributes to yield reduction.
[0009]
The second object of the present invention is to provide means for associating the contribution rate to the yield reduction calculated from the data of the completed wafer with the contribution rate of the processing process currently in progress.
[0010]
A third object of the present invention is to provide means for generating a yield reduction warning by predicting the yield due to the processing process currently in progress from the contribution ratio to the yield reduction.
[0011]
A fourth object of the present invention is to provide a quality control value necessary for achieving a target yield from the yield prediction result.
[0012]
A fifth object of the present invention is to provide means for efficiently performing inspection by changing the inspection frequency in accordance with the contribution rate to the yield reduction.
[0013]
[Means for Solving the Problems]
The semiconductor element manufacturing method of the present invention comprises one or more inspection devices capable of detecting quality data for each processing step in a semiconductor element manufacturing process comprising a plurality of processing steps. Means for detecting a part of quality data for each processing step and accumulating the quality data, and (b) based on the quality data accumulated after the yield of the inspected part in (b) is found. And (c) means for calculating a yield reduction contribution rate for each of the plurality of processing steps of the same wafer for each of the plurality of processing steps and accumulating the yield reduction contribution rate. ) Accumulated yield reduction contribution rate and the quality data detected by means of (a) above are used to predict the yield for the product currently in progress and use the predicted yield information to perform the processing step. It is managed It is an feature.
Hereinafter, the means for realizing the present invention will be described with reference to FIG.
[0014]
Reference numeral 1 denotes a manufacturing apparatus. For example, a film forming apparatus for forming a thin film of a conductor or an insulator, an apparatus for applying a resist, an exposure apparatus for transferring a circuit pattern, a developing apparatus for dissolving the exposure resist, and an etching apparatus for forming a circuit pattern using the resist pattern as a mask A resist removing device for removing the resist, a cleaning device for performing the cleaning, and the like.
[0015]
Reference numeral 2 denotes a probe inspection device. When the circuit pattern is completed, the electrical quality of each element is determined. Even if it is a defective element, if it becomes a non-defective product by switching to a redundant circuit, a part of the circuit is cut and relieved. This relief device is also included in FIG. At the stage where the repair is completed, the final element quality determination is performed, and the yield is determined from the determination result.
[0016]
Reference numeral 3 denotes quality data inspection means. It consists of a plurality of devices with different types of quality data to be detected. In the present invention, quality data is detected by three inspection devices for each process processed in 1 for all or part of the same wafer. The detected quality data is stored in the storage means 4 and is sent to the defect analysis unit 7 at the same time.
[0017]
Reference numeral 4 denotes quality data storage means. Quality data detected by the inspection apparatus 3 and corresponding wafer yield data are accumulated.
[0018]
Reference numeral 5 denotes a means for calculating a contribution rate to yield reduction for each processing step. The quality data stored in the temporary storage means 4 for a certain wafer and the inspection data by the yield inspection of the same wafer are processed, and the contribution rate to the defect yield reduction for each processing step is calculated.
[0019]
Reference numeral 6 denotes a means for accumulating data on the calculated contribution rate to yield reduction.
[0020]
7 is a means for analyzing the defect status of the product currently in progress using the quality data detected in 3 and the contribution rate to the yield reduction accumulated in 6. Specifically, it predicts the yield of products currently in progress. Further, it is determined whether or not an additional inspection is necessary with reference to the yield reduction contribution rate and the number of defects generated for each process, and the inspection frequency is calculated.
[0021]
Reference numeral 8 denotes a yield reduction warning unit that monitors the predicted yield calculated in 7 and generates a warning when it falls below a preset target yield.
[0022]
Reference numeral 9 denotes quality data inspection means for performing additional inspection according to the necessity and frequency of the additional inspection determined in 7. As with the quality data inspection means 3, it is composed of a plurality of devices with different types of quality data to be detected. However, unlike the inspection means 3, it is not necessary to inspect each process processed in 1, and the inspection frequency calculated in 7 is followed. The detected quality data is sent to 7 failure analysis units. As a result, the recovery of the yield reduction is notified to the yield reduction alarm unit 8, or the increase / decrease in the defect occurrence frequency of the process having a large yield reduction contribution rate is notified and fed back to the setting of the inspection frequency.
[0023]
Reference numeral 10 denotes a production line. The flow of the semiconductor wafer processed is shown.
[0024]
Reference numeral 11 denotes a flow of information that conveys the frequency of the additional inspection determined in 7.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
A first specific example will be described with reference to FIG.
[0026]
In this embodiment, the number of foreign matters attached to the semiconductor wafer is used as quality data. According to the technique disclosed in Japanese Patent Application Laid-Open No. 54-101390, foreign matter adhering to a semiconductor wafer is automatically inspected and the number of foreign matters is output.
[0027]
When a wiring is formed on a foreign object, there is a high probability that a defect such as a short circuit or disconnection will occur. However, depending on the size and function of the formed wiring, there are cases where defects are likely to occur and defects are difficult to occur. Therefore, the correlation between the number of foreign substances and the contribution rate to yield reduction is not uniform, and it has been difficult to grasp quantitatively in the past. For this reason, there were two problems described below.
[0028]
The first problem is that there is no means for quantitatively defining the number of foreign matters to be determined as abnormal. Conventionally, the number of foreign objects has been determined empirically.
[0029]
The second problem is that when the same number of foreign substances adheres, a process with a large contribution rate to a yield reduction and a process with a small contribution rate are not clearly distinguished. Essentially, processes that have a large contribution to yield reduction should be intensively inspected. However, in the past, the process and frequency of inspection have been determined empirically.
[0030]
The present invention provides means for solving the above problems by quantitatively grasping the number of foreign substances and the contribution rate to yield reduction.
[0031]
Reference numeral 10 in FIG. 1 indicates the flow of the production wafer. The production wafer is processed by a plurality of processing apparatuses 1 to be completed. The processing apparatus 1 refers to a processing apparatus such as thin film formation, resist coating, photosensitivity, development, etching, and resist removal. When all the processes are completed, the electrical quality is inspected by the probe inspection apparatus 2. As a result, “yield”, which is the ratio of the number of non-defective elements to the number of processed elements, is determined.
[0032]
By the way, it is considered that a large amount of foreign matter is generated in any step. In this case, the wiring formed in the subsequent steps is short-circuited or disconnected, and it is highly likely that an electrical failure will occur. In order to prevent the creation of such defective products, it is necessary to detect the occurrence of foreign matters in an intermediate process before completion to prevent the occurrence of foreign matters. Therefore, the automatic inspection apparatus 3 or 9 inspects the number of foreign matters attached to the wafer.
[0033]
The automatic inspection apparatus 3 is intended to collect quality data for calculating the correlation between the number of foreign objects and the contribution rate of yield reduction. In order to achieve the object, a predetermined wafer is sampled and inspected for each process. The number of foreign substances inspected after each process and the yield of probe inspection of the finished product are sequentially stored in the storage means 4.
[0034]
FIG. 2 shows the contents of the storage means 4 when the wafer n is completed. The accumulating unit 4 accumulates the number of foreign matters and the yield Y of all the processing steps of the wafers 1 to n. For unfinished wafers n + 1 to n + m, only the number of foreign matters in the process in which the process has been completed is accumulated. However, there are p processing steps, and P1 to Pp are names of the processing steps. Further, the number of foreign matters is stored as the foreign matter density according to the following equation.
[0035]
[Expression 1]
D = d / S (Equation 1)
However, D is the density of foreign matter, d is the number of foreign matters, and S is the inspection area.
[0036]
The foreign matter density D and the yield Y of the wafers 1 to n stored in the storage unit 4 are processed in the yield reduction contribution rate calculation unit 5 to calculate the yield reduction contribution rate for each process. According to S.M.Sze's work “VLSI TECHNOLOGY” (McGraw-Hill, 2nd edition (1988), page 621), the following equation is proposed as a yield model.
[0037]
[Expression 2]
Y = exp (-DA) (Equation 2)
However, Y: Yield, D: Defect density, A: Element area. If the yield reduction contribution rate of each process 1-p is defined as X1-Xp here, the following formula can be defined.
[0038]
[Equation 3]

However, Y: Yield, Di: Defect density in step i (i = 1 to p), A: Element area, Xi: Yield reduction contribution rate in step i. The method of calculating the yield reduction contribution rate Xi using the above formula and the accumulated data of FIG. 2 is, for example, “Multivariate analysis for management” by Honda and Shimada (published by Sangyo University College of Industry, ( 1977), pages 34 to 48).
[0039]
FIG. 3 shows a calculation example of the yield reduction contribution rate. FIG. 4A shows the result of calculating the yield reduction contribution rate Xi. In the example shown in the figure, the foreign matter density of n wafers 1 to n is used for evaluation. The wafer to be evaluated needs to be updated every time data is newly accumulated. A yield prediction model is completed by substituting the value of Xi in FIG. The calculated yield reduction contribution rate is stored in the storage means 6 and used by the failure analysis means 7.
[0040]
The defect analysis means 7 uses the yield reduction contribution rate accumulated in the accumulation means 6 and the foreign substance density data after the wafer n currently being processed. As a result, the defect analysis unit 7 can realize the following.
[0041]
First, a means for quantitatively determining an abnormality in quality data is provided. Hereinafter, in FIG. 3, a condition for obtaining the target yield 0.90 or more with the number of processes p being 10 is obtained. When the process yield target value for each of the 10 processes is obtained, it is 0.99. YTi (i = 1 to p) in FIG. 6B is a target yield of each process. The foreign substance density DTi (i = 1 to p) to be the target of each process is obtained by solving the following equation.
[0042]
[Expression 4]
YTi = exp (−DTi · A · Xi) (Equation 4)
However, Xi (i = 1-p) is the contribution rate of the yield fall shown in FIG. FIG. 4C shows the result of solving the above equation. FIG. 6C shows that the foreign matter density DTp-1 needs to be suppressed to 0.0125 or less in order to achieve the process yield YTp-1 (= 0.99) of the process Pp-1. On the other hand, consider examining the process quality level at which the process is currently in progress. For example, it is assumed that the current foreign substance density in each process is as shown in FIG. The values in the figure are the inspection results of the wafer that is currently being processed. For example, the foreign substance density in the process P1 is the inspection result of the wafer (n + m) in FIG. 2, the process P2 is the inspection result of the wafer (n + 2), and the process Pp-1 is the inspection result of the wafer (n + 1). is there. Comparing FIG. 9D and FIG. 9C, it can be seen that the foreign matter density in the process Pp-1 exceeds the target value of 0.0125. FIG. 4E shows the result of calculating the expected yield based on the result of FIG. It can be seen that the process Pp-1 is below 0.99, which is the target yield for each process. For this reason, if the processing is continued without taking measures, the final product yield is expected to be lower than the target value of 0.90. For this reason, the yield reduction warning unit 8 warns that it is necessary to implement measures to prevent foreign matter generation such as cleaning of the manufacturing apparatus for the process Pp-1.
[0043]
The second point that can be realized by the defect analysis unit 7 is to provide a quantitative index of the number of processes to be inspected with priority and the inspection frequency. FIG. 3 (e) shows that the process Pp-1 needs to be inspected mainly because the yield of the process Pp-1 is the lowest. Since the defect rate of the process Pp-1 is 1.0-0.923 = 0.077, and the defect rate of the process Pp is 1.0-0.995 = 0.005, the process Pp-1 It can be said that it is desirable to carry out the inspection at a frequency (0.077 / 0.005) = 15.4 times that of the process Pp. These inspection frequencies 11 are sent to the inspection means 9. The inspection means 9 mainly inspects processes having a low process yield according to the inspection frequency 11. Thus, it is possible to efficiently inspect a process having a high ratio that contributes to yield reduction.
[0044]
As described above, in the first embodiment, based on the foreign substance density detected by the inspection unit 3 and the yield data detected by the probe inspection apparatus, the yield reduction contribution rate is calculated by 5, and the unnecessary analysis unit 7 performs the analysis. As a result, a quantitative method for determining process defects, which has been difficult in the past, is provided, and a warning is issued from the yield reduction warning unit 8, and more efficient inspection is performed by increasing the inspection frequency of important processes. Means can be provided.
[0045]
Next, a second specific example will be described with reference to FIG.
[0046]
In the present embodiment, the quality data includes not only foreign matters but pattern shape abnormalities and uneven brightness. According to the technique disclosed in Japanese Patent Application Laid-Open Nos. Sho 61-151410 and Sho 62-43505, the formed pattern is automatically inspected for abnormally shaped and bright parts, and defects are detected. Can be output. Furthermore, a person can review the defect site with a metal microscope and classify it into a plurality of categories based on features such as the shape, brightness, location, and distribution shape of the defect, thereby obtaining more detailed quality data. Since there are various types of defects detected by the automatic inspection apparatus, the variation in the contribution rate to the yield reduction is large. Therefore, as in the first embodiment, it has conventionally been difficult to quantitatively grasp the contribution rate to the yield reduction. For this reason, there is no means for quantitatively defining the standard of the number of defects to be determined as abnormal, and it has been determined empirically in the past. In addition, a process with a large contribution rate to a yield reduction and a process with a small contribution rate are not clearly distinguished, and the process and frequency to be inspected are determined empirically. In this embodiment, a case will be described in which the present invention is applied by replacing the particle density of the first embodiment with the defect density for each defect category.
[0047]
The automatic inspection apparatus 3 or 9 in FIG. 1 inspects defects such as shape defects and brightness irregularities generated on the wafer surface. A detected defect is reviewed by a human with a metal microscope, and the detected defect is classified on the basis of characteristics such as the shape, brightness, location, and distribution shape of the defect. The classified categories are A, B, and C. For example, it is assumed that A is a foreign substance, B is a pattern short, and C is a pattern break.
[0048]
The automatic inspection apparatus 3 is intended to collect quality data for calculating the correlation between the defect density for each category and the contribution rate of yield reduction. In order to achieve the above object, the sampling inspection for each process using a predetermined wafer as a sample is the same as in the first embodiment. The defect density for each category inspected and the yield of probe inspection of the finished product are sequentially stored in the storage means 4.
[0049]
FIG. 4 shows the contents of the storage means 4 when the wafer n is completed. The accumulation means 4 accumulates the defect density and the yield Y for each of the processing steps categories A, B, and C of the wafers 1 to n. Further, for the unfinished wafers (n + 1) to (n + m), only the defect density of the process in which the process is completed is accumulated.
[0050]
The defect density D and the yield Y of the wafers 1 to n accumulated in the accumulation means 4 are processed in the yield reduction contribution rate calculation unit 5 to calculate the yield reduction contribution rate for each process and defect category. A yield model corresponding to Equation 3 is expressed by the following equation.
[0051]
[Equation 5]
Y = exp (-D1.A.X1A) .exp (-D1.A.X1B) .exp (-D1.A.XIC)... Exp (-Dp.A.XpA) .exp (-Dp.A・ XpB) ・ exp (-Dp ・ A ・ XpC) (Equation 5)
However, Y: Yield, Di: Defect density in step i (i = 1 to p), A: Element area, XiA: Yield reduction contribution rate in category A of step i, etc.
[0052]
FIG. 5 shows a calculation example of the yield reduction contribution rate. FIG. 6A shows the results of calculating yield reduction contribution rates XiA, XiB, and XiC (i = 1 to p). In the example shown in the figure, the defect density of n wafers 1 to n is used for the calculation. A yield prediction model is completed by substituting the values of XiA, XiB, and XiC in FIG. The calculated yield reduction contribution rate is stored in the storage means 6 and used by the failure analysis means 7.
[0053]
The defect analysis means 7 uses the yield reduction contribution rate accumulated in the accumulation means 6 and the defect density data for the wafer n and after that the current process is in progress.
[0054]
Here, a major feature of the second embodiment is that it is possible to calculate a contribution rate to yield reduction for each defect category. There is a large time lag between the inspection time of the wafers 1 to n for which the yield reduction contribution rate is calculated and the wafers (n + 1) to (n + m) currently being processed. For this reason, the content of the defect may change. As the defect size and material change, the contribution rate to the yield reduction changes, so the yield reduction contribution rate of the currently processed wafers (n + 1) to (n + m) can be calculated using the information on the past wafers 1 to n. When evaluated, there is a risk of errors. However, in the data for each defect category, since the size and material of the defects are the same, more accurate evaluation is possible.
[0055]
FIG. 5B shows the defect density of the wafer currently being processed. For example, the defect density in the process p1 is the inspection result of the wafer (n + m) in FIG. 4, the process P2 is the inspection result of the wafer n + 2, and the process Pp is the inspection result of the wafer (n + 1). Of the defect densities in FIG. 5B, the defect density DpA of the category A in the process Pp needs to be managed with the highest accuracy. This is because the yield reduction contribution rate shown in FIG. Therefore, the expected yield for each process and category is calculated using DpA as an unknown and using the data in FIG. The results are shown in FIG. Assuming that the target product yield is 0.90, the unknown y in FIG. 5C is calculated as y = 0.92. This value is lower than the expected yield of other categories, but is a sufficient condition for achieving the target yield and is a reasonable value. That is, it is possible to rationally determine the control value of the process Pp-1 having a particularly high yield reduction contribution rate, and the manufacturing process can be managed at a practical level. The management reference value of the process Pp can be calculated as x = 0.0125 using Equation 4.
[0056]
As described above, in the second embodiment, by managing the defect density for each defect category, quality control can be performed with high accuracy even when the defect size, material, and the like have changed since the yield reduction contribution rate was calculated. By this, providing a quantitative method for determining a process failure, issuing a warning from the yield reduction warning unit 8, and realizing an efficient inspection by increasing the inspection frequency of important processes, etc. It is possible to provide a means to realize with high accuracy, and rational process quality control becomes possible.
[0057]
【The invention's effect】
According to the present invention, it is possible to provide a quantitative method for determining a process defect, which has been difficult in the past, to warn of a decrease in yield, and to increase the inspection frequency of important processes to realize an efficient inspection. Therefore, it is possible to provide means for accurately realizing this, and rational process quality control becomes possible.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram of the present invention and a block diagram of an embodiment.
FIG. 2 is an explanatory diagram of foreign matter density and yield data used in the first embodiment of the present invention.
FIG. 3 is an explanatory diagram of a calculation example and a usage example of a yield reduction contribution rate according to the first embodiment of the present invention.
FIG. 4 is an explanatory diagram of defect density and yield data used in the second embodiment of the present invention.
FIG. 5 is an explanatory diagram of a calculation example and a usage example of a yield reduction contribution rate according to the second embodiment of the present invention.
[Explanation of symbols]
1 ... Manufacturing equipment,
2 ... Probe inspection device,
3. Quality data detection means,
4 ... Quality data and yield data storage unit,
5 ... Yield reduction contribution rate calculation unit,
6 ... Yield reduction contribution rate accumulation unit,
7: Defect analysis part,
8 ... Yield reduction warning section,
9: Quality data detection means,
10 ... Production line,
11: Inspection frequency data.

Claims

In the manufacturing process of a semiconductor element consisting of a plurality of processing steps, it comprises one or more inspection devices capable of detecting quality data for each processing step,
(A) means for detecting quality data of all or part of the same wafer for each processing step, and accumulating the quality data;
(B) After the yield of the part to be inspected in (b) is found, the yield reduction contribution rate for each of the plurality of processing steps of the same wafer is calculated based on the accumulated quality data. Means for calculating the yield reduction contribution rate,
Have
(C) By using the yield reduction contribution rate accumulated in (b) above and the quality data detected by the means in (a) above, the yield related to the product currently in progress is predicted and the predicted yield information. A method for manufacturing a semiconductor device, characterized in that a processing step is managed by using the method.

In claim 1,
A method for manufacturing a semiconductor device, characterized in that a statistical model, particularly a prediction model based on multivariate analysis, is used as means for calculating a yield reduction contribution rate for each processing step.

In claim 1,
The quality data detected in (a) above is classified into a plurality of categories according to the characteristics of the defective part, that is, the characteristics such as shape, brightness, location, and distribution shape.
Calculate yield reduction contribution rate for each category in (b) above,
Using the quality data in (b) above and (b) yield reduction contribution rate that have the same category in (c) above,
A method of manufacturing a semiconductor device, wherein the quality data is processed.

In claim 3 ,
A method of manufacturing a semiconductor device, wherein a predicted yield is calculated on the basis of the processed quality data , and a warning is given for a decrease in yield.

In claim 3 ,
To calculate the expected yield on the basis of the processed quality data, it calculates a control value of quality data for each of the plurality of processing steps to achieve the target yield a preset, the plurality relating to products currently in progress A method of manufacturing a semiconductor device, comprising managing the plurality of processing steps in comparison with quality data for each processing step.

In claim 3 ,
By feeding back the processed quality data to inspection frequency, a method of manufacturing a semiconductor device characterized by determining how often to check for each process step.