JP3753928B2 - プリント回路基板及びそれを用いた電源 - Google Patents
プリント回路基板及びそれを用いた電源 Download PDFInfo
- Publication number
- JP3753928B2 JP3753928B2 JP2000177666A JP2000177666A JP3753928B2 JP 3753928 B2 JP3753928 B2 JP 3753928B2 JP 2000177666 A JP2000177666 A JP 2000177666A JP 2000177666 A JP2000177666 A JP 2000177666A JP 3753928 B2 JP3753928 B2 JP 3753928B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- foil layer
- circuit board
- internal copper
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、パワー回路となる厚肉の内部銅箔層によるトランス巻線を基板内部に備えた回路基板及びそれに電子部品を搭載してなる電源に関する。
【０００２】
【従来の技術】
回路基板に細幅の金属膜を渦巻き状に形成してなるプリントコイルを巻線として利用したトランスは広く知られている。例えば、特開昭６１−１５６８０２号公報には多層回路基板を用い、トランスの１次巻線を回路基板の表面に形成し、２次巻線を内部に形成することが開示されている。また、特開昭６１−１５６８０２号公報には大きな面積をもつ回路基板を使用し、他の電子部品を搭載しても良いと述べている。
【０００３】
【発明が解決しようとする課題】
しかしながら、特開昭６１−１５６８０２号公報は実質的にプリントコイル型トランスの基本的な構造について述べているに過ぎず、この構造のものは電流の比較的小さな電源などに用いることは可能であるが、２次巻線又は１次巻線を数アンペア以上の電流が流れる場合には対応できない。また、特開昭６１−１５６８０２号公報に開示されたものでは、回路基板に表側遮蔽内部銅箔層と裏側遮蔽内部銅箔層とその間に設けられた放熱用内部銅箔層の３層からなる内部銅箔層を備え、スルーホールを利用して電子部品の熱を放熱用内部銅箔層に放熱するものなので、基板内部に配線用の内部銅箔層を有しておらず、制御用配線や検出用配線は勿論のこと、電力用配線も基板表面に形成された表面銅箔層で行わなければならないという欠点がある。また、実開昭５９−１０１４４１号公報のものでは互いに独立した電源用、アース用、配線用の３層の内部銅箔層を有しているので、多層回路基板の厚みが厚くなったり、コストが高くなるという欠点があった。
【０００４】
したがって、この発明は従来に比べて小型で電力容量の大きなプリントコイル型のトランスをもった高密度実装の可能な回路基板、及びオンボード型の電源を提供することを主目的としている。
【０００５】
【課題を解決するための手段】
【０００６】
この発明の請求項１は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は複数の個別の内部銅箔領域からなり、前記第２の内部銅箔層は連続的に形成された広面積部と前記コア穴を中心にほぼ１タ−ン以上の前記トランスの２次巻線を形成する２次巻線部とからなり、前記２次巻線部はその終端部又は両端部が前記スルーホールにより前記第１の内部銅箔層の個別の内部銅箔領域に接続されることを特徴とする回路基板を提供する。
【０００７】
この発明の請求項２は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される２次巻線部と複数の個別の内部銅箔領域とからなり、前記第２の内部銅箔層は連続的に形成された広面積部からなり、前記２次巻線部はその終端部が前記スルーホールにより前記第２の内部銅箔層に接続されることを特徴とする回路基板を提供する。
【０００８】
この発明の請求項３は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は前記中央穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部と複数の個別の内部銅箔領域とからなり、前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部から伸びて前記コア穴を中心に逆方向にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、前記第１と第２の２次巻線部はそれぞれの終端部と相手の始端部を通る前記スルーホールにより互いに直列接続されて、ほぼ２ターン以上の巻数のトランス２次巻線を形成することを特徴とする回路基板を提供する。
【０００９】
この発明の請求項４は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線を形成する渦巻き状の表面銅箔層と、該渦巻き状の表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びて接続される複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部と、複数の個別の内部銅箔領域とからなり、前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部から伸びて前記コア穴を中心に前記第１の巻線部と同方向にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、前記第１と第２の巻線部はそれぞれの終端部と相手の始端部を通る前記スルーホールにより互いに並列接続されて、ほぼ１ターン以上の巻数のトランス２次巻線を形成したことを特徴とする回路基板を提供する。
【００１０】
この発明の請求項５は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線を形成する渦巻き状の表面銅箔層と、該渦巻き状の表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びて接続される複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は複数の個別の内部銅箔領域と、該内部銅箔領域の一つである第１の内部銅箔領域から延びる、前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部とからなり、前記内部銅箔領域は一方の巻線端子を構成し、また前記個別の内部銅箔領域の他の一つである第２の内部銅箔領域が他方の巻線端子の役割を行い、前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部とは分離して形成され、かつ前記コア穴を中心にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、前記第１の巻線部の終端部と前記第２の巻線部の一方の端部は前記スルーホールにより接続され、前記第２の巻線部の他方の端部は前記スルーホールにより前記第２の個別の内部銅箔領域に接続されてほぼ２ターン以上の巻数のトランス２次巻線を形成したことを特徴とする回路基板を提供する。
【００１１】
この発明の請求項６は前記課題を解決するため、請求項１、請求項３ないし請求項５のいずれかにおいて、前記第２の内部銅箔層に形成された２次巻線部は前記広面積部に囲まれていることを特徴とする回路基板を提供するものである。
【００１２】
この発明の請求項７は前記課題を解決するため、請求項１ないし請求項６のいずれかにおいて、前記渦巻き状の表面銅箔層が双方の前記基板表面に形成される場合には、それぞれの前記渦巻き状の表面銅箔層の終端部から他方の前記渦巻き状の表面銅箔層に延びる前記スルーホールにより互いに直列接続されることを特徴とする回路基板を提供する。
【００１３】
この発明の請求項８は前記課題を解決するため、請求項１ないし請求項６のいずれかにおいて、前記渦巻き状の表面銅箔層が双方の前記基板表面に形成される場合には、それぞれの前記渦巻き状の表面銅箔層の終端部から他方の前記渦巻き状の表面銅箔層に延びる前記スルーホールにより互いに並列接続されることを特徴とする回路基板を提供する。
【００１４】
この発明の請求項９は前記課題を解決するため、請求項１ないし請求項８のいずれかにおいて、前記回路基板は、前記渦巻き状の表面銅箔層と前記内部銅箔層の前記第１の巻線部と第２の巻線部の両外側で、かつ前記コア穴を通る直線上にコア用の別の穴を備えたことを回路基板を提供する。
【００１５】
この発明の請求項１０は前記課題を解決するため、請求項９において、前記コア穴及び前記コア用の別の穴にコアのそれぞれの磁脚が挿入され固定されていることを特徴とする回路基板を提供する。
【００１６】
この発明の請求項１１は前記課題を解決するため、請求項１ないし請求項１０のいずれかの回路基板において、前記スルーホールに跨がって前記回路基板上に形成された前記電極パッドに所定の電子部品を接続し、前記第２の内部銅箔層の前記広面積部は安定電位に接続されることを特徴とする電源を提供する。
【００１７】
この発明の請求項１２は前記課題を解決するため、請求項１ないし請求項１０のいずれかの回路基板を用い、前記スルーホールを通して前記第１の内部銅箔層における前記第１の巻線部と前記個別の内部銅箔領域との間に前記電極パッドを介して電子部品が接続されることを特徴とする電源を提供する。
【００１８】
この発明の請求項１３は前記課題を解決するため、請求項１ないし請求項１１のいずれかの回路基板を用い、前記スルーホールを通して前記第１の内部銅箔層の前記個別の内部銅箔部と前記第２の内部銅箔領域との間に前記電極パッドを介して電子部品が接続されることを特徴とする電源を提供する。
【００１９】
この発明の請求項１４は前記課題を解決するため、請求項５の回路基板に整流用ＦＥＴを表面実装してなる同期整流式の電源において、前記整流用ＦＥＴのドレイン電極とソース電極をそれぞれ前記スルーホールを通して前記第１の内部銅箔層における前記第１の個別の内部銅箔領域と前記第２の個別の内部銅箔領域に接続したことを特徴とする電源を提供する。
【００２０】
この発明の請求項１５は前記課題を解決するため、請求項５の回路基板にフリホイーリング用ＦＥＴ又はダイオードを表面実装してなる同期整流式の電源において、前記フリホイーリング用ＦＥＴ又はダイオードを、前記第１の内部銅箔層の第１の個別の内部銅箔領域と前記第２の内部銅箔層の広面積部との間に前記スルーホールを通して接続したことを特徴とする電源を提供する。
【００２２】
【発明の実施の形態及び実施例】
先ず、図１及び図２により本発明の回路基板におけるトランス部の基本的な構造について説明する。この回路基板１は、３枚の個々の基板１Ａと１Ｂと１Ｃを貼り合わせてなる。これら基板１Ａ〜１Ｃは貼り合わされたとき互いに合致する位置にトランスのコア２Ａと２Ｂのそれぞれの磁脚を受け入れるコア穴３Ａ〜３Ｃをそれぞれ有する。基板１Ａは回路基板１の一方の表面になる面に、コアの中央磁脚用のコア穴３Ａを中心に螺旋状に形成された表面銅箔層からなる第１の１次巻線部４Ａを有する。
【００２３】
基板１Ｂはその一方の面に同様にコアの中央磁脚用のコア穴３Ａを中心にほぼ１ターンで形成された第１の２次巻線部５Ａが形成される。第１の２次巻線部５Ａは第１の内部銅箔層５の一部分である。この第１の内部銅箔層５は前記表面銅箔層に比べて厚みが厚く、したがって２次巻線部５Ａの膜厚は１次巻線部４Ａよりも厚く、幅も広くなっているので、大きな電流を流せる。また、第１の２次巻線部５Ａの他に、互いに分離された複数の個別の内部銅箔領域５Ｂ、５Ｃなどを備える。
【００２４】
基板１Ｃには、図示の都合上基板１Ｃと分離して示してあるが実際には回路基板１の他方の面になる面にコアの中央磁脚用のコア穴３Ａを中心にして螺旋状に形成された表面銅箔層からなる第２の１次巻線部７Ａが形成されている。この第２の１次巻線部７Ａは第１の１次巻線部４Ａの巻回方向と逆向きである。また、基板１Ｃの他方の面には基板１Ｂと同様にコアの中央磁脚用のコア穴３Ａを中心に逆向きにほぼ１ターンに形成された第２の内部銅箔層からなる第２の２次巻線部６Ａ及び後述する広面積部６Ｂが形成されており、第２の１次巻線部６Ａは第１の２次巻線部５Ａとは逆方向になっている。ここで、第１と第２の内部銅箔層は図２からもわかるように基板内部の第１と第２のレベル形成されている。
【００２５】
第１の１次巻線部４Ａの終端部は小丸で示された基板１Ａ〜１Ｃのスルーホールａ１を通して第２の１次巻線部７Ａの終端部に結合され、これらは互いに巻き方向が異なるので第１の１次巻線部４Ａと第２の１次巻線部７Ａとは直列接続され、これら１次巻線部は双方の巻線数の和に等しい１次巻線を形成する。また、第１の２次巻線部５Ａの終端部と第２の２次巻線部６Ａの終端部は基板１Ｂと基板１Ｃのスルーホールｂ１を通して直列接続され、これら２次巻線部はほぼ２ターンの２次巻線を形成する。そしてコア穴３Ａ〜３Ｃにコア２Ａ，２Ｂの磁脚を挿入してトランスを構成する。
【００２６】
図２においてトランスの第１の２次巻線部５Ａの根元である始端部は個別の内部銅箔領域５Ｂに接続されており、第２の２次巻線部６Ａの根元である始端部は広面積部６Ｂに接続されている。個別の内部銅箔領域５Ｂ、５Ｃはスルーホール８Ａ、８Ｂにより基板表面に形成された電極パッド９Ａ、９Ｂに接続される。スルーホール８Ａ、８Ｂは同一構造であり、制御信号電流よりも大きな主電流を流すので比較的大きな径の貫通孔の壁面に膜厚の厚い導電膜ａが形成されている。そして貫通孔内には回路基板の材質と比較的特性の似た合成樹脂材料ｂが表面まで充填され、スルーホール８Ａ、８Ｂの上面に跨がって平坦な電極パッド９Ａ、９Ｂを形成し易いようになっている。なお、１０は後述する表面実装型の整流用ダイオードであり、そのアノード電極は電極パッド９Ａに、またカソード電極は電極パッド９Ｂにそれぞれハンダ付けされている。特に、以後詳しくは説明しないが、少なくとも２次側のスルーホールはスルーホール８Ａ、８Ｂとほぼ同一の構造をもち、スルーホールの上面に跨がって平坦な電極パッドが形成されている。
【００２７】
この基本的な例では説明し易いように基板１Ｂに第１の２次巻線部５Ａを形成したが、基板１Ａの裏側面に形成しても良い。このように表面銅箔層、内部銅箔層の形成された基板１Ａ〜１Ｃはコア穴３Ａ〜３Ｃが合致するようにして重ね合わされ貼り合わされる。表面銅箔層の第１、第２の１次巻線部４Ａと７Ａに電気絶縁を施し、コア２Ａと２Ｂの磁脚がコア穴３Ａ〜３Ｃに挿入され固定されてトランス部が完成する。１次巻線、２次巻線の必要な巻数によっては第１、第２の１次巻線部４Ａと７Ａはいずれか一方で良く、また内部銅箔層の第１、第２の２次巻線部５Ａと６Ａも一方であっても良い。
【００２８】
内部銅箔層の第１、第２の２次巻線部５Ａと６Ａを並列接続したい場合には、図３に示すようにそれぞれ１ターンの第１の２次巻線部５Ａの始端部と第２の２次巻線部６Ａの終端部を通るスルーホールｂ１、及び第１の２次巻線部５Ａの終端部と第２の２次巻線部６Ａの始端部を通るスルーホールｂ２により並列接続される。したがって、この構成ではトランス２次巻線は２次巻線部５Ａと６Ａを並列接続した１ターンの巻数からなり、２次側の主電流が大きな低出力電圧のオンボード型の電源に用いるのに適する。なお、電流容量に適した数のスルーホールで必要な箇所の接続を行う。
【００２９】
次に図１の基板１Ｃに相当する基板の好ましい実施例について図４により説明する。基板１の一方の面には、２次巻線部６Ａとこれを囲むように形成された広面積部６Ｂからなる第２の内部銅箔層６が形成されている。２次巻線部６Ａはほぼ１ターンのものであり、中央のコア穴３Ａをほぼ囲むように、かつコア穴３Ｂ、３Ｃとコア穴３Ａの間を通って広面積部６Ｂから延びている。広面積部６Ｂは２次巻線部６Ａの始端部以外では接触しないように、コア穴３Ｂと３Ｃの外側から２次巻線部６Ａを取り囲むように形成されている。図４では２次巻線部６Ａの左側にスルーホールの１例としてトランスの１次側の二つのスルーホールｃ１とｃ２を示し、また２次巻線部６Ａの右側にトランスの２次側の二つのスルーホールｄ１とｄ２だけを示している。１次側の電圧は２次側の電圧よりも高いので、スルーホールｃ１とｃ２と広面積部６Ｂとの間隔はスルーホールｄ１とｄ２と広面積部６Ｂとの間隔よりも大きくなっている。小さな丸印で示されるＩｎは入力側の各端子を示し、Ｏｔは正又は負の出力端子であり、Ｓｔは広面積部６Ｂを接地電位のような安定電位に接続するための端子である。なお、鎖線で示す３ａ〜３ｃはフィルタ用のチョークコイルをトランス同様に組み込む場合のコア穴である。
【００３０】
この実施例の特徴は、従来の場合にはシールド層としてだけ用いていたベタの広面積部に代えて、その一部分にトランスの２次巻線部６Ａを形成しているところにあり、これにより広面積部６Ｂと一体的に形成されたトランスの２次巻線部を得ることができ、さらに広面積部６Ｂを安定電位に接続すればシールド作用は従来通り得られると同時に、電位の安定側の主回路導体として用いることができるところにある。なお、前記実施例と同様に、ａ１は内部銅箔層の形成されていない部分に設けられたスルーホールであって、前記１次巻線部同士、あるいは１次巻線部を他方の表面の入力端子に接続するためのものであり、また、２次巻線部６Ａの終端部に形成されたスルーホールｂ１は、第１の内部銅箔層の一部に形成された他の２次巻線部、あるいは２次巻線部６Ａを別の内部基板の２次側端子に接続するためのものである。
【００３１】
次に図５によりトランスＴｒの２ターンの２次巻線がセンタタップ構成になっている実施例を説明する。１次巻線側は前述のようなものなので説明を省く。同図（Ａ）に示す一方の巻線端Ｘは、同図（Ｂ）に示す第１の内部基板１Ｂに形成された個別の内部銅箔領域５Ｂからなり、他方の巻線端Ｙは、基板１Ｂに内部銅箔領域５Ｂとは分離された個別の内部銅箔領域５Ｄで形成される。中間タップＹは第２の内部基板１Ｃに形成された広面積部６Ｂがその役割を果たす。内部銅箔領域５Ｂから延びる第１の２次巻線部５Ａの終端部は、スルーホールｂ１により広面積部６Ｂから延びる第２の２次巻線部６Ａの始端部に接続される。そして、第２の２次巻線部６Ａの終端部はスルーホールｂ２により基板１Ｂ面の内部銅箔領域５Ｄに接続される。このようなセンタタップ構成になっている２次巻線にダイオードを接続して両波整流回路を構成する場合には、図２に示すように内部銅箔領域５Ｂと５Ｃ間に第１のダイオードを接続し、図示していないスルーホールと第２のダイオードを介して内部銅箔領域５Ｃと５Ｄ間を接続すれば良い。
【００３２】
次に、２次巻線がほぼ２ターンで２次捲線の両端が第１の内部銅箔層５の二つの個別の内部銅箔領域５Ｂ、６Ｂに接続される実施例について、図６により説明する。第１の２次巻線部５Ａは内部銅箔領域５Ｂから延びて前述のようなパターンで基板１Ｂ上に形成され、内部銅箔領域５Ｂは第１の巻線端子Ｔｒ１の働きも行う。基板１Ｂ上には内部銅箔領域５Ｂとは分離された個別の内部銅箔領域５Ｃが同一平面に形成され、これは第２の巻線端子Ｔｒ２の働きを行う。基板１Ｃには広面積部６Ｂとは分離されて第２の２次巻線部６Ａが形成される。そして、第１の２次巻線部５Ａの終端部と第２の２次巻線部６Ａの一端部はスルーホールｂ１により接続され、第２の２次巻線部６Ａの他端部はスルーホールｂ２により第１の内部銅箔層５の内部銅箔領域５Ｃに接続される。したがって、第１の２次巻線部５Ａと第２の２次巻線部６Ａは直列接続され、ほぼ２ターンのトランス２次巻線を構成する。なお、他の構成については前述と同様であるので説明を省略する。
【００３３】
次に、第１の実施例のようなトランス構造を備える回路基板を用いたオンボード型の電源の１実施例について、図７及び図８により説明する。先ず、オンボード型の電源の一般的な回路構成を図７により説明する。ここで、オンボード型の電源とは、表面実装用電子部品又はリード線を有する電子部品などを回路基板に搭載して主回路配線の一方が安定な電位にある電源機能部を有する電源をいう。また、主回路素子とは下記の主回路配線間に接続される電子部品をいう。トランスＴｒの１次巻線Ｎ１側には、商用交流電源ＡＣ、その交流電圧を整流する整流回路ＲＥ、直流電圧を所定の周波数、例えば２００ｋＨｚの高周波交流電圧に変換する高周波インバータ回路ＩＮが接続されている。トランスＴｒはその１次巻線Ｎ１に印加される電圧を降圧して２次巻線Ｎ２に所定の低い電圧を発生させる降圧トランスであり、２次巻線Ｎ２の巻数は１次巻線Ｎ１よりも少なく、例えば１ターンから数ターンである。したがって、１次巻線Ｎ１よりも２次巻線Ｎ２を流れる電流は大きい。
【００３４】
トランスＴｒの２次巻線Ｎ２の一方の端子には、主回路配線Ｕ１、整流用ダイオードＤ１、主回路配線Ｕ２、出力フィルタ用のインダクタＬ、主回路配線Ｕ３、及び一方の出力端子ＯＵＴ１が直列接続されている。また、トランスＴの２次巻線Ｎ２の他方の端子と他方の出力端子ＯＵＴ２との間には、接地電位のような安定な低電位に接続された主回路配線Ｕ４が接続されている。また、主回路配線Ｕ２と主回路配線Ｕ４との間にはフリーホイーリングダイオードＤ２が接続され、主回路配線Ｕ３と主回路配線Ｕ４との間には互いに並列の出力フィルタ用のキャパシタＣ１が接続されている。
【００３５】
この構成のオンボード型の電源は、図８に示すような回路基板１の一方の面又は双方の面に電子部品が搭載される。この電力用の回路基板１は、主回路配線Ｕ１〜Ｕ３及び他方の主回路配線Ｕ４が回路基板１の内部に形成されると共に、主回路配線Ｕ１〜Ｕ３を形成する第１の内部銅箔層５（一点鎖線で示す）は回路基板１内の第１のレベルにあり、主回路配線Ｕ４を形成する第２の内部銅箔層６（鎖線で示す）は第１のレベルとは異なる第２のレベルにある。第１の内部銅箔層５は前述したように第１の巻線部５Ａの他に複数の個別の内部銅箔領域５Ｂ、５Ｃなどからなる。第２の内部銅箔層６は図４に示したパターンとほぼ同じようなパターンで形成され、安定な低電位に接続される。なお、トランスＴｒの構造は図１ないし図４の実施例で説明したような構造をもつので、この実施例では詳述するのを省く。
【００３６】
このような回路基板１を使用した本発明のオンボード型の電源の第１の特徴は、所定の電力用の主回路素子の各電極がスルーホール及び電極パッドを介してほぼ最短距離で第１又は第２の内部銅箔層５、６に接続され、第２の内部銅箔層６の広面積部６Ｂは一方の主回路配線となると共に、接地電位のような安定な低電位に接続されてシールド層の作用も行うところにある。第２の特徴は、所定の主回路素子はスル−ホール及び電極パッドを介して、第１の内部銅箔層５の個別の内部銅箔領域間、第１の内部銅箔層５の個別の内部銅箔領域と第２の内部銅箔層６との間に接続されるところにある。
【００３７】
次に、オンボード型の電源の２次側の配置及び構造について説明する。図９、図１０、図１１はそれぞれ図８におけるＸ−Ｘ’、Ｙ１−Ｙ１’、Ｙ２−Ｙ２’での切断面を示している。第１、第２の内部銅箔層５、６は主回路電流を担持することができる厚みと幅を有し、その厚みは回路基板１の表面に形成されている通常の回路パターン層４、７よりもかなり厚く、数十μｍ以上、好ましくは５０μｍ以上である。なお、後述するスルーホールＴ１〜Ｔ１０は図２のスルーホール８Ａ、８Ｂと同様な構造のものである。
【００３８】
トランスＴｒの２次巻線の一方の端子Ｔｒ１は前述のように第２の内部銅箔層６の広面積部６Ｂ（主回路配線Ｕ４に相当する）に一体的に接続されており、その他方の端子Ｔｒ２は第１の内部銅箔層５の個別の内部銅箔領域５Ｂ（主回路配線Ｕ１に相当する）に一体的に接続されており、２次巻線の接続工程は不要である。ダイオードＤ１のアノードはスルーホールＴ１を通して内部銅箔領域５Ｂ（Ｕ１）に接続され、そのカソードはスルーホールＴ２を通して第１の内部銅箔層５の個別の内部銅箔領域５Ｃ（主回路配線Ｕ２に相当する）に接続される。ここでスルーホールＴ１とＴ２との間の間隔はダイオードＤ１のアノード電極とカソード電極間の間隔にほぼ等しい。
【００３９】
次に、ダイオードＤ２のカソードはスルーホールＴ３を通して内部銅箔領域５Ｃ（Ｕ２）に接続され、そのアノードはスルーホールＴ４を通して第２の内部銅箔層６の広面積部６Ｂ（Ｕ４）に接続される。スルーホールＴ３とＴ４との間の間隔はダイオードＤ１のアノード電極とカソード電極間の間隔にほぼ等しい。インダクタＬの一方の電極Ｌ１はスルーホールＴ５を通して内部銅箔領域５Ｃ（Ｕ２）に接続され、その他方の電極Ｌ２はスルーホールＴ６を通して第１の内部銅箔層５の個別の内部銅箔領域５Ｄ（Ｕ３）に接続される。スルーホールＴ５とＴ６との間の間隔はインダクタＬの双方の電極間の間隔にほぼ等しい。キャパシタＣ１の一方の電極はスルーホールＴ７を通して第２の内部銅箔層６の広面積部６Ｂ（Ｕ４）に接続され、その他方の電極はスルーホールＴ８を通して内部銅箔領域５Ｄ（Ｕ３）に接続される。これらスルーホール間の間隔もコンデンサＣ１の両電極間の間隔にほぼ等しい。出力端子ＯＵＴ１は内部銅箔領域５Ｄ（Ｕ３）に接続され、出力端子ＯＵＴ２は第２の内部銅箔層６の広面積部６Ｂ（Ｕ４）に接続される。
【００４０】
ここで、スルーホールＴ１、Ｔ２、Ｔ３、Ｔ５、Ｔ６、Ｔ８は第１の内部銅箔層５の対応する内部銅箔領域まで延びて電気的に結合され、またスルーホールＴ４、Ｔ７は途中で第２の内部銅箔層６の広面積部６Ｂに電気的に結合されて回路基板１の裏面まで延びている。このように各電力用の主回路素子の電極は、電極間間隔とほぼ等しい間隔で設けられたスルーホール、つまり各電極の位置に形成されたスルーホールにより最短距離で内部銅箔領域に接続されるので、高密度実装化を可能にするだけでなく、電気抵抗の低減による電力損失及び配線によるストレイキャパシタンス、浮遊インダクタンスを低減できる。
【００４１】
次に、同期整流方式のオンボード型電源の実施例について説明ずる。図１２は同期整流回路の基本的な回路例であり、同図（Ａ）に示す同期整流部Ｒｅは、トランスＴｒの２次巻線の端子Ｔｒ１、Ｔｒ２、整流用ＦＥＴ１、フリーホイーリング機能を行うＦＥＴ２、それらＦＥＴのゲートに接続された駆動回路Ｚ１、Ｚ２からなる。同期整流部Ｒｅの出力側にインダクタＬとコンデンサＣとからなる出力フィルタが接続される。その構成配置は同図（Ｂ）のようになる。同期整流回路に用いるトランスの２次巻線部の構成は図６に示したようなものであり、１次巻線側も前述と同様なものであるので説明を省略する。
【００４２】
トランスＴｒの２次巻線の一方の端子Ｔｒ１は内部銅箔層５の個別の内部銅箔領域５Ｂ（主回路配線Ｕ５に相当する）に一体的に接続されており、その他方の端子Ｔｒ２は内部銅箔層５の個別の内部銅箔領域５Ｃ（主回路配線Ｕ６に相当する）に一体的に接続されており、２次巻線の接続工程は不要である。図において、前述と同様にこの回路基板１は、主回路配線Ｕ５〜Ｕ７及び他方の主回路配線Ｕ８が回路基板１の内部に形成され、回路基板１内において主回路配線Ｕ５〜Ｕ７を形成する第１の内部銅箔層５は回路基板１内の第１のレベルにあり、主回路配線Ｕ８を形成する第２の内部銅箔層６の広面積部６Ｂは第１のレベルとは異なる第２のレベルにある。第１の内部銅箔層５は複数の個別の内部銅箔領域５Ｂ〜５Ｄからなる。第２の内部銅箔層６は第２の２次巻線部６Ａと回路基板１の広い範囲に一面に、つまりベタで形成され、安定な低電位に接続されてシールド導体の作用も行う広面積部６Ｂとで構成される。
【００４３】
整流用ＦＥＴ１のドレイン電極はスルーホールＴ１を通して第１の内部銅箔層５の内部銅箔領域５Ｃ（Ｕ６）に接続され、そのソース電極はスルーホールＴ２を通して第２の内部銅箔層６の広面積部６Ｂ（主回路配線Ｕ８に相当する）に接続される。一方、ＦＥＴ２のドレイン電極はスルーホールＴ３を通して第１の内部銅箔層２の内部銅箔領域５Ｂ（Ｕ５）に接続され、そのソース電極はスルーホールＴ４を通して第２の内部銅箔層３の広面積部６Ｂ（Ｕ８）に接続される。
【００４４】
鎖線２重丸で示される整流用ＦＥＴ１のゲート電極は、通常の表面実装の場合と同様に回路基板１表面の表面銅箔層７ａに接続され、駆動回路Ｚ１の一方の電極も表面銅箔層７ａに接続される。駆動回路Ｚ１の他方の電極はスルーホールＴ５を通して第１の内部銅箔層５の内部銅箔領域５Ｂ（Ｕ５）に接続される。鎖線２重丸で示されるＦＥＴ２のゲート電極は、通常の表面実装の場合と同様に回路基板１表面の表面銅箔層７ｂに接続され、駆動回路Ｚ２の一方の電極も表面銅箔層７ｂに接続される。駆動回路Ｚ２の他方の電極はスルーホールＴ６を通して第１の内部銅箔層５の個別の内部銅箔領域５Ｃ（Ｕ６）に接続される。また、インダクタＬの双方の電極はスルーホールＴ７、Ｔ８を通して第１の内部銅箔層５の内部銅箔領域５Ｂ（Ｕ５）、５Ｄ（主回路配線Ｕ７に相当する）それぞれに接続される。コンデンサＣの双方の電極はスルーホールＴ９、Ｔ１０を通して第１の内部銅箔層５の内部銅箔領域５Ｄ（Ｕ７）、第２の内部銅箔層６の広面積部６Ｂ（Ｕ８）にそれぞれ接続される。なお、以上の実施例では各２次巻線部の巻数を１ターンにしたが、２ターン又は３ターンなど複数巻数にしても勿論よい。
【００４５】
なお、以上述べた実施例では内部銅箔層を２層のものとして説明したが、２次巻線の巻数が更に多い場合で、電流容量及びコアの大きさの関係から２層の内部銅箔層では必要な巻線を形成できないときには、前述と同様な２次巻線部を有する必要なだけ内部銅箔層を更に増やせば良い。また、本発明によるトランス構造は前記実施例に限らす通常の種々の回路構成の整流回路やインバータ回路などに適用できることは言うまでもない。また、この発明の大きな効果として、表面実装される電子部品、少なくとも電流容量の大きな電子部品の電極をスルーホールを通して最短で内部銅箔層に接続できるので、実装密度を大幅に向上でき、電源の小型化と電力損失の低減を達成できること、さらに多くの又はほとんどの電子部品の電極をスルーホールを通して最短で内部銅箔層に接続できる可能性があげられる。
【００４６】
【発明の効果】
以上述べたように、本発明回路基板は、電圧の変動する側の複数の主回路配線を回路基板内の第１のレベルにある第１の内部銅箔層の複数の内部銅箔領域で形成し、他方の安定電位にある主回路配線を回路基板内の第２のレベルにあるシールド導体の作用も行う第２の内部銅箔層で形成し、第１と第２の内部銅箔層の双方又はいずれか一方に２次巻線部を形成し、スルーホールで接続しているので、トランス部の２次巻線のハンダ付けによる接続工程が不要で、電力容量の大きい小型のトランス部を有する回路基板を得ることができる。また、トランス部の２次巻線の接続部が無いため高密度実装が可能で、回路配線によるストレイキャパシタンスや浮遊インダクタンスの悪影響を小さくできるなど、実用上の効果は大きい。この回路基板を用いれば各スルーホールを通して電力用電子部品の主電極から最短で前記第１の内部銅箔層又は第２の内部銅箔層に接続できると共にハンダ付け部を最少にできるで、オンボード型の電源をより一層小型化できると同時に、回路の電気抵抗を小さくすることができる。
【図面の簡単な説明】
【図１】 本発明に係る回路基板のトランス部の基本構造を示す図である。
【図２】 本発明の回路基板の一実施例を説明するための配置図である。
【図３】 本発明の回路基板のトランス部の２次巻線部の一実施例を説明するための図である。
【図４】 本発明に用いられる内部基板の好ましい１例を示す図である。
【図５】 本発明の回路基板のトランス部の２次巻線部の一実施例を説明するための図である。
【図６】 本発明の回路基板のトランス部の２次巻線部の別の一実施例を説明するための図である。
【図７】 電源回路の回路構成の１例を示す図である。
【図８】 本発明の電源装置の実装構造の１実施例を示す図である。
【図９】 図７の一部断面を示す図である。
【図１０】 図７の他の一部断面を示す図である。
【図１１】 図７の他の一部断面を示す図である。
【図１２】 本発明の電源装置の一実施例を説明するための図である。
【符号の説明】
１・・回路基板 ２・・第１の内部銅箔層
２Ａ，２Ｂ・・トランスのコア ３Ａ−３Ｂ・・コア用の穴
４Ａ・・第１の１次巻線部 ５Ａ・・第１の２次巻線部
６Ａ・・第２の２次巻線部 ７Ａ・・第２の１次巻線部
８Ａ，８Ｂ・・スルーホール ９Ａ，９Ｂ・・電極パッド
ａ１，ｂ１，ｂ２，ｃ１，ｃ２，ｄ１，ｄ２，Ｔ１−Ｔ１０・・スルーホール
Ｃ・・コンデンサ Ｌ・・インダクタ
Ｔｒ・・トランス
【産業上の利用分野】
この発明は、パワー回路となる厚肉の内部銅箔層によるトランス巻線を基板内部に備えた回路基板及びそれに電子部品を搭載してなる電源に関する。
【０００２】
【従来の技術】
回路基板に細幅の金属膜を渦巻き状に形成してなるプリントコイルを巻線として利用したトランスは広く知られている。例えば、特開昭６１−１５６８０２号公報には多層回路基板を用い、トランスの１次巻線を回路基板の表面に形成し、２次巻線を内部に形成することが開示されている。また、特開昭６１−１５６８０２号公報には大きな面積をもつ回路基板を使用し、他の電子部品を搭載しても良いと述べている。
【０００３】
【発明が解決しようとする課題】
しかしながら、特開昭６１−１５６８０２号公報は実質的にプリントコイル型トランスの基本的な構造について述べているに過ぎず、この構造のものは電流の比較的小さな電源などに用いることは可能であるが、２次巻線又は１次巻線を数アンペア以上の電流が流れる場合には対応できない。また、特開昭６１−１５６８０２号公報に開示されたものでは、回路基板に表側遮蔽内部銅箔層と裏側遮蔽内部銅箔層とその間に設けられた放熱用内部銅箔層の３層からなる内部銅箔層を備え、スルーホールを利用して電子部品の熱を放熱用内部銅箔層に放熱するものなので、基板内部に配線用の内部銅箔層を有しておらず、制御用配線や検出用配線は勿論のこと、電力用配線も基板表面に形成された表面銅箔層で行わなければならないという欠点がある。また、実開昭５９−１０１４４１号公報のものでは互いに独立した電源用、アース用、配線用の３層の内部銅箔層を有しているので、多層回路基板の厚みが厚くなったり、コストが高くなるという欠点があった。
【０００４】
したがって、この発明は従来に比べて小型で電力容量の大きなプリントコイル型のトランスをもった高密度実装の可能な回路基板、及びオンボード型の電源を提供することを主目的としている。
【０００５】
【課題を解決するための手段】
【０００６】
この発明の請求項１は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は複数の個別の内部銅箔領域からなり、前記第２の内部銅箔層は連続的に形成された広面積部と前記コア穴を中心にほぼ１タ−ン以上の前記トランスの２次巻線を形成する２次巻線部とからなり、前記２次巻線部はその終端部又は両端部が前記スルーホールにより前記第１の内部銅箔層の個別の内部銅箔領域に接続されることを特徴とする回路基板を提供する。
【０００７】
この発明の請求項２は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される２次巻線部と複数の個別の内部銅箔領域とからなり、前記第２の内部銅箔層は連続的に形成された広面積部からなり、前記２次巻線部はその終端部が前記スルーホールにより前記第２の内部銅箔層に接続されることを特徴とする回路基板を提供する。
【０００８】
この発明の請求項３は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は前記中央穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部と複数の個別の内部銅箔領域とからなり、前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部から伸びて前記コア穴を中心に逆方向にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、前記第１と第２の２次巻線部はそれぞれの終端部と相手の始端部を通る前記スルーホールにより互いに直列接続されて、ほぼ２ターン以上の巻数のトランス２次巻線を形成することを特徴とする回路基板を提供する。
【０００９】
この発明の請求項４は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線を形成する渦巻き状の表面銅箔層と、該渦巻き状の表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びて接続される複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部と、複数の個別の内部銅箔領域とからなり、前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部から伸びて前記コア穴を中心に前記第１の巻線部と同方向にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、前記第１と第２の巻線部はそれぞれの終端部と相手の始端部を通る前記スルーホールにより互いに並列接続されて、ほぼ１ターン以上の巻数のトランス２次巻線を形成したことを特徴とする回路基板を提供する。
【００１０】
この発明の請求項５は前記課題を解決するため、回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線を形成する渦巻き状の表面銅箔層と、該渦巻き状の表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びて接続される複数のスルーホールとを備えた回路基板であって、前記第１の内部銅箔層は複数の個別の内部銅箔領域と、該内部銅箔領域の一つである第１の内部銅箔領域から延びる、前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部とからなり、前記内部銅箔領域は一方の巻線端子を構成し、また前記個別の内部銅箔領域の他の一つである第２の内部銅箔領域が他方の巻線端子の役割を行い、前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部とは分離して形成され、かつ前記コア穴を中心にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、前記第１の巻線部の終端部と前記第２の巻線部の一方の端部は前記スルーホールにより接続され、前記第２の巻線部の他方の端部は前記スルーホールにより前記第２の個別の内部銅箔領域に接続されてほぼ２ターン以上の巻数のトランス２次巻線を形成したことを特徴とする回路基板を提供する。
【００１１】
この発明の請求項６は前記課題を解決するため、請求項１、請求項３ないし請求項５のいずれかにおいて、前記第２の内部銅箔層に形成された２次巻線部は前記広面積部に囲まれていることを特徴とする回路基板を提供するものである。
【００１２】
この発明の請求項７は前記課題を解決するため、請求項１ないし請求項６のいずれかにおいて、前記渦巻き状の表面銅箔層が双方の前記基板表面に形成される場合には、それぞれの前記渦巻き状の表面銅箔層の終端部から他方の前記渦巻き状の表面銅箔層に延びる前記スルーホールにより互いに直列接続されることを特徴とする回路基板を提供する。
【００１３】
この発明の請求項８は前記課題を解決するため、請求項１ないし請求項６のいずれかにおいて、前記渦巻き状の表面銅箔層が双方の前記基板表面に形成される場合には、それぞれの前記渦巻き状の表面銅箔層の終端部から他方の前記渦巻き状の表面銅箔層に延びる前記スルーホールにより互いに並列接続されることを特徴とする回路基板を提供する。
【００１４】
この発明の請求項９は前記課題を解決するため、請求項１ないし請求項８のいずれかにおいて、前記回路基板は、前記渦巻き状の表面銅箔層と前記内部銅箔層の前記第１の巻線部と第２の巻線部の両外側で、かつ前記コア穴を通る直線上にコア用の別の穴を備えたことを回路基板を提供する。
【００１５】
この発明の請求項１０は前記課題を解決するため、請求項９において、前記コア穴及び前記コア用の別の穴にコアのそれぞれの磁脚が挿入され固定されていることを特徴とする回路基板を提供する。
【００１６】
この発明の請求項１１は前記課題を解決するため、請求項１ないし請求項１０のいずれかの回路基板において、前記スルーホールに跨がって前記回路基板上に形成された前記電極パッドに所定の電子部品を接続し、前記第２の内部銅箔層の前記広面積部は安定電位に接続されることを特徴とする電源を提供する。
【００１７】
この発明の請求項１２は前記課題を解決するため、請求項１ないし請求項１０のいずれかの回路基板を用い、前記スルーホールを通して前記第１の内部銅箔層における前記第１の巻線部と前記個別の内部銅箔領域との間に前記電極パッドを介して電子部品が接続されることを特徴とする電源を提供する。
【００１８】
この発明の請求項１３は前記課題を解決するため、請求項１ないし請求項１１のいずれかの回路基板を用い、前記スルーホールを通して前記第１の内部銅箔層の前記個別の内部銅箔部と前記第２の内部銅箔領域との間に前記電極パッドを介して電子部品が接続されることを特徴とする電源を提供する。
【００１９】
この発明の請求項１４は前記課題を解決するため、請求項５の回路基板に整流用ＦＥＴを表面実装してなる同期整流式の電源において、前記整流用ＦＥＴのドレイン電極とソース電極をそれぞれ前記スルーホールを通して前記第１の内部銅箔層における前記第１の個別の内部銅箔領域と前記第２の個別の内部銅箔領域に接続したことを特徴とする電源を提供する。
【００２０】
この発明の請求項１５は前記課題を解決するため、請求項５の回路基板にフリホイーリング用ＦＥＴ又はダイオードを表面実装してなる同期整流式の電源において、前記フリホイーリング用ＦＥＴ又はダイオードを、前記第１の内部銅箔層の第１の個別の内部銅箔領域と前記第２の内部銅箔層の広面積部との間に前記スルーホールを通して接続したことを特徴とする電源を提供する。
【００２２】
【発明の実施の形態及び実施例】
先ず、図１及び図２により本発明の回路基板におけるトランス部の基本的な構造について説明する。この回路基板１は、３枚の個々の基板１Ａと１Ｂと１Ｃを貼り合わせてなる。これら基板１Ａ〜１Ｃは貼り合わされたとき互いに合致する位置にトランスのコア２Ａと２Ｂのそれぞれの磁脚を受け入れるコア穴３Ａ〜３Ｃをそれぞれ有する。基板１Ａは回路基板１の一方の表面になる面に、コアの中央磁脚用のコア穴３Ａを中心に螺旋状に形成された表面銅箔層からなる第１の１次巻線部４Ａを有する。
【００２３】
基板１Ｂはその一方の面に同様にコアの中央磁脚用のコア穴３Ａを中心にほぼ１ターンで形成された第１の２次巻線部５Ａが形成される。第１の２次巻線部５Ａは第１の内部銅箔層５の一部分である。この第１の内部銅箔層５は前記表面銅箔層に比べて厚みが厚く、したがって２次巻線部５Ａの膜厚は１次巻線部４Ａよりも厚く、幅も広くなっているので、大きな電流を流せる。また、第１の２次巻線部５Ａの他に、互いに分離された複数の個別の内部銅箔領域５Ｂ、５Ｃなどを備える。
【００２４】
基板１Ｃには、図示の都合上基板１Ｃと分離して示してあるが実際には回路基板１の他方の面になる面にコアの中央磁脚用のコア穴３Ａを中心にして螺旋状に形成された表面銅箔層からなる第２の１次巻線部７Ａが形成されている。この第２の１次巻線部７Ａは第１の１次巻線部４Ａの巻回方向と逆向きである。また、基板１Ｃの他方の面には基板１Ｂと同様にコアの中央磁脚用のコア穴３Ａを中心に逆向きにほぼ１ターンに形成された第２の内部銅箔層からなる第２の２次巻線部６Ａ及び後述する広面積部６Ｂが形成されており、第２の１次巻線部６Ａは第１の２次巻線部５Ａとは逆方向になっている。ここで、第１と第２の内部銅箔層は図２からもわかるように基板内部の第１と第２のレベル形成されている。
【００２５】
第１の１次巻線部４Ａの終端部は小丸で示された基板１Ａ〜１Ｃのスルーホールａ１を通して第２の１次巻線部７Ａの終端部に結合され、これらは互いに巻き方向が異なるので第１の１次巻線部４Ａと第２の１次巻線部７Ａとは直列接続され、これら１次巻線部は双方の巻線数の和に等しい１次巻線を形成する。また、第１の２次巻線部５Ａの終端部と第２の２次巻線部６Ａの終端部は基板１Ｂと基板１Ｃのスルーホールｂ１を通して直列接続され、これら２次巻線部はほぼ２ターンの２次巻線を形成する。そしてコア穴３Ａ〜３Ｃにコア２Ａ，２Ｂの磁脚を挿入してトランスを構成する。
【００２６】
図２においてトランスの第１の２次巻線部５Ａの根元である始端部は個別の内部銅箔領域５Ｂに接続されており、第２の２次巻線部６Ａの根元である始端部は広面積部６Ｂに接続されている。個別の内部銅箔領域５Ｂ、５Ｃはスルーホール８Ａ、８Ｂにより基板表面に形成された電極パッド９Ａ、９Ｂに接続される。スルーホール８Ａ、８Ｂは同一構造であり、制御信号電流よりも大きな主電流を流すので比較的大きな径の貫通孔の壁面に膜厚の厚い導電膜ａが形成されている。そして貫通孔内には回路基板の材質と比較的特性の似た合成樹脂材料ｂが表面まで充填され、スルーホール８Ａ、８Ｂの上面に跨がって平坦な電極パッド９Ａ、９Ｂを形成し易いようになっている。なお、１０は後述する表面実装型の整流用ダイオードであり、そのアノード電極は電極パッド９Ａに、またカソード電極は電極パッド９Ｂにそれぞれハンダ付けされている。特に、以後詳しくは説明しないが、少なくとも２次側のスルーホールはスルーホール８Ａ、８Ｂとほぼ同一の構造をもち、スルーホールの上面に跨がって平坦な電極パッドが形成されている。
【００２７】
この基本的な例では説明し易いように基板１Ｂに第１の２次巻線部５Ａを形成したが、基板１Ａの裏側面に形成しても良い。このように表面銅箔層、内部銅箔層の形成された基板１Ａ〜１Ｃはコア穴３Ａ〜３Ｃが合致するようにして重ね合わされ貼り合わされる。表面銅箔層の第１、第２の１次巻線部４Ａと７Ａに電気絶縁を施し、コア２Ａと２Ｂの磁脚がコア穴３Ａ〜３Ｃに挿入され固定されてトランス部が完成する。１次巻線、２次巻線の必要な巻数によっては第１、第２の１次巻線部４Ａと７Ａはいずれか一方で良く、また内部銅箔層の第１、第２の２次巻線部５Ａと６Ａも一方であっても良い。
【００２８】
内部銅箔層の第１、第２の２次巻線部５Ａと６Ａを並列接続したい場合には、図３に示すようにそれぞれ１ターンの第１の２次巻線部５Ａの始端部と第２の２次巻線部６Ａの終端部を通るスルーホールｂ１、及び第１の２次巻線部５Ａの終端部と第２の２次巻線部６Ａの始端部を通るスルーホールｂ２により並列接続される。したがって、この構成ではトランス２次巻線は２次巻線部５Ａと６Ａを並列接続した１ターンの巻数からなり、２次側の主電流が大きな低出力電圧のオンボード型の電源に用いるのに適する。なお、電流容量に適した数のスルーホールで必要な箇所の接続を行う。
【００２９】
次に図１の基板１Ｃに相当する基板の好ましい実施例について図４により説明する。基板１の一方の面には、２次巻線部６Ａとこれを囲むように形成された広面積部６Ｂからなる第２の内部銅箔層６が形成されている。２次巻線部６Ａはほぼ１ターンのものであり、中央のコア穴３Ａをほぼ囲むように、かつコア穴３Ｂ、３Ｃとコア穴３Ａの間を通って広面積部６Ｂから延びている。広面積部６Ｂは２次巻線部６Ａの始端部以外では接触しないように、コア穴３Ｂと３Ｃの外側から２次巻線部６Ａを取り囲むように形成されている。図４では２次巻線部６Ａの左側にスルーホールの１例としてトランスの１次側の二つのスルーホールｃ１とｃ２を示し、また２次巻線部６Ａの右側にトランスの２次側の二つのスルーホールｄ１とｄ２だけを示している。１次側の電圧は２次側の電圧よりも高いので、スルーホールｃ１とｃ２と広面積部６Ｂとの間隔はスルーホールｄ１とｄ２と広面積部６Ｂとの間隔よりも大きくなっている。小さな丸印で示されるＩｎは入力側の各端子を示し、Ｏｔは正又は負の出力端子であり、Ｓｔは広面積部６Ｂを接地電位のような安定電位に接続するための端子である。なお、鎖線で示す３ａ〜３ｃはフィルタ用のチョークコイルをトランス同様に組み込む場合のコア穴である。
【００３０】
この実施例の特徴は、従来の場合にはシールド層としてだけ用いていたベタの広面積部に代えて、その一部分にトランスの２次巻線部６Ａを形成しているところにあり、これにより広面積部６Ｂと一体的に形成されたトランスの２次巻線部を得ることができ、さらに広面積部６Ｂを安定電位に接続すればシールド作用は従来通り得られると同時に、電位の安定側の主回路導体として用いることができるところにある。なお、前記実施例と同様に、ａ１は内部銅箔層の形成されていない部分に設けられたスルーホールであって、前記１次巻線部同士、あるいは１次巻線部を他方の表面の入力端子に接続するためのものであり、また、２次巻線部６Ａの終端部に形成されたスルーホールｂ１は、第１の内部銅箔層の一部に形成された他の２次巻線部、あるいは２次巻線部６Ａを別の内部基板の２次側端子に接続するためのものである。
【００３１】
次に図５によりトランスＴｒの２ターンの２次巻線がセンタタップ構成になっている実施例を説明する。１次巻線側は前述のようなものなので説明を省く。同図（Ａ）に示す一方の巻線端Ｘは、同図（Ｂ）に示す第１の内部基板１Ｂに形成された個別の内部銅箔領域５Ｂからなり、他方の巻線端Ｙは、基板１Ｂに内部銅箔領域５Ｂとは分離された個別の内部銅箔領域５Ｄで形成される。中間タップＹは第２の内部基板１Ｃに形成された広面積部６Ｂがその役割を果たす。内部銅箔領域５Ｂから延びる第１の２次巻線部５Ａの終端部は、スルーホールｂ１により広面積部６Ｂから延びる第２の２次巻線部６Ａの始端部に接続される。そして、第２の２次巻線部６Ａの終端部はスルーホールｂ２により基板１Ｂ面の内部銅箔領域５Ｄに接続される。このようなセンタタップ構成になっている２次巻線にダイオードを接続して両波整流回路を構成する場合には、図２に示すように内部銅箔領域５Ｂと５Ｃ間に第１のダイオードを接続し、図示していないスルーホールと第２のダイオードを介して内部銅箔領域５Ｃと５Ｄ間を接続すれば良い。
【００３２】
次に、２次巻線がほぼ２ターンで２次捲線の両端が第１の内部銅箔層５の二つの個別の内部銅箔領域５Ｂ、６Ｂに接続される実施例について、図６により説明する。第１の２次巻線部５Ａは内部銅箔領域５Ｂから延びて前述のようなパターンで基板１Ｂ上に形成され、内部銅箔領域５Ｂは第１の巻線端子Ｔｒ１の働きも行う。基板１Ｂ上には内部銅箔領域５Ｂとは分離された個別の内部銅箔領域５Ｃが同一平面に形成され、これは第２の巻線端子Ｔｒ２の働きを行う。基板１Ｃには広面積部６Ｂとは分離されて第２の２次巻線部６Ａが形成される。そして、第１の２次巻線部５Ａの終端部と第２の２次巻線部６Ａの一端部はスルーホールｂ１により接続され、第２の２次巻線部６Ａの他端部はスルーホールｂ２により第１の内部銅箔層５の内部銅箔領域５Ｃに接続される。したがって、第１の２次巻線部５Ａと第２の２次巻線部６Ａは直列接続され、ほぼ２ターンのトランス２次巻線を構成する。なお、他の構成については前述と同様であるので説明を省略する。
【００３３】
次に、第１の実施例のようなトランス構造を備える回路基板を用いたオンボード型の電源の１実施例について、図７及び図８により説明する。先ず、オンボード型の電源の一般的な回路構成を図７により説明する。ここで、オンボード型の電源とは、表面実装用電子部品又はリード線を有する電子部品などを回路基板に搭載して主回路配線の一方が安定な電位にある電源機能部を有する電源をいう。また、主回路素子とは下記の主回路配線間に接続される電子部品をいう。トランスＴｒの１次巻線Ｎ１側には、商用交流電源ＡＣ、その交流電圧を整流する整流回路ＲＥ、直流電圧を所定の周波数、例えば２００ｋＨｚの高周波交流電圧に変換する高周波インバータ回路ＩＮが接続されている。トランスＴｒはその１次巻線Ｎ１に印加される電圧を降圧して２次巻線Ｎ２に所定の低い電圧を発生させる降圧トランスであり、２次巻線Ｎ２の巻数は１次巻線Ｎ１よりも少なく、例えば１ターンから数ターンである。したがって、１次巻線Ｎ１よりも２次巻線Ｎ２を流れる電流は大きい。
【００３４】
トランスＴｒの２次巻線Ｎ２の一方の端子には、主回路配線Ｕ１、整流用ダイオードＤ１、主回路配線Ｕ２、出力フィルタ用のインダクタＬ、主回路配線Ｕ３、及び一方の出力端子ＯＵＴ１が直列接続されている。また、トランスＴの２次巻線Ｎ２の他方の端子と他方の出力端子ＯＵＴ２との間には、接地電位のような安定な低電位に接続された主回路配線Ｕ４が接続されている。また、主回路配線Ｕ２と主回路配線Ｕ４との間にはフリーホイーリングダイオードＤ２が接続され、主回路配線Ｕ３と主回路配線Ｕ４との間には互いに並列の出力フィルタ用のキャパシタＣ１が接続されている。
【００３５】
この構成のオンボード型の電源は、図８に示すような回路基板１の一方の面又は双方の面に電子部品が搭載される。この電力用の回路基板１は、主回路配線Ｕ１〜Ｕ３及び他方の主回路配線Ｕ４が回路基板１の内部に形成されると共に、主回路配線Ｕ１〜Ｕ３を形成する第１の内部銅箔層５（一点鎖線で示す）は回路基板１内の第１のレベルにあり、主回路配線Ｕ４を形成する第２の内部銅箔層６（鎖線で示す）は第１のレベルとは異なる第２のレベルにある。第１の内部銅箔層５は前述したように第１の巻線部５Ａの他に複数の個別の内部銅箔領域５Ｂ、５Ｃなどからなる。第２の内部銅箔層６は図４に示したパターンとほぼ同じようなパターンで形成され、安定な低電位に接続される。なお、トランスＴｒの構造は図１ないし図４の実施例で説明したような構造をもつので、この実施例では詳述するのを省く。
【００３６】
このような回路基板１を使用した本発明のオンボード型の電源の第１の特徴は、所定の電力用の主回路素子の各電極がスルーホール及び電極パッドを介してほぼ最短距離で第１又は第２の内部銅箔層５、６に接続され、第２の内部銅箔層６の広面積部６Ｂは一方の主回路配線となると共に、接地電位のような安定な低電位に接続されてシールド層の作用も行うところにある。第２の特徴は、所定の主回路素子はスル−ホール及び電極パッドを介して、第１の内部銅箔層５の個別の内部銅箔領域間、第１の内部銅箔層５の個別の内部銅箔領域と第２の内部銅箔層６との間に接続されるところにある。
【００３７】
次に、オンボード型の電源の２次側の配置及び構造について説明する。図９、図１０、図１１はそれぞれ図８におけるＸ−Ｘ’、Ｙ１−Ｙ１’、Ｙ２−Ｙ２’での切断面を示している。第１、第２の内部銅箔層５、６は主回路電流を担持することができる厚みと幅を有し、その厚みは回路基板１の表面に形成されている通常の回路パターン層４、７よりもかなり厚く、数十μｍ以上、好ましくは５０μｍ以上である。なお、後述するスルーホールＴ１〜Ｔ１０は図２のスルーホール８Ａ、８Ｂと同様な構造のものである。
【００３８】
トランスＴｒの２次巻線の一方の端子Ｔｒ１は前述のように第２の内部銅箔層６の広面積部６Ｂ（主回路配線Ｕ４に相当する）に一体的に接続されており、その他方の端子Ｔｒ２は第１の内部銅箔層５の個別の内部銅箔領域５Ｂ（主回路配線Ｕ１に相当する）に一体的に接続されており、２次巻線の接続工程は不要である。ダイオードＤ１のアノードはスルーホールＴ１を通して内部銅箔領域５Ｂ（Ｕ１）に接続され、そのカソードはスルーホールＴ２を通して第１の内部銅箔層５の個別の内部銅箔領域５Ｃ（主回路配線Ｕ２に相当する）に接続される。ここでスルーホールＴ１とＴ２との間の間隔はダイオードＤ１のアノード電極とカソード電極間の間隔にほぼ等しい。
【００３９】
次に、ダイオードＤ２のカソードはスルーホールＴ３を通して内部銅箔領域５Ｃ（Ｕ２）に接続され、そのアノードはスルーホールＴ４を通して第２の内部銅箔層６の広面積部６Ｂ（Ｕ４）に接続される。スルーホールＴ３とＴ４との間の間隔はダイオードＤ１のアノード電極とカソード電極間の間隔にほぼ等しい。インダクタＬの一方の電極Ｌ１はスルーホールＴ５を通して内部銅箔領域５Ｃ（Ｕ２）に接続され、その他方の電極Ｌ２はスルーホールＴ６を通して第１の内部銅箔層５の個別の内部銅箔領域５Ｄ（Ｕ３）に接続される。スルーホールＴ５とＴ６との間の間隔はインダクタＬの双方の電極間の間隔にほぼ等しい。キャパシタＣ１の一方の電極はスルーホールＴ７を通して第２の内部銅箔層６の広面積部６Ｂ（Ｕ４）に接続され、その他方の電極はスルーホールＴ８を通して内部銅箔領域５Ｄ（Ｕ３）に接続される。これらスルーホール間の間隔もコンデンサＣ１の両電極間の間隔にほぼ等しい。出力端子ＯＵＴ１は内部銅箔領域５Ｄ（Ｕ３）に接続され、出力端子ＯＵＴ２は第２の内部銅箔層６の広面積部６Ｂ（Ｕ４）に接続される。
【００４０】
ここで、スルーホールＴ１、Ｔ２、Ｔ３、Ｔ５、Ｔ６、Ｔ８は第１の内部銅箔層５の対応する内部銅箔領域まで延びて電気的に結合され、またスルーホールＴ４、Ｔ７は途中で第２の内部銅箔層６の広面積部６Ｂに電気的に結合されて回路基板１の裏面まで延びている。このように各電力用の主回路素子の電極は、電極間間隔とほぼ等しい間隔で設けられたスルーホール、つまり各電極の位置に形成されたスルーホールにより最短距離で内部銅箔領域に接続されるので、高密度実装化を可能にするだけでなく、電気抵抗の低減による電力損失及び配線によるストレイキャパシタンス、浮遊インダクタンスを低減できる。
【００４１】
次に、同期整流方式のオンボード型電源の実施例について説明ずる。図１２は同期整流回路の基本的な回路例であり、同図（Ａ）に示す同期整流部Ｒｅは、トランスＴｒの２次巻線の端子Ｔｒ１、Ｔｒ２、整流用ＦＥＴ１、フリーホイーリング機能を行うＦＥＴ２、それらＦＥＴのゲートに接続された駆動回路Ｚ１、Ｚ２からなる。同期整流部Ｒｅの出力側にインダクタＬとコンデンサＣとからなる出力フィルタが接続される。その構成配置は同図（Ｂ）のようになる。同期整流回路に用いるトランスの２次巻線部の構成は図６に示したようなものであり、１次巻線側も前述と同様なものであるので説明を省略する。
【００４２】
トランスＴｒの２次巻線の一方の端子Ｔｒ１は内部銅箔層５の個別の内部銅箔領域５Ｂ（主回路配線Ｕ５に相当する）に一体的に接続されており、その他方の端子Ｔｒ２は内部銅箔層５の個別の内部銅箔領域５Ｃ（主回路配線Ｕ６に相当する）に一体的に接続されており、２次巻線の接続工程は不要である。図において、前述と同様にこの回路基板１は、主回路配線Ｕ５〜Ｕ７及び他方の主回路配線Ｕ８が回路基板１の内部に形成され、回路基板１内において主回路配線Ｕ５〜Ｕ７を形成する第１の内部銅箔層５は回路基板１内の第１のレベルにあり、主回路配線Ｕ８を形成する第２の内部銅箔層６の広面積部６Ｂは第１のレベルとは異なる第２のレベルにある。第１の内部銅箔層５は複数の個別の内部銅箔領域５Ｂ〜５Ｄからなる。第２の内部銅箔層６は第２の２次巻線部６Ａと回路基板１の広い範囲に一面に、つまりベタで形成され、安定な低電位に接続されてシールド導体の作用も行う広面積部６Ｂとで構成される。
【００４３】
整流用ＦＥＴ１のドレイン電極はスルーホールＴ１を通して第１の内部銅箔層５の内部銅箔領域５Ｃ（Ｕ６）に接続され、そのソース電極はスルーホールＴ２を通して第２の内部銅箔層６の広面積部６Ｂ（主回路配線Ｕ８に相当する）に接続される。一方、ＦＥＴ２のドレイン電極はスルーホールＴ３を通して第１の内部銅箔層２の内部銅箔領域５Ｂ（Ｕ５）に接続され、そのソース電極はスルーホールＴ４を通して第２の内部銅箔層３の広面積部６Ｂ（Ｕ８）に接続される。
【００４４】
鎖線２重丸で示される整流用ＦＥＴ１のゲート電極は、通常の表面実装の場合と同様に回路基板１表面の表面銅箔層７ａに接続され、駆動回路Ｚ１の一方の電極も表面銅箔層７ａに接続される。駆動回路Ｚ１の他方の電極はスルーホールＴ５を通して第１の内部銅箔層５の内部銅箔領域５Ｂ（Ｕ５）に接続される。鎖線２重丸で示されるＦＥＴ２のゲート電極は、通常の表面実装の場合と同様に回路基板１表面の表面銅箔層７ｂに接続され、駆動回路Ｚ２の一方の電極も表面銅箔層７ｂに接続される。駆動回路Ｚ２の他方の電極はスルーホールＴ６を通して第１の内部銅箔層５の個別の内部銅箔領域５Ｃ（Ｕ６）に接続される。また、インダクタＬの双方の電極はスルーホールＴ７、Ｔ８を通して第１の内部銅箔層５の内部銅箔領域５Ｂ（Ｕ５）、５Ｄ（主回路配線Ｕ７に相当する）それぞれに接続される。コンデンサＣの双方の電極はスルーホールＴ９、Ｔ１０を通して第１の内部銅箔層５の内部銅箔領域５Ｄ（Ｕ７）、第２の内部銅箔層６の広面積部６Ｂ（Ｕ８）にそれぞれ接続される。なお、以上の実施例では各２次巻線部の巻数を１ターンにしたが、２ターン又は３ターンなど複数巻数にしても勿論よい。
【００４５】
なお、以上述べた実施例では内部銅箔層を２層のものとして説明したが、２次巻線の巻数が更に多い場合で、電流容量及びコアの大きさの関係から２層の内部銅箔層では必要な巻線を形成できないときには、前述と同様な２次巻線部を有する必要なだけ内部銅箔層を更に増やせば良い。また、本発明によるトランス構造は前記実施例に限らす通常の種々の回路構成の整流回路やインバータ回路などに適用できることは言うまでもない。また、この発明の大きな効果として、表面実装される電子部品、少なくとも電流容量の大きな電子部品の電極をスルーホールを通して最短で内部銅箔層に接続できるので、実装密度を大幅に向上でき、電源の小型化と電力損失の低減を達成できること、さらに多くの又はほとんどの電子部品の電極をスルーホールを通して最短で内部銅箔層に接続できる可能性があげられる。
【００４６】
【発明の効果】
以上述べたように、本発明回路基板は、電圧の変動する側の複数の主回路配線を回路基板内の第１のレベルにある第１の内部銅箔層の複数の内部銅箔領域で形成し、他方の安定電位にある主回路配線を回路基板内の第２のレベルにあるシールド導体の作用も行う第２の内部銅箔層で形成し、第１と第２の内部銅箔層の双方又はいずれか一方に２次巻線部を形成し、スルーホールで接続しているので、トランス部の２次巻線のハンダ付けによる接続工程が不要で、電力容量の大きい小型のトランス部を有する回路基板を得ることができる。また、トランス部の２次巻線の接続部が無いため高密度実装が可能で、回路配線によるストレイキャパシタンスや浮遊インダクタンスの悪影響を小さくできるなど、実用上の効果は大きい。この回路基板を用いれば各スルーホールを通して電力用電子部品の主電極から最短で前記第１の内部銅箔層又は第２の内部銅箔層に接続できると共にハンダ付け部を最少にできるで、オンボード型の電源をより一層小型化できると同時に、回路の電気抵抗を小さくすることができる。
【図面の簡単な説明】
【図１】 本発明に係る回路基板のトランス部の基本構造を示す図である。
【図２】 本発明の回路基板の一実施例を説明するための配置図である。
【図３】 本発明の回路基板のトランス部の２次巻線部の一実施例を説明するための図である。
【図４】 本発明に用いられる内部基板の好ましい１例を示す図である。
【図５】 本発明の回路基板のトランス部の２次巻線部の一実施例を説明するための図である。
【図６】 本発明の回路基板のトランス部の２次巻線部の別の一実施例を説明するための図である。
【図７】 電源回路の回路構成の１例を示す図である。
【図８】 本発明の電源装置の実装構造の１実施例を示す図である。
【図９】 図７の一部断面を示す図である。
【図１０】 図７の他の一部断面を示す図である。
【図１１】 図７の他の一部断面を示す図である。
【図１２】 本発明の電源装置の一実施例を説明するための図である。
【符号の説明】
１・・回路基板 ２・・第１の内部銅箔層
２Ａ，２Ｂ・・トランスのコア ３Ａ−３Ｂ・・コア用の穴
４Ａ・・第１の１次巻線部 ５Ａ・・第１の２次巻線部
６Ａ・・第２の２次巻線部 ７Ａ・・第２の１次巻線部
８Ａ，８Ｂ・・スルーホール ９Ａ，９Ｂ・・電極パッド
ａ１，ｂ１，ｂ２，ｃ１，ｃ２，ｄ１，ｄ２，Ｔ１−Ｔ１０・・スルーホール
Ｃ・・コンデンサ Ｌ・・インダクタ
Ｔｒ・・トランス
Claims (15)
- 回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、
前記第１の内部銅箔層は複数の個別の内部銅箔領域からなり、
前記第２の内部銅箔層は連続的に形成された広面積部と前記コア穴を中心にほぼ１タ−ン以上の前記トランスの２次巻線を形成する２次巻線部とからなり、
前記２次巻線部はその終端部又は両端部が前記スルーホールにより前記第１の内部銅箔層の個別の内部銅箔領域に接続されることを特徴とする回路基板。 - 回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、
前記第１の内部銅箔層は前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される２次巻線部と複数の個別の内部銅箔領域とからなり、
前記第２の内部銅箔層は連続的に形成された広面積部からなり、
前記２次巻線部はその終端部が前記スルーホールにより前記第２の内部銅箔層に接続されることを特徴とする回路基板。 - 回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線となる渦巻き状の１次巻線部を備える表面銅箔層と、該表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びる複数のスルーホールとを備えた回路基板であって、
前記第１の内部銅箔層は前記中央穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部と複数の個別の内部銅箔領域とからなり、
前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部から伸びて前記コア穴を中心に逆方向にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、
前記第１と第２の２次巻線部はそれぞれの終端部と相手の始端部を通る前記スルーホールにより互いに直列接続されて、ほぼ２ターン以上の巻数のトランス２次巻線を形成することを特徴とする回路基板。 - 回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線を形成する渦巻き状の表面銅箔層と、該渦巻き状の表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びて接続される複数のスルーホールとを備えた回路基板であって、
前記第１の内部銅箔層は前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部と、複数の個別の内部銅箔領域とからなり、
前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部から伸びて前記コア穴を中心に前記第１の巻線部と同方向にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、
前記第１と第２の巻線部はそれぞれの終端部と相手の始端部を通る前記スルーホールにより互いに並列接続されて、ほぼ１ターン以上の巻数のトランス２次巻線を形成し、
たことを特徴とする回路基板。 - 回路基板に設けられたコア穴を中心にしてそのいずれか一方又は双方の基板表面に形成されてトランスの１次巻線を形成する渦巻き状の表面銅箔層と、該渦巻き状の表面銅箔層の厚みよりも厚い肉厚をもち、基板内部における第１の平面に形成された第１の内部銅箔層と、第１の平面とは異なる第２の平面に形成された第２の内部銅箔層と、前記基板表面から前記第１、第２の内部銅箔層に延びて接続される複数のスルーホールとを備えた回路基板であって、
前記第１の内部銅箔層は複数の個別の内部銅箔領域と、該内部銅箔領域の一つである第１の内部銅箔領域から延びる、前記コア穴を中心に一方向にほぼ１タ−ン以上で形成される第１の２次巻線部とからなり、前記内部銅箔領域は一方の巻線端子を構成し、また前記個別の内部銅箔領域の他の一つである第２の内部銅箔領域が他方の巻線端子の役割を行い、
前記第２の内部銅箔層は連続的に形成された広面積部とこの広面積部とは分離して形成され、かつ前記コア穴を中心にほぼ１タ−ン以上で形成される第２の２次巻線部とからなり、
前記第１の巻線部の終端部と前記第２の巻線部の一方の端部は前記スルーホールにより接続され、前記第２の巻線部の他方の端部は前記スルーホールにより前記第２の個別の内部銅箔領域に接続されてほぼ２ターン以上の巻数のトランス２次巻線を形成し、
たことを特徴とする回路基板。 - 請求項１、請求項３ないし請求項５のいずれかにおいて、
前記第２の内部銅箔層に形成された２次巻線部は前記広面積部に囲まれていることを特徴とする回路基板。 - 請求項１ないし請求項６のいずれかにおいて、
前記渦巻き状の表面銅箔層が双方の前記基板表面に形成される場合には、それぞれの前記渦巻き状の表面銅箔層の終端部から他方の前記渦巻き状の表面銅箔層に延びる前記スルーホールにより互いに直列接続されることを特徴とする回路基板。 - 請求項１ないし請求項６のいずれかにおいて、
前記渦巻き状の表面銅箔層が双方の前記基板表面に形成される場合には、それぞれの前記渦巻き状の表面銅箔層の終端部から他方の前記渦巻き状の表面銅箔層に延びる前記スルーホールにより互いに並列接続されることを特徴とする回路基板。 - 請求項１ないし請求項８のいずれかにおいて、
前記回路基板は、前記渦巻き状の表面銅箔層と前記内部銅箔層の前記第１の巻線部と第２の巻線部の両外側で、かつ前記コア穴を通る直線上にコア用の別の穴を備えたことを回路基板。 - 請求項９において、
前記コア穴及び前記コア用の別の穴にコアのそれぞれの磁脚が挿入され固定されていることを特徴とする回路基板。 - 請求項１ないし請求項１０のいずれかの回路基板において、
前記スルーホールに跨がって前記回路基板上に形成された前記電極パッドに所定の電子部品を接続し、前記第２の内部銅箔層の前記広面積部は安定電位に接続されることを特徴とする電源。 - 請求項１ないし請求項１０のいずれかの回路基板を用い、前記スルーホールを通して前記第１の内部銅箔層における前記第１の巻線部と前記個別の内部銅箔領域との間に前記電極パッドを介して電子部品が接続されることを特徴とする電源。
- 請求項１ないし請求項１１のいずれかの回路基板を用い、前記スルーホールを通して前記第１の内部銅箔層の前記個別の内部銅箔部と前記第２の内部銅箔領域との間に前記電極パッドを介して電子部品が接続されることを特徴とする電源。
- 請求項５の回路基板に整流用ＦＥＴを表面実装してなる同期整流式の電源において、
前記整流用ＦＥＴのドレイン電極とソース電極をそれぞれ前記スルーホールを通して前記第１の内部銅箔層における前記第１の個別の内部銅箔領域と前記第２の個別の内部銅箔領域に接続したことを特徴とする電源。 - 請求項５の回路基板にフリホイーリング用ＦＥＴ又はダイオードを表面実装してなる同期整流式の電源において、
前記フリホイーリング用ＦＥＴ又はダイオードを、前記第１の内部銅箔層の第１の個別の内部銅箔領域と前記第２の内部銅箔層の広面積部との間に前記スルーホールを通して接続したことを特徴とする電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177666A JP3753928B2 (ja) | 2000-06-14 | 2000-06-14 | プリント回路基板及びそれを用いた電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177666A JP3753928B2 (ja) | 2000-06-14 | 2000-06-14 | プリント回路基板及びそれを用いた電源 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005334055A Division JP4227985B2 (ja) | 2005-11-18 | 2005-11-18 | プリント回路基板を用いた電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358427A JP2001358427A (ja) | 2001-12-26 |
| JP3753928B2 true JP3753928B2 (ja) | 2006-03-08 |
Family
ID=18679219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000177666A Expired - Fee Related JP3753928B2 (ja) | 2000-06-14 | 2000-06-14 | プリント回路基板及びそれを用いた電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753928B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4802615B2 (ja) * | 2005-08-26 | 2011-10-26 | パナソニック電工株式会社 | Ｌｃ複合部品 |
| JP2007305820A (ja) * | 2006-05-12 | 2007-11-22 | Asuka Electron Kk | 積層平面コイル |
| JP4635969B2 (ja) * | 2006-06-23 | 2011-02-23 | Ｔｄｋ株式会社 | コイル装置、トランスおよびスイッチング電源 |
| JP5227770B2 (ja) * | 2008-10-03 | 2013-07-03 | 古河電気工業株式会社 | 電子基板 |
| JP2010178439A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Electric Works Co Ltd | 電源装置 |
| JP5448477B2 (ja) * | 2009-02-04 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法 |
| JP5224472B2 (ja) * | 2009-10-14 | 2013-07-03 | 富士通テレコムネットワークス株式会社 | 配線パターン長の増大を低減した電源装置 |
| WO2013046259A1 (ja) * | 2011-09-28 | 2013-04-04 | 三菱電機株式会社 | 光源点灯装置 |
| JP5911441B2 (ja) * | 2013-02-06 | 2016-04-27 | Fdk株式会社 | Ｄｃ−ｄｃコンバータのトランス配線構造 |
| KR101427633B1 (ko) | 2013-06-14 | 2014-08-07 | (주)퍼스트파워일렉트로닉스 | 전력 트랜스포머 |
| JP6168556B2 (ja) * | 2013-10-24 | 2017-07-26 | オムロンオートモーティブエレクトロニクス株式会社 | コイル一体型プリント基板、磁気デバイス |
| JP2015088689A (ja) * | 2013-11-01 | 2015-05-07 | オムロンオートモーティブエレクトロニクス株式会社 | 多層プリント基板、磁気デバイス |
| JP5867490B2 (ja) * | 2013-11-22 | 2016-02-24 | 株式会社豊田自動織機 | 電子機器 |
| JP6326803B2 (ja) * | 2013-12-17 | 2018-05-23 | Tdk株式会社 | コイル基板、巻線部品及び電源装置 |
| KR101590131B1 (ko) * | 2014-12-30 | 2016-02-01 | 삼성전기주식회사 | 변압기 및 어댑터 |
| KR101830788B1 (ko) * | 2016-05-04 | 2018-02-21 | 엠투파워 주식회사 | 포워드-플라이백 버스 컨버터의 2차측 권선을 위한 코어부, 이에 삽입 가능한 동박 및 포워드-플라이백 버스 컨버터 |
| KR102884631B1 (ko) | 2019-12-11 | 2025-11-12 | 엘지이노텍 주식회사 | 인쇄회로기판 모듈 |
| CN112652469A (zh) * | 2020-12-18 | 2021-04-13 | 深圳市柔性磁电技术有限公司 | 一种可灵活配置的电子变压器及实现方法 |
-
2000
- 2000-06-14 JP JP2000177666A patent/JP3753928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358427A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753928B2 (ja) | プリント回路基板及びそれを用いた電源 | |
| US11328858B2 (en) | Inductor component and inductor-component incorporating substrate | |
| JP4376493B2 (ja) | プリント回路ボード | |
| CN101529707B (zh) | Dc-dc转换器模块 | |
| US7292126B2 (en) | Low noise planar transformer | |
| JP6624160B2 (ja) | トランス一体型プリント基板 | |
| JP6551256B2 (ja) | コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路 | |
| JP3196187B2 (ja) | 電磁気回路の実装構造 | |
| JP6365696B2 (ja) | モジュール | |
| US20240428985A1 (en) | Circuit device and filter circuit | |
| JP2770750B2 (ja) | インダクタンス素子 | |
| JP5644298B2 (ja) | Ｄｃ−ｄｃコンバータモジュール | |
| WO2010016367A1 (ja) | 複合電子部品 | |
| JP6261032B2 (ja) | 多層プリント基板、磁気デバイス | |
| JP6084103B2 (ja) | 磁気デバイス | |
| JP5920392B2 (ja) | Ｄｃ−ｄｃコンバータモジュール | |
| JP2015088689A (ja) | 多層プリント基板、磁気デバイス | |
| JP3036542B1 (ja) | 積層型インダクタ | |
| JP4227985B2 (ja) | プリント回路基板を用いた電源 | |
| US12106880B2 (en) | Circuit element | |
| JP6908214B1 (ja) | 多端子チップインダクタ | |
| WO2023032732A1 (ja) | スイッチング電源装置 | |
| JP4854923B2 (ja) | 磁気結合素子 | |
| JPH08316067A (ja) | チョークコイル | |
| JP6168189B2 (ja) | Ｄｃ−ｄｃコンバータモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |