JP3756709B2

JP3756709B2 - Switch input detector

Info

Publication number: JP3756709B2
Application number: JP28430999A
Authority: JP
Inventors: 孝二池田
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1999-10-05
Filing date: 1999-10-05
Publication date: 2006-03-15
Anticipated expiration: 2019-10-05
Also published as: JP2001109566A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数個の操作スイッチの中の操作されたスイッチを検出するスイッチ入力検出装置に係わり、特に、操作されたスイッチの検出をアナログ電圧の形式で検出することにより、信号出力線の数を低減し、かつ、ノイズの影響を受け難くしたスイッチ入力検出装置に関する。
【０００２】
【従来の技術】
従来、複数個の操作スイッチの中の操作されたスイッチを電気的に検出するスイッチ入力検出装置としては、各操作スイッチをマトリクス状に配置したキーマトリクス方式を用いたもの、または、各操作スイッチを抵抗分圧器の各分圧抵抗に並列接続した抵抗分圧方式を用いたものが知られている。
【０００３】
ここで、図４は、既知のキーマトリクス方式のスイッチ入力検出装置の一例を示すもので、その要部構成を示す回路図である。
【０００４】
図４に示されるように、このスイッチ入力検出装置は、キーマトリクス部３１と、制御検出部３２とからなっている。この場合、キーマトリクス部３１は、複数本（図示の例では３本）の走査信号線ＳＬ１、ＳＬ２、ＳＬ３と、複数本（図示の例では４本）の入力信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４と、複数本の走査信号線ＳＬ１、ＳＬ２、ＳＬ３と複数本の入力信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４の交点部分にそれぞれ接続された複数個（図示の例では１２個）の操作スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、Ｓ３１、Ｓ３２、Ｓ３３、Ｓ３４と、複数本の入力信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４と接地点との間に接続された複数個（図示の例では４個）の終端抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４と、各一端が複数個の終端抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の非接地側に接続された複数本（図示の例では４本）の出力信号線ＯＬ１、ＯＬ２、ＯＬ３、ＯＬ４とを有している。また、制御検出部３２は、マイクロコンピュータ（ＭＣＵ）からなり、複数（図示の例では３つ）の走査信号出力ポートＴＰ１、ＴＰ２、ＴＰ３と、複数（図示の例では４つ）の信号入力ポートＩＰ１、ＩＰ２、ＩＰ３、ＩＰ４とを有し、複数の走査信号出力ポートＴＰ１、ＴＰ２、ＴＰ３が対応する複数本の走査信号線ＳＬ１、ＳＬ２、ＳＬ３に接続され、複数の信号入力ポートＩＰ１、ＩＰ２、ＩＰ３、ＩＰ４が対応する複数本の出力信号線ＯＬ１、ＯＬ２、ＯＬ３、ＯＬ４の各他端に接続される。なお、制御検出部３２は、走査信号出力ポートＴＰ１から走査信号線ＳＬ１に第１走査信号ＳＣ１を出力し、走査信号出力ポートＴＰ２から走査信号線ＳＬ２に第２走査信号ＳＣ２を出力し、走査信号出力ポートＴＰ３から走査信号線ＳＬ３に第３走査信号ＳＣ３を出力する。この場合、第１乃至第３走査信号ＳＣ１乃至ＳＣ３の出力タイミングは、第１走査信号ＳＣ１の出力が終了したときに第２走査信号ＳＣ２が出力され、第２走査信号ＳＣ２出力が終了したときに第３走査信号ＳＣ３が出力される。
【０００５】
前記構成に係わるこのキーマトリクス方式のスイッチ入力検出装置は、次のように動作する。
【０００６】
いま、全部の操作スイッチＳ１１乃至Ｓ１４、Ｓ２１乃至Ｓ２４、Ｓ３１乃至Ｓ３４が操作されず、それらの接点が開いている場合、第１乃至第３走査信号線ＳＬ１乃至ＳＬ３に供給された第１乃至第３走査信号ＳＣ１乃至ＳＣ３は、いずれも第１乃至第４入力信号線ＩＬ１乃至ＩＬ４に伝送されないので、第１乃至第４出力信号線ＯＬ１乃至ＯＬ４にそれぞれ論理０（接地電位）が出力される。制御検出部３２は、第１乃至第４信号入力ポートＩＰ１乃至ＩＰ４のそれぞれで論理０を受けたことにより、全部の操作スイッチＳ１１乃至Ｓ１４、Ｓ２１乃至Ｓ２４、Ｓ３１乃至Ｓ３４が非操作状態であることを検出する。
【０００７】
次に、１つの操作スイッチ、例えば操作スイッチＳ２３だけが操作され、操作スイッチＳ２３の接点が閉じている場合、第２走査信号線ＳＬ２に供給された第２走査信号ＳＣ２が操作スイッチＳ２３の接点を通して第３入力信号線ＩＬ３に伝送されるので、第３出力信号線ＯＬ３に論理１（走査信号電位）が出力され、第１、第２、第４出力信号線ＯＬ１、ＯＬ２、ＯＬ４に前の場合と同様に論理０が出力される。制御検出部３２は、第２走査信号ＳＣ２の出力タイミング時に第３信号入力ポートＩＰ３で論理１を受けたことにより、操作スイッチＳ２３だけが操作され、その他の操作スイッチが非操作状態であることを検出する。
【０００８】
さらに、操作スイッチＳ２３が操作されているとき、それ以外の操作スイッチ、例えば操作スイッチＳ３２が操作され、操作スイッチＳ２３、Ｓ３２の接点が閉じている場合、第２走査信号線ＳＬ２に供給された第２走査信号ＳＣ２が操作スイッチＳ２３の接点を通して第３入力信号線ＩＬ３に伝送されるとともに、第３走査信号線ＳＬ３に供給された第３走査信号ＳＣ３が操作スイッチＳ３２の接点を通して第２入力信号線ＩＬ２に伝送されるので、第３出力信号線ＯＬ３及び第２出力信号線ＯＬ２に論理１が出力され、第１及び第４出力信号線ＯＬ１、ＯＬ４に前の場合と同様に論理０が出力される。制御検出部３２は、第２走査信号ＳＣ２の出力タイミング時に第３信号入力ポートＩＰ３で論理１を受け、また、第３走査信号ＳＣ３の出力タイミング時に第２信号入力ポートＩＰ２で論理１を受けたことにより、操作スイッチＳ２３、Ｓ３２だけが操作され、その他の操作スイッチが非操作状態であることを検出する。
【０００９】
同じように、他の１つ以上の操作スイッチが操作された場合においても、制御検出部３２は、第１乃至第３走査信号ＳＣ１乃至ＳＣ３の出力タイミングと、第１乃至第４信号入力ポートＩＰ１乃至ＩＰ４で受ける論理状態とによって、操作スイッチの操作状態及び非操作状態を検出する。
【００１０】
また、図５は、既知の抵抗分圧方式のスイッチ入力検出装置の一例を示すもので、その要部構成を示す回路図である。
【００１１】
図５に示されるように、このスイッチ入力検出装置は、抵抗分圧部４１と、制御検出部４２とからなっている。この場合、抵抗分圧部４１は、電源端子Ｂ＋と接地点との間に直列接続された抵抗値が等しい複数個（図示の例では１０個）の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０と、複数個の抵抗Ｒ１乃至Ｒ１０の各接続点と共通出力端Ｏとの間にそれぞれ接続された複数個（図示の例では９個）の操作スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９とを有している。また、制御検出部４２は、マイクロコンピュータ（ＭＣＵ）からなり、アナログーデジタル変換部（Ａ／Ｄ）４３と検出抵抗４４を内蔵している。抵抗分圧部４１の共通出力端Ｏは、アナログーデジタル変換部４３の入力に接続され、アナログーデジタル変換部４３の入力は、検出抵抗４４を通して接地点に接続されている。
【００１２】
前記構成に係わるこの抵抗分圧方式のスイッチ入力検出装置は、次のように動作する。
【００１３】
いま、全部の操作スイッチＳ１乃至Ｓ９が操作されず、それらの接点が開いている場合、複数個の抵抗Ｒ１乃至Ｒ１０の分圧電圧が共通出力端Ｏに伝送されないので、共通出力端Ｏは接地電圧になり、この接地電圧がアナログーデジタル変換部４３に供給される。制御検出部４２は、アナログーデジタル変換部４３において供給された接地電圧をアナログーデジタル変換し、得られたデジタル信号から入力電圧が最低電圧であることを算出し、その算出結果から全部の操作スイッチＳ１乃至Ｓ９が非操作状態であることを検出する。
【００１４】
次に、１つの操作スイッチ、例えば操作スイッチＳ５だけが操作され、操作スイッチＳ５の接点が閉じている場合、抵抗Ｒ５と抵抗Ｒ６の接続点に得られた分圧電圧Ｖ５６が操作スイッチＳ５を通して共通出力端Ｏに伝送され、共通出力端Ｏは分圧電圧Ｖ５６になり、この分圧電圧Ｖ５６がアナログーデジタル変換部４３に供給される。制御検出部４２は、アナログーデジタル変換部４３において供給された分圧電圧Ｖ５６をアナログーデジタル変換し、得られたデジタル信号から入力分圧電圧Ｖ５６が中間電圧であることを算出し、その算出結果から操作スイッチＳ５だけが操作され、他の操作スイッチＳ１乃至Ｓ４、Ｓ６乃至Ｓ９が非操作状態であることを検出する。
【００１５】
さらに、別の１つの操作スイッチ、例えばＳ２だけが操作され、操作スイッチＳ２の接点が閉じている場合、抵抗Ｒ２と抵抗Ｒ３の接続点に得られた分圧電圧Ｖ２３が操作スイッチＳ２を通して共通出力端Ｏに伝送され、共通出力端Ｏは分圧電圧Ｖ２３になり、この分圧電圧Ｖ２３がアナログーデジタル変換部４３に供給される。制御検出部４２は、アナログーデジタル変換部４３において供給された分圧電圧Ｖ２３をアナログーデジタル変換し、得られたデジタル信号から入力分圧電圧Ｖ２３が高い方から２番目の電圧であることを算出し、その算出結果から操作スイッチＳ２だけが操作され、他の操作スイッチＳ１、Ｓ３乃至Ｓ９が非操作状態であることを検出する。
【００１６】
同じように、他の操作スイッチが操作された場合においても、制御検出部４２は、アナログーデジタル変換部４３において得られたデジタル信号から入力分圧電圧が高い方から何番目の電圧または低い方から何番目の電圧であるかを算出し、その算出結果から操作状態にある操作スイッチ及び非操作状態にある操作スイッチを検出する。
【００１７】
【発明が解決しようとする課題】
前記既知のキーマトリクス方式のスイッチ入力検出装置は、全部の操作スイッチＳ１１乃至Ｓ１４、Ｓ２１乃至Ｓ２４、Ｓ３１乃至Ｓ３４の中の操作された１つ以上の操作スイッチを、第１乃至第３走査信号ＳＣ１乃至ＳＣ３の出力タイミングと、第１乃至第４出力信号線ＯＬ１乃至ＯＬ４に得られる論理信号の論理状態とから正確に検出することができるという利点があるものの、キーマトリクス部３１を構成する場合に、複数本の走査信号線ＳＬ１乃至ＳＬ３、複数本の信号入力線ＩＬ１乃至ＩＬ４、複数本の信号出力線ＯＬ１乃至ＯＬ４というように多数の信号線が必要になることから、キーマトリクス部３１の構成が複雑になり、しかも、複数本の信号出力線ＯＬ１乃至ＯＬ４に得られる論理信号の論理状態、すなわち論理１と論理０とによって信号判別を行っているため、論理信号にノイズが重畳した際に稀に誤った判別が行われることがある。
【００１８】
また、前記既知の抵抗分圧方式のスイッチ入力検出装置は、複数個の抵抗Ｒ１乃至Ｒ１０からなる１つの抵抗列を有し、かつ、抵抗分圧部４１の共通出力端Ｏと制御検出部４２とを１本の制御線で結べば足りることから、抵抗分圧部４１に多数の信号線を用いる必要がなく、抵抗分圧部４１の構成が簡素化される他に、アナログ的な出力を用いているため、信号にノイズが重畳しても直ちに誤った判別が行われることがないという利点を有しているものの、操作された操作スイッチＳ１乃至Ｓ９を判別する際に、操作された１つの操作スイッチの判別を行うことができるだけで、操作された２つ以上の操作スイッチの判別を行うことができないので、使用用途に制限があり、必ずしも有用性が高いものということができない。
【００１９】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、使用する信号線の数が多くなく、ノイズの影響を受けずに操作された１つまたはそれ以上の操作スイッチの判別を行うことができるスイッチ入力検出装置を提供することにある。
【００２０】
【課題を解決するための手段】
前記目的を達成するために、本発明によるスイッチ入力検出装置は、それぞれ操作スイッチ及び各別に抵抗値の異なる検出抵抗からなる複数個の並列接続回路と終端抵抗とがそれぞれ直列接続された複数本の走査信号線を有し、複数本の走査信号線の並列接続回路と終端抵抗との接続点及び共通信号出力点間に接続された複数個のバッファダイオードを有するスイッチ検出部と、複数本の走査信号線の一端にそれぞれ異なるタイミングで走査信号を供給する走査信号発生部と、アナログ−デジタル変換部を内蔵した制御検出部と、共通信号出力点を共通信号出力線を介して前記アナログ−デジタル変換部の入力に接続する接続手段とを備え、複数本の走査信号線の中の１本は、基準検出抵抗と終端抵抗との直列回路からなる基準走査信号線とし、制御検出部は、基準走査信号線に走査信号が供給された際にアナログ−デジタル変換部に入力された電圧レベルを基準レベルに設定し、それぞれ異なるタイミングでアナログ−デジタル変換部に入力された他の走査信号線からの各電圧レベルを前記基準レベルと比較し、その比較電圧レベルを用いて各操作スイッチの操作状態及び非操作状態を検出する構成を具備する。
【００２１】
前記構成における基準走査信号線に用いられる基準検出抵抗は、他の走査信号線に用いられる各検出抵抗の組み合わせ抵抗値によって得られない抵抗値のものである。
【００２２】
前記構成における走査信号発生部は、電源回路内に制御検出部からのトリガ信号によって選択的にオンになる制御スイッチ回路が接続されているものである。
【００２３】
前記構成によれば、スイッチ検出部が複数本の走査信号線を備え、複数本の走査信号線のそれぞれが直列接続された複数個の操作スイッチ及び検出抵抗の並列接続回路と１個の終端抵抗とからなり、複数本の走査信号線毎に各並列接続回路の抵抗値をそれぞれ異ならせているもので、複数本の走査信号線への走査信号の供給タイミングによって複数本の走査信号線が選択され、選択された走査信号線の終端抵抗に得られたアナログ電圧の大きさを求めることにより、複数本の走査信号線毎に操作された操作スイッチを検出することができ、その結果、全部の操作スイッチの中から操作された１つまたはそれ以上の操作スイッチを検出することが可能になる。
【００２４】
そして、前記構成によれば、複数本の走査信号線の中の１本を直列接続された基準検出抵抗と終端抵抗とからなる基準走査信号線とし、基準走査信号線が選択されたとき、その終端抵抗に基準電圧を発生させ、他の走査信号線の終端抵抗に得られるアナログ電圧の電圧値を基準電圧と比較し、その比較電圧に基づいた判定を行っているので、アナログ電圧の大きさの判別が容易になる。
【００２５】
また、前記構成によれば、スイッチ検出部の共通信号出力点と制御検出部とを１本の共通信号出力線を用いて接続すれば足りるので、スイッチ検出部で用いられる信号線の数を少なくしてスイッチ検出部の構成を簡素化することができ、その上、１本の共通信号出力線にアナログ出力信号を伝送させているので、アナログ出力信号に対するノイズの影響を少なくすることができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２７】
図１は、本発明によるスイッチ入力検出装置の第１の実施の形態を示すもので、その要部構成を示す回路図である。
【００２８】
図１に示されるように、第１の実施の形態によるスイッチ入力検出装置は、スイッチ検出部１と、走査信号発生部２と、制御検出部３と、制御スイッチ回路４とからなる。また、スイッチ検出部１は、第１乃至第３走査信号線ＳＬ１乃至ＳＬ３と、第１乃至第３バッファダイオードＤ１乃至Ｄ３とを有する。制御検出部３は、マイクロコンピュータ（ＭＣＵ）からなり、アナログーデジタル変換部（Ａ／Ｄ）３Ｃを内蔵している。制御スイッチ回路４は、制御トランジスタ４Ｔを具備している。
【００２９】
スイッチ検出部１において、第１走査信号線ＳＬ１は、一端が走査信号発生部２に、他端が接地点にそれぞれ接続され、一端側から他端側に向かって、操作スイッチＳ１１及び検出抵抗Ｒ１１の並列接続回路、操作スイッチＳ１２及び検出抵抗Ｒ１２の並列接続回路、操作スイッチＳ１３及び検出抵抗Ｒ１３の並列接続回路、操作スイッチＳ１４及び検出抵抗Ｒ１４の並列接続回路、終端抵抗ＲＴ１がそれぞれ直列接続され、各検出抵抗Ｒ１１乃至Ｒ１４はそれぞれ異なる抵抗値のもので構成されている。第２走査信号線ＳＬ２は、一端が走査信号発生部２に、他端が接地点にそれぞれ接続され、一端側から他端側に向かって、操作スイッチＳ２１及び検出抵抗Ｒ２１の並列接続回路、操作スイッチＳ２２及び検出抵抗Ｒ２２の並列接続回路、操作スイッチＳ２３及び検出抵抗Ｒ２３の並列接続回路、操作スイッチＳ２４及び検出抵抗Ｒ２４の並列接続回路、終端抵抗ＲＴ２がそれぞれ直列接続され、各検出抵抗Ｒ２１乃至Ｒ２４はそれぞれ異なる抵抗値のもので構成されている。第３走査信号線ＳＬ３は、一端が走査信号発生部２に、他端が接地点にそれぞれ接続され、一端側から他端側に向かって、操作スイッチＳ３１及び検出抵抗Ｒ３１の並列接続回路、操作スイッチＳ３２及び検出抵抗Ｒ３２の並列接続回路、操作スイッチＳ３３及び検出抵抗Ｒ３３の並列接続回路、操作スイッチＳ３４及び検出抵抗Ｒ３４の並列接続回路、終端抵抗ＲＴ３がそれぞれ直列接続され、各検出抵抗Ｒ３１乃至Ｒ３４は異なる抵抗値のもので構成されている。この場合、各検出抵抗Ｒ１１乃至Ｒ１４、Ｒ２１乃至Ｒ２４、Ｒ３１乃至Ｒ３４の抵抗値は、例えば抵抗Ｒ１１、Ｒ２１、Ｒ３１の抵抗値をｒに選んだ場合、抵抗Ｒ１２、Ｒ２２、Ｒ３２の抵抗値を２ｒに、抵抗Ｒ１３、Ｒ２３、Ｒ３３の抵抗値を４ｒに、抵抗Ｒ１４、Ｒ２４、Ｒ３４の抵抗値を８ｒにそれぞれ選ぶようにする。
【００３０】
同じく、スイッチ検出部１において、第１バッファダイオードＤ１は、アノード側が操作スイッチＳ１４及び検出抵抗Ｒ１４の並列接続回路と終端抵抗ＲＴ１との接続点に、カソード側が共通信号出力点Ｏ１にそれぞれ接続される。第２バッファダイオードＤ２は、アノード側が操作スイッチＳ２４及び検出抵抗Ｒ２４の並列接続回路と終端抵抗ＲＴ２との接続点に、カソード側が共通信号出力点Ｏ１にそれぞれ接続される。第３バッファダイオードＤ３は、アノード側が操作スイッチＳ３４及び検出抵抗Ｒ３４の並列接続回路と終端抵抗ＲＴ３との接続点に、カソード側が共通信号出力点Ｏ１にそれぞれ接続される。
【００３１】
また、制御検出部３において、アナログーデジタル変換部３Ｃは、入力が１本の共通出力信号線ＳＯを通して共通信号出力点Ｏ１に接続される。さらに、制御スイッチ回路４において、制御トランジスタ４Ｔは、コレクタが電源端子Ｂ＋に、エミッタが走査信号発生部２の電源入力端子（記号なし）に、ベースが制御検出部２のトリガ信号出力端子（記号なし）にそれぞれ接続される。
【００３２】
続く、図２は、図１に図示されたスイッチ入力検出装置の各部に得られる信号または電圧状態を示す波形図であって、図示の例では、操作スイッチＳ１１、Ｓ２２、Ｓ３３がそれぞれ操作されたときの状態を示すものである。
【００３３】
図２において、第１段目は制御検出部３から制御スイッチ回路４に供給されるトリガ信号ＴＲであり、第２段目は第１走査信号線ＳＬ１に供給される第１走査信号ＳＣ１であり、第３段目は第２走査信号線ＳＬ２に供給される第２走査信号ＳＣ２であり、第４段目は第３走査信号線ＳＬ３に供給される第３走査信号ＳＣ３であり、第５段目は共通信号出力点Ｏ１に供給されるアナログ出力信号ＴＯ１であり、第６段目（最下段）は制御検出部２におけるアナログ信号検知タイミングである。また、横軸は時間を表す。
【００３４】
ここで、第１の実施の形態に係わるスイッチ入力検出装置の動作を、図１及び図２を用いて説明する。
【００３５】
始めに、制御検出部２は、時間ｔ０乃至ｔ２の期間に第１のトリガ信号ＴＲを発生し、その後の時間ｔ２乃至ｔ３の期間にトリガ信号ＴＲの発生を停止し、時間ｔ３乃至ｔ５の期間に再び第２のトリガ信号ＴＲを発生し、その後の時間ｔ５乃至ｔ６の期間にトリガ信号ＴＲの発生を停止し、時間ｔ６乃至ｔ８の期間に３度第３のトリガ信号ＴＲを発生し、その後の時間ｔ８にトリガ信号ＴＲの発生を停止する。第１乃至第３のトリガ信号ＴＲは、制御スイッチ回路４の制御トランジスタ４Ｔのベースに供給され、第１乃至第３のトリガ信号ＴＲの供給期間だけ制御スイッチ回路４をオンにし、電源端子Ｂ＋の電源電圧を断続的に走査信号発生部２に供給する。走査信号発生部２は、第１回の電源電圧が供給された時間ｔ０乃至ｔ２の期間内に第１走査信号線ＳＬ１に第１走査信号ＳＣ１を出力し、第２回に電源電圧が供給された時間ｔ３乃至ｔ５の期間内に第２走査信号線ＳＬ２に第２走査信号ＳＣ２を出力し、第３回に電源電圧が供給された時間ｔ６乃至ｔ８の期間内に第３走査信号線ＳＬ３に第３走査信号ＳＣ３を出力し、スイッチ検出部１の第１乃至第３走査信号線ＳＬ１乃至ＳＬ３をそれぞれを異なるタイミングの第１乃至第３走査信号ＳＣ１乃至ＳＣ２で走査する。
【００３６】
いま、全部の操作スイッチＳ１１乃至Ｓ１４、Ｓ２１乃至Ｓ２４、Ｓ３１乃至Ｓ３４が操作されず、それらの接点が開いている場合、第１走査信号線ＳＬ１には全ての検出抵抗Ｒ１１乃至Ｒ１４が接続され、それらの総合抵抗値が１５ｒ（最大抵抗値）になり、第２走査信号線ＳＬ２にも全ての検出抵抗Ｒ２１乃至Ｒ２４が接続され、それらの総合抵抗値が１５ｒ（最大抵抗値）になり、第３走査信号線ＳＬ３にも全ての検出抵抗Ｒ３１乃至Ｒ３４が接続され、検出抵抗Ｒ３１乃至Ｒ３４の総合抵抗値が１５ｒ（最大抵抗値）になっているので、第１乃至第３走査信号ＳＣ１乃至ＳＣ３が供給された際に、終端抵抗ＲＴ１、ＲＴ２、ＲＴ３に得られる電圧は最低電圧、例えば第１乃至第３バッファダイオードＤ１乃至Ｄ３のＰＮ接合電圧を僅かに超えた電圧になる。
【００３７】
このため、第１乃至第３走査信号ＳＣ１乃至ＳＣ３が供給されるタイミング時に、共通信号出力点Ｏ１に出力される検出電圧はそれぞれ電圧レベルＬ０（最低レベル）になり、この電圧レベルＬ０が共通出力信号線ＳＯを通してアナログ−デジタル変換部３Ｃに供給される。制御検出部２は、時間ｔ０乃至ｔ２の中間の時間ｔ１のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第１走査信号線ＳＬ１の全ての操作スイッチＳ１１乃至Ｓ１４が非操作状態であること、時間ｔ３乃至ｔ５の中間の時間ｔ４のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第２走査信号線ＳＬ２の全ての操作スイッチＳ２１乃至Ｓ２４が非操作状態であること、時間ｔ６乃至ｔ８の中間の時間ｔ７のタイミングで、アナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第３走査信号線ＳＬ３の全ての操作スイッチＳ３１乃至Ｓ３４が非操作状態であることをそれぞれ検出する。
【００３８】
この場合、制御検出部３が、アナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０をそれぞれ、時間ｔ０乃至ｔ２の中間の時間ｔ１のタイミング、時間ｔ３乃至ｔ５の中間の時間ｔ４のタイミング、時間ｔ６乃至ｔ８の中間の時間ｔ７のタイミングで検出している理由は、第１乃至第３走査信号ＳＣ１乃至ＳＣ３が第１乃至第３走査信号線ＳＬ１乃至ＳＬ３に出力された後、第１乃至第３走査信号線ＳＬ１乃至ＳＬ３の電圧の過渡変動状態が解消され、各終端抵抗ＲＴ１乃至ＲＴ３から安定化された状態のアナログ電圧レベルを検出するためである。そして、以下に述べるそれぞれの場合においても、制御検出部３は、アナログ−デジタル変換部３Ｃに入力されたアナログ電圧レベルを、第１乃至第３走査信号ＳＣ１乃至ＳＣ３の供給期間の中間、すなわち時間ｔ１、ｔ４、ｔ７に該当する各タイミングで検出する。
【００３９】
次に、１つの操作スイッチ、例えば操作スイッチＳ１１だけが操作され、操作スイッチＳ１１の接点が閉じている場合、第１走査信号線ＳＬ１には３つの検出抵抗Ｒ１２乃至Ｒ１４が接続され、３つの検出抵抗Ｒ１２乃至Ｒ１４の総合抵抗値が１４ｒ（２番目に大きい抵抗値）になるので、第１走査信号ＳＣ１が供給された際に、終端抵抗ＲＴ１で検出される電圧は、第１バッファダイオードＤ１のＰＮ接合電圧を少し超えた低電圧（２番目に低い電圧）になる。このとき、第２走査信号線ＳＬ２には全ての検出抵抗Ｒ２１乃至Ｒ２４が接続され、検出抵抗Ｒ２１乃至Ｒ２４の総合抵抗値が１５ｒ（最大抵抗値）になり、同様に、第３走査信号線ＳＬ３には全ての検出抵抗Ｒ３１乃至Ｒ３４が接続され、検出抵抗Ｒ３１乃至Ｒ３４の総合抵抗値が１５ｒ（最大抵抗値）になるので、第２乃至第３走査信号ＳＣ２乃至ＳＣ３が供給された際に、終端抵抗ＲＴ２、ＲＴ３における検出電圧は、いずれも第２乃至第３バッファダイオードＤ２乃至Ｄ３のＰＮ接合電圧を僅かに超えた最低電圧になる。
【００４０】
このため、第１走査信号ＳＣ１の供給タイミング時に共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ１（２番目に低いレベル）になり、また、第２乃至第３走査信号ＳＣ２乃至ＳＣ３の供給タイミング時に共通信号出力点Ｏ１に出力される検出電圧はそれぞれ最低電圧レベルＬ０になり、これらの電圧レベルＬ１、Ｌ０、Ｌ０が共通出力信号線ＳＯを通してアナログ−デジタル変換部３Ｃに供給される。制御検出部３は、時間ｔ１のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ１に基づいて、第１走査信号線ＳＬ１の操作スイッチＳ１１が操作され、残りの操作スイッチＳ１２乃至Ｓ１４が非操作状態であることを検出し、時間ｔ４、ｔ７のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第２走査信号線ＳＬ２の全ての操作スイッチＳ２１乃至Ｓ２４及び第３走査信号線ＳＬ３の全ての操作スイッチＳ３１乃至Ｓ３４が非操作状態であることを検出する。
【００４１】
次いで、他の１つの操作スイッチ、例えば操作スイッチＳ２２だけが操作され、操作スイッチＳ２２の接点が閉じている場合、第２走査信号線ＳＬ２には３つの検出抵抗Ｒ１１、Ｒ１３、Ｒ１４が接続され、３つの検出抵抗Ｒ１１、Ｒ１３、Ｒ１４の総合抵抗値が１３ｒ（３番目に大きい抵抗値）になるので、第２走査信号ＳＣ２が供給された際に、終端抵抗ＲＴ２の検出電圧は、第２バッファダイオードＤ２のＰＮ接合電圧を超えた電圧（３番目に低い電圧）になる。このとき、第１走査信号線ＳＬ１には全ての検出抵抗Ｒ１１乃至Ｒ１４が接続され、検出抵抗Ｒ１１乃至Ｒ１４の総合抵抗値が１５ｒになり、第３走査信号線ＳＬ３には全ての検出抵抗Ｒ３１乃至Ｒ３４が接続され、検出抵抗Ｒ３１乃至Ｒ３４の総合抵抗値が１５ｒになるので、第１及び第３走査信号ＳＣ１、ＳＣ３が供給された際に、終端抵抗ＲＴ１、ＲＴ３の検出電圧は、いずれも第１及び第３バッファダイオードＤ１、Ｄ３のＰＮ接合電圧を僅かに超えた最低電圧になる。
【００４２】
このため、第２走査信号ＳＣ２の供給タイミング時に、共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ２（３番目に低いレベル）になり、一方、第１及び第３走査信号ＳＣ１、ＳＣ３の供給タイミング時に、共通信号出力点Ｏ１に出力される検出電圧はそれぞれ最低電圧レベルＬ０になり、これらの電圧レベルＬ０、Ｌ２、Ｌ０が共通出力信号線ＳＯを通してアナログ−デジタル変換部３Ｃに供給される。制御検出部３は、時間ｔ１のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第１走査信号線ＳＬ１の全ての操作スイッチＳ１１乃至Ｓ１４が非操作状態であること、時間ｔ４のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ２に基づいて、第２走査信号線ＳＬ２の操作スイッチＳ２２が操作され、残りの操作スイッチＳ２１、Ｓ２３、Ｓ２４が非操作状態であること、時間ｔ７のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第３走査信号線ＳＬ３の全ての操作スイッチＳ３１乃至Ｓ３４が非操作状態であることをそれぞれ検出する。
【００４３】
続いて、さらに別の１つの操作スイッチ、例えば操作スイッチＳ３３だけが操作され、操作スイッチＳ３３の接点が閉じている場合も前述の場合と同様であって、第３走査信号ＳＣ３の供給タイミング時に、共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ３（５番目に低いレベル）になり、一方、第１及び第２走査信号ＳＣ１及びＳＣ３の供給タイミング時に、共通信号出力点Ｏ１に出力される検出電圧はそれぞれ電圧レベルＬ０になる。そして、制御検出部３は、時間ｔ１、ｔ４のタイミングでアナログ−デジタル変換部３Ｃにそれぞれ入力された電圧レベルＬ０に基づいて、第１走査信号線ＳＬ１の全ての操作スイッチＳ１１乃至Ｓ１４及び第２走査信号線ＳＬ２の全ての操作スイッチＳ２１乃至Ｓ２４が非操作状態であること、時間ｔ７のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ３に基づいて、第３走査信号線ＳＬ３の操作スイッチＳ３３が操作され、残りの操作スイッチＳ３１、Ｓ３２、Ｓ３４が非操作状態であることをそれぞれ検出する。
【００４４】
前述の各例は、１つの操作スイッチだけが操作された場合に、その操作された操作スイッチを検出する場合であるが、第１の実施の形態においては、複数の操作スイッチが同時に操作された場合であっても、同じように操作された操作スイッチをそれぞれ検出することができる。
【００４５】
まず、第１乃至第３走査信号線ＳＬ１乃至ＳＬ３において１つづつ、例えば操作スイッチＳ１１、Ｓ２２、Ｓ３３が操作され、それらの接点が閉じている場合は、第１走査信号ＳＣ１の供給タイミング時に共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ１に、第２走査信号ＳＣ２の供給タイミング時に共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ２に、第３走査信号ＳＣ３の供給タイミング時に共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ３になる。そして、制御検出部３は、時間ｔ１のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ１に基づいて、第１走査信号線ＳＬ１の１つの操作スイッチＳ１１が操作され、残りの操作スイッチＳ１２乃至Ｓ１４が非操作状態であること、時間ｔ４のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ２に基づいて、第２走査信号線ＳＬ２の１つの操作スイッチＳ２２が操作され、残りの操作スイッチＳ２１、Ｓ２３、Ｓ２４が非操作状態であること、時間ｔ７のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ３に基づいて、第３走査信号線ＳＬ３の１つの操作スイッチＳ３３が操作され、残りの操作スイッチＳ３１、Ｓ３２、Ｓ３４が非操作状態であることをそれぞれ検出する。
【００４６】
次に、１本の走査信号線、例えば第１走査信号線ＳＬ１において、複数の操作スイッチ、例えば２つの操作スイッチＳ１１、Ｓ１２が操作され、それらの接点が閉じている場合は、第１走査信号線ＳＬ１に２つの検出抵抗Ｒ１３、Ｒ１４が接続され、検出抵抗Ｒ１３、Ｒ１４の総合抵抗値が１２ｒ（４番目に大きい抵抗値）になり、第１走査信号ＳＣ１が供給された際に、終端抵抗ＲＴ１の検出電圧は、第１バッファダイオードＤ１のＰＮ接合電圧を超えた電圧（４番目に低い電圧）になる。このとき、第２走査信号線ＳＬ２には全ての検出抵抗Ｒ２１乃至Ｒ２４が接続され、検出抵抗Ｒ２１乃至Ｒ２４の総合抵抗値が１５ｒになり、第３走査信号線ＳＬ３には全ての検出抵抗Ｒ３１乃至Ｒ３４が接続され、検出抵抗Ｒ３１乃至Ｒ３４の総合抵抗値が１５ｒになるので、第２及び第３走査信号ＳＣ２及びＳＣ３が供給された際に、終端抵抗ＲＴ２、ＲＴ３の検出電圧は、いずれも第２及び第３バッファダイオードＤ２、Ｄ３のＰＮ接合電圧を僅かに超えた最低電圧になる。
【００４７】
このため、第１走査信号ＳＣ１の供給タイミング時に、共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ４（４番目に低いレベル）になり、一方、第２及び第３走査信号ＳＣ２、ＳＣ３の供給タイミング時に、共通信号出力点Ｏ１に出力される検出電圧はそれぞれ電圧レベルＬ０になり、これらの電圧レベルＬ３、Ｌ０、Ｌ０が共通出力信号線ＳＯを通してアナログ−デジタル変換部３Ｃに供給される。制御検出部３は、時間ｔ１のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ４に基づいて、第１走査信号線ＳＬ１の２つの操作スイッチＳ１１、Ｓ１２が操作され、残りの操作スイッチＳ１３、Ｓ１４が非操作状態であること、時間ｔ４のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第２走査信号線ＳＬ２の全ての操作スイッチＳ２１乃至Ｓ２４が非操作状態であること、時間ｔ７のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬ０に基づいて、第３走査信号線ＳＬ３の全ての操作スイッチＳ３１乃至Ｓ３４が非操作状態であることをそれぞれ検出する。
【００４８】
この他に、第１走査信号線ＳＬ１の他の２個の操作スイッチ、例えば操作スイッチＳ１１、Ｓ１３が操作され、それらの接点が閉じている場合、第１走査信号線ＳＬ１に２つの検出抵抗Ｒ１２、Ｒ１４が接続され、それらの抵抗値が１０ｒになり、また、第１走査信号線ＳＬ１の他の２個の操作スイッチ、例えば操作スイッチＳ１２、Ｓ１３が操作され、それらの接点が閉じている場合、第１走査信号線ＳＬ１に２つの検出抵抗Ｒ１１、Ｒ１４が接続され、それらの抵抗値が９ｒになり、さらに、第１走査信号線ＳＬ１の他の２個の操作スイッチ、例えば操作スイッチＳ１１、Ｓ１４が操作され、それらの接点が閉じている場合、第１走査信号線ＳＬ１に２つの検出抵抗Ｒ１２、Ｒ１３が接続され、それらの抵抗値が６ｒになるというように、４個の操作スイッチＳ１１乃至Ｓ１４の中の２個の操作スイッチが操作された場合に、操作された２個の操作スイッチの組み合わせにより、第１走査信号線ＳＬ１に接続される２つの検出抵抗の総合抵抗値が異なり、その結果、第１走査信号ＳＣ１の供給タイミング時に、共通信号出力点Ｏ１に出力される電圧レベルが異なるようになる。そして、制御検出部３は、アナログ−デジタル変換部３Ｃに入力された電圧レベルの相違に基づいて、操作された２個の操作スイッチと操作されない２つの操作スイッチをそれぞれ検出する。
【００４９】
同じように、第１走査信号線ＳＬ１のいずれか３個の操作スイッチが操作され、それらの接点が閉じている場合や、第１走査信号線ＳＬ１の２個またはそれ以上の操作スイッチが操作され、第２走査信号線ＳＬ２の１個またはそれ以上の操作スイッチが操作され、それらの接点が閉じている場合等においても、制御検出部３は、アナログ−デジタル変換部３Ｃに入力された電圧レベルの相違及びアナログ−デジタル変換部３Ｃに入力された電圧レベルの検出タイミングに基づいて、操作された複数個の操作スイッチと操作されない残りの操作スイッチをそれぞれ検出する。
【００５０】
このように、第１の実施の形態のスイッチ入力検出装置によれば、第１の走査信号線ＳＬ１に操作スイッチＳ１１乃至Ｓ１４と対応する検出抵抗Ｒ１１乃至Ｒ１４との並列接続回路を直列接続し、第２の走査信号線ＳＬ２に操作スイッチＳ２１乃至Ｓ２４と対応する検出抵抗Ｒ２１乃至Ｒ２４との並列接続回路を直列接続し、第３の走査信号線ＳＬ３に操作スイッチＳ３１乃至Ｓ３４と対応する検出抵抗Ｒ３１乃至Ｒ３４との並列接続回路を直列接続することにより、第１乃至第３の走査信号線ＳＬ１乃至ＳＬ３毎に、操作された操作スイッチに基づく検出抵抗の総合抵抗値の変化を電圧レベルに変換し、この電圧レベルを制御検出部３に供給することによって、制御検出部３においては、供給された電圧レベル及びこの電圧レベルの検出タイミングに基づいて、第１乃至第３の走査信号線ＳＬ１乃至ＳＬ３に接続されている各操作スイッチＳ１１乃至Ｓ１４、Ｓ２１乃至Ｓ２４、Ｓ３１乃至Ｓ３４の中の操作された１個またはそれ以上の操作スイッチ及び操作されない残りの操作スイッチをそれぞれ検出することができる。
【００５１】
次に、図３は、本発明によるスイッチ入力検出装置の第２の実施の形態を示すもので、その要部構成を示す回路図である。
【００５２】
図３に示されるように、第２の実施の形態のスイッチ入力検出装置は、第３走査信号線ＳＬ３を基準走査信号線として、１個の基準検出抵抗ＲＳＴと１個の終端抵抗ＲＴ３との直列接続回路によって構成し、基準検出抵抗ＲＳＴの抵抗値を、第１走査信号線ＳＬ１に接続された各検出抵抗Ｒ１１乃至Ｒ１４、及び、第２走査信号線ＳＬ２に接続された各検出抵抗Ｒ２１乃至２４のいずれかの組み合わせによっても得ることができない値、例えば１６ｒになるように選んでいる。すなわち、第２の実施の形態のスイッチ入力検出装置は、第１の実施の形態のスイッチ入力検出装置において、第３走査信号線ＳＬ３に操作スイッチＳ３１乃至Ｓ３４とそれに対応する検出抵抗Ｒ３１乃至Ｒ３４との並列接続回路を直列接続する代わりに、１個の基準検出抵抗ＲＳＴを接続したものである。
【００５３】
そして、第２の実施の形態のスイッチ入力検出装置は、第１の実施の形態のスイッチ入力検出装置と比べ、第３走査信号線ＳＬ３の構成が前述のように異なっているだけで、その他の構成は全く同じである。このため、第２の実施の形態のスイッチ入力検出装置の構成については、これ以上の説明を省略する。
【００５４】
また、第２の実施の形態のスイッチ入力検出装置の動作は、走査信号発生部２から基準走査信号線（第３走査信号線）ＳＬ３に走査信号発生部２から第３走査信号ＳＣ３が供給された際に、基準抵抗ＲＳＴの抵抗値が１６ｒという大きな値に選ばれているために、基準検出抵抗ＲＳＴによる電圧降下が大きく、終端抵抗ＲＴ３の検出電圧は第３バッファダイオードＤ３のＰＮ接合電圧よりも若干小さい電圧になって、共通信号出力点Ｏ１に出力される検出電圧は電圧レベルＬ０よりも低い電圧レベルＬＥになる。制御検出部３は、時間ｔ７のタイミングでアナログ−デジタル変換部３Ｃに入力された電圧レベルＬＥを基準レベルに設定し、時間ｔ１、ｔ４のタイミングでアナログ−デジタル変換部３Ｃに入力された各電圧レベルを設定した基準レベルに対するレベルとして求め、第１走査信号線ＳＬ１の各操作スイッチＳ１１乃至Ｓ１４及び第２走査信号線ＳＬ２の各操作スイッチＳ２１乃至Ｓ２４の操作状態及び非操作状態を検出する。
【００５５】
そして、第２の実施の形態のスイッチ入力検出装置におけるその他の動作は、既に述べた第１の実施の形態のスイッチ入力検出装置で実行される動作と同じである。このため、第２の実施の形態のスイッチ入力検出装置の動作については、これ以上の説明を省略する。
【００５６】
このように、第２の実施の形態のスイッチ入力検出装置によれば、既に述べた第１の実施の形態のスイッチ入力検出装置で得られる効果とほぼ同じ効果を得ることができるとともに、制御検出部３における電圧レベルの検出時に、基準レベルを設定しているので、より正確な電圧レベルの検出を行うことができる。
【００５７】
なお、前記第１及び第２の実施の形態においては、使用する走査信号線の数が第１乃至第３走査信号線ＳＬ１乃至ＳＬ３の３本である例を挙げて説明したが、本発明のスイッチ入力検出装置において使用する走査信号線の数は３本である場合に限られず、２本であってもよく、４本またはそれ以上であってもよい。
【００５８】
また、前記第１及び第２の実施の形態においては、１本の走査信号線に検出抵抗Ｒ１１乃至Ｒ１４、Ｒ２１乃至Ｒ２４、Ｒ３１乃至Ｒ３４とともに接続される操作スイッチＳ１１乃至Ｓ１４、Ｓ２１乃至Ｓ２４、Ｓ３１乃至Ｓ３４の数がそれぞれ４個である例を挙げて説明したが、本発明のスイッチ入力検出装置において１本の走査信号線に接続される操作スイッチの数は４個である場合に限られず、３個またはそれ以下の個数であってもよく、５個またはそれ以上の個数であってもよい。この場合、１本の走査信号線に接続される操作スイッチの数は同数である必要はなく、各走査信号線に接続される操作スイッチの数を異なる個数にしてもよい。
【００５９】
さらに、前記第１及び第２の実施の形態においては、各検出抵抗Ｒ１１乃至Ｒ１４、Ｒ２１乃至Ｒ２４、Ｒ３１乃至Ｒ３４及び基準検出抵抗ＲＳＴの抵抗値として、検出抵抗Ｒ１１、Ｒ２１、Ｒ３１をｒ、検出抵抗Ｒ１２、Ｒ２２、Ｒ３２をそれぞれ２ｒ、検出抵抗Ｒ１３、Ｒ２３、Ｒ３３をそれぞれ４ｒ、検出抵抗Ｒ１４、Ｒ２４、Ｒ３４をそれぞれ８ｒ、基準検出抵抗ＲＳＴを１６ｒにした例を挙げて説明したが、本発明のスイッチ入力検出装置において各検出抵抗Ｒ１１乃至Ｒ１４、Ｒ２１乃至Ｒ２４、Ｒ３１乃至Ｒ３４及び基準検出抵抗ＲＳＴの抵抗値はこのような抵抗値のものに限られるものでなく、第１乃至第３走査信号線ＳＬ１乃至ＳＬ３毎に各検出抵抗Ｒ１１乃至Ｒ１４、Ｒ２１乃至Ｒ２４、Ｒ３１乃至Ｒ３４の抵抗値が異なり、かつ、基準検出抵抗ＲＳＴの抵抗値が各検出抵抗Ｒ１１乃至Ｒ１４、Ｒ２１乃至Ｒ２４、Ｒ３１乃至Ｒ３４の抵抗値の組み合わせによっても得ることができない抵抗値であれば、他の抵抗値を選んでもよい。
【００６０】
この他に、前記第１及び第２の実施の形態においては、走査信号発生部２から出力される各走査信号ＳＣ１乃至ＳＣ３の出力タイミングを制御検出部３で制御するために、制御スイッチ回路４を走査信号発生部２の電源に接続しているが、本発明のスイッチ入力検出装置において制御検出部３と走査信号発生部２とのタイミング合わせのために制御スイッチ回路４を用いたものに限られず、制御検出部３からの制御信号を直接走査信号発生部２に供給する等の他のタイミング合わせ手段を用いてもよい。
【００６１】
【発明の効果】
以上のように、本発明によれば、スイッチ検出部が複数本の走査信号線を備え、複数本の走査信号線のそれぞれが直列接続された複数個の操作スイッチ及び検出抵抗の並列接続回路と１個の終端抵抗とからなり、複数本の走査信号線毎に各並列接続回路の検出抵抗の抵抗値を異ならせるようにしているもので、複数本の走査信号線への走査信号の出力タイミングによって複数本の走査信号線が選択され、その選択時に複数本の信号出力線の終端抵抗に得られたアナログ電圧の大きさを求めることにより、複数本の走査信号線毎に操作された操作スイッチを選択することが可能になり、その結果、全部の操作スイッチの中から操作された１つまたはそれ以上の操作スイッチを検出することができるという効果がある。
【００６２】
また、本発明によれば、スイッチ検出部の共通信号出力点と制御検出部とを１本の共通信号出力線を用いて接続すれば足りるので、スイッチ検出部で用いられる信号線の数を少なくしてスイッチ検出部の構成を簡素化することができ、その上、１本の共通信号出力線にアナログ出力信号を伝送させているので、アナログ出力信号に対するノイズの影響を少なくできるという効果がある。
【図面の簡単な説明】
【図１】本発明によるスイッチ入力検出装置の第１の実施の形態を示すもので、その要部構成を示す回路図である。
【図２】図１に図示されたスイッチ入力検出装置の各部に得られる信号または電圧状態を示す波形図である。
【図３】本発明によるスイッチ入力検出装置の第２の実施の形態を示すもので、その要部構成を示す回路図である。
【図４】既知のキーマトリクス方式のスイッチ入力検出装置の一例を示すもので、その要部構成を示す回路図である。
【図５】既知の抵抗分圧方式のスイッチ入力検出装置の一例を示すもので、その要部構成を示す回路図である。
【符号の説明】
１スイッチ検出部
２走査信号発生部
３制御検出部
３Ｃアナログーデジタル変換部（Ａ／Ｄ）
４制御スイッチ回路
４Ｔ制御トランジスタ
ＳＬ１第１走査信号線
ＳＬ２第２走査信号線
ＳＬ３第３走査信号線
ＳＯ共通出力信号線
Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４、Ｒ３１〜Ｒ３４検出抵抗
ＲＳＴ基準検出抵抗
Ｓ１１〜Ｓ１４、Ｓ２１〜Ｓ２４、Ｓ３１〜Ｓ３４操作スイッチ
ＲＴ１〜ＲＴ３終端抵抗
Ｄ１第１バッファダイオード
Ｄ２第２バッファダイオード
Ｄ３第３バッファダイオード
Ｏ１共通信号出力点[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switch input detection device for detecting an operated switch among a plurality of operation switches, and in particular, by detecting detection of an operated switch in the form of an analog voltage, the number of signal output lines is increased. The present invention relates to a switch input detection device that reduces noise and is less susceptible to noise.
[0002]
[Prior art]
Conventionally, as a switch input detection device for electrically detecting an operated switch among a plurality of operation switches, a device using a key matrix system in which each operation switch is arranged in a matrix or each operation switch is used. A device using a resistance voltage dividing system connected in parallel to each voltage dividing resistor of a resistor voltage divider is known.
[0003]
Here, FIG. 4 shows an example of a known key matrix type switch input detection device, and is a circuit diagram showing a configuration of a main part thereof.
[0004]
As shown in FIG. 4, the switch input detection device includes a key matrix unit 31 and a control detection unit 32. In this case, the key matrix unit 31 includes a plurality of (three in the illustrated example) scanning signal lines SL1, SL2, and SL3 and a plurality (four in the illustrated example) of input signal lines IL1, IL2, IL3, A plurality of (12 in the illustrated example) operation switches S11 respectively connected to intersections of IL4, a plurality of scanning signal lines SL1, SL2, and SL3 and a plurality of input signal lines IL1, IL2, IL3, and IL4. , S12, S13, S14, S21, S22, S23, S24, S31, S32, S33, S34 and a plurality of input signal lines IL1, IL2, IL3, IL4 connected between the ground point ( In the example shown, four termination resistors R1, R2, R3, R4 and a plurality of termination resistors each having one end connected to the ungrounded side of the plurality of termination resistors R1, R2, R3, R4 (four in the example shown). Output) Line OL1, and a OL2, OL3, OL4. The control detection unit 32 includes a microcomputer (MCU), a plurality (three in the illustrated example) of scanning signal output ports TP1, TP2, and TP3, and a plurality (four in the illustrated example) of signal input ports. IP1, IP2, IP3, IP4, and a plurality of scanning signal output ports TP1, TP2, TP3 are connected to the corresponding scanning signal lines SL1, SL2, SL3, and a plurality of signal input ports IP1, IP2, IP3 and IP4 are connected to the other ends of the plurality of output signal lines OL1, OL2, OL3 and OL4, respectively. The control detection unit 32 outputs the first scanning signal SC1 from the scanning signal output port TP1 to the scanning signal line SL1, and outputs the second scanning signal SC2 from the scanning signal output port TP2 to the scanning signal line SL2. The third scanning signal SC3 is output from the output port TP3 to the scanning signal line SL3. In this case, the output timing of the first to third scanning signals SC1 to SC3 is such that the second scanning signal SC2 is output when the output of the first scanning signal SC1 is finished and the output of the second scanning signal SC2 is finished. A third scanning signal SC3 is output.
[0005]
The key matrix type switch input detecting device relating to the above-described configuration operates as follows.
[0006]
If all the operation switches S11 to S14, S21 to S24, and S31 to S34 are not operated and their contacts are open, the first to third scan signal lines SL1 to SL3 supplied to the first to third scan signal lines SL1 to SL3 are open. Since none of the three scan signals SC1 to SC3 is transmitted to the first to fourth input signal lines IL1 to IL4, logic 0 (ground potential) is output to the first to fourth output signal lines OL1 to OL4, respectively. The control detection unit 32 receives all the operation switches S11 to S14, S21 to S24, and S31 to S34 in a non-operating state by receiving a logic 0 at each of the first to fourth signal input ports IP1 to IP4. Is detected.
[0007]
Next, when only one operation switch, for example, the operation switch S23 is operated and the contact of the operation switch S23 is closed, the second scanning signal SC2 supplied to the second scanning signal line SL2 passes through the contact of the operation switch S23. Since the signal is transmitted to the third input signal line IL3, the logic 1 (scanning signal potential) is output to the third output signal line OL3, and the first, second, and fourth output signal lines OL1, OL2, and OL4 are the previous cases. In the same manner as above, logic 0 is output. When the control detection unit 32 receives the logic 1 at the third signal input port IP3 at the output timing of the second scanning signal SC2, only the operation switch S23 is operated and the other operation switches are in the non-operation state. To detect.
[0008]
Further, when the operation switch S23 is operated, other operation switches, for example, the operation switch S32 are operated, and when the contacts of the operation switches S23 and S32 are closed, the second scan signal line SL2 supplied to the second scan signal line SL2 is operated. The second scanning signal SC2 is transmitted to the third input signal line IL3 through the contact of the operation switch S23, and the third scanning signal SC3 supplied to the third scanning signal line SL3 is transmitted through the contact of the operation switch S32 to the second input signal line. Since it is transmitted to IL2, logic 1 is output to the third output signal line OL3 and the second output signal line OL2, and logic 0 is output to the first and fourth output signal lines OL1 and OL4 as in the previous case. The The control detector 32 receives a logic 1 at the third signal input port IP3 at the output timing of the second scanning signal SC2, and receives a logic 1 at the second signal input port IP2 at the output timing of the third scanning signal SC3. Thus, it is detected that only the operation switches S23 and S32 are operated and the other operation switches are in a non-operation state.
[0009]
Similarly, when one or more other operation switches are operated, the control detection unit 32 outputs the first to third scanning signals SC1 to SC3 and the first to fourth signal input ports IP1. The operation state and non-operation state of the operation switch are detected based on the logical state received through IP4.
[0010]
FIG. 5 shows an example of a known resistance voltage division type switch input detection device, and is a circuit diagram showing the configuration of the main part thereof.
[0011]
As shown in FIG. 5, the switch input detection device includes a resistance voltage dividing unit 41 and a control detection unit 42. In this case, the resistance voltage dividing unit 41 includes a plurality of (in the illustrated example, ten) resistors R1, R2, R3, R4, R5, which are connected in series between the power supply terminal B + and the grounding point. R6, R7, R8, R9, R10 and a plurality (9 in the illustrated example) of operation switches S1, respectively connected between the connection points of the resistors R1 to R10 and the common output terminal O, S2, S3, S4, S5, S6, S7, S8, and S9. The control detection unit 42 includes a microcomputer (MCU) and includes an analog-digital conversion unit (A / D) 43 and a detection resistor 44. The common output terminal O of the resistor voltage divider 41 is connected to the input of the analog-digital converter 43, and the input of the analog-digital converter 43 is connected to the ground point through the detection resistor 44.
[0012]
This resistance voltage dividing type switch input detecting device according to the above-described configuration operates as follows.
[0013]
If all the operation switches S1 to S9 are not operated and their contacts are open, the divided voltages of the resistors R1 to R10 are not transmitted to the common output terminal O, so the common output terminal O is grounded. This ground voltage is supplied to the analog-digital converter 43. The control detection unit 42 performs analog-to-digital conversion on the ground voltage supplied in the analog-to-digital conversion unit 43, calculates that the input voltage is the lowest voltage from the obtained digital signal, and performs all operations from the calculation result. It is detected that the switches S1 to S9 are not operated.
[0014]
Next, when only one operation switch, for example, the operation switch S5 is operated and the contact of the operation switch S5 is closed, the divided voltage V56 obtained at the connection point of the resistor R5 and the resistor R6 is common through the operation switch S5. The common output terminal O becomes a divided voltage V56, and the divided voltage V56 is supplied to the analog-digital converter 43. The control detection unit 42 performs analog-to-digital conversion on the divided voltage V56 supplied from the analog-digital conversion unit 43, calculates that the input divided voltage V56 is an intermediate voltage from the obtained digital signal, and calculates the calculation. From the result, it is detected that only the operation switch S5 is operated and the other operation switches S1 to S4 and S6 to S9 are in a non-operation state.
[0015]
Further, when only another operation switch, for example, S2 is operated and the contact of the operation switch S2 is closed, the divided voltage V23 obtained at the connection point of the resistor R2 and the resistor R3 is output through the operation switch S2. The common output terminal O becomes a divided voltage V23, and the divided voltage V23 is supplied to the analog-digital converter 43. The control detection unit 42 performs analog-to-digital conversion on the divided voltage V23 supplied from the analog-to-digital conversion unit 43, and determines that the input divided voltage V23 is the second highest voltage from the obtained digital signal. From the calculation result, it is detected that only the operation switch S2 is operated and the other operation switches S1, S3 to S9 are in a non-operation state.
[0016]
Similarly, even when other operation switches are operated, the control detection unit 42 determines what voltage or lower voltage from the higher one of the input divided voltages from the digital signal obtained in the analog-digital conversion unit 43. From the calculation result, the operation switch in the operation state and the operation switch in the non-operation state are detected.
[0017]
[Problems to be solved by the invention]
The known key matrix type switch input detecting device includes one or more operated switches among all the operation switches S11 to S14, S21 to S24, S31 to S34, and the first to third scanning signals SC1. To the SC3 output timing and the logic states of the logic signals obtained on the first to fourth output signal lines OL1 to OL4. Since a large number of signal lines such as a plurality of scanning signal lines SL1 to SL3, a plurality of signal input lines IL1 to IL4, and a plurality of signal output lines OL1 to OL4 are required, the configuration of the key matrix unit 31 And the logic states of the logic signals obtained on the plurality of signal output lines OL1 to OL4, that is, logic 1 and logic Because doing a signal determined by the sometimes determine the noise to the logic signal is erroneous rare when superimposed is performed.
[0018]
Further, the known resistance voltage dividing type switch input detecting device has one resistance row composed of a plurality of resistors R1 to R10, and the common output terminal O of the resistance voltage dividing section 41 and the control detecting section 42. Can be connected by a single control line, so that it is not necessary to use a large number of signal lines for the resistance voltage dividing section 41. In addition to simplifying the configuration of the resistance voltage dividing section 41, an analog output can be provided. However, even if noise is superimposed on the signal, there is an advantage that no erroneous determination is made immediately. However, when the operated operation switches S1 to S9 are determined, the operated 1 Since only one operation switch can be determined, and two or more operated switches cannot be determined, there is a limitation in usage and it cannot be said that the utility is necessarily high.
[0019]
The present invention has been made in view of such a technical background, and an object of the present invention is to provide one or more operation switches that are operated without being affected by noise because the number of signal lines to be used is not large. It is an object of the present invention to provide a switch input detection device capable of determining the above.
[0020]
[Means for Solving the Problems]
  In order to achieve the above object, the present inventionAccordingEach switch input detection deviceOperation switchas well asDifferent resistance values for eachSense resistorA plurality ofParallel connection circuit andTerminationA plurality of buffer diodes having a plurality of scanning signal lines each connected in series with a resistor, and connected between a connection point between a parallel connection circuit of the plurality of scanning signal lines and a terminating resistor and a common signal output point A switch detection unit having a scanning signal generation unit that supplies scanning signals to one end of the plurality of scanning signal lines at different timings, a control detection unit incorporating an analog-digital conversion unit,Common signalConnecting means for connecting an output point to an input of the analog-digital converter via a common signal output line,One of the plurality of scanning signal lines is a reference scanning signal line composed of a series circuit of a reference detection resistor and a termination resistor, and the control detection unit detects analog signals when the scanning signal is supplied to the reference scanning signal line. -The voltage level input to the digital conversion unit is set as a reference level, and the respective voltage levels from other scanning signal lines input to the analog-digital conversion unit at different timings are compared with the reference level and compared. Detects the operation state and non-operation state of each operation switch using the voltage levelConsists of configurationDo.
[0021]
  SaidConstitutionInThe reference detection resistor used for the reference scanning signal line has a resistance value that cannot be obtained by the combined resistance value of each detection resistor used for the other scanning signal lines..
[0022]
  SaidThe scanning signal generator in the configuration isA control switch circuit that is selectively turned on by a trigger signal from the control detector in the power supply circuitAre connected.
[0023]
  SaidConstitutionAccording to the present invention, the switch detection unit includes a plurality of scanning signal lines, and each of the plurality of scanning signal lines includes a plurality of operation switches and a parallel connection circuit of detection resistors, and one termination resistor. The resistance value of each parallel connection circuit is made different for each of the plurality of scanning signal lines, and the plurality of scanning signal lines are selected according to the supply timing of the scanning signal to the plurality of scanning signal lines, By obtaining the magnitude of the analog voltage obtained at the termination resistance of the selected scanning signal line, it is possible to detect the operating switches operated for each of the plurality of scanning signal lines, and as a result, all the operating switches It is possible to detect one or more operation switches operated from among the switches.
[0024]
  And the configurationAccording to the present invention, one of a plurality of scanning signal lines is used as a reference scanning signal line composed of a reference detection resistor and a termination resistor connected in series, and when the reference scanning signal line is selected, the termination resistance is set as a reference. The voltage value of the analog voltage generated at the terminating resistor of the other scanning signal line is generated as the reference voltage.And the comparison voltageBased on the judgmentBecause we are goingThis makes it easy to determine the magnitude of the analog voltage.
[0025]
  Also,The configurationAccording to the switch detectorCommon signal output pointAnd the control detection unit need only be connected using a single common signal output line, the number of signal lines used in the switch detection unit can be reduced, and the configuration of the switch detection unit can be simplified. Furthermore, since the analog output signal is transmitted to one common signal output line, the influence of noise on the analog output signal can be reduced.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0027]
FIG. 1 shows a first embodiment of a switch input detection device according to the present invention, and is a circuit diagram showing a configuration of a main part thereof.
[0028]
As shown in FIG. 1, the switch input detection device according to the first embodiment includes a switch detection unit 1, a scanning signal generation unit 2, a control detection unit 3, and a control switch circuit 4. The switch detection unit 1 includes first to third scanning signal lines SL1 to SL3 and first to third buffer diodes D1 to D3. The control detection unit 3 includes a microcomputer (MCU) and includes an analog-digital conversion unit (A / D) 3C. The control switch circuit 4 includes a control transistor 4T.
[0029]
In the switch detection unit 1, the first scanning signal line SL1 has one end connected to the scanning signal generation unit 2 and the other end connected to the ground point, and the operation switch S11 and the detection resistor R11 from one end side to the other end side. The parallel connection circuit of the operation switch S12 and the detection resistor R12, the parallel connection circuit of the operation switch S13 and the detection resistor R13, the parallel connection circuit of the operation switch S14 and the detection resistor R14, and the termination resistor RT1 are respectively connected in series. Each of the detection resistors R11 to R14 has a different resistance value. One end of the second scanning signal line SL2 is connected to the scanning signal generator 2, the other end is connected to the ground point, and the operation switch S21 and the detection resistor R21 are connected in parallel from one end side to the other end side. A parallel connection circuit of the switch S22 and the detection resistor R22, a parallel connection circuit of the operation switch S23 and the detection resistor R23, a parallel connection circuit of the operation switch S24 and the detection resistor R24, and a termination resistor RT2 are connected in series, and the detection resistors R21 to R24 are connected in series. Are composed of different resistance values. The third scanning signal line SL3 has one end connected to the scanning signal generator 2 and the other end connected to the ground point, and a parallel connection circuit of the operation switch S31 and the detection resistor R31 from one end side to the other end side. A parallel connection circuit of the switch S32 and the detection resistor R32, a parallel connection circuit of the operation switch S33 and the detection resistor R33, a parallel connection circuit of the operation switch S34 and the detection resistor R34, and a termination resistor RT3 are connected in series, and the detection resistors R31 to R34 are connected in series. Are composed of different resistance values. In this case, the resistance value of each of the detection resistors R11 to R14, R21 to R24, and R31 to R34 is, for example, when the resistance value of the resistors R11, R21, and R31 is selected as r, the resistance value of the resistors R12, R22, and R32 is set to 2r. The resistance values of the resistors R13, R23, and R33 are selected to be 4r, and the resistance values of the resistors R14, R24, and R34 are selected to be 8r.
[0030]
Similarly, in the switch detection unit 1, the first buffer diode D1 has an anode side connected to a connection point between the parallel connection circuit of the operation switch S14 and the detection resistor R14 and the termination resistor RT1, and a cathode side connected to the common signal output point O1. . The second buffer diode D2 has an anode side connected to a connection point between the parallel connection circuit of the operation switch S24 and the detection resistor R24 and the termination resistor RT2, and a cathode side connected to the common signal output point O1. The third buffer diode D3 has an anode side connected to a connection point between the parallel connection circuit of the operation switch S34 and the detection resistor R34 and the termination resistor RT3, and a cathode side connected to the common signal output point O1.
[0031]
In the control detection unit 3, the analog-digital conversion unit 3C has an input connected to the common signal output point O1 through one common output signal line SO. Further, in the control switch circuit 4, the control transistor 4T has a collector at the power supply terminal B +, an emitter at the power input terminal (no symbol) of the scanning signal generator 2, and a base at the trigger signal output terminal (symbol) of the control detector 2. None).
[0032]
FIG. 2 is a waveform diagram showing signal or voltage states obtained in each part of the switch input detection device shown in FIG. 1, and in the example shown, the operation switches S11, S22, and S33 are respectively operated. It shows the state of time.
[0033]
In FIG. 2, the first stage is a trigger signal TR supplied from the control detector 3 to the control switch circuit 4, and the second stage is a first scanning signal SC1 supplied to the first scanning signal line SL1. The third stage is the second scanning signal SC2 supplied to the second scanning signal line SL2, the fourth stage is the third scanning signal SC3 supplied to the third scanning signal line SL3, and the fifth stage The first is the analog output signal TO1 supplied to the common signal output point O1, and the sixth stage (bottom stage) is the analog signal detection timing in the control detector 2. The horizontal axis represents time.
[0034]
Here, the operation of the switch input detection apparatus according to the first embodiment will be described with reference to FIGS.
[0035]
First, the control detection unit 2 generates the first trigger signal TR in the period from time t0 to t2, stops the generation of the trigger signal TR in the subsequent period from time t2 to t3, and then the period from time t3 to t5. Again, the second trigger signal TR is generated again, the generation of the trigger signal TR is stopped during the subsequent time t5 to t6, the third trigger signal TR is generated three times during the time t6 to t8, and then The generation of the trigger signal TR is stopped at time t8. The first to third trigger signals TR are supplied to the base of the control transistor 4T of the control switch circuit 4, and the control switch circuit 4 is turned on only during the supply period of the first to third trigger signals TR, and the power supply terminal B + The power supply voltage is intermittently supplied to the scanning signal generator 2. The scanning signal generator 2 outputs the first scanning signal SC1 to the first scanning signal line SL1 within the period of time t0 to t2 when the first power supply voltage is supplied, and the power supply voltage is supplied the second time. The second scanning signal SC2 is output to the second scanning signal line SL2 within the period of time t3 to t5, and the third scanning signal line SL3 is applied to the third scanning signal line SL3 within the period of time t6 to t8 when the power supply voltage is supplied for the third time. The third scanning signal SC3 is output, and the first to third scanning signal lines SL1 to SL3 of the switch detection unit 1 are scanned with the first to third scanning signals SC1 to SC2 at different timings, respectively.
[0036]
If all the operation switches S11 to S14, S21 to S24, and S31 to S34 are not operated and their contacts are open, all the detection resistors R11 to R14 are connected to the first scanning signal line SL1, Their total resistance value is 15r (maximum resistance value), all the detection resistors R21 to R24 are also connected to the second scanning signal line SL2, and their total resistance value is 15r (maximum resistance value). All the detection resistors R31 to R34 are also connected to the three scanning signal lines SL3, and the total resistance value of the detection resistors R31 to R34 is 15r (maximum resistance value), so the first to third scanning signals SC1 to SC3. Is supplied to the terminating resistors RT1, RT2, RT3, the minimum voltage, for example, the PN junction voltage of the first to third buffer diodes D1 to D3 is reduced. It becomes the voltage that exceeds the.
[0037]
For this reason, at the timing when the first to third scanning signals SC1 to SC3 are supplied, the detection voltages output to the common signal output point O1 are each at the voltage level L0 (lowest level), and this voltage level L0 is the common output. The analog signal is supplied to the analog-digital converter 3C through the signal line SO. The control detection unit 2 determines that all the operation switches S11 to S14 of the first scanning signal line SL1 are based on the voltage level L0 input to the analog-to-digital conversion unit 3C at the timing of the time t1 between the times t0 to t2. All the operation switches S21 to S24 of the second scanning signal line SL2 are based on the voltage level L0 input to the analog-digital conversion unit 3C at the timing of the time t4 intermediate between the times t3 to t5. Is in the non-operating state, and all the operation switches S31 of the third scanning signal line SL3 are based on the voltage level L0 inputted to the analog-digital conversion unit 3C at the timing of the time t7 between the times t6 and t8. Thru | or S34 respectively detect that it is a non-operation state.
[0038]
In this case, the control detection unit 3 sets the voltage level L0 input to the analog-digital conversion unit 3C to the timing at the time t1 between the times t0 to t2, the timing at the time t4 between the times t3 to t5, and the time, respectively. The reason for detection at the timing t7 between t6 and t8 is that the first to third scan signals SC1 to SC3 are output to the first to third scan signal lines SL1 to SL3, and then the first to third scan signals SL1 to SL3 are output. This is because the transient voltage fluctuation state of the three scanning signal lines SL1 to SL3 is eliminated, and the stabilized analog voltage level is detected from each of the termination resistors RT1 to RT3. In each case described below, the control detection unit 3 sets the analog voltage level input to the analog-digital conversion unit 3C to the middle of the supply period of the first to third scan signals SC1 to SC3, that is, the time. Detection is performed at each timing corresponding to t1, t4, and t7.
[0039]
Next, when only one operation switch, for example, the operation switch S11 is operated and the contact of the operation switch S11 is closed, three detection resistors R12 to R14 are connected to the first scanning signal line SL1, and three detections are performed. Since the total resistance value of the resistors R12 to R14 is 14r (second largest resistance value), the voltage detected by the termination resistor RT1 when the first scanning signal SC1 is supplied is the voltage of the first buffer diode D1. It becomes a low voltage (second lowest voltage) slightly exceeding the PN junction voltage. At this time, all the detection resistors R21 to R24 are connected to the second scanning signal line SL2, and the total resistance value of the detection resistors R21 to R24 becomes 15r (maximum resistance value), and similarly, the third scanning signal line SL3. Are connected to all the detection resistors R31 to R34, and the total resistance value of the detection resistors R31 to R34 is 15r (maximum resistance value). Therefore, when the second to third scanning signals SC2 to SC3 are supplied, The detection voltages at the termination resistors RT2 and RT3 are both the lowest voltage slightly exceeding the PN junction voltage of the second to third buffer diodes D2 to D3.
[0040]
For this reason, the detection voltage output to the common signal output point O1 at the supply timing of the first scanning signal SC1 becomes the voltage level L1 (second lowest level), and the second to third scanning signals SC2 to SC3 The detection voltage output to the common signal output point O1 at the supply timing is the lowest voltage level L0, and these voltage levels L1, L0, and L0 are supplied to the analog-digital conversion unit 3C through the common output signal line SO. In the control detection unit 3, the operation switch S11 of the first scanning signal line SL1 is operated based on the voltage level L1 input to the analog-digital conversion unit 3C at time t1, and the remaining operation switches S12 to S14 are operated. Based on the voltage level L0 that is detected to be in the non-operation state and is input to the analog-digital conversion unit 3C at the timings t4 and t7, all the operation switches S21 to S24 and the second scan signal line SL2 It is detected that all the operation switches S31 to S34 of the three scanning signal lines SL3 are not operated.
[0041]
Next, when only one other operation switch, for example, the operation switch S22 is operated and the contact of the operation switch S22 is closed, three detection resistors R11, R13, and R14 are connected to the second scanning signal line SL2. Since the total resistance value of the three detection resistors R11, R13, and R14 is 13r (third highest resistance value), when the second scanning signal SC2 is supplied, the detection voltage of the termination resistor RT2 is the second buffer. The voltage exceeds the PN junction voltage of the diode D2 (the third lowest voltage). At this time, all the detection resistors R11 to R14 are connected to the first scanning signal line SL1, the total resistance value of the detection resistors R11 to R14 becomes 15r, and all the detection resistors R31 to R3 are connected to the third scanning signal line SL3. Since R34 is connected and the total resistance value of the detection resistors R31 to R34 becomes 15r, when the first and third scanning signals SC1 and SC3 are supplied, the detection voltages of the termination resistors RT1 and RT3 are both the first. The minimum voltage slightly exceeds the PN junction voltage of the first and third buffer diodes D1 and D3.
[0042]
Therefore, at the supply timing of the second scanning signal SC2, the detection voltage output to the common signal output point O1 becomes the voltage level L2 (third lowest level), while the first and third scanning signals SC1, SC3. The detection voltage output to the common signal output point O1 at the supply timing is at the lowest voltage level L0, and these voltage levels L0, L2, and L0 are supplied to the analog-digital conversion unit 3C through the common output signal line SO. The The control detection unit 3 determines that all the operation switches S11 to S14 of the first scanning signal line SL1 are in the non-operation state based on the voltage level L0 input to the analog-digital conversion unit 3C at the timing of time t1. Based on the voltage level L2 input to the analog-digital converter 3C at the timing of time t4, the operation switch S22 of the second scanning signal line SL2 is operated, and the remaining operation switches S21, S23, S24 are in a non-operation state. It is detected that all the operation switches S31 to S34 of the third scanning signal line SL3 are in the non-operation state based on the voltage level L0 input to the analog-digital conversion unit 3C at the timing of time t7. .
[0043]
Subsequently, when only another operation switch, for example, the operation switch S33 is operated and the contact of the operation switch S33 is closed, it is the same as described above, and at the timing of supplying the third scanning signal SC3, The detection voltage output to the common signal output point O1 is at the voltage level L3 (the fifth lowest level), while being output to the common signal output point O1 at the supply timing of the first and second scanning signals SC1 and SC3. Each detected voltage becomes a voltage level L0. The control detection unit 3 then selects all the operation switches S11 to S14 of the first scanning signal line SL1 and the second based on the voltage level L0 respectively input to the analog-digital conversion unit 3C at timings t1 and t4. The operation of the third scanning signal line SL3 is based on the fact that all the operation switches S21 to S24 of the scanning signal line SL2 are in the non-operating state and the voltage level L3 input to the analog-digital conversion unit 3C at the timing of time t7. It is detected that the switch S33 is operated and the remaining operation switches S31, S32, S34 are in a non-operating state.
[0044]
In each of the above examples, when only one operation switch is operated, the operated operation switch is detected. In the first embodiment, a plurality of operation switches are operated simultaneously. Even if it is a case, the operation switch operated similarly can be detected, respectively.
[0045]
First, when the operation switches S11, S22, and S33 are operated one by one in the first to third scanning signal lines SL1 to SL3 and their contact points are closed, for example, common at the timing of supplying the first scanning signal SC1. The detection voltage output to the signal output point O1 is at the voltage level L1, the detection voltage output to the common signal output point O1 at the supply timing of the second scanning signal SC2 is at the voltage level L2, and the supply timing of the third scanning signal SC3. Sometimes the detection voltage output to the common signal output point O1 becomes the voltage level L3. The control detection unit 3 operates one operation switch S11 of the first scanning signal line SL1 based on the voltage level L1 input to the analog-digital conversion unit 3C at time t1, and the remaining operation switches. One operation switch S22 of the second scanning signal line SL2 is operated based on the fact that S12 to S14 are in the non-operating state, and the voltage level L2 input to the analog-digital conversion unit 3C at the timing of time t4, and the rest One operation switch S33 of the third scanning signal line SL3 is based on the non-operation state of the operation switches S21, S23, and S24, and the voltage level L3 input to the analog-digital conversion unit 3C at the timing of time t7. Is detected, and it is detected that the remaining operation switches S31, S32, and S34 are in a non-operation state.
[0046]
Next, when a plurality of operation switches, for example, two operation switches S11 and S12 are operated on one scanning signal line, for example, the first scanning signal line SL1, and the contact points thereof are closed, the first scanning signal When the two detection resistors R13 and R14 are connected to the line SL1, the total resistance value of the detection resistors R13 and R14 becomes 12r (the fourth largest resistance value), and the first scanning signal SC1 is supplied, the termination resistor The detection voltage of RT1 is a voltage (fourth lowest voltage) exceeding the PN junction voltage of the first buffer diode D1. At this time, all the detection resistors R21 to R24 are connected to the second scanning signal line SL2, the total resistance value of the detection resistors R21 to R24 becomes 15r, and all the detection resistors R31 to R3 are connected to the third scanning signal line SL3. Since R34 is connected and the total resistance value of the detection resistors R31 to R34 is 15r, when the second and third scan signals SC2 and SC3 are supplied, the detection voltages of the termination resistors RT2 and RT3 are both 2 and the minimum voltage slightly exceeding the PN junction voltage of the third buffer diodes D2 and D3.
[0047]
For this reason, at the supply timing of the first scanning signal SC1, the detection voltage output to the common signal output point O1 becomes the voltage level L4 (fourth lowest level), while the second and third scanning signals SC2, SC3. The detection voltage output to the common signal output point O1 at the supply timing becomes the voltage level L0, and these voltage levels L3, L0, and L0 are supplied to the analog-digital conversion unit 3C through the common output signal line SO. . The control detection unit 3 operates the two operation switches S11 and S12 of the first scanning signal line SL1 based on the voltage level L4 input to the analog-digital conversion unit 3C at the timing of time t1, and the remaining operation switches. All the operation switches S21 to S24 of the second scanning signal line SL2 are not operated based on the fact that S13 and S14 are in the non-operating state and the voltage level L0 input to the analog-digital conversion unit 3C at the timing of time t4. And that all the operation switches S31 to S34 of the third scanning signal line SL3 are in a non-operation state based on the voltage level L0 input to the analog-digital conversion unit 3C at the timing of time t7. To detect.
[0048]
In addition, when the other two operation switches of the first scanning signal line SL1, for example, the operation switches S11 and S13 are operated and their contact points are closed, the two detection resistors R12 are connected to the first scanning signal line SL1. , R14 are connected, their resistance value is 10r, and the other two operation switches of the first scanning signal line SL1, for example, operation switches S12 and S13, are operated, and their contacts are closed. The two detection resistors R11, R14 are connected to the first scanning signal line SL1, their resistance value is 9r, and two other operation switches such as the operation switch S11, for example, When S14 is operated and the contact points are closed, the two detection resistors R12 and R13 are connected to the first scanning signal line SL1, and the resistance value thereof is 6r. When two of the four operation switches S11 to S14 are operated, the two detection resistors connected to the first scanning signal line SL1 are combined by the combination of the two operated switches. The total resistance value is different, and as a result, the voltage level output to the common signal output point O1 is different at the supply timing of the first scanning signal SC1. Then, the control detection unit 3 detects two operated switches that are operated and two operation switches that are not operated based on the difference in voltage level input to the analog-digital conversion unit 3C.
[0049]
Similarly, when any three operation switches of the first scanning signal line SL1 are operated and their contact points are closed, two or more operation switches of the first scanning signal line SL1 are operated. Even when one or more operation switches of the second scanning signal line SL2 are operated and the contact points thereof are closed, the control detection unit 3 detects the voltage level input to the analog-digital conversion unit 3C. And a plurality of operated operation switches and the remaining unoperated operation switches are detected on the basis of the difference and the detection timing of the voltage level input to the analog-digital conversion unit 3C.
[0050]
As described above, according to the switch input detection device of the first embodiment, the parallel connection circuit of the operation switches S11 to S14 and the corresponding detection resistors R11 to R14 is connected in series to the first scanning signal line SL1, A parallel connection circuit of detection resistors R21 to R24 corresponding to the operation switches S21 to S24 is connected in series to the second scanning signal line SL2, and a detection resistor R31 corresponding to the operation switches S31 to S34 is connected to the third scanning signal line SL3. By connecting the parallel connection circuit with R34 in series, the change of the total resistance value of the detection resistor based on the operated operation switch is converted into the voltage level for each of the first to third scanning signal lines SL1 to SL3. By supplying this voltage level to the control detection unit 3, the control detection unit 3 detects the supplied voltage level and the detection level of this voltage level. One or more operated switches among the operation switches S11 to S14, S21 to S24, and S31 to S34 connected to the first to third scanning signal lines SL1 to SL3 based on the timing. The remaining operation switches that are not operated can be detected.
[0051]
Next, FIG. 3 shows a second embodiment of the switch input detection device according to the present invention, and is a circuit diagram showing a main configuration thereof.
[0052]
As shown in FIG. 3, the switch input detection device according to the second embodiment uses the third scanning signal line SL3 as a reference scanning signal line, and includes one reference detection resistor RST and one termination resistor RT3. The resistance value of the reference detection resistor RST is configured by a series connection circuit, and the detection resistors R11 to R14 connected to the first scanning signal line SL1 and the detection resistors R21 to R21 connected to the second scanning signal line SL2. A value that cannot be obtained by any combination of 24, for example, 16r is selected. That is, the switch input detection device of the second embodiment is the same as the switch input detection device of the first embodiment, except that the operation switches S31 to S34 and the corresponding detection resistors R31 to R34 are connected to the third scanning signal line SL3. Instead of connecting the parallel connection circuits in series, one reference detection resistor RST is connected.
[0053]
The switch input detection device of the second embodiment is different from the switch input detection device of the first embodiment only in the configuration of the third scanning signal line SL3 as described above. The configuration is exactly the same. For this reason, the further description is abbreviate | omitted about the structure of the switch input detection apparatus of 2nd Embodiment.
[0054]
In the operation of the switch input detection device of the second embodiment, the scanning signal generator 2 supplies the third scanning signal SC3 from the scanning signal generator 2 to the reference scanning signal line (third scanning signal line) SL3. Since the resistance value of the reference resistor RST is selected as a large value of 16r, the voltage drop due to the reference detection resistor RST is large, and the detection voltage of the termination resistor RT3 is higher than the PN junction voltage of the third buffer diode D3. The detected voltage output to the common signal output point O1 becomes a voltage level LE lower than the voltage level L0. The control detection unit 3 sets the voltage level LE input to the analog-digital conversion unit 3C at the timing of time t7 as a reference level, and each voltage input to the analog-digital conversion unit 3C at the timings of times t1 and t4. The level is obtained as a level relative to the set reference level, and the operation states and non-operation states of the operation switches S11 to S14 of the first scanning signal line SL1 and the operation switches S21 to S24 of the second scanning signal line SL2 are detected.
[0055]
The other operations in the switch input detection device of the second embodiment are the same as the operations executed in the switch input detection device of the first embodiment already described. For this reason, the further description is abbreviate | omitted about operation | movement of the switch input detection apparatus of 2nd Embodiment.
[0056]
As described above, according to the switch input detection device of the second embodiment, substantially the same effect as that obtained by the switch input detection device of the first embodiment described above can be obtained, and control detection can be performed. Since the reference level is set when the voltage level is detected in the unit 3, more accurate voltage level detection can be performed.
[0057]
In the first and second embodiments, the example in which the number of scanning signal lines to be used is three of the first to third scanning signal lines SL1 to SL3 has been described. The number of scanning signal lines used in the switch input detection device is not limited to three, but may be two, or four or more.
[0058]
In the first and second embodiments, the operation switches S11 to S14, S21 to S24, and S31 connected to one scanning signal line together with the detection resistors R11 to R14, R21 to R24, and R31 to R34. However, the number of operation switches connected to one scanning signal line in the switch input detection device of the present invention is not limited to four. The number may be three or less, or may be five or more. In this case, the number of operation switches connected to one scanning signal line need not be the same, and the number of operation switches connected to each scanning signal line may be different.
[0059]
Furthermore, in the first and second embodiments, the detection resistors R11, R21, and R31 are detected as the resistance values of the detection resistors R11 to R14, R21 to R24, R31 to R34, and the reference detection resistor RST. Although the resistors R12, R22, and R32 are each 2r, the detection resistors R13, R23, and R33 are 4r, the detection resistors R14, R24, and R34 are each 8r, and the reference detection resistor RST is 16r. In the switch input detection device, the resistance values of the detection resistors R11 to R14, R21 to R24, R31 to R34, and the reference detection resistor RST are not limited to such resistance values, and the first to third scanning signals. The resistance values of the detection resistors R11 to R14, R21 to R24, and R31 to R34 are different for the lines SL1 to SL3. If the resistance value of the reference detection resistor RST cannot be obtained by the combination of the resistance values of the detection resistors R11 to R14, R21 to R24, and R31 to R34, other resistance values can be selected. Good.
[0060]
In addition, in the first and second embodiments, the control switch circuit 4 is used to control the output timing of the scanning signals SC1 to SC3 output from the scanning signal generator 2 by the control detector 3. Is connected to the power source of the scanning signal generation unit 2, but the switch input detection device of the present invention is not limited to the one using the control switch circuit 4 for timing adjustment between the control detection unit 3 and the scanning signal generation unit 2. Instead, other timing adjustment means such as supplying a control signal from the control detection unit 3 directly to the scanning signal generation unit 2 may be used.
[0061]
【The invention's effect】
As described above, according to the present invention, the switch detection unit includes a plurality of scanning signal lines, and each of the plurality of scanning signal lines is connected in series. It consists of one termination resistor, and the resistance value of the detection resistor of each parallel connection circuit is made different for each of the plurality of scanning signal lines, and the output timing of the scanning signal to the plurality of scanning signal lines The operation switch operated for each of the plurality of scanning signal lines by selecting a plurality of scanning signal lines and obtaining the magnitude of the analog voltage obtained at the termination resistance of the plurality of signal output lines at the time of selection. As a result, it is possible to detect one or more operated switches operated from among all the operated switches.
[0062]
In addition, according to the present invention, it is sufficient to connect the common signal output point of the switch detection unit and the control detection unit using one common signal output line, so that the number of signal lines used in the switch detection unit is reduced. Thus, the configuration of the switch detection unit can be simplified, and in addition, since the analog output signal is transmitted to one common signal output line, the effect of noise on the analog output signal can be reduced. .
[Brief description of the drawings]
FIG. 1 shows a first embodiment of a switch input detection device according to the present invention, and is a circuit diagram showing a configuration of a main part thereof.
2 is a waveform diagram showing a signal or voltage state obtained in each part of the switch input detection device shown in FIG. 1; FIG.
FIG. 3 is a circuit diagram showing a main configuration of a switch input detection device according to a second embodiment of the present invention.
FIG. 4 shows an example of a known key matrix type switch input detection device, and is a circuit diagram showing a main configuration of the device.
FIG. 5 shows an example of a known resistance voltage dividing type switch input detecting device, and is a circuit diagram showing a configuration of a main part thereof.
[Explanation of symbols]
1 Switch detector
2 Scanning signal generator
3 Control detector
3C Analog-to-digital converter (A / D)
4 Control switch circuit
4T control transistor
SL1 first scanning signal line
SL2 Second scanning signal line
SL3 Third scanning signal line
SO Common output signal line
R11 to R14, R21 to R24, R31 to R34 Detection resistance
RST reference detection resistor
S11 to S14, S21 to S24, S31 to S34 Operation switches
RT1 to RT3 Termination resistor
D1 first buffer diode
D2 Second buffer diode
D3 Third buffer diode
O1 Common signal output point

Claims

Each of the plurality of scanning signal lines includes a plurality of parallel connection circuits each including an operation switch and a detection resistor having a different resistance value and a termination resistor, and the parallel connection of the plurality of scanning signal lines. A switch detection unit having a plurality of buffer diodes connected between a connection point between the connection circuit and the termination resistor and a common signal output point, and supplying a scanning signal to each end of the plurality of scanning signal lines at different timings A scanning signal generator, a control detector having a built-in analog-digital converter, and a connecting means for connecting the common signal output point to the input of the analog-digital converter via a common signal output line, One of the plurality of scanning signal lines is a reference scanning signal line composed of a series circuit of a reference detection resistor and the termination resistor, and the control detection unit is configured to perform the reference scanning. When the scanning signal is supplied to the signal line, the voltage level input to the analog-digital conversion unit is set to a reference level, and the scanning signal line input to the analog-digital conversion unit is set at a different timing from each other. A switch input detection device that compares each of the voltage levels with the reference level and detects an operation state and a non-operation state of each operation switch using the comparison voltage level .

2. The switch according to claim 1, wherein the reference detection resistor used for the reference scanning signal line has a resistance value that cannot be obtained by a combined resistance value of each detection resistor used for another scanning signal line. Input detection device.

3. The switch input detection according to claim 1, wherein the scanning signal generator is connected to a control switch circuit that is selectively turned on by a trigger signal from the control detector in the power supply circuit. apparatus.