JP3757484B2

JP3757484B2 - Image processing device

Info

Publication number: JP3757484B2
Application number: JP23331496A
Authority: JP
Inventors: 英樹馬場
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1996-09-03
Filing date: 1996-09-03
Publication date: 2006-03-22
Anticipated expiration: 2016-09-03
Also published as: JPH1079022A

Description

【０００１】
【発明の属する技術分野】
本発明は、ある注目画素に対しそれより前に走査された画素の処理結果を参照して、その注目画素の画像データを処理する画像処理装置に関する。
【０００２】
【従来の技術】
一般に、階調変換処理において広く用いられている方式として誤差拡散法がある。かかる誤差拡散法は、１画素Ｎビットで表わされる画像データを１画素Ｋビットで表わされる画像データに変換する際に（ただし、Ｎ、ＫはＮ＞Ｋとする自然数）、発生する誤差を周辺画素に所定の割合で振り分け、画像劣化を最小限に抑えることを目的とした処理方式の１つであり、特に、中間調画像データを処理する場合に有効な手法である。
ここで誤差拡散法は、通常、ある１つの画素（注目画素）の画像データを処理する場合に、当該画素よりも前に走査された画素であって、当該画素の周辺に位置する数画素の誤差データを参照する。例えば、注目画素が存在する直前１ラインの数画素と、注目画素の直前１画素とについての誤差データを参照する。
【０００３】
この例の誤差拡散法を実行するための一般的な回路構成を、図１２に示す。この図に示す処理回路は、Ｎ＝８、Ｋ＝４の場合、すなわち、１画素８ビットの画像データを、それよりも階調が低い１画素４ビットの画像データに変換するものである。
図において、まず、注目画素にかかる１画素８ビットの画像データは、加算部２０１によって、乗算部２０２から供給された誤差データ、詳細には、注目画素が存在するラインよりも１ライン前に位置する参照画素の誤差データと加算され、Ｆ／Ｆにより同期化された後、Ｆ／Ｆを介して加算部２０３の一方の入力端に供給される。加算部２０３の他方の入力端には、後述する乗算部２０４から供給された直前１画素の誤差データが供給される。このため、直前１ライン分の誤差データが加算された画像データには、さらに、直前１画素の誤差データが加算されて、データ変換部２０５に供給される。データ変換部２０５は、所定のしきい値と比較して、１画素８ビットの画像データを１画素４ビットの画像データに変換するとともに、当該変換に伴う誤差データを出力する。この誤差データは、乗算部２０４により所定の誤差係数およびフィルタ係数で重み付けされ、Ｆ／Ｆで同期化された後、加算部２０３の他方の入力端にフィードバックされるとともに、ラインメモリとして機能するＦＩＦＯ（First In First Out：先入れ先出しメモリ）２０６に供給され、一旦格納される。ＦＩＦＯ２０６に格納された誤差データは、１ライン分遅延したタイミングで読み出され、乗算部２０２により所定の誤差係数およびフィルタ係数で重み付けされた後、加算部２０１にフィードバックされて、直前１ラインの誤差データとして参照されることとなる。
【０００４】
【発明が解決しようとする課題】
さて、このような処理において、注目画素における直前１画素の誤差データについて注目すると、その処理過程が、加算部２０３→データ変換部２０５→乗算部２０３という３段の処理ブロックとなっているため、高速な処理を実行する場合の障壁となっていた（フィルタ係数や誤差係数を乗じない構成としても２段の処理ブロックが必要である）。
このため、従来では、▲１▼直前画素を参照する場合に、画像処理クロックを低速にする、あるいは▲２▼画像処理クロックを高速にする場合には、直前画素を参照しない、としていた。
しかしながら、▲１▼では、当然のことながら、画像処理に要する時間が長大となり、また▲２▼では、アルゴリズムの一部を省略するため、変換後の画質劣化が大きい、といった問題点があった。
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、画像処理にかかるクロックの高速化が可能であって、かつ、変換後の画質劣化が小さい画像処理装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明にあっては、注目画素よりも上流に位置する少なくとも１つ以上の参照画素にかかる処理結果を用いて、当該注目画素を示すＮビットの画像データを、Ｋビットの画像データに変換する（ただし、Ｎ、ＫはＮ＞Ｋとする自然数）画像処理装置において、当該注目画素を示すＮビットの画像データを、Ｋビットの画像データに変換する第１のデータ処理手段と、前記第１のデータ処理手段による変換の際に、その誤差データを生成する誤差データ生成手段と、前記誤差データ生成手段により生成された誤差データと前記参照画素の画像データを変換した際の誤差データとの加算結果に基づいて、前記第１のデータ処理手段により変換した画像データに対する補正信号を生成する補正信号生成手段と、前記第１のデータ処理手段により変換した画像データを、前記補正信号により補正する第２のデータ処理手段とを具備することを特徴としている。
【０００６】
（作用）
注目画素よりも上流に位置する少なくとも１つ以上の参照画素にかかる処理結果を用いて、当該注目画素の画像データを処理する画像処理装置の従来構成は、注目画素の画像データと参照画素の処理結果とを加算する加算手段と、その加算結果に対し所定の処理を施すとともに、その処理にかかる処理結果を加算手段にフィードバックする処理手段とからなっていた。すなわち、フィードバックループに存在する手段は、加算手段と処理手段との２つである。
これに対し本発明では、第１のデータ処理手段が、注目画素の画像データに所定の処理を施して第１のデータを生成し、補正信号生成手段が、第１のデータの処理結果および参照画素の処理結果から、前記第１のデータに対する補正信号を生成し、第２のデータ処理手段が、第１のデータを補正信号により補正するので、フィードバックループに存在する手段は補正信号生成手段の１つのみである。したがって、その分、画像処理を高速化することが可能となる。しかも、本発明による処理結果は、従来構成と同様に、注目画素の処理結果が次の位置の画素に対応する画像データに反映されているので、画像処理における画質劣化を従来と全く同様に小さく抑えることが可能となる。
【０００７】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して説明する。
【０００８】
＜第１実施形態＞
はじめに、本発明の第１実施形態にかかる画像処理装置について説明する。本実施形態にかかる画像処理装置は、１画素８ビットの画像データ（すなわち、レベルが０〜２５５で示される２５６階調の画像データ）を、１画素４ビットの画像データ（すなわち、レベルが０〜１５で示される１６階調の画像データ）に階調変換するものであって、その変換の際に、図２に示すフィルタを用いるものである。
このフィルタは、図２に示すように、処理対象にかかる注目画素ｘの画像データを処理する場合に、当該画素ｘよりも１ライン前に存在する画素であって、主走査方向の位置が１画素前〜１画素後の画素ａ〜ｃおよび当該画素ｘと同じラインに存在する画素であって直前の画素ｄについての計４画素の誤差データを参照するものである。
そして、これらの誤差データは、所定の誤差係数およびフィルタ係数で重み付けされた後、注目画素ｘの画像データＸに加算されて、その変換処理の際に参照されることとなる。
【０００９】
さて、本実施形態において、注目画素ｘに加算すべき誤差データΔＸは、次式のように表わされる。
ΔＸ＝ｅ（Ｋａ・Ｄａ＋Ｋｂ・Ｄｂ＋Ｋｃ・Ｄｃ＋Ｋｄ・Ｄｄ）……（１）
なお、この式（１）において、ｅは注目画素ｘについての誤差係数であり、Ｄａ〜Ｄｄは、それぞれ画素ａ〜ｄについての係数乗算前の誤差データであり、Ｋａ〜Ｋｄは、それぞれ誤差データＤａ〜Ｄｄについてのフィルタ係数であって、これらの総和が１となるものである。
【００１０】
また、注目画素ｘにおいて、誤差データを考慮した画像データＸ’は、次式のようになる。
Ｘ’＝Ｘ＋ΔＸ ……（２）
そして、この式（２）によって得られる１画素Ｎビットの画像データＸ’を、１画素Ｋビットの画像データに変換することにより、階調を落としても画像劣化の少ない画像データを得ることが可能となる。
【００１１】
次に、本実施形態にかかる画像処理装置の構成について、図１を参照して説明する。
この図において、加算部１０１は、注目画素ｘの階調を８ビットで表した画像データに、注目画素ｘが存在するラインより１ライン手前に位置する画素ａ、ｂ、ｃの誤差データを累積加算する。これらの誤差データは、それぞれ乗算部１０２によって、所定のフィルタ係数および誤差係数がすでに乗算されて重み付けされている。
次に、第１データ変換部１０３は、誤差データが加算された８ビットの画像データを、所定のしきい値と比較して１次的に４ビットの画像データに変換するとともに、変換の際に生じた誤差データを出力する。加算部１０４は、注目画素ｘの誤差データと直前画素ｄの誤差データとを加算する。乗算部１０５は、次の３つの機能を有するブロックである。
すなわち、乗算部１０５は、第１に、加算された誤差データ（係数乗算なし）を、後に説明する補正信号に応じて置換して、第１の誤差データとしてＦＩＦＯ１０６に供給する機能と、第２に、第１の誤差データに所定のフィルタ係数および誤差係数を乗算して第２の誤差データを求め、これを、注目画素の次に位置する画素について処理する場合に当該画素に対する直前画素の誤差データとすべく、加算部１０４にフィードバックする機能と、第３に、第１データ変換部１０３により変換された４ビットの画像データに対する補正信号を、加算された誤差データに対応して生成し、これを第２データ変換部１０７に供給する機能とを有する。ここで、ＦＩＦＯ１０６は、少なくとも１ライン分の誤差データを格納する容量を有するラインメモリである。
そして、第２データ変換部１０７は、第１データ変換部１０３により変換された４ビットの画像データを、乗算部１０５により生成された補正信号により補正して、最終的な出力とするものである。
なお、各ブロック間に設けられたＦ／Ｆ（フリップ・フロップ）は、図示しないシステムクロックにより当該データを同期化するためのものである。
【００１２】
＜第１の実施形態の動作＞
次に、上述した実施形態による動作について説明する。
まず、１画素８ビットの画像データが入力されると、当該画像データは、加算部１０１によって、乗算部１０２から供給された画素ａ、ｂ、ｃの誤差データと累積加算され、Ｆ／Ｆにより同期化された後、第１データ変換部１０３に供給される。
なお、加算部１０１に入力される画像データが最初の１ラインに存在する画素に対応するものである場合、参照すべき画素ａ、ｂ、ｃが存在しないので、乗算部１０２は、存在しない位置に対応する画素の誤差データを“０”とする。すなわち、この場合、加算部１０１に入力された画像データは、そのまま出力される。
また、２ライン目以降における各ラインの先頭画素については、参照すべき画素ａが存在しないので、他の画素ｂ、ｃの誤差データのみが加算部１０１に入力される。反対に、２ライン目以降における各ラインの最終画素については、参照すべき画素ｃが存在しないので、他の画素ａ、ｂの誤差データのみが加算部１０１に入力される。
【００１３】
さて、加算部１０１の出力データは、入力される画像データが８ビットであるのにもかかわらず１０ビットとなっているが、これは次の理由による。すなわち、入力した画像データに誤差データを加算する場合、その誤差データによっては、加算結果が「０」未満となる場合あるいは「２５５」を越える場合があるため、これによるアンダーフローあるいはオーバーフローを防止するため、データの１ビットと符合の１ビットとを追加して計１０ビットとしたのである。そして、この１０ビットの加算結果、すなわち、入力された１画素８ビットの画像データに、画素ａ、ｂ、ｃの誤差データを加算したものは、第１データ変換部１０３に供給される。
【００１４】
次に、第１データ変換部１０３は、１０ビットの画像データを、予め設定されたしきい値と比較して、４ビットの画像データに変換するとともに、その変換にかかる誤差データを生成する。ここで、しきい値と誤差データとの関係について説明する。
本実施形態において、入力される画像データが取り得る値は、８ビットであるため０〜２５５である。ここで、直前１ラインの画素ａ、ｂ、ｃの誤差データの和が取り得る値を−６〜＋６とすると、第１データ変換部１０３に入力される画像データＶＤが取り得る値は、−６〜＋２６１となる。これを１画素４ビットの画像データに変換するためには、例えば、図４に示すような１５個のしきい値が用いられる。
このようなしきい値を用いて、画像データＶＤが取り得る−６〜＋２６１の範囲を１６もの領域に区切り、それぞれの領域に対し、４ビットで示される０〜１５の濃度値を割り当てておく。そして、第１データ変換部１０３は、画像データＶＤの値がいずれの領域に属するかを比較判断し、当該領域に割り当てられた濃度値を、変換後の画像データの値として出力する。
なお、８ビットから４ビットへの変換により発生する誤差データは、図３に示すように、−８〜＋８の範囲に収まるので、そのためのビット数は「５」で足りる。
また、第１データ変換部１０３において、変換に用いるしきい値は図４に示すものに限られない。さらに、しきい値は固定であっても、可変であっても良い。可変の場合には、しきい値設定用のレジスタと、そのアクセスコントローラとを新たに設けることにより、任意のしきい値が設定可能となる。
【００１５】
さて、第１データ変換部１０３により変換された４ビットの画像データは、２段のＦ／Ｆにより同期化されて、第２データ変換部１０７に供給される一方、５ビットで示される誤差データは、１段のＦ／Ｆにより同期化されて、加算部１０４に供給される。ここで、画像データの方が１段だけＦ／Ｆが多いのは、後述する補正処理とのタイミングの調整を行なっているためである。
【００１６】
加算部１０４に入力された誤差データには、乗算部１０５によりフィードバックされた直前画素ｄの誤差データが加算されて、乗算部１０５に入力される。なお、加算部１０４に入力される画像データがラインの先頭に位置する画素に対応するものである場合、参照すべき画素ｄが存在しないので、乗算部１０５は、参照誤差データとして“０”を出力する。すなわち、この場合、加算部１０４に入力された画像データがそのまま出力されることとなる。
【００１７】
ここで、加算部１０４の加算結果について検討してみる。第１データ変換部１０３が図４に示したしきい値を用いて、８ビットの画像データを４ビットの画像データに変換する場合、その誤差データは、前述したように−８〜＋８の範囲内に収まる。ただし、第１データ変換部１０３により生成された誤差データには、注目画素ｘの１ライン前に位置する画素ａ、ｂ、ｃの誤差データしか加味されておらず、直前画素ｄの誤差データについては加味されていない。したがって、第１データ変換部１０３による誤差データに直前画素ｄの誤差データを加算部１０４により加算すると、−８〜＋８の範囲外となる場合がある。
いま、乗算部１０５から加算部１０４にフィードバックされる直前画素ｄの誤差データを３ビットで表わし、その取り得る範囲を−２〜＋２とすると、加算部１０４による加算結果が取り得る範囲は、−１０〜＋１０となる。
【００１８】
次に、このような範囲の加算結果を入力した場合の乗算部１０５の動作ついて図５を参照して説明する。
この図に示すように、乗算部１０５は、加算部１０４の出力に対応して、前述した３つの機能にそれぞれにかかる信号を生成する。すなわち、乗算部１０５は、係数乗算前の誤差データであって、補正信号による補正を考慮した第１の誤差データと、第１の誤差データに所定のフィルタ係数および誤差係数を乗算して重み付けした第２の誤差データと、第１データ変換部１０３により変換された４ビットの画像データに対する補正信号と、をそれぞれ生成する。
【００１９】
この図に示すように、乗算部１０５は、加算部１０４の出力が−８〜＋８の範囲にある場合に、特に目立った処理をせず、第１の誤差データについては、加算部１０４の出力そのものとし、第２の誤差データについては、第１の誤差データにフィルタ係数および誤差係数を乗算したものとし、そして、補正信号については、“０”として、第１データ変換部１０３による変換された画像データを特に補正しない旨を指示する。
一方、乗算部１０５は、加算部１０４の出力が−１０〜−９の範囲にある場合に、補正信号については、“−１”として、第１データ変換部１０３により変換された画像データの階調を１レベルだけ下げる（デクリメントする）旨を指示し、第１の誤差データについては、階調を１レベル下げた場合に対応するものに置き換え、第２の誤差データについても、それに対応したものとする。
また、乗算部１０５は、加算部１０４の出力が＋９〜＋１０の範囲にある場合に、補正信号については、“＋１”として、第１データ変換部１０３により変換された画像データの階調を１レベルだけ上げる（インクリメントする）旨を指示し、第１の誤差データについては、階調を１レベル上げた場合に対応するものに置き換え、第２の誤差データについても、それに対応したものとする。
【００２０】
このように、乗算部１０５は、加算部１０４による加算結果が第１データ変換部１０３において生じ得る誤差範囲内であれば、その変換結果を補正しない旨を指示する一方、誤差範囲を上回ればあるいは下回れば、その変換結果をインクリメントあるいはデクリメントする旨の指示を行なう。これにより、第１データ変換部１０３により変換された４ビットの画像データは、直前画素ｄの誤差データについても考慮され、その考慮の結果を受けて補正されることなる。
また、この際、乗算部１０５は、加算部１０４による加算結果が第１データ変換部１０３において生じ得る誤差範囲外であれば、加算部１０４にフィードバックする誤差データは、補正信号による補正結果を見込んだものに置換される。これにより、当該補正による誤差データの不一致が防止される。
【００２１】
そして、乗算部１０５により生成された補正信号は、第２データ変換部１０７に供給される。第２データ変換部１０７は、第１データ変換部１０３により変換された画像データの階調を、補正信号が“０”であれば補正せず、“−１”であれば１レベルだけ下げ、“＋１”であれば１レベルだけ上げて、本画像処理装置における最終的な出力とする。
【００２２】
なお、乗算部１０５における第２の誤差データについて説明すると、第１の誤差データに対する誤差係数ｅは、当該画像データに加味すべき誤差データの割合を画素毎に決定する係数であり、例えば、誤差係数が“０”であれば、誤差データを全く加味せず、また、“１”であれば誤差データを１００％加味することとする。したがって、誤差係数ｅは、０〜１（０〜１００％）の値を取り得る。ここで、誤差係数ｅが１ビットであれば、誤差係数を２段階（０／１００％）で設定でき、また、２ビットであれば、４段階（０／３３／６６／１００％）で設定できる。このように、誤差係数ｅを表わすビット数を広げれば、その分、加算すべき誤差データの割合を細かく設定することが可能となる。
一方、フィルタ係数Ｋは、本実施形態において参照すべき４つの画素ａ、ｂ、ｃ、ｄの誤差データを、どのような比率で加味すべきかを決定する係数であり、例えば、Ｋａ＝１／８、Ｋｂ＝３／８、Ｋｃ＝１／８、Ｋｄ＝３／８（Ｋａ＋Ｋｂ＋Ｋｃ＋Ｋｄ＝１）とすれば、ａ：ｂ：ｃ：ｄ＝１：３：１：３の割合で周辺画素の誤差データが加味される。
ここで、ある注目画素ｘの画像データに実際に加算される誤差データは、これらの誤差係数ｅとフィルタ係数Ｋとを誤差データに乗じた値、すなわち、ｅ・Ｋａ・Ｄａ、ｅ・Ｋｂ・Ｄｂ、ｅ・Ｋｃ・Ｄｃおよびｅ・Ｋｄ・Ｄｄの和である。これが式（１）の右辺に相当する。
ただし、乗算部１０５は、直前画素ｄのみを対象とするから（他の画素ａ、ｂ、ｃについては乗算部１０２が対象としている）、乗算部１０５では、ｅ・Ｋｄ・Ｄｄが計算される。
なお、言うまでもなく、図５に示した第２の誤差データは、一例であり、フィルタ係数あるいは誤差係数により異なる値をとる。
【００２３】
次に、本実施形態にかかる画像処理装置による階調変換処理のタイミングチャートを、図６に示す。
この図に示すように、ある特定の画素、例えば１画素目について着目した場合、はじめの第１クロックＴ₁においては、１画素目の画像データと乗算部１０２による誤差データとが加算部１０１により加算される。なお、本実施形態において、直前１ラインで参照すべき画素はａ、ｂ、ｃであるため、これらの画素の誤差データが次々とＦＩＦＯ１０６から読み出され、乗算部１０２による乗算処理を受けた後、加算部１０２において、入力した画像データと累積加算される。この加算結果は、Ｆ／Ｆにより同期化されるため、次の第２クロックＴ₂において第１データ変換部１０３に入力される。
次の第２クロックＴ₂においては、かかる加算結果が第１データ変換部１０３によって４ビットの画像データに変換されるとともに、その変換誤差を示す誤差データが生成される。前者の画像データは、２段のＦ／Ｆにより同期化されるため、第４クロックＴ₄において第２データ変換部１０７に入力される一方、後者の誤差データは、１段のＦ／Ｆにより同期化されるため、次の第３クロックＴ₃において加算部１０４に入力される。
第３クロックＴ₃においては、第１データ変換部１０３による誤差データと、乗算部１０５による誤差データとが加算部１０４によって加算されるとともに、その加算結果が乗算部１０５により処理される。この結果、乗算部１０５においては、係数乗算前の誤差データであって、補正信号による補正を考慮した第１の誤差データと、この第１の誤差データに所定のフィルタ係数および誤差係数を乗算して重み付けした第２の誤差データと、変換された４ビットの画像データに対する補正信号とがそれぞれ生成される。ここで、第１の誤差データは、この第３クロックにおいてＦＩＦＯ１０６に直ちに入力されるが、第２の誤差データおよび補正信号は、ともに１段のＦ／Ｆにより同期化されるため、それぞれ第４クロックＴ₄において加算部１０４あるいは第２データ変換部１０７に入力される。
なお、第３クロックＴ₃において、乗算部１０５から加算部１０４に入力される誤差データが“０”となるのは、注目画素の位置関係による。
そして、第４クロックＴ₄においては、変換された４ビットの画像データを乗算部１０５の補正信号によって補正する処理が第２データ変換部１０７によって実行されて、最終的な変換結果となる４ビットの画像データが出力される。
このような処理が、第１ラインの先頭の画素から主走査方向の画素に対してクロック毎に順次行なわれ、以降、同様な処理がラインを副走査方向に順次移動させて行なわれる。
【００２４】
このような第１実施形態による画像処理装置によれば、図１２に示した従来の画像処理装置と同様な画像データおよび誤差データが得られる。さらに、図１２において、直前画素の誤差データを処理するための加算部２０３→データ変換部２０５→乗算部２０４というフィードバックを、第１実施形態では、データ変換部２０５に相当するブロックを当該フィードバックから外に出して、加算部２０３および乗算部２０４に相当する２つにブロックのみとしたので、当該フィードバックにおける処理速度を大幅に高速化することができる（実験の結果、約２倍）。
したがって、従来のように、処理速度あるいは画質のいずれかに制限が加わることもなく、高速かつ高画質の誤差拡散処理を行なうことができる。
【００２５】
＜第２の実施形態＞
次に、本願発明の第２実施形態について説明する。本実施形態にかかる画像処理装置は、上述した第１実施形態と同様に、１画素８ビットの画像データを１画素４ビットの画像データに階調変換するものであるが、参照画素を拡大したフィルタを用いるものである。
このフィルタは、図８に示すように、処理対象にかかる注目画素ｘの画像データを処理する処理する場合、当該画素ｘよりも２ライン前に存在する画素であって、主走査方向の座標が２画素前〜２画素後の画素ａ〜ｅと、当該画素ｘよりも１ライン前に存在する画素であって、主走査方向の座標が２画素前〜２画素後の画素ｆ〜ｊと、当該画素ｘと同じラインに存在する画素であって２画素前の画素ｋと、同じく１画素前の画素ｍとについての計１２画素の誤差データを参照するものである。そして、これらの誤差データは、第１の実施形態と同様に、所定の誤差係数およびフィルタ係数で重み付けれた後、注目画素ｘの画像データＸに加算される。
【００２６】
さて、本実施形態において、注目画素ｘに加算すべき誤差データΔＸは、次式のように表わされる。

なお、この式（１）において、ｅは注目画素ｘについての誤差係数であり、Ｄａ〜Ｄｍは、それぞれ画素ａ〜ｍについての係数乗算前の誤差データであり、Ｋａ〜Ｋｍは、それぞれ誤差データＤａ〜Ｄｍについてのフィルタ係数であって、これらの総和が１となるものである。
【００２７】
したがって、注目画素ｘにおいて、誤差データに考慮した画像データＸ’は、式（２）と同様に、次式のようになる。
Ｘ’＝Ｘ＋ΔＸ ……（４）
そして、この式（４）によって得られる１画素Ｎビットの画像データＸ’を、１画素Ｋビットの画像データに変換することにより、階調を落としても画像劣化の少ない画像データを得ることが可能となる。
【００２８】
次に、本実施形態にかかる画像処理装置の構成について、図７を参照して説明する。
この図に示すように、加算部７０１は、注目画素ｘの階調を８ビットで表した画像データに、注目画素ｘが存在するラインより２ライン手前に位置する画素ａ〜ｅ、および１ライン手前に位置する画素ｆ〜ｊについての誤差データを累積加算する。この誤差データは、乗算部７０２によって、所定のフィルタ係数および誤差係数がすでに乗算されて重み付けされている。
次に、第１データ変換部７０３は、第１データ変換部１０３と同様に、誤差データが加算された８ビットの画像データを、所定のしきい値と比較して１次的に４ビットの画像データに変換するとともに、変換の際に生じた誤差データを出力する。加算部７０４は、注目画素ｘの誤差データと２画素前の画素ｋの誤差データと直前の画素ｍの誤差データとを加算する。乗算部７０５は、次の３つの機能を有するブロックである。
すなわち、乗算部７０５は、第１に、加算された誤差データ（係数乗算なし）を、後に説明する補正信号に応じ置換して、第１の誤差データとしてＦＩＦＯ７０６ａに供給する機能と、第２に、第１の誤差データに所定のフィルタ係数および誤差係数を乗算して第２の誤差データを求め、これを、注目画素の次に位置する画素について処理する場合に当該画素に対する直前画素の誤差データとすべく、加算部７０４にフィードバックする機能と、第３に、第１データ変換部７０３により変換された４ビットの画像データに対する補正信号を、加算された誤差データに対応して生成する機能とを有する。さらに、乗算部７０５は、第１の誤差データに所定の誤差係数およびフィルタ係数を乗算し、１クロックだけ遅延させて第３の誤差データとし、これを、注目画素から２つ目の画素について処理する場合に当該画素に対する２画素前の誤差データとすべく、加算部７０４にフィードバックする機能も有する。
なお、ＦＩＦＯ７０６ａおよび７０６ｂは、ＦＩＦＯ１０６と同様に、それぞれ少なくとも１ライン分の誤差データを格納する容量を有するラインメモリであり、誤差データを１ライン分だけ遅延させるために設けられる。特に、本実施形態では、画素ａ〜ｅの誤差データについては２ライン分遅延させる必要から、ＦＩＦＯ７０６ａおよび７０６ｂの２段カスケード接続となっている。
そして、第２データ変換部７０７は、第１データ変換部７０３により変換された４ビットの画像データを、乗算部７０５により生成された補正信号により補正するものである。なお、各ブロック間に設けられたＦ／Ｆは、図示しないシステムクロックにより当該データを同期化するためのものである。
【００２９】
＜第２の実施形態の動作＞
次に、上述した実施形態による動作について説明する。
まず、１画素８ビットの画像データが入力されると、当該画像データは、加算部７０１によって、乗算部７０２から供給された２ライン前の画素ａ〜ｅおよび１ライン前の画素ｆ〜ｊの誤差データと累積加算され、Ｆ／Ｆにより同期化された後、第１データ変換部７０３に供給される。
【００３０】
なお、図８に示すフィルタを用いた場合、図２に示したフィルタの考え方と同様に、注目画素の位置によっては、参照すべき誤差が存在しないときがある。そのようなときには、乗算部７０２は、存在しない位置に対応する画素の誤差データを“０”とする。例えば、注目画素が最初の１ラインに位置する場合、２ライン前の画素ａ〜ｅおよび１ライン前の画素ｆ〜ｊの誤差データは、“０”にされる。また、注目画素が２ライン目に位置する場合、２ライン前の画素ａ〜ｅの誤差データは、“０”にされる。
【００３１】
また、加算部７０１の出力データは、入力される画像データが８ビットであるのにもかかわらず１０ビットとなっているが、これは、第１実施形態と同様な理由による。すなわち、入力した画像データに加算する誤差データによっては、その加算結果が「０」未満となる場合あるいは「２５５」を越える場合があるため、これによるアンダーフローあるいはオーバーフローを防止するため、データの１ビットと符合の１ビットとを追加して計１０ビットとしたのである。そして、この１０ビットの加算結果、すなわち、入力された１画素８ビットの画像データに、画素ａ〜ｊの誤差データを加算したものは、第１データ変換部７０３に供給される。
【００３２】
次に、第１データ変換部７０３は、１０ビットの画像データを、予め設定されたしきい値と比較して、４ビットの画像データに変換するとともに、その変換にかかる誤差データを生成する。ここで、しきい値と誤差データとの関係について説明する。
本実施形態において、入力される画像データが取り得る値は、８ビットであるため０〜２５５である。ここで、２ライン前の画素ａ〜ｅおよび１ライン前の画素ｆ〜ｊの誤差データの和が取り得る値を−８〜＋８とすると、第１データ変換部７０３に入力される画像データＶＤが取り得る値は、−８〜＋２６３となる。これを１画素４ビットの画像データに変換するためには、例えば、図９に示すような１５個のしきい値が用いられる。
このようなしきい値を用いて、−８〜＋２６３の範囲を１６もの領域に区切り、それぞれの領域に対し、４ビットで示される０〜１５の濃度値を割り当てておく。そして、変換する際には、画像データの値がいずれの領域に属するかを比較判断し、当該領域に割り当てられた濃度値を、変換後の画像データの値とするようになっている。そして、８ビットから４ビットへの変換により発生する誤差データは、−８〜＋８の範囲に収まるので、そのためのビット数は「５」で足りる。
なお、第１データ変換部７０３において、変換に用いるしきい値は図９に示すものに限られない。さらに、しきい値は固定であっても、可変であっても良い。可変の場合には、しきい値設定用のレジスタと、そのアクセスコントローラとを新たに設けることにより、任意のしきい値が設定可能となる。
【００３３】
第１データ変換部７０３により変換された４ビットの画像データは、２段のＦ／Ｆにより同期化されて、第２データ変換部７０７に供給される一方、５ビットで示される誤差データは、１段のＦ／Ｆにより同期化されて、加算部７０４に供給される。ここで、画像データの方が１段だけＦ／Ｆが多いのは、第１実施形態と同様に、後述する補正処理のため、タイミングの調整を行なっているためである。
【００３４】
さて、加算部７０４に入力された誤差データには、乗算部７０５によりフィードバックされた２画素前の画素ｋおよび直前画素ｍの誤差データが加算されて、乗算部７０５に入力される。
なお、加算部７０４に入力される画像データがラインの先頭に位置する画素に対応するものである場合、参照すべき画素ｋおよびｍが存在しないので、乗算部７０５からの参照誤差データは“０”である。すなわち、この場合、加算部７０４に入力された画像データが、そのまま出力されることとなる。
また、加算部７０４に入力される画像データがラインの先頭から２画素目に位置する画素に対応するものである場合、直前画素ｍは存在するが、２画素前の画素ｋは存在しないので、乗算部７０５から出力される、２画素前の画素ｋに対応する誤差データは“０”である。すなわち、この場合、加算部７０４に入力された画像データは、直前画素ｍの誤差データのみが加算されて出力されることとなる。
【００３５】
ここで、加算部７０４の加算結果について検討してみる。第１データ変換部７０３において図９に示したしきい値を用いて、８ビットの画像データを４ビットの画像データに変換する場合、その誤差データは、すでに説明した通り−８〜＋８の範囲内に収まるが、加算部７０４により加算された誤差データは、この範囲内に収まらない場合がある。それは、第１データ変換部７０３により生成された誤差データには、注目画素ｘの２ライン前および直前ライン前に位置する画素ａ〜ｊの誤差データしか加味されておらず、２画素前の画素ｋおよび直前画素ｍの誤差データを加味していないためである。
いま、乗算部７０５から加算部７０４にフィードバックされる２画素前の画素ｋおよび直前画素ｍの誤差データをそれぞれ２ビットで表わして、それらの取り得る範囲を−１〜＋１とする。また、第１データ変換部７０３から加算部７０４に供給される誤差データが取り得る範囲は、前述のように−８〜＋８である。したがって、両者を加算した加算部１０４の出力が取り得る範囲は、−１０〜＋１０となる。
【００３６】
次に、このような範囲の加算結果に対し、乗算部７０５が、いかなる動作をするかについて図１０を参照して説明する。
この図に示すように、乗算部７０５は、加算部７０４の出力に対応して、前述した機能にそれぞれにかかる信号を生成する。すなわち、乗算部７０５は、係数乗算前の誤差データであって、補正信号による補正を考慮した第１の誤差データと、第１の誤差データに所定のフィルタ係数および誤差係数を乗算して重み付けした第２の誤差データと、第１の誤差データに所定の誤差係数およびフィルタ係数を乗算し、１クロックだけ遅延させた第３の誤差データと、第１データ変換部１０３により変換された４ビットの画像データに対する補正信号と、をそれぞれ生成する。
【００３７】
図１０に示すように、加算部７０４の出力が−８〜＋８の範囲にある場合、乗算部７０５は、特に目立った処理をせず、第１の誤差データについては、加算部７０４の出力そのものとし、第２の誤差データについては、加算部７０４の出力にフィルタ係数および誤差係数を乗算したものとし、そして、第３の補正信号については、“０”として、第１データ変換部７０３による出力された画像データを特に補正しない旨を指示する。
また、加算部７０４の出力が−１０〜−９の範囲にある場合、乗算部７０５は、補正信号については、“−１”として、第１データ変換部７０３により出力された画像データの階調を１レベルだけ下げる旨を指示し、第１の誤差データについては、階調を１レベル下げた場合に対応するものに置き換え、第２の誤差データについても、置き換えた第１の誤差データにフィルタ係数および誤差係数を乗算したものとする。
一方、加算部７０４の出力が＋９〜＋１０の範囲にある場合、乗算部７０５は、補正信号については、“＋１”として、第１データ変換部７０３により出力された画像データの階調を１レベルだけ上げる旨を指示し、第１の誤差データについては、階調を１レベル上げた場合に対応するものに置き換え、第２の誤差データについても、置き換えた第１の誤差データにフィルタ係数および誤差係数を乗算したものとする。
【００３８】
このように、乗算部７０５は、加算部７０４による加算結果が第１データ変換部７０３において生じ得る誤差範囲内であれば、その変換結果を補正しない旨を指示する一方、誤差範囲を上回ればあるいは下回れば、その変換結果をインクリメントあるいはデクリメントする旨の指示を行なう。これにより、第１データ変換部７０３により変換された４ビットの画像データは、２画素前の画素ｋおよび直前画素ｍの誤差データについても考慮されて補正を受けることなる。
また、この際、乗算部７０５は、加算部７０４による加算結果が第１データ変換部７０３において生じ得る誤差範囲外であれば、加算部７０４にフィードバックする誤差データについては、２画素前の画素ｋおよび直前画素ｍの誤差データについて考慮した結果を見込んで生成される。これにより、当該補正による誤差データの不一致が防止される。
【００３９】
そして、乗算部７０５により生成された補正信号は、第２データ変換部７０７に供給される。第２データ変換部７０７は、第１データ変換部７０３により変換された画像データの階調を、補正信号が“０”であれば補正せず、“−１”であれば１レベルだけ下げ、“＋１”であれば１レベルだけ上げて、最終的に、１画素４ビットの画像データとして出力する。
【００４０】
なお、乗算部７０５における第２および第３の誤差データについて説明すると、誤差係数ｅは、第１実施形態と同様に、画像データに加味すべき誤差データの割合を画素毎に決定する係数であり、０〜１（０〜１００％）の値を取り、誤差係数ｅを表わすビット数を広げれば、その分、加算すべき誤差データの割合を細かく設定することができる点も同様である。
一方、フィルタ係数Ｋａ〜ｋｍは、本実施形態において参照すべき１２個の画素（図８参照）の誤差データについて、それぞれどのような比率で加味すべきかを決定する係数であって、これらの総和が１となるものである。
例えば、フィルタ係数を、
Ｋａ＝１／４８、
Ｋｂ＝３／４８、
Ｋｃ＝５／４８、
Ｋｄ＝３／４８、
Ｋｅ＝１／４８、
Ｋｆ＝３／４８、
Ｋｇ＝５／４８、
Ｋｈ＝７／４８、
Ｋｉ＝５／４８、
Ｋｊ＝３／４８、
Ｋｋ＝５／４８、
Ｋｍ＝７／４８
にそれぞれ設定した場合、ａ：ｂ：ｃ：ｄ：ｅ：ｆ：ｇ：ｈ：ｉ：ｊ：ｋ：ｍ＝１：３：５：３：１：３：５：７：５：３：５：７の割合で周辺画素の誤差データが加味される。
【００４１】
ここで、ある注目画素ｘの画像データに対して実際に加算される誤差データは、これらの誤差係数ｅとフィルタ係数Ｋａ〜Ｋｍとを、各参照画素毎に誤差データに乗じた値、すなわち、ｅ・Ｋａ・Ｄａ〜ｅ・Ｋｍ・Ｄｍの和であり、これが式（３）の右辺に相当する。
ただし、乗算部７０５は、２画素前の画素ｋおよび直前画素ｍを対象とするから（他の画素ａ〜ｊについては乗算部７０２が対象としている）、乗算部７０５では、ｅ・Ｋｋ・Ｄｋおよびｅ・Ｋｍ・Ｄｍが計算される。
なお、言うまでもなく、図１０に示した第２および第３の誤差データは、一例であり、フィルタ係数あるいは誤差係数により異なる値をとる。
【００４２】
次に、第２実施形態にかかる画像処理装置による階調変換処理のタイミングチャートを、図１１に示す。
この図に示すように、ある特定の画素について着目した場合についてみた場合、はじめの第１クロックＴ₁においては、入力された８ビットの画像データと乗算部７０２による誤差データとが加算部７０１により加算される。この加算結果は、Ｆ／Ｆにより同期化されるため、次の第２クロックＴ₂において第１データ変換部７０３に入力される。
次の第２クロックＴ₂においては、かかる加算結果が第１データ変換部７０３によって４ビットの画像データに変換されるとともに、その変換誤差を示す誤差データが生成される。前者の画像データは、２段のＦ／Ｆにより同期化されるため、第４クロックＴ₄において第２データ変換部７０７に入力される一方、後者の誤差データは、１段のＦ／Ｆにより同期化されるため、次の第３クロックＴ₃において加算部７０４に入力される。
第３クロックＴ₃においては、第１データ変換部７０３による誤差データに、２画素前の画素ｋの誤差データと直前画素ｍの誤差データとが加算部７０４によって加算されるとともに、その加算結果が乗算部７０５により処理される。この結果、乗算部７０５においては、係数乗算前の誤差データであって、補正信号による補正を考慮した第１の誤差データと、この第１の誤差データに所定のフィルタ係数および誤差係数を乗算して重み付けした第２の誤差データと、第１の誤差データに所定の誤差係数およびフィルタ係数を乗算し、１クロックだけ遅延させた第３の誤差データと、変換された４ビットの画像データに対する補正信号とがそれぞれ生成される。ここで、第１の誤差データは、この第３クロックにおいてＦＩＦＯ７０６ａに入力されるが、第２、第３の誤差データおよび補正信号は、ともに１段のＦ／Ｆにより同期化されるため、それぞれ第４クロックＴ₄において加算部７０４あるいは第２データ変換部７０７に入力される。
なお、第３クロックＴ₃において、乗算部７０５から加算部７０４に入力される誤差データが“０”となるのは、注目画素の位置関係による。
そして、第４クロックＴ₄においては、変換された４ビットの画像データを乗算部７０５の補正信号によって補正する処理が第２データ変換部７０７によって実行されて、最終的な変換結果となる４ビットの画像データが出力される。
このような処理が、第１ラインの先頭の画素から主走査方向の画素に対してクロック毎に順次行なわれ、以降、同様な処理がラインを副走査方向に順次移動させて行なわれる。
【００４３】
このような第２実施形態による画像処理装置によれば、誤差データを参照する画素を拡大するフィルタを用いる場合においても、図１２に示した従来の画像処理装置と同様な、画像データおよび誤差データが得られる。さらに、第１実施形態と同様に、図１２において、直前画素の誤差データを処理するための加算部２０３→データ変換部２０５→乗算部２０４というフィードバックを、第２実施形態では、データ変換部２０５に相当するブロックを当該フィードバックから外に出し、加算部２０３および乗算部２０４に相当する２つにブロックのみとしたので、当該フィードバックにおける処理速度を大幅に高速化することができる（実験の結果、約２倍）。
したがって、この第２実施形態によれば、第１実施形態と同様に、処理速度あるいは画質のいずれかに制限が加わることもなく、高速かつ高画質の誤差拡散処理を行なうことができる。
【００４４】
＜その他＞
なお、上述第１および第２実施形態にかかる画像処理装置においては、いずれも画像処理として誤差拡散法に適用した場合について説明したが、本願発明はこれに限定されるものではなく、これに類するアルゴリズムを有する処理法、すなわち、注目画素よりも上流に位置する少なくとも１つ以上の参照画素の処理結果をフィードバックして、当該注目画素の画像データを処理する画像処理法に対して広く適用可能である。
また、上述した各実施形態においては、いずれも乗算部１０５（２０５）が補正信号を生成することとしているが、本願発明において、誤差データに誤差係数やフィルタ係数を乗じる手段は必須構成要件ではなく、あくまでも任意的構成要件である。このため、誤差データに誤差係数やフィルタ係数を乗じない構成とする場合、第１実施形態においては乗算部１０２および１０５を、第２実施形態においては、乗算部７０２および７０５を、それぞれ省略することも可能である。ただし、本願発明において、補正信号を生成する手段は必須構成要件であるので、乗算部を省略する場合に、補正信号を生成する手段については、第１実施形態の加算部１０４あるいは第２実施形態の加算部７０４に負わせれば良い。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、画像処理にかかるクロックの高速化が可能であって、かつ、変換後の画質劣化が小さく済ますことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかる画像処理装置の構成を示すブロック図である。
【図２】同画像処理装置に用いるフィルタであって、同処理装置による誤差拡散法において参照する画素の位置関係を説明するための図である。
【図３】階調変換前後における画像データ、しきい値および誤差データの関係を示す図である。
【図４】同画像処理装置における第１データ変換部の変換過程を説明するための図表である。
【図５】同画像処理装置における乗算部１０５により生成される信号の一例を示す図表である。
【図６】同画像処理装置のタイミングチャートを示す図である。
【図７】本発明の第２実施形態にかかる画像処理装置の構成を示すブロック図である。
【図８】同画像処理装置に用いるフィルタであって、同処理装置による誤差拡散法において参照する画素の位置関係を説明するための図である。
【図９】同画像処理装置における第１データ変換部の変換過程を説明するための図表である。
【図１０】同画像処理装置における乗算部７０５により生成される信号の一例を示す図表である。
【図１１】同画像処理装置のタイミングチャートを示す図である。
【図１２】従来の画像処理装置の構成を示すブロック図である。
【符号の説明】
１０３、７０３……第１データ変換部（第１のデータ処理手段、誤差生成手段、誤差データ生成手段）、
１０５、７０５……乗算部（補正信号生成手段）、
１０７、７０７……第２データ変換部（第２のデータ処理手段）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image processing apparatus that processes image data of a target pixel with reference to a processing result of a pixel scanned before that of a certain target pixel.
[0002]
[Prior art]
In general, there is an error diffusion method as a method widely used in gradation conversion processing. Such an error diffusion method converts an image data represented by N bits of one pixel into image data represented by 1 bit of K bits (where N and K are natural numbers satisfying N> K). This is one of the processing methods aimed at distributing pixels to a predetermined ratio and minimizing image degradation, and is an effective method particularly for processing halftone image data.
Here, in the error diffusion method, when image data of a certain pixel (target pixel) is processed, pixels scanned before the pixel and several pixels located around the pixel are usually processed. Refer to error data. For example, error data for several pixels in one line immediately before the target pixel and one pixel immediately before the target pixel are referred to.
[0003]
FIG. 12 shows a general circuit configuration for executing the error diffusion method of this example. The processing circuit shown in this drawing converts N = 8, K = 4, that is, image data of 8 bits per pixel to image data of 4 bits per pixel having a lower gradation than that.
In the figure, first, image data of 8 bits per pixel relating to the pixel of interest is located at one line before the error data supplied from the multiplication unit 202 by the adding unit 201, specifically, the line where the pixel of interest exists. Is added to the error data of the reference pixel to be synchronized, synchronized by the F / F, and then supplied to one input terminal of the adder 203 via the F / F. The other input terminal of the adder 203 is supplied with error data for the immediately preceding pixel supplied from a multiplier 204 described later. For this reason, the error data for the immediately preceding pixel is further added to the image data to which the error data for the immediately preceding line is added, and is supplied to the data conversion unit 205. The data conversion unit 205 converts 8-bit image data per pixel into 4-bit image data per pixel and outputs error data associated with the conversion, in comparison with a predetermined threshold value. This error data is weighted with a predetermined error coefficient and filter coefficient by the multiplication unit 204, synchronized with the F / F, fed back to the other input terminal of the addition unit 203, and also serves as a line memory. (First In First Out: first-in first-out memory) 206 is supplied and stored once. The error data stored in the FIFO 206 is read out at a timing delayed by one line, weighted by a predetermined error coefficient and filter coefficient by the multiplication unit 202, and then fed back to the addition unit 201, so that the error of the previous one line is obtained. It will be referred to as data.
[0004]
[Problems to be solved by the invention]
Now, in such processing, if attention is paid to the error data of the immediately preceding pixel in the target pixel, the processing process is a three-stage processing block of the addition unit 203 → the data conversion unit 205 → the multiplication unit 203. This has become a barrier when high-speed processing is executed (a two-stage processing block is required even if the filter coefficient and the error coefficient are not multiplied).
For this reason, conventionally, when referring to (1) the immediately preceding pixel, the image processing clock is set to a low speed, or (2) when the image processing clock is set to the high speed, the immediately preceding pixel is not referred to.
However, in (1), of course, the time required for image processing becomes long, and in (2), a part of the algorithm is omitted, so that there is a large deterioration in image quality after conversion. .
The present invention has been made in view of the above background, and an object of the present invention is to provide an image processing apparatus capable of speeding up the clock for image processing and having little image quality deterioration after conversion. There is to do.
[0005]
[Means for Solving the Problems]
In order to solve the above-described problem, in the present invention, a processing result relating to at least one reference pixel located upstream of the target pixel is used, and the target pixel N bit indicating Image data , K-bit image data (where N and K are natural numbers such that N> K) In the image processing apparatus, the pixel of interest N bit indicating Image data Is converted to K-bit image data First data processing means and the first data processing means Based on the result of addition of error data generated by the error data generating means and error data generated by converting the image data of the reference pixel. Converted by the first data processing means Correction signal generating means for generating a correction signal for the image data; The image data converted by the first data processing means is And a second data processing means for correcting with the correction signal.
[0006]
(Function)
The conventional configuration of the image processing apparatus that processes the image data of the pixel of interest using the processing result of at least one reference pixel located upstream of the pixel of interest is the processing of the image data of the pixel of interest and the reference pixel The adding means for adding the results and the processing means for performing a predetermined process on the addition results and feeding back the processing results for the processes to the adding means. That is, there are two means in the feedback loop: the adding means and the processing means.
On the other hand, in the present invention, the first data processing unit performs predetermined processing on the image data of the target pixel to generate first data, and the correction signal generation unit performs the processing result and reference of the first data. From the pixel processing result, a correction signal for the first data is generated, and the second data processing means corrects the first data with the correction signal, so that the means existing in the feedback loop is the correction signal generating means. There is only one. Therefore, it is possible to increase the image processing speed accordingly. In addition, since the processing result of the present invention reflects the processing result of the target pixel in the image data corresponding to the pixel at the next position as in the conventional configuration, the image quality degradation in the image processing is completely reduced as in the conventional configuration. It becomes possible to suppress.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0008]
<First Embodiment>
First, the image processing apparatus according to the first embodiment of the present invention will be described. The image processing apparatus according to the present embodiment converts image data of 8 bits per pixel (that is, image data of 256 gradations indicated by levels 0 to 255) into image data of 4 bits per pixel (that is, level 0). The image data of 16 gradations indicated by .about.15) are converted into gradations, and the filter shown in FIG. 2 is used for the conversion.
As shown in FIG. 2, this filter is a pixel existing one line before the pixel x when processing image data of the pixel of interest x to be processed, and the position in the main scanning direction is 1 Reference is made to error data of a total of four pixels for pixels a to c before and after pixel 1 and pixels d in the same line as the pixel x and immediately preceding pixel d.
These error data are weighted with a predetermined error coefficient and filter coefficient, added to the image data X of the pixel of interest x, and referred to in the conversion process.
[0009]
In the present embodiment, the error data ΔX to be added to the target pixel x is expressed by the following equation.
ΔX = e (Ka · Da + Kb · Db + Kc · Dc + Kd · Dd) (1)
In Equation (1), e is an error coefficient for the target pixel x, Da to Dd are error data before multiplication of coefficients for the pixels a to d, and Ka to Kd are error data, respectively. These are filter coefficients for Da to Dd, and the sum of these is 1.
[0010]
Further, the image data X ′ in consideration of error data at the target pixel x is expressed by the following equation.
X ′ = X + ΔX (2)
Then, by converting the 1-pixel N-bit image data X ′ obtained by the equation (2) into 1-pixel K-bit image data, it is possible to obtain image data with little image deterioration even if the gradation is lowered. It becomes possible.
[0011]
Next, the configuration of the image processing apparatus according to the present embodiment will be described with reference to FIG.
In this figure, the adding unit 101 accumulates error data of pixels a, b, and c positioned one line before the line where the pixel of interest x exists in image data representing the gradation of the pixel of interest x in 8 bits. to add. Each of these error data is weighted by multiplying a predetermined filter coefficient and error coefficient by the multiplier 102.
Next, the first data conversion unit 103 first converts the 8-bit image data to which the error data has been added, into a 4-bit image data by comparing with a predetermined threshold value. The error data generated in is output. The adding unit 104 adds the error data of the target pixel x and the error data of the immediately preceding pixel d. The multiplication unit 105 is a block having the following three functions.
That is, the multiplication unit 105 firstly replaces the added error data (without coefficient multiplication) according to a correction signal described later, and supplies the error data to the FIFO 106 as first error data; The second error data is obtained by multiplying the first error data by a predetermined filter coefficient and error coefficient, and when this is processed for the pixel located next to the target pixel, the error of the immediately preceding pixel with respect to the pixel of interest is processed. In order to obtain data, a function of feeding back to the adding unit 104, and thirdly, a correction signal for the 4-bit image data converted by the first data converting unit 103 is generated corresponding to the added error data, A function of supplying this to the second data converter 107. Here, the FIFO 106 is a line memory having a capacity for storing error data for at least one line.
Then, the second data conversion unit 107 corrects the 4-bit image data converted by the first data conversion unit 103 with the correction signal generated by the multiplication unit 105 to obtain a final output. .
An F / F (flip flop) provided between the blocks is for synchronizing the data with a system clock (not shown).
[0012]
<Operation of First Embodiment>
Next, the operation according to the above-described embodiment will be described.
First, when image data of 8 bits per pixel is input, the image data is cumulatively added to the error data of the pixels a, b, and c supplied from the multiplication unit 102 by the addition unit 101, and the F / F After being synchronized, the data is supplied to the first data converter 103.
Note that when the image data input to the adding unit 101 corresponds to the pixels existing in the first line, the pixels a, b, and c to be referred to do not exist, so that the multiplying unit 102 does not exist. The error data of the pixel corresponding to is set to “0”. That is, in this case, the image data input to the adding unit 101 is output as it is.
In addition, since there is no pixel a to be referred to for the first pixel of each line after the second line, only the error data of the other pixels b and c are input to the adding unit 101. On the other hand, since there is no pixel c to be referred to for the last pixel of each line in the second and subsequent lines, only the error data of the other pixels a and b are input to the adder 101.
[0013]
The output data of the adder 101 is 10 bits although the input image data is 8 bits, for the following reason. That is, when error data is added to input image data, depending on the error data, the addition result may be less than “0” or may exceed “255”, thereby preventing underflow or overflow. Therefore, 1 bit of data and 1 bit of sign are added to make a total of 10 bits. The 10-bit addition result, that is, the error data of the pixels a, b, and c added to the input 8-bit image data of one pixel is supplied to the first data conversion unit 103.
[0014]
Next, the first data conversion unit 103 compares the 10-bit image data with a preset threshold value, converts the 10-bit image data into 4-bit image data, and generates error data related to the conversion. Here, the relationship between the threshold value and the error data will be described.
In the present embodiment, the values that can be taken by the input image data are 8 bits, and are 0 to 255. Here, assuming that a value that can be taken by the sum of error data of pixels a, b, and c in the immediately preceding line is −6 to +6, a value that can be taken by the image data VD input to the first data conversion unit 103 is − 6 to +261. In order to convert this into image data of 4 bits per pixel, for example, 15 threshold values as shown in FIG. 4 are used.
Using such a threshold value, the range of −6 to +261 that the image data VD can take is divided into 16 areas, and a density value of 0 to 15 indicated by 4 bits is assigned to each area. Then, the first data conversion unit 103 compares and determines which region the value of the image data VD belongs to, and outputs the density value assigned to the region as the value of the converted image data.
Note that the error data generated by the conversion from 8 bits to 4 bits falls within the range of -8 to +8 as shown in FIG. 3, so the number of bits for that is sufficient.
In the first data conversion unit 103, the threshold value used for conversion is not limited to that shown in FIG. Further, the threshold value may be fixed or variable. In the case of the variable value, an arbitrary threshold value can be set by newly providing a threshold value setting register and its access controller.
[0015]
The 4-bit image data converted by the first data conversion unit 103 is synchronized by a two-stage F / F and supplied to the second data conversion unit 107, while error data indicated by 5 bits. Are synchronized by a single stage F / F and supplied to the adder 104. Here, the reason why the image data has more F / Fs by one stage is that the timing adjustment with the correction process described later is performed.
[0016]
The error data input to the adder 104 is added with the error data of the previous pixel d fed back by the multiplier 105 and input to the multiplier 105. Note that if the image data input to the adder 104 corresponds to the pixel located at the head of the line, there is no pixel d to be referred to, so the multiplier 105 sets “0” as the reference error data. Output. That is, in this case, the image data input to the adding unit 104 is output as it is.
[0017]
Here, the addition result of the adding unit 104 will be examined. When the first data converter 103 converts 8-bit image data into 4-bit image data using the threshold shown in FIG. 4, the error data is in the range of −8 to +8 as described above. Fits within. However, the error data generated by the first data conversion unit 103 includes only the error data of the pixels a, b, and c located one line before the target pixel x, and the error data of the immediately preceding pixel d. Is not taken into account. Therefore, when the error data of the immediately preceding pixel d is added to the error data by the first data conversion unit 103 by the addition unit 104, the result may be outside the range of −8 to +8.
Now, if the error data of the immediately preceding pixel d fed back from the multiplication unit 105 to the addition unit 104 is represented by 3 bits and the possible range is −2 to +2, the range that the addition result by the addition unit 104 can be obtained is − 10 to +10.
[0018]
Next, the operation of the multiplication unit 105 when an addition result in such a range is input will be described with reference to FIG.
As shown in this figure, the multiplication unit 105 generates signals related to the three functions described above in response to the output of the addition unit 104. That is, the multiplication unit 105 weights the error data before coefficient multiplication by multiplying the first error data considering correction by the correction signal and the first error data by a predetermined filter coefficient and error coefficient. Second error data and a correction signal for the 4-bit image data converted by the first data conversion unit 103 are generated.
[0019]
As shown in this figure, the multiplying unit 105 does not perform particularly conspicuous processing when the output of the adding unit 104 is in the range of −8 to +8, and the first error data is output from the adding unit 104. The second error data is obtained by multiplying the first error data by the filter coefficient and the error coefficient, and the correction signal is converted to “0” by the first data conversion unit 103. Instructs that image data is not particularly corrected.
On the other hand, when the output of the adding unit 104 is in the range of −10 to −9, the multiplying unit 105 sets the correction signal to “−1” as the level of the image data converted by the first data converting unit 103. Instructs that the key is lowered (decremented) by one level, and the first error data is replaced with the one corresponding to the case where the gradation is lowered by one level, and the second error data is also corresponding thereto. And
In addition, when the output of the addition unit 104 is in the range of +9 to +10, the multiplication unit 105 sets the correction signal to “+1” and the gradation of the image data converted by the first data conversion unit 103 to 1 It is instructed to increase (increment) by the level, and the first error data is replaced with the one corresponding to the case where the gradation is increased by one level, and the second error data is also corresponding thereto.
[0020]
In this way, the multiplication unit 105 instructs that the conversion result is not corrected if the addition result by the addition unit 104 is within an error range that can occur in the first data conversion unit 103, while if the addition result exceeds the error range, If it falls below, an instruction is given to increment or decrement the conversion result. As a result, the 4-bit image data converted by the first data conversion unit 103 is also considered for the error data of the immediately preceding pixel d, and is corrected in response to the result of the consideration.
At this time, if the addition result by the addition unit 104 is outside the error range that can occur in the first data conversion unit 103, the multiplication unit 105 expects the correction result by the correction signal as the error data fed back to the addition unit 104. Is replaced by Thereby, mismatch of error data due to the correction is prevented.
[0021]
Then, the correction signal generated by the multiplication unit 105 is supplied to the second data conversion unit 107. The second data conversion unit 107 does not correct the gradation of the image data converted by the first data conversion unit 103 if the correction signal is “0”, and decreases it by one level if the correction signal is “−1”. If it is “+1”, it is increased by one level to be the final output in the image processing apparatus.
[0022]
The second error data in the multiplication unit 105 will be described. The error coefficient e for the first error data is a coefficient that determines the ratio of error data to be added to the image data for each pixel. If the coefficient is “0”, the error data is not considered at all. If the coefficient is “1”, 100% of the error data is considered. Therefore, the error coefficient e can take a value of 0 to 1 (0 to 100%). Here, if the error coefficient e is 1 bit, the error coefficient can be set in two steps (0/100%), and if it is 2 bits, it can be set in four steps (0/33/66/100%). it can. Thus, if the number of bits representing the error coefficient e is increased, the proportion of error data to be added can be finely set accordingly.
On the other hand, the filter coefficient K is a coefficient that determines at what ratio the error data of the four pixels a, b, c, and d to be referred to in the present embodiment should be considered. For example, Ka = 1 / 8. If Kb = 3/8, Kc = 1/8, and Kd = 3/8 (Ka + Kb + Kc + Kd = 1), the error of peripheral pixels is a ratio of a: b: c: d = 1: 3: 1: 3. Data is taken into account.
Here, the error data actually added to the image data of a certain pixel of interest x is a value obtained by multiplying the error data by the error coefficient e and the filter coefficient K, that is, e · Ka · Da, e · Kb · It is the sum of Db, e · Kc · Dc and e · Kd · Dd. This corresponds to the right side of Equation (1).
However, since the multiplication unit 105 targets only the immediately preceding pixel d (the multiplication unit 102 targets other pixels a, b, and c), the multiplication unit 105 calculates e · Kd · Dd. .
Needless to say, the second error data shown in FIG. 5 is an example, and takes different values depending on the filter coefficient or the error coefficient.
[0023]
Next, FIG. 6 shows a timing chart of gradation conversion processing by the image processing apparatus according to the present embodiment.
As shown in this figure, when focusing on a specific pixel, for example, the first pixel, the first first clock T ₁ In, the image data of the first pixel and the error data by the multiplication unit 102 are added by the addition unit 101. In the present embodiment, the pixels to be referred to in the immediately preceding one line are a, b, and c. Therefore, after error data of these pixels are read from the FIFO 106 one after another and subjected to multiplication processing by the multiplication unit 102. The adder 102 performs cumulative addition with the input image data. Since this addition result is synchronized by the F / F, the next second clock T ₂ Are input to the first data converter 103.
Next second clock T ₂ In, the addition result is converted into 4-bit image data by the first data conversion unit 103, and error data indicating the conversion error is generated. Since the former image data is synchronized by the two-stage F / F, the fourth clock T _Four Is input to the second data converter 107, while the latter error data is synchronized by the one-stage F / F, so that the next third clock T _Three In FIG.
3rd clock T _Three , The error data from the first data conversion unit 103 and the error data from the multiplication unit 105 are added by the addition unit 104, and the addition result is processed by the multiplication unit 105. As a result, the multiplying unit 105 multiplies the first error data that is the error data before the coefficient multiplication, considering the correction by the correction signal, and the first error data by a predetermined filter coefficient and error coefficient. Weighted second error data and a correction signal for the converted 4-bit image data are generated. Here, the first error data is immediately input to the FIFO 106 in the third clock, but both the second error data and the correction signal are synchronized by the one-stage F / F. Clock T _Four Is input to the adder 104 or the second data converter 107.
The third clock T _Three The error data input from the multiplication unit 105 to the addition unit 104 becomes “0” because of the positional relationship of the target pixel.
And the fourth clock T _Four , The second data conversion unit 107 executes a process of correcting the converted 4-bit image data with the correction signal of the multiplication unit 105, and outputs the 4-bit image data as the final conversion result. .
Such processing is sequentially performed for each clock from the first pixel of the first line to the pixels in the main scanning direction, and thereafter, similar processing is performed by sequentially moving the line in the sub-scanning direction.
[0024]
According to the image processing apparatus according to the first embodiment, image data and error data similar to those of the conventional image processing apparatus shown in FIG. 12 can be obtained. Further, in FIG. 12, feedback of the addition unit 203 → data conversion unit 205 → multiplication unit 204 for processing the error data of the immediately preceding pixel is obtained, and in the first embodiment, a block corresponding to the data conversion unit 205 is obtained from the feedback. Since only two blocks corresponding to the adding unit 203 and the multiplying unit 204 are provided outside, the processing speed in the feedback can be greatly increased (experimental result is about twice).
Therefore, as in the prior art, high-speed and high-quality error diffusion processing can be performed without any limitation on either processing speed or image quality.
[0025]
<Second Embodiment>
Next, a second embodiment of the present invention will be described. The image processing apparatus according to the present embodiment, as in the first embodiment described above, performs gradation conversion of 8-bit image data per pixel into 4-bit image data per pixel, but has expanded the reference pixels. A filter is used.
As shown in FIG. 8, when processing image data of a pixel of interest x to be processed, this filter is a pixel existing two lines before the pixel x and has coordinates in the main scanning direction. Pixels a to e after 2 pixels before and after 2 pixels, pixels existing one line before the pixel x, and pixels f to j whose coordinates in the main scanning direction are 2 pixels before and 2 pixels after, The error data of a total of 12 pixels with respect to the pixel k existing in the same line as the pixel x and the pixel k two pixels before and the pixel m one pixel before is referred to. These error data are weighted with a predetermined error coefficient and filter coefficient as in the first embodiment, and then added to the image data X of the target pixel x.
[0026]
In the present embodiment, the error data ΔX to be added to the target pixel x is expressed by the following equation.

In Equation (1), e is an error coefficient for the pixel of interest x, Da to Dm are error data before coefficient multiplication for the pixels a to m, and Ka to Km are error data, respectively. Filter coefficients for Da to Dm, and the sum of these is 1.
[0027]
Accordingly, the image data X ′ considered in the error data at the target pixel x is expressed by the following equation, similarly to the equation (2).
X ′ = X + ΔX (4)
Then, by converting the 1-pixel N-bit image data X ′ obtained by the equation (4) into 1-pixel K-bit image data, it is possible to obtain image data with little image degradation even if the gradation is lowered. It becomes possible.
[0028]
Next, the configuration of the image processing apparatus according to the present embodiment will be described with reference to FIG.
As shown in this figure, the adder 701 includes pixels a to e positioned one line before the line where the pixel of interest x exists and one line in the image data representing the gradation of the pixel of interest x in 8 bits. The error data for the pixels f to j located in front is cumulatively added. The error data is weighted by a multiplication unit 702 that has already been multiplied by a predetermined filter coefficient and error coefficient.
Next, similarly to the first data conversion unit 103, the first data conversion unit 703 compares the 8-bit image data to which the error data has been added with a predetermined threshold value to produce a primary 4-bit image data. In addition to conversion to image data, error data generated during the conversion is output. The adding unit 704 adds the error data of the target pixel x, the error data of the pixel k two pixels before, and the error data of the immediately preceding pixel m. The multiplication unit 705 is a block having the following three functions.
That is, the multiplication unit 705 first replaces the added error data (no coefficient multiplication) according to a correction signal described later, and supplies the first error data to the FIFO 706a. The second error data is obtained by multiplying the first error data by a predetermined filter coefficient and error coefficient, and when this is processed for the pixel located next to the pixel of interest, the error data of the pixel immediately before that pixel is processed. Therefore, a function of feeding back to the adding unit 704, and a function of generating a correction signal for the 4-bit image data converted by the first data converting unit 703 corresponding to the added error data. Have Further, the multiplication unit 705 multiplies the first error data by a predetermined error coefficient and a filter coefficient, and delays by one clock to obtain third error data, which is processed for the second pixel from the target pixel. In this case, the error data is fed back to the adder 704 so as to obtain error data of two pixels before that pixel.
Like the FIFO 106, the FIFOs 706a and 706b are line memories each having a capacity for storing error data for at least one line, and are provided to delay the error data by one line. In particular, in the present embodiment, the error data of the pixels a to e need to be delayed by two lines, so that the FIFOs 706a and 706b are in a two-stage cascade connection.
The second data conversion unit 707 corrects the 4-bit image data converted by the first data conversion unit 703 using the correction signal generated by the multiplication unit 705. The F / F provided between the blocks is for synchronizing the data with a system clock (not shown).
[0029]
<Operation of Second Embodiment>
Next, the operation according to the above-described embodiment will be described.
First, when image data of 8 bits per pixel is input, the image data is added to the pixels a to e before two lines and the pixels f to j before one line supplied from the multiplication unit 702 by the adding unit 701. After being accumulated and added to the error data and synchronized by the F / F, it is supplied to the first data converter 703.
[0030]
When the filter shown in FIG. 8 is used, there is a case where there is no error to be referred to depending on the position of the target pixel, similarly to the concept of the filter shown in FIG. In such a case, the multiplication unit 702 sets the error data of the pixel corresponding to the nonexistent position to “0”. For example, when the target pixel is located on the first line, the error data of the pixels a to e two lines before and the pixels f to j one line before are set to “0”. When the target pixel is located on the second line, the error data of the pixels a to e two lines before is set to “0”.
[0031]
The output data of the adder 701 is 10 bits despite the input image data being 8 bits, for the same reason as in the first embodiment. That is, depending on the error data added to the input image data, the result of addition may be less than “0” or may exceed “255”. A bit and a sign bit are added to make a total of 10 bits. The 10-bit addition result, that is, the error data of the pixels a to j added to the input 8-bit image data of one pixel is supplied to the first data conversion unit 703.
[0032]
Next, the first data conversion unit 703 compares the 10-bit image data with a preset threshold value, converts the 10-bit image data into 4-bit image data, and generates error data related to the conversion. Here, the relationship between the threshold value and the error data will be described.
In the present embodiment, the values that can be taken by the input image data are 8 bits, and are 0 to 255. Here, assuming that a value that can be taken by the sum of error data of the pixels a to e before two lines and the pixels f to j before one line is −8 to +8, the image data VD input to the first data conversion unit 703. The value that can be taken is -8 to +263. In order to convert this into image data of 4 bits per pixel, for example, 15 threshold values as shown in FIG. 9 are used.
Using such a threshold value, the range of −8 to +263 is divided into 16 areas, and a density value of 0 to 15 indicated by 4 bits is assigned to each area. At the time of conversion, a comparison is made as to which region the value of the image data belongs to, and the density value assigned to the region is used as the value of the converted image data. Since the error data generated by the conversion from 8 bits to 4 bits falls within the range of -8 to +8, "5" is sufficient for the number of bits.
In the first data conversion unit 703, the threshold used for conversion is not limited to that shown in FIG. Further, the threshold value may be fixed or variable. In the case of the variable value, an arbitrary threshold value can be set by newly providing a threshold value setting register and its access controller.
[0033]
The 4-bit image data converted by the first data conversion unit 703 is synchronized by a two-stage F / F and supplied to the second data conversion unit 707, while the error data indicated by 5 bits is Synchronized by one stage F / F and supplied to the adder 704. Here, the reason why the image data has more F / Fs by one stage is that, as in the first embodiment, the timing is adjusted for the correction processing described later.
[0034]
Now, the error data input to the adder 704 is added with the error data of the previous pixel k and the previous pixel m fed back by the multiplier 705 and input to the multiplier 705.
Note that when the image data input to the adder 704 corresponds to the pixel located at the head of the line, there are no pixels k and m to be referenced, so the reference error data from the multiplier 705 is “0”. ". That is, in this case, the image data input to the adding unit 704 is output as it is.
In addition, when the image data input to the adding unit 704 corresponds to the pixel located at the second pixel from the top of the line, the immediately preceding pixel m exists, but the pixel k before 2 pixels does not exist. The error data corresponding to the pixel k two pixels before output from the multiplication unit 705 is “0”. That is, in this case, only the error data of the immediately preceding pixel m is added to the image data input to the adding unit 704 and output.
[0035]
Here, the addition result of the addition unit 704 will be examined. When the 8-bit image data is converted into 4-bit image data using the threshold shown in FIG. 9 in the first data conversion unit 703, the error data is in the range of −8 to +8 as already described. However, the error data added by the adding unit 704 may not fall within this range. That is, the error data generated by the first data conversion unit 703 includes only error data of pixels a to j located two lines before and immediately before the target pixel x. This is because the error data of k and the immediately preceding pixel m are not taken into consideration.
Now, the error data of the previous pixel k and the previous pixel m fed back from the multiplication unit 705 to the addition unit 704 are each represented by 2 bits, and their possible range is −1 to +1. Further, the range that the error data supplied from the first data converter 703 to the adder 704 can take is -8 to +8 as described above. Therefore, the range that can be taken by the output of the adding unit 104 obtained by adding both is −10 to +10.
[0036]
Next, the operation of the multiplication unit 705 for the addition result in such a range will be described with reference to FIG.
As shown in this figure, the multiplication unit 705 generates signals related to the functions described above in response to the output of the addition unit 704. That is, the multiplication unit 705 weights the error data before the coefficient multiplication by multiplying the first error data in consideration of correction by the correction signal and the first error data by a predetermined filter coefficient and error coefficient. The second error data, the first error data multiplied by a predetermined error coefficient and a filter coefficient, the third error data delayed by one clock, and the 4-bit converted by the first data conversion unit 103 A correction signal for the image data is generated.
[0037]
As shown in FIG. 10, when the output of the adder 704 is in the range of −8 to +8, the multiplier 705 does not perform a particularly conspicuous process, and the output of the adder 704 itself for the first error data. For the second error data, the output of the adder 704 is multiplied by the filter coefficient and the error coefficient, and for the third correction signal, the output by the first data converter 703 is set to “0”. Instructs that the image data to be corrected is not particularly corrected.
When the output of the addition unit 704 is in the range of −10 to −9, the multiplication unit 705 sets the correction signal as “−1” and the gradation of the image data output by the first data conversion unit 703. The first error data is replaced with the one corresponding to the case where the gradation is lowered by one level, and the second error data is also filtered to the replaced first error data. It is assumed that the coefficient and the error coefficient are multiplied.
On the other hand, when the output of the addition unit 704 is in the range of +9 to +10, the multiplication unit 705 sets the correction signal to “+1” and the gradation of the image data output by the first data conversion unit 703 is one level. The first error data is replaced with data corresponding to the case where the gradation is increased by one level, and the second error data is also replaced with the filter coefficient and the error in the replaced first error data. Assume that the coefficient is multiplied.
[0038]
In this way, the multiplication unit 705 instructs that the conversion result is not corrected if the addition result by the addition unit 704 is within an error range that can occur in the first data conversion unit 703, while if it exceeds the error range, If it falls below, an instruction is given to increment or decrement the conversion result. As a result, the 4-bit image data converted by the first data conversion unit 703 is corrected in consideration of the error data of the pixel k two pixels before and the previous pixel m.
At this time, if the addition result by the addition unit 704 is outside the error range that can occur in the first data conversion unit 703, the multiplication unit 705 selects the pixel k two pixels before the error data to be fed back to the addition unit 704. And it is generated in anticipation of the error data of the immediately preceding pixel m. Thereby, mismatch of error data due to the correction is prevented.
[0039]
The correction signal generated by the multiplication unit 705 is supplied to the second data conversion unit 707. The second data conversion unit 707 does not correct the gradation of the image data converted by the first data conversion unit 703 if the correction signal is “0”, and decreases it by one level if the correction signal is “−1”. If it is “+1”, it is increased by one level and finally output as image data of 4 bits per pixel.
[0040]
The second and third error data in the multiplication unit 705 will be described. The error coefficient e is a coefficient that determines the ratio of error data to be added to the image data for each pixel, as in the first embodiment. Similarly, if the value of 0 to 1 (0 to 100%) is taken and the number of bits representing the error coefficient e is increased, the ratio of the error data to be added can be finely set accordingly.
On the other hand, the filter coefficients Ka to km are coefficients that determine what ratio should be taken into consideration for the error data of 12 pixels (see FIG. 8) to be referred to in the present embodiment, and are the sum of these. Is one.
For example, filter coefficients
Ka = 1/48,
Kb = 3/48,
Kc = 5/48,
Kd = 3/48,
Ke = 1/48,
Kf = 3/48,
Kg = 5/48,
Kh = 7/48,
Ki = 5/48,
Kj = 3/48,
Kk = 5/48,
Km = 7/48
Respectively, a: b: c: d: e: f: g: h: i: j: k: m = 1: 3: 5: 3: 1: 3: 5: 7: 5: 3: The error data of the surrounding pixels is taken into account at a ratio of 5: 7.
[0041]
Here, the error data actually added to the image data of a certain pixel of interest x is a value obtained by multiplying the error data by the error coefficient e and the filter coefficients Ka to Km for each reference pixel, that is, The sum of e · Ka · Da to e · Km · Dm corresponds to the right side of Equation (3).
However, since the multiplication unit 705 targets the pixel k and the previous pixel m two pixels before (the other pixels a to j are targeted by the multiplication unit 702), the multiplication unit 705 uses e · Kk · Dk. And e · Km · Dm are calculated.
Needless to say, the second and third error data shown in FIG. 10 are merely examples, and take different values depending on the filter coefficient or the error coefficient.
[0042]
Next, FIG. 11 shows a timing chart of gradation conversion processing by the image processing apparatus according to the second embodiment.
As shown in this figure, when focusing on a specific pixel, the first first clock T ₁ In, the input 8-bit image data and the error data from the multiplier 702 are added by the adder 701. Since this addition result is synchronized by the F / F, the next second clock T ₂ Are input to the first data converter 703.
Next second clock T ₂ In, the addition result is converted into 4-bit image data by the first data conversion unit 703, and error data indicating the conversion error is generated. Since the former image data is synchronized by the two-stage F / F, the fourth clock T _Four Is input to the second data converter 707, while the latter error data is synchronized by the one-stage F / F, so that the next third clock T _Three Is input to the adder 704.
3rd clock T _Three , The error data of the pixel k two pixels before and the error data of the immediately preceding pixel m are added to the error data by the first data converter 703 by the adder 704, and the addition result is processed by the multiplier 705. Is done. As a result, the multiplication unit 705 multiplies the first error data that is the error data before the coefficient multiplication and takes the correction by the correction signal into consideration, and the first error data by a predetermined filter coefficient and error coefficient. Correction for the weighted second error data, the first error data multiplied by a predetermined error coefficient and a filter coefficient, delayed by one clock, and the converted 4-bit image data Each signal is generated. Here, the first error data is input to the FIFO 706a in the third clock, but both the second and third error data and the correction signal are synchronized by one stage F / F. 4th clock T _Four Is input to the adder 704 or the second data converter 707.
The third clock T _Three The error data input from the multiplier 705 to the adder 704 becomes “0” due to the positional relationship of the pixel of interest.
And the fourth clock T _Four , The second data conversion unit 707 executes a process of correcting the converted 4-bit image data with the correction signal of the multiplication unit 705, and outputs 4-bit image data as a final conversion result. .
Such processing is sequentially performed for each clock from the first pixel of the first line to the pixels in the main scanning direction, and thereafter, similar processing is performed by sequentially moving the line in the sub-scanning direction.
[0043]
According to such an image processing apparatus according to the second embodiment, even when a filter for enlarging pixels referring to error data is used, image data and error data similar to those of the conventional image processing apparatus shown in FIG. Is obtained. Further, as in the first embodiment, in FIG. 12, feedback of the addition unit 203 → data conversion unit 205 → multiplication unit 204 for processing the error data of the immediately preceding pixel is performed, and in the second embodiment, the data conversion unit 205 is fed back. The block corresponding to is taken out of the feedback and only two blocks corresponding to the adder 203 and the multiplier 204 are used, so that the processing speed in the feedback can be greatly increased (experimental results, About twice).
Therefore, according to the second embodiment, similarly to the first embodiment, high-speed and high-quality error diffusion processing can be performed without any limitation on either processing speed or image quality.
[0044]
<Others>
In the image processing apparatuses according to the first and second embodiments described above, the case where both are applied to the error diffusion method as image processing has been described, but the present invention is not limited to this and is similar thereto. The present invention can be widely applied to a processing method having an algorithm, that is, an image processing method for processing the image data of the target pixel by feeding back the processing result of at least one reference pixel located upstream from the target pixel. is there.
In each of the above-described embodiments, the multiplication unit 105 (205) generates the correction signal. However, in the present invention, means for multiplying the error data by the error coefficient or the filter coefficient is not an essential component. This is an optional component. Therefore, when the error data is not multiplied by the error coefficient or the filter coefficient, the

multipliers

102 and 105 are omitted in the first embodiment, and the

multipliers

702 and 705 are omitted in the second embodiment. Is also possible. However, in the present invention, since the means for generating the correction signal is an essential component, the means for generating the correction signal when the multiplication unit is omitted is the addition unit 104 of the first embodiment or the second embodiment. The addition unit 704 may be charged.
[0045]
【The invention's effect】
As described above, according to the present invention, it is possible to increase the speed of the clock for image processing, and to reduce image quality deterioration after conversion.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to a first embodiment of the present invention.
FIG. 2 is a diagram for explaining a positional relationship of pixels referred to in the error diffusion method by the processing device, which is a filter used in the image processing device.
FIG. 3 is a diagram illustrating a relationship among image data, threshold values, and error data before and after gradation conversion.
FIG. 4 is a chart for explaining a conversion process of a first data conversion unit in the image processing apparatus.
FIG. 5 is a chart showing an example of a signal generated by a multiplication unit 105 in the image processing apparatus.
FIG. 6 is a timing chart of the image processing apparatus.
FIG. 7 is a block diagram showing a configuration of an image processing apparatus according to a second embodiment of the present invention.
FIG. 8 is a diagram for explaining the positional relationship of pixels referred to in the error diffusion method by the processing apparatus, which is a filter used in the image processing apparatus.
FIG. 9 is a chart for explaining a conversion process of a first data conversion unit in the image processing apparatus.
FIG. 10 is a chart showing an example of a signal generated by a multiplication unit 705 in the image processing apparatus.
FIG. 11 is a timing chart of the image processing apparatus.
FIG. 12 is a block diagram illustrating a configuration of a conventional image processing apparatus.
[Explanation of symbols]
103, 703... First data converter (first data processing means, error generation means, error data generation means),
105, 705... Multiplying unit (correction signal generating means)
107, 707... Second data conversion unit (second data processing means)

Claims

Using the processing result of at least one reference pixel located upstream of the target pixel, N-bit image data indicating the target pixel is converted into K-bit image data (where N and K are N> K is a natural number) In the image processing apparatus,
First data processing means for converting N-bit image data indicating the pixel of interest into K-bit image data;
Error data generating means for generating error data at the time of conversion by the first data processing means;
Based on the addition result of the error data generated by the error data generation means and the error data when the image data of the reference pixel is converted, a correction signal is generated for the image data converted by the first data processing means. Correction signal generating means for performing,
An image processing apparatus comprising: second data processing means for correcting the image data converted by the first data processing means with the correction signal.

The correction signal generation unit is configured to send the correction signal to the second data conversion unit via
If the addition result of the error data generated by the error data generation means and the error data when the image data of the reference pixel is converted is within an error range that can occur in the first data conversion means, the first data conversion means Instructed not to correct the image data converted by the data processing means,
If the error range is exceeded, the image data converted by the first data processing means is instructed to be incremented,
2. The image processing apparatus according to claim 1 , wherein if it falls below the error range, the image data converted by the first data processing unit is instructed to be decremented.

The correction signal generation means adds the result of addition of the error data generated by the error data generation means and the error data when the image data of the reference pixel is converted to the reference pixel for the pixel located next to the target pixel. The image processing apparatus according to claim 1 , wherein feedback is performed as error data.

The image processing apparatus converts the N-bit image data indicating the target pixel into K-bit image data using the processing result of at least one reference pixel located upstream from the target pixel (however, , N and K are natural numbers where N> K) In the image processing method,
A first step of converting N-bit image data indicating the pixel of interest into K-bit image data and generating error data in the conversion;
Based on the addition result of the error data generated in the first step and the error data when the image data of the reference pixel is converted, a correction signal for the image data converted in the first step is generated. A second step;
A third step of correcting the image data converted in the first step by the correction signal;
An image processing method comprising: