【０００１】
【発明の属する技術分野】
本発明は光磁気ディスク装置に係わり、特に半導体レーザの発光パワーを自己調整する光ディスク装置及び半導体レーザの寿命を判断してアラームを発効する光ディスク装置に関する。
【０００２】
【従来の技術】
光磁気ディスク装置で一般に用いられる記録方法は、半導体レーザ（ＬＤ）の光出力を変調すると共に外部磁界を印加して、記録媒体上に記録データの“１”と“０”に対応して向きの異なる磁区を形成するものである。データ再生時には再生出力信号の品質を確保する目的で、高周波重畳（ＨＦＭ）回路と自動パワー制御（ＡＰＣ）回路を採用するのが一般的である。
【０００３】
ＨＦＭ回路は記録媒体からＬＤへの戻り光によるノイズ発生を低減し、またＡＰＣ回路はＬＤの発光出力を一定化する効果がある。ＨＦＭの動作原理を図５を用いて説明する。同図に示したように、ＬＤの注入電流対発光パワーの関係は、注入電流がしきい値を越えると、ほぼ電流量に比例して発光パワーが増大する。ＨＦＭはしきい値を越えたバイアス電流に数百ＭＨzの高周波電流を重畳し、ＬＤを時間的に間欠的に発光させるものである。これによって、記録媒体からの戻り光がＬＤから出力光と干渉することがなくなり、ＬＤの発光パワーの変動が抑圧されノイズ低減が図れる。ＬＤへの重畳電流が高周波なため、再生パワーレベルは間欠的に発光する発光レベルの平均値となる。ＨＦＭ回路とＡＰＣ回路によって、ディスク面上の再生光量は例えば１.５ｍＷに制御される。このような技術に関するものとして特公昭５９−９０８６号公報及び特開昭５１−２９８２１号公報がある。
【０００４】
一方、データ記録時にはＨＦＭ回路の動作を停止させ、かつＡＰＣ回路の動作を直前の状態にホールドすると共に、パルス状の電流（記録パルス電流）をＬＤに印加するのが通常である。データ記録時にＨＦＭ回路の動作を停止するのは、記録パルス電流によりＬＤの定格に近いレベルまで発光させた状態でさらに高周波電流を重畳することでＬＤが劣化することを防ぐためである。また、ＡＰＣ回路については、記録期間の平均パワーの変動に追従することを防ぐために動作をホールドしている。
【０００５】
以上のように、ＨＦＭ回路停止時の直流電流で決まるパワーレベル（ボトムパワー）と記録パルス電流とで決まるパワー増加分の和が実際の記録パワーとなる。ＬＤのノイズ低減効果にも依存するが、ＨＦＭ回路によってＬＤの発光光量は例えば５倍程度に増加する。すなわち、ボトムパワーは０.３ｍＷ程度となる。ＨＦＭ回路による発光光量の変化率を以下では変調度（Ｍ）と呼ぶことにする。すなわち、今の例ではＭ＝５である。尚、ＨＦＭ回路において変調度を変化させることは、実際には重畳する高周波電流の振幅を増減させることを意味する。
【０００６】
【発明が解決しようとする課題】
上記の従来技術において、データ記録期間のボトムパワーはディスク面上で０.３ｍＷと微少である。対物レンズに至る光学系の効率を３０％程度とすると、ＬＤの発光光量は１ｍＷ程度であり、これは通常のＬＤの発光特性では、電流−光出力特性の非線形な部分に相当する。このため、ボトムパワーは、電流−光出力特性そのものの経時的変化や温度変化によって顕著に変動する。
【０００７】
データ再生時には、このボトムパワーの変動はＡＰＣ動作によって吸収され実用上問題ない。一方、データ記録時には、ＡＰＣ動作がホールドされるために、ボトムパワーは焦点サーボのオフセットや戻り光量の変化等で大きくばらつくことになる。このように、従来技術では、ボトムパワーを制御していないため、ＬＤの経時的変化や温度変化によって、ボトムパワーが変化する。この結果、ボトムパワーと記録パルスパワーとの和で決まる記録パワーが変動し、記録マークの品質を劣化させるとともにデータの信頼性の低下を招くことになる。
【０００８】
本発明の目的は、ボトムパワーを一定の範囲内に制御することによって、記録パワー条件の変動を抑圧し、記録マークの品質の劣化を防ぎ、データの信頼性を確保することにある。
【０００９】
更に、本発明の他の目的は、ボトムパワーの変化を監視することにより、半導体レーザの異常を検知してアラームを発効することにより、信頼性の高い光ディスク装置を提供すると共に、装置の保守を容易にすることにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、ディスク装置稼働時に高周波重畳回路の変調度を変えながら、ボトムパワーレベルを測定することにより、所定のボトムパワーとなる変調度を求める。また、測定後のボトムパワーレベルが所定の値を超えた際に、アラームを発効する。
【００１１】
【発明の実施の形態】
本発明を説明する前に、図６を用いてＨＦＭの変調度とボトムパワーレベルの関係を説明する。図６の▲１▼は変調度Ｍ１でＡＰＣ動作時のＬＤの発光レベルと平均パワーレベル（再生パワーレベルＰｒ）を示している。この状態からＨＦＭをオフし、ＡＰＣをホールドすると、ＬＤのバイアス電流によって決まるボトムパワーレベルＰｂ１が実現する。変調度の設定をＭ１より大きな値Ｍ２に変更しＡＰＣを動作させると▲３▼に示したように、平均パワーレベルは▲１▼と変わらない。これはＡＰＣ動作によって、変調度の増大を打ち消すようにＬＤのバイアス電流が低減された結果である。従って、この状態でＨＦＭをオフし、ＡＰＣをホールドするとＰｂ１より低いボトムパワーレベルＰｂ２が得られる。このように、変調度の増減によって、ボトムパワーレベルを制御することが可能である。
【００１２】
本発明の第１の実施の形態を図７、図１を用いて詳細に説明する。図７は光ディスク装置の光学系を中心に、主要構成を示したものである。図１は図７のＬＤ制御ブロック図の内、再生関連の部分を示したものである。
【００１３】
図７に示したように、半導体レーザ２００の出射光はコリメートレンズ２０１で平行ビームに整形され、ビームスプリッタ２０２によって、記録媒体２０３側と受光素子２０４側へ分離供給される。記録媒体２０３側に供給されたビーム光は対物レンズ２０５により、記録媒体２０３に集光され、その反射光がビームスプリッタ２０２によって検出光学系及び再生処理系２０６に供給される。一方、受光素子２０４側へ供給されたビームは受光素子２０４でパワーから電圧に変換され、レーザパワー制御ブロック２０７に送られる。
【００１４】
次に、図１において、ＬＤ１はカソード側をアースに、アノード側を差動回路２、３の非反転入力端子及びＨＦＭ回路４に接続されている。差動回路２の反転入力端子には、ＤＡ変換器５の出力電圧が入力される。データ再生時には、制御部６がメモリ７から変調度の設定データをラッチ８を介してＤＡ変換器９に、また、発光パワーレベルの設定データをラッチ１０を介してＤＡ変換器５にそれぞれロードする。その後、制御部６はＨＦＭ回路４とＡＰＣ回路１１にＴＴＬレベルの“Ｌ”の制御信号１０１、１０２を送り、ＨＦＭ回路４とＡＰＣ回路１１が作動する。ＨＦＭ回路４は高周波電流を発生させ、コンデンサ１２により直流分が除去された後、高周波の交流電流がＬＤ１のアノード側に流れる。
【００１５】
一方、差動回路２の非反転入力端子には、ＬＤ１からの発光光量をモニタするフォトダイオード１３の出力電圧が入力され、ＤＡ変換器５の設定電圧との差動電圧を出力する。ＡＰＣ回路１２はこの電圧をゼロにするように直流電流をＬＤ１に流すことによって、ＬＤ１の発光パワーレベルを一定に制御する。以下では、ＡＰＣによって制御される発光パワーレベルをＰrと表記し、この時のモニタフォトダイオード１３の電圧をＶr、ＬＤ１の発光パワーがゼロの場合の電圧をＶrefと定義する。
【００１６】
次に、ボトムパワーの測定手順について、図４に示したタイミングチャートも用いて説明する。
【００１７】
制御部６はＨＦＭ制御信号１０１とＡＰＣ制御信号１０２をＴＴＬレベルの“Ｈ”に切り替える。これによって、ＡＰＣ動作はホールド状態に、またＨＦＭ動作はオフの状態になり、ＬＤ１の発光レベルはボトムパワーレベルとなる。この時、発光レベルの低下により、集光スポットの焦点及びトラックサーボのサーボゲインが低下してサーボが外れやすくなるが、サーボ帯域は通常２ＫＨｚ程度であるから、５００μｓ程度の時間であれば問題ない。ここでは、２５０μｓとする。
【００１８】
また、光ディスク装置では、セクタアドレスなどの情報が記録されたプリフォーマット領域がセクタの先頭部に設けられおり、これが常に読めなくてはいけない。このことを考慮して、ボトムパワー期間はこの領域を外して設定する必要がある。実際のディスク装置では、プリフォーマット領域とそれ以外のデータ領域とを区別するゲート信号が用意されているので、このゲート信号をもとにボトムパワー期間を設定するゲート信号を制御部６の中で生成し、ＡＰＣ制御信号１０１とＨＦＭ制御信号１０２として使用する。
【００１９】
一方、ＨＦＭ制御信号１０１とＡＰＣ制御信号１０２をボトムパワー期間の半分の時間（今の例では１２５μｓ）だけ遅延させた信号を制御部６の中で生成し、ボトムパワーサンプルタイミング信号１０３としてＡＤ変換器１４のサンプルクロック入力端子に供給する。ＡＤ変換器１４の入力には、差動回路３により検出されたモニタフォトダイオード１３の出力電圧とＶrefとの差動電圧が入力され、サンプルタイミング信号１０３の立ち上がり及び立ち下がりにてサンプルされディジタルデータに変換される。
【００２０】
尚、ＡＤ変換器１４は入力電圧０のとき、ディジタルデータ“０”を出力するものとする。サンプルタイミング信号１０３の立ち上がりでサンプルされたディジタルデータＤ１はボトムパワーレベルに相当し、立ち下がりでサンプルされたディジタルデータＤ２は再生パワーレベルに相当する。これらの２つのディジタルデータＤ１、Ｄ２は演算部１５に送られる。演算部１５では、Ｄ２が示すパワー値が再生パワー１.５ｍＷであることをもとに、ディジタルデータ１ビット当たりの発光パワー量を算出し、これからＤ１が何ｍＷになるかを計算して、ボトムパワーレベルを求める。演算部１５で求めたボトムパワーレベルは制御部６に送られる。
【００２１】
次に、ボトムパワーを規定値に設定するための手続きに関して図８を用いて詳細に説明する。先ず、光ディスクのフォーマットはトラック１周分が複数のセクタによって構成されていることに着目して、セクタ単位に変調度Ｍを変えながらボトムパワーを測定する。
【００２２】
ここでは、トラック１周が３１セクタで構成されている場合を例に取り説明する。ｉ番目のセクタの前半部で変調度をＭ(i)に設定して、後半部で上記の方法で変調度Ｍ(i)に対するボトムパワーレベルＰb(i)を順次測定する。尚、現在の光ディスク装置の回転数は最高でも毎分４２００回転程度であり、１セクタ当たりの時間は５００μｓ程度である。従って、変調度の変更に当てられる時間は２５０μｓとなるが、この時間内にＨＦＭの変調度をＤＡ変換器９によって変更することは現在の技術では問題なく実現可能である。変調度Ｍ(i)の可変値としては、初期の設定値Ｍ0を中心に前後に△Ｍのステップ幅で段階的に変化させる。すなわち、Ｍ(１)＝Ｍ0−１５×△Ｍ、 Ｍ(２)＝Ｍ0−１４×△Ｍ、……、Ｍ（１６）＝Ｍ0、……、 Ｍ(３０)＝Ｍ0＋１４×△Ｍ、 Ｍ(３１)＝Ｍ0＋１５×△Ｍとする。変調度Ｍ(i)のときのボトムパワーの測定値をＰb(i)とする。測定値Ｐb(i)は演算処理部１１に取り込まれ、ここでＰbをＡ×ｉ＋Ｂというように回帰直線近似する。Ｐbの規定値をＰb0とする場合、ｙ＝(Ｐb0−Ｂ)／ＡをＭ(ｙ)＝ Ｍ0−(１６−ｙ）×△Ｍに代入して、四捨五入したものが求める変調度となる。例えば、ｙ＝１６.７、△Ｍ＝８の場合、 Ｍ(１６.７)＝Ｍ0＋５.６＝Ｍ0＋６が求める変調度となる。さらに、調整精度を上げるために、Ｍ0＋６を改めてＭ0として、変調度のステップを半分の△Ｍ／２として、再度、上記の手続きを実行する。
【００２３】
次に、本発明の実施の形態におけるボトムパワー調整のシーケンスの詳細について説明する。この実施の形態では、先ずディスク装置起動時に上で説明したボトムパワー調整の手順に従って変調度の変更値を求める。変調度の初期設定値と変更値との差が規定値以上になった場合には、ボトムパワーが変化したとみなして、変調度設定値格納メモリ７に更新値を記録すると同時に、更新値をＤＡ変換器９に供給してボトムパワーを変更する。変調度の初期設定値と変更値との差が規定値以下であれば、ボトムパワーの変更を行わない。ディスク装置起動時以降は、記録時直前の他、定期的に（例えば１０分置き）ボトムパワー調整を実施する。但し、１０分間に記録が実行されない場合には、ボトムパワー調整を実行しないで、無駄な処理時間を費やさないようにする。
【００２４】
本発明の第２の実施の形態を図２を用いて詳細に説明する。図２は光ディスク装置のＬＤ制御ブロック図の内、再生関連の部分を示したものであり、第１の実施の形態を説明する時に用いた図１と大部分が共通の構成となっている。図１との違いは、ボトムパワーレベルをＡＤ変換器でサンプルする代わりに、比較器によってボトムパワーの変化を監視する構成となっている点である。
【００２５】
ＬＤ１はカソード側をアースに、アノード側を差動回路２、３の非反転入力端子及びＨＦＭ回路４に接続されている。差動回路２の反転入力端子には、ＤＡ変換器５の出力電圧が入力される。データ再生時には、制御部６がメモリ７から変調度の設定データをラッチ８を介してＤＡ変換器９に、また、発光パワーレベルの設定データをラッチ１０を介してＤＡ変換器５にそれぞれロードする。その後、制御部６はＨＦＭ回路４とＡＰＣ回路１１にＴＴＬレベルの“Ｌ”の制御信号１０１、１０２を送り、ＨＦＭ回路４とＡＰＣ回路１１が作動する。ＨＦＭ回路４は高周波電流を発生させ、コンデンサ１２により直流分が除去された後、高周波の交流電流がＬＤ１のアノード側に流れる。
【００２６】
一方、差動回路２の非反転入力端子には、ＬＤ１からの発光光量をモニタするフォトダイオード１３の出力電圧が入力され、ＤＡ変換器５の設定電圧との差動電圧を出力する。ＡＰＣ回路１１はこの電圧をゼロにするように直流電流をＬＤ１に流すことによって、ＬＤ１の発光パワーレベルを一定に制御する。以下では、ＡＰＣによって制御される発光パワーレベルをＰrと表記し、この時のモニタフォトダイオード１３の電圧をＶr、ＬＤ１の発光パワーがゼロの場合の電圧をＶrefと定義する。
【００２７】
次に、ボトムパワーの監視方法について説明する。ボトムパワーの監視には、モニタ用フォトダイオード１３の出力電圧を使用する。ＤＡ変換器５から出力されるＡＰＣ制御の目標電圧Ｖrと発光パワーゼロの電圧Ｖrefを２個の抵抗１７、１８により分圧してボトムパワーの基準電圧Ｖbを生成する。例えば、再生パワーを１.５ｍＷ、ボトムパワーの規定値を０.３ｍＷとする場合、分圧抵抗１７、１８の比は４対１に設定する。モニタ用フォトダイオード１３の出力電圧と基準電圧Ｖbは比較器１６により大小比較される。データ再生時にはモニタ用フォトダイオード１３の出力電圧は基準電圧Ｖrより高いため、比較器１６の出力はＴＴＬレベルで“Ｈ”の状態である。ボトムパワーの監視時には、制御部６はＡＰＣ制御信号１０２とＨＦＭ制御信号１０１の論理レベルを“Ｈ”に切り替える。これによって、ＡＰＣ動作はホールド状態に、またＨＦＭ動作はオフの状態になり、ＬＤ１の発光レベルはボトムパワーレベルとなる。ボトムパワーの実現期間としては、第１の実施形態と同じように２５０μｓ程度に設定し、プリフォーマット領域を外す。ボトムパワー期間を設定するゲート信号は制御部６の中で生成する。
【００２８】
一方、ＡＰＣ制御信号１０２とＨＦＭ制御信号１０１をボトムパワー期間の半分の時間（今の例では１２５μｓ）だけ遅延させたラッチタイミング信号１０４を制御部６の中で生成し、これにより比較器１６の論理レベルをラッチ１９を介して演算部１５に取り込む。ボトムパワーが規定値より低下した場合、演算部１５に取り込まれるデータの論理レベルは“Ｌ”となる。ボトムパワーのトラック１周にわたるばらつきと測定誤差を考慮して、ボトムパワーのゲート信号はトラック１周分にわたってセクタ毎に開かれ、比較器１６の比較結果が演算部１５に送られる。演算部１５では、比較結果の論理レベルの内“Ｌ”となった回数をカウントし、これが規定の回数を超えた場合に、ボトムパワーが低下したと判断する。また、比較結果の論理レベルの内“Ｈ”となった回数をカウントし、これが規定の回数を超えた場合に、ボトムパワーが上昇したものと判断する。判定の基準としては、例えば、トラック１周のセクタ数を３１とした場合、２０回を規定回数とする。ボトムパワーが低下／上昇したと判断された場合、変調度を所定のステップ△Ｍだけ増加／減少させて、設定値格納メモリ７に更新値を記録すると同時に、更新値をＤＡ変換器９に供給してボトムパワーを変更する。ボトムパワーの監視はディスク装置起動時以降は、記録時直前の他、定期的に（例えば１０分置き）ボトムパワー調整を実施する。但し、１０分間に記録が実行されない場合には、ボトムパワー調整を実行しないで、無駄な処理時間を費やさないようにする。
【００２９】
本発明の第３の実施の形態を図３を用いて詳細に説明する。第２の実施の形態との違いは、比較器によってボトムパワーの変化を監視して変調度を適正化すると共に、ボトムパワーの異常上昇時にアラームを発効して、レーザ寿命をユーザに警告する点である。第２の実施形態と異なる点に絞って説明する。
【００３０】
ボトムパワーの監視のために、モニタ用フォトダイオード１３の出力電圧を、ＡＰＣ制御の目標電圧Ｖrと発光パワーゼロの電圧Ｖrefを２組の抵抗１７、１８及び２０、２１により分圧して生成したボトムパワーの基準電圧Ｖb、及びボトムパワー異常レベルＶeと比較器１６、２２によって大小比較する。例えば、再生パワーを１.５ｍＷ、ボトムパワーの規定値を０.３ｍＷ、ボトムパワーの異常値を１.５ｍＷとする場合、分圧抵抗１７、１８及び２０、２１の比はそれぞれ４対１、１対４に設定する。モニタ用フォトダイオード１３の出力電圧と基準電圧Ｖb、Ｖeは比較器１６、２２により大小比較される。ボトムパワーが規定値より上昇した場合、ラッチタイミング信号１０４により比較器１６の出力レベルがラッチ１９を介して、演算部１５に送られる。
【００３１】
ボトムパワーの更新については第２の実施の形態と同様なのでここでは説明を省き、ボトムパワーの異常検出について詳細に説明する。ラッチタイミング信号１０４により比較器２２の出力レベルはラッチ２３を介して演算部１５に送られる。フォトダイオード１３の出力電圧が異常値Ｖeより上昇した場合、演算部１５に送られるデータの論理レベルは“Ｈ”となる。ボトムパワーのトラック１周に渡るばらつきと測定誤差を考慮して、ボトムパワーのゲート信号はトラック１周分にわたってセクタ毎に開かれ、比較器２２の比較結果が演算部１５に送られる。演算部１５では、比較結果の論理レベルの内“Ｈ”となった回数をカウントし、これが規定の回数を超えた場合に、ボトムパワーが異常に上昇したと判断する。ボトムパワーが異常に上昇したと判断された場合、演算部１５は、制御部６にボトムパワー異常を知らせる。制御部６は演算部１５の結果に基づいて、ディスク装置に設けたアラーム回路２４にアラーム発効の指示を出して、ＬＤ１が寿命に近づいたことをユーザに警告する。アラームの形態としては、発光ダイオード等によるランプ点灯もしくは、液晶表示等による表示、ブザーなどが使用できる。
【００３２】
【発明の効果】
本発明によれば、ディスク装置の稼働時に、ボトムパワーを一定の範囲内に制御することが可能となり、ボトムパワー変動に起因する記録パワー条件の変動が抑圧される。この結果、記録マークの品質の劣化を防ぎ、データの信頼性を確保できる。また、半導体レーザが寿命に近づいた場合、アラームを発効することで、装置全体の信頼性を確保する共に、装置の保守性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図である。
【図２】本発明の第２の実施の形態を示す図である。
【図３】本発明の第３の実施の形態を示す図である。
【図４】本発明の第１の実施の形態のタイムチャートを示す図である。
【図５】半導体レーザの高周波重畳の動作を説明する概念図である。
【図６】ボトムパワーレベルと高周波重畳の変調度の関係を説明する図である。
【図７】光ディスク装置の構成を示す図である。
【図８】ボトムパワーのレベルを設定する動作を示す図である。
【符号の説明】
１…半導体レーザ、 ２，３…差動回路、 ４…高周波重畳回路
５，９…ＤＡ変換器、 ６…制御部、 ７…メモリ
８，１０…ラッチ、 １１…ＡＰＣ回路、 １３…モニタフォトダイオード
１４…ＡＤ変換器 １５…演算部、 １０１…高周波重畳制御信号
１０２…ＡＰＣ制御信号、１０３…ボトムパワーサンプルタイミング信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a magneto-optical disk apparatus, and more particularly to an optical disk apparatus that self-adjusts the light emission power of a semiconductor laser and an optical disk apparatus that determines the life of the semiconductor laser and issues an alarm.
[0002]
[Prior art]
The recording method generally used in the magneto-optical disk apparatus is adapted to modulate the optical output of the semiconductor laser (LD) and apply an external magnetic field to correspond to “1” and “0” of the recording data on the recording medium. Are formed in different magnetic domains. In general, a high frequency superimposition (HFM) circuit and an automatic power control (APC) circuit are employed for the purpose of ensuring the quality of a reproduction output signal during data reproduction.
[0003]
The HFM circuit reduces noise caused by the return light from the recording medium to the LD, and the APC circuit has an effect of making the light emission output of the LD constant. The operation principle of the HFM will be described with reference to FIG. As shown in the figure, regarding the relationship between the injection current of the LD and the light emission power, the light emission power increases almost in proportion to the amount of current when the injection current exceeds the threshold value. The HFM superimposes a high frequency current of several hundred MHz on a bias current exceeding a threshold value, and causes the LD to emit light intermittently. As a result, the return light from the recording medium does not interfere with the output light from the LD, and fluctuations in the light emission power of the LD are suppressed, thereby reducing noise. Since the superimposed current to the LD is high frequency, the reproduction power level is an average value of the light emission levels at which light is emitted intermittently. The reproduction light quantity on the disk surface is controlled to, for example, 1.5 mW by the HFM circuit and the APC circuit. Japanese Patent Publication No. 59-9086 and Japanese Patent Publication No. 51-29821 are related to such technology.
[0004]
On the other hand, at the time of data recording, it is usual to stop the operation of the HFM circuit, hold the operation of the APC circuit in the previous state, and apply a pulsed current (recording pulse current) to the LD. The reason why the operation of the HFM circuit is stopped at the time of data recording is to prevent the LD from deteriorating by superimposing a high-frequency current in a state where light is emitted to a level close to the rating of the LD by the recording pulse current. Further, the APC circuit holds the operation in order to prevent following the fluctuation of the average power during the recording period.
[0005]
As described above, the sum of the power increase determined by the power level (bottom power) determined by the DC current when the HFM circuit is stopped and the recording pulse current is the actual recording power. Although depending on the noise reduction effect of the LD, the HFM circuit increases the amount of light emitted by the LD by, for example, about five times. That is, the bottom power is about 0.3 mW. Hereinafter, the rate of change in the amount of light emitted by the HFM circuit will be referred to as the degree of modulation (M). That is, in the present example, M = 5. Note that changing the degree of modulation in the HFM circuit actually means increasing or decreasing the amplitude of the superimposed high-frequency current.
[0006]
[Problems to be solved by the invention]
In the above prior art, the bottom power during the data recording period is as small as 0.3 mW on the disk surface. If the efficiency of the optical system leading to the objective lens is about 30%, the light emission amount of the LD is about 1 mW, which corresponds to a non-linear part of the current-light output characteristic in the light emission characteristic of a normal LD. For this reason, the bottom power fluctuates significantly due to a change with time and a change in temperature of the current-light output characteristic itself.
[0007]
At the time of data reproduction, this bottom power fluctuation is absorbed by the APC operation and has no practical problem. On the other hand, since the APC operation is held at the time of data recording, the bottom power varies greatly due to a focus servo offset, a change in the amount of return light, and the like. Thus, since the bottom power is not controlled in the prior art, the bottom power changes due to the change of LD over time and temperature. As a result, the recording power determined by the sum of the bottom power and the recording pulse power fluctuates, degrading the quality of the recording mark and lowering the data reliability.
[0008]
An object of the present invention is to control the bottom power within a certain range, thereby suppressing the fluctuation of the recording power condition, preventing the quality of the recording mark from being deteriorated, and ensuring the reliability of the data.
[0009]
Furthermore, another object of the present invention is to provide a highly reliable optical disc apparatus and to maintain the apparatus by detecting an abnormality of the semiconductor laser and issuing an alarm by monitoring a change in bottom power. To make it easier.
[0010]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the modulation degree at which a predetermined bottom power is obtained is obtained by measuring the bottom power level while changing the modulation degree of the high-frequency superposing circuit when the disk device is in operation. Also, an alarm is activated when the bottom power level after measurement exceeds a predetermined value.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Before describing the present invention, the relationship between the modulation degree of the HFM and the bottom power level will be described with reference to FIG. (1) in FIG. 6 indicates the light emission level and average power level (reproduction power level Pr) of the LD during the APC operation with the modulation degree M1. When the HFM is turned off from this state and the APC is held, the bottom power level Pb1 determined by the bias current of the LD is realized. When the modulation degree setting is changed to a value M2 larger than M1 and the APC is operated, the average power level does not change from (1) as shown in (3). This is a result of the LD bias current being reduced by the APC operation so as to cancel the increase in the modulation factor. Accordingly, when the HFM is turned off and the APC is held in this state, a bottom power level Pb2 lower than Pb1 is obtained. Thus, the bottom power level can be controlled by increasing or decreasing the modulation degree.
[0012]
A first embodiment of the present invention will be described in detail with reference to FIGS. FIG. 7 shows the main configuration centering on the optical system of the optical disk apparatus. FIG. 1 shows a playback-related portion of the LD control block diagram of FIG.
[0013]
As shown in FIG. 7, the light emitted from the semiconductor laser 200 is shaped into a parallel beam by the collimator lens 201 and separated and supplied by the beam splitter 202 to the recording medium 203 side and the light receiving element 204 side. The beam light supplied to the recording medium 203 side is condensed on the recording medium 203 by the objective lens 205, and the reflected light is supplied to the detection optical system and the reproduction processing system 206 by the beam splitter 202. On the other hand, the beam supplied to the light receiving element 204 side is converted from power to voltage by the light receiving element 204 and sent to the laser power control block 207.
[0014]
Next, in FIG. 1, the LD 1 has the cathode side connected to the ground and the anode side connected to the non-inverting input terminals of the differential circuits 2 and 3 and the HFM circuit 4. The output voltage of the DA converter 5 is input to the inverting input terminal of the differential circuit 2. At the time of data reproduction, the control unit 6 loads the modulation degree setting data from the memory 7 to the DA converter 9 via the latch 8 and the light emission power level setting data to the DA converter 5 via the latch 10. . Thereafter, the control unit 6 sends TTL level “L” control signals 101 and 102 to the HFM circuit 4 and the APC circuit 11, and the HFM circuit 4 and the APC circuit 11 operate. The HFM circuit 4 generates a high-frequency current, and after the DC component is removed by the capacitor 12, a high-frequency AC current flows to the anode side of the LD1.
[0015]
On the other hand, to the non-inverting input terminal of the differential circuit 2, the output voltage of the photodiode 13 that monitors the amount of light emitted from the LD 1 is input, and a differential voltage with the set voltage of the DA converter 5 is output. The APC circuit 12 controls the light emission power level of the LD 1 to be constant by causing a direct current to flow through the LD 1 so as to make this voltage zero. Hereinafter, the light emission power level controlled by the APC is expressed as Pr, and the voltage of the monitor photodiode 13 at this time is defined as Vr, and the voltage when the light emission power of LD1 is zero is defined as Vref.
[0016]
Next, the bottom power measurement procedure will be described with reference to the timing chart shown in FIG.
[0017]
The control unit 6 switches the HFM control signal 101 and the APC control signal 102 to TTL level “H”. As a result, the APC operation is in the hold state, the HFM operation is in the off state, and the light emission level of the LD 1 is the bottom power level. At this time, the focus level of the focused spot and the servo gain of the track servo are reduced due to the decrease in the light emission level, and the servo is likely to come off. However, since the servo band is usually about 2 KHz, there is no problem if the time is about 500 μs. . Here, it is set to 250 μs.
[0018]
In addition, in an optical disc apparatus, a preformat area in which information such as a sector address is recorded is provided at the head of the sector, and this must always be read. Considering this, the bottom power period must be set outside this region. In an actual disk device, a gate signal for distinguishing between the preformat area and the other data area is prepared. Based on this gate signal, a gate signal for setting the bottom power period is set in the controller 6. The APC control signal 101 and the HFM control signal 102 are generated.
[0019]
On the other hand, a signal obtained by delaying the HFM control signal 101 and the APC control signal 102 by half the time of the bottom power period (in this example, 125 μs) is generated in the control unit 6 and AD converted as the bottom power sample timing signal 103 To the sample clock input terminal of the device 14. A differential voltage between the output voltage of the monitor photodiode 13 detected by the differential circuit 3 and Vref is input to the input of the AD converter 14, and sampled at the rising and falling edges of the sample timing signal 103 to obtain digital data. Is converted to
[0020]
The AD converter 14 outputs digital data “0” when the input voltage is zero. The digital data D1 sampled at the rising edge of the sample timing signal 103 corresponds to the bottom power level, and the digital data D2 sampled at the falling edge corresponds to the reproduction power level. These two digital data D1 and D2 are sent to the arithmetic unit 15. Based on the fact that the power value indicated by D2 is the reproduction power of 1.5 mW, the calculation unit 15 calculates the light emission power amount per bit of the digital data, and calculates how much mW D1 will be based on this. Find the bottom power level. The bottom power level obtained by the calculation unit 15 is sent to the control unit 6.
[0021]
Next, a procedure for setting the bottom power to the specified value will be described in detail with reference to FIG. First, paying attention to the fact that the format of the optical disk is composed of a plurality of sectors in one track, the bottom power is measured while changing the modulation degree M for each sector.
[0022]
Here, a case where one track circumference is composed of 31 sectors will be described as an example. The modulation degree is set to M (i) in the first half of the i-th sector, and the bottom power level Pb (i) with respect to the modulation degree M (i) is sequentially measured in the latter half by the above method. Incidentally, the current rotational speed of the optical disc apparatus is about 4200 revolutions per minute at the maximum, and the time per sector is about 500 μs. Accordingly, the time taken to change the modulation factor is 250 μs, but changing the modulation factor of the HFM by the DA converter 9 within this time can be realized without any problem with the current technology. The variable value of the modulation degree M (i) is changed stepwise by a step width of ΔM around the initial set value M0. That is, M (1) = M0−15 × ΔM, M (2) = M0−14 × ΔM,..., M (16) = M0, ..., M (30) = M0 + 14 × ΔM, M (31) = M0 + 15 × ΔM. The measured value of the bottom power when the modulation degree is M (i) is Pb (i). The measured value Pb (i) is taken into the arithmetic processing unit 11, where Pb is approximated by a regression line such as A × i + B. When the specified value of Pb is Pb0, y = (Pb0−B) / A is substituted into M (y) = M0− (16−y) × ΔM, and rounded off to obtain the modulation degree. For example, when y = 16.7 and ΔM = 8, M (16.7) = M0 + 5.6 = M0 + 6 is the modulation factor to be obtained. Further, in order to increase the adjustment accuracy, M0 + 6 is changed to M0, the modulation step is set to ΔM / 2, and the above procedure is executed again.
[0023]
Next, details of the bottom power adjustment sequence in the embodiment of the present invention will be described. In this embodiment, first, the change value of the modulation degree is obtained according to the procedure of the bottom power adjustment described above when the disk device is started. When the difference between the initial value of the modulation factor and the change value exceeds a specified value, it is considered that the bottom power has changed, and the update value is recorded in the modulation factor setting value storage memory 7 at the same time. Supply to the DA converter 9 to change the bottom power. If the difference between the modulation degree initial setting value and the change value is equal to or less than the specified value, the bottom power is not changed. After starting the disk device, bottom power adjustment is performed periodically (for example, every 10 minutes) in addition to immediately before recording. However, when recording is not executed in 10 minutes, the bottom power adjustment is not executed, so that useless processing time is not consumed.
[0024]
A second embodiment of the present invention will be described in detail with reference to FIG. FIG. 2 shows a reproduction-related portion in the LD control block diagram of the optical disk apparatus, and most of the configuration is the same as that in FIG. 1 used when explaining the first embodiment. The difference from FIG. 1 is that instead of sampling the bottom power level with an AD converter, a change in the bottom power is monitored by a comparator.
[0025]
The LD 1 has the cathode side connected to the ground and the anode side connected to the non-inverting input terminals of the differential circuits 2 and 3 and the HFM circuit 4. The output voltage of the DA converter 5 is input to the inverting input terminal of the differential circuit 2. At the time of data reproduction, the control unit 6 loads the modulation degree setting data from the memory 7 to the DA converter 9 via the latch 8 and the light emission power level setting data to the DA converter 5 via the latch 10. . Thereafter, the control unit 6 sends TTL level “L” control signals 101 and 102 to the HFM circuit 4 and the APC circuit 11, and the HFM circuit 4 and the APC circuit 11 operate. The HFM circuit 4 generates a high-frequency current, and after the DC component is removed by the capacitor 12, a high-frequency AC current flows to the anode side of the LD1.
[0026]
On the other hand, to the non-inverting input terminal of the differential circuit 2, the output voltage of the photodiode 13 that monitors the amount of light emitted from the LD 1 is input, and a differential voltage with the set voltage of the DA converter 5 is output. The APC circuit 11 controls the light emission power level of the LD 1 to be constant by causing a direct current to flow through the LD 1 so as to make this voltage zero. Hereinafter, the light emission power level controlled by the APC is expressed as Pr, and the voltage of the monitor photodiode 13 at this time is defined as Vr, and the voltage when the light emission power of LD1 is zero is defined as Vref.
[0027]
Next, a bottom power monitoring method will be described. For monitoring the bottom power, the output voltage of the monitoring photodiode 13 is used. A target voltage Vr of APC control output from the DA converter 5 and a voltage Vref of zero light emission power are divided by two resistors 17 and 18 to generate a reference voltage Vb of bottom power. For example, when the reproduction power is 1.5 mW and the specified value of the bottom power is 0.3 mW, the ratio of the voltage dividing resistors 17 and 18 is set to 4: 1. The output voltage of the monitoring photodiode 13 and the reference voltage Vb are compared in magnitude by the comparator 16. Since the output voltage of the monitoring photodiode 13 is higher than the reference voltage Vr at the time of data reproduction, the output of the comparator 16 is in the “H” state at the TTL level. When monitoring the bottom power, the control unit 6 switches the logic levels of the APC control signal 102 and the HFM control signal 101 to “H”. As a result, the APC operation is in the hold state, the HFM operation is in the off state, and the light emission level of the LD 1 is the bottom power level. The bottom power realization period is set to about 250 μs as in the first embodiment, and the preformat area is removed. A gate signal for setting the bottom power period is generated in the control unit 6.
[0028]
On the other hand, a latch timing signal 104 obtained by delaying the APC control signal 102 and the HFM control signal 101 by half of the bottom power period (125 μs in this example) is generated in the control unit 6, thereby The logic level is taken into the arithmetic unit 15 via the latch 19. When the bottom power is lower than the specified value, the logic level of the data fetched into the calculation unit 15 is “L”. Taking into account variations and measurement errors over one track of the bottom power, the bottom power gate signal is opened for each sector over one track and the comparison result of the comparator 16 is sent to the calculation unit 15. The arithmetic unit 15 counts the number of times that the comparison result has become “L” among the logical levels, and determines that the bottom power has decreased when this number exceeds the specified number. Further, the number of times that the logical level of the comparison result becomes “H” is counted, and if this exceeds the prescribed number, it is determined that the bottom power has increased. As a criterion for determination, for example, when the number of sectors per track is 31, the number of times is set to 20 times. When it is determined that the bottom power has decreased / increased, the modulation degree is increased / decreased by a predetermined step ΔM, and the updated value is recorded in the set value storage memory 7 and at the same time, the updated value is supplied to the DA converter 9. And change the bottom power. In monitoring the bottom power, after the disk device is started, the bottom power is adjusted periodically (for example, every 10 minutes) in addition to immediately before recording. However, when recording is not executed in 10 minutes, the bottom power adjustment is not executed, so that useless processing time is not consumed.
[0029]
A third embodiment of the present invention will be described in detail with reference to FIG. The difference from the second embodiment is that a change in bottom power is monitored by a comparator to optimize the degree of modulation, and an alarm is activated when the bottom power rises abnormally to warn the user of the laser life. It is. A description will be given focusing on differences from the second embodiment.
[0030]
For monitoring the bottom power, the output voltage of the monitor photodiode 13 is generated by dividing the APC control target voltage Vr and the light emission power zero voltage Vref by the two resistors 17, 18, 20, and 21. The power reference voltage Vb and the bottom power abnormality level Ve are compared by the comparators 16 and 22. For example, when the reproduction power is 1.5 mW, the specified value of the bottom power is 0.3 mW, and the abnormal value of the bottom power is 1.5 mW, the ratio of the voltage dividing resistors 17, 18 and 20, 21 is 4 to 1, respectively. Set to 1: 4. The output voltage of the monitoring photodiode 13 and the reference voltages Vb and Ve are compared by the comparators 16 and 22. When the bottom power rises above the specified value, the output level of the comparator 16 is sent to the arithmetic unit 15 via the latch 19 by the latch timing signal 104.
[0031]
Since the update of the bottom power is the same as that of the second embodiment, the description is omitted here, and the detection of the bottom power abnormality will be described in detail. Based on the latch timing signal 104, the output level of the comparator 22 is sent to the arithmetic unit 15 via the latch 23. When the output voltage of the photodiode 13 rises above the abnormal value Ve, the logic level of the data sent to the calculation unit 15 becomes “H”. In consideration of variations and measurement errors over one track of the bottom power, the gate signal of the bottom power is opened for each sector over one track and the comparison result of the comparator 22 is sent to the calculation unit 15. The arithmetic unit 15 counts the number of times that the comparison result has become “H” among the logical levels, and determines that the bottom power has abnormally increased when this number exceeds the specified number. When it is determined that the bottom power has abnormally increased, the calculation unit 15 notifies the control unit 6 of the bottom power abnormality. Based on the result of the calculation unit 15, the control unit 6 issues an alarm activation instruction to the alarm circuit 24 provided in the disk device, and warns the user that the LD 1 is nearing the end of its life. As a form of alarm, lamp lighting by a light emitting diode or the like, display by a liquid crystal display, a buzzer, or the like can be used.
[0032]
【The invention's effect】
According to the present invention, it is possible to control the bottom power within a certain range during operation of the disk device, and the fluctuation of the recording power condition due to the fluctuation of the bottom power is suppressed. As a result, it is possible to prevent the quality of the recording mark from deteriorating and to ensure data reliability. In addition, when the semiconductor laser is nearing the end of its life, an alarm is issued to ensure the reliability of the entire apparatus and improve the maintainability of the apparatus.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a second embodiment of the present invention.
FIG. 3 is a diagram showing a third embodiment of the present invention.
FIG. 4 is a diagram showing a time chart according to the first embodiment of the present invention.
FIG. 5 is a conceptual diagram illustrating an operation of high-frequency superposition of a semiconductor laser.
FIG. 6 is a diagram for explaining a relationship between a bottom power level and a modulation degree of high-frequency superposition.
FIG. 7 is a diagram illustrating a configuration of an optical disc device.
FIG. 8 is a diagram illustrating an operation of setting a bottom power level.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor laser, 2, 3 ... Differential circuit, 4 ... High frequency superposition circuit 5, 9 ... DA converter, 6 ... Control part, 7 ... Memory 8, 10 ... Latch, 11 ... APC circuit, 13 ... Monitor photodiode DESCRIPTION OF SYMBOLS 14 ... AD converter 15 ... Operation part 101 ... High frequency superimposition control signal 102 ... APC control signal, 103 ... Bottom power sample timing signal