JP3764046B2

JP3764046B2 - パワーアンプ立ち上げ回路装置及びその制御方法

Info

Publication number: JP3764046B2
Application number: JP2000403373A
Authority: JP
Inventors: 利弘八木; 秀文櫛部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-12-28
Filing date: 2000-12-28
Publication date: 2006-04-05
Anticipated expiration: 2020-12-28
Also published as: JP2002208821A

Description

【０００１】
【発明の属する技術分野】
本発明は、オーディオ機器等に搭載されるパワーアンプ立ち上げ回路装置及びその制御方法に関する。
【０００２】
【従来の技術】
従来、パワーアンプの出力電位はパワーアンプ立ち上げと同時に急峻なステップ応答を示すため、スピーカを駆動している時など大きなグリッチ音が聞こえる問題があった。
【０００３】
この問題を回避するために、従来は、図６に示すような回路装置が提案されている。
【０００４】
図６は、従来のパワーアンプ立ち上げ回路装置の回路図である。
【０００５】
このパワーアンプ立ち上げ回路装置は、電源ラインＶＤＤにスイッチＰＳＷを介して接続されたアナログ基準電位発生回路１４を有し、このアナログ基準電位発生回路１４の出力が、パワーアンプ１０を構成する増幅回路１１の正入力と、増幅回路１１１で構成されるボルテージフォロワアンプ１１０に接続されている。
【０００６】
パワーアンプ１０は、増幅回路１１と抵抗１２とで構成され、増幅回路１１の出力が抵抗１２を介して負入力に帰還される。パワーアンプ１０の負入力には、抵抗１３を介してスイッチＳＷ１が接続されている。さらに、パワーアンプ１０の出力は出力端子２１に接続され、同様にボルテージフォロワアンプ１１０も抵抗Ｒ１を介して出力端子２１に接続されている。
【０００７】
そして、出力端子２１とグランド間には、直流分カット用の容量Ｃ１と抵抗Ｒ２が外付けで直列接続されている。
【０００８】
かかる従来のパワーアンプ立ち上げ回路装置の立ち上がり時には、スイッチＰＳＷがオンし、ボルテージフォロワアンプ１１０と抵抗Ｒ１とＤＣカット用の容量Ｃ１で、パワーアンプ１０の出力電位Ｖ１を緩やかに立ち上げるようにしている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の回路では、低い周波数を通すためにＤＣカット容量Ｃ１を大きくすると立ち上がりが遅くなるので、抵抗Ｒ１を小さくしボルテージフォロワアンプ１０に大きな駆動電流を流す能力が必要となる。その結果、ボルテージフォロワアンプ１０の動作電流が大きくなり、且つボルテージフォロワアンプ１０の面積が大きくなるという問題があった。
【００１０】
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、駆動電流の増加を抑え且つ小面積でパワーアンプ出力を緩やかに立ち上げることのできるパワーアンプ立ち上げ回路装置及びその制御方法を提供するものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明に係るパワーアンプ立ち上げ回路装置では、パワーアンプの負入力に接続された第１のスイッチと、前記パワーアンプの正入力ノードに接続されたキャパシタンス及び第１の抵抗と、前記キャパシタンスと並列に接続された第２のスイッチと、前記第１の抵抗とアナログ基準電圧発生回路との間に接続された第３のスイッチと、前記パワーアンプの出力ノードと接地電位との間に接続された第４のスイッチとを備えたことを特徴とする。
【００１７】
請求項７記載の発明に係るパワーアンプ立ち上げ回路装置の制御方法では、パワーアンプの負入力に接続された第１のスイッチと、前記パワーアンプの正入力ノードに接続されたキャパシタンス及び抵抗と、前記キャパシタンスと並列に接続された第２のスイッチと、前記抵抗とアナログ基準電圧発生回路との間に接続された第３のスイッチと、前記パワーアンプの出力ノードと接地電位との間に接続された第４のスイッチとを備えたパワーアンプ立ち上げ回路装置に対し、初期状態で前記第１と前記第３のスイッチをオフすると共に、前記第２と前記第四のスイッチをオンし、次に前記パワーアンプをオンさせると同時に、前記第３のスイッチをオンし、前記第２と前記第４のスイッチをオフすることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２０】
［第１実施形態］
図１は、本発明の第１実施形態に係るパワーアンプ立ち上げ回路装置を示す回路図である。
【００２１】
このパワーアンプ立ち上げ回路装置は、従来と同様のパワーアンプ１０を備えている。すなわち、電源ラインＶＤＤにスイッチＰＳＷを介して接続されたアナログ基準電位発生回路１４の出力が、パワーアンプ１０を構成する増幅回路１１の正入力に接続されている。
【００２２】
パワーアンプ１０は、制御信号ＡＰＤ１でオン／オフが制御される増幅回路１１と抵抗１２とで構成され、増幅回路１１の出力が抵抗１２を介して負入力に帰還される。パワーアンプ１０の負入力には、抵抗１３を介してスイッチＳＷ１が接続されている。さらに、パワーアンプ１０の正入力ノードには、抵抗Ｒ３が接続されると共に、端子２２を介してキャパシタＣ２が外付け接続されている。
【００２３】
また、キャパシタＣ２と並列にスイッチＳＷ２が接続され、抵抗Ｒ３とアナログ基準電圧発生回路１４との間にはスイッチＳＷ３が接続されている。パワーアンプ１０の出力側は、スイッチＳＷ４を介してグランドＧＮＤが接続されると共に、スイッチＳＷ５を介してアナログ基準電位発生回路１４の出力側に接続されている。
【００２４】
そして、出力端子２１とグランド間には、直流分カット用の容量Ｃ１と抵抗Ｒ２が外付けで直列接続されている。
【００２５】
次に、以上のように構成されるパワーアンプ立ち上げ回路装置の動作について、図２のタイミングチャートを参照して説明する。
【００２６】
時刻ｔ１以前の初期状態、つまりパワーアンプ１０の立ち上がり前では、スイッチＳＷ２，ＳＷ４をオンしておく。すなわち、パワーアンプ１０の立ち上がり前においてＶ１ノード及びＶ２ノードを不定状態にすると、立ち上がり時間が立ち上げの度に変わってしまうので、スイッチＳＷ２，ＳＷ４をオンして、初期状態をある固定電圧（この場合ＧＮＤ）にしておくのである。
【００２７】
スイッチＰＳＷがオンするパワーアンプ１０の立ち上げ時（時刻ｔ１）には、ＡＰＤ１信号が“Ｈ”レベルとなって増幅回路１１がオン状態となり、これと同時にスイッチＳＷ３がオンし、スイッチＳＷ２及びスイッチＳＷ４はオフする。その結果、Ｖ２ノードがキャパシタＣ２と抵抗Ｒ３の時定数によりアナログ基準電位Ｖｅｆまでゆっくりと上昇する。
【００２８】
パワーアンプ１０の出力であるＶ１ノードは、イマジナルショートでＶ２ノードと共にゆっくりと０ｖからアナログ基準電位Ｖｅｆまで立ち上がる。これによって、パワーアンプ出力のクリック雑音を低減することができる。
【００２９】
その後、一度パワーアンプ１０を立ち上げた後、ＡＰＤ１信号を“Ｌ”レベルにしてパワーアンプ１０をパワーダウンした時には（時刻ｔ２）、スイッチＳＷ５をオンさせることで、Ｖ１ノードを基準電位Ｖｅｆに固定する。これは、パワーアンプ１０をパワーダウンした時にＶ１ノードの電位が低下し、再び立ち上げるとクリック雑音が発生してしまう。これを回避するため、パワーアンプ１０がパワーダウンするのと同時にスイッチＳＷ５をオンして、Ｖ１ノードをアナログ基準電圧発生回路１４の出力電圧程度に引き上げるのである。これによって、パワーアンプ１０をオン／オフしてもＶ１ノードが変動しないので、クリック雑音が発生しない。さらに、パワーアンプ１０を使用しない時には、パワーダウンさせておけば消費電力も少なくできる。
【００３０】
パワーアンプ１０の出力ノードＶ１の電位を立ち下げるには、スイッチＰＳＷをオフし、ＡＰＤ１信号を“Ｌ”レベルにし、さらにスイッチＳＷ１及びスイッチＳＷ３をオフし、スイッチＳＷ５のオフ状態を保持し、スイッチＳＷ２とスイッチＳＷ４をオンさせる。これによって、Ｖ２ノードはキャパシタＣ２と抵抗Ｒ３の時定数で立ち下がり、パワーアンプ１０の出力であるＶ１ノードは、スイッチＳＷ４のオン抵抗とキャパシタＣ１の時定数によってゆっくりと立ち下げることができる。
【００３１】
このように、本実施形態では、パワーアンプ１０の正入力にキャパシタＣ２と抵抗Ｒ３の時定数によって立ち上げた電位を入力することにより、パワーアンプ１０の出力の立ち上がりを滑らかにすることができるので、立ち上がり時のクリックノイズを抑えることが可能である。
【００３２】
［第２実施形態］
図３は、本発明の第２実施形態に係るパワーアンプ立ち上げ回路装置を示す回路図である。
【００３３】
本実施形態のパワーアンプ立ち上げ回路装置は、図１の回路において、ＡＰＤ２信号でオン／オフ制御される増幅回路３１を有する入力アンプ３０がスイッチＳＷ１に接続され、その増幅回路３１の正入力にはＶ２ノードが接続されている。さらに、増幅回路３１の出力は抵抗３２を介して負入力に帰還される。そして、増幅回路３１の負入力に接続されるＶ３ノードには、３つ抵抗Ｒ４が並列接続され、その各抵抗Ｒ４にはキャパシタＣ３がそれぞれ直列接続されている。
【００３４】
本実施形態のパワーアンプ立ち上げ回路装置の動作について、図４のタイミングチャートを参照して説明する。
【００３５】
時刻ｔ１以前の初期状態では、スイッチＳＷ１は初期状態でオンしている（スイッチＳＷ１は常時オン）。パワーアンプ１０の立ち上がり前（初期状態）では、Ｖ１ノード、Ｖ２ノード及びＶ３ノードを不定状態にすると、立ち上がり時間が立ち上げの度に変わってしまうので、スイッチＳＷ２とスイッチＳＷ４をオンして、所定の固定電圧（この場合はグランドＧＮＤ）にしておく。
【００３６】
パワーアンプ１０の立ち上げ時（時刻ｔ１）には、スイッチＳＷ３をオンし、ＡＰＤ１信号及びＡＰＤ２信号を共に“Ｈ”レベルにし、スイッチＳＷ２とスイッチＳＷ４をオフする。その結果、Ｖ２ノードがキャパシタＣ２と抵抗Ｒ３の時定数によりアナログ基準電位までゆっくりと上昇する。
【００３７】
そして、スイッチＳＷ１と抵抗１０３の間のＶ４ノードは、Ｖ２ノード及びＶ３ノードと共にゆっくりと立ち上がる。その結果、パワーアンプ１０の出力であるＶ１ノードは、Ｖ２ノード及びＶ４ノードと共にゆっくりと立ち上がる。これによって、パワーアンプ出力のクリック雑音を低減することができる。
【００３８】
その後、一度パワーアンプ１０を立ち上げた後、ＡＰＤ１信号を“Ｌ”レベルにしてパワーアンプ１０をパワーダウンした時には（時刻ｔ２）、スイッチＳＷ５をオンさせることで、Ｖ１ノードを基準電位Ｖｅｆに固定できる。したがって、パワーアンプ１０をオン／オフしてもＶ１ノードが変動しないので、この時もクリック雑音が発生しない。さらに、パワーアンプ１０を使用しない時には、パワーダウンさせておけば消費電力も少なくできる。
【００３９】
パワーアンプ１０の出力ノードＶ１を立ち下げるには、スイッチＰＳＷをオフし、ＡＰＤ１信号及びＡＰＤ２信号を“Ｌ”レベルにし、さらにスイッチＳＷ３をオフし、スイッチＳＷ５のオフ状態を保持し、スイッチＳＷ２とスイッチＳＷ４をオンする。これによってＶ２ノードは、キャパシタＣ２と抵抗Ｒ３の時定数で立ち下がり、Ｖ４ノードはＶ２ノードと共にゆっくりと立ち下がり、Ｖ１ノードはスイッチＳＷ４のオン抵抗とキャパシタＣ１の時定数によってゆっくりと立ち下げることができる。
【００４０】
このように、パワーアンプの前段に入力アンプがあるような構成においても、上記第１実施形態と同等の効果を得ることができる。
【００４１】
［第３実施形態］
図５は、本発明の第３実施形態に係るパワーアンプ立ち上げ回路装置を示す回路図である。
【００４２】
本実施形態のパワーアンプ立ち上げ回路装置は、図１の回路において、アナログ基準電圧発生回路１４とスイッチＳＷ５との間に抵抗４１を接続し、さらに、パワーアンプ１０のＶ１ノードとスイッチＳＷ４との間に抵抗４２を接続したものである。
【００４３】
抵抗４１は、スイッチＳＷ５がオン−オフしたときに発生したノイズがノードＶ５にまわり込むのを回避するように働き、抵抗４２は、パワーアンプ１０の出力ノードＶ１の立ち下がり時間をコントロールし、緩やかに立ち下げることができる。
【００４４】
【発明の効果】
以上詳細に説明したように、請求項１及び請求項２のパワーアンプ立ち上げ回路装置及び請求項７のパワーアンプ立ち上げ回路装置の制御方法によれば、パワーアンプ出力を滑らかに立ち上げることができるので、グリッチ雑音を低減することができる。さらに従来回路で必要であったアンプを省略できるので低電力化や小面積化を実現することができる。また、パワーアンプの正入力ノードはキャパシタンス及び第１の抵抗によって低雑音の電位を入力できるのでフロア雑音も低減させることが可能である。
【００４５】
請求項３のパワーアンプ立ち上げ回路装置及び請求項８のパワーアンプ立ち上げ回路装置の制御方法によれば、パワーアンプの立ち上げ後のパワーダウン時に、第５のスイッチをオンすることによって出力電位を所定の電位に固定することができるので、グリッチ雑音も発生せずに低電力化することができる。
【００４６】
請求項４のパワーアンプ立ち上げ回路装置によれば、入力アンプの立ち上がりを滑らかにすることができると共に、入力アンプのフロア雑音を低減することができる。
【００４７】
請求項５記載の発明に係るパワーアンプ立ち上げ回路装置では、第５のスイッチがオンしたときにノイズが発生するのを回避することができる。
【００４８】
請求項６記載の発明に係るパワーアンプ立ち上げ回路装置では、パワーアンプの出力ノードの電位を迅速に立ち下げることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパワーアンプ立ち上げ回路装置を示す回路図である。
【図２】第１実施形態の動作を示すタイミングチャートである。
【図３】本発明の第２実施形態に係るパワーアンプ立ち上げ回路装置を示す回路図である。
【図４】第２実施形態の動作を示すタイミングチャートである。
【図５】本発明の第３実施形態に係るパワーアンプ立ち上げ回路装置を示す回路図である。
【図６】従来のパワーアンプ立ち上げ回路装置の回路図である。
【符号の説明】
１０パワーアンプ
１４アナログ基準電位発生回路
ＰＳＷ全体パワースイッチ
ＳＷ１第１のスイッチ
ＳＷ２第２のスイッチ
ＳＷ３第３のスイッチ
ＳＷ４第４のスイッチ
ＳＷ５第５のスイッチ
Ｒ３第１の抵抗
４１第２の抵抗
４２第３の抵抗
Ｃ２キャパシタ
ＡＰＤ１，ＡＰＤ２制御信号

Claims

パワーアンプの負入力に接続された第１のスイッチと、
前記パワーアンプの正入力ノードに接続されたキャパシタンス及び第１の抵抗と、
前記キャパシタンスと並列に接続された第２のスイッチと、
前記第１の抵抗とアナログ基準電圧発生回路との間に接続された第３のスイッチと、
前記パワーアンプの出力ノードと接地電位との間に接続された第４のスイッチとを備えたことを特徴とするパワーアンプ立ち上げ回路装置。
初期状態で前記第１と前記第３のスイッチをオフすると共に、前記第２と前記第４のスイッチをオンし、次に前記パワーアンプをオンさせると同時に、前記第３のスイッチをオンし、前記第２と前記第４のスイッチをオフするように制御する制御手段を備えたことを特徴とする請求項１記載のパワーアンプ立ち上げ回路装置。
前記パワーアンプの出力ノードと前記基準電圧発生回路との間に第５のスイッチを接続し、
前記制御手段は、前記パワーアンプをパワーダウンさせる時に前記第５のスイッチをオンするように制御することを特徴とする請求項２記載のパワーアンプ立ち上げ回路装置。
前記第１のスイッチの前段に入力アンプを接続し、この入力アンプの正入力に前記パワーアンプの正入力を接続したことを特徴とする請求項１〜３のいずれか１項に記載のパワーアンプ立ち上げ回路装置。
前記基準電圧発生回路と前記第５のスイッチとの間に第２の抵抗を接続したことを特徴とする請求項３記載のパワーアンプ立ち上げ回路装置。
前記パワーアンプの出力ノードと前記第４のスイッチとの間に第３の抵抗を接続したことを特徴とする請求項１〜５のいずれか１項に記載のパワーアンプ立ち上げ回路装置。
パワーアンプの負入力に接続された第１のスイッチと、前記パワーアンプの正入力ノードに接続されたキャパシタンス及び抵抗と、前記キャパシタンスと並列に接続された第２のスイッチと、前記抵抗とアナログ基準電圧発生回路との間に接続された第３のスイッチと、前記パワーアンプの出力ノードと接地電位との間に接続された第４のスイッチとを備えたパワーアンプ立ち上げ回路装置に対し、
初期状態で前記第１と前記第３のスイッチをオフすると共に、前記第２と前記第４のスイッチをオンし、次に前記パワーアンプをオンさせると同時に、前記第３のスイッチをオンし、前記第２と前記第４のスイッチをオフすることを特徴とするパワーアンプ立ち上げ回路装置の制御方法。
前記パワーアンプの出力ノードと前記基準電圧発生回路との間に第５のスイッチを設けておき、
前記パワーアンプをパワーダウンさせる時に前記第５のスイッチをオンすることを特徴とする請求項７記載のパワーアンプ立ち上げ回路装置の制御方法。