Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3764650B2 - Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor - Google Patents
[go: Go Back, main page]

JP3764650B2 - Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor - Google Patents

Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor Download PDF

Info

Publication number
JP3764650B2
JP3764650B2 JP2000390461A JP2000390461A JP3764650B2 JP 3764650 B2 JP3764650 B2 JP 3764650B2 JP 2000390461 A JP2000390461 A JP 2000390461A JP 2000390461 A JP2000390461 A JP 2000390461A JP 3764650 B2 JP3764650 B2 JP 3764650B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
substrate
ferroelectric capacitor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000390461A
Other languages
Japanese (ja)
Other versions
JP2002016235A (en
Inventor
竜太 飯島
豊 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000390461A priority Critical patent/JP3764650B2/en
Publication of JP2002016235A publication Critical patent/JP2002016235A/en
Application granted granted Critical
Publication of JP3764650B2 publication Critical patent/JP3764650B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、強誘電体膜を用いた強誘電体キャパシタに関するものであり、特に、メモリ材料として好適に用いられるタンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の材料を用いた強誘電体キャパシタおよびその製造方法に関するものである。
【0002】
【従来の技術】
強誘電体薄膜は、自発分極、高誘電率、電気光学効果、圧電効果、および焦電効果等の多くの機能をもつことから、広範なデバイス開発に応用されている。例えば、その焦電性を利用して赤外線リニアレイセンサに用いられる。また、その圧電性を利用して超音波センサに用いられ、その電気光学効果を利用して導波路型光変調器に用いられる。さらに、その高誘電性を利用してDRAMやMMIC用キャパシタにと、様々な方面で用いられている。
【0003】
それらの広範な応用デバイス開発の中でも、近年の薄膜形成技術の進展に伴って、半導体メモリ技術との組み合わせにより、高密度でかつ高速に動作する強誘電体不揮発性メモリ(FRAM)の開発が盛んである。
【0004】
強誘電体薄膜を用いた不揮発性メモリは、その高速書き込み/読み出し、低電圧動作、および書き込み/読み出し耐性の高さ等の特性から、従来の不揮発性メモリの置き換えだけでなく、SRAMやDRAMに対する置き換えも可能なメモリとして、実用化に向けての研究開発が盛んに行われている。
【0005】
このようなデバイス開発には、残留分極(Pr)が大きく、かつ、抗電場(Ec)が小さく、低リーク電流であり、分極反転の繰り返し耐性の大きな材料が必要である。また、薄膜作製にあたっては、スループット向上のために、成膜時間が短いことが好ましい。
【0006】
従来、これらの用途に用いられる強誘電体材料としては、PZT(チタン酸ジルコン酸鉛、Pb(TiX,Zr1-X)O3)に代表されるペロブスカイト構造の酸化物材料が主流であった。ところが、PZTのように、鉛をその構成元素として含む材料は、鉛やその酸化物の蒸気圧が高いため、成膜時に鉛が蒸発してしまい、膜中に欠陥を発生させたり、ひどい場合にはピンホールを形成してしまった。この結果、リーク電流が増大したり、更に分極反転を繰り返すと、自発分極の大きさが減少する疲労現象が起こるなどの欠点があった。
【0007】
特に、疲労現象に関しては、強誘電体不揮発性メモリによるDRAMに対する置き換えを考えると、1015回の分極反転後も特性の変化がないことを保証しなければならないため、疲労のない強誘電体薄膜の開発が望まれていた。
【0008】
一方、近年、FRAM用強誘電体材料として、ビスマス層状構造化合物材料の研究開発が行われている。ビスマス層状構造化合物材料は、1959年に、Smolenskiiらによって発見され(G. A. Smolenskii, V.A. Isupov and A. I. Agranovskaya, Soviet Phys. Solid State, 1,149(1959))、その後、Subbaraoにより詳細な検討がなされた(E. C. Subbarao,J. Phys.Chem.Solids, 23,665(1962))。
【0009】
最近、Carlos A. Paz de Araujoらは、このビスマス層状構造化合物薄膜が、強誘電体および高誘電体集積回路への応用に適していることを発見し、特に、1012回以上の分極反転後も特性に変化が見られないという優れた疲労特性を報告している(国際公開番号WO93/10542、特表平7−502149号公報)。
【0010】
このビスマス層状構造化合物は、化学式Bi2m-1m3m+3で示される(Aは、Na,K,Pb,Ca,Sr,Ba,Biから選択され、BはFe,Ti,Nb,Ta,W,Moから選択されるものであり、mは自然数である)。そして、ビスマス層状構造化合物の結晶構造は、(Bi22)2+層と(Am-1m3m+1)2−層とが交互に積み重なったような構造である。すなわち、その結晶構造の基本は、(m−1)個のABO3から成るペロブスカイト格子が連なった層状ペロブスカイト層の上下を(Bi22)2+層が挟み込んだ構造を成すものである。なお、ここで、AおよびBとして、選択されるものは単一とは限らない。
【0011】
そして、このようなビスマス層状構造化合物材料の代表的なものとして、タンタル酸ストロンチウム・ビスマスがある。それらの膜の製造方法には、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法や、有機金属化合物を出発原料とし、これらを熱分解酸化して酸化物強誘電体を得るゾルゲル法またはMOD(Metal Organic Decomposition)法、MOCVD(Metal Organic Chemical Vapor Deposition)法等の化学的方法が用いられている。
【0012】
上記成膜法の中で、MOCVD法は、段差被覆性に優れ、また、低温成膜の可能性もあるので、特に、FRAMの高集積化を図る場合には有望であり、最近研究開発が盛んになってきている。
【0013】
一方、ゾルゲル法またはMOD法は、原子レベルの均質な混合が可能な原材料溶液を用いることが可能なので、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されている。特に、上記タンタル酸ストロンチウム・ビスマス膜の好適な成膜方法として、MOD法が用いられている。
【0014】
【発明が解決しようとする課題】
従来のタンタル酸ストロンチウム・ビスマス膜は、膜厚方向にランダムに配向し、かつ、その強誘電性は著しい異方性を示すため、大きな自発分極を持たないという欠点がある。すなわち、タンタル酸ストロンチウム・ビスマス膜は、a軸ないしb軸方向には大きな自発分極を有するが、c軸方向の自発分極は極めて小さいといった特徴を持つ。このことは、自発分極の量によって情報の1,0を記憶する不揮発性メモリを実現するには、重大な障害となる。
【0015】
上記の問題の解決法として、特許第2658878号では、従来のMOD法を用いて、下記に示す成膜プロセスが提案されている。
【0016】
(1) 基板上にアルコキシドまたは有機金属塩をスピンコートする。
【0017】
(2) 250℃で10分間乾燥する。乾燥後の膜厚は約20から80nmである。
【0018】
(3) 酸素雰囲気中で600から850℃で10分間熱処理・結晶化する。
【0019】
この熱処理工程は、通常の熱処理法以外に急速加熱処理で行っても良い。
【0020】
所望の膜厚を得るためには、(1)から(3)の工程を数回繰り返す。その際、基板との界面より結晶化が起こるため、結晶がエピタキシャルに成長し、<105>軸に配向した膜を得ることができるとしている。
【0021】
しかしながら、タンタル酸ストロンチウム・ビスマス膜において、高い強誘電特性を望むのであれば、膜厚方向にc軸成分を極力低減し、a,b軸配向成分に強く配向した膜を得ることが好ましい。
【0022】
そこで、特開平8−249876号公報では、「一対の電極により挟持された強誘電体薄膜を記憶セルを有する強誘電体デバイスにおいて、前記強誘電体薄膜は、2つのほぼ等価な第1と第2の結晶軸と、前記第1と第2の結晶軸とは異なる方向に前記第1と第2の結晶軸を対称軸とする対称性とは異なる対称性を有する第3の結晶軸とを有している結晶を有しており、前記第3の結晶軸が前記1対の電極により印加される電場に対して略垂直な方向に配向していることを特徴とする」強誘電体デバイスや、もしくは、「前記第3の結晶軸が前記1対の電極により印加される電場に垂直な方向に対して前記電場と前記第3の結晶軸を含む平面内でプラスマイナス30度以内に配向しており、前記電場に垂直な平面内の所定の方向と前記第3の結晶軸の前記電場に垂直な平面への射影の方向とがプラスマイナス30度以内の角度をなすことを特徴とする」強誘電体デバイスを提供している。さらに、「前記結晶粒の割合が60%以上であることを特徴とする」と記載している。
【0023】
しかし、従来の技術ではタンタル酸ストロンチウム・ビスマス膜において、電極材料として好適に用いられている白金等、貴金属電極の上に膜厚方向(電場)に対して、c軸成分(前記第3の結晶軸)を垂直方向や、垂直な平面に対してプラスマイナス30度以内の方向の結晶粒を主に、もしくは60%以上も成長させることは非常に困難であり、一般にはランダム配向になるのが普通である。
【0024】
また、Huらは、(APLLIED PHYSICS LETTERS, VOLUME74,NUMBER9,P.1221)では、MOD法において、原子組成比が、Sr:Bi:Ta=10:24:20である原料溶液を用い、各層にRTA(Rapid Thermal Annealing)法による結晶加熱処理を行えば、常に下の層がシード層となることで、高いa軸の配向強度のタンタル酸ストロンチウム・ビスマス膜が得られ、その配向強度はRTAの到達温度で制御されていると述べている。
【0025】
しかし、この製法は基本的に、前述の特許第2658878号と同じ方法であり、電極上に直接a軸配向した膜を作製することは非常に困難である。そこで、彼らはチタン酸ビスマスをシード層として用いることで、低温化とa軸の高配向強度化を実現している(APLLIED PHYSICS LETTERS,VOLUME74,NUMBER24,P.3711)。しかし、他の材料を同じキャパシタ内に用いることは、工程を複雑化し、さらに成分の拡散により、信頼性に欠ける恐れがあり、同一材料でキャパシタを構成することが望まれる。
【0026】
そこで、この発明は、上記課題を解決するためになされたものであって、MOD法により、複数層だけ積層する際に、電極上に形成されたランダム配向を示した第一層から優先的に膜厚方向に高い強誘電特性を持つ<110>軸(面間隔32.45Å)成分を成長させたタンタル酸ストロンチウム・ビスマス膜から成る強誘電体膜キャパシタと、その製造方法を提供することを目的とする。
【0027】
【課題を解決するための手段】
上記目的を達成するために、この発明の強誘電体キャパシタは、基板上に少なくとも一対の電極と、強誘電体膜とを備えた強誘電体キャパシタであって、
上記一対の電極間に形成された強誘電体膜が、CuKα線を用いたX線回折像において、膜厚方向に、面間隔29.02ű0.2Åと面間隔32.45ű0.2Åとに、ピーク値を示すSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜であり、
上記強誘電体膜は、
CuKα線を用いたX線回折像でのピーク強度が、膜厚方向に面間隔29 . 02ű0 . 2Åのピーク値を100%としたとき、面間隔32 . 45ű0 . 2Åのピーク値が80〜300%であるSrBi 2 ( Ta X Nb 1-X ) 2 9 ( x=0〜1 ) 強誘電体膜であり、
上記強誘電体膜は、上記基板上に形成された下地電極層である白金膜上に形成されていることを特徴としている。
【0028】
この発明の強誘電体キャパシタのような構成により、大きな強誘電特性を得ることが可能となり、基板上に形成された集積回路素子の一部として好適に用いることが可能である。
【0029】
また、他の実施形態の強誘電体キャパシタでは、上記強誘電体膜は、SrBi2(TaXNb1-X)29(x=0〜1)が柱状構造である。
【0030】
この実施形態の強誘電体キャパシタによれば、より大きな強誘電特性を得ることができる。
【0031】
また、一実施形態の強誘電体膜の製造方法は、上記強誘電体キャパシタを製造する方法であって、
基板上に金属膜を形成する工程と、
ストロンチウム,ビスマスの二元素と、タンタルとニオブの少なくとも一方とのアルコキシドまたは有機金属塩の原料溶液を作製する工程と、
上記溶液を上記基板上の金属膜に塗布する工程と、
上記基板上の金属膜に塗布した上記溶液を乾燥させる工程と、
上記溶液を結晶化温度以上に加熱する工程とを備え、
上記溶液塗布から上記溶液加熱までの工程を、上記溶液からなる膜が所定の膜厚になるまで繰り返すことで、上記基板上にSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜を形成する強誘電体キャパシタの製造方法であり、
上記溶液を結晶化温度以上に加熱する工程での550〜650℃の温度領域の昇温速度の調整、または、原料溶液におけるビスマスの組成比の調整の少なくとも一方の調整を行うことによって、SrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜のa、b軸の配向成分の大きさを制御する。
【0032】
この実施形態の製造方法では、SrBi2(TaXNb1-X)29(x=0〜1)膜は、高い強誘電特性が得られるa、b軸成分、例えば<110>軸配向強度が、最も高いと言った従来では見られなかった構造を示し、それを用いたキャパシタの強誘電特性も、従来のものと比較して高いものとなった。
【0033】
また、他の実施形態の強誘電体キャパシタの製造方法では、550〜650℃の温度領域の昇温速度を、5〜200℃/秒の範囲とする。
【0034】
この実施形態では、基板の反りを抑えつつ、高い強誘電特性を得ることができる。
【0035】
また、一実施形態の強誘電体キャパシタの製造方法では、上記溶液を基板に塗布する工程で、上記基板に塗布する溶液が、(タンタル+ニオブ)の原子組成比を20としたとき、ビスマスの原子組成比が20〜24となるように、上記原料溶液の作製工程で、ビスマスの原子組成比を調整する。
【0036】
この実施形態では、特に、高い強誘電特性が得られた。
【0037】
また、他の実施形態の強誘電体膜の製造方法は、上記強誘電体キャパシタの製造方法において、上記基板上に形成される結晶化後の強誘電体膜厚が、35nm以下になるように、上記原料溶液を上記基板上に塗布する。
【0038】
この実施形態では、上記基板上に形成される結晶化後の金属膜厚を、35nm以下にするので、膜厚増加に伴って強誘電特性が増大した。
【0039】
また、一実施形態の強誘電体膜の製造方法は、上記強誘電体キャパシタの製造方法において、上記基板上に形成される金属膜の最上部が白金層である。
【0040】
この実施形態では、基板上に形成される金属膜の最上部が白金層であることにより、特に高い強誘電特性が得られた。
【0041】
また、他の実施形態の半導体装置は、上記強誘電体キャパシタを、基板上に形成された集積回路素子の一部として用いる。
【0042】
この実施形態の半導体装置は、高い強誘電特性を持つ上記キャパシタを用いたので、高集積化が可能となる。
【0043】
また、一実施形態の強誘電体キャパシタは、基板上に少なくとも一対の電極と強誘電体膜を具備する強誘電体キャパシタであって、
上記一対の電極間に形成された強誘電体膜は、タンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜であり、
この強誘電体膜は、
基板側の電極側の領域に比べて、もう一方の対向電極側の領域が、CuKα線を用いた膜厚方向のX線回折像において、面間隔32.45ű0.2Åである結晶配向成分が大きくなっており、
上記強誘電体膜は、上記基板上に形成された下地電極層である白金膜上に形成されている
【0044】
この実施形態のキャパシタは、分極軸方向に配向した結晶成分を多く持ち、高い強誘電特性を示すことができる。したがって、基板上に形成された集積回路素子の一部として好適に用いることが可能である。
【0045】
また、他の実施形態の強誘電体キャパシタは、基板上に少なくとも一対の電極と強誘電体膜を具備する強誘電体キャパシタであって、
上記一対の電極間に形成された強誘電体膜は、タンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜であり、その膜厚が90〜270nmの範囲にあり、
CuKα線を用いたX線回折像でのピーク強度が、膜厚方向に面間隔29.02ű0.2Åのピーク値を100%としたとき、面間隔32.45ű0.2Åのピーク値が80〜230%の範囲にあり、
上記強誘電体膜は、上記基板上に形成された下地電極層である白金膜上に形成されている
【0046】
この実施形態のキャパシタは、分極軸方向に配向した結晶成分を多く持ち、高い強誘電特性を示すことができる。さらに、量産性が高い。
【0047】
また、一実施形態の強誘電体膜の製造方法は、上記強誘電体キャパシタを製造する方法であって、
基板上に金属膜を形成する工程と、
ストロンチウム,ビスマスの二元素と、タンタルとニオブの少なくとも一方とのアルコキシドまたは有機金属塩の原料溶液を作製する工程と、
上記溶液を基板に塗布する工程と、
上記基板に塗布した溶液を乾燥する工程と、
上記基板を、上記原料溶液の結晶化温度以上に加熱する工程とを備え、
上記溶液塗布から上記基板加熱までの工程を、上記原料溶液からなる膜が所定の膜厚になるまで繰り返すことで、上記基板上にタンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜を形成する強誘電体キャパシタの製造方法であり、
上記原料溶液を作製する工程での原料溶液における原子組成比の調整と、上記結晶化温度以上に加熱する工程での550〜650℃の温度領域の昇温速度の調整と、上記溶液塗布から基板加熱までの一回の工程で形成される膜厚の調整とのうちの少なくとも一つの調整を行うことによって、上記強誘電体膜の面間隔32.45ű0.2Åの配向成分の大きさを制御する。
【0048】
この実施形態の製造方法によれば、上記原料溶液を塗布,乾燥,加熱して形成する上記強誘電体膜において、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0049】
また、他の実施形態の強誘電体キャパシタの製造方法は、上記550〜650℃の温度領域の昇温速度の調整における昇温速度を、5〜200℃/秒の範囲に設定する。
【0050】
この実施形態の製造方法によれば、上記原料溶液を塗布,乾燥,加熱して形成する上記強誘電体膜において、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0051】
また、一実施形態の強誘電体キャパシタの製造方法では、原料溶液における原子組成比Sr:Bi:(Ta+Nb)=X:Y:Zが、1.4<(X+Y)/Z<1.6である。
【0052】
この実施形態の製造方法によれば、上記ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0053】
また、他の実施形態の強誘電体キャパシタの製造方法では、
上記原料溶液を基板に塗布する工程は、
一回の塗布工程において、結晶化後の膜厚が25〜50nmになるように、上記原料溶液を塗布する。
【0054】
この実施形態の製造方法によれば、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0055】
また、一実施形態の強誘電体キャパシタの製造方法では、上記基板上に形成する金属膜の主成分が白金である。
【0056】
この実施形態の製造方法によれば、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0057】
また、他の実施形態の半導体装置は、上記強誘電体キャパシタを、基板上に形成された集積回路素子の一部として用いる。
【0058】
この実施形態の半導体装置は、高い強誘電特性を持つキャパシタを用いているので高集積化が可能である。
【0059】
【発明の実施の形態】
以下、この発明の実施形態について、図面を参照しながら説明する。
【0060】
(第1の実施の形態)
図1は、この発明により、形成されたSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜を用いたキャパシタの断面模式図である。図1に示すように、シリコン単結晶基板1の表面に、膜厚200nmのシリコン熱酸化膜2が形成され、その上に、膜厚20nm程度の酸化チタン膜3(接着層)および膜厚200nm程度の白金膜4(下部電極層)が形成され、後述のようにして強誘電体薄膜5および上部電極層6が形成されるものである。
【0061】
上記強誘電体薄膜5の形成には、強誘電体材料の前駆体原料溶液を用いた成膜工程を含むMOD法を用いた。MOD法の前駆体原料溶液の合成では出発原料として、ニオブエトキシド(Nb(OC25)5)、タンタルエトキシド(Ta(OC25)5)、ビスマス2エチルヘキサネート(Bi(C715COO)2)、およびストロンチウム2エチルヘキサネート(Sr(C715COO)2)を使用した。
【0062】
まず、SrBi2(TaXNb1-X)29(x=0〜1)強誘電体薄膜5の形成に用いる前駆体原料溶液の合成について説明する。ニオブエトキシドとタンタルエトキシドを秤量する。これを2−エチルヘキサネート中に溶解させ、反応を促進させるため、100℃から最高温度120℃まで加熱しながら撹拌し、30分間反応させた。その後、120℃で反応によって生成したエタノールと水分を除去した。その溶液に20ml〜30mlのキシレンに溶解させたストロンチウム2−エチルヘキサネートを加え、125℃から最高温度140℃で30分間加熱撹拌した。その後、この溶液に10mlのキシレンに溶解させたビスマス2−エチルヘキサネートを加え、130℃から最高温度150℃で10時間加熱撹拌した。
【0063】
次に、この溶液から低分子量のアルコールと水と溶媒として使用したキシレンとを除去するために、130℃〜150℃の温度で5時間蒸留した。この溶液からダストを除去するために、0.45μm径のフィルタで瀘過した。その後、溶液のSrBi2(TaXNb1-X)29(x=0〜1)の濃度を0.1mol/lに調整し、これを前駆体溶液とする。なお、上記の過程で、ストロンチウム:ビスマス:(タンタル+ニオブ)の比率が8:22:20となるように調整した。また、これらの原料は、上記のものに限定されるものではなく、溶媒は上記出発原料が十分溶解するものであればよい。
【0064】
この原料溶液を前駆体溶液としたときのこの発明の膜形成方法を、図2を参照しながら説明する。
【0065】
工程1:膜厚200nmのシリコン熱酸化膜2が形成されたシリコン単結晶(100)面基板1上に、接着層として、膜厚20nm程度のチタン膜3(接着層)をスパッタ法により形成する。
【0066】
工程2:チタン膜を酸素中で熱処理することにより、安定な酸化チタン膜にする。
【0067】
工程3:膜厚200nm程度のPt膜4(下部電極層)をスパッタ法により形成する。
【0068】
工程4:強誘電体膜の原料溶液をスピンコート法により塗布する。
【0069】
工程5:大気圧の下、270℃設定されたホットプレート上に4分間、設置して乾燥させる。
【0070】
工程6:RTA(Rapid Thermal Annealing)法を用いて、酸素雰囲気中で到達温度750℃で加熱することで結晶化させる。
【0071】
工程7:上記原料溶液からなる膜が所望の膜厚になるまで、上記溶液塗布からの工程を7回繰り返し、膜厚200nm程度の薄膜とし、最上層では30分間、800℃で高温保持する。
【0072】
工程8:SrBi2(TaXNb1-X)29(x=0〜1)膜上にスパッタリング法により、上部電極としてPtを形成する。
【0073】
工程9:上部電極形成後、酸素雰囲気中、800℃で10分間の熱処理を行う。
【0074】
上記工程においては、以下の点に注意して強誘電体膜の形成を行った。特に、工程6では、500℃から700℃までの温度領域を約40℃/秒の速度で昇温すること、昇温後の750℃の維持時間を300秒とするなどの条件を必要とした。また、最終工程9における熱処理工程は強誘電体と電極との界面を安定化させるために行っている。
【0075】
ここで、工程1におけるチタン膜、工程3、7における白金膜の製膜法にはスパッタ法を用ているが、本発明はこれに限定されるものではなく、他の製膜法、例えばCVD法(化学気相成長法)や蒸着法でもよい。また、それぞれの膜厚も限定しない。また、工程4のスピンコート法は本発明を限定するものではなく、例えば、ディップコート法、LSMCD法(電着霧化法)等、溶液の膜厚制御が可能で、基板上に塗布できる方法であれば良い。
【0076】
次に、上記の方法で形成された強誘電体膜のX線回折(CuKα線を用いた)の測定を行った結果を、図3に示す。図3より、29度付近(面間隔29.02Å(±0.2Å))の<105>軸のピークに対して、33度付近(面間隔32.45Å(±0.2Å))の<110>軸のピークが1.5倍以上も強いことが分かる。
【0077】
また、粉末SrBi2(TaXNb1-X)29(x=0〜1)のX線回折像のピーク強度比から、本実施形態により得られた強誘電体膜の配向成分比を求めた結果を図4に示す。図より、<110>軸、<200>軸などの、c軸成分を全く含まない結晶粒は50%程度存在していることが分かった。
【0078】
次に、この強誘電体膜の強誘電特性を測定した結果について説明する。強誘電特性は、ソーヤタワー法により測定したものであり、図5に示すソーヤタワー回路を用いて、図1に示す強誘電体キャパシタに対して、電圧5Vを印加して測定を行った。本実施形態では、図5に示すソーヤタワーブリッジを用いて、オシロスコープによりヒステリシス曲線を表示させた。
【0079】
図5を詳細に説明すると、強誘電体キャパシタと直列に接続された基準コンデンサのキャパシタCRは基準となるキャパシタであり、オシロスコープの横軸端子には、強誘電体薄膜素子である強誘電体キャパシタに印加された電圧Vを分割した電圧Vxが入力される。ここで、強誘電体薄膜の分極表面電荷密度をP、真電荷面密度をDとすると、(P+ε0E)×A、即ちD×A(Aは電極面積)と基準コンデンサに蓄えられた電荷CRYとは共にQに等しいので、縦軸端子にはDに比例した電圧VY=(D×A/CR)が入力される。
【0080】
強誘電体膜においては、PがεEに比べて十分に大きいので、D=Pとみなせる。このVY−VX曲線を既知の量である膜厚、分圧比、電極面積(A)、基準コンデンサの静電容量(CR)を用いて目盛り直せば、P−E(残留自発分極−電界)ヒステリシス曲線、またはD−E(蓄積電荷量−電界)ヒステリシス曲線が得られ、これから、残留自発分極(Pr)、抗電界(Ec)、蓄積電荷量(ΔQ)のそれぞれの値を読み取ることができる。
【0081】
このソーヤタワー法を用いて、本発明による強誘電体膜の特性を評価したところ、図6の丸印に示すようなヒステリシス曲線を得た(Bi22の線)。5Vの残留分極2Prが、29μC/cm2以上で、2Ecは132kV/cm以上、ΔQは28μC/cm2以上であった。
【0082】
次に、上記測定結果を評価する比較例として、原料液の組成をストロンチウム:ビスマス:(タンタル+ニオブ)の比率が、8:24:20となるように調整したものを、本実施形態とまったく同じ工程により膜形成したところ、<110>軸のピーク強度が<105>軸のピーク強度よりも弱くなっていることが分かった。また、<006>軸、<0010>軸等のc軸成分が強くなっていることが分かった。
【0083】
そこで、本実施形態と比較例との配向成分の相違が強誘電特性に与える影響を調べた。その結果、この薄膜素子の特性は、図6のBi24に示すようなヒステリシス曲線を示し、5Vの残留分極2Prが25μC/cm2以下で、2Ecは125kV/cm以上、ΔQは23μC/cm2以下であり、上記Bi組成を22にした場合よりも特性が低下していることが分かった。
【0084】
そして、更なる詳細な検討から、ビスマス組成を変化させたときの<110>軸強度/<105>軸強度比はビスマス組成比が20〜24の間で高く、特に、21〜23付近で最も高いことが分かった。また、それと共にΔQの値も同じ挙動を示した。つまり、ビスマスの組成比により、<110>軸の配向強度を制御できることが分かった。
【0085】
次に、ニオブを添加せずに、焼成条件を上記工程6で到達温度を800℃、維持時間を12秒間、最上層の800℃の維持時間を8分間として、膜厚を150nmとした条件において、500℃から700℃までの温度領域を1〜40℃/秒の昇温速度で加熱したときの<110>軸強度/<105>軸強度比の速度依存性を図7に、ΔQの速度依存性を図8に示す。これらにより、昇温速度が5℃/秒以上の領域で<110>軸/<105>軸強度比が高く、昇温速度と共にΔQも上昇していることが分かった。
【0086】
さらに、図9に、信号雑音比とEcの昇温速度依存性を示すが、これより、昇温速度の上昇と共に信号雑音比は向上、Ecは低下していることが分かった。つまり、昇温速度の上昇は本発明のキャパシタを半導体装置に用いた場合、低電圧駆動化が可能となると言える。
【0087】
また、さらに詳細な検討から特に550〜650℃付近の温度領域を5℃/秒よりも高い速度で通過することが重要であることが分かった。しかし、非常に高い昇温速度、例えば200℃/秒以上で加熱したとき、熱衝撃による基板の反りが見られたため、良好な膜を得られる領域は5〜200℃/秒であることが分かった。
【0088】
また、上記実施形態では、一層塗布毎の結晶化後膜厚を30nm弱にしたが、この膜厚を徐々に増やしてって、37〜39nm程度の膜厚にしたところ(その他の条件は同じ)、<110>軸のピーク強度は減少した。図10はそのX線回折像を示すものである。図10より、明らかに、<110>軸のピークが低下していることが分かった。また、逆に36度付近のc軸成分である<0010>軸の強度が増加する結果となった。それに応じてΔQも、19μC/cm2程度と低い値となった。
【0089】
つぎに、基板をチタン上にそのまま白金を形成したものに、SrBi2Ta29膜を上記方法で形成した結果、<110>軸のピーク成分は低下し、2Prも低い値となった。
【0090】
また、SrBi2(TaXNb1-X)29(x=0〜1)膜とSi酸化膜の間の金属膜をIr/TaSiN、Ir/TiN等、他の材料に変えても<110>のピーク成分は減少した。しかし、従来製膜法と比較して、良好な強誘電特性を示した。例えば、本発明による製膜法を、Ir/TaSiN上に700℃の低温で製膜したところ、白金上よりも<110>ピーク成分は減少したものの、ΔQで17μC/cm2以上の良好な値を得ることができた。
【0091】
以上の結果から、SrBi2(TaXNb1-X)29(x=0〜1)膜の配向成分を制御して、膜厚方向にa,b軸成分を成長させるためには、SrBi2(TaXNb1-X)29(x=0〜1)を好ましくは酸化チタンと白金が積層された基板上に形成する。
【0092】
SrBi2(TaXNb1-X)29(x=0〜1)の原料溶液成分にストロンチウム、ビスマス、タンタル、ニオブのアルコキシドまたは有機金属塩を原料とし、(タンタル+ニオブ)を20としたとき、ビスマスが20〜24の過剰となるように調整した溶液を作製する。SrBi2(TaXNb1-X)29(x=0〜1)の結晶化後の膜厚が35nm以下になるように、上記原料溶液を塗布する。
【0093】
塗布後、乾燥する工程、SrBi2(TaXNb1-X)29(x=0〜1)を加熱結晶化する際に、550〜650℃付近の温度領域を10℃/秒以上の速度で昇温するなどの全ての工程を含み、SrBi2(TaXNb1-X)29(x=0〜1)が所望の膜厚になるまで、上記溶液塗布からの工程を繰り返すことが重要であることが分かった。
【0094】
以上のように、本実施形態によれば、本発明の形成法によるSrBi2(TaXNb1-X)29(x=0〜1)膜は高い強誘電特性得られるa、b軸成分、例えば<110>軸配向強度が、最も高いと言った従来では見られなかった構造を示し、それを用いたキャパシタの強誘電特性も、従来のものと比較して高いものとなった。
【0095】
次に、本発明により形成された強誘電体薄膜を、図11に示すような本発明による強誘電体キャパシタを適用したプレーナ型構造の不揮発性メモリの一例の断面図を示す。
【0096】
この不揮発メモリは、半導体基板1に局部的酸化いわゆるLOCOSによって形成した素子分離絶縁層7が形成され、これによって分離された領域に、ソース領域9およびドレイン領域10が形成され、これらソースおよびドレイン領域9および10間上にMISトランジスタ(絶縁ゲート型電界効果トランジスタ)8が形成される。さらに、このMISトランジスタ8上に、例えば、SiO2やBPSG(ボロン・リン・シリケートガラス)等による層間絶縁層11が形成される。
【0097】
そして、素子分離絶縁層7の上の層間絶縁層11上にバッファー層3を形成する。このバッファー層3は、酸化チタン層によって構成する。そして、この下部電極4上に、本発明により、形成されたSrBi2Ta29強誘電体層5を形成し、これの上に白金上部電極6を形成する。これにより、下部電極4と強誘電体層5と上部電極6による大容量の強誘電体キャパシタが構成される。
【0098】
さらに、上部電極6上を含んで全面的に上層絶縁層12が形成され、この上層絶縁層12の、例えば、上部電極6上と層間絶縁層11のソース領域9上とにコンタクトホール13が穿設され、これらコンタクトホール13を通じて上部電極6とソース領域9とが配線14によってコンタクトされた構成とされる。
【0099】
このようにして作製した不揮発性メモリは、高いΔQをもつ強誘電体キャパシタを用いているため、キャパシタ面積を小さくできるため、高集積化に有利である。また、高い信号雑音比、飽和特性を持つために低消費電力半導体装置となる。
【0100】
ここで、製膜された基板は、通常、半導体装置や集積回路等の基板として使用できるものであれば、特に限定されるものではない。例えば、シリコン等の半導体基板、GaAs等の化合物半導体基板、MgO等の酸化物結晶基板、硝子基板など、形成しようとする素子の種類、用途等により選択することができるが、中でもシリコン基板が好ましい。
【0101】
(第2の実施の形態)
次に、この発明の第2実施形態について、図面を参照しながら説明する。図12は、この発明の実施形態によって形成されたタンタル酸ストロンチウム・ビスマス強誘電体膜35を有する強誘電体キャパシタ30の断面模式図である。
【0102】
図12に示すように、シリコン単結晶基板31の表面に、膜厚200nmのシリコン熱酸化膜32が形成され、その上に、膜厚20nm程度の酸化チタン膜33(接着層)および膜厚200nm程度の白金膜34(下部電極層)が形成され、次で述べるようにして、強誘電体薄膜35および上部電極層36が形成される。
【0103】
上記強誘電体薄膜35の形成には、強誘電体材料の前駆体原料溶液を用いた成膜工程を含むMOD(メタル・オーガニック・デポジション)法を用いた。このMOD法の前駆体原料溶液では、出発原料として、タンタルエトキシド(Ta(OC25)5)、2エチルヘキサン酸ビスマス(Bi(C715COO)2)、および2エチルヘキサン酸ストロンチウム(Sr(C715COO)2)を用いて、これを合成した。
【0104】
この原料溶液を前駆体溶液としたこの発明の実施形態の膜形成方法を、図14を参照しながら、工程1〜工程7の順に説明する。
【0105】
工程1:シリコン単結晶(100)面基板31上に、シリコン熱酸化膜32、酸化チタン膜33、白金電極34を順に形成する。
【0106】
工程2:上記基板31上の白金電極34上に、上記強誘電体膜35の原料溶液をスピンコート法によって塗布する。
【0107】
工程3:大気圧の下、250℃に温度設定されたホットプレート上に、上記基板31を、4分間だけ設置して乾燥させる。
【0108】
工程4:RTA(Rapid Thermal Annealing)法を用いて、上記基板31を、酸素雰囲気中、到達温度800℃で30秒間だけ加熱することで、結晶化させる。
【0109】
工程5:上記強誘電体膜35が所望の膜厚になるまで、上記溶液塗布の工程2から工程4までの工程を繰り返す。また、上記強誘電体膜35の最上層では、全体の結晶性を向上させるため、800℃で8分間加熱する。
【0110】
工程6:タンタル酸ストロンチウム・ビスマス膜からなる強誘電体膜35上の上部電極36として白金を形成する。
【0111】
工程7:上部電極36を形成した後、酸素雰囲気中で、800℃で10分間、熱処理を行う。
【0112】
上記最終工程7における熱処理工程は、強誘電体膜35と上部電極36との界面を安定化させるために行っている。
【0113】
また、上記工程2での塗布はスピンコート法に限定されるものではなく、例えば、ディップコート法、LSMCD法(電着霧化法)等、溶液の膜厚制御が可能で、基板31上に塗布できる方法であればよい。さらに、上記工程3,工程4,工程5,工程7における熱処理温度と時間は、上述の値に限定されるものではなく、各工程の目的を満たせればよい。
【0114】
また、上記成膜方法において、次の点に注意してタンタル酸ストロンチウム・ビスマス膜35を形成した。すなわち、工程2における原料溶液の原子組成を、ストロンチウム:ビスマス:タンタルの比率が8:22:20となるように、調整した。また、工程2でのスピンコートにおいて、一層当りの結晶化後の膜厚を30nm程度になるように調整した。さらに、工程4,5における熱処理工程において、結晶化が始まると考えられる550℃から650℃付近の温度領域の昇温速度を40℃/秒になるように調整した。
【0115】
このようにして形成されたタンタル酸ストロンチウム・ビスマス膜35の1層目,5層目,9層目のX線回折像(CuKα線を用いた)の測定を行った結果を、図13に示す。
【0116】
図13においては、見やすくするために、積層数が1層目での回折像の強度を、3倍に拡大している。この1層目では、<105>軸のピーク強度に対して、<110>軸のピーク強度は50%以下であり、従来のランダム配向のタンタル酸ストロンチウム・ビスマス膜と同様の回折像を示した。
【0117】
しかし、層数の増加とともに、<110>軸のピークが優先的に増加しており、9層目においては、<105>軸のピークに対して、<110>軸のピークが2倍以上になるまでに増加することがわかった。つまり、この実施形態での成膜法では、タンタル酸ストロンチウム・ビスマス膜35の配向を、膜厚の増加にともなって、ランダムから<110>軸優勢に変化させることが可能であることがわかった。
【0118】
また、図15に、33度付近(面間隔32.45Å(±0.2Å))の<110>軸ピーク強度を、29度付近(面間隔29.02Å(土0.2Å))の<105>軸ピーク強度で除した軸ピーク強度比を、タンタル酸ストロンチウム・ビスマス膜35の積層数が1層から積層数9層目までについて示す。上記軸ピーク強度比は、積層数の増加にしたがって、順次増加していることが分かる。
【0119】
次に、図26に、この実施形態の成膜法によるタンタル酸ストロンチウム・ビスマス膜35を走査型電子顕微鏡で撮影した断面写真を示す。この膜35には、写真の中央から左手にあるような膜厚方向上側に向かって、粒径が広がっていく結晶粒が多く見られ、さらなる詳細な解析から、このような結晶粒は<110>軸配向していることが分かった。つまり、この実施形態のキャパシタが有するタンタル酸ストロンチウム・ビスマス膜35は、基板31側電極付近よりも対向するもう一方の電極36付近の方において、<110>軸配向である結晶配向成分を多く持つという特徴がある。
【0120】
次に、この実施形態によるタンタル酸ストロンチウム・ビスマス膜35の強誘電特性を測定した結果について説明する。この強誘電特性は、ソーヤタワー法により測定したものであり、図17に示すソーヤタワーブリッジ回路を用いて、図12に示す強誘電体キャパシタ30に対して、電圧を印加して測定を行った。この実施形態では、上記ソーヤタワーブリッジ回路を用い、オシロスコープでヒステリシス曲線を表示させた。
【0121】
図17に示すソーヤタワーブリッジ回路は、強誘電体キャパシタ30と直列に接続された基準コンデンサ71のキャパシタCRは基準となるキャパシタであり、オシロスコープの横軸端子73には、強誘電体薄膜素子である強誘電体キャパシタ30に印加された電圧Vを分割した電圧VXが入力される。
【0122】
ここで、強誘電体薄膜35の分極表面電荷密度をPとし、真電荷面密度をDとすると、(P+εoE)×A、すなわちD×A(Aは電極面積)と、基準コンデンサ71に蓄えられた電荷CRYとは、共に等しい電荷量Qになる。したがって、縦軸端子72には、Dに比例した電圧VY=(D×A/CR)が入力される。
【0123】
強誘電体膜35においては、PがεEに比べて十分に大きいので、真電荷面密度D=分極表面電荷密度Pとみなせる。このVY-VX曲線を、既知の量である膜厚,分圧比,電極面積(A),基準コンデンサの静電容量(CR)を用いて、目盛り直せば、P−E(残留自発分極−電界)ヒステリシス曲線、またはD−E(蓄積電荷量−電界)ヒステリシス曲線が得られる。このヒステリシス曲線から、残留自発分極(Pr),抗電界(Ec),蓄積電荷量(ΔQ)のそれぞれの値を読み取ることができる。
【0124】
このソーヤタワー法を用いて、この実施形態による9層からなる強誘電体膜35の特性を評価したところ、図18に示すようなヒステリシス曲線を得た。すなわち、電界強度330kV/cmでの2Prが30μC/cm2以上で、2Ecは112kV/cm以上、蓄積電荷量ΔQは28μC/cm2以上であった。
【0125】
また、図16に、2Prの積層数依存性を示す。積層数が3層より少ない、つまり膜厚が90nmより薄い場合は、リーク電流密度が高く、ヒステリシス測定が不可能であった。しかし、積層数が3層では、2Prの値は24.6μC/cm2の高い値となり、積層数の増加と共に増加傾向にあることが分かった。また、前述の図15に示すように、10層以上でも高い<110>軸ピーク強度を示すことが分かっているが、生産性が低く、また厚膜化のため、工程中、膜にクラックが生じやすくなった。
【0126】
上記図15と図16に示した特性から、生産性・機械的強度を考慮に入れると、良好な強誘電特性が得られる条件は、ピーク強度比が、80〜230%の範囲にあり、膜厚が90〜270nm(3〜9層)の範囲にあることが分かった。上記ピーク強度比とは、33度付近(面間隔32.45Å(±0.2Å))の<110>軸ピーク強度を、29度付近(面間隔29.02Å(±0.2Å))の<105>軸ピーク強度で除した値である。
【0127】
次に、この実施形態による上記成膜法を用いて、膜厚150nm(5層)のタンタル酸ストロンチウム・ビスマス膜35を、上記工程6,7における熱処理工程において、550℃から650℃付近の温度領域の昇温速度を1〜40℃/秒に変化させて作製した。このとき、前駆体原料溶液におけるBi(ビスマス)の原子組成の比率を22とし、一層塗布毎の結晶化後膜厚を30nmとした。
【0128】
この作製したタンタル酸ストロンチウム・ビスマス膜35の<110>軸強度/<105>軸強度比の昇温速度依存性を、図21に示し、2Prの昇温速度依存性を図22に示す。これらの特性から、昇温速度が5℃/秒以上の領域で<110>軸/<105>軸強度比が高く、昇温速度と共に2Prも上昇していることが分かった。しかし、非常に高い昇温速度(300℃/秒より大)で加熱したとき、熱衝撃による基板の反りが見られた。これにより、良好なタンタル酸ストロンチウム・ビスマス膜を得ることができる昇温速度領域は、5〜300℃/秒であることが分かった。
【0129】
これらの結果から、550℃から650℃付近の温度領域の昇温速度によって、<110>軸の配向強度を制御でき、それと共に残留分極Prの値も制御できることがわかった。
【0130】
次に、この実施形態による前記成膜法を用いて、膜厚150nmのタンタル酸ストロンチウム・ビスマス膜を、前駆体原料溶液におけるBi(ビスマス)の原子組成比率を20から24に1ずつ変化させて作製した。このとき、550℃から650℃付近の温度領域の昇温速度を40℃/秒とし、一層塗布毎の結晶化後の膜厚を30nmとした。この作製されたタンタル酸ストロンチウム・ビスマス膜の<110>軸強度/<105>軸強度比と原料溶液におけるBiの組成比の関係を、図19に示す。図19に示すように、Biの原子組成比が22のときに、上記膜は最も強い<110>軸/<105>軸強度比を示した。
【0131】
次に、図20に、上記タンタル酸ストロンチウム・ビスマス膜の各試料の2Prの値を示す。この図20から、最も<110>軸強度/<105>軸強度比が強いBi組成比22の試料が、最も高い2Pr値を得ていることが分かる。また、ここでは、その詳細は示さないが、Biの原子組成比を20〜24まで変化させて、昇温速度の影響を調べると、Biの原子組成比が20では、2Prの値は昇温速度と共に上昇するものの、<110>軸強度/<105>軸強度比には変化が見られなかった。
【0132】
また、X線回折像においては、弱いフルオライトとパイロクロアのピークが見られた。さらに、Biが過剰なBi組成比24では、<110>軸強度/<105>軸強度比の昇温速度による増加率は、Bi組成比が22の場合よりも低く、X線回折像においては、強いビスマス白金のピークが見られ、Biの白金電極への拡散が確認された。
【0133】
また、ここでは詳細は示さないが、Srの原子組成比を8から変化させると、Biの原子組成比の最適値も変化することが分かった。
【0134】
以上の理由から、良好な膜が得られる条件は、原料溶液における原子組成比Sr:Bi:Taを、X:Y:Zと表記すると、1.4<(X+Y)/Z<1.6の関係にあることがわかった。
【0135】
これらの結果から、ビスマスの組成比を制御することにより、<110>軸の配向強度を制御でき、それと共に残留分極Prの値も制御できることがわかった。
【0136】
次に、この実施形態による上記成膜法を用いて、膜厚200nm(±10nm)のタンタル酸ストロンチウム・ビスマス膜35を、工程2〜工程4における一層塗布毎の結晶化後の膜厚を25nm〜50nm弱に変化させて作製した。このとき、550℃から650℃付近の温度領域の昇温速度を40℃/秒とし、前駆体原料溶液におけるBiの組成比率を22とした。このときの<110>軸強度/<105>軸強度比の各層膜厚に対する依存性を、図23に示し、2Prの各層膜厚に対する依存性を、図24に示す。
【0137】
図23からは、各層の膜厚が減少すると共に、<110>軸/<105>軸強度比が増加していることが分かる。さらに、図24からは、各層膜厚が減少すると共に、2Prも増加傾向にあることが分かる。しかし、各層の膜厚が25nmより小さくなると、リーク特性が低下したことが分かった。この低下の理由は、初期層が、しま状に成長することによるものと考えられる。
【0138】
一方、各層の膜厚が50nmより厚くなった場合にも、リーク特性が低下した。その低下の理由は、各層毎に結晶核が発生することによって、膜厚方向の緻密性が低下していることによるものと考えられる。よって、良好な膜を得られる領域は、各層の膜厚が25〜50nmの範囲にあることが分かった。
【0139】
これらの結果から、各層の膜厚を制御することによって、<110>軸の配向強度を制御でき、それと共に残留分極Prの値も制御できることがわかった。
【0140】
また、以上の第2実施形態において、MOD法における出発原料にニオブエトキシドを用いて、タンタルを全てニオブで置換することによって、ニオブ酸ストロンチウム・ビスマス膜を形成した場合でも、上記実施形態と同様の効果が得られた。また、MOD法における出発原料にニオブエトキシドを用いて、タンタルの一部をニオブで置換することによって、タンタル酸ニオブ酸ストロンチウム・ビスマス膜を形成した場合でも、上記実施形態と同様の効果が得られた。
【0141】
以上のように、この実施形態のタンタル酸ストロンチウム・ビスマス膜の形成方法によれば、ランダム配向した初期層(第一層)から、高い強誘電特性を得ることができるa,b軸成分(例えば、<110>軸配向成分)を優先的に増加させることが可能である。また、その成分比率は、550℃から650℃付近の温度領域の昇温速度と原料溶液の原子組成,各層の膜厚によって制御可能であり、その膜を用いたキャパシタの強誘電特性は、従来のものと比較して高いものとなった。
【0142】
次に、図25に、上記実施形態によって形成された強誘電体薄膜を有する強誘電体キャパシタを備えたプレーナ型構造の不揮発性メモリの断面を示す。
【0143】
この不揮発メモリは、半導体基板51に、局部的酸化いわゆるLOCOSによって形成した素子分離絶縁層57が形成され、これによって分離された領域に、ソース領域59およびドレイン領域60が形成され、これらソース領域59およびドレイン領域60間上に、MISトランジスタ(絶縁ゲート型電界効果トランジスタ)58が形成される。さらに、このMISトランジスタ58上に、例えば、SiO2やBPSG(ボロン・リン・シリケートガラス)等による層間絶縁層61が形成される。
【0144】
そして、素子分離絶縁層57の上の層間絶縁層61上にバッファー層53を形成する。このバッファー層53は、酸化チタン層によって構成する。そして、下部電極54上に、上記実施形態によって形成されたタンタル酸ストロンチウム・ビスマス強誘電体層55を形成し、この強誘電体層55の上に白金上部電極56を形成する。これにより、下部電極54と強誘電体層55と上部電極56による大容量の強誘電体キャパシタ50が構成される。
【0145】
さらに、上部電極56上を含んで全面的に上層絶縁層62が形成され、この上層絶縁層62の、例えば、上部電極56上と層間絶縁層61のソース領域59上とにコンタクトホール63が穿設され、これらコンタクトホール63を通じて、上部電極56とソース領域59とが配線64によってコンタクトされた構成とされる。
【0146】
このようにして作製した不揮発性メモリは、高い蓄積電荷量ΔQを持つ強誘電体キャパシタを用いているから、キャパシタ面積を小さくできる。したがって、高集積化に有利である。また、高い信号雑音比と飽和特性を持つので、低消費電力半導体装置となる。
【0147】
ここで、成膜された基板は、通常、半導体装置や集積回路等の基板として使用できるものであれば特に限定されるものではない。例えば、シリコン等の半導体基板,GaAs等の化合物半導体基板,MgO等の酸化物結晶基板,硝子基板など、形成しようとする素子の種類,用途等によって選択できるが、中でもシリコン基板が好ましい。
【0148】
【発明の効果】
以上より明らかなように、この発明の強誘電体キャパシタは、一対の電極間に形成された強誘電体膜が、CuKα線を用いたX線回折像において、膜厚方向に主に、面間隔29.02Å(±0.2Å)と面間隔32.45Å(±0.2Å)にピーク値を示すSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜である。この発明の強誘電体キャパシタのような構成により、大きな強誘電特性を得ることが可能となり、基板上に形成された集積回路素子の一部として好適に用いることが可能である。
【0149】
また、この発明の強誘電体キャパシタでは、上記強誘電体膜は、CuKα線を用いたX線回折像でのピーク強度が、膜厚方向に面間隔29.02Å(±0.2Å)のピーク値を100%としたとき、面間隔32.45Å(±0.2Å)のピーク値が80〜300%であるSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜である。この発明の強誘電体キャパシタによれば、より大きな強誘電特性を得ることができる。
【0150】
また、他の実施形態の強誘電体キャパシタでは、上記強誘電体膜は、SrBi2(TaXNb1-X)29(x=0〜1)が柱状構造である。この実施形態の強誘電体キャパシタによれば、より大きな強誘電特性を得ることができる。
【0151】
また、一実施形態の強誘電体膜の製造方法は、基板上に金属膜を形成する工程と、ストロンチウム,ビスマスの二元素と、タンタルまたはニオブの少なくとも一方とのアルコキシドまたは有機金属塩の原料溶液を作製する工程と、上記溶液を基板に塗布する工程と、上記溶液を基板に塗布後、乾燥する工程と、上記溶液を結晶化温度以上に加熱する工程とを備え、上記溶液塗布からの上記溶液を加熱するまでの工程を、上記基板上の金属膜が所定の膜厚になるまで繰り返すことで、上記基板上にSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜を形成する方法であって、上記溶液を結晶化温度以上に加熱する工程で、550〜650℃付近の温度領域の昇温速度の調整、原料溶液におけるビスマスの組成比の調整の少なくとも一方の調整を行うことにより、SrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜のa、b軸の配向成分を制御する。
【0152】
この実施形態の製造方法では、SrBi2(TaXNb1-X)29(x=0〜1)膜は、高い強誘電特性が得られるa、b軸成分、例えば<110>軸配向強度が、最も高いと言った従来では見られなかった構造を示し、それを用いたキャパシタの強誘電特性も、従来のものと比較して高いものとなった。
【0153】
また、他の実施形態の強誘電体膜の製造方法では、550〜650℃付近の温度領域の昇温速度の調整における昇温速度を、5〜200℃/秒の範囲とする。この実施形態では、基板の反りを抑えつつ、高い強誘電特性を得ることができる。
【0154】
また、一実施形態の強誘電体膜の製造方法では、上記溶液を基板に塗布する工程で、基板に塗布する溶液が、(タンタル+ニオブ)を20としたとき、ビスマスが20〜24の過剰となるように、上記原料溶液の作製工程で、ビスマスの組成比を調整する。この実施形態では、特に、高い強誘電特性が得られた。
【0155】
また、他の実施形態の強誘電体膜の製造方法では、上記基板上に形成される結晶化後の金属膜厚が、35nm以下になるように、上記原料溶液を基板に塗布する。この実施形態では、上記基板上に形成される結晶化後の金属膜厚が、35nm以下であれば、膜厚増加に伴って強誘電特性が増大した。
【0156】
また、一実施形態の強誘電体膜の製造方法は、基板上に形成される金属膜の最上部が白金層である。この実施形態では、基板上に形成される金属膜の最上部が白金層であることにより、特に高い強誘電特性が得られた。
【0157】
また、他の実施形態の半導体装置は、上記キャパシタを、基板上に形成された集積回路素子の一部として用いる。この実施形態の半導体装置は、高い強誘電特性を持つ上記キャパシタを用いたので、高集積化が可能となる。
【0158】
また、一実施形態の強誘電体キャパシタは、基板上に少なくとも一対の電極と強誘電体膜を具備する強誘電体キャパシタであって、上記一対の電極間に形成された強誘電体膜が、基板側電極付近よりも対向するもう一方の電極付近の方において、CuKα線を用いた膜厚方向のX線回折像で、面間隔32.45Å(±0.2Å)である結晶配向成分を持つタンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜である。この実施形態のキャパシタは、分極軸方向に配向した結晶成分を多く持ち、高い強誘電特性を示すことができる。したがって、基板上に形成された集積回路素子の一部として好適に用いることが可能である。
【0159】
また、他の実施形態の強誘電体キャパシタは、基板上に少なくとも一対の電極と強誘電体膜を具備する強誘電体キャパシタであって、上記一対の電極間に形成された強誘電体膜が、CuKα線を用いたX線回折像でのピーク強度が、膜厚方向に面間隔29.02Å(±0.2Å)のピーク値を100%としたとき、面間隔32.45Å(±0.2Å)のピーク値が80〜230%の範囲にあり、膜厚が90〜270nmの範囲にあるタンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜である。この実施形態のキャパシタは、分極軸方向に配向した結晶成分を多く持ち、高い強誘電特性を示すことができる。さらに、量産性が高い。
【0160】
また、一実施形態の強誘電体膜の製造方法は、基板上に金属膜を形成する工程と、ストロンチウム,ビスマスの二元素と、タンタルとニオブの少なくとも一方とのアルコキシドまたは有機金属塩の原料溶液を作製する工程と、上記溶液を基板に塗布する工程と、上記塗布後、基板を乾燥する工程と、結晶化温度以上に、上記基板を加熱する工程とを備え、上記溶液塗布から上記基板加熱までの工程を、上記基板上の金属膜が所定の膜厚になるまで繰り返すことで、上記基板上にタンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜を形成する方法であって、上記結晶化温度以上に加熱する工程で、原料溶液における原子組成比の調整、550〜650℃付近の温度領域の昇温速度の調整、一回の工程で形成される膜厚の調整のうちの少なくとも一つの調整を行うことにより、面間隔32.45Å(±0.2Å)の配向成分を制御する。この実施形態の製造方法によれば、上記原料溶液を塗布,乾燥,加熱して形成する上記強誘電体膜において、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0161】
また、他の実施形態の強誘電体膜の製造方法では、550〜650℃付近の温度領域の昇温速度の調整における昇温速度を、5〜200℃/秒の範囲にする。この実施形態の製造方法によれば、上記原料溶液を塗布,乾燥,加熱して形成する上記強誘電体膜において、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0162】
また、一実施形態の強誘電体膜の製造方法では、原料溶液における原子組成比Sr:Bi:(Ta+Nb)=X:Y:Zが、1.4<(X+Y)/Z<1.6である。この実施形態によれば、上記ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0163】
また、他の実施形態の強誘電体膜の製造方法では、上記原料溶液を基板に塗布する工程は、一回の塗布工程において、結晶化後の膜厚が25〜50nmになるように、上記原料溶液を塗布する。この請求項15の製造方法によれば、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0164】
また、一実施形態の強誘電体膜の製造方法では、基板上に形成する金属膜の主成分が白金である。この実施形態の製造方法によれば、ランダム配向した第一層から分極軸方向に配向した結晶成分を優先的に成長させることができる。
【0165】
また、他の実施形態の半導体装置は、上記強誘電体キャパシタを、基板上に形成された集積回路素子の一部として用いる。この実施形態の半導体装置は、高い強誘電特性を持つキャパシタを用いているので高集積化が可能である。
【0166】
以上、本発明によれば、SrBi2(TaXNb1-X)29(x=0〜1)は膜厚方向に<110>軸が優先的に配向しているので、キャパシタ化したとき高い強誘電特性を得ることができる。また、このキャパシタを用いた半導体装置、例えば、不揮発性メモリは、高集積化,低電圧駆動化が可能である。
【図面の簡単な説明】
【図1】 本発明の第1実施形態の強誘電体薄膜素子の要部概略断面図である。
【図2】 本発明の第1実施形態の強誘電体膜の製造工程を説明する工程図である。
【図3】 本発明の第1実施形態の強誘電体膜のX線回折像である。
【図4】 本発明の第1実施形態の強誘電体膜の配向成分比を示す図である。
【図5】 上記第1実施形態において強誘電特性の測定に用いたソーヤタワーブリッジを示す図である。
【図6】 上記第1実施形態によるヒステリシス曲線と比較例のヒステリシス曲線を示す特性図である。
【図7】 上記第1実施形態において<110>強度と<105>強度比の昇温速度依存性を示す図である。
【図8】 上記第1実施形態において蓄積電荷量ΔQの昇温速度依存性を示す図である。
【図9】 上記第1実施形態において信号雑音比、抗電界Ecの昇温速度依存性を示す図である。
【図10】 本発明による上記実施形態の強誘電体膜と比較例の強誘電体膜のX線回折像である。
【図11】 上記実施形態の半導体装置の概略構造を示す要部断面図である。
【図12】 この発明の第2実施形態の強誘電体薄膜素子の要部概略断面図である。
【図13】 この発明の第2実施形態による強誘電体膜のX線回折像である。
【図14】 この発明の第2実施形態による強誘電体膜の製造工程を説明する工程図である。
【図15】 上記第2実施形態において、<110>強度と<105>強度比の積層数依存性を示す図である。
【図16】 上記第2実施形態において、2Prの積層数依存性を示す図である。
【図17】 上記第2実施形態において、強誘電特性の測定に用いたソーヤタワーブリッジ回路を示す図である。
【図18】 上記第2実施形態によるヒステリシス曲線を示す図である。
【図19】 上記第2実施形態において、<110>強度/<105>強度比のBi組成比依存性を示す図である。
【図20】 上記第2実施形態において、2PrのBi組成比依存性を示す図である。
【図21】 上記第2実施形態において、<110>強度/<105>強度比の昇温速度依存性を示す図である。
【図22】 上記第2実施形態において、2Prの昇温速度依存性を示す図である。
【図23】 上記第2実施形態において、<110>強度/<105>強度比の各層膜厚依存性を示す図である。
【図24】 上記第2実施形態において、2Prの各層膜厚依存性を示す図である。
【図25】 上記第2実施形態を備えた半導体装置の概略構造を示す要部断面図である。
【図26】 この発明による上記第2実施形態の強誘電体膜を走査型電子顕微鏡で撮影した断面写真図を示す。
【符号の説明】
1…基板、2…熱酸化膜、3…バッファー層(酸化チタン膜)、
4…下部電極層、5…強誘電体薄膜、6…上部電極層、
7…素子分離絶縁層、8…MISトランジスタ−不純物拡散領域、
9…ソース領域−コンタクトホール、10…ドレイン領域、
11…層間絶縁膜、12…上層絶縁層、13…コンタクトホール、
14…配線、
30,50…強誘電体キャパシタ、31…基板、32…熱酸化膜、
33…バッファー層(酸化チタン膜)、34…下部電極層、
35…強誘電体薄膜、36…上部電極層、
51…半導体基板、53…バッファー層、54…下部電極、
55…強誘電体層、56…上部電極、57…素子分離絶縁層、
58…MISトランジスタ、59…ソース領域、60…ドレイン領域、
61…層間絶縁層、62…上層絶縁層、63…コンタクトホール、
64…配線。
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a ferroelectric capacitor using a ferroelectric film, and in particular, strontium bismuth tantalate, strontium bismuth niobate, or a solid solution material thereof, which is preferably used as a memory material. The present invention relates to a ferroelectric capacitor and a manufacturing method thereof.
[0002]
[Prior art]
  Ferroelectric thin films have many functions such as spontaneous polarization, high dielectric constant, electro-optic effect, piezoelectric effect, pyroelectric effect and the like, and thus are applied to a wide range of device development. For example, it is used for an infrared linear ray sensor utilizing its pyroelectricity. In addition, it is used for an ultrasonic sensor utilizing its piezoelectricity, and is used for a waveguide type optical modulator utilizing its electro-optic effect. Further, it is used in various fields such as DRAM and MMIC capacitors by utilizing its high dielectric property.
[0003]
  Among these wide-ranging application device developments, along with the progress of thin film formation technology in recent years, development of ferroelectric non-volatile memory (FRAM) that operates at high density and high speed in combination with semiconductor memory technology is prosperous. It is.
[0004]
  Non-volatile memories using ferroelectric thin films are not only used for replacing conventional non-volatile memories but also for SRAMs and DRAMs because of their high-speed writing / reading, low-voltage operation, and high writing / reading resistance. As a replaceable memory, research and development for the practical use is actively conducted.
[0005]
  For such device development, residual polarization (Pr) Is large and the coercive electric field (Ec) Is small, has a low leakage current, and requires a material having a high resistance to repeated polarization inversion. In addition, when forming a thin film, it is preferable that the film formation time is short in order to improve throughput.
[0006]
  Conventionally, as a ferroelectric material used for these applications, PZT (lead zirconate titanate, Pb (TiX, Zr1-X) OThreeOxide materials with a perovskite structure typified by However, a material containing lead as its constituent element, such as PZT, has a high vapor pressure of lead or its oxide, so that lead evaporates during film formation, causing defects in the film, Has formed a pinhole. As a result, there is a drawback that a fatigue phenomenon occurs in which the magnitude of spontaneous polarization decreases when the leakage current increases or the polarization inversion is repeated.
[0007]
  In particular, regarding the fatigue phenomenon, considering replacement of a DRAM with a ferroelectric nonvolatile memory, 1015Since it has to be ensured that there is no change in characteristics even after polarization reversal, the development of a ferroelectric thin film without fatigue has been desired.
[0008]
  On the other hand, in recent years, research and development of bismuth layered structure compound materials have been conducted as ferroelectric materials for FRAM. Bismuth layered structure compound material was discovered in 1959 by Smolenskii et al. (G. A. Smolenskii, V. A. Isupov and A. I. Agranovskaya, Soviet Phys. Solid State, 1, 149 (1959)). Detailed studies were made by Subbarao (E. C. Subbarao, J. Phys. Chem. Solids, 23,665 (1962)).
[0009]
  Recently, Carlos A. Paz de Araujo et al. Found that this bismuth layered structure compound thin film is suitable for application to ferroelectric and high-dielectric integrated circuits.12It has reported excellent fatigue characteristics in which no change in the characteristics is observed even after polarization reversal over and over (International Publication No. WO93 / 10542, JP 7-502149A).
[0010]
  This bismuth layered structure compound has the chemical formula Bi2Am-1BmO3m + 3(A is selected from Na, K, Pb, Ca, Sr, Ba, Bi, B is selected from Fe, Ti, Nb, Ta, W, Mo, and m is a natural number. ). The crystal structure of the bismuth layered structure compound is (Bi2O2) 2+ layer and (Am-1BmO3m + 1) It is a structure in which 2-layers are stacked alternately. That is, the basis of the crystal structure is (m−1) ABOs.ThreeThe upper and lower sides of the layered perovskite layer (Bi)2O2) A structure in which 2+ layers are sandwiched. In addition, what is selected as A and B here is not necessarily single.
[0011]
  A typical example of such a bismuth layered structure compound material is strontium bismuth tantalate. The methods for producing these films include physical methods such as vacuum deposition, sputtering, and laser ablation, and sol-gel methods in which organometallic compounds are used as starting materials, and these are pyrolyzed and oxidized to obtain oxide ferroelectrics. Alternatively, a chemical method such as a MOD (Metal Organic Deposition) method or a MOCVD (Metal Organic Chemical Vapor Deposition) method is used.
[0012]
  Among the above film formation methods, the MOCVD method is excellent in step coverage and has the possibility of low-temperature film formation. Therefore, it is promising particularly in the case of high integration of FRAM. It is getting popular.
[0013]
  On the other hand, the sol-gel method or the MOD method can use a raw material solution capable of homogeneous mixing at the atomic level, so that the composition control is easy and the reproducibility is excellent. It is widely used because of its advantages such as that it can be formed and industrially low cost. In particular, the MOD method is used as a suitable method for forming the strontium bismuth tantalate film.
[0014]
[Problems to be solved by the invention]
  The conventional strontium bismuth tantalate film is randomly oriented in the film thickness direction and has a drawback that it does not have a large spontaneous polarization because its ferroelectricity exhibits significant anisotropy. That is, the strontium tantalate bismuth film has a large spontaneous polarization in the a-axis or b-axis direction, but has a very small spontaneous polarization in the c-axis direction. This is a serious obstacle to realizing a nonvolatile memory that stores 1 and 0 of information according to the amount of spontaneous polarization.
[0015]
  As a solution to the above problem, Japanese Patent No. 2658878 proposes a film formation process described below using a conventional MOD method.
[0016]
    (1) Spin coat alkoxide or organometallic salt on the substrate.
[0017]
    (2) Dry at 250 ° C. for 10 minutes. The film thickness after drying is about 20 to 80 nm.
[0018]
    (3) Heat treatment and crystallization at 600 to 850 ° C. for 10 minutes in an oxygen atmosphere.
[0019]
  This heat treatment step may be performed by a rapid heat treatment other than a normal heat treatment method.
[0020]
  In order to obtain a desired film thickness, the steps (1) to (3) are repeated several times. At this time, since crystallization occurs from the interface with the substrate, the crystal grows epitaxially, and a film oriented along the <105> axis can be obtained.
[0021]
  However, if high ferroelectric properties are desired in the strontium bismuth tantalate film, it is preferable to obtain a film in which the c-axis component is reduced as much as possible in the film thickness direction and is strongly oriented in the a and b-axis alignment components.
[0022]
  Therefore, in Japanese Patent Laid-Open No. 8-249876, “in a ferroelectric device having a memory cell with a ferroelectric thin film sandwiched between a pair of electrodes, the ferroelectric thin film has two substantially equivalent first and second A second crystal axis and a third crystal axis having a symmetry different from that of the first and second crystal axes in a direction different from the first and second crystal axes. The ferroelectric device is characterized in that the third crystal axis is oriented in a direction substantially perpendicular to the electric field applied by the pair of electrodes. Or, “the third crystal axis is oriented within plus or minus 30 degrees in a plane including the electric field and the third crystal axis with respect to a direction perpendicular to the electric field applied by the pair of electrodes. A predetermined direction in a plane perpendicular to the electric field and the third The direction of projection onto a plane perpendicular to the electric field Akirajiku is providing characterized "ferroelectric device that forms an angle within ± 30 degrees. Furthermore, it is described as “characterized in that the proportion of the crystal grains is 60% or more”.
[0023]
  However, in the conventional technology, in the strontium tantalate bismuth film, platinum or the like that is suitably used as an electrode material, the c-axis component (the third crystal) with respect to the film thickness direction (electric field) on the noble metal electrode. It is very difficult to grow crystal grains mainly in the vertical direction or in the direction within plus or minus 30 degrees with respect to a vertical plane, or more than 60%, and generally it is random orientation. It is normal.
[0024]
  In addition, Hu et al. (APLLIED PHYSICS LETTERS, VOLUME74, NUMBER9, P.1221) use a raw material solution having an atomic composition ratio of Sr: Bi: Ta = 10: 24: 20 in each MOD method in each MOD method. When crystal heating treatment by the RTA (Rapid Thermal Annealing) method is performed, a strontium bismuth tantalate film having a high a-axis orientation strength can be obtained by always making the lower layer a seed layer, and the orientation strength is that of RTA It states that it is controlled by the ultimate temperature.
[0025]
  However, this manufacturing method is basically the same method as the above-mentioned Japanese Patent No. 2658878, and it is very difficult to produce a film having an a-axis orientation directly on the electrode. Therefore, they have realized low temperature and high orientation strength of the a-axis by using bismuth titanate as a seed layer (APLLIED PHYSICS LETTERS, VOLUME74, NUMBER24, P.3711). However, the use of other materials in the same capacitor complicates the process and further may result in lack of reliability due to diffusion of components, and it is desirable to configure a capacitor with the same material.
[0026]
  Therefore, the present invention has been made to solve the above-described problems, and when the plurality of layers are stacked by the MOD method, the present invention is given priority from the first layer showing the random orientation formed on the electrode. An object of the present invention is to provide a ferroelectric film capacitor composed of a strontium bismuth tantalate film grown with a <110> axis (plane spacing of 32.45 mm) component having high ferroelectric characteristics in the film thickness direction, and a method for manufacturing the same. And
[0027]
[Means for Solving the Problems]
  To achieve the above object, a ferroelectric capacitor of the present invention is a ferroelectric capacitor comprising at least a pair of electrodes and a ferroelectric film on a substrate,
  The ferroelectric film formed between the pair of electrodes has an interplanar spacing of 29.02Å ± 0.2 が and an interplanar spacing of 32.45Å ± 0.2Å in the X-ray diffraction image using CuKα rays. And SrBi indicating the peak value2(TaXNb1-X)2O9(x = 0-1) Ferroelectric filmThe
  The ferroelectric film is
  The peak intensity in the X-ray diffraction image using the CuKα ray has a surface separation of 29 in the film thickness direction. . 02Å ± 0 . When the peak value of 2 mm is 100%, the surface separation is 32. . 45Å ± 0 . SrBi with a peak value of 2% being 80-300% 2 ( Ta X Nb 1-X ) 2 O 9 ( x = 0-1 ) A ferroelectric film,
  The ferroelectric film is formed on a platinum film that is a base electrode layer formed on the substrate.It is characterized by that.
[0028]
  With the configuration of the ferroelectric capacitor of the present invention, a large ferroelectric characteristic can be obtained, and it can be suitably used as a part of an integrated circuit element formed on a substrate.
[0029]
  In another embodiment of the ferroelectric capacitor, the ferroelectric film is SrBi.2(TaXNb1-X)2O9(x = 0 to 1) is a columnar structure.
[0030]
  According to the ferroelectric capacitor of this embodiment, larger ferroelectric characteristics can be obtained.
[0031]
  In addition, a method for manufacturing a ferroelectric film according to an embodiment includes the above-described method.A method of manufacturing a ferroelectric capacitor, comprising:
  Forming a metal film on the substrate;
  Producing a raw material solution of an alkoxide or organometallic salt of two elements of strontium and bismuth and at least one of tantalum and niobium;
  Applying the solution to the metal film on the substrate;
  Drying the solution applied to the metal film on the substrate;
  Heating the solution above the crystallization temperature,
  By repeating the steps from the application of the solution to the heating of the solution until the film made of the solution has a predetermined thickness, SrBi is formed on the substrate.2(TaXNb1-X)2O9(x = 0 to 1) A method for manufacturing a ferroelectric capacitor for forming a ferroelectric film.The
  By adjusting at least one of the temperature increase rate in the temperature range of 550 to 650 ° C. in the step of heating the above solution to the crystallization temperature or the composition ratio of bismuth in the raw material solution, SrBi2(TaXNb1-X)2O9(x = 0 to 1) Controls the size of the orientation components of the a and b axes of the ferroelectric film.
[0032]
  In the manufacturing method of this embodiment, SrBi2(TaXNb1-X)2O9The film (x = 0 to 1) shows a structure that has not been seen in the past, such as the highest a and b axis components, for example, <110> axis orientation strength, at which high ferroelectric characteristics can be obtained. The ferroelectric characteristics of the capacitor were also higher than the conventional one.
[0033]
  Moreover, in the manufacturing method of the ferroelectric capacitor of other embodiment, the temperature increase rate of the temperature range of 550-650 degreeC is made into the range of 5-200 degreeC / sec.
[0034]
  In this embodiment, high ferroelectric characteristics can be obtained while suppressing warping of the substrate.
[0035]
  In one embodiment of the method for manufacturing a ferroelectric capacitor, in the step of applying the solution to the substrate, when the solution applied to the substrate has an atomic composition ratio of (tantalum + niobium) of 20, bismuth In the raw material solution preparation step, the atomic composition ratio of bismuth is adjusted so that the atomic composition ratio is 20 to 24.
[0036]
  In this embodiment, particularly high ferroelectric characteristics were obtained.
[0037]
  Further, a method for manufacturing a ferroelectric film according to another embodiment is the same as the method for manufacturing a ferroelectric capacitor according to the present invention, after the crystallization formed on the substrate.FerroelectricThe raw material solution is applied onto the substrate so that the film thickness is 35 nm or less.
[0038]
  In this embodiment, the thickness of the metal film after crystallization formed on the substrate is set to 35 nm or less, so that the ferroelectric characteristics increased as the film thickness increased.
[0039]
  In one embodiment of the method for manufacturing a ferroelectric film, the uppermost portion of the metal film formed on the substrate is a platinum layer in the method for manufacturing a ferroelectric capacitor.
[0040]
  In this embodiment, since the uppermost portion of the metal film formed on the substrate is a platinum layer, particularly high ferroelectric characteristics were obtained.
[0041]
  The semiconductor device of another embodiment uses the ferroelectric capacitor as a part of an integrated circuit element formed on a substrate.
[0042]
  Since the semiconductor device of this embodiment uses the capacitor having high ferroelectric characteristics, it can be highly integrated.
[0043]
  The ferroelectric capacitor of one embodiment is a ferroelectric capacitor comprising at least a pair of electrodes and a ferroelectric film on a substrate,
  The ferroelectric film formed between the pair of electrodes is a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof,
  This ferroelectric film is
  Compared with the region on the electrode side on the substrate side, the region on the other counter electrode side has a crystal orientation component having an interplanar spacing of 32.45Å ± 0.2Å in the X-ray diffraction image in the film thickness direction using CuKα rays. GrowsAnd
The ferroelectric film is formed on a platinum film that is a base electrode layer formed on the substrate..
[0044]
  The capacitor of this embodiment has many crystal components oriented in the polarization axis direction and can exhibit high ferroelectric characteristics. Therefore, it can be suitably used as a part of an integrated circuit element formed on a substrate.
[0045]
  A ferroelectric capacitor according to another embodiment is a ferroelectric capacitor including at least a pair of electrodes and a ferroelectric film on a substrate,
  The ferroelectric film formed between the pair of electrodes is a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof, and has a thickness in the range of 90 to 270 nm. ,
  The peak intensity in the X-ray diffraction image using CuKα rays is a peak value of 32.45 mm ± 0.2 mm of the plane distance when the peak value of the plane distance of 29.02 mm ± 0.2 mm is 100% in the film thickness direction. Is in the range of 80-230%The
  The ferroelectric film is formed on a platinum film that is a base electrode layer formed on the substrate..
[0046]
  The capacitor of this embodiment has many crystal components oriented in the polarization axis direction and can exhibit high ferroelectric characteristics. Furthermore, mass productivity is high.
[0047]
  In addition, a method for manufacturing a ferroelectric film according to an embodiment includes:A method of manufacturing the ferroelectric capacitor, comprising:
  Forming a metal film on the substrate;
  A step of preparing a raw material solution of an alkoxide or organometallic salt of two elements of strontium and bismuth and at least one of tantalum and niobium,
  Applying the solution to a substrate;
  Drying the solution applied to the substrate;
  Heating the substrate above the crystallization temperature of the raw material solution,
  By repeating the steps from applying the solution to heating the substrate until the film made of the raw material solution has a predetermined thickness, strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof is formed on the substrate. A method of manufacturing a ferroelectric capacitor for forming a ferroelectric film ofThe
  Adjustment of the atomic composition ratio in the raw material solution in the step of preparing the raw material solution, adjustment of the temperature increase rate in the temperature range of 550 to 650 ° C. in the step of heating to the crystallization temperature or higher, and from the solution coating to the substrate By adjusting at least one of the adjustments of the film thickness formed in a single process until heating, the size of the orientation component of the surface spacing of 32.45Å ± 0.2Å of the ferroelectric film is adjusted. Control.
[0048]
  According to the manufacturing method of this embodiment, in the ferroelectric film formed by applying, drying and heating the raw material solution, the crystal component oriented in the polarization axis direction is preferentially grown from the randomly oriented first layer. Can be made.
[0049]
  In another embodiment of the method for manufacturing a ferroelectric capacitor, the temperature rising rate in adjusting the temperature rising rate in the temperature range of 550 to 650 ° C.200Set in the range of ° C / sec.
[0050]
  According to the manufacturing method of this embodiment, in the ferroelectric film formed by applying, drying and heating the raw material solution, the crystal component oriented in the polarization axis direction is preferentially grown from the randomly oriented first layer. Can be made.
[0051]
  In one embodiment of the method for manufacturing a ferroelectric capacitor, the atomic composition ratio Sr: Bi: (Ta + Nb) = X: Y: Z in the raw material solution is 1.4 <(X + Y) / Z <1.6. is there.
[0052]
  According to the manufacturing method of this embodiment, the crystal component oriented in the polarization axis direction can be preferentially grown from the randomly oriented first layer.
[0053]
  In the method of manufacturing a ferroelectric capacitor according to another embodiment,
  The step of applying the raw material solution to the substrate includes:
  In one application step, the raw material solution is applied so that the film thickness after crystallization is 25 to 50 nm.
[0054]
  According to the manufacturing method of this embodiment, the crystal component oriented in the direction of the polarization axis can be preferentially grown from the randomly oriented first layer.
[0055]
  In one embodiment of the method for manufacturing a ferroelectric capacitor, the main component of the metal film formed on the substrate is platinum.
[0056]
  According to the manufacturing method of this embodiment, the crystal component oriented in the direction of the polarization axis can be preferentially grown from the randomly oriented first layer.
[0057]
  The semiconductor device of another embodiment uses the ferroelectric capacitor as a part of an integrated circuit element formed on a substrate.
[0058]
  Since the semiconductor device of this embodiment uses a capacitor having high ferroelectric characteristics, it can be highly integrated.
[0059]
DETAILED DESCRIPTION OF THE INVENTION
  Embodiments of the present invention will be described below with reference to the drawings.
[0060]
        (First embodiment)
  FIG. 1 shows the SrBi formed according to the present invention.2(TaXNb1-X)2O91 is a schematic cross-sectional view of a capacitor using a ferroelectric film (x = 0 to 1). FIG. As shown in FIG. 1, a silicon thermal oxide film 2 having a thickness of 200 nm is formed on the surface of a silicon single crystal substrate 1, and a titanium oxide film 3 (adhesion layer) having a thickness of about 20 nm and a film thickness of 200 nm are formed thereon. A platinum film 4 (lower electrode layer) is formed, and a ferroelectric thin film 5 and an upper electrode layer 6 are formed as described later.
[0061]
  For the formation of the ferroelectric thin film 5, a MOD method including a film forming process using a precursor raw material solution of a ferroelectric material was used. In the synthesis of the precursor raw material solution of the MOD method, niobium ethoxide (Nb (OC2HFive)Five), Tantalum ethoxide (Ta (OC2HFive)Five), Bismuth 2-ethylhexanate (Bi (C7H15(COO)2), And strontium 2-ethylhexanate (Sr (C7H15(COO)2)It was used.
[0062]
  First, SrBi2(TaXNb1-X)2O9(x = 0 to 1) The synthesis of the precursor raw material solution used for forming the ferroelectric thin film 5 will be described. Weigh niobium ethoxide and tantalum ethoxide. In order to dissolve this in 2-ethylhexanate and to accelerate the reaction, the mixture was stirred while heating from 100 ° C. to the maximum temperature of 120 ° C. and reacted for 30 minutes. Thereafter, ethanol and water produced by the reaction at 120 ° C. were removed. Strontium 2-ethylhexanate dissolved in 20 ml to 30 ml of xylene was added to the solution, and the mixture was heated and stirred from 125 ° C. to the maximum temperature of 140 ° C. for 30 minutes. Thereafter, bismuth 2-ethylhexanate dissolved in 10 ml of xylene was added to this solution, and the mixture was heated and stirred from 130 ° C. to a maximum temperature of 150 ° C. for 10 hours.
[0063]
  Next, in order to remove low molecular weight alcohol, water, and xylene used as a solvent from this solution, it was distilled at a temperature of 130 ° C. to 150 ° C. for 5 hours. In order to remove dust from this solution, it was filtered with a 0.45 μm diameter filter. Then, SrBi of the solution2(TaXNb1-X)2O9The concentration of (x = 0 to 1) is adjusted to 0.1 mol / l, and this is used as a precursor solution. In the above process, the ratio of strontium: bismuth: (tantalum + niobium) was adjusted to 8:22:20. Further, these raw materials are not limited to those described above, and any solvent may be used as long as the above starting materials are sufficiently dissolved.
[0064]
  The film forming method of the present invention when this raw material solution is used as a precursor solution will be described with reference to FIG.
[0065]
    Step 1: A titanium film 3 (adhesion layer) having a thickness of about 20 nm is formed as a bonding layer on the silicon single crystal (100) surface substrate 1 on which the silicon thermal oxide film 2 having a thickness of 200 nm is formed by sputtering. .
[0066]
    Step 2: The titanium film is heat treated in oxygen to form a stable titanium oxide film.
[0067]
    Step 3: A Pt film 4 (lower electrode layer) having a thickness of about 200 nm is formed by sputtering.
[0068]
    Step 4: A ferroelectric film raw material solution is applied by spin coating.
[0069]
    Step 5: Place and dry on a hot plate set at 270 ° C. for 4 minutes under atmospheric pressure.
[0070]
    Step 6: Crystallization is performed by heating at an ultimate temperature of 750 ° C. in an oxygen atmosphere using RTA (Rapid Thermal Annealing) method.
[0071]
    Step 7: Until the film made of the raw material solution has a desired film thickness, the process from the solution application is repeated seven times to form a thin film having a thickness of about 200 nm, and the uppermost layer is kept at 800 ° C. for 30 minutes at a high temperature.
[0072]
    Process 8: SrBi2(TaXNb1-X)2O9(x = 0 to 1) Pt is formed as an upper electrode on the film by sputtering.
[0073]
    Step 9: After forming the upper electrode, heat treatment is performed at 800 ° C. for 10 minutes in an oxygen atmosphere.
[0074]
  In the above process, the ferroelectric film was formed while paying attention to the following points. In particular, in Step 6, conditions such as raising the temperature range from 500 ° C. to 700 ° C. at a rate of about 40 ° C./second and maintaining the 750 ° C. maintenance time after the temperature rise to 300 seconds are required. . Further, the heat treatment step in the final step 9 is performed to stabilize the interface between the ferroelectric and the electrode.
[0075]
  Here, the sputtering method is used for forming the titanium film in step 1 and the platinum film in steps 3 and 7, but the present invention is not limited to this, and other film forming methods such as CVD are used. Alternatively, a chemical vapor deposition method or a vapor deposition method may be used. Moreover, each film thickness is not limited. In addition, the spin coating method in step 4 is not intended to limit the present invention. For example, a method capable of controlling the film thickness of the solution such as a dip coating method, an LSMCD method (electrodeposition atomization method), and the like, which can be applied onto the substrate If it is good.
[0076]
  Next, FIG. 3 shows the results of measurement of X-ray diffraction (using CuKα rays) of the ferroelectric film formed by the above method. FIG. 3 shows that the peak of the <105> axis near 29 degrees (plane spacing 29.02 mm (± 0.2 mm)) is <110 near 33 degrees (plane spacing 32.45 mm (± 0.2 mm)). > It can be seen that the peak of the axis is 1.5 times or more strong.
[0077]
  In addition, powder SrBi2(TaXNb1-X)2O9FIG. 4 shows the result of obtaining the orientation component ratio of the ferroelectric film obtained by the present embodiment from the peak intensity ratio of the X-ray diffraction image of (x = 0 to 1). From the figure, it was found that about 50% of the crystal grains such as the <110> axis and the <200> axis do not contain any c-axis component.
[0078]
  Next, the result of measuring the ferroelectric characteristics of this ferroelectric film will be described. The ferroelectric characteristics were measured by the Soya tower method, and were measured by applying a voltage of 5 V to the ferroelectric capacitor shown in FIG. 1 using the Soya tower circuit shown in FIG. In the present embodiment, a hysteresis curve is displayed with an oscilloscope using the Soya Tower Bridge shown in FIG.
[0079]
  Referring to FIG. 5 in detail, the capacitor C of the reference capacitor connected in series with the ferroelectric capacitor.RIs a reference capacitor, and a voltage Vx obtained by dividing a voltage V applied to a ferroelectric capacitor, which is a ferroelectric thin film element, is input to a horizontal axis terminal of the oscilloscope. Here, when the polarization surface charge density of the ferroelectric thin film is P and the true charge surface density is D, (P + ε0E) × A, that is, D × A (A is the electrode area) and the charge C stored in the reference capacitorRVYIs equal to Q, so the vertical axis terminal has a voltage V proportional to D.Y= (D × A / CR) Is entered.
[0080]
  In the ferroelectric film, since P is sufficiently larger than εE, it can be regarded that D = P. This VY-VXThe curve is a known amount of film thickness, voltage division ratio, electrode area (A), reference capacitor capacitance (CR) To obtain a PE (residual spontaneous polarization-electric field) hysteresis curve or a DE (accumulated charge amount-electric field) hysteresis curve, from which residual spontaneous polarization (Pr), coercive electric field ( Each value of Ec) and accumulated charge amount (ΔQ) can be read.
[0081]
  When the characteristics of the ferroelectric film according to the present invention were evaluated using this Soya tower method, a hysteresis curve as shown by a circle in FIG. 6 was obtained (line Bi22). 5 V remanent polarization 2Pr is 29 μC / cm22Ec is 132 kV / cm or more, and ΔQ is 28 μC / cm.2That was all.
[0082]
  Next, as a comparative example for evaluating the above measurement results, the composition of the raw material liquid was adjusted so that the ratio of strontium: bismuth: (tantalum + niobium) was 8:24:20, which is completely the same as that of the present embodiment. When a film was formed by the same process, it was found that the peak intensity of the <110> axis was weaker than the peak intensity of the <105> axis. It was also found that c-axis components such as the <006> axis and the <0010> axis were strong.
[0083]
  Therefore, the influence of the difference in orientation components between this embodiment and the comparative example on the ferroelectric characteristics was examined. As a result, the characteristics of this thin film element show a hysteresis curve as shown by Bi24 in FIG. 6, and the residual polarization 2Pr of 5V is 25 μC / cm.2In the following, 2Ec is 125 kV / cm or more, and ΔQ is 23 μC / cm.2It was as follows, and it was found that the characteristics were lower than when the Bi composition was set to 22.
[0084]
  Further, from further detailed examination, the <110> axial strength / <105> axial strength ratio when the bismuth composition is changed is high when the bismuth composition ratio is between 20 and 24, and most particularly around 21 to 23. I found it expensive. At the same time, the value of ΔQ showed the same behavior. That is, it was found that the orientation strength of the <110> axis can be controlled by the composition ratio of bismuth.
[0085]
  Next, without adding niobium, the firing conditions were the same as in step 6 above, in which the ultimate temperature was 800 ° C., the maintenance time was 12 seconds, the top layer 800 ° C. maintenance time was 8 minutes, and the film thickness was 150 nm. FIG. 7 shows the speed dependency of the <110> axial strength / <105> axial strength ratio when a temperature range from 500 ° C. to 700 ° C. is heated at a rate of 1 to 40 ° C./sec. The dependency is shown in FIG. As a result, it was found that the <110> axis / <105> axis strength ratio was high in the region where the rate of temperature increase was 5 ° C./second or more, and ΔQ increased with the rate of temperature increase.
[0086]
  Further, FIG. 9 shows the dependence of the signal noise ratio and Ec on the temperature rise rate. From this, it was found that the signal noise ratio was improved and Ec was lowered as the temperature rise rate was increased. That is, it can be said that the increase in the temperature rising rate enables low voltage driving when the capacitor of the present invention is used in a semiconductor device.
[0087]
  Further, it was found from a more detailed examination that it is particularly important to pass through a temperature region near 550 to 650 ° C. at a speed higher than 5 ° C./second. However, when heated at a very high temperature increase rate, for example, 200 ° C./second or more, it was found that the region where a good film can be obtained is 5 to 200 ° C./second because the substrate was warped by thermal shock. It was.
[0088]
  Further, in the above embodiment, the film thickness after crystallization for each coating is made slightly less than 30 nm, but when this film thickness is gradually increased to a film thickness of about 37 to 39 nm (other conditions are the same) ), <110> axis peak intensity decreased. FIG. 10 shows the X-ray diffraction image. FIG. 10 clearly shows that the peak of the <110> axis has decreased. Conversely, the c-axis component around 36 degrees is <00.10> The strength of the shaft increased. Accordingly, ΔQ is 19 μC / cm.2The value was low.
[0089]
  Next, the substrate is formed by directly forming platinum on titanium.2Ta2O9As a result of forming the film by the above-described method, the peak component of the <110> axis was lowered and 2Pr was also low.
[0090]
  SrBi2(TaXNb1-X)2O9Even when the metal film between the (x = 0 to 1) film and the Si oxide film was changed to other materials such as Ir / TaSiN and Ir / TiN, the peak component of <110> decreased. However, it showed good ferroelectric properties compared with the conventional film forming method. For example, when the film forming method according to the present invention is formed on Ir / TaSiN at a low temperature of 700 ° C., the <110> peak component is reduced as compared with that on platinum, but ΔQ is 17 μC / cm.2The above good values could be obtained.
[0091]
  From the above results, SrBi2(TaXNb1-X)2O9(x = 0 to 1) In order to control the orientation component of the film and grow the a and b axis components in the film thickness direction, SrBi2(TaXNb1-X)2O9(x = 0 to 1) is preferably formed on a substrate on which titanium oxide and platinum are stacked.
[0092]
  SrBi2(TaXNb1-X)2O9When strontium, bismuth, tantalum, niobium alkoxide or organometallic salt is used as a raw material solution component of (x = 0 to 1), and (tantalum + niobium) is 20, so that bismuth is in excess of 20-24. A solution adjusted to the above is prepared. SrBi2(TaXNb1-X)2O9The raw material solution is applied so that the film thickness after crystallization of (x = 0 to 1) is 35 nm or less.
[0093]
  Step of drying after application, SrBi2(TaXNb1-X)2O9including all steps such as increasing the temperature in the vicinity of 550 to 650 ° C. at a rate of 10 ° C./second or more when crystallization of (x = 0 to 1) by heating, SrBi2(TaXNb1-X)2O9It turned out that it is important to repeat the process from the said solution application | coating until (x = 0-1) becomes a desired film thickness.
[0094]
  As described above, according to the present embodiment, SrBi by the formation method of the present invention.2(TaXNb1-X)2O9The film (x = 0 to 1) shows a structure that is not seen in the prior art and has the highest a and b axis components, for example, <110> axis orientation strength, with which high ferroelectric characteristics can be obtained, and a capacitor using the same The ferroelectric properties of this were also higher than the conventional ones.
[0095]
  Next, a cross-sectional view of an example of a planar type nonvolatile memory in which the ferroelectric thin film formed according to the present invention is applied to the ferroelectric capacitor according to the present invention as shown in FIG. 11 is shown.
[0096]
  In this nonvolatile memory, an element isolation insulating layer 7 formed by local oxidation so-called LOCOS is formed on a semiconductor substrate 1, and a source region 9 and a drain region 10 are formed in regions separated by this, and these source and drain regions are formed. An MIS transistor (insulated gate field effect transistor) 8 is formed between 9 and 10. Furthermore, on this MIS transistor 8, for example, SiO 22Then, an interlayer insulating layer 11 made of BPSG (boron, phosphorus, silicate glass) or the like is formed.
[0097]
  Then, the buffer layer 3 is formed on the interlayer insulating layer 11 on the element isolation insulating layer 7. The buffer layer 3 is composed of a titanium oxide layer. Then, SrBi formed on the lower electrode 4 according to the present invention.2Ta2O9A ferroelectric layer 5 is formed, and a platinum upper electrode 6 is formed thereon. Thereby, a large-capacity ferroelectric capacitor is constituted by the lower electrode 4, the ferroelectric layer 5 and the upper electrode 6.
[0098]
  Further, an upper insulating layer 12 is formed on the entire surface including the upper electrode 6, and contact holes 13 are formed in the upper insulating layer 12, for example, on the upper electrode 6 and the source region 9 of the interlayer insulating layer 11. The upper electrode 6 and the source region 9 are in contact with each other through the contact hole 13 by the wiring 14.
[0099]
  Since the nonvolatile memory manufactured in this manner uses a ferroelectric capacitor having a high ΔQ, the capacitor area can be reduced, which is advantageous for high integration. Further, since it has a high signal-to-noise ratio and saturation characteristics, it becomes a low power consumption semiconductor device.
[0100]
  Here, the substrate on which the film is formed is not particularly limited as long as it can be used as a substrate for a semiconductor device or an integrated circuit. For example, a semiconductor substrate such as silicon, a compound semiconductor substrate such as GaAs, an oxide crystal substrate such as MgO, and a glass substrate can be selected depending on the type and application of the element to be formed. .
[0101]
      (Second embodiment)
  Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 12 is a schematic cross-sectional view of a ferroelectric capacitor 30 having a strontium bismuth tantalate ferroelectric film 35 formed according to an embodiment of the present invention.
[0102]
  As shown in FIG. 12, a silicon thermal oxide film 32 with a film thickness of 200 nm is formed on the surface of a silicon single crystal substrate 31, and a titanium oxide film 33 (adhesion layer) with a film thickness of about 20 nm and a film thickness of 200 nm are formed thereon. An approximately platinum film 34 (lower electrode layer) is formed, and a ferroelectric thin film 35 and an upper electrode layer 36 are formed as described below.
[0103]
  For the formation of the ferroelectric thin film 35, a MOD (Metal Organic Deposition) method including a film forming process using a precursor raw material solution of a ferroelectric material was used. In the precursor raw material solution of this MOD method, tantalum ethoxide (Ta (OC2HFive)Five) Bismuth 2-ethylhexanoate (Bi (C7H15(COO)2), And strontium 2-ethylhexanoate (Sr (C7H15(COO)2) To synthesize this.
[0104]
  A film forming method according to an embodiment of the present invention using this raw material solution as a precursor solution will be described in the order of step 1 to step 7 with reference to FIG.
[0105]
    Step 1: A silicon thermal oxide film 32, a titanium oxide film 33, and a platinum electrode 34 are sequentially formed on a silicon single crystal (100) surface substrate 31.
[0106]
    Step 2: A raw material solution of the ferroelectric film 35 is applied onto the platinum electrode 34 on the substrate 31 by a spin coating method.
[0107]
    Step 3: Under the atmospheric pressure, the substrate 31 is placed on a hot plate set at 250 ° C. for 4 minutes and dried.
[0108]
    Step 4: Using the RTA (Rapid Thermal Annealing) method, the substrate 31 is crystallized by heating it for 30 seconds at an ultimate temperature of 800 ° C. in an oxygen atmosphere.
[0109]
    Step 5: The steps from Step 2 to Step 4 of the solution application are repeated until the ferroelectric film 35 has a desired thickness. The uppermost layer of the ferroelectric film 35 is heated at 800 ° C. for 8 minutes in order to improve the overall crystallinity.
[0110]
    Step 6: Platinum is formed as the upper electrode 36 on the ferroelectric film 35 made of a strontium tantalate / bismuth film.
[0111]
    Step 7: After forming the upper electrode 36, heat treatment is performed in an oxygen atmosphere at 800 ° C. for 10 minutes.
[0112]
  The heat treatment step in the final step 7 is performed to stabilize the interface between the ferroelectric film 35 and the upper electrode 36.
[0113]
  In addition, the coating in the above step 2 is not limited to the spin coating method, and the film thickness of the solution can be controlled by, for example, dip coating method, LSMCD method (electrodeposition atomization method), etc. Any method that can be applied is acceptable. Furthermore, the heat treatment temperature and time in Step 3, Step 4, Step 5, and Step 7 are not limited to the above-described values, and may satisfy the purpose of each step.
[0114]
  In the above film forming method, the strontium bismuth tantalate film 35 was formed while paying attention to the following points. That is, the atomic composition of the raw material solution in Step 2 was adjusted so that the ratio of strontium: bismuth: tantalum was 8:22:20. In the spin coating in step 2, the thickness after crystallization per layer was adjusted to about 30 nm. Furthermore, in the heat treatment steps in Steps 4 and 5, the temperature increase rate in the temperature region near 550 ° C. to 650 ° C. where crystallization is considered to start is adjusted to 40 ° C./second.
[0115]
  FIG. 13 shows the results of measurement of the X-ray diffraction images (using CuKα rays) of the first, fifth and ninth layers of the strontium tantalate / bismuth film 35 thus formed. .
[0116]
  In FIG. 13, in order to make it easy to see, the intensity of the diffraction image in the first layer is enlarged three times. In the first layer, the peak intensity of the <110> axis was 50% or less with respect to the peak intensity of the <105> axis, and a diffraction image similar to that of the conventional randomly oriented strontium bismuth tantalate film was shown. .
[0117]
  However, as the number of layers increases, the <110> axis peak preferentially increases, and in the ninth layer, the <110> axis peak is more than twice the peak of the <105> axis. It turned out to increase. That is, according to the film forming method of this embodiment, it was found that the orientation of the strontium bismuth tantalate film 35 can be changed from random to <110> axial dominant as the film thickness increases. .
[0118]
  FIG. 15 shows the <110> axis peak intensity around 33 degrees (plane spacing 32.45 mm (± 0.2 mm)) and <105 near 29 degrees (plane spacing 29.02 mm (soil 0.2 mm)). The axial peak intensity ratio divided by the axial peak intensity is shown for the number of stacked layers of the strontium tantalate / bismuth tantalum film 35 from the first layer to the ninth layer. It can be seen that the axial peak intensity ratio increases sequentially as the number of layers increases.
[0119]
  Next, FIG. 26 shows a cross-sectional photograph obtained by photographing the strontium tantalate / bismuth film 35 by the film forming method of this embodiment with a scanning electron microscope. In the film 35, many crystal grains having a grain size that increases from the center of the photograph toward the upper side in the film thickness direction on the left hand side are observed. From further detailed analysis, such crystal grains are <110. > Axis orientation was found. In other words, the strontium tantalate / bismuth film 35 of the capacitor of this embodiment has a larger amount of crystal orientation component that is <110> axial orientation in the vicinity of the other electrode 36 facing the substrate 31 than in the vicinity of the substrate 31 side electrode. There is a feature.
[0120]
  Next, the result of measuring the ferroelectric characteristics of the strontium tantalate bismuth film 35 according to this embodiment will be described. This ferroelectric characteristic was measured by the Soya tower method, and was measured by applying a voltage to the ferroelectric capacitor 30 shown in FIG. 12 using the Soya tower bridge circuit shown in FIG. . In this embodiment, the hysteresis curve was displayed with an oscilloscope using the Soya Tower Bridge circuit.
[0121]
  17 is the capacitor C of the reference capacitor 71 connected in series with the ferroelectric capacitor 30.RIs a reference capacitor, and the horizontal axis terminal 73 of the oscilloscope has a voltage V obtained by dividing the voltage V applied to the ferroelectric capacitor 30 which is a ferroelectric thin film element.XIs entered.
[0122]
  Here, when the polarization surface charge density of the ferroelectric thin film 35 is P and the true charge surface density is D, (P + εoE) × A, that is, D × A (A is an electrode area), and electric charge C stored in the reference capacitor 71RVYBoth have the same charge amount Q. Therefore, the vertical terminal 72 has a voltage V proportional to D.Y= (D × A / CR) Is entered.
[0123]
  In the ferroelectric film 35, since P is sufficiently larger than εE, it can be regarded that true charge surface density D = polarized surface charge density P. This VY-VXThe curve is a known amount of film thickness, voltage division ratio, electrode area (A), reference capacitor capacitance (CR), A PE (residual spontaneous polarization-electric field) hysteresis curve or a DE (accumulated charge amount-electric field) hysteresis curve is obtained. From this hysteresis curve, residual spontaneous polarization (Pr), Coercive electric field (Ec), Each value of the accumulated charge amount (ΔQ) can be read.
[0124]
  When the characteristics of the nine-layered ferroelectric film 35 according to this embodiment were evaluated using this Soya tower method, a hysteresis curve as shown in FIG. 18 was obtained. That is, 2P at an electric field strength of 330 kV / cmrIs 30μC / cm22EcIs 112 kV / cm or more, and the accumulated charge amount ΔQ is 28 μC / cm.2That was all.
[0125]
  Also, in FIG.rThis shows the dependence of the number of layers. When the number of stacked layers is less than 3, that is, when the film thickness is thinner than 90 nm, the leakage current density is high and hysteresis measurement is impossible. However, if the number of stacked layers is 3, 2PrThe value is 24.6 μC / cm2It was found that the value increased with increasing number of layers. In addition, as shown in FIG. 15 described above, it has been found that even at 10 layers or more, a high <110> axis peak intensity is exhibited, but the productivity is low, and the film is cracked during the process due to the thick film. It became easy to occur.
[0126]
  From the characteristics shown in FIG. 15 and FIG. 16, when the productivity and mechanical strength are taken into consideration, the condition for obtaining good ferroelectric characteristics is that the peak intensity ratio is in the range of 80 to 230%. It was found that the thickness was in the range of 90 to 270 nm (3 to 9 layers). The peak intensity ratio is the <110> axis peak intensity around 33 degrees (plane spacing 32.45 mm (± 0.2 mm)), and the peak intensity ratio near 29 degrees (plane spacing 29.02 mm (± 0.2 mm)) < 105> A value divided by the axial peak intensity.
[0127]
  Next, using the film formation method according to this embodiment, the strontium bismuth tantalate film 35 having a film thickness of 150 nm (5 layers) is heated to a temperature in the vicinity of 550 ° C. to 650 ° C. in the heat treatment step in the steps 6 and 7. It was produced by changing the temperature rising rate of the region to 1 to 40 ° C./second. At this time, the atomic composition ratio of Bi (bismuth) in the precursor raw material solution was set to 22, and the film thickness after crystallization for each coating layer was set to 30 nm.
[0128]
  The temperature rise rate dependence of the <110> axial strength / <105> axial strength ratio of the produced strontium tantalate bismuth film 35 is shown in FIG.rFIG. 22 shows the temperature rise rate dependency of. From these characteristics, the <110> axis / <105> axis strength ratio is high in the region where the temperature rising rate is 5 ° C./second or more, and 2P along with the temperature rising rate.rI also found that it was rising. However, when heated at a very high rate of temperature rise (greater than 300 ° C./second), warping of the substrate due to thermal shock was observed. Thereby, it turned out that the temperature increase rate area | region which can obtain a favorable strontium tantalate bismuth film | membrane is 5-300 degreeC / sec.
[0129]
  From these results, the orientation intensity of the <110> axis can be controlled by the rate of temperature increase in the temperature range from 550 ° C. to 650 ° C., along with the residual polarization PrIt was found that the value of can also be controlled.
[0130]
  Next, by using the film formation method according to this embodiment, the atomic composition ratio of Bi (bismuth) in the precursor raw material solution is changed from 20 to 24 by 1 for a 150 nm-thick strontium tantalate bismuth film. Produced. At this time, the rate of temperature increase in the temperature range from 550 ° C. to about 650 ° C. was 40 ° C./second, and the film thickness after crystallization for each coating was 30 nm. FIG. 19 shows the relationship between the <110> axial strength / <105> axial strength ratio of the produced strontium bismuth tantalate film and the composition ratio of Bi in the raw material solution. As shown in FIG. 19, when the atomic composition ratio of Bi was 22, the film exhibited the strongest <110> axis / <105> axis intensity ratio.
[0131]
  Next, FIG. 20 shows 2P of each sample of the strontium tantalate bismuth film.rIndicates the value of. From FIG. 20, the sample with Bi composition ratio 22 having the strongest <110> axial strength / <105> axial strength ratio is the highest 2P.rIt can be seen that the value is obtained. Further, although details are not shown here, when the Bi atomic composition ratio is changed from 20 to 24 and the influence of the heating rate is examined, when the Bi atomic composition ratio is 20, 2PrThe value of increases with the rate of temperature increase, but no change was observed in the <110> axial strength / <105> axial strength ratio.
[0132]
  In the X-ray diffraction image, weak fluorite and pyrochlore peaks were observed. Furthermore, at the Bi composition ratio 24 in which Bi is excessive, the rate of increase of the <110> axial strength / <105> axial strength ratio due to the heating rate is lower than that when the Bi composition ratio is 22, and in the X-ray diffraction image A strong bismuth platinum peak was observed, and diffusion of Bi into the platinum electrode was confirmed.
[0133]
  Although details are not shown here, it has been found that when the atomic composition ratio of Sr is changed from 8, the optimum value of the atomic composition ratio of Bi also changes.
[0134]
  For the above reasons, the condition for obtaining a good film is that the atomic composition ratio Sr: Bi: Ta in the raw material solution is expressed as X <Y: Z: 1.4 <(X + Y) / Z <1.6. I found out that there was a relationship.
[0135]
  From these results, by controlling the composition ratio of bismuth, it is possible to control the orientation strength of the <110> axis and the residual polarization PrIt was found that the value of can also be controlled.
[0136]
  Next, using the film forming method according to this embodiment, the strontium bismuth tantalate film 35 having a film thickness of 200 nm (± 10 nm) is formed to a film thickness of 25 nm after crystallization for each coating in steps 2 to 4. It was made to change to less than ˜50 nm. At this time, the rate of temperature increase in the temperature range from 550 ° C. to about 650 ° C. was 40 ° C./second, and the composition ratio of Bi in the precursor raw material solution was 22. The dependency of the <110> axial strength / <105> axial strength ratio on the film thickness of each layer at this time is shown in FIG.rFIG. 24 shows the dependence of each on the thickness of each layer.
[0137]
  From FIG. 23, it can be seen that as the film thickness of each layer decreases, the <110> axis / <105> axis intensity ratio increases. Furthermore, from FIG. 24, each layer thickness decreases and 2PrIt can be seen that there is an increasing trend. However, it was found that when the thickness of each layer was smaller than 25 nm, the leak characteristics were lowered. The reason for this decrease is thought to be that the initial layer grows in a strip shape.
[0138]
  On the other hand, when the thickness of each layer was thicker than 50 nm, the leak characteristics were deteriorated. The reason for the decrease is considered to be that the denseness in the film thickness direction decreases due to the generation of crystal nuclei for each layer. Therefore, it was found that a region where a good film can be obtained has a thickness of each layer in the range of 25 to 50 nm.
[0139]
  From these results, it is possible to control the orientation intensity of the <110> axis by controlling the film thickness of each layer, and the residual polarization PrIt was found that the value of can also be controlled.
[0140]
  In the second embodiment described above, even when a strontium / bismuth niobate film is formed by using niobium ethoxide as a starting material in the MOD method and replacing all tantalum with niobium, the same as in the above embodiment. The effect of was obtained. In addition, even when a strontium bismuth tantalate niobate film is formed by using niobium ethoxide as a starting material in the MOD method and substituting part of tantalum with niobium, the same effect as in the above embodiment can be obtained. It was.
[0141]
  As described above, according to the method for forming a strontium bismuth tantalate film of this embodiment, high ferroelectric characteristics can be obtained from a randomly oriented initial layer (first layer) (for example, a and b axis components (for example, , <110> axial orientation component) can be preferentially increased. The component ratio can be controlled by the temperature rising rate in the temperature range from 550 ° C. to 650 ° C., the atomic composition of the raw material solution, and the film thickness of each layer. It became high compared with the one.
[0142]
  Next, FIG. 25 shows a cross section of a non-volatile memory having a planar structure provided with a ferroelectric capacitor having a ferroelectric thin film formed according to the above embodiment.
[0143]
  In this nonvolatile memory, an element isolation insulating layer 57 formed by local oxidation, so-called LOCOS, is formed on a semiconductor substrate 51, and a source region 59 and a drain region 60 are formed in regions separated by this, and these source regions 59 are formed. An MIS transistor (insulated gate field effect transistor) 58 is formed between the drain region 60 and the drain region 60. Further, on this MIS transistor 58, for example, SiO2Then, an interlayer insulating layer 61 made of BPSG (boron, phosphorus, silicate glass) or the like is formed.
[0144]
  Then, the buffer layer 53 is formed on the interlayer insulating layer 61 on the element isolation insulating layer 57. The buffer layer 53 is composed of a titanium oxide layer. Then, the strontium bismuth tantalate ferroelectric layer 55 formed according to the above embodiment is formed on the lower electrode 54, and the platinum upper electrode 56 is formed on the ferroelectric layer 55. Thus, a large-capacity ferroelectric capacitor 50 is constituted by the lower electrode 54, the ferroelectric layer 55, and the upper electrode 56.
[0145]
  Further, an upper insulating layer 62 is formed on the entire surface including the upper electrode 56, and contact holes 63 are formed in the upper insulating layer 62, for example, on the upper electrode 56 and on the source region 59 of the interlayer insulating layer 61. The upper electrode 56 and the source region 59 are in contact with each other via the wiring 64 through the contact holes 63.
[0146]
  Since the nonvolatile memory manufactured in this way uses a ferroelectric capacitor having a high accumulated charge amount ΔQ, the capacitor area can be reduced. Therefore, it is advantageous for high integration. Further, since it has a high signal-to-noise ratio and saturation characteristics, it becomes a low power consumption semiconductor device.
[0147]
  Here, the substrate on which the film is formed is not particularly limited as long as it can be used as a substrate for a semiconductor device or an integrated circuit. For example, a semiconductor substrate such as silicon, a compound semiconductor substrate such as GaAs, an oxide crystal substrate such as MgO, and a glass substrate can be selected depending on the type and application of the element to be formed. Among these, a silicon substrate is preferable.
[0148]
【The invention's effect】
  As apparent from the above, in the ferroelectric capacitor of the present invention, the ferroelectric film formed between the pair of electrodes has an interplanar spacing mainly in the film thickness direction in an X-ray diffraction image using CuKα rays. SrBi showing peak values at 29.02 mm (± 0.2 mm) and a surface interval of 32.45 mm (± 0.2 mm)2(TaXNb1-X)2O9(x = 0 to 1) Ferroelectric film. With the configuration of the ferroelectric capacitor of the present invention, a large ferroelectric characteristic can be obtained, and it can be suitably used as a part of an integrated circuit element formed on a substrate.
[0149]
  Also,This inventionIn the above ferroelectric capacitor, the ferroelectric film has a peak intensity in an X-ray diffraction image using CuKα rays of 100% of the peak value with a surface interval of 29.02 mm (± 0.2 mm) in the film thickness direction. SrBi having a peak value of a surface spacing of 32.45 mm (± 0.2 mm) is 80 to 300%.2(TaXNb1-X)2O9(x = 0 to 1) Ferroelectric film. ThisDepartureAccording to the bright ferroelectric capacitor, larger ferroelectric characteristics can be obtained.
[0150]
  In another embodiment of the ferroelectric capacitor, the ferroelectric film is SrBi.2(TaXNb1-X)2O9(x = 0 to 1) is a columnar structure. According to the ferroelectric capacitor of this embodiment, larger ferroelectric characteristics can be obtained.
[0151]
  Also, a method of manufacturing a ferroelectric film according to an embodiment includes a step of forming a metal film on a substrate, and a raw material solution of an alkoxide or an organometallic salt of two elements of strontium and bismuth and at least one of tantalum or niobium A step of applying the solution to a substrate, a step of drying the solution after applying the solution to the substrate, and a step of heating the solution to a temperature equal to or higher than the crystallization temperature. By repeating the process until the solution is heated until the metal film on the substrate reaches a predetermined thickness, SrBi is formed on the substrate.2(TaXNb1-X)2O9(x = 0 to 1) A method of forming a ferroelectric film, wherein the solution is heated to a temperature higher than the crystallization temperature, the temperature rise rate is adjusted in the temperature range near 550 to 650 ° C. By adjusting at least one of the adjustment of the composition ratio of bismuth, SrBi2(TaXNb1-X)2O9(x = 0 to 1) Controls the orientation components of the a and b axes of the ferroelectric film.
[0152]
  In the manufacturing method of this embodiment, SrBi2(TaXNb1-X)2O9The film (x = 0 to 1) shows a structure that has not been seen in the past, such as the highest a and b axis components, for example, <110> axis orientation strength, at which high ferroelectric characteristics can be obtained. The ferroelectric characteristics of the capacitor were also higher than the conventional one.
[0153]
  In the method of manufacturing a ferroelectric film according to another embodiment, the temperature rising rate in adjusting the temperature rising rate in the temperature region near 550 to 650 ° C. is set to a range of 5 to 200 ° C./second. In this embodiment, high ferroelectric characteristics can be obtained while suppressing warping of the substrate.
[0154]
  In the method of manufacturing a ferroelectric film according to an embodiment, in the step of applying the above solution to the substrate, when the solution applied to the substrate is 20 (tantalum + niobium), bismuth is 20 to 24 excess. The composition ratio of bismuth is adjusted in the above raw material solution preparation step. In this embodiment, particularly high ferroelectric characteristics were obtained.
[0155]
  In the method for manufacturing a ferroelectric film according to another embodiment, the raw material solution is applied to the substrate so that the metal film after crystallization formed on the substrate has a thickness of 35 nm or less. In this embodiment, if the metal film thickness after crystallization formed on the substrate is 35 nm or less, the ferroelectric characteristics increase as the film thickness increases.
[0156]
  In one embodiment of the method for manufacturing a ferroelectric film, the uppermost part of the metal film formed on the substrate is a platinum layer. In this embodiment, since the uppermost portion of the metal film formed on the substrate is a platinum layer, particularly high ferroelectric characteristics were obtained.
[0157]
  In addition, the semiconductor device of another embodiment uses the capacitor as a part of an integrated circuit element formed on a substrate. Since the semiconductor device of this embodiment uses the capacitor having high ferroelectric characteristics, it can be highly integrated.
[0158]
  The ferroelectric capacitor according to an embodiment is a ferroelectric capacitor including at least a pair of electrodes and a ferroelectric film on a substrate, and the ferroelectric film formed between the pair of electrodes includes: An X-ray diffraction image in the film thickness direction using CuKα rays has a crystal orientation component having a surface spacing of 32.45 mm (± 0.2 mm) in the vicinity of the other electrode opposite to the vicinity of the substrate side electrode. It is a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof. The capacitor of this embodiment has many crystal components oriented in the polarization axis direction and can exhibit high ferroelectric characteristics. Therefore, it can be suitably used as a part of an integrated circuit element formed on a substrate.
[0159]
  A ferroelectric capacitor according to another embodiment is a ferroelectric capacitor having at least a pair of electrodes and a ferroelectric film on a substrate, wherein the ferroelectric film formed between the pair of electrodes is The peak intensity in the X-ray diffraction image using the CuKα ray is 32.45 mm (± 0.00 mm) when the peak value of the surface distance 29.02 mm (± 0.2 mm) is 100% in the film thickness direction. 2) is a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof having a film thickness in the range of 90 to 270 nm. The capacitor of this embodiment has many crystal components oriented in the polarization axis direction and can exhibit high ferroelectric characteristics. Furthermore, mass productivity is high.
[0160]
  Also, a method of manufacturing a ferroelectric film according to an embodiment includes a step of forming a metal film on a substrate, a raw material solution of an alkoxide or an organometallic salt of two elements of strontium and bismuth, and at least one of tantalum and niobium A step of applying the solution to the substrate, a step of drying the substrate after the application, and a step of heating the substrate above the crystallization temperature. By repeating the above steps until the metal film on the substrate reaches a predetermined film thickness, a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof is formed on the substrate. In the step of heating above the crystallization temperature, the adjustment of the atomic composition ratio in the raw material solution, the temperature increase rate in the temperature range near 550 to 650 ° C. By adjusting at least one of the adjustment and the adjustment of the film thickness formed in a single step, the orientation component having a surface spacing of 32.45 mm (± 0.2 mm) is controlled. According to the manufacturing method of this embodiment, in the ferroelectric film formed by applying, drying and heating the raw material solution, the crystal component oriented in the polarization axis direction is preferentially grown from the randomly oriented first layer. Can be made.
[0161]
  Further, in the method of manufacturing a ferroelectric film according to another embodiment, the temperature increase rate in the adjustment of the temperature increase rate in the temperature range near 550 to 650 ° C. is set to 5 to 5.200Set to the range of ° C / second. According to the manufacturing method of this embodiment, in the ferroelectric film formed by applying, drying and heating the raw material solution, the crystal component oriented in the polarization axis direction is preferentially grown from the randomly oriented first layer. Can be made.
[0162]
  In the method of manufacturing a ferroelectric film according to an embodiment, the atomic composition ratio Sr: Bi: (Ta + Nb) = X: Y: Z in the raw material solution is 1.4 <(X + Y) / Z <1.6. is there. According to this embodiment, the crystal component oriented in the polarization axis direction can be preferentially grown from the randomly oriented first layer.
[0163]
  In the method of manufacturing a ferroelectric film of another embodiment, the step of applying the raw material solution to the substrate is performed so that the film thickness after crystallization is 25 to 50 nm in one application step. Apply the raw material solution. According to the manufacturing method of the fifteenth aspect, the crystal component oriented in the polarization axis direction can be preferentially grown from the randomly oriented first layer.
[0164]
  In one embodiment of the method for manufacturing a ferroelectric film, the main component of the metal film formed on the substrate is platinum. According to the manufacturing method of this embodiment, the crystal component oriented in the direction of the polarization axis can be preferentially grown from the randomly oriented first layer.
[0165]
  The semiconductor device of another embodiment uses the ferroelectric capacitor as a part of an integrated circuit element formed on a substrate. Since the semiconductor device of this embodiment uses a capacitor having high ferroelectric characteristics, it can be highly integrated.
[0166]
  As described above, according to the present invention, SrBi2(TaXNb1-X)2O9In (x = 0 to 1), since the <110> axis is preferentially oriented in the film thickness direction, high ferroelectric characteristics can be obtained when the capacitor is formed. A semiconductor device using this capacitor, for example, a nonvolatile memory, can be highly integrated and driven at a low voltage.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a main part of a ferroelectric thin film element according to a first embodiment of the present invention.
FIG. 2 is a process diagram illustrating a manufacturing process of a ferroelectric film according to the first embodiment of the present invention.
FIG. 3 is an X-ray diffraction image of the ferroelectric film according to the first embodiment of the present invention.
FIG. 4 is a diagram showing the orientation component ratio of the ferroelectric film according to the first embodiment of the present invention.
FIG. 5 is a diagram showing a Soya tower bridge used for measurement of ferroelectric characteristics in the first embodiment.
FIG. 6 is a characteristic diagram showing a hysteresis curve according to the first embodiment and a hysteresis curve of a comparative example.
FIG. 7 is a graph showing temperature rise rate dependence of <110> intensity and <105> intensity ratio in the first embodiment.
FIG. 8 is a graph showing temperature rise rate dependence of accumulated charge amount ΔQ in the first embodiment.
FIG. 9 is a diagram illustrating the temperature rise rate dependency of the signal-to-noise ratio and the coercive electric field Ec in the first embodiment.
FIG. 10 is an X-ray diffraction image of the ferroelectric film of the embodiment and the ferroelectric film of the comparative example according to the present invention.
FIG. 11 is a fragmentary cross-sectional view showing a schematic structure of the semiconductor device of the embodiment.
FIG. 12 is a schematic cross-sectional view of an essential part of a ferroelectric thin film element according to a second embodiment of the present invention.
FIG. 13 is an X-ray diffraction image of a ferroelectric film according to a second embodiment of the present invention.
FIG. 14 is a process diagram illustrating a manufacturing process of a ferroelectric film according to a second embodiment of the invention.
FIG. 15 is a diagram showing the number-of-stack dependency of <110> strength and <105> strength ratio in the second embodiment.
FIG. 16 shows 2P in the second embodiment.rIt is a figure which shows the lamination number dependence.
FIG. 17 is a diagram showing a Soya tower bridge circuit used for measurement of ferroelectric characteristics in the second embodiment.
FIG. 18 is a diagram showing a hysteresis curve according to the second embodiment.
FIG. 19 is a diagram showing the Bi composition ratio dependence of the <110> strength / <105> strength ratio in the second embodiment.
FIG. 20 shows 2P in the second embodiment.rIt is a figure which shows Bi composition ratio dependence.
FIG. 21 is a diagram showing the temperature increase rate dependency of the <110> intensity / <105> intensity ratio in the second embodiment.
FIG. 22 shows 2P in the second embodiment.rIt is a figure which shows the temperature increase rate dependence.
FIG. 23 is a diagram showing the dependency of <110> intensity / <105> intensity ratio on the thickness of each layer in the second embodiment.
24 shows 2P in the second embodiment. FIG.rIt is a figure which shows each layer film thickness dependence.
FIG. 25 is a fragmentary cross-sectional view showing a schematic structure of a semiconductor device including the second embodiment.
FIG. 26 is a cross-sectional photograph taken with a scanning electron microscope of the ferroelectric film according to the second embodiment of the present invention.
[Explanation of symbols]
  1 ... substrate, 2 ... thermal oxide film, 3 ... buffer layer (titanium oxide film),
  4 ... Lower electrode layer, 5 ... Ferroelectric thin film, 6 ... Upper electrode layer,
  7 ... element isolation insulating layer, 8 ... MIS transistor-impurity diffusion region,
  9 ... Source region-contact hole, 10 ... Drain region,
  11 ... interlayer insulating film, 12 ... upper insulating layer, 13 ... contact hole,
  14 ... wiring,
  30, 50: Ferroelectric capacitor, 31: Substrate, 32: Thermal oxide film,
  33 ... Buffer layer (titanium oxide film), 34 ... Lower electrode layer,
  35 ... Ferroelectric thin film, 36 ... Upper electrode layer,
  51 ... Semiconductor substrate, 53 ... Buffer layer, 54 ... Lower electrode,
  55 ... Ferroelectric layer, 56 ... Upper electrode, 57 ... Element isolation insulating layer,
  58 ... MIS transistor, 59 ... source region, 60 ... drain region,
  61 ... interlayer insulating layer, 62 ... upper insulating layer, 63 ... contact hole,
  64: Wiring.

Claims (16)

基板上に少なくとも一対の電極と、強誘電体膜とを備えた強誘電体キャパシタであって、
上記一対の電極間に形成された強誘電体膜が、CuKα線を用いたX線回折像において、膜厚方向に、面間隔29.02ű0.2Åと面間隔32.45ű0.2Åとに、ピーク値を示すSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜であり、
上記強誘電体膜は、
CuKα線を用いたX線回折像でのピーク強度が、膜厚方向に面間隔29 . 02ű0 . 2Åのピーク値を100%としたとき、面間隔32 . 45ű0 . 2Åのピーク値が80〜300%であるSrBi 2 ( Ta X Nb 1-X ) 2 9 ( x=0〜1 ) 強誘電体膜であり、
上記強誘電体膜は、上記基板上に形成された下地電極層である白金膜上に形成されていることを特徴とする強誘電体キャパシタ。
A ferroelectric capacitor comprising at least a pair of electrodes and a ferroelectric film on a substrate,
The ferroelectric film formed between the pair of electrodes has an interplanar spacing of 29.02Å ± 0.2 が and an interplanar spacing of 32.45Å ± 0.2Å in the X-ray diffraction image using CuKα rays. DOO in, SrBi 2 showing a peak value (Ta X Nb 1-X) 2 O 9 (x = 0~1) ferroelectric film der is,
The ferroelectric film is
Peak intensity of X-ray diffraction pattern using a CuKα line, plane spacing in the film thickness direction 29. 02Å ± 0. When the peak value of 2Å was 100%, the surface spacing 32. 45Å ± 0. 2Å peak value Is a SrBi 2 ( Ta x Nb 1-x ) 2 O 9 ( x = 0 to 1 ) ferroelectric film having a thickness of 80 to 300% ,
The ferroelectric capacitor, wherein the ferroelectric film is formed on a platinum film which is a base electrode layer formed on the substrate .
請求項1に記載の強誘電体キャパシタにおいて、
上記強誘電体膜は、SrBi2(TaXNb1-X)29(x=0〜1)が柱状構造であることを特徴とする強誘電体キャパシタ。
The ferroelectric capacitor according to claim 1,
The ferroelectric capacitor is characterized in that SrBi 2 (Ta x Nb 1-x ) 2 O 9 (x = 0 to 1) has a columnar structure.
請求項1に記載の強誘電体キャパシタを製造する方法であって、
基板上に金属膜を形成する工程と、
ストロンチウム,ビスマスの二元素と、タンタルとニオブの少なくとも一方とのアルコキシドまたは有機金属塩の原料溶液を作製する工程と、
上記溶液を上記基板上の金属膜に塗布する工程と、
上記基板上の金属膜に塗布した上記溶液を乾燥させる工程と、
上記溶液を結晶化温度以上に加熱する工程とを備え、
上記溶液塗布から上記溶液加熱までの工程を、上記溶液からなる膜が所定の膜厚になるまで繰り返すことで、上記基板上にSrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜を形成する強誘電体キャパシタの製造方法であり、
上記溶液を結晶化温度以上に加熱する工程での550〜650℃の温度領域の昇温速度の調整、または、原料溶液におけるビスマスの組成比の調整の少なくとも一方の調整を行うことによって、SrBi2(TaXNb1-X)29(x=0〜1)強誘電体膜のa、b軸の配向成分の大きさを制御することを特徴とする強誘電体キャパシタの製造方法。
A method of manufacturing the ferroelectric capacitor according to claim 1, comprising:
Forming a metal film on the substrate;
A step of preparing a raw material solution of an alkoxide or organometallic salt of two elements of strontium and bismuth and at least one of tantalum and niobium,
Applying the solution to the metal film on the substrate;
Drying the solution applied to the metal film on the substrate;
Heating the solution above the crystallization temperature,
SrBi 2 (Ta x Nb 1-x ) 2 O 9 (x = 0) is formed on the substrate by repeating the steps from the solution application to the solution heating until the film made of the solution has a predetermined thickness. ~ 1) Ri manufacturing method der ferroelectric capacitor to form a ferroelectric film,
By adjusting at least one of the temperature increase rate in the temperature range of 550 to 650 ° C. in the step of heating the solution to the crystallization temperature or higher or the composition ratio of bismuth in the raw material solution, SrBi 2 (Ta x Nb 1-x ) 2 O 9 (x = 0 to 1) A method for producing a ferroelectric capacitor, wherein the size of the orientation components of the a and b axes of the ferroelectric film is controlled.
請求項に記載の強誘電体キャパシタの製造方法において、
550〜650℃の温度領域の昇温速度の調整における昇温速度を、5〜200℃/秒の範囲とすることを特徴とする強誘電体キャパシタの製造方法。
In the manufacturing method of the ferroelectric capacitor according to claim 3 ,
A method for manufacturing a ferroelectric capacitor, characterized in that a temperature rising rate in adjusting a temperature rising rate in a temperature range of 550 to 650 ° C. is in a range of 5 to 200 ° C./second.
請求項に記載の強誘電体キャパシタの製造方法において、
上記溶液を基板に塗布する工程で、上記基板に塗布する溶液が、(タンタル+ニオブ)の原子組成比を20としたとき、ビスマスの原子組成比が20〜24となるように、上記原料溶液の作製工程で、ビスマスの原子組成比を調整することを特徴とする強誘電体キャパシタの製造方法。
In the manufacturing method of the ferroelectric capacitor according to claim 3 ,
In the step of applying the solution to the substrate, the solution applied to the substrate is such that the atomic composition ratio of tantalum + niobium is 20 and the atomic composition ratio of bismuth is 20-24. A method of manufacturing a ferroelectric capacitor, wherein the atomic composition ratio of bismuth is adjusted in the manufacturing step.
請求項乃至のいずれか1つに記載の強誘電体キャパシタの製造方法において、
上記基板上に形成される結晶化後の強誘電体膜厚が、35nm以下になるように、上記原料溶液を上記基板上に塗布することを特徴とする強誘電体キャパシタの製造方法。
The method for manufacturing a ferroelectric capacitor according to any one of claims 3 to 5 ,
A method for producing a ferroelectric capacitor, wherein the raw material solution is applied onto the substrate such that a film thickness of the ferroelectric film after crystallization formed on the substrate is 35 nm or less.
請求項乃至のいずれか1つに記載の強誘電体キャパシタの製造方法において、
上記基板上に形成される金属膜の最上部が白金層であることを特徴とする強誘電体キャパシタの製造方法。
The method for manufacturing a ferroelectric capacitor according to any one of claims 3 to 5 ,
A method of manufacturing a ferroelectric capacitor, wherein the uppermost portion of the metal film formed on the substrate is a platinum layer.
請求項1または2に記載の強誘電体キャパシタを、基板上に形成された集積回路素子の一部として用いることを特徴とする半導体装置。 3. A semiconductor device using the ferroelectric capacitor according to claim 1 as a part of an integrated circuit element formed on a substrate. 基板上に少なくとも一対の電極と強誘電体膜を具備する強誘電体キャパシタであって、
上記一対の電極間に形成された強誘電体膜は、タンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜であり、
この強誘電体膜は、
基板側の電極側の領域に比べて、もう一方の対向電極側の領域が、CuKα線を用いた膜厚方向のX線回折像において、面間隔32.45Å(±0.2Å)である結晶配向成分が大きくなっており、
上記強誘電体膜は、上記基板上に形成された下地電極層である白金膜上に形成されていることを特徴とする強誘電体キャパシタ。
A ferroelectric capacitor comprising at least a pair of electrodes and a ferroelectric film on a substrate,
The ferroelectric film formed between the pair of electrodes is a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof,
This ferroelectric film is
Compared with the electrode side region on the substrate side, the region on the other counter electrode side has a crystal spacing of 32.45 mm (± 0.2 mm) in the X-ray diffraction image in the film thickness direction using CuKα rays. The orientation component is larger ,
The ferroelectric capacitor, wherein the ferroelectric film is formed on a platinum film which is a base electrode layer formed on the substrate .
基板上に少なくとも一対の電極と強誘電体膜を具備する強誘電体キャパシタであって、
上記一対の電極間に形成された強誘電体膜は、タンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜であり、その膜厚が90〜270nmの範囲にあり、
CuKα線を用いたX線回折像でのピーク強度が、膜厚方向に面間隔29.02ű0.2Åのピーク値を100%としたとき、面間隔32.45ű0.2Åのピーク値が80〜230%の範囲にあり、
上記強誘電体膜は、上記基板上に形成された下地電極層である白金膜上に形成されていることを特徴とする強誘電体キャパシタ。
A ferroelectric capacitor comprising at least a pair of electrodes and a ferroelectric film on a substrate,
The ferroelectric film formed between the pair of electrodes is a ferroelectric film of strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof, and has a thickness in the range of 90 to 270 nm. ,
The peak intensity in the X-ray diffraction image using CuKα rays is a peak value of 32.45 mm ± 0.2 mm of the plane distance when the peak value of the plane distance of 29.02 mm ± 0.2 mm is 100% in the film thickness direction. There Ri range near of 80 to 230 percent,
The ferroelectric capacitor, wherein the ferroelectric film is formed on a platinum film which is a base electrode layer formed on the substrate .
請求項9または10に記載の強誘電体キャパシタを製造する方法であって、
基板上に金属膜を形成する工程と、
ストロンチウム,ビスマスの二元素と、タンタルとニオブの少なくとも一方とのアルコキシドまたは有機金属塩の原料溶液を作製する工程と、
上記溶液を基板に塗布する工程と、
上記基板に塗布した溶液を乾燥する工程と、
上記基板を、上記原料溶液の結晶化温度以上に加熱する工程とを備え、
上記溶液塗布から上記基板加熱までの工程を、上記原料溶液からなる膜が所定の膜厚になるまで繰り返すことで、上記基板上にタンタル酸ストロンチウム・ビスマス、ニオブ酸ストロンチウム・ビスマス、もしくはそれらの固溶体の強誘電体膜を形成する強誘電体キャパシタの製造方法であり、
上記原料溶液を作製する工程での原料溶液における原子組成比の調整と、上記結晶化温度以上に加熱する工程での550〜650℃の温度領域の昇温速度の調整と、上記溶液塗布から基板加熱までの一回の工程で形成される膜厚の調整とのうちの少なくとも一つの調整を行うことによって、上記強誘電体膜の面間隔32.45Å(±0.2Å)の配向成分の大きさを制御することを特徴とする強誘電体キャパシタの製造方法。
A method for manufacturing the ferroelectric capacitor according to claim 9, comprising:
Forming a metal film on the substrate;
A step of preparing a raw material solution of an alkoxide or organometallic salt of two elements of strontium and bismuth and at least one of tantalum and niobium,
Applying the solution to a substrate;
Drying the solution applied to the substrate;
Heating the substrate above the crystallization temperature of the raw material solution,
By repeating the steps from applying the solution to heating the substrate until the film made of the raw material solution has a predetermined thickness, strontium bismuth tantalate, strontium bismuth niobate, or a solid solution thereof is formed on the substrate. production method der ferroelectric capacitor forming a ferroelectric film is,
Adjustment of the atomic composition ratio in the raw material solution in the step of preparing the raw material solution, adjustment of the temperature increase rate in the temperature range of 550 to 650 ° C. in the step of heating to the crystallization temperature or higher, and from the solution coating to the substrate By adjusting at least one of the adjustments of the film thickness formed in a single process until heating, the orientation component size of 32.45 mm (± 0.2 mm) of the ferroelectric film is increased. A method of manufacturing a ferroelectric capacitor, characterized by controlling the thickness.
請求項11に記載の強誘電体キャパシタの製造方法において、
上記550〜650℃の温度領域の昇温速度を、5〜200℃/秒の範囲に設定することを特徴とする強誘電体キャパシタの製造方法。
In the manufacturing method of the ferroelectric capacitor according to claim 11 ,
A method for manufacturing a ferroelectric capacitor , wherein a temperature rising rate in the temperature range of 550 to 650 ° C. is set in a range of 5 to 200 ° C./second.
請求項11に記載の強誘電体キャパシタの製造方法において、
原料溶液における原子組成比Sr:Bi:(Ta+Nb)=X:Y:Zが、1.4<(X+Y)/Z<1.6であることを特徴とする強誘電体キャパシタの製造方法。
In the manufacturing method of the ferroelectric capacitor according to claim 11 ,
A method of manufacturing a ferroelectric capacitor, wherein the atomic composition ratio Sr: Bi: (Ta + Nb) = X: Y: Z in the raw material solution is 1.4 <(X + Y) / Z <1.6.
請求項11に記載の強誘電体キャパシタの製造方法において、
上記原料溶液を基板に塗布する工程は、
一回の塗布工程において、結晶化後の膜厚が25〜50nmになるように、上記原料溶液を塗布することを特徴とする強誘電体キャパシタの製造方法。
In the manufacturing method of the ferroelectric capacitor according to claim 11 ,
The step of applying the raw material solution to the substrate includes:
A method for manufacturing a ferroelectric capacitor, wherein the raw material solution is applied so that the film thickness after crystallization is 25 to 50 nm in a single application step.
請求項11に記載の強誘電体キャパシタの製造方法において、
上記基板上に形成する金属膜の主成分が白金であることを特徴とする強誘電体キャパシタの製造方法。
In the manufacturing method of the ferroelectric capacitor according to claim 11 ,
A manufacturing method of a ferroelectric capacitor, wherein a main component of a metal film formed on the substrate is platinum.
請求項または10に記載の強誘電体キャパシタを、基板上に形成された集積回路素子の一部として用いることを特徴とする半導体装置。The semiconductor device, which comprises using a ferroelectric capacitor according to claim 9 or 10, as part of an integrated circuit device formed on a substrate.
JP2000390461A 2000-04-27 2000-12-22 Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor Expired - Fee Related JP3764650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000390461A JP3764650B2 (en) 2000-04-27 2000-12-22 Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000126906 2000-04-27
JP2000-126906 2000-04-27
JP2000390461A JP3764650B2 (en) 2000-04-27 2000-12-22 Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor

Publications (2)

Publication Number Publication Date
JP2002016235A JP2002016235A (en) 2002-01-18
JP3764650B2 true JP3764650B2 (en) 2006-04-12

Family

ID=26590914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000390461A Expired - Fee Related JP3764650B2 (en) 2000-04-27 2000-12-22 Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor

Country Status (1)

Country Link
JP (1) JP3764650B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507491B2 (en) * 2002-12-27 2010-07-21 セイコーエプソン株式会社 Thin film and element
JP2018011028A (en) * 2016-07-15 2018-01-18 株式会社村田製作所 Dielectric thin film and method for manufacturing thin film capacitor

Also Published As

Publication number Publication date
JP2002016235A (en) 2002-01-18

Similar Documents

Publication Publication Date Title
KR100329533B1 (en) Electronic Devices Including Perovskite Oxide Films, Manufacturing Methods And Ferroelectric Capacitors
US5998819A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JP6814915B2 (en) Ferroelectric memory and its manufacturing method, ferroelectric film and its manufacturing method
US20090184290A1 (en) Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
JP4051567B2 (en) Ferroelectric memory device
KR20010080131A (en) Low imprint ferroelectric material for long retention memory and method of making the same
JPH08340085A (en) Ferroelectric thin film coated substrate, manufacturing method thereof, and capacitor structure element
KR100932573B1 (en) Ferroelectric Capacitors, Method of Making Ferroelectric Capacitors, and Ferroelectric Memory
KR19980702980A (en) Layered Superlattice Materials and Methods of Manufacturing Electronic Devices Comprising the Same
JP2000169297A (en) Method for producing oxide ferroelectric thin film, oxide ferroelectric thin film, and oxide ferroelectric thin film element
KR100378276B1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
JP4221576B2 (en) Ceramic film manufacturing method, ferroelectric capacitor manufacturing method, ceramic film, ferroelectric capacitor, and semiconductor device
JP4609621B2 (en) Method for manufacturing ferroelectric capacitor
JP3764650B2 (en) Ferroelectric capacitor, method for manufacturing the same, and semiconductor device including the ferroelectric capacitor
JPH104181A (en) Ferroelectric element and semiconductor device
JPH08340084A (en) Method for producing dielectric thin film and dielectric thin film produced by the method
JPH0969614A (en) Ferroelectric thin film, dielectric thin film, and method of manufacturing integrated circuit including ferroelectric thin film
JP3924928B2 (en) Ferroelectric material and ferroelectric memory
JP3366212B2 (en) Method of manufacturing ferroelectric thin film element, ferroelectric thin film element, and ferroelectric memory device
JP4074894B2 (en) Ferroelectric memory and manufacturing method thereof
JP3720270B2 (en) Method for producing oxide crystalline film
JP2000031411A (en) Manufacturing method of ferroelectric thin film
JPH10270646A (en) Method of manufacturing ferroelectric thin film element and semiconductor device
JP3937033B2 (en) Ferroelectric material, method for manufacturing the same, and ferroelectric memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees