Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3767660B2 - Multilayer structure and compound semiconductor device using the same - Google Patents
[go: Go Back, main page]

JP3767660B2 - Multilayer structure and compound semiconductor device using the same - Google Patents

Multilayer structure and compound semiconductor device using the same Download PDF

Info

Publication number
JP3767660B2
JP3767660B2 JP06676998A JP6676998A JP3767660B2 JP 3767660 B2 JP3767660 B2 JP 3767660B2 JP 06676998 A JP06676998 A JP 06676998A JP 6676998 A JP6676998 A JP 6676998A JP 3767660 B2 JP3767660 B2 JP 3767660B2
Authority
JP
Japan
Prior art keywords
layer
buffer layer
substrate
crystal
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06676998A
Other languages
Japanese (ja)
Other versions
JPH11266006A (en
Inventor
一高 寺嶋
卓司 津崎
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP06676998A priority Critical patent/JP3767660B2/en
Priority to US09/270,749 priority patent/US6069021A/en
Publication of JPH11266006A publication Critical patent/JPH11266006A/en
Priority to US09/500,450 priority patent/US6194744B1/en
Application granted granted Critical
Publication of JP3767660B2 publication Critical patent/JP3767660B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、結晶基板上に緩衝層を介して積層されたIII 族窒化物半導体層を備えた積層構造体に関するものである。
【0002】
【従来の技術】
窒化アルミニウム・ガリウム混晶(AlxGayN:0≦x、y≦1、x+y=1)や窒化ガリウム・インジウム混晶(GaxInyN:0≦x、y≦1、x+y=1)などのIII 族窒化物半導体は、青色等の短波長可視光発光ダイオード(英略称:LED)やレーザダイオード(英略称:LD)或いはフォトダイオード(英略称:PD)などのIII 族窒化物半導体光デバイスを構成する層として利用されている(Mat.Res.Soc.Symp.Proc.、Vol.449(1997)、509〜518頁参照)。また、ショットキー(Schottky)接合電界効果型トランジスタ(英略称:MESFET)などのIII 族窒化物半導体電子デバイスを構成するのに利用されている(Proc.OF THE TOPICAL WORKSHOP ON III −V NITRIDES(21〜23.Sept.1995)(PERGAMON PRESS)、97〜100頁参照)。
【0003】
これらの化合物半導体デバイスは、従来から、もっぱら六方晶(hexagonal)系に属するサファイア(α−Al23単結晶)を基板とする積層構造体から構成されている。サファイアのa軸の格子定数は4.785Åである。従来の積層構造体の主要な構成材料である六方晶の窒化ガリウム(化学式:GaN)のa軸の格子定数は3.180Åである(赤崎 勇編著、「III −V族化合物半導体」(1994年5月20日初版、(株)培風館発行、148頁の表7.1)。したがって、窒化ガリウムと基板たるサファイアとのミスマッチ(mis−match)度は、サファイア上でのGaNの配向を考慮しても13.8%の大きさに達する(「日本結晶成長学会誌」、Vol.15、No.3&4(1988)、75〜82頁参照)。
従来の積層構造体の一構成材料である格子定数を3.533Åとする窒化インジウム(化学式:InN)と、六方晶の窒化ガリウムとの格子不整合度も約11.1%に達する。このように従来のIII 族窒化物半導体デバイス用途の積層構造体は、大凡、10%程度の不整合性を内包する格子不整合系の構成からなっているものである。
【0004】
基板材料と積層構造体の構成層間の格子の不整合度が大きい場合、連続性のある良好な結晶性のエピタキシャル(epitaxial)薄膜層を積層するには困難を極める。したがって、従来のIII 族窒化物半導体デバイス用途の積層構造体にあっては、例えば六方晶のサファイア基板と積層構造体構成層との格子不整合性を緩和する目的で緩衝層を配置するのが常套手段となっている。
【0005】
緩衝層は通常、AlXGaYN(0≦X、Y≦1)混晶から構成される(特開平2−229476号公報明細書及び特開平4−297023号公報明細書参照)。緩衝層は実用上、約400℃〜約600℃と比較的に低温で成膜されるため、低温緩衝層と呼称されている。従来に於いて、緩衝層として備えるべき重要な要件は、六方晶ウルツァイト(wurzite)型の、微結晶が混在したアモルファス(amorphous)結晶層であるとされている(特開平2−229476号公報明細書参照)。すなわち、従来の積層体は、六方晶の結晶基板表面上に六方晶系のIII 族窒化物半導体からなる緩衝層を内包するものとなっているのが通例である。
【0006】
ところで、従来の積層構造体が、上記のように六方晶を主体とする結晶層から構成されていることについては、次のような特異な問題点が存在する。
【0007】
それは、六方晶の窒化ガリウム系半導体が元来、ピエゾ(piezo)効果(圧電効果)を呈することである。電子の高速応答性が必要とされるMODFETや、大容量の電力(パワー)デバイスでは、圧電効果による電荷分離は電子の正常な走行を決定的に阻害するものである。したがって、高速応答性に優れるデバイスを構成するには、圧電効果による分極を内包しない積層構造体から構成するのが優位となる。
【0008】
圧電(ピエゾ)効果の強弱は、同一のIII 族窒化物半導体であっても、その結晶系によって異なる。立方晶(cubic)のIII 族窒化物半導体では、圧電効果が発生し難いとされている(平成8年度先導研究報告書 NEDO−PR−9605、「ハードエレクトロニクス」(平成9年3月(財)新機能素子研究開発協会発行)、75頁参照)。これは、電子の高速応答性を発揮するデバイスを獲得するに優位な潜在的要因である。
【0009】
また、立方晶では、価電子帯側のバンドの縮帯が解放されていないため(生駒俊明、生駒英明共著、「化合物半導体の基礎物性入門」(1991年9月10日初版、(株)培風館発行、17頁参照)、低抵抗のp形伝導層を形成するのが六方晶に比較すれば容易であるとされる(特開平2−275682号公報明細書参照)。このような、低抵抗のp形伝導層を容易に形成できるという立方晶の有する特性は、pn接合を内包するLED、LD、或いは略称IGBT(絶縁ゲートバイポーラトランジシスタ)等のパワー電子デバイス系ダイオード用途の各積層構造体を安定して構築する上で、重要な優れた特質である。
【0010】
このため、最近では立方晶のIII 族窒化物半導体結晶層をもってデバイス用途の積層構造体を構築する試みがなされている。デバイス用積層構造体を立方晶のIII 族窒化物半導体結晶層から構成することを意図した従来技術は、基板結晶を単結晶の珪素(Si)や砒化ガリウム(GaAs)とするのを基本としている。これは、六方晶の結晶上には六方晶の結晶が優勢的に育成されるように、立方晶の結晶を優勢的に成長させるには立方晶系に属するダイヤモンド構造型のSi及び閃亜鉛鉱構造(zinc blend)型のGaAsを基板結晶として利用するのが元来、有利であることに依るものである。
【0011】
しかし、立方晶の基板結晶上に直接成膜されたIII 族窒化物半導体層の内部には、立方晶と六方晶の結晶相が混在することが知られている。例えば、GaAs基板上に成膜したGaN成長層の例では、10%程度で六方晶が混在することが報告されている(1997年(平成9年)第58回応用物理学会学術講演会講演予稿集No.1((社)応用物理学会、1997年10月2日発行)、講演番号3p−Q−15、316頁参照)。
【0012】
この背景に鑑み、立方晶のSi単結晶を基板として積層構造体を構成する場合にあっても、緩衝層を介して積層構造体の各構成層を堆積する操作が行われる。この場合の緩衝層の構成材料としては、炭化珪素(SiC)が使用されるが、この炭化珪素には、六方晶の炭化珪素(6H−SiCと称される)と立方晶の炭化珪素(3C−SiCと称される)とが存在する(「SiC及び関連ワイドギャップ半導体研究会第5回講演会予稿集」(応用物理学会主催、1996年10月31日〜11月1日)、20頁及びProc.TOPICAL MEETING WORKSHOP ON III −V NITRIDES(Sept.21〜23、1995)、PERGAMON PRESS、335〜338頁参照)。そして、六方晶の6H−SiC上には、六方晶のIII 族窒化物半導体層が優勢的に成長するため、立方晶のIII 族窒化物半導体結晶層を形成するのには適していない。
【0013】
一方、立方晶の3C−SiCから緩衝層を構成すれば、立方晶のIII 族窒化物半導体層が重層できると期待されるが、その緩衝層上には実際は六方晶と立方晶の結晶相とが混在する結晶層が形成されてしまう(1997年(平成9年)秋季第58回応用物理学会学術講演会講演予稿集No.1((社)応用物理学会、1997年10月2日発行)、講演番号3p−Q−19、317頁))。積層するIII 族窒化物半導体として窒化ガリウム(GaN)を例にすれば、六方晶のGaNの室温での禁止帯幅は3.39エレクトロンボルト(eV)であり、立方晶のそれは3.29eVである。また、a軸の格子定数も六方晶では、3.18Åであるのに対し、立方晶のそれは4.51Åと大きく相違する。すなわち、同一成長層内に異なる結晶系が混在することは、その層が禁止帯幅及び格子定数を異にする半導体材料からなる混合体であることを意味する。これにより、このような結晶系が混在する層を発光層とする発光デバイスでは、発光波長の不均一性などの不具合が帰結される。発光デバイスのみならず、他のデバイスにおいても、六方晶/立方晶界面での格子定数の相違に因る不用意な格子歪みの発生などは、均質な半導体機能層を形成するのに障害となるのは自明である。
【0014】
このように、緩衝層に立方晶の3C−SiCを用いると、その上層の積層体は六方晶と立方晶とが混在した不均質なものとなり、したがって、結晶形が統一された成長層を得る上では立方晶の3C−SiCも必ずしも緩衝層に適しているとはいえない。
【0015】
Si基板上の緩衝層材料として、リン(燐)化硼素(化学式:BP)を利用する従来例もある(特開平2−275682号、特開平2−88381号及び特開平2−288388号公報明細書参照)。Si結晶上にBP単結晶膜を成膜できることは既に知られている(渋沢直哉、寺嶋一高、第28回結晶成長学会国内会議 講演番号28aB11(日本結晶成長学会誌、Vol.24、No.2(1997)、150頁参照))。BP層を利用する利点は、立方晶たるBPの格子定数(4.538Å)(赤崎勇編著、「III −V族化合物半導体」(1994年5月20日初版、(株)培風館発行)、148頁の表7.1参照)と立方晶の窒化ガリウム(格子定数=4.510Å)とのミスマッチ度が僅か0.6%であることにある。立方晶窒化ガリウムに対するこの格子不整合度の矮小さが故に、最近ではBPはレーザ光の発振モードを統一せんがための活性(発光)層を囲繞するサイドブロック(side block)層を構成する材料としても利用されるに至っている(特開平9−232685号公報明細書参照)。
【0016】
【発明が解決しようとする課題】
しかし、BPと、立方晶のGaNとは、格子整合性が良好であるとはいえ、完全な格子整合関係とはならず、僅かながらも格子不整合性が残存している。そして、この程度の格子不整合性を残存させたままで積層させていくと、この格子不整合性を原因として発生するミスフィット転位は、積層体構成層内の結晶欠陥密度をより拡大させるものとなり、結果的に各種のデバイス特性を阻害させてしまう。このため、緩衝層との間での格子整合性をほぼ完全なものとすることが極めて重要であることが分かってきた。
【0017】
この発明は上記に鑑み提案されたもので、その上面に積層させる立方晶のIII 族窒化物半導体層との整合性をほぼ完全なものとすることができる緩衝層を有する積層構造体を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の発明は、基板上に積層して成る積層構造体において、立方晶の結晶基板と、上記結晶基板上に形成したリン化硼素ガリウム混晶(BxGa1-xP:0≦x≦1)から成り第III族元素の組成に勾配を付した緩衝層と、上記緩衝層上に形成した、立方晶を主体とし一般構造式がGaNqAs1-q(0<q<1)で表されるIII族窒化物半導体層と、を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が上記緩衝層の表面組成の格子定数にほぼ一致している、ことを特徴としている。
【0019】
また、請求項2に記載の発明は、基板上に積層して成る積層構造体において、立方晶の結晶基板と、上記結晶基板上に形成したリン化窒化硼素混晶(BNz1-z:0≦z≦1)から成り第V族元素の組成に勾配を付した緩衝層と、上記緩衝層上に形成した、立方晶を主体とし一般構造式がGaNqAs1-q(0<q<1)で表されるIII族窒化物半導体層と、を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が上記緩衝層の表面組成の格子定数にほぼ一致している、ことを特徴としている。
【0020】
また、請求項3に記載の発明は、上記した請求項に記載の発明の構成に加えて、上記緩衝層は、緩衝層を構成する第V族元素の組成比を異にする層を重層させることにより、組成に勾配を付して成る、ことを特徴としている。
【0021】
さらに、請求項4に記載の発明は、基板上に積層して成る積層構造体において、立方晶の結晶基板と、上記結晶基板上に、リン化硼素ガリウム混晶(BxGa1-xP:0≦x≦1)から成り第 III 族元素の組成に勾配を付して成る第1の緩衝層と、リン化窒化硼素混晶(BNz1-z:0≦z≦1)から成り第V族元素の組成に勾配を付した第2の緩衝層とを順次重層させて形成した緩衝層と、上記緩衝層上に形成した、立方晶を主体とし一般構造式がGaNqAs1-q(0<q<1)で表されるIII族窒化物半導体層と、を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が上記第2の緩衝層の表面組成の格子定数にほぼ一致している、ことを特徴としている。
【0022】
また、請求項5に記載の発明は、化合物半導体デバイスであって、請求項1から4のいずれかに記載の積層構造体を用い、上記緩衝層上に設けた III 族窒化物半導体が、GaN q As 1-q (0<q<1)を下部クラッド層とし、GaInNを発光層とし、GaN q As 1-q (0<q<1)を上部クラッド層とするダブルへテロ接合発光構造から成る、ことを特徴としている。
【0025】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて詳細に説明する。
図1及び図2はこの発明の積層構造体の構成を概略的に示す図である。図1において、この発明の積層構造体(エピタキシャルウェハ)10aは、立方晶の結晶基板1と、その結晶基板1上に形成したリン化硼素ガリウム混晶(BxGa1-xP:0≦x≦1)から成る緩衝層21と、その緩衝層21上に形成した、立方晶を主体とし一般構造式がAlpGaqInrs1-s 層(0≦p、q、r≦1、p+q+r=1、0<s≦1で記号Mは窒素以外の第V族元素を表す。)で表されるIII 族窒化物半導体層3と、を備えて成る積層構造体である。
【0026】
また、図2に示すように、この発明の積層構造体10bは、図1の積層構造体10aにおけるリン化硼素ガリウム混晶から成る緩衝層21に代えて、結晶基板1上にリン化窒化硼素混晶(BNz1-z:0≦z≦1)から成る緩衝層22を設けて成るものである。
【0027】
先ず、積層構造体10a、10bにおける結晶基板1について説明する。結晶基板1は、上記したように、結晶系を立方晶とする基板である。これは、下地層から立方晶の材料を利用することにより、基板1上に重層する半導体層3の結晶系を立方晶優勢とするためである。この結晶基板1の立方晶半導体の結晶構造の代表的な例には、面心立方格子を有するダイヤモンド(diamond)型構造や閃亜鉛鉱(zinc blend)型構造がある。珪素(Si)はダイヤモンド型の半導体結晶である。リン化ガリウム(化学式:GaP)、砒化ガリウム(化学式:GaAs)、リン化インジウム(化学式:InP)や砒化インジウム(化学式:InAs)等のIII −V族化合物半導体は閃亜鉛鉱型の半導体結晶である。
【0028】
結晶基板1として用いることのできる立方晶結晶には、他に酸化マグネシウム(化学式:MgO)、酸化マンガン(化学式:MnO)、酸化ニッケル(化学式:NiO)や酸化コバルト(化学式:CoO)等の岩塩構造型の酸化物がある。ペロブスカイト型のニオブ酸リチウム(化学式:LiNbO3 )やタンタル酸リチウム(化学式:LiTaO3 )などの酸化物結晶も用いることのできる立方晶である。さらに、LiGaO2 やLiAlO2 などの酸化物結晶も立方晶結晶であり、基板1として利用できる。
ニッケル(元素記号:Ni)等の等軸立方格子の金属結晶も基板1として利用できる。
【0029】
上記の酸化物結晶は劈開性がないか明瞭な劈開性を呈しないため(「SiC及び関連ワイドギャップ半導体研究会第5回講演会(1996年10月31日〜11月1日)予稿集、講演番号IV−3、20〜21頁参照)、レーザーダイオードの共振面を作製するのが困難となる場合がある。劈開性の保有、基板表面の研磨技術、清浄化技術や大口径単結晶の製造技術等の実用上の技術水準の観点から総合的に判断すれば、ダイヤモンド型構造を有する珪素(Si)や閃亜鉛鉱型の砒化ガリウム(GaAs)、リン化ガリウム(GaP)やリン化インジウム(InP)等の半導体結晶が実用上、本発明に係わる立方晶の基板1として実用的に利用できるものである。
また、このような面心立方晶結晶の上に立方晶の半導体層を積層させた構成から成る構造体も基板1として利用することができる。
【0030】
デバイスを駆動するための駆動回路や信号の入出力を制御するための回路等を描画したSiやGaAs結晶も基板1として利用できる。このような描画回路を有する立方晶の半導体結晶基板1を利用すれば、同一基板上に複合化されたデバイスを形成することができる。この複合化されたデバイスの一例として、Si基板上にLDとPD、それらを駆動、制御するための素子、動作状況を記録、記憶するための記憶素子などを形成したものがある。
【0031】
基板1の材料の導電形や導電率(抵抗率)は特に限定しない。例えば、硼素(元素記号:B)を添加(ドーピング)したp形珪素単結晶や、砒素をドーピングしたn形珪素単結晶を基板1として利用できる。
【0032】
MODFET等の、導電性活性層と基板結晶とを電気的に絶縁する必要性が求められる電子デバイスにあっては、比抵抗(抵抗率)を数Ω・cm程度或いはそれ以上とする高抵抗のアンドープ珪素単結晶基板や約105 Ω・cmを越える半絶縁性の砒化ガリウム単結晶も基板1として利用可能である。
【0033】
基板1とする結晶表面の面方位についても特別な限定はない。例えば、[011]方向への傾斜角度を±10度以内とする{001}面を有する硼素、砒素或いは燐を添加した導電性の単結晶珪素が基板1として利用できる。亜鉛ドープのp形、或いは珪素ドープのn形砒化ガリウム単結晶も基板1として好適である。
【0034】
次に、緩衝層21,22について説明する。上記したように、緩衝層21は、リン化硼素ガリウム混晶(BxGa1-xP:0≦x≦1)から構成し、緩衝層22は、リン化窒化硼素混晶(BNz1-z:0≦z≦1)から構成する。
【0035】
リン化硼素ガリウム混晶から緩衝層21を、またリン化窒化硼素混晶から緩衝層22を構成する第1の利点は、これらのリン化硼素ガリウム混晶及びリン化窒化硼素混晶が立方晶、特に閃亜鉛鉱型の結晶材料であることに依っている。すなわち、結晶型の観点からして、緩衝層21,22上に積層するIII 族窒化物半導体層3を立方晶を主体とする構成とするに優位に作用するからである。ここで、立方晶を主体とするとは、成長層内で占有する立方晶結晶相の体積比率が、概ね95%を越えることを指す。
【0036】
第2の利点は、リン化硼素ガリウム混晶において、その第III 族構成元素であるガリウムと硼素との組成比を調整すれば、緩衝層21の格子定数を任意に制御することができ、またリン化窒化硼素混晶において、その第V族構成元素である窒素とリンとの組成比を調整すれば、緩衝層22の格子定数を任意に制御することができることである。したがって、例えば、これらの緩衝層21,22の格子定数を、その上に積層させるIII 族窒化物半導体層3の持つ格子定数に合わせるように組成比を調整すれば、緩衝層21,22とIII 族窒化物半導体層3との間の格子整合性をほぼ完全なものとすることができる。
また、これらの緩衝層21,22の格子定数を、基板1の持つ格子定数に合わせるように組成比を調整すれば、基板1と緩衝層21,22との間の格子整合性をほぼ完全なものとすることができる。
【0037】
次に、上記の緩衝層21,22における格子定数制御について、詳細に説明する。
【0038】
先ず緩衝層21の格子定数について説明すると、リン化硼素ガリウム混晶(BXGa1-XP)での硼素組成比x=1の場合に相当するリン化硼素(BP)は、閃亜鉛鉱型の立方晶であり、その格子定数は4.538Åである。また、BXGa1-XP混晶での硼素組成比x=0の場合に相当するリン化ガリウム(GaP)は、同様に閃亜鉛鉱型の立方晶であり、その格子定数は5.4495Åである。したがって、BXGa1-XP(0≦x≦1)混晶の取り得る格子定数L1の範囲は、図3に示すように、4.538Å以上で5.449Å以下となり、またこの格子定数L1は組成比xに対して直線的に変化するものである。
【0039】
一方、Si基板1の格子定数は、5.4309Åである。したがって、上記のBXGa1-XP(0≦X≦1)混晶が取り得る格子定数の範囲内にある。このことは、BXGa1-XP混晶が硼素の組成比x若しくはガリウムの組成比(1−x)、即ち、第III 族構成元素の組成比如何によってSi基板1と一致する格子定数を採れることを意味している。硼素組成比xを0.02(2%)とするB0.02Ga0.98N混晶の格子定数は、ベガード(Vegard)則に基づいて単純な線形補間から求めると5.4309Åとなる。したがって、具体的には、硼素組成比xを0.02とすることをもって、Si基板1と格子整合を果たすBGaP緩衝層21が得られる。また、硼素組成比xを0(零)とすれば、当然ながらGaPと格子整合する。即ち、緩衝層21をBXGa1-XP(0≦X≦1)混晶から構成すれば、立方晶の基板材料として実用的なSiやGaPと格子整合の関係にある緩衝層が得られる利点がある。
【0040】
次に緩衝層22の格子定数について説明すると、リン化窒化硼素混晶層(BNz1-z(0≦z≦1))での窒素組成比z=0の場合に相当するリン化硼素(BP)は、上記したように、閃亜鉛鉱型の立方晶であり、その格子定数は、4.538Åである。また、BNz1-z混晶での窒素組成比z=1の場合に相当する窒化硼素(BN)は、立方晶であり、その格子定数は、3.615Åである。したがって、BNz1-z(0≦z≦1)混晶の取り得る格子定数L2の範囲は、図4に示すように、3.615Å以上で4.538Å以下となり、またこの格子定数L2は組成比zに対して直線的に変化するものである。
【0041】
上記したBNz1-z(0≦z≦1)混晶が取り得る格子定数の範囲内には、立方晶のGaN(格子定数=4.51Å)や、閃亜鉛鉱型立方晶のBP(格子定数=4.538Å)、立方晶のBN(格子定数=3.615Å)などがあり、これらのGaN、BP、BNは基板1として採用可能である。このことは、BNz1-z混晶は、窒素組成比z或いはリン組成比(1−z)如何に依って、これらの立方晶の基板1にほぼ完全に格子整合できることを意味している。例えば、窒素組成比zを0.03(3%)とするBN0.030.97混晶の格子定数は4.51Åであり、したがって、BN0.030.97混晶は、立方晶のGaNからなる基板1に格子整合する緩衝層の構成材料として利用できる。
【0042】
この発明に係る実施形態では、さらに、緩衝層21,22を組成勾配層として形成するようにしてもよい。すなわち、緩衝層21においては、その第III 族構成元素である硼素の組成比xに、基板1からIII 族窒化物半導体層3に向けての層厚tに対して、図5に示すような勾配を付し、組成勾配層とする。また、緩衝層22においては、その第V族構成元素である窒素の組成比zに、基板1からIII 族窒化物半導体層3に向けての層厚tに対して、図6に示すような勾配を付し、組成勾配層とする。このように、組成勾配を付すことをもって、基板1及びIII 族窒化物半導体層3との双方の接合界面で格子整合関係を果たせる緩衝層21,22を得ることができる。
【0043】
一例として、Si単結晶から成る基板1上に、GaN0.87As0.13混晶からなるIII 族窒化物半導体層3を積層する場合を挙げる。この場合、基板1との接合界面側で硼素組成比xを0.02とし、III 族窒化物半導体層3との接合界面で硼素組成比xを0.13とするBxGa1-xP(0≦x≦1)組成勾配層は、Si基板1とGaN0.87As0.13混晶から成るIII 族窒化物半導体層3との双方に格子整合する緩衝層として好ましく利用できる。
【0044】
また、GaP単結晶から成る基板1上の、硼素組成比xを層厚tの増加方向に0から1に増加させてなるBXGa1-XP(0≦X≦1)組成勾配層は、基板1と、GaN0.02As0.98 混晶から成るIII 族窒化物半導体層3との双方との接合界面で格子整合関係にある緩衝層として利用できる。
【0045】
また、格子定数を4.538ÅとするBPから成る結晶上の、窒素組成比zを層厚の増加方向に0から増加させてなるBNz1-z(0≦z≦1)組成勾配層は、BP結晶層と、立方晶AIN(格子定数=4.38Å)から成るIII 族窒化物半導体層との双方の接合界面で格子整合する緩衝層として利用できる。
【0046】
上記では、緩衝層21,22における組成勾配を、層厚tの増加方向に対して単調に増加するものとして説明したが、この組成勾配は、要は基板1とIII 族窒化物半導体層3との双方に格子整合するように付すものであり、したがって、単調に増加させる構成に限定されない。例えば、緩衝層21,22の層厚tの増加方向に対して単調に減少させるように構成してもよい。
また、緩衝層21における第III 族構成元素の組成比xを階段状に増減させ、図7に示すように、組成比xを異にする層21a,21b,…を重層させ、その重層緩衝層21a,21b,…によって積層構造体10cを構成するようにしてもよい。同様に、緩衝層22における第V族構成元素の組成比zを階段状に増減させ、図8に示すように、組成比zを異にする層22a,22b,…を重層させ、その重層緩衝層22a,22b,…によって積層構造体10dを構成するようにしてもよい。
【0047】
この発明に係る実施形態では、上記の組成勾配を付した緩衝層21,22を組み合わせて新たな緩衝層を構成することも可能である。例えば、図9に示すように、Si単結晶から成る基板1aの表面上に、基板1aとの接合面での硼素組成比xを0.02(2%)とし、表層面での硼素組成比xを1とするBX Ga1-X P混晶から成る組成勾配を付した第1の緩衝層21mを堆積する。次に、第1の緩衝層21mとの接合面で窒素組成比zを0とし、表層面での窒素組成比zを0.03とするBNX1-X(0≦X≦1)混晶からなる組成勾配を付した第2の緩衝層22mを重層する。このような組成勾配を付した緩衝層21m、22mを形成することによって、Si基板1aとの接合面での格子定数は5.4309ÅとなってSi基板1aの格子定数に一致し、表面での格子定数は4.5100Åとなって、その上に積層させるIII 族窒化物半導体層としての立方晶のGaN層3aの格子定数に一致し、全体としてほぼ完全な格子整合を有する積層構造体10eを構成することができる。
【0048】
上記のように、材料が異なる緩衝層21m,22mを重層させて新たな緩衝層23を構成することにより、基板1及びIII 族窒化物半導体3の各材料の選択の幅を拡げることができる。例えば、上記の例では、Si単結晶基板1a上に BXGa1-XP 混晶からなる緩衝層を単独に設けても、立方晶のGaN(格子定数=4.51Å)に格子整合する緩衝層は形成できない。BXGa1-XP(0≦x≦1)が取り得る最小の格子定数は4.538Å(BPの格子定数)であるからである。しかし、上記した例の如く、BNX1-X混晶からなる緩衝層を重層させれば、基板1aであるSiとIII 族窒化物半導体層3aである立方晶GaNとの双方に格子整合する緩衝層となる。即ち、単結晶のSiを基板として採用する場合にあっても、格子整合関係を保持しながらSi基板に積層できるIII 族窒化物半導体層の材料の種類を多くできる利点をもたらす。
【0049】
逆に、緩衝層上に積層するIII 族窒化物半導体層を立方晶のGaNから構成することが決定されている場合、上記の例では、Si単結晶基板1aのみならず、GaPからなる基板に格子整合する緩衝層を構成することができる。即ち、基板材料の選択の幅を広げることができる。
【0050】
上記の例では、緩衝層23の各層に組成勾配を付すようにしたが、少なくとも一つの層にのみ組成勾配を付すように構成してもよいし、各層に組成勾配を付さないで重層させる構成としてもよく、要は基板1とIII 族窒化物半導体層3との双方に格子整合する構成であればよい。
また、緩衝層23を二層で形成したが、それ以上の多層構造に形成することもできる。
【0051】
図1及び図2に戻って、緩衝層21,22の層厚について説明する。緩衝層21,22の層厚等の機械的な構成については、特に厳密な規定はない。緩衝層21,22を、立方晶を主体とするIII 族窒化物半導体層3の成長を誘発するための成長層として利用するならば、緩衝層21,22は、数Å程度の単原子層でも効果を発揮できる。
【0052】
逆に、数μm程度の比較的厚い膜も緩衝層21,22として利用され得る。このように、緩衝層21,22を厚くできるのは、次の理由によるものである。すなわち、本発明の緩衝層21,22は、第III 族或いは第V族の構成元素の組成に変化を与えることにより、立方晶の基板1と格子整合させることができ、尚且、徐々に格子定数に変化を与えることができる。したがって、従来の単一の組成からなる緩衝層に比較すれば、基板1或いはIII 族窒化物半導体層3との間の格子不整合性に起因して、緩衝層に亀裂(クラック)が必然的に発生する事態を抑制することができるからである。
【0053】
例えば、比較的厚い半導体層の成長も可能なハロゲン(halogen)或いはハイドライド(hydride)VPE法で、百数十μm程度に厚く成長した緩衝層21,22でも、表面には亀裂の発生が殆ど認められない。基板1と格子整合を果たし、層厚を大としても表面に亀裂が殆ど発生しない本発明の緩衝層21,22は、下記のように、所謂高輝度の発光デバイスの形成にも優位に働く。
【0054】
先ず、Si単結晶から成る基板1上に、数十μmから数百μmの緩衝層21,22を成膜する。このSi単結晶は、禁止帯幅が約1.1エレクトロンボルト(eV)と小さいため、可視短波長光に対して不透明な材料である。次に、緩衝層21,22の表面上に緩衝層21,22と格子整合を果たすIII 族窒化物半導体層3を積層させ、積層構造体10a,10bを完成させる。然る後、基板1を化学的な溶解等の手段により除去する。本発明では、緩衝層21,22を亀裂の発生を伴うことなく厚膜とすることができるため、基板1を除去して厚膜の緩衝層21,22自体を支持基体としても積層構造体10a、10bの支持に然したる支障が帰結されることはなく、積層構造体10a,10bは緩衝層21,22によって支持され得る。このことは即ち、所謂「基板除去法」を利用して、発光の吸収体たる基板材料を除去し、高輝度の発光デバイスを得ることができる優位性が帰結されることを意味している。
【0055】
次に、緩衝層21,22の導電性について説明する。この緩衝層21,22の導電性についても特に規定はなく、デバイスの果たす機能に鑑み、またデバイスを駆動する電流の通流方向に鑑み決定すれば良い。ドナー性不純物或いはアクセプタ性不純物を故意に添加(ドーピング)したn形伝導性或いはp形伝導性を有する層が緩衝層21,22として利用できる。n形導電性の緩衝層、例えばn形のBNx1-x混晶(0≦x≦1)22は、成膜時にSiや錫(元素記号:Sn)などの第IV族不純物やセレン(元素記号:Se)、硫黄(元素記号:S)等の第VI族不純物をドーピングすれば得られる。また、p形導電性の緩衝層、例えばp形のBNx1-x混晶22は、第II族不純物の亜鉛(元素記号:Zn)やマグネシウム(元素記号:Mg)或いは第IV族の炭素(元素記号:C)をドーピングして得られる。これらの不純物は、導電性の指標となるキャリア濃度が約1×1017cm-3から概ね1019cm-3を越える程度の範囲内となるようにドーピングするのが良い。
【0056】
成膜時にドーピングするのではなく、成膜後に上記の不純物をイオン注入法で注入したる後、活性化アニール(anneal)を施しても、n形或いはp形緩衝層21,22は形成される。例えば、質量数を28或いは29とし原子価を1価或いは2価とするSiイオンの注入は、n形の緩衝層21,22を得るのに利用できる。Znイオンの注入はp形の緩衝層21,22を得るのに利用できる。イオン注入法に依る場合、キャリア濃度はイオンの注入量、所謂ドーズ(dose)量をもって調節できる。好ましく利用できるドーズ量の範囲は通常、大凡、1×1011cm-2〜5×1013cm-2程度の範囲である。キャリア濃度の深さ方向(層厚方向)の分布状況は、イオンの加速電圧をもって制御できる。約30キロボルト(KV)〜約400KVの加速電圧が一般的に利用されている。加速電圧に制限がある場合などは、1価のイオンに代替して、同一元素の2価イオンを注入する手法を選択すれば、加速電圧は1価イオンの場合の半分で済ますことができる。イオンの価数と加速電圧との積値で与えられる加速エネルギーが同一であれば、注入原子の深さ方向の分布状況には然したる相違は帰結されない。
【0057】
基板1の裏面側に電極を敷設することを意図して導電性材料を基板1とするデバイスにあっては、緩衝層21,22も導電性を有する材料から構成する。
【0058】
デバイスに依っては、不純物を敢えてドーピングしていないアンドープ(undope)若しくは電気的に補償(compensation)するように不純物ドーピングを施した高抵抗の層を緩衝層21,22として利用する。鉄(元素記号:Fe)、クロム(元素記号:Cr)やバナジウム(元素記号:V)等の遷移金属をドーピングしても高抵抗の緩衝層21,22を得ることができる。成膜後に緩衝層21,22内に水素イオン(H+ )(プロトン)などを注入することによっても高抵抗の緩衝層となすことができる。基板1と積層構成層3とのアイソレーション(isolation)を要求するデバイスには、高抵抗或いは絶縁性の緩衝層21,22を利用するのが望ましい。電界効果型トランジスタ(英略称:FET)などのマイクロ波デバイスにあっては、緩衝層21,22は約104 Ω・cmを越える高抵抗率であるのが望ましい。
【0059】
次に、III 族窒化物半導体層3について説明する。緩衝層21,22上には、上記したように、立方晶を主体とするAlpGaqInrs1-s (0≦p、q、r≦1、p+q+r=1、0<s≦1で記号Mは窒素以外の第V族元素を表す。)から成るIII 族窒化物半導体層3を積層させて積層構造体10a,10bを形成する。ここで、立方晶を主体とするとは、一結晶層内部で占有する立方晶結晶相の体積比率が概ね、95%を越えることを指す。
【0060】
上記のIII 族窒化物半導体層3を形成する材料は、立方晶を主体とするGaN、窒化アルミニウム(化学式:AlN)や窒化インジウム(化学式:InN)等の2元結晶(2元素結晶)である。また、立方晶を主体とする窒化アルミニウム・ガリウム混晶(AlaGabN:0≦a、b≦1、a+b=1)であり、立方晶を主体とする窒化ガリウム・インジウム混晶(GabIncN:0≦b、c≦1、b+c=1、)であり、また立方晶を主体とする窒化アルミニウム・インジウム混晶(AlaIncN:0≦a、c≦1、a+c=1)である。また、窒化アルミニウム・ガリウム・インジウム系混晶 (AlaGabIncN:0≦a、b、c≦1、a+b+c=1)である。更に、砒化窒化ガリウム混晶(化学式:GaAsN)、リン化窒化アルミニウム混晶(化学式:AlNP)などである。即ち、本発明ではこれらを統括して一般式AlpGaqInrs1-s (0≦p、q、r≦1、p+q+r=1、0<s≦1で記号Mは窒素以外の第V族元素を表す。)で表記する。インジウムを含む混晶にあっては、被熱に因るインジウムの凝縮等によりインジウム組成比が均一で組成的に均質な混晶層とは成り難い場合があるが、此処では、インジウム組成比の均質度に拘わらず便宜上、混晶層と称する。
【0061】
上記のIII 族窒化物半導体層3を構成する各層は、n形、p形、あるいは高抵抗のi形のいずれでもよい。例えば、マグネシウム(元素記号:Mg)や亜鉛(元素記号:Zn)或いはベリリウム(元素記号:Be)などの第II族元素をドーピング若しくは拡散してなる、或いはカルシウム(元素記号:Ca)をイオン注入してなるp形AlpGaqInrs1-s 混晶層と、Siなどの第IV族元素、またはセレン(元素記号:Se)や硫黄(元素記号:S)などの第VI族元素をドーピング或いはイオン注入してなるn形AlpGaqInrs1-s 混晶層を構成層として利用すれば、pn接合構成を内包する発光デバイス用途或いは大電力サイリスタ用途の積層構造体10a,10bを構築することができる。
【0062】
基板1と、緩衝層21あるいは22とをいずれも高抵抗とし、その上に、III 族窒化物半導体層3として、AlpGaqInrs1-s 混晶からなるn形のチャネル層とn形のコンタククト層を積層してなる積層構造体10a,10bは、ショットキー(Schottky)接合型電界効果トランジスタ(MESFET)用途として利用することができる。n形チャネル層(電子走行層)とn形コンタクト層との中間に、さらにAlpGaqInrs1-s から成るn形の電子供給層を配置してなる積層構造体10a,10bは、MESFETの中で特に、2次元電子ガスFET(TEGFET)用途として好ましく利用できる。
【0063】
基板1を含めた上記の積層構造体10a,10bに、デバイス化のための加工や表面処理などを施した後、、デバイス動作電源の入・出力用の電極を敷設することで、化合物半導体デバイスを形成する。この化合物半導体デバイスのうち、MESFETやMODFET(TEGFET)などのFET系デバイスは、ショットキー接合ゲート電極を配置するためのリセス(recess)加工を一般的な湿式若しくはプラズマエッチング法により施した後、ソース(source)及びドレイン(drain)電極をなすn形オーミック電極を配置すれば形成できる。また、LEDやLD等の発光デバイスにあっては、pn接合からなる発光部をメサ(mesa)型に残置するメサ加工を施し、p形及びn形双方のオーミック電極を設けて形成する。
【0064】
本発明では、基板1を立方晶とするため、この基板1に導電性材料を使用することができるようになる。上記のLEDやLD等の発光デバイスにあって、導電性の基板1を利用すれば、基板1の裏面側に一方のオーミック電極を敷設できるようになる。電気的な絶縁体であるサファイアを基板とする従来のLEDやLDでは、p形、n形の双方の電極を同一主面側に設置する必要性から一電極(多くはn側電極)の形成に必要な面積を発光層から削除する必要があった(Jpn.J.Appl.Phys.、34(1995)、L1332〜L1335頁参照)。この実施形態では、n側及びp側電極の何れか一方のオーミック電極を基板1の裏面側に敷設できるため、発光面積(pn接合面積)を徒に削除する必要もなくなり、したがって、発光面積の削減を回避でき、同一のチップサイズに於いて発光面積を大とする発光デバイスを作製できるようになる。
【0065】
p形のオーミック電極は、ニッケル(Ni)、パラジウム(元素記号:Pd)、銀(元素記号:Ag)、白金(元素記号:Pt)、金(元素記号:Au)、金・亜鉛(Au・Zn)合金や金・ベリリウム(Au・Be)合金などから構成できる。n形オーミック電極は、アルミニウム(元素記号:Al)、チタン(元素記号:Ti)、クロム(元素記号:Cr)やインジウム(元素記号:In)などの金属材料から構成できる。
【0066】
上記した本発明に係る積層構造体10a,10bを構成するには、立方晶の結晶材料からなる基板1表面上に、下記(a)〜(e)に記載のエピタキシャル成膜手段により、緩衝層21(22)、及びIII 族窒化物半導体層3を成長させる。
(a)ホスフィン(化学式:PH3)、アンモニア(化学式:NH3)やジボラン(化学式:B26)などを第V族元素の原料とし、トリメチルガリウム(化学式:(CH33Ga)等の有機金属化合物をIII 族元素の原料とする常圧(大気圧)或いは減圧有機金属熱分解気相成長(MOCVD)法(MOVPE法或いはOMVPE法などとも称される。)
(b)三塩化砒素(化学式:AsCl3)や三塩化硼素(化学式:BCl3)等の第V族元素の塩化物と金属ガリウム(元素記号:Ga)を原料とするハライド気相成長(VPE)法
(c)アルシン、アンモニアやジボラン等の第V族元素の水素化物と金属ガリウムなどを原料とするハイドライド(hydride)VPE法
(d)金属ガリウムと砒素などを原料とする分子線エピタキシャル成長(MBE)法
(e)アンモニアやヒドラジン等のガス状原料と金属原料を使用するガスソース(gas−source)MBE法など。
【0067】
以上述べたように、この発明に係る実施形態では、基板1上に積層して成る積層構造体10aを、立方晶の結晶基板1と、その結晶基板1上に形成したリン化硼素ガリウム混晶から成る緩衝層21と、その緩衝層21上に形成したIII 族窒化物半導体層3と、から構成したので、緩衝層21は、基板1とIII 族窒化物半導体層3との間の格子不整合性を緩和し、また、III 族窒化物半導体層3の結晶系を立方晶を主体とする層となす作用を積極的に有し、このため、当該積層構造体10aの全体を格子整合性の良好な立方晶を主体とする構成とすることができる。
【0068】
そして、立方晶で全体を構成できるので、圧電効果が発生し難くなり、この積層構造体10aからデバイスを形成したとき、そのデバイスとしての高速応答性を確保する上で、大きく貢献することができる。
【0069】
また、立方晶であるため、低抵抗のp形伝導層を容易に形成することができ、したがって、pn接合構造を必要とする、例えばLEDやLD等の光デバイスや大電力サイリスタなどの電子デバイスをも容易に形成できるようになる。
【0070】
また、緩衝層21をリン化硼素ガリウム混晶から構成したので、硼素の組成比xを調整することで、格子定数を任意に制御することができ、したがってその上に積層させたIII 族窒化物半導体層3との間でほぼ完全な格子整合性を持たせることができ、結晶欠陥の少ない良質の活性層等の機能層を備えた積層構造体10aをもたらし、デバイスとしての諸特性も大幅に向上させることができる。例えば、発光デバイスにあっては、発光強度等の発光特性に優れる発光デバイスを得ることができ、FETデバイスにあっては、活性層たるチャネル層の結晶性の向上に起因して高い移動度が発現され、相互コンダクタンス(所謂、gm )等の重要特性の向上を可能とする。
【0071】
また、緩衝層21を構成する硼素の組成比xに勾配を付したので、緩衝層21は、III 族窒化物半導体層3のみでなく、基板1側との間でもほぼ完全な格子整合性を持つことができ、したがって、当該積層構造体10aの全体をほぼ完全な格子整合性のもとで構築することができる。
【0072】
さらに、緩衝層21を、当該緩衝層21を構成する硼素の組成比xを異にする層21a,21b…を重層させて構成したので、格子定数の異なる層を重層させることにより、緩衝層21内に格子定数の異なる結晶歪を内包させることとなり、したがって、上層のIII 族窒化物半導体層3に転位等の結晶欠陥が伝搬するのを防止でき、結晶性に優れるIII 族窒化物半導体層3を積層させることができる。
【0073】
また、この発明に係る実施形態では、基板1上に積層して成る積層構造体10bを、立方晶の結晶基板1と、その結晶基板1上に形成したリン化窒化硼素混晶から成る緩衝層22と、その緩衝層22上に形成したIII 族窒化物半導体層3と、から構成したので、緩衝層22は、基板1とIII 族窒化物半導体層3との間の格子不整合性を緩和し、また、III 族窒化物半導体層3の結晶系を立方晶を主体とする層となす作用を積極的に有し、このため、当該積層構造体10bの全体を立方晶を主体とする構成とすることができる。
【0074】
そして、立方晶で全体を構成できるので、上記の積層構造体10aの場合と同様の効果を奏する。
【0075】
すなわち、圧電効果が発生し難くなり、この積層構造体10bからデバイスを形成したとき、そのデバイスとしての高速応答性を確保する上で、大きく貢献することができる。
また、立方晶であるため、低抵抗のp形伝導層を容易に形成することができ、したがって、pn接合構造を必要とする、例えばLEDやLD等の光デバイスや大電力サイリスタなどの電子デバイスをも容易に形成できるようになる。
【0076】
また、緩衝層22をリン化窒化硼素混晶から構成したので、窒素の組成比zを調整することで、格子定数を任意に制御することができ、したがってその上に積層させたIII 族窒化物半導体層3との間でほぼ完全な格子整合性を持たせることができ、結晶欠陥の少ない良質の活性層等の機能層を備えた積層構造体10bをもたらし、デバイスとしての諸特性も大幅に向上させることができる。例えば、発光デバイスにあっては、発光強度等の発光特性に優れる発光デバイスを得ることができ、FETデバイスにあっては、活性層たるチャネル層の結晶性の向上に起因して高い移動度が発現され、相互コンダクタンス(所謂、gm )等の重要特性の向上を可能とする。デバイスとしての諸特性を大幅に向上させることができる。
【0077】
また、緩衝層22を構成する窒素の組成比zに勾配を付したので、緩衝層22は、III 族窒化物半導体層3のみでなく、基板1側との間でもほぼ完全な格子整合性を持つことができ、したがって、当該積層構造体10bの全体をほぼ完全な格子整合性のもとで構築することができる。
【0078】
さらに、緩衝層22を、当該緩衝層22を構成する窒素の組成比zを異にする層22a,22b…を重層させて構成したので、格子定数の異なる層を重層させることにより、緩衝層22内に格子定数の異なる結晶歪を内包させることとなり、したがって、上層のIII 族窒化物半導体層3に転位等の結晶欠陥が伝搬するのを防止でき、結晶性に優れるIII 族窒化物半導体層3を積層させることができる。
【0079】
また、この発明に係る実施形態では、上記の緩衝層21,22を重層させて新たな緩衝層23を構成するようにしたので、緩衝層23はより幅広い格子定数を持つことができるようになり、したがって、その上下に接合させる基板1及びIII 族窒化物半導体3をより多様な材料から選択しても、ほぼ完全な格子整合性の下で接合させることができるようになる。
【0080】
上記の説明では、緩衝層21(あるいは22)の上に直接III 族窒化物半導体層3を積層させるようにしたが、直接積層させず、図10に示すように、緩衝層21(22)と略同一の組成を有するBXGa1-XP混晶(またはBNz1-z混晶)からなる下地層41(42)を介してIII 族窒化物半導体層3を積層させ、これにより積層構造体10fを構成することもできる。この構成によると、緩衝層/下地層間が擬似的なホモ(homo)接合となるため、両層の接合界面でのミスフィットに起因する転位等の結晶欠陥の発生がより一層抑制でき、下地層41(42)は、結晶欠陥密度の極めて小さい、結晶性において顕著に優れたものとなる。このような下地層41(42)上には、下地層41(42)の高品質性を受け継いで、より一層結晶欠陥の少ない品質の優れたクラッド層や活性(発光)層などの機能層を形成することができる。
【0081】
次に、本発明の積層構造体及びその積層構造体から形成した化合物半導体デバイスについて、より具体的な実施例を以て説明する。
【0082】
【実施例】
下記の各実施例では、先ずpn接合を含むヘテロ接合構造から成る積層構造体を形成し、次にその積層構造体からLEDを形成した。
【0083】
(第1実施例)
図11は第1実施例での積層構造体の断面構造を示す図である。この実施例では、緩衝層をBxGa1-xP混晶で形成する。図において、積層構造体100は、基板101上に積層して構成されている。基板101には、閃亜鉛鉱型の結晶構造を有し、抵抗率が約2ミリオーム・センチメートル(mΩ・cm)で、{100}2゜オフ(off)リン化ガリウム(GaP)単結晶を用いた。
【0084】
低抵抗で導電性の基板101の一主面上に、一般的な常圧(大気圧)MOCVD法により750℃に於いて水素気流中でBxGa1-xP混晶からなる低温緩衝層121を堆積した。緩衝層121を構成するBxGa1-xP(0≦x≦1)混晶の硼素(B)組成比xは、基板101との接合界面で0(零)とした。即ち、基板101表面に接する緩衝層121は、基板101と同じGaPとした。ジボラン(化学式:B26)/ホスフィン(化学式:PH3 )/トリメチルガリウム(化学式:(CH33Ga))からなるMOCVD反応系を利用して、20分間に亘り成膜を継続し、層厚を約2000Åとする緩衝層121を成膜した。20分間に亘る成膜期間中に、MOCVD反応系に供給するガリウム(Ga)源としたトリメチルガリウム((CH33Ga)に対する硼素源のジボランガス(10体積%B26−90体積%H2 )の供給比率を時間的に一律に減少させた。緩衝層121の成膜終了時には、トリメチルガリウムのMOCVD反応系への供給を停止してガリウムの組成比(1−x)を0(零)とし、逆に硼素の組成比xを1.0とした。この第III 族構成元素の供給流量を変化させる操作により、緩衝層121の表面は、リン化硼素(BP)となした。緩衝層121の成膜に要した20分間には、ホスフィンガス(10体積%PH3−90%体積H2)及びジシランガスのMOCVD反応系への供給量は変化させず、一定に保った。また、成膜期間中に、体積濃度にして約5ppmのジシラン(化学式:Si26)を含むジシラン−水素混合ガスをドーピングガスとして、硼素組成比xを層厚の増加方向に0から1.0に増加させた組成勾配を有する緩衝層121に珪素(Si)をドーピングした。このSiのドーピング操作により緩衝層121にn形の伝導性を付与した。
【0085】
次に、緩衝層121に立方晶を主体とするIII 族窒化物半導体層131,132,133を順次積層させた。すなわち、緩衝層121の成膜終了後、基板101の温度を750℃に維持したままで、上記の表面でBPとなした緩衝層121上に、水素気流中で砒素(As)組成比を0.02とする立方晶を主体とするn形のSiドープの砒化窒化ガリウム混晶層(GaN0.98As0.02)を下部クラッド層131として積層した。この下部クラッド層131の格子定数は4.533Åであり、緩衝層121を成すBPの格子定数4.538Åにほぼ一致している。下部クラッド層131の堆積時の砒素(As)原料としては、アルシン(AsH3)混合ガス(10体積%AsH3−90%体積%水素)を利用した。Siのドーピング源には上記のジシラン−水素混合ガスを使用した。下部クラッド層131の層厚は約1.5μmとし、キャリア濃度は約2×1018cm-3とした。
【0086】
次に、750℃で下部クラッド層131上にインジウム組成比を0.06(6%)とするSiドープ窒化ガリウム・インジウム混晶(Ga0.94In0.06N)をn形発光層132として、トリメチルインジウム(化学式:(CH33In)をインジウム(In)源とする常圧MOCVD法により積層させた。Ga0.94In0.06N発光層132の層厚は、約70Åとし、キャリア濃度は約1×1018cm-3とした。
【0087】
さらに、750℃で常圧MOCVD法により、層厚を約1000ÅとしたMgをドーピングしたp形砒化窒化ガリウム混晶(GaN0.98As0.02)を上部クラッド層133として、n形窒化ガリウム・インジウム混晶から成る発光層132上に積層させた。上部クラッド層133をなすp形GaN0.98As0.02 混晶層も立方晶を主体として構成されているため、正孔濃度も約1×1018cm-3の高濃度に容易に到達した。
【0088】
上部クラッド層133上には、亜鉛(Zn)をドーピングしたp形のリン化硼素(BP)からなるコンタクト層105を積層した。亜鉛は、ジエチル亜鉛(化学式:(C252Zn) を体積濃度にして約100ppm含むジエチル亜鉛−水素混合ガスをドーピング源としてドーピングした。Znドープp形BPコンタクト層105の層厚は約500Åで、正孔濃度は約2×1018cm-3とした。BPは元来、閃亜鉛鉱型の立方晶であるために容易に1018cm-3を越える低抵抗層のp形層となった。
【0089】
以上の積層操作により、立方晶であるGaP単結晶基板101上に、基板101を構成する単結晶材料とも格子整合し、且つ下部クラッド層131とも格子整合を果たす、基板101と下部クラッド層131間の格子不整合を緩和するに効果を奏する緩衝層121を具備し、尚且、緩衝層121上に格子整合関係を保持しつつ積層してなるLED用途のpn接合型DH(ダブルヘテロ)構造の積層構造体100を形成した。
【0090】
上記の積層構造体100を母体材料として短波長可視光を放射するLEDを作製した。
図12は第1実施例でのLEDの断面構造を示す図である。図において、LED101は次の手順で形成した。先ず、基板101としたGaP単結晶の裏面側に、金(Au)・ゲルマニウム(Ge)合金(Au95重量%:Ge5重量%)/Ni/Auの3層からなる金属膜を順次、一般的な真空蒸着法により被着させ、450℃で10分間のアロイ処理を水素雰囲気中で施してn形オーミック電極109を形成した。
【0091】
次に、積層構造体100の最表層をなすp形のリン化硼素からなるコンタクト層105の表面上に、約2000Åの厚さの金(Au)・亜鉛(Zn)合金(Au97重量%:Zn3重量%)膜、約1000Åのニッケル(Ni)膜、及び約1μmの金(Au)膜を順次、通常の真空蒸着法により被着した。一般的なフォトリソグラフィー技術を利用したパターニング加工により、Au・Zn/Ni/Au3層重層構成の金属被膜を、370μmの一定のピッチ(間隔)で直径120μmの円形状に残置させた。
【0092】
然る後、コンタクト層105上に円形状に残置させた金属被膜を付した状態で、水素雰囲気内で450℃で2分間、アロイング処理(合金化処理)を施した。このアロイ(alloy)処理により、3層の金属被膜を重層させてなるp形オーミック電極108を形成した。
【0093】
コンタクト層105の表面に、中心線間のピッチ(間隔)を370μmとし幅を20μmとした格子状のストライプ(帯状溝)を、一般的なフォトリソグラフィー技術によるパターニングと湿式エッチング法を利用して描画した。格子状に直交するストライプは、GaPが劈開を呈する[011]方向に平行に設けた。また、ストライプは、上記の円形のp形オーミック電極108がそれらが区画する正方形の格子の中心に位置する様に設けた。
【0094】
上記のストライプラインに沿って、ダイヤモンド製切削刃を付したカッターを走行させ、スクライブ(劈開)により、一辺を約350μmとする正方形のチップに分離した。元来、[011]方向に劈開性を有する閃亜鉛鉱型の等軸立方晶のGaP結晶を基板として使用したが故に、また、積層構成層も立方晶の結晶層から構成されているがために、積層構造体100を不必要なチッピング(欠け)が発生しないように裁断するのは容易であった。
【0095】
個別に分離したチップを、ステム(台座)に備えられた銀(Ag)を被着して外部への発光の反射の効率を高めた円錐状の反射カップ(cup)の内部にマウント(支持)した。次に、一般的な半導体素子封止用の透明エポキシ(epoxy)樹脂で円筒型の外形に囲繞し、LED101を形成した。
【0096】
ステムに備え付けの陽極及び陰極用のリード端子を介して、LED101の上下に敷設したp形及びn形両オーミック電極間に順方向に動作電流を通流した。順方向への電流の通流により、LED101は青色発光を呈した。発光の中心波長は約4300Åであり、発光スペクトルの半値幅は約70Åであった。近紫外帯領域に副次的な発光スペクトルは特に計測されず、単色性に優れる発光であった。順方向電流を20ミリアンペア(mA)とした際の発光出力は約840ミリカンデラ(mcd)と発光強度的にも優れたLEDとなった。順方向電圧は20mA通電時に約4.2ボルト(V)となった。以上により、本発明に係わる積層構造体100は、発光強度や発光の単色性などの発光特性に優れるLED101が帰結するものであることが提示された。
【0097】
(実施例2)
図13は第2実施例での積層構造体を示す図である。この実施例では、緩衝層をBNz1-z混晶で形成する。図において、積層構造体200は、基板201上に積層して構成されている。基板201は、下層の基板201aと表層側の基板201bとから成っている。すなわち、基板201aは、[011]方向に4゜オフしたリンをドーピングしたn形{001}−Si単結晶であり、この基板201a表面上に、三塩化硼素(BCl3)と三塩化リン(PCl3)を各々硼素及びリン源とする、一般的なVPE法により、厚さ約2μmのSiドープn形BP層を800℃で堆積し、この閃亜鉛鉱型の結晶型を有するn形BP層を表層側の基板201bとした。
【0098】
基板201bの一主面上には、一般的な常圧MOCVD法により800℃で閃亜鉛鉱型のBNz1-z混晶からなる緩衝層222を積層した。トリメチル硼素(化学式:(CH33B)/アンモニア(NH3 )/ホスフィン(10体積%PH3−90%H2)反応系を利用したBNz1-z(0≦z≦1)混晶層を成長させるに当たり、表層側の基板201bを形成するBP層に格子整合させるために、緩衝層222の成長初期の段階では、アンモニアガスの反応系への供給量は0(零)、即ち窒素の組成比zを0とした。これにより、表層側の基板201bと、緩衝層222とは、その接合部分がいずれもBPから成り、ほぼ完全に格子整合することとなった。
【0099】
緩衝層222の成長に費やす時間が経過すると共に、即ち、緩衝層222の層厚が増加するに伴い窒素の組成比zを単調に漸次、増加させ、最終的に0.02(2%)とした。層厚を約200ÅとするBNz1-zから成る緩衝層222の成長には10分間を要したが、この間には、アンモニアガスの反応系への供給量のみを増加させ、窒素組成比zが0から0.02まで変化するように勾配を付した。この成長期間中にはまた、第1実施例のジシラン−水素混合を利用してSiをドーピングし、緩衝層222をn形となした。
【0100】
次に、緩衝層222に立方晶を主体とするIII 族窒化物半導体層231,232,233を順次積層させた。すなわち、表面の組成をBN0.020.98とする緩衝層222の成膜終了後、その表面上には、水素気流中で740℃に於いて、砒素(As)組成比を0.01(1%)とする立方晶を主体とするSiドープn形砒化窒化ガリウム混晶層(GaN0.99As0.01)を下部クラッド層231として積層した。成膜は、第1実施例に記載のアルシン−水素混合ガスを砒素(As)源とし、ジシラン−水素混合ガスをSiのドーピング源とする常圧のMOCVD法で実施した。下部クラッド層231の層厚は約2μmで、キャリア濃度は約3×1018cm-3とした。この下部クラッド層231の格子定数は4.521Åであり、緩衝層222の表面組成BN0.020.98の格子定数4.520Åにほぼ一致している。
【0101】
GaN0.99As0.01下部クラッド層231上には、740℃でインジウム組成比を0.02(2%)とする、立方晶を主体とするSiドープn形窒化ガリウム・インジウム混晶層(Ga0.98In0.02N)を発光層232として積層した。発光層232の層厚は約1000Åとした。発光層232のキャリア濃度として、約5×1017cm-3が得られるように、上記のジシラン−水素混合ガスのドーピング流量を調節した。
【0102】
n形発光層232の上には、Mgをドーピングした、砒素(As)組成比を0.01(1%)とするp形砒化窒化ガリウム混晶層(GaN0.99As0.01)を上部クラッド層233して積層した。成膜は、740℃で行った。上部クラッド層233の層厚は約5000Åとし、キャリア濃度は約8×1017cm-3とした。上部クラッド層233のGaN0.99As0.01混晶層を対象としたX線精密回折測定法では六方晶に帰属される回折ピークは観測されなかった。
【0103】
以上の積層操作により、立方晶である基板201上に、表層側の基板201bを構成する材料とも格子整合し、且つ下部クラッド層231とも格子整合を果たす、基板201と下部クラッド層231間の格子不整合を緩和するに効果を奏する緩衝層222を具備し、尚且、緩衝層222上に格子整合関係を保持しつつ積層してなるLED用途のpn接合型DH(ダブルヘテロ)構造の積層構造体200を形成した。
【0104】
上記の積層構造体200を母体材料として近紫外光を放射するLEDを作製した。
図14は第2実施例でのLEDの断面構造を示す図である。図において、LED201は、次のようにして形成した。積層構造体200の最表層をなすp形の砒化窒化ガリウム混晶(GaN0.99As0.01)から成る上部クラッド層233の表面上に、第1実施例に記載の手法と手順に則り、Au・Zn/Ni/Auの3層構成からなるp形オーミック電極208を設けた。n形オーミック電極209は、n形Si単結晶から成る下層側の基板201の裏面側に真空蒸着したAu単体からなる被膜から構成した。
【0105】
然る後、第1実施例に記載の裁断法に従いチップとなし、半導体素子封止用の透明エポキシ樹脂でモールド(mold)してLED201となした。その後、n形及びp形両オーミック電極間に順方向に直流電流を流通させてLED201の発光特性を調査した。発光波長は約380nmとなった。発光スペクトルの半値幅は約160Åであった。紫外帯及び黄色、赤色帯での副次的なスペクトルは認められず、単色性に優れた発光を呈すLEDであった。順方向電圧はを20mAとした際の順方向電圧は約4Vであった。一般的な積分球を利用して通常に測定した発光出力(発光輝度(cd/cm2 )×発光面積)は約500ミリカンデラ(mcd)と高く、これをもって本発明に依れば、従来の如く電極を形成するために発光面を削除する必要が無く発光面積の広さが維持できるため、格子整合系積層構造に起因する本来の発光強度の大きさと相俟って、高出力の発光デバイスが形成できることが提示された。
【0106】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
の発明では、基板上に積層して成る積層構造体を、立方晶の結晶基板と、その結晶基板上に形成したリン化硼素ガリウム混晶から成り第 III 族元素の組成に勾配を付した緩衝層と、その緩衝層上に形成した、立方晶を主体とし一般構造式がGaN q As 1-q (0<q<1)で表されるIII 族窒化物半導体層とを備え、ミスマッチ度0.1%以下で III 族窒化物半導体層の格子定数が緩衝層の表面組成の格子定数にほぼ一致するように構成したので、緩衝層は、結晶基板とIII 族窒化物半導体層との間の格子不整合性を緩和し、また、III 族窒化物半導体層の結晶系を立方晶を主体とする層となす作用を積極的に有し、このため、当該積層構造体の全体を格子整合性の良好な立方晶を主体とする構成とすることができる。
【0107】
そして、立方晶で全体を構成できるので、圧電効果が発生し難くなり、この積層構造体からデバイスを形成したとき、そのデバイスとしての高速応答性を確保する上で、大きく貢献することができる。
【0108】
また、立方晶であるため、低抵抗のp形伝導層を容易に形成することができ、したがって、pn接合構造を必要とする、例えばLEDやLD等の光デバイスや大電力サイリスタなどの電子デバイスをも容易に形成できるようになる。
【0110】
また、この発明では、緩衝層を構成するリン化硼素ガリウム混晶の第III 族元素の組成比に勾配を付したので、緩衝層は、III 族窒化物半導体層のみでなく、結晶基板側との間でもほぼ完全な格子整合性を持つことができ、したがって、当該積層構造体の全体をほぼ完全な格子整合性のもとで構築することができ、結晶欠陥の少ない良質の活性層等の機能層を備えた積層構造体をもたらし、デバイスとしての諸特性も大幅に向上させることができる。例えば、発光デバイスにあっては、発光強度等の発光特性に優れる発光デバイスを得ることができ、FETデバイスにあっては、活性層たるチャネル層の結晶性の向上に起因して高い移動度が発現され、相互コンダクタンス(所謂、g m )等の重要特性の向上を可能とする。
【0112】
この発明では、基板上に積層して成る積層構造体を、立方晶の結晶基板と、その結晶基板上に形成したリン化窒化硼素混晶から成り第V族元素の組成に勾配を付した緩衝層と、その緩衝層上に形成した、立方晶を主体とし一般構造式がGaN q As 1-q (0<q<1)で表されるIII族窒化物半導体層と、を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が緩衝層の表面組成の格子定数にほぼ一致するように構成したので、緩衝層は、結晶基板とIII 族窒化物半導体層との間の格子不整合性を緩和し、また、III 族窒化物半導体層の結晶系を立方晶を主体とする層となす作用を積極的に有し、このため、当該積層構造体の全体を立方晶を主体とする構成とすることができる。
【0113】
そして、立方晶で全体を構成できるので、圧電効果が発生し難くなり、この積層構造体からデバイスを形成したとき、そのデバイスとしての高速応答性を確保する上で、大きく貢献することができる。
また、立方晶であるため、低抵抗のp形伝導層を容易に形成することができ、したがって、pn接合構造を必要とする、例えばLEDやLD等の光デバイスや大電力サイリスタなどの電子デバイスをも容易に形成できるようになる。
【0115】
また、緩衝層を構成する第V族元素の組成比に勾配を付したので、緩衝層は、III 族窒化物半導体層のみでなく、結晶基板側との間でもほぼ完全な格子整合性を持つことができ、したがって、当該積層構造体の全体をほぼ完全な格子整合性のもとで構築することができ、デバイスとしての諸特性も大幅に向上させることができる。
【0117】
また、この発明では、緩衝層を、当該緩衝層を構成する第V族元素の組成比を異にする層を重層させることにより、組成に勾配を付して構成したので、格子定数の異なる層を重層させることにより、緩衝層内に格子定数の異なる結晶歪を内包させることとなり、したがって、上層のIII 族窒化物半導体層に転位等の結晶欠陥が伝搬するのを防止でき、結晶性に優れるIII 族窒化物半導体層を積層させることができる。
【図面の簡単な説明】
【図1】この発明の積層構造体の構成を概略的に示す図である。
【図2】この発明の積層構造体の構成を概略的に示す図である。
【図3】リン化硼素ガリウム混晶(BXGa1-XP)の硼素組成比xと格子定数L1との関係を示す図である。
【図4】リン化窒化硼素混晶(BNZ1-Z)の窒素組成比Zと格子定数L2との関係を示す図である。
【図5】リン化硼素ガリウム混晶から成る緩衝層の硼素組成に勾配を付したときの層厚と硼素組成比との関係を示す図である。
【図6】リン化窒化硼素混晶から成る緩衝層の窒素組成に勾配を付したときの層厚と窒素組成比との関係を示す図である。
【図7】硼素の組成比を異にする層を重層させて成るリン化硼素ガリウム混晶から成る緩衝層を有する積層構造体を示す図である。
【図8】窒素の組成比を異にする層を重層させて成るリン化窒化硼素混晶から成る緩衝層を有する積層構造体を示す図である。
【図9】リン化硼素ガリウム混晶から成る層と、リン化窒化硼素混晶から成る層とを重層させて形成した緩衝層を有する積層構造体を示す図である。
【図10】緩衝層上に下地層を形成して成る積層構造体を示す図である。
【図11】第1実施例での積層構造体の断面構造を示す図である。
【図12】第1実施例でのLEDの断面構造を示す図である。
【図13】第2実施例での積層構造体の断面構造を示す図である。
【図14】第2実施例でのLEDの断面構造を示す図である。
【符号の説明】
1 基板
21 リン化硼素ガリウム混晶から成る緩衝層
22 リン化窒化硼素混晶から成る緩衝層
3 III 族窒化物半導体層
10a 積層構造体
10b 積層構造体
10c,10d,10e,10f 積層構造体
21a,21b… 硼素組成比を異にするリン化硼素ガリウム混晶から成る緩衝層
22a,22b… 窒素組成比を異にするリン化窒化硼素混晶から成る緩衝層
21m リン化硼素ガリウム混晶から成る層
22m リン化窒化硼素混晶から成る層
23 層21m、層22mから成る緩衝層
41,42 下地層
100 積層構造体
101 基板
105 コンタクト層
108 p形オーミック電極
109 n形オーミック電極
110 LED
121 緩衝層
131 下部クラッド層
132 発光層
133 上部クラッド層
200 積層構造体
201a,201b 基板
208 p形オーミック電極
209 n形オーミック電極
210 LED
222 緩衝層
231 下部クラッド層
232 発光層
233 上部クラッド層
x リン化硼素ガリウム混晶における硼素の組成比
z リン化窒化硼素混晶における窒素の組成比
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a laminated structure including a group III nitride semiconductor layer laminated on a crystal substrate via a buffer layer.
[0002]
[Prior art]
Aluminum nitride / gallium mixed crystal (AlxGayN: 0 ≦ x, y ≦ 1, x + y = 1) or gallium nitride / indium mixed crystal (GaxInyGroup III nitride semiconductors such as N: 0 ≦ x, y ≦ 1, x + y = 1) are short wavelength visible light emitting diodes (English abbreviation: LED), laser diodes (abbreviation: LD), or photodiodes such as blue (Abbreviation: PD) and the like are used as layers constituting Group III nitride semiconductor optical devices (see Mat. Res. Soc. Symp. Proc., Vol. 449 (1997), pages 509 to 518). Further, it is used to construct a group III nitride semiconductor electronic device such as a Schottky junction field effect transistor (English abbreviation: MESFET) (Proc. OF THE TOPICAL WORKSHOP ON III-V NITRIDES (21 -23. Sept. 1995) (PERGAMON PRESS), see pages 97-100.
[0003]
Conventionally, these compound semiconductor devices have been exclusively sapphire (α-Al) belonging to the hexagonal system.2OThree(Single crystal) as a substrate. The a-axis lattice constant of sapphire is 4.7854. The lattice constant of the a-axis of hexagonal gallium nitride (chemical formula: GaN), which is the main constituent material of the conventional laminated structure, is 3.180Å (written by Akazaki Isao, “III-V Group Compound Semiconductor” (1994) May 20, first edition, published by Baifukan Co., Ltd., Table 7.1 on page 148) Therefore, the degree of mismatch between gallium nitride and sapphire as a substrate takes into account the orientation of GaN on sapphire. However, the size reaches 13.8% (see “The Journal of Japanese Society for Crystal Growth”, Vol. 15, No. 3 & 4 (1988), pages 75 to 82).
The degree of lattice mismatch between indium nitride (chemical formula: InN) having a lattice constant of 3.533Å, which is one constituent material of the conventional laminated structure, and hexagonal gallium nitride also reaches about 11.1%. As described above, the conventional laminated structure for use in group III nitride semiconductor devices has a structure of a lattice mismatch system including a mismatch of about 10%.
[0004]
When the degree of lattice mismatch between the constituent layers of the substrate material and the laminated structure is large, it is extremely difficult to stack a continuous and good crystalline epitaxial thin film layer. Therefore, in a conventional laminated structure for a group III nitride semiconductor device, for example, a buffer layer is disposed for the purpose of relaxing lattice mismatch between the hexagonal sapphire substrate and the laminated structure constituting layer. It has become a common practice.
[0005]
The buffer layer is usually AlXGaYN (0.ltoreq.X, Y.ltoreq.1) mixed crystal (refer to Japanese Patent Laid-Open Nos. 2-229476 and 4-297023). Since the buffer layer is practically formed at a relatively low temperature of about 400 ° C. to about 600 ° C., it is called a low temperature buffer layer. Conventionally, an important requirement to be provided as a buffer layer is a hexagonal wurzite type amorphous crystal layer in which microcrystals are mixed (Japanese Patent Laid-Open No. Hei 2-229476). Refer to the book). That is, in the conventional laminate, a buffer layer made of a hexagonal group III nitride semiconductor is usually included on the surface of a hexagonal crystal substrate.
[0006]
By the way, there are the following peculiar problems that the conventional laminated structure is composed of the crystal layer mainly composed of hexagonal crystals as described above.
[0007]
That is, a hexagonal gallium nitride based semiconductor originally exhibits a piezo effect (piezoelectric effect). In a MODFET that requires high-speed response of electrons and a large-capacity power device, charge separation due to the piezoelectric effect deters normal operation of electrons. Therefore, in order to configure a device having excellent high-speed response, it is advantageous to configure it from a laminated structure that does not include polarization due to the piezoelectric effect.
[0008]
The strength of the piezoelectric effect varies depending on the crystal system even for the same group III nitride semiconductor. In cubic III-nitride semiconductors, the piezoelectric effect is unlikely to occur (1996 Lead Research Report NEDO-PR-9605, "Hard Electronics" (March 1997) (See New Functional Device Research and Development Association), page 75). This is a potential factor that is advantageous for obtaining a device that exhibits high-speed response of electrons.
[0009]
Also, in the cubic crystal, the band narrowing on the valence band side is not released (co-authored by Toshiaki Ikoma and Hideaki Ikoma, “Introduction to Basic Properties of Compound Semiconductors” (first edition on September 10, 1991, Baifukan Co., Ltd.) (See page 17), forming a low-resistance p-type conductive layer is easier than hexagonal crystals (see JP-A-2-275682). The characteristic of cubic that the p-type conductive layer can be easily formed is that each laminated structure for power electronic device diodes such as LED, LD, or abbreviated IGBT (insulated gate bipolar transistor) including a pn junction. It is an excellent quality that is important in building a stable.
[0010]
For this reason, recently, an attempt has been made to construct a laminated structure for device use with a cubic group III nitride semiconductor crystal layer. The conventional technology intended to form a stacked structure for a device from a cubic group III nitride semiconductor crystal layer is based on a single crystal silicon (Si) or gallium arsenide (GaAs) as a substrate crystal. . This is because, in order to grow a hexagonal crystal predominantly on the hexagonal crystal, a diamond structure type Si and zinc blende belonging to the cubic system is used. This is because it is inherently advantageous to use a zinc blend type GaAs as a substrate crystal.
[0011]
However, it is known that a cubic crystal phase and a hexagonal crystal phase are mixed inside a group III nitride semiconductor layer directly formed on a cubic substrate crystal. For example, in the example of a GaN growth layer formed on a GaAs substrate, it has been reported that hexagonal crystals are mixed at about 10% (1997). Collection No. 1 (Japan Society for Applied Physics, published on October 2, 1997), lecture number 3p-Q-15, see page 316).
[0012]
In view of this background, even when a stacked structure is formed using a cubic Si single crystal as a substrate, an operation of depositing each constituent layer of the stacked structure through a buffer layer is performed. As a constituent material of the buffer layer in this case, silicon carbide (SiC) is used, and this silicon carbide includes hexagonal silicon carbide (referred to as 6H—SiC) and cubic silicon carbide (3C). (Referred to as "SiC and related wide gap semiconductor study group 5th lecture proceedings" (hosted by the Japan Society of Applied Physics, October 31 to November 1, 1996), page 20. And Proc. TOPICAL MEETING WORKSHOP ON III-V NITRIDES (Sept. 21-23, 1995), PERGAMON PRESS, pages 335-338). And since a hexagonal group III nitride semiconductor layer grows predominantly on hexagonal 6H—SiC, it is not suitable for forming a cubic group III nitride semiconductor crystal layer.
[0013]
On the other hand, if the buffer layer is composed of cubic 3C-SiC, it is expected that a cubic group III nitride semiconductor layer can be overlaid, but the hexagonal and cubic crystal phases are actually formed on the buffer layer. A crystal layer containing a mixture of nuclei is formed (Preliminary Proceedings of the 58th JSAP Autumn Meeting, 1997 (Heisei 9), Japan Society of Applied Physics, published on October 2, 1997) , Lecture number 3p-Q-19, pages 317)). Taking gallium nitride (GaN) as an example of a group III nitride semiconductor to be stacked, the band gap of hexagonal GaN at room temperature is 3.39 electron volts (eV), and that of cubic is 3.29 eV. is there. In addition, the lattice constant of the a axis is 3.18Å in the hexagonal crystal, whereas it is greatly different from 4.51Å in the cubic crystal. That is, mixing different crystal systems in the same growth layer means that the layer is a mixture of semiconductor materials having different band gaps and lattice constants. As a result, in a light-emitting device in which such a crystal system layer is used as a light-emitting layer, problems such as non-uniformity of the emission wavelength result. Not only in light emitting devices but also in other devices, the occurrence of inadvertent lattice distortion due to the difference in lattice constant at the hexagonal / cubic interface is an obstacle to the formation of a homogeneous semiconductor functional layer. It is obvious.
[0014]
Thus, when cubic 3C-SiC is used for the buffer layer, the upper layer stack is inhomogeneous in which hexagonal crystals and cubic crystals are mixed, and thus a growth layer having a uniform crystal form is obtained. Above, cubic 3C-SiC is not necessarily suitable for the buffer layer.
[0015]
There are also conventional examples using phosphorous boron (chemical formula: BP) as a buffer layer material on a Si substrate (Japanese Patent Laid-Open Nos. 2-275682, 2-88381 and 2-288388). Refer to the book). It is already known that a BP single crystal film can be formed on a Si crystal (Naoya Shibusawa, Kazutaka Terashima, 28th Annual Meeting of the Japanese Society for Crystal Growth, No. 28aB11 (Journal of Japanese Society for Crystal Growth, Vol. 24, No. 24). 2 (1997), page 150)). The advantage of using the BP layer is that the lattice constant of cubic BP (4.538 mm) (written by Akazaki Isao, “III-V group compound semiconductor” (May 20, 1994, first edition, published by Baifukan Co., Ltd.), 148 Table 7.1 on page) and the degree of mismatch between cubic gallium nitride (lattice constant = 4.510Å) are only 0.6%. Due to the small degree of lattice mismatch with respect to cubic gallium nitride, recently BP is a material constituting a side block layer surrounding an active (light emitting) layer for unifying the oscillation mode of laser light. (See Japanese Patent Laid-Open No. 9-232685).
[0016]
[Problems to be solved by the invention]
However, although BP and cubic GaN have good lattice matching, they do not have a perfect lattice matching relationship, and a slight lattice mismatch remains. Then, when stacking with this degree of lattice mismatch remaining, misfit dislocations caused by this lattice mismatch cause the crystal defect density in the stack constituting layer to be further expanded. As a result, various device characteristics are hindered. For this reason, it has been found that it is extremely important that the lattice matching with the buffer layer is almost perfect.
[0017]
The present invention has been proposed in view of the above, and provides a laminated structure having a buffer layer capable of almost perfecting the consistency with a cubic group III nitride semiconductor layer laminated on the upper surface thereof. For the purpose.
[0018]
[Means for Solving the Problems]
  In order to achieve the above object, according to a first aspect of the present invention, there is provided a stacked structure formed on a substrate, a cubic crystal substrate, and a boron gallium phosphide mixed crystal formed on the crystal substrate ( BxGa1-xA buffer layer composed of P: 0 ≦ x ≦ 1) and having a gradient in the composition of the Group III element, and a general structural formula mainly composed of cubic crystals formed on the buffer layer and having a general structural formula of GaNqAs1-qA group III nitride semiconductor layer represented by (0 <q <1),Above mismatch rate of 0.1% or less III The lattice constant of the group nitride semiconductor layer substantially matches the lattice constant of the surface composition of the buffer layer,It is characterized by that.
[0019]
  According to a second aspect of the present invention, there is provided a stacked structure formed on a substrate, a cubic crystal substrate, and a boron phosphide mixed crystal (BN) formed on the crystal substrate.zP1-z: A buffer layer composed of 0 ≦ z ≦ 1) and having a gradient in the composition of the group V element, and a general structural formula mainly composed of cubic crystals formed on the buffer layer and having a general structural formula of GaNqAs1-qA group III nitride semiconductor layer represented by (0 <q <1),Above mismatch rate of 0.1% or less III The lattice constant of the group nitride semiconductor layer substantially matches the lattice constant of the surface composition of the buffer layer,It is characterized by that.
[0020]
  The invention according to claim 3 is the above-described claim.2In addition to the configuration of the invention described in (2), the buffer layer is formed by stacking layers having different composition ratios of the group V elements constituting the buffer layer.By adding a gradient to the compositionIt is characterized by.
[0021]
  According to a fourth aspect of the present invention, there is provided a stacked structure formed on a substrate, a cubic crystal substrate, and a boron gallium phosphide mixed crystal (B) on the crystal substrate.xGa1-xP: 0 ≦ x ≦ 1)First III Gradient composition of group elementsA first buffer layer and a boron phosphide boron nitride mixed crystal (BN)zP1-z: A second buffer layer composed of 0 ≦ z ≦ 1) and having a gradient in the composition of the group V elementSequentiallyA buffer layer formed by stacking layers, and a general structural formula mainly composed of cubic crystals formed on the buffer layer is GaN.qAs1-qA group III nitride semiconductor layer represented by (0 <q <1),Above mismatch rate of 0.1% or less III The lattice constant of the group nitride semiconductor layer substantially matches the lattice constant of the surface composition of the second buffer layer;It is characterized by that.
[0022]
  The invention according to claim 5It is a compound semiconductor device, Comprising: It provided on the said buffer layer using the laminated structure in any one of Claim 1 to 4. III Group nitride semiconductor is GaN q As 1-q (0 <q <1) is the lower cladding layer, GaInN is the light emitting layer, and GaN q As 1-q A double heterojunction light-emitting structure with an upper cladding layer of (0 <q <1),It is characterized by that.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
1 and 2 are diagrams schematically showing a configuration of a laminated structure according to the present invention. In FIG. 1, a laminated structure (epitaxial wafer) 10a of the present invention includes a cubic crystal substrate 1 and a boron gallium phosphide mixed crystal (B) formed on the crystal substrate 1.xGa1-xA buffer layer 21 composed of P: 0 ≦ x ≦ 1), and a general structural formula mainly composed of cubic crystals formed on the buffer layer 21 is Al.pGaqInrNsM1-sA group III nitride semiconductor layer 3 represented by a layer (0 ≦ p, q, r ≦ 1, p + q + r = 1, 0 <s ≦ 1, and symbol M represents a group V element other than nitrogen); It is a laminated structure provided.
[0026]
As shown in FIG. 2, the laminated structure 10b according to the present invention includes boron phosphide nitride on the crystal substrate 1 instead of the buffer layer 21 made of a gallium phosphide mixed crystal in the laminated structure 10a shown in FIG. Mixed crystal (BNzP1-z: Buffer layer 22 composed of 0 ≦ z ≦ 1).
[0027]
First, the crystal substrate 1 in the laminated structures 10a and 10b will be described. As described above, the crystal substrate 1 is a substrate having a cubic crystal system. This is because the crystal system of the semiconductor layer 3 overlaid on the substrate 1 is made cubic dominant by using a cubic material from the base layer. Typical examples of the crystal structure of the cubic semiconductor of the crystal substrate 1 include a diamond type structure having a face centered cubic lattice and a zinc blend type structure. Silicon (Si) is a diamond-type semiconductor crystal. III-V group compound semiconductors such as gallium phosphide (chemical formula: GaP), gallium arsenide (chemical formula: GaAs), indium phosphide (chemical formula: InP), and indium arsenide (chemical formula: InAs) are zinc blende type semiconductor crystals. is there.
[0028]
Other cubic crystals that can be used as the crystal substrate 1 include rock salts such as magnesium oxide (chemical formula: MgO), manganese oxide (chemical formula: MnO), nickel oxide (chemical formula: NiO), and cobalt oxide (chemical formula: CoO). There are structural type oxides. Perovskite type lithium niobate (chemical formula: LiNbOThree) And lithium tantalate (chemical formula: LiTaO)ThreeOxide crystals such as) can also be used. In addition, LiGaO2And LiAlO2Such oxide crystals are also cubic crystals and can be used as the substrate 1.
An equiaxed cubic lattice metal crystal such as nickel (element symbol: Ni) can also be used as the substrate 1.
[0029]
Since the above oxide crystals are not cleaved or do not show clear cleaving properties ("SiC and related wide gap semiconductor research group 5th lecture (October 31 to November 1, 1996)" (Refer to Lecture No. IV-3, pages 20 to 21), it may be difficult to fabricate the resonant surface of the laser diode, possessing cleavage properties, substrate surface polishing technology, cleaning technology and large-diameter single crystal Judging from the viewpoint of practical technical level such as manufacturing technology, diamond (Si) having a diamond structure, zinc blende gallium arsenide (GaAs), gallium phosphide (GaP) and indium phosphide A semiconductor crystal such as (InP) is practically usable as the cubic substrate 1 according to the present invention.
A structure having a structure in which a cubic semiconductor layer is stacked on such face-centered cubic crystal can also be used as the substrate 1.
[0030]
A Si or GaAs crystal on which a drive circuit for driving a device, a circuit for controlling signal input / output, and the like are drawn can also be used as the substrate 1. If a cubic semiconductor crystal substrate 1 having such a drawing circuit is used, a composite device can be formed on the same substrate. As an example of this composite device, there is a device in which an LD and a PD, elements for driving and controlling them, a memory element for recording and storing an operation state, and the like are formed on a Si substrate.
[0031]
The conductivity type and conductivity (resistivity) of the material of the substrate 1 are not particularly limited. For example, a p-type silicon single crystal doped with boron (element symbol: B) or an n-type silicon single crystal doped with arsenic can be used as the substrate 1.
[0032]
For electronic devices such as MODFETs that require the need to electrically insulate the conductive active layer from the substrate crystal, a high resistance with a specific resistance (resistivity) of about several Ω · cm or more is required. Undoped silicon single crystal substrate and about 10FiveA semi-insulating gallium arsenide single crystal exceeding Ω · cm can also be used as the substrate 1.
[0033]
There is no particular limitation on the plane orientation of the crystal surface used as the substrate 1. For example, conductive single crystal silicon to which boron, arsenic, or phosphorus having a {001} plane with an inclination angle in the [011] direction within ± 10 degrees can be used as the substrate 1. A zinc-doped p-type or silicon-doped n-type gallium arsenide single crystal is also suitable as the substrate 1.
[0034]
Next, the buffer layers 21 and 22 will be described. As described above, the buffer layer 21 includes the gallium borohydride mixed crystal (BxGa1-xP: 0 ≦ x ≦ 1), and the buffer layer 22 is composed of boron phosphide boron nitride mixed crystal (BN)zP1-z: 0 ≦ z ≦ 1).
[0035]
The first advantage of constructing the buffer layer 21 from the gallium phosphide mixed crystal and the buffer layer 22 from the phosphide boron nitride mixed crystal is that the gallium phosphide mixed crystal and the boron phosphide mixed nitride crystal are cubic crystals. In particular, it depends on the zinc-blende type crystal material. That is, from the viewpoint of the crystal type, the group III nitride semiconductor layer 3 stacked on the buffer layers 21 and 22 has an advantageous effect on the structure mainly composed of cubic crystals. Here, having a cubic crystal as a main component means that the volume ratio of the cubic crystal phase occupied in the growth layer is substantially over 95%.
[0036]
The second advantage is that the lattice constant of the buffer layer 21 can be arbitrarily controlled by adjusting the composition ratio of gallium and boron, which are group III constituent elements, in the gallium borohydride mixed crystal. In the phosphide boron nitride mixed crystal, the lattice constant of the buffer layer 22 can be arbitrarily controlled by adjusting the composition ratio of nitrogen and phosphorus which are Group V constituent elements. Therefore, for example, if the composition ratio is adjusted so that the lattice constants of these buffer layers 21 and 22 are matched with the lattice constants of the group III nitride semiconductor layer 3 stacked thereon, the buffer layers 21 and 22 and III The lattice matching with the group nitride semiconductor layer 3 can be made almost perfect.
If the composition ratio is adjusted so that the lattice constants of these buffer layers 21 and 22 match the lattice constants of the substrate 1, the lattice matching between the substrate 1 and the buffer layers 21 and 22 is almost complete. Can be.
[0037]
Next, the lattice constant control in the buffer layers 21 and 22 will be described in detail.
[0038]
First, the lattice constant of the buffer layer 21 will be described. The boron gallium phosphide mixed crystal (BXGa1-XBoron phosphide (BP) corresponding to the case where the boron composition ratio x = 1 in P) is a zinc blende type cubic crystal, and its lattice constant is 4.538%. BXGa1-XSimilarly, the gallium phosphide (GaP) corresponding to the boron composition ratio x = 0 in the P mixed crystal is a zinc blende type cubic crystal, and its lattice constant is 5.4495%. Therefore, BXGa1-XAs shown in FIG. 3, the range of the lattice constant L1 that the P (0 ≦ x ≦ 1) mixed crystal can take is 4.538 to 5.449, and the lattice constant L1 is less than the composition ratio x. It changes linearly.
[0039]
On the other hand, the lattice constant of the Si substrate 1 is 5.4309. Therefore, the above BXGa1-XP (0 ≦ X ≦ 1) is in the range of the lattice constant that the mixed crystal can take. This means that BXGa1-XThis means that the P mixed crystal can adopt a lattice constant that matches that of the Si substrate 1 depending on the composition ratio x of boron or the composition ratio (1-x) of gallium, that is, the composition ratio of the group III constituent elements. B with a boron composition ratio x of 0.02 (2%)0.02Ga0.98The lattice constant of the N mixed crystal is 5.4309Å when calculated from simple linear interpolation based on the Vegard law. Therefore, specifically, by setting the boron composition ratio x to 0.02, the BGaP buffer layer 21 that achieves lattice matching with the Si substrate 1 can be obtained. If the boron composition ratio x is 0 (zero), it naturally matches with GaP. That is, the buffer layer 21 is made BXGa1-XWhen composed of P (0 ≦ X ≦ 1) mixed crystal, there is an advantage that a buffer layer having a lattice matching relationship with Si or GaP practical as a cubic substrate material can be obtained.
[0040]
Next, the lattice constant of the buffer layer 22 will be described.boronMixed crystal layer (BNzP1-zAs described above, boron phosphide (BP) corresponding to the case where the nitrogen composition ratio z = 0 in (0 ≦ z ≦ 1)) is a zinc blende type cubic crystal, and its lattice constant is 4 .538cm. BNzP1-zBoron nitride (BN) corresponding to the case where the nitrogen composition ratio z = 1 in the mixed crystal is cubic and its lattice constant is 3.615%. Therefore, BNzP1-zAs shown in FIG. 4, the range of the lattice constant L2 that the (0 ≦ z ≦ 1) mixed crystal can take is 3.615 to 4.538 and the lattice constant L2 is linear with respect to the composition ratio z. Will change.
[0041]
BN mentioned abovezP1-zWithin the range of lattice constants that (0 ≦ z ≦ 1) can be obtained, cubic GaN (lattice constant = 4.51 定 数) and zinc blende-type cubic BP (lattice constant = 4.538Å) , Cubic BN (lattice constant = 3.615Å), etc., and these GaN, BP, and BN can be used as the substrate 1. This means that BNzP1-zThe mixed crystal means that lattice matching with the cubic substrate 1 can be performed almost completely depending on the nitrogen composition ratio z or the phosphorus composition ratio (1-z). For example, BN with a nitrogen composition ratio z of 0.03 (3%)0.03P0.97The lattice constant of the mixed crystal is 4.51Å, so BN0.03P0.97The mixed crystal can be used as a constituent material of a buffer layer lattice-matched to the substrate 1 made of cubic GaN.
[0042]
In the embodiment according to the present invention, the buffer layers 21 and 22 may be formed as composition gradient layers. That is, in the buffer layer 21, the composition ratio x of boron, which is a Group III constituent element, is set to a layer thickness t from the substrate 1 to the Group III nitride semiconductor layer 3, as shown in FIG. A gradient is applied to form a composition gradient layer. Further, in the buffer layer 22, the composition ratio z of nitrogen that is the Group V constituent element is set as shown in FIG. 6 with respect to the layer thickness t from the substrate 1 toward the Group III nitride semiconductor layer 3. A gradient is applied to form a composition gradient layer. In this way, by providing the composition gradient, the buffer layers 21 and 22 that can fulfill the lattice matching relationship at the junction interface between the substrate 1 and the group III nitride semiconductor layer 3 can be obtained.
[0043]
As an example, GaN is formed on a substrate 1 made of Si single crystal.0.87As0.13A case where the group III nitride semiconductor layer 3 made of a mixed crystal is laminated will be described. In this case, the boron composition ratio x is 0.02 at the bonding interface side with the substrate 1 and the boron composition ratio x is 0.13 at the bonding interface with the group III nitride semiconductor layer 3 BxGa1-xThe P (0 ≦ x ≦ 1) composition gradient layer is composed of Si substrate 1 and GaN.0.87As0.13It can be preferably used as a buffer layer lattice-matched with both the group III nitride semiconductor layer 3 made of a mixed crystal.
[0044]
Further, B is obtained by increasing the boron composition ratio x on the substrate 1 made of GaP single crystal from 0 to 1 in the increasing direction of the layer thickness t.XGa1-XThe P (0 ≦ X ≦ 1) composition gradient layer includes the substrate 1 and GaN0.02As0.98  It can be used as a buffer layer having a lattice matching relationship at the junction interface with both the group III nitride semiconductor layer 3 made of a mixed crystal.
[0045]
Further, BN obtained by increasing the nitrogen composition ratio z from 0 in the increasing direction of the layer thickness on the crystal made of BP having a lattice constant of 4.538Å.zP1-zThe (0 ≦ z ≦ 1) composition gradient layer is used as a buffer layer that lattice-matches at the junction interface between the BP crystal layer and the group III nitride semiconductor layer made of cubic AIN (lattice constant = 4.38 cm). it can.
[0046]
In the above description, the composition gradient in the buffer layers 21 and 22 has been described as monotonically increasing with respect to the increasing direction of the layer thickness t, but this composition gradient is basically the substrate 1 and the group III nitride semiconductor layer 3. Therefore, it is not limited to a configuration that increases monotonously. For example, the buffer layers 21 and 22 may be configured to monotonously decrease in the increasing direction of the layer thickness t.
Further, the composition ratio x of the group III constituent elements in the buffer layer 21 is increased or decreased stepwise, and layers 21a, 21b,... Having different composition ratios x are stacked as shown in FIG. The laminated structure 10c may be configured by 21a, 21b,. Similarly, the composition ratio z of the group V constituent elements in the buffer layer 22 is increased or decreased stepwise, and layers 22a, 22b,... Having different composition ratios z are stacked as shown in FIG. The laminated structure 10d may be configured by the layers 22a, 22b,.
[0047]
In the embodiment according to the present invention, a new buffer layer can be configured by combining the buffer layers 21 and 22 having the composition gradient. For example, as shown in FIG. 9, the boron composition ratio x at the bonding surface with the substrate 1a is 0.02 (2%) on the surface of the substrate 1a made of Si single crystal, and the boron composition ratio at the surface layer surface. B where x is 1XGa1-XA first buffer layer 21m having a composition gradient made of P mixed crystal is deposited. Next, BN with a nitrogen composition ratio z of 0 at the joint surface with the first buffer layer 21m and a nitrogen composition ratio z of 0.03 at the surface layer surfaceXP1-XA second buffer layer 22m having a composition gradient composed of (0 ≦ X ≦ 1) mixed crystal is overlaid. By forming the buffer layers 21m and 22m having such a composition gradient, the lattice constant at the bonding surface with the Si substrate 1a becomes 5.4309Å, which matches the lattice constant of the Si substrate 1a. The lattice constant is 4.5100 mm, which matches the lattice constant of the cubic GaN layer 3a as the group III nitride semiconductor layer laminated thereon, and the laminated structure 10e having almost perfect lattice matching as a whole. Can be configured.
[0048]
As described above, the buffer layers 21m and 22m made of different materials are stacked to form a new buffer layer 23, whereby the range of selection of materials for the substrate 1 and the group III nitride semiconductor 3 can be expanded. For example, in the above example, B is formed on the Si single crystal substrate 1a.XGa1-XEven if a single buffer layer made of P 2 mixed crystal is provided, a buffer layer that lattice-matches with cubic GaN (lattice constant = 4.51Å) cannot be formed. BXGa1-XThis is because the minimum lattice constant that P (0 ≦ x ≦ 1) can take is 4.5384.5 (the lattice constant of BP). However, as in the example above, BNXP1-XWhen buffer layers made of mixed crystals are stacked, a buffer layer lattice-matched with both Si as the substrate 1a and cubic GaN as the group III nitride semiconductor layer 3a is obtained. That is, even when single crystal Si is employed as the substrate, there is an advantage that the number of types of group III nitride semiconductor layers that can be stacked on the Si substrate while maintaining the lattice matching relationship can be increased.
[0049]
Conversely, when it is determined that the group III nitride semiconductor layer stacked on the buffer layer is made of cubic GaN, in the above example, not only the Si single crystal substrate 1a but also a substrate made of GaP is used. A buffer layer that matches the lattice can be formed. That is, the selection range of the substrate material can be expanded.
[0050]
In the above example, the composition gradient is applied to each layer of the buffer layer 23. However, the composition gradient may be applied to only at least one layer, or the layers may be stacked without applying the composition gradient. A configuration may be used, and the point is that any configuration that lattice-matches both the substrate 1 and the group III nitride semiconductor layer 3 may be used.
Further, although the buffer layer 23 is formed of two layers, it can be formed in a multilayer structure having more than that.
[0051]
Returning to FIGS. 1 and 2, the layer thickness of the buffer layers 21 and 22 will be described. There is no strict definition for the mechanical configuration such as the layer thickness of the buffer layers 21 and 22. If the buffer layers 21 and 22 are used as growth layers for inducing the growth of the group III nitride semiconductor layer 3 mainly composed of cubic crystals, the buffer layers 21 and 22 may be a monoatomic layer of several tens of meters. The effect can be demonstrated.
[0052]
Conversely, a relatively thick film of about several μm can also be used as the buffer layers 21 and 22. The reason why the buffer layers 21 and 22 can be thickened is as follows. That is, the buffer layers 21 and 22 of the present invention can be lattice-matched with the cubic substrate 1 by changing the composition of Group III or Group V constituent elements, and gradually increase the lattice constant. Can be changed. Therefore, as compared with the buffer layer having a single composition, the buffer layer inevitably has cracks due to lattice mismatch with the substrate 1 or the group III nitride semiconductor layer 3. This is because it is possible to suppress the situation that occurs.
[0053]
For example, even in the buffer layers 21 and 22 grown to a thickness of about several hundreds of μm by the halogen or hydride VPE method that can grow a relatively thick semiconductor layer, almost no cracks are observed on the surface. I can't. The buffer layers 21 and 22 of the present invention that achieve lattice matching with the substrate 1 and have almost no cracks on the surface even when the layer thickness is large are advantageous in forming a so-called high-luminance light-emitting device as described below.
[0054]
First, buffer layers 21 and 22 having a thickness of several tens to several hundreds of μm are formed on a substrate 1 made of Si single crystal. Since this Si single crystal has a small forbidden band width of about 1.1 electron volts (eV), it is a material that is opaque to visible short wavelength light. Next, the group III nitride semiconductor layer 3 that lattice-matches with the buffer layers 21 and 22 is stacked on the surfaces of the buffer layers 21 and 22 to complete the stacked structures 10a and 10b. Thereafter, the substrate 1 is removed by means such as chemical dissolution. In the present invention, since the buffer layers 21 and 22 can be made thick without causing cracks, the laminated structure 10a can be formed even if the substrate 1 is removed and the thick buffer layers 21 and 22 themselves are used as a supporting base. Therefore, the laminated structure 10a and 10b can be supported by the buffer layers 21 and 22 without causing any trouble in supporting 10b. This means that the so-called “substrate removal method” is used to remove the substrate material, which is a light-absorbing absorber, and to obtain an advantage of obtaining a high-luminance light-emitting device.
[0055]
Next, the conductivity of the buffer layers 21 and 22 will be described. The conductivity of the buffer layers 21 and 22 is not particularly specified, and may be determined in view of the function of the device and the direction of current flow for driving the device. Layers having n-type conductivity or p-type conductivity in which donor impurities or acceptor impurities are intentionally added (doping) can be used as the buffer layers 21 and 22. n-type conductive buffer layer, for example n-type BNxP1-xThe mixed crystal (0 ≦ x ≦ 1) 22 is a group IV impurity such as Si or tin (element symbol: Sn), selenium (element symbol: Se), sulfur (element symbol: S) or the like VI during film formation. It can be obtained by doping a group impurity. Also, a p-type conductive buffer layer such as p-type BNxP1-xThe mixed crystal 22 is obtained by doping Group II impurities such as zinc (element symbol: Zn), magnesium (element symbol: Mg), or group IV carbon (element symbol: C). These impurities have a carrier concentration which is an index of conductivity of about 1 × 10.17cm-3Roughly 1019cm-3It is preferable to dope so as to be within a range exceeding the range.
[0056]
The n-type or p-type buffer layers 21 and 22 are formed even if activation annealing is performed after the above-described impurities are implanted by the ion implantation method after the film formation instead of doping at the time of film formation. . For example, implantation of Si ions having a mass number of 28 or 29 and a valence of monovalent or divalent can be used to obtain the n-type buffer layers 21 and 22. Zn ion implantation can be used to obtain the p-type buffer layers 21 and 22. In the case of using the ion implantation method, the carrier concentration can be adjusted by the amount of ions implanted, the so-called dose amount. The range of doses that can be preferably used is usually approximately 1 × 1011cm-2~ 5x1013cm-2The range of the degree. The distribution state of the carrier concentration in the depth direction (layer thickness direction) can be controlled by the ion acceleration voltage. An acceleration voltage of about 30 kilovolts (KV) to about 400 KV is commonly used. If the acceleration voltage is limited, the acceleration voltage can be reduced to half that of monovalent ions by selecting a method in which divalent ions of the same element are implanted instead of monovalent ions. If the acceleration energy given by the product of the valence of ions and the acceleration voltage is the same, the difference in distribution of the implanted atoms in the depth direction is not consequential.
[0057]
In the device in which the conductive material is the substrate 1 with the intention of laying electrodes on the back side of the substrate 1, the buffer layers 21 and 22 are also made of a conductive material.
[0058]
Depending on the device, high resistance layers doped with impurities so as to be undoped or electrically compensated for impurities are used as the buffer layers 21 and 22. The buffer layers 21 and 22 having high resistance can be obtained even by doping with transition metals such as iron (element symbol: Fe), chromium (element symbol: Cr), and vanadium (element symbol: V). After film formation, hydrogen ions (H+) (Proton) or the like can be injected to form a high-resistance buffer layer. It is desirable to use high resistance or insulating buffer layers 21 and 22 for a device that requires the isolation between the substrate 1 and the laminated layer 3. In a microwave device such as a field effect transistor (abbreviation: FET), the buffer layers 21 and 22 have about 10FourA high resistivity exceeding Ω · cm is desirable.
[0059]
Next, the group III nitride semiconductor layer 3 will be described. On the buffer layers 21 and 22, as described above, Al is mainly composed of cubic crystals.pGaqInrNsM1-sA group III nitride semiconductor layer 3 is laminated by stacking layers (0 ≦ p, q, r ≦ 1, p + q + r = 1, 0 <s ≦ 1 and the symbol M represents a group V element other than nitrogen). The bodies 10a and 10b are formed. Here, having a cubic crystal as a main component means that the volume ratio of the cubic crystal phase occupied in one crystal layer generally exceeds 95%.
[0060]
The material forming the group III nitride semiconductor layer 3 is a binary crystal (bielement crystal) such as GaN mainly composed of cubic crystals, aluminum nitride (chemical formula: AlN), indium nitride (chemical formula: InN), and the like. . Also, aluminum nitride / gallium mixed crystal (AlaGabN: 0 ≦ a, b ≦ 1, a + b = 1), and a gallium nitride / indium mixed crystal mainly composed of cubic crystals (GabIncN: 0 ≦ b, c ≦ 1, b + c = 1), and aluminum nitride / indium mixed crystal (AlaIncN: 0 ≦ a, c ≦ 1, a + c = 1). Aluminum nitride, gallium, indium mixed crystals (AlaGabIncN: 0 ≦ a, b, c ≦ 1, a + b + c = 1). Further, gallium arsenide mixed crystals (chemical formula: GaAsN), aluminum phosphide mixed nitride crystals (chemical formula: AlNP), and the like. That is, in the present invention, the general formula AlpGaqInrNsM1-s(0 ≦ p, q, r ≦ 1, p + q + r = 1, 0 <s ≦ 1, and the symbol M represents a Group V element other than nitrogen). In mixed crystals containing indium, the indium composition ratio may be uniform and difficult to form a compositionally homogeneous mixed crystal layer due to indium condensation due to heat, etc. Regardless of the degree of homogeneity, it is referred to as a mixed crystal layer for convenience.
[0061]
Each layer constituting the group III nitride semiconductor layer 3 may be n-type, p-type, or high-resistance i-type. For example, a group II element such as magnesium (element symbol: Mg), zinc (element symbol: Zn) or beryllium (element symbol: Be) is doped or diffused, or calcium (element symbol: Ca) is ion-implanted. P-type AlpGaqInrNsM1-sN-type Al formed by doping or ion implantation of a mixed crystal layer and a Group IV element such as Si, or a Group VI element such as selenium (element symbol: Se) or sulfur (element symbol: S)pGaqInrNsM1-sIf the mixed crystal layer is used as a constituent layer, it is possible to construct the laminated structures 10a and 10b for light-emitting devices or high-power thyristors that include a pn junction configuration.
[0062]
Both the substrate 1 and the buffer layer 21 or 22 are made to have high resistance.pGaqInrNsM1-sThe stacked structures 10a and 10b formed by stacking an n-type channel layer and an n-type contact layer made of a mixed crystal can be used for Schottky junction field effect transistor (MESFET) applications. Al is further interposed between the n-type channel layer (electron transit layer) and the n-type contact layer.pGaqInrNsM1-sAmong the MESFETs, the stacked structures 10a and 10b formed by arranging n-type electron supply layers made of can be preferably used particularly for two-dimensional electron gas FET (TEGFET) applications.
[0063]
A compound semiconductor device is formed by laying input / output electrodes for device operation power supply after processing or surface treatment for device fabrication is performed on the laminated structures 10a and 10b including the substrate 1 Form. Among these compound semiconductor devices, FET-based devices such as MESFET and MODFET (TEGFET) are subjected to recess processing for arranging a Schottky junction gate electrode by a general wet or plasma etching method, and then the source. It can be formed by arranging n-type ohmic electrodes forming source and drain electrodes. Further, in a light emitting device such as an LED or an LD, a mesa process is performed in which a light emitting portion made of a pn junction is left in a mesa type, and both p-type and n-type ohmic electrodes are provided.
[0064]
In the present invention, since the substrate 1 is cubic, a conductive material can be used for the substrate 1. If the conductive substrate 1 is used in the light emitting device such as the LED or LD, one ohmic electrode can be laid on the back side of the substrate 1. In conventional LEDs and LDs that use sapphire, which is an electrical insulator, as a substrate, one electrode (mostly n-side electrode) is formed because it is necessary to install both p-type and n-type electrodes on the same main surface. It was necessary to delete the area required for the light emitting layer (see Jpn. J. Appl. Phys., 34 (1995), pages L1332 to L1335). In this embodiment, since either one of the n-side electrode and the p-side electrode can be laid on the back side of the substrate 1, it is not necessary to delete the light emitting area (pn junction area). Reduction can be avoided, and a light emitting device having a large light emitting area can be manufactured with the same chip size.
[0065]
The p-type ohmic electrode includes nickel (Ni), palladium (element symbol: Pd), silver (element symbol: Ag), platinum (element symbol: Pt), gold (element symbol: Au), gold / zinc (Au. It can be composed of a Zn) alloy, a gold / beryllium (Au / Be) alloy, or the like. The n-type ohmic electrode can be made of a metal material such as aluminum (element symbol: Al), titanium (element symbol: Ti), chromium (element symbol: Cr), or indium (element symbol: In).
[0066]
In order to construct the laminated structures 10a and 10b according to the present invention, the buffer layer 21 is formed on the surface of the substrate 1 made of a cubic crystal material by the epitaxial film forming means described in the following (a) to (e). (22) and the group III nitride semiconductor layer 3 is grown.
(A) Phosphine (chemical formula: PHThree), Ammonia (chemical formula: NHThree) And diborane (chemical formula: B2H6) And the like as raw materials for Group V elements, trimethylgallium (chemical formula: (CHThree)ThreeAtmospheric pressure (atmospheric pressure) or reduced pressure organometallic pyrolysis vapor deposition (MOCVD) method (also referred to as MOVPE method or OMVPE method) using an organometallic compound such as Ga) as a group III element material.
(B) Arsenic trichloride (chemical formula: AsClThree) And boron trichloride (chemical formula: BClThree) And other group V element chlorides and metal gallium (element symbol: Ga) as raw materials, halide vapor phase epitaxy (VPE) method.
(C) Hydride VPE method using hydrides of Group V elements such as arsine, ammonia, diborane and metal gallium as raw materials
(D) Molecular beam epitaxial growth (MBE) method using metal gallium and arsenic as raw materials
(E) Gas-source MBE method using a gaseous raw material such as ammonia or hydrazine and a metal raw material.
[0067]
As described above, in the embodiment according to the present invention, the laminated structure 10a laminated on the substrate 1 includes the cubic crystal substrate 1 and the boron gallium phosphide mixed crystal formed on the crystal substrate 1. And the group III nitride semiconductor layer 3 formed on the buffer layer 21, the buffer layer 21 has a lattice defect between the substrate 1 and the group III nitride semiconductor layer 3. It has a function of relaxing the consistency and actively making the crystal system of the group III nitride semiconductor layer 3 a layer mainly composed of cubic crystals. Therefore, the entire laminated structure 10a is lattice-matched. It can be set as the structure which has a favorable cubic crystal.
[0068]
And since the whole can be comprised with a cubic crystal, it becomes difficult to generate | occur | produce a piezoelectric effect, and when forming a device from this laminated structure 10a, it can contribute greatly in ensuring the high-speed responsiveness as the device. .
[0069]
Further, since it is cubic, a low-resistance p-type conductive layer can be easily formed, and thus an pn junction structure is required, for example, an optical device such as an LED or LD, or an electronic device such as a high-power thyristor. Can be formed easily.
[0070]
Further, since the buffer layer 21 is composed of a gallium boron phosphide mixed crystal, the lattice constant can be arbitrarily controlled by adjusting the boron composition ratio x. Therefore, the group III nitride laminated thereon is provided. Almost complete lattice matching with the semiconductor layer 3 can be obtained, and a laminated structure 10a having a high-quality active layer such as an active layer with few crystal defects is provided, and various characteristics as a device are greatly improved. Can be improved. For example, in a light emitting device, a light emitting device having excellent light emission characteristics such as light emission intensity can be obtained, and in an FET device, high mobility is caused by the improvement in crystallinity of a channel layer as an active layer. Expressed and transconductance (so-called gm) And other important characteristics can be improved.
[0071]
Further, since the composition ratio x of boron constituting the buffer layer 21 is given a gradient, the buffer layer 21 has almost perfect lattice matching not only with the group III nitride semiconductor layer 3 but also with the substrate 1 side. Therefore, the entire laminated structure 10a can be constructed with almost perfect lattice matching.
[0072]
Further, since the buffer layer 21 is formed by stacking layers 21a, 21b,... Having different boron composition ratios x constituting the buffer layer 21, the buffer layer 21 is formed by stacking layers having different lattice constants. Accordingly, crystal strains having different lattice constants are included therein, and therefore, crystal defects such as dislocations can be prevented from propagating to the upper group III nitride semiconductor layer 3, and the group III nitride semiconductor layer 3 having excellent crystallinity can be prevented. Can be laminated.
[0073]
In the embodiment according to the present invention, the laminated structure 10b formed on the substrate 1 is divided into a cubic crystal substrate 1 and a buffer layer made of boron phosphide mixed crystal formed on the crystal substrate 1. 22 and the group III nitride semiconductor layer 3 formed on the buffer layer 22, the buffer layer 22 relaxes the lattice mismatch between the substrate 1 and the group III nitride semiconductor layer 3. In addition, it has an effect of making the crystal system of the group III nitride semiconductor layer 3 a layer mainly composed of cubic crystals. Therefore, the entire laminated structure 10b is composed mainly of cubic crystals. It can be.
[0074]
And since the whole can be comprised with a cubic crystal, there exists an effect similar to the case of said laminated structure 10a.
[0075]
That is, the piezoelectric effect hardly occurs, and when a device is formed from the laminated structure 10b, it can greatly contribute to securing high-speed response as the device.
Further, since it is cubic, a low-resistance p-type conductive layer can be easily formed, and thus an pn junction structure is required, for example, an optical device such as an LED or LD, or an electronic device such as a high-power thyristor. Can be formed easily.
[0076]
Further, since the buffer layer 22 is composed of a phosphide boron nitride mixed crystal, the lattice constant can be arbitrarily controlled by adjusting the nitrogen composition ratio z, and therefore, the group III nitride laminated thereon is provided. Almost complete lattice matching with the semiconductor layer 3 can be obtained, resulting in a laminated structure 10b having a functional layer such as a high-quality active layer with few crystal defects, and various characteristics as a device are greatly improved. Can be improved. For example, in a light emitting device, a light emitting device having excellent light emission characteristics such as light emission intensity can be obtained, and in an FET device, high mobility is caused by the improvement in crystallinity of a channel layer as an active layer. Expressed and transconductance (so-called gm) And other important characteristics can be improved. Various characteristics as a device can be greatly improved.
[0077]
In addition, since the composition ratio z of nitrogen constituting the buffer layer 22 is given a gradient, the buffer layer 22 exhibits almost perfect lattice matching not only with the group III nitride semiconductor layer 3 but also with the substrate 1 side. Therefore, the entire laminated structure 10b can be constructed with almost perfect lattice matching.
[0078]
Further, since the buffer layer 22 is formed by stacking layers 22a, 22b... Having different nitrogen composition ratios z constituting the buffer layer 22, the buffer layer 22 is formed by stacking layers having different lattice constants. Accordingly, crystal strains having different lattice constants are included therein, and therefore, crystal defects such as dislocations can be prevented from propagating to the upper group III nitride semiconductor layer 3, and the group III nitride semiconductor layer 3 having excellent crystallinity can be prevented. Can be laminated.
[0079]
In the embodiment according to the present invention, since the buffer layers 21 and 22 are stacked to form a new buffer layer 23, the buffer layer 23 can have a wider lattice constant. Therefore, even if the substrate 1 and the group III nitride semiconductor 3 to be joined above and below are selected from various materials, they can be joined under almost perfect lattice matching.
[0080]
In the above description, the group III nitride semiconductor layer 3 is directly stacked on the buffer layer 21 (or 22). However, as shown in FIG. B having almost the same compositionXGa1-XP mixed crystal (or BN)zP1-zThe group III nitride semiconductor layer 3 can be laminated via the underlayer 41 (42) made of a mixed crystal, thereby forming the laminated structure 10f. According to this configuration, since the buffer layer / underlying layer becomes a pseudo homo junction, the occurrence of crystal defects such as dislocations due to misfit at the joining interface of both layers can be further suppressed. 41 (42) has a very small crystal defect density and is remarkably excellent in crystallinity. On such a foundation layer 41 (42), functional layers such as a cladding layer and an active (light-emitting) layer, which have inherited the high quality of the foundation layer 41 (42) and have further fewer crystal defects and a higher quality. Can be formed.
[0081]
Next, the laminated structure of the present invention and the compound semiconductor device formed from the laminated structure will be described with more specific examples.
[0082]
【Example】
In each of the following examples, a laminated structure having a heterojunction structure including a pn junction was first formed, and then an LED was formed from the laminated structure.
[0083]
(First embodiment)
FIG. 11 is a diagram showing a cross-sectional structure of the laminated structure in the first embodiment. In this embodiment, the buffer layer is BxGa1-xIt forms with P mixed crystal. In the figure, the laminated structure 100 is configured by being laminated on a substrate 101. The substrate 101 has a zinc blende type crystal structure, a resistivity of about 2 milliohm · centimeter (mΩ · cm), and a {100} 2 ° off gallium phosphide (GaP) single crystal. Using.
[0084]
On one main surface of the low-resistance and conductive substrate 101, B in a hydrogen stream at 750 ° C. by a general atmospheric pressure (atmospheric pressure) MOCVD method.xGa1-xA low temperature buffer layer 121 made of P mixed crystal was deposited. B constituting the buffer layer 121xGa1-xThe boron (B) composition ratio x of the P (0 ≦ x ≦ 1) mixed crystal was set to 0 (zero) at the bonding interface with the substrate 101. That is, the buffer layer 121 in contact with the surface of the substrate 101 is made of the same GaP as the substrate 101. Diborane (Chemical formula: B2H6) / Phosphine (chemical formula: PH)Three) / Trimethylgallium (chemical formula: (CHThree)ThreeUsing the MOCVD reaction system consisting of Ga)), the film formation was continued for 20 minutes, and the buffer layer 121 having a layer thickness of about 2000 mm was formed. Trimethylgallium ((CH) as a gallium (Ga) source to be supplied to the MOCVD reaction system during a film formation period of 20 minutes.Three)ThreeBoron source diborane gas (10 vol% B) for Ga)2H6-90% by volume H2) Supply ratio was reduced uniformly over time. At the end of the formation of the buffer layer 121, the supply of trimethylgallium to the MOCVD reaction system is stopped, the gallium composition ratio (1-x) is set to 0 (zero), and the boron composition ratio x is set to 1.0. did. By changing the supply flow rate of the Group III constituent element, the surface of the buffer layer 121 was changed to boron phosphide (BP). In 20 minutes required for the formation of the buffer layer 121, phosphine gas (10 vol% PHThree-90% volume H2) And disilane gas supplied to the MOCVD reaction system were not changed and kept constant. In addition, during the film formation period, about 5 ppm of disilane (chemical formula: Si2H6The buffer layer 121 having a composition gradient in which the boron composition ratio x is increased from 0 to 1.0 in the increasing direction of the layer thickness is doped with silicon (Si) using a disilane-hydrogen mixed gas containing) as a doping gas. By this Si doping operation, n-type conductivity was imparted to the buffer layer 121.
[0085]
Next, group III nitride semiconductor layers 131, 132, and 133 mainly composed of cubic crystals were sequentially stacked on the buffer layer 121. That is, after the film formation of the buffer layer 121 is completed, the arsenic (As) composition ratio is set to 0 in a hydrogen stream on the buffer layer 121 that is BP on the surface while the temperature of the substrate 101 is maintained at 750 ° C. 0.02 cubic n-doped Si-doped gallium arsenide nitride mixed crystal layer (GaN)0.98As0.02) As a lower cladding layer 131. The lattice constant of the lower clad layer 131 is 4.533 、, which substantially coincides with the lattice constant of 4.538Å of the BP forming the buffer layer 121. Arsine (AsH) is used as the arsenic (As) raw material when the lower cladding layer 131 is deposited.Three) Mixed gas (10 vol% AsHThree-90% volume% hydrogen) was utilized. The above disilane-hydrogen mixed gas was used as a Si doping source. The thickness of the lower cladding layer 131 is about 1.5 μm, and the carrier concentration is about 2 × 10.18cm-3It was.
[0086]
Next, an Si-doped gallium nitride / indium mixed crystal (Ga) having an indium composition ratio of 0.06 (6%) on the lower cladding layer 131 at 750 ° C.0.94In0.06N) as the n-type light emitting layer 132, trimethylindium (chemical formula: (CHThree)ThreeLamination was performed by an atmospheric pressure MOCVD method using In) as an indium (In) source. Ga0.94In0.06The layer thickness of the N light emitting layer 132 is about 70 mm, and the carrier concentration is about 1 × 10 6.18cm-3It was.
[0087]
Furthermore, a p-type gallium arsenide nitride mixed crystal (GaN) doped with Mg having a layer thickness of about 1000 mm by an atmospheric pressure MOCVD method at 750 ° C.0.98As0.02) As the upper cladding layer 133 on the light emitting layer 132 made of an n-type gallium nitride / indium mixed crystal. P-type GaN forming the upper cladding layer 1330.98As0.02  Since the mixed crystal layer is mainly composed of cubic crystals, the hole concentration is also about 1 × 10.18cm-3A high concentration of was easily reached.
[0088]
On the upper cladding layer 133, a contact layer 105 made of p-type boron phosphide (BP) doped with zinc (Zn) was laminated. Zinc is diethyl zinc (chemical formula: (C2HFive)2A mixture of diethyl zinc and hydrogen containing about 100 ppm of Zn) 2 by volume was doped as a doping source. The thickness of the Zn-doped p-type BP contact layer 105 is about 500 mm, and the hole concentration is about 2 × 10.18cm-3It was. Since BP is originally a zinc blende type cubic crystal, 1018cm-3The p-type layer was a low-resistance layer exceeding 1.
[0089]
Through the above stacking operation, the lattice matching with the single crystal material constituting the substrate 101 and the lattice matching with the lower clad layer 131 are performed on the cubic GaP single crystal substrate 101 and between the substrate 101 and the lower clad layer 131. Of a pn junction type DH (double hetero) structure for LED use, which is provided with a buffer layer 121 that is effective in alleviating the lattice mismatch of the LED and is laminated on the buffer layer 121 while maintaining the lattice matching relationship. A structure 100 was formed.
[0090]
An LED that emits short-wavelength visible light was manufactured using the laminated structure 100 as a base material.
FIG. 12 is a diagram showing a cross-sectional structure of the LED in the first embodiment. In the figure, the LED 101 was formed by the following procedure. First, a metal film composed of three layers of gold (Au) / germanium (Ge) alloy (Au 95 wt%: Ge 5 wt%) / Ni / Au is sequentially formed on the back side of the GaP single crystal serving as the substrate 101. The n-type ohmic electrode 109 was formed by depositing by vacuum vapor deposition and performing an alloy treatment at 450 ° C. for 10 minutes in a hydrogen atmosphere.
[0091]
Next, a gold (Au) / zinc (Zn) alloy having a thickness of about 2000 mm (Au 97 wt%: Zn 3) is formed on the surface of the contact layer 105 made of p-type boron phosphide, which is the outermost layer of the laminated structure 100. % By weight) film, a nickel (Ni) film of about 1000 mm, and a gold (Au) film of about 1 μm were sequentially deposited by a normal vacuum deposition method. A metal film having an Au.Zn / Ni / Au three-layer multilayer structure was left in a circular shape having a diameter of 120 .mu.m at a constant pitch (interval) of 370 .mu.m by patterning using a general photolithography technique.
[0092]
Thereafter, an alloying process was performed for 2 minutes at 450 ° C. in a hydrogen atmosphere with the metal film left in a circular shape on the contact layer 105. By this alloy process, a p-type ohmic electrode 108 formed by laminating three metal layers was formed.
[0093]
On the surface of the contact layer 105, a lattice-like stripe (band-like groove) having a pitch (interval) between center lines of 370 μm and a width of 20 μm is drawn using patterning by a general photolithography technique and a wet etching method. did. The stripes orthogonal to the lattice were provided in parallel to the [011] direction in which GaP cleaves. The stripe was provided so that the circular p-type ohmic electrode 108 was positioned at the center of a square lattice defined by them.
[0094]
A cutter with a diamond cutting blade was run along the stripe line and separated into square chips each having a side of about 350 μm by scribing. Originally, a zinc blende type equiaxed cubic GaP crystal having a cleavage property in the [011] direction was used as a substrate, and the stacked constituent layer was also composed of a cubic crystal layer. In addition, it was easy to cut the laminated structure 100 so as not to cause unnecessary chipping.
[0095]
Individually separated chips are mounted (supported) inside a conical reflective cup (cup) that is attached with silver (Ag) provided on a stem (pedestal) to increase the efficiency of reflection of emitted light to the outside. did. Next, an LED 101 was formed by enclosing a cylindrical outer shape with a general transparent epoxy resin for sealing semiconductor elements.
[0096]
An operating current was passed in the forward direction between the p-type and n-type ohmic electrodes laid above and below the LED 101 via the anode and cathode lead terminals provided on the stem. The LED 101 emitted blue light due to the current flow in the forward direction. The central wavelength of light emission was about 4300 mm, and the half width of the emission spectrum was about 70 mm. The secondary emission spectrum in the near-ultraviolet region was not particularly measured, and the emission was excellent in monochromaticity. When the forward current was 20 milliamperes (mA), the light emission output was about 840 millicandelas (mcd), and the LED was excellent in light emission intensity. The forward voltage was about 4.2 volts (V) when 20 mA was applied. From the above, it has been suggested that the laminated structure 100 according to the present invention results from the LED 101 having excellent light emission characteristics such as light emission intensity and light emission monochromaticity.
[0097]
(Example 2)
FIG. 13 is a view showing a laminated structure in the second embodiment. In this embodiment, the buffer layer is BNzP1-zIt forms as a mixed crystal. In the figure, the laminated structure 200 is configured by being laminated on a substrate 201. The substrate 201 is composed of a lower layer substrate 201a and a surface layer side substrate 201b. That is, the substrate 201a is an n-type {001} -Si single crystal doped with phosphorus which is turned off by 4 ° in the [011] direction, and boron trichloride (BCl) is formed on the surface of the substrate 201a.Three) And phosphorus trichloride (PCl)Three) By a general VPE method using boron and phosphorus sources, respectively, and depositing a Si-doped n-type BP layer having a thickness of about 2 μm at 800 ° C., and forming an n-type BP layer having this zinc blende type crystal form. The substrate 201b on the surface layer side was used.
[0098]
On one main surface of the substrate 201b, zincblende BN is formed at 800 ° C. by a general atmospheric pressure MOCVD method.zP1-zA buffer layer 222 made of a mixed crystal was laminated. Trimethylboron (chemical formula: (CHThree)ThreeB) / Ammonia (NHThree) / Phosphine (10% by volume PH)Three-90% H2) BN using reaction systemzP1-zIn growing a mixed crystal layer (0 ≦ z ≦ 1), in order to lattice match with the BP layer forming the substrate 201b on the surface layer side, supply of ammonia gas to the reaction system at the initial stage of growth of the buffer layer 222 The amount was 0 (zero), that is, the composition ratio z of nitrogen was 0. As a result, the substrate 201b on the surface layer side and the buffer layer 222 are both made of BP, and the lattice matching is almost completely achieved.
[0099]
As the time spent for growing the buffer layer 222 elapses, that is, as the layer thickness of the buffer layer 222 increases, the nitrogen composition ratio z increases monotonically and gradually, finally reaching 0.02 (2%). did. BN with a layer thickness of about 200 mmzP1-zThe growth of the buffer layer 222 made of 10 minutes took 10 minutes, but during this time, only the supply amount of ammonia gas to the reaction system was increased, and the nitrogen composition ratio z was changed so as to change from 0 to 0.02. Was attached. Also during this growth period, Si was doped using the disilane-hydrogen mixture of the first embodiment, and the buffer layer 222 was made n-type.
[0100]
Next, group III nitride semiconductor layers 231, 232 and 233 mainly composed of cubic crystals were sequentially stacked on the buffer layer 222. That is, the surface composition is BN0.02P0.98After the film formation of the buffer layer 222 is completed, the surface of the buffer layer 222 is formed on the surface thereof at a temperature of 740.degree. Doped n-type gallium arsenide mixed crystal layer (GaN0.99As0.01) As a lower cladding layer 231. The film formation was performed by the atmospheric pressure MOCVD method using the arsine-hydrogen mixed gas described in the first example as an arsenic (As) source and the disilane-hydrogen mixed gas as a Si doping source. The thickness of the lower cladding layer 231 is about 2 μm, and the carrier concentration is about 3 × 10.18cm-3It was. The lower cladding layer 231 has a lattice constant of 4.521Å, and the surface composition BN of the buffer layer 2220.02P0.98Is substantially equal to the lattice constant of 4.520 Å.
[0101]
GaN0.99As0.01On the lower clad layer 231, an Si-doped n-type gallium nitride / indium mixed crystal layer (Ga) mainly composed of cubic crystals having an indium composition ratio of 0.02 (2%) at 740 ° C.0.98In0.02N) was laminated as the light emitting layer 232. The thickness of the light emitting layer 232 was about 1000 mm. The carrier concentration of the light emitting layer 232 is about 5 × 1017cm-3In order to obtain the above, the doping flow rate of the disilane-hydrogen mixed gas was adjusted.
[0102]
On the n-type light emitting layer 232, a p-type gallium arsenide nitride mixed crystal layer (GaN) doped with Mg and having an arsenic (As) composition ratio of 0.01 (1%).0.99As0.01And the upper clad layer 233. Film formation was performed at 740 ° C. The thickness of the upper cladding layer 233 is about 5000 mm, and the carrier concentration is about 8 × 1017cm-3It was. GaN of upper cladding layer 2330.99As0.01In the X-ray precision diffraction measurement method for the mixed crystal layer, a diffraction peak attributed to the hexagonal crystal was not observed.
[0103]
Through the above stacking operation, the lattice between the substrate 201 and the lower cladding layer 231 is lattice-matched to the material constituting the substrate 201b on the surface layer side and lattice-matched to the lower cladding layer 231 on the cubic substrate 201. A laminated structure of a pn junction type DH (double hetero) structure for LED use, which has a buffer layer 222 effective for alleviating mismatching, and is laminated on the buffer layer 222 while maintaining a lattice matching relationship. 200 was formed.
[0104]
An LED that emits near-ultraviolet light was manufactured using the laminated structure 200 as a base material.
FIG. 14 is a diagram showing a cross-sectional structure of the LED in the second embodiment. In the figure, the LED 201 was formed as follows. P-type gallium arsenide mixed crystal (GaN) that forms the outermost layer of the multilayer structure 2000.99As0.01The p-type ohmic electrode 208 having a three-layer structure of Au.Zn / Ni / Au is provided on the surface of the upper clad layer 233 made of) in accordance with the method and procedure described in the first embodiment. The n-type ohmic electrode 209 was composed of a coating film made of Au alone vacuum-deposited on the back side of the lower substrate 201 made of n-type Si single crystal.
[0105]
Thereafter, a chip was formed according to the cutting method described in the first embodiment, and the LED 201 was formed by molding with a transparent epoxy resin for sealing a semiconductor element. Thereafter, a direct current was passed between the n-type and p-type ohmic electrodes in the forward direction, and the light emission characteristics of the LED 201 were investigated. The emission wavelength was about 380 nm. The half width of the emission spectrum was about 160 mm. A secondary spectrum in the ultraviolet band, yellow, and red band was not observed, and the LED exhibited light emission excellent in monochromaticity. The forward voltage was about 4V when the forward voltage was 20 mA. Luminous output measured normally using a general integrating sphere (luminance (cd / cm2) × light emission area) is as high as about 500 millicandelas (mcd), and according to the present invention, it is not necessary to delete the light emitting surface in order to form electrodes as in the prior art, and the light emission area can be kept wide For this reason, it has been proposed that a high-output light-emitting device can be formed in combination with the original light emission intensity resulting from the lattice-matched laminated structure.
[0106]
【The invention's effect】
  Since this invention consists of an above-described structure, there can exist an effect which is demonstrated below.
  ThisIn this invention, a stacked structure formed on a substrate is made of a cubic crystal substrate and a boron gallium phosphide mixed crystal formed on the crystal substrate.First III Gradient composition of group elementsBuffer layer and formed on the buffer layerThe general structural formula is mainly GaN with cubic structure. q As 1-q (0 <q <1)Group III nitride semiconductorWith a mismatch degree of 0.1% or less III So that the lattice constant of the group nitride semiconductor layer substantially matches the lattice constant of the surface composition of the buffer layerSince it is configured, the buffer layer relaxes the lattice mismatch between the crystal substrate and the group III nitride semiconductor layer, and the crystal system of the group III nitride semiconductor layer is a layer mainly composed of cubic crystals. Therefore, the entire laminated structure can be mainly composed of cubic crystals having good lattice matching.
[0107]
And since the whole can be comprised with a cubic crystal, it becomes difficult to generate | occur | produce a piezoelectric effect, and when forming a device from this laminated structure, it can contribute greatly in ensuring the high-speed responsiveness as the device.
[0108]
Further, since it is cubic, a low-resistance p-type conductive layer can be easily formed, and thus an pn junction structure is required, for example, an optical device such as an LED or LD, or an electronic device such as a high-power thyristor. Can be formed easily.
[0110]
  Moreover, in this invention, a buffer layer is comprised.Gallium phosphide mixed crystalSince the composition ratio of the group III element is given a gradient, the buffer layer can have almost perfect lattice matching not only with the group III nitride semiconductor layer but also with the crystal substrate side. The entire laminated structure can be built with almost perfect lattice matching.As a result, a laminated structure having a functional layer such as a high-quality active layer with few crystal defects can be provided, and various characteristics as a device can be greatly improved. For example, in a light emitting device, a light emitting device having excellent light emission characteristics such as light emission intensity can be obtained, and in an FET device, high mobility is caused by the improvement in crystallinity of a channel layer as an active layer. Expressed and transconductance (so-called g m ) And other important characteristics can be improved.
[0112]
  In this invention, a laminated structure formed on a substrate is formed of a cubic crystal substrate and a boron phosphide mixed boron crystal formed on the crystal substrate.A gradient was added to the composition of Group V elementsBuffer layer and formed on the buffer layerThe general structural formula is mainly GaN with cubic structure. q As 1-q (0 <q <1)A group III nitride semiconductor layer;With a mismatch of 0.1% or less III So that the lattice constant of the group nitride semiconductor layer substantially matches the lattice constant of the surface composition of the buffer layerSince it is configured, the buffer layer relaxes the lattice mismatch between the crystal substrate and the group III nitride semiconductor layer, and the crystal system of the group III nitride semiconductor layer is a layer mainly composed of cubic crystals. Therefore, the entire laminated structure can be mainly composed of cubic crystals.
[0113]
And since the whole can be comprised with a cubic crystal, it becomes difficult to generate | occur | produce a piezoelectric effect, and when forming a device from this laminated structure, it can contribute greatly in ensuring the high-speed responsiveness as the device.
Further, since it is cubic, a low-resistance p-type conductive layer can be easily formed, and thus an pn junction structure is required, for example, an optical device such as an LED or LD, or an electronic device such as a high-power thyristor. Can be formed easily.
[0115]
  In addition, since the composition ratio of the group V elements constituting the buffer layer is given a gradient, the buffer layer has almost perfect lattice matching not only with the group III nitride semiconductor layer but also with the crystal substrate side. Therefore, the entire laminated structure can be constructed with almost perfect lattice matching.In addition, various characteristics as a device can be greatly improved.
[0117]
  In the present invention, the buffer layer is overlaid with layers having different composition ratios of the group V elements constituting the buffer layer.By adding a gradient to the compositionAs a result, by stacking layers with different lattice constants, crystal strains with different lattice constants are included in the buffer layer, and therefore crystal defects such as dislocations propagate to the upper group III nitride semiconductor layer. Thus, a group III nitride semiconductor layer having excellent crystallinity can be laminated.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a configuration of a laminated structure according to the present invention.
FIG. 2 is a diagram schematically showing a configuration of a laminated structure according to the present invention.
FIG. 3 shows a gallium borohydride mixed crystal (BXGa1-XIt is a figure which shows the relationship between the boron composition ratio x of P), and the lattice constant L1.
FIG. 4 shows boron phosphide mixed boron crystal (BN).ZP1-ZIs a diagram showing the relationship between the nitrogen composition ratio Z and the lattice constant L2.
FIG. 5 is a diagram showing a relationship between a layer thickness and a boron composition ratio when a gradient is given to a boron composition of a buffer layer made of a gallium borohydride mixed crystal.
FIG. 6 is a diagram showing a relationship between a layer thickness and a nitrogen composition ratio when a gradient is given to a nitrogen composition of a buffer layer made of a boron phosphide boron nitride mixed crystal.
FIG. 7 is a view showing a laminated structure having a buffer layer made of a gallium boron phosphide mixed crystal formed by stacking layers having different boron composition ratios.
FIG. 8 is a view showing a laminated structure having a buffer layer made of a boron phosphide mixed nitride crystal formed by stacking layers having different nitrogen composition ratios.
FIG. 9 is a view showing a laminated structure having a buffer layer formed by stacking a layer made of a gallium phosphide gallium phosphide mixed crystal and a layer made of a phosphide boron nitride mixed crystal.
FIG. 10 is a view showing a laminated structure formed by forming a base layer on a buffer layer.
FIG. 11 is a diagram showing a cross-sectional structure of the laminated structure in the first example.
FIG. 12 is a diagram showing a cross-sectional structure of an LED in the first embodiment.
FIG. 13 is a diagram showing a cross-sectional structure of a laminated structure in a second example.
FIG. 14 is a diagram showing a cross-sectional structure of an LED in a second embodiment.
[Explanation of symbols]
1 Substrate
21 Buffer layer made of gallium phosphide gallium phosphide mixed crystal
22 Buffer layer composed of boron phosphide boron nitride mixed crystal
3 Group III nitride semiconductor layer
10a Laminated structure
10b Laminated structure
10c, 10d, 10e, 10f Laminated structure
21a, 21b ... Buffer layers made of gallium borohydride mixed crystals with different boron composition ratios
22a, 22b ... Buffer layers made of phosphide boron nitride mixed crystals having different nitrogen composition ratios
21m Layer of gallium phosphide gallium phosphide mixed crystal
22m Layer consisting of boron phosphide boron nitride mixed crystal
23 Buffer layer consisting of 21m and 22m
41, 42 Underlayer
100 Laminated structure
101 substrate
105 Contact layer
108 p-type ohmic electrode
109 n-type ohmic electrode
110 LED
121 Buffer layer
131 Lower cladding layer
132 Light emitting layer
133 Upper cladding layer
200 Laminated structure
201a, 201b substrate
208 p-type ohmic electrode
209 n-type ohmic electrode
210 LED
222 Buffer layer
231 Lower cladding layer
232 Light emitting layer
233 Upper cladding layer
x Composition ratio of boron in gallium boron phosphide mixed crystal
z Composition ratio of nitrogen in phosphide boron nitride mixed crystal

Claims (5)

基板上に積層して成る積層構造体において、
立方晶の結晶基板と、
上記結晶基板上に形成したリン化硼素ガリウム混晶(BxGa1-xP:0≦x≦1)から成り第III族元素の組成に勾配を付した緩衝層と、
上記緩衝層上に形成した、立方晶を主体とし一般構造式がGaNqAs1-q(0<q<1)で表されるIII族窒化物半導体層と、
を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が上記緩衝層の表面組成の格子定数にほぼ一致している、
ことを特徴とする積層構造体。
In a laminated structure formed by laminating on a substrate,
A cubic crystal substrate;
A buffer layer made of a gallium boron phosphide mixed crystal (B x Ga 1-x P: 0 ≦ x ≦ 1) formed on the crystal substrate and having a gradient in the composition of the group III element;
A group III nitride semiconductor layer formed on the buffer layer and mainly composed of cubic crystals and having a general structural formula of GaN q As 1-q (0 <q <1);
And the lattice constant of the group III nitride semiconductor layer substantially matches the lattice constant of the surface composition of the buffer layer when the degree of mismatch is 0.1% or less .
A laminated structure characterized by that.
基板上に積層して成る積層構造体において、
立方晶の結晶基板と、
上記結晶基板上に形成したリン化窒化硼素混晶(BNz1-z:0≦z≦1)から成り第V族元素の組成に勾配を付した緩衝層と、
上記緩衝層上に形成した、立方晶を主体とし一般構造式がGaNqAs1-q(0<q<1)で表されるIII族窒化物半導体層と、
を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が上記緩衝層の表面組成の格子定数にほぼ一致している、
ことを特徴とする積層構造体。
In a laminated structure formed by laminating on a substrate,
A cubic crystal substrate;
A buffer layer made of a boron phosphide boron nitride mixed crystal (BN z P 1-z : 0 ≦ z ≦ 1) formed on the crystal substrate and having a gradient in the composition of the group V element;
A group III nitride semiconductor layer formed on the buffer layer and mainly composed of cubic crystals and having a general structural formula of GaN q As 1-q (0 <q <1);
And the lattice constant of the group III nitride semiconductor layer substantially matches the lattice constant of the surface composition of the buffer layer when the degree of mismatch is 0.1% or less .
A laminated structure characterized by that.
上記緩衝層は、緩衝層を構成する第V族元素の組成比を異にする層を重層させることにより、組成に勾配を付して成る、請求項2に記載の積層構造体。The buffer layer, the Rukoto is overlaid with differing layer composition ratio of the group V element constituting the buffer layer, and subjected to gradient in composition, multilayer structure according to claim 2. 基板上に積層して成る積層構造体において、
立方晶の結晶基板と、
上記結晶基板上に、リン化硼素ガリウム混晶(BxGa1-xP:0≦x≦1)から成り第 III 族元素の組成に勾配を付して成る第1の緩衝層と、リン化窒化硼素混晶(BNz1-z:0≦z≦1)から成り第V族元素の組成に勾配を付した第2の緩衝層とを順次重層させて形成した緩衝層と、
上記緩衝層上に形成した、立方晶を主体とし一般構造式がGaNqAs1-q(0<q<1)で表されるIII族窒化物半導体層と、
を備え、ミスマッチ度0.1%以下で上記 III 族窒化物半導体層の格子定数が上記第2の緩衝層の表面組成の格子定数にほぼ一致している、
ことを特徴とする積層構造体。
In a laminated structure formed by laminating on a substrate,
A cubic crystal substrate;
On the crystal substrate, a boron phosphide gallium mixed crystal (B x Ga 1-x P : 0 ≦ x ≦ 1) and the first buffer layer composed denoted a gradient from the composition of the formed Ri group III element, A buffer layer formed by sequentially stacking a second buffer layer made of a boron phosphide boron nitride mixed crystal (BN z P 1-z : 0 ≦ z ≦ 1) and having a gradient in the composition of the group V element;
A group III nitride semiconductor layer formed on the buffer layer and mainly composed of cubic crystals and having a general structural formula of GaN q As 1-q (0 <q <1);
And the lattice constant of the group III nitride semiconductor layer substantially matches the lattice constant of the surface composition of the second buffer layer when the degree of mismatch is 0.1% or less .
A laminated structure characterized by that.
請求項1から4のいずれかに記載の積層構造体を用い、上記緩衝層上に設けた III 族窒化物半導体が、GaN q As 1-q (0<q<1)を下部クラッド層とし、GaInNを発光層とし、GaN q As 1-q (0<q<1)を上部クラッド層とするダブルへテロ接合発光構造から成る、
ことを特徴とする化合物半導体デバイス。
The group III nitride semiconductor provided on the buffer layer using the multilayer structure according to any one of claims 1 to 4 , wherein GaN q As 1-q (0 <q <1) is a lower cladding layer, A double heterojunction light-emitting structure with GaInN as the light-emitting layer and GaN q As 1-q (0 <q <1) as the upper cladding layer,
The compound semiconductor device characterized by the above-mentioned.
JP06676998A 1997-05-14 1998-03-17 Multilayer structure and compound semiconductor device using the same Expired - Fee Related JP3767660B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06676998A JP3767660B2 (en) 1998-03-17 1998-03-17 Multilayer structure and compound semiconductor device using the same
US09/270,749 US6069021A (en) 1997-05-14 1999-03-17 Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
US09/500,450 US6194744B1 (en) 1998-03-17 2000-02-09 Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06676998A JP3767660B2 (en) 1998-03-17 1998-03-17 Multilayer structure and compound semiconductor device using the same

Publications (2)

Publication Number Publication Date
JPH11266006A JPH11266006A (en) 1999-09-28
JP3767660B2 true JP3767660B2 (en) 2006-04-19

Family

ID=13325425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06676998A Expired - Fee Related JP3767660B2 (en) 1997-05-14 1998-03-17 Multilayer structure and compound semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP3767660B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787814B2 (en) 2000-06-22 2004-09-07 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device and production method thereof
US7315050B2 (en) 2001-05-28 2008-01-01 Showa Denko K.K. Semiconductor device, semiconductor layer and production method thereof
JP2002368259A (en) * 2001-06-11 2002-12-20 Showa Denko Kk Boron phosphide based semiconductor, producing method and semiconductor element thereof
US6835962B2 (en) 2001-08-01 2004-12-28 Showa Denko Kabushiki Kaisha Stacked layer structure, light-emitting device, lamp, and light source unit
JP4766642B2 (en) * 2001-09-06 2011-09-07 コバレントマテリアル株式会社 SiC semiconductor and SiC epitaxial growth method
WO2003054976A1 (en) 2001-12-14 2003-07-03 Showa Denko K.K. Boron phosphide-based semiconductor device and production method thereof
US7037483B2 (en) 2002-04-23 2006-05-02 Honda Giken Kogyo Kabushiki Kaisha Process for producing high-pressure hydrogen and system for producing high-pressure hydrogen
JP4502691B2 (en) * 2003-04-16 2010-07-14 昭和電工株式会社 P-type ohmic electrode structure, compound semiconductor light emitting device and LED lamp having the same
JP4864435B2 (en) * 2004-11-30 2012-02-01 昭和電工株式会社 Compound semiconductor laminated structure, compound semiconductor device and lamp
JP6735078B2 (en) * 2015-09-30 2020-08-05 サンケン電気株式会社 Semiconductor substrate and semiconductor device
KR102220648B1 (en) * 2019-12-31 2021-02-26 알에프에이치아이씨 주식회사 Gallium nitride semiconductor structure on diamond substrate and process for fabricating thereof
CN115360236B (en) * 2022-07-05 2025-07-04 西安电子科技大学 A GaN HEMT device with a high-resistance buffer layer and a method for preparing the same

Also Published As

Publication number Publication date
JPH11266006A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
JP5050123B2 (en) Semiconductor element
JP3752810B2 (en) Epitaxial wafer, manufacturing method thereof, and semiconductor device
JP4693547B2 (en) Semiconductor substrate, semiconductor element, and semiconductor light emitting element
US10825912B2 (en) Integrated epitaxial metal electrodes
EP0551721A2 (en) Gallium nitride base semiconductor device and method of fabricating the same
JP2008205514A (en) III-V nitride semiconductor device
WO1999005728A1 (en) Nitride semiconductor device
US20030205711A1 (en) N-type nitride semiconductor laminate and semiconductor device using same
JP3767660B2 (en) Multilayer structure and compound semiconductor device using the same
JP2004047764A (en) Method for manufacturing nitride semiconductor, semiconductor wafer, and semiconductor device
JP2010232364A (en) Group III nitride laminate, manufacturing method thereof, and group III nitride semiconductor device
JP3646655B2 (en) Group III nitride semiconductor light emitting diode
JPH11274560A (en) Semiconductor element and manufacture thereof
JP3718329B2 (en) GaN compound semiconductor light emitting device
JP2000114599A (en) Semiconductor light emitting device
US10418457B2 (en) Metal electrode with tunable work functions
JP2004083319A (en) Diboride single crystal substrate, semiconductor laser diode and semiconductor device using the same, and methods of manufacturing them
JP3603603B2 (en) III-nitride semiconductor light emitting device substrate
JP2017168783A (en) Semiconductor device and manufacturing method thereof
JP3747125B2 (en) Epitaxial wafers and compound semiconductor devices
JP5384783B2 (en) Reverse-polarized light-emitting region for semiconductor light-emitting devices
JP3985312B2 (en) Method for manufacturing group III nitride semiconductor layer
JP4333092B2 (en) Manufacturing method of nitride semiconductor
JP2876543B2 (en) Semiconductor device and manufacturing method thereof
JP2013243411A (en) Group iii nitride semiconductor element

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031125

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040114

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees