Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3767864B2 - メサ型半導体装置の製法 - Google Patents
[go: Go Back, main page]

JP3767864B2 - メサ型半導体装置の製法 - Google Patents

メサ型半導体装置の製法 Download PDF

Info

Publication number
JP3767864B2
JP3767864B2 JP2004038177A JP2004038177A JP3767864B2 JP 3767864 B2 JP3767864 B2 JP 3767864B2 JP 2004038177 A JP2004038177 A JP 2004038177A JP 2004038177 A JP2004038177 A JP 2004038177A JP 3767864 B2 JP3767864 B2 JP 3767864B2
Authority
JP
Japan
Prior art keywords
metal film
film
insulating film
forming
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004038177A
Other languages
English (en)
Other versions
JP2005229035A (ja
Inventor
龍一 根木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004038177A priority Critical patent/JP3767864B2/ja
Priority to TW094104282A priority patent/TWI357660B/zh
Priority to KR1020050012398A priority patent/KR20060041961A/ko
Priority to US11/057,188 priority patent/US7192848B2/en
Priority to CNB2005100079974A priority patent/CN100466295C/zh
Publication of JP2005229035A publication Critical patent/JP2005229035A/ja
Application granted granted Critical
Publication of JP3767864B2 publication Critical patent/JP3767864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/134Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being in grooves in the semiconductor body

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、メサ型半導体装置の表面に電極とする金属膜配線パターンが形成される半導体装置の製法に関する。さらに詳しくは、金属膜配線パターンを均一な膜厚で形成することができる半導体装置の製法に関する。
従来のメサ型半導体装置で、その表面に電極用の金属膜配線パターンを形成する場合、電気めっき法により所望の場所に金属膜を形成するか、スパッタリング法または真空蒸着法により金属膜を全面に設け、その後、フォトリソグラフィ工程によりパターニングをして必要な場所にのみ金属膜を残すことにより形成する方法が知られている。
たとえば、図3(a)に示されるように、n形半導体基板21上にp形層22が設けられることによりpn接合が形成された半導体ウェハのペレットに分割する部分に凹部を形成し、その凹部内にSiO2膜の成膜、またはガラスペーストを塗布して焼結することにより形成されるパシベーション膜などの絶縁膜23を設け、その後に凹部が形成された側の半導体層22表面および半導体基板21の裏面に電気めっき法などにより金属膜を形成することにより、両電極24、25を形成する方法が採られている。この場合、表面側の電極24は半導体層23の表面のみではなく、絶縁膜23上にも金属めっき膜のダレが生じ、浮遊容量の増加やメサ側面で静電破壊の問題が生じやすいという問題がある。このような問題を解決するため、半導体層22の表面にホトレジスト膜により開口部を形成し、その開口部内のみに電極24を電気めっき法により形成する方法も採られている(たとえば特許文献1参照)。
また、図3(b)に示されるように、前述の例と同様にpn接合が形成された半導体ウェハの表面および裏面の全面に電気めっき法などの方法により金属膜24、25を成膜し、その後に半導体層22の表面に図示しないレジスト膜を設けてパターニングをし、金属膜24、半導体層22および半導体基板21の一部のペレットに分割する部分に凹部を形成してメサ形状を形成し、その凹部内にガラスペーストなどを塗布して焼結することにより絶縁膜23を形成する方法も採られている(たとえば特許文献2参照)。
特開平1−232719号公報 特開昭56−58232号公報
前述のように、凹部を形成した半導体ウェハの表面に電極を形成する場合に、絶縁膜の形成されていない半導体層の表面に直接電極を形成すると、絶縁膜上に電極の金属膜がダレて浮遊容量の増加や静電破壊を生じやすいという問題があり、全面にレジスト膜を設けて凹部以外の半導体層上のみを開口し、所望の領域にのみ電気めっきをして電極を形成しようとすると、凹部が形成された半導体ウェハは反りが生じやすく、しかも凹部により表面の凹凸が激しいため、精密なパターニングをし難く、所望の範囲のみに電極を形成することができないという問題がある。この凹部を形成して絶縁膜を設けた後に、レジスト膜のパターニングにより所望の範囲のみに金属膜(電極)を形成するという方法は、電気めっき法に限らず、スパッタリング法や真空蒸着法により成膜してパターニングをする場合でも同様の問題を生じる。
また、前述の半導体ウェハ表面の全面に金属膜を成膜し、その後に凹部を形成して絶縁膜を形成する方法では、高耐圧用に厚い絶縁膜を形成するにはガラスペーストを塗布して焼結する必要があり、焼結温度が600〜800℃程度になるため、電極の材料として焼結時の温度に耐え得る材料を用いなければならず、通常のAlなどを用いることができず、材料に制約があるという問題がある。
さらに、電気めっき法により成膜すると、めっき液撹拌による液流によりウェハ中央部と端部側とでめっき成長レートのバラツキが生じたり、電極がウェハ中心部の一点接触になるため電極との距離の相違に基づくめっき成長レートのバラツキが生じたり、ウェハ裏面にパターン異常などの不良がある場合は、異常点に電流が集中してめっき成長レートのバラツキが生じたりするため、ウェハ面内の金属膜厚の均一性が悪く、VF(順方向電圧降下)特性などの電気的特性が低下するいという問題もある。
本発明は、このような状況に鑑みてなされたもので、メサ型半導体装置を製造するため、半導体ウェハにペレットへの分割用に凹部が形成された半導体層表面で、絶縁膜が形成されていない部分のみに均一な厚さで金属膜を設けて電極を形成することができるメサ型半導体装置の製法を提供することを目的とする。
本発明による半導体装置の製法は、(a)半導体ウェハに少なくとも1つのpn接合を形成することにより素子を形成し、(b)前記素子の周囲をエッチングすることにより凹部を形成し、(c)前記凹部の表面に絶縁膜を形成し、(d)前記半導体ウェハの表面の半導体層および前記絶縁膜の表面に金属膜を形成し、(e)熱処理を施し、ついで前記半導体ウェハ表面に高圧水を噴射することにより、前記絶縁膜上の金属膜を選択的に除去し、(f)前記凹部の下の前記半導体ウェハを切断することを特徴とする。
前記金属膜の形成を、スパッタリング法または真空蒸着法により行うことにより、非常に均一な厚さの金属膜を形成することができる。
前記高圧水の噴射を0.5〜1.5MPaの圧力で行うことにより、金属膜と半導体層との密着力および金属膜と絶縁膜との密着力との差に基づき、絶縁膜上の金属膜のみが剥離して除去され、半導体層上の金属膜は剥離することなく残存するため好ましい。
本発明によれば、絶縁膜上の金属膜をパターニングしてエッチングすることにより除去するのではなく、全面に高圧水を噴射することにより、その衝撃力で密着力の弱い絶縁膜上の金属膜のみを剥離しているため、凹部の形成によりウェハ表面の凹凸が激しくても、非常に精度よく選択的に金属膜を除去することができ、絶縁膜のない半導体層表面の金属膜は何ら剥離することなく、そのまま電極として利用することができ、半導体層表面のみに非常に精度よく、しかも均一な膜厚で電極を形成することができる。また、スパッタリング法または真空蒸着法により金属膜を形成することにより、電極膜の厚さが非常に均一になり、VF特性など、電気的特性も非常に良好な半導体装置が得られる。
つぎに、本発明の半導体装置の製法について、図面を参照しながら説明をする。本発明による半導体装置の製法は、図1にその一実施形態の工程説明図が示されるように、半導体ウェハ1に少なくとも1つのpn接合を形成することにより素子を形成し、その素子の周囲をエッチングすることにより凹部8を形成する。そして、凹部8の表面に絶縁膜5を形成し、半導体ウェハ1表面の半導体層4および絶縁膜5の表面にスパッタリング法または真空蒸着法により金属膜6aを形成する。その後、熱処理を施すことにより半導体層4と金属膜6aとの密着性を向上させ、半導体ウェハ1の表面に高圧水を噴射することにより、その衝撃力で絶縁膜5上の金属膜のみを選択的に除去する。そして、凹部8の下の半導体ウェハ1を切断することにより、メサ型形状の半導体装置のチップを形成することを特徴とする。以下に具体的に詳述する。
まず、図1(a)に示されるように、半導体ウェハ1に少なくとも1つのpn接合を形成することにより素子を形成する。図1に示される例は、メサ型のダイオードの例で、たとえばシリコンからなるn+形の半導体基板2表面にn形の半導体層3およびp形の半導体層4がエピタキシャル成長させることにより、pn接合が形成され、ダイオードが形成されている。しかし、この例に限定されるものではなく、半導体基板2に直接拡散などにより不純物が導入されてpn接合が形成されることによりダイオードが形成されるものでもよく、また、ダイオードでなくてもトランジスタやサイリスタなど、メサ型形状に形成する半導体装置であればよい。また、半導体基板もシリコンに限定されるものではなく、GaAsなどの化合物半導体でもよい。
つぎに、図1(b)に示されるように、素子の周囲で、半導体ウェハ1から各ペレットに分割する部分をエッチングすることにより凹部8を形成する。このエッチングは、たとえばレジスト膜を半導体層4の表面の全面に設け、フォトレジスト技術によりエッチングする部分を開口させることによりマスク9を形成し、マスク9から露出する半導体層4の表面から、たとえばフッ酸と硝酸の混合液などのエッチング液によりpn接合を超える部分までエッチングし、その後マスク9を除去する。その結果、p形半導体層4がメサ形状に突出する構造になる。
つぎに、図1(c)に示されるように、凹部8の表面に絶縁膜5を形成する。この絶縁膜5は、たとえばガラス粉末を有機溶剤に懸濁させたガラスペーストを凹部内に塗布して、600〜800℃程度で60〜90分程度の焼結処理をすることにより形成することができる。また、前述の凹部を形成する際のマスク9をそのまま残しておいて、たとえばCVD法などにより全面にSiO2膜などを成膜し、その後にマスク9と共に凹部以外のSiO2膜を除去することにより絶縁膜5を形成することもできる。
その後、図1(d)に示されるように、半導体ウェハ1表面の半導体層4および絶縁膜5の表面にスパッタリング法または真空蒸着法などにより金属膜6aを形成する。たとえば、AlまたはAgをターゲットとして、通常のスパッタリング法により、ターゲットからAlまたはAgを飛散させ、半導体ウェハ1表面の全面に金属膜6aを0.5〜3μm程度の厚さに成膜する。スパッタリング法ではなく、真空蒸着法により同様に形成しても構わない。この後、半導体ウェハ1を裏返して半導体基板2の裏面にも、同様に金属膜を0.5〜3μm程度の厚さに成膜して裏側の電極7を形成する。なお、半導体基板2裏面の電極7は、スパッタリング法または真空蒸着法ではなく、電気めっき法により形成しても構わない。
その後、熱処理を行う。熱処理を施すことにより半導体層4と金属膜6aとの密着性を向上させることができる。ついで半導体ウェハ表面に高圧水を噴射することにより、図1(e)に示されるように、絶縁膜5上の金属膜6aを選択的に除去する。具体的には、真空中で400〜500℃程度、30〜90分程度の熱処理を行うことにより、半導体層4と金属膜6aとの接合面がシリサイド化し、密着性が向上する。一方、絶縁膜5上の金属膜6aは、絶縁膜5と金属膜6aとは反応しないため、熱処理を行っても密着性は向上しない。
その後、図2に示されるような高圧水噴射装置のウェハ吸着ステージ11上に、半導体ウェハ1をセッティングする。高圧水噴射装置は、図示しない回転機構を有し、たとえば図2に矢印Aで示される方向に回転するようにウェハ吸着ステージ11が設けられ、そのウェハ吸着ステージ11の上方に、ウェハ吸着ステージ11の表面に先端部を向けて高圧ノズル12が設けられ、図示しない水源から供給される水を高圧で噴射し得るように構成されている。この高圧ノズル12は水平面内で移動し得るように図示しない水平方向への移動を可能にする移動機構を有し、ウェハ吸着ステージ11上の全面に高圧水を噴射し得るように構成されている。ウェハ吸着ステージ11上には、さらに乾燥窒素を吹き付けられるN2ノズル13が設けられている。
このような装置のウェハ吸着ステージ11上に、凹部5が形成された側を表にして半導体ウェハ1を固定し、ウェハ吸着ステージ11を回転させ、かつ、高圧ノズル12を水平面内で移動させながら、半導体ウェハ1表面の全面に満遍なく高圧水を噴射して、その衝撃力により金属膜6aの密着性が劣る部分、すなわち絶縁膜5上の金属膜6aを選択的に除去して、半導体層4の表面のみに電極6を形成する。このときの高圧水の圧力を0.5〜1.5MPaの範囲に設定することにより、絶縁膜5上のみの金属膜6aを選択的に剥離することができ、半導体層4上の金属膜6aには何らの異常もなく、選択的に金属膜6aを剥離することができる。すなわち、本発明者が金属膜6aを選択的に剥離するため鋭意検討を重ねて調べた結果、圧力が小さ過ぎると絶縁膜5上の金属膜6aを充分に剥離することができず、また、余り強過ぎると半導体ウェハの割れ、破損などのダメージを受けたり、半導体層4と金属膜6aとの剥離などが生じたりするため、上述の圧力の範囲で高圧水を噴射させることにより、絶縁膜5上のみの金属膜6aを選択的に剥離することができ、半導体層4上の金属膜6aには何らの異常も発生しなかった。選択的に金属膜6aを除去してから、純水で洗浄し、N2ノズル13よりN2ガスを吹き付けて半導体ウェハ1を乾燥させる。
その後、凹部の下の半導体ウェハ1を切断することにより、図1(f)に示されるように、メサ型形状の半導体装置の各ペレットに分割され、本発明による半導体装置が得られる。この切断は、ダイサーによる切断で一般的には行われるが、他の方法で切断することもできる。
本発明によれば、フォトリソグラフィ工程を適用することなく、表面の全面に形成された金属膜を選択的に剥離除去して、必要な部分のみに金属膜を電極として形成することができる。そのため、メサ型にするため半導体ウェハ表面に凹部が形成されることにより表面の凹凸が激しくなったり、ガラスなどからなる絶縁膜が焼結されて半導体ウェハに反りが出たりすることにより、ウェハ表面に精細なレジスト膜パターンを形成することができない場合でも、非常に正確に全面に成膜した金属膜の不要部分を選択的に除去することができる。しかも、フォトリソグラフィ工程を必要としないため、フォトリソグラフィ工程として必要な工程(レジスト塗布−露光−現像−ベーキング−金属エッチング−レジスト除去)のプロセスが不要となり、非常に少ない工程で正確なパターンで電極を形成することができ、非常に安価に製造することができる。さらに、金属膜の形成をスパッタリング法または真空蒸着法により成膜することにより、非常に均一な膜厚で形成することができる。その結果、金属膜厚が不均一であると電極剥離や密着不良となり、VF(順方向電圧降下)不良などが発生しやすいが、そのような問題もなく、非常に高特性の半導体装置が得られる。
本発明による製法の一実施形態の製造工程を示す図である。 図1の高圧水を噴射させる工程に用いる装置の一例を示す図である。 従来のメサ型半導体装置の例を示す図である。
符号の説明
1 半導体ウェハ
2 半導体基板
5 絶縁膜
6 電極
7 電極
8 凹部

Claims (3)

  1. (a)半導体ウェハに少なくとも1つのpn接合を形成することにより素子を形成し、
    (b)前記素子の周囲をエッチングすることにより凹部を形成し、
    (c)前記凹部の表面に絶縁膜を形成し、
    (d)前記半導体ウェハの表面の半導体層および前記絶縁膜の表面に金属膜を形成し、
    (e)熱処理を施し、ついで前記半導体ウェハ表面に高圧水を噴射することにより、前記絶縁膜上の金属膜を選択的に除去し、
    (f)前記凹部の下の前記半導体ウェハを切断する
    ことを特徴とするメサ型半導体装置の製法。
  2. 前記金属膜の形成を、スパッタリング法または真空蒸着法により行う請求項1記載のメサ型半導体装置の製法。
  3. 前記高圧水の噴射を0.5〜1.5MPaの圧力で行う請求項1または2記載のメサ型半導体装置の製法。
JP2004038177A 2004-02-16 2004-02-16 メサ型半導体装置の製法 Expired - Fee Related JP3767864B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004038177A JP3767864B2 (ja) 2004-02-16 2004-02-16 メサ型半導体装置の製法
TW094104282A TWI357660B (en) 2004-02-16 2005-02-15 Fabricating method of mesa-shaped semiconductor de
KR1020050012398A KR20060041961A (ko) 2004-02-16 2005-02-15 메사형 반도체 장치의 제법
US11/057,188 US7192848B2 (en) 2004-02-16 2005-02-15 Method for manufacturing mesa semiconductor device
CNB2005100079974A CN100466295C (zh) 2004-02-16 2005-02-16 台面型半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004038177A JP3767864B2 (ja) 2004-02-16 2004-02-16 メサ型半導体装置の製法

Publications (2)

Publication Number Publication Date
JP2005229035A JP2005229035A (ja) 2005-08-25
JP3767864B2 true JP3767864B2 (ja) 2006-04-19

Family

ID=34836299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038177A Expired - Fee Related JP3767864B2 (ja) 2004-02-16 2004-02-16 メサ型半導体装置の製法

Country Status (5)

Country Link
US (1) US7192848B2 (ja)
JP (1) JP3767864B2 (ja)
KR (1) KR20060041961A (ja)
CN (1) CN100466295C (ja)
TW (1) TWI357660B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308884A1 (en) * 2005-10-13 2008-12-18 Silex Microsystems Ab Fabrication of Inlet and Outlet Connections for Microfluidic Chips
EP1965841A1 (en) * 2005-12-28 2008-09-10 Basf Se Process for production of a water-absorbing material
CN100414685C (zh) * 2006-08-28 2008-08-27 汤庆敏 一种半导体器件芯片穿通隔离区及pn结的制造工艺
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
CN104064533A (zh) * 2014-07-03 2014-09-24 江苏东光微电子股份有限公司 一种双面半导体器件的qfn封装结构及方法
CN112103197B (zh) * 2020-11-09 2021-02-09 浙江里阳半导体有限公司 半导体分立器件的制造方法及其钝化装置
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法
CN117174665A (zh) * 2022-05-27 2023-12-05 江苏环鑫半导体有限公司 一种tvs二极管表层钝化结构及其制备工艺
CN119673784B (zh) * 2024-11-20 2025-07-22 济南科盛电子有限公司 一种高效的gpp芯片玻璃钝化层制备工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPS5658232A (en) 1979-10-16 1981-05-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH01196867A (ja) * 1988-02-02 1989-08-08 Fuji Electric Co Ltd ショットキーバリア半導体装置の製造方法
JP2717166B2 (ja) 1988-03-14 1998-02-18 新日本無線株式会社 半導体装置の製造方法
JPH1012897A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
JP2001110799A (ja) * 1999-10-04 2001-04-20 Sanken Electric Co Ltd 半導体素子及びその製造方法
KR100314133B1 (ko) * 1999-11-26 2001-11-15 윤종용 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
CN1298029C (zh) * 2003-03-26 2007-01-31 中国电子科技集团公司第五十五研究所 射频台式硅二极管电泳沉积玻璃钝化共形膜制备方法

Also Published As

Publication number Publication date
TW200534483A (en) 2005-10-16
JP2005229035A (ja) 2005-08-25
US7192848B2 (en) 2007-03-20
KR20060041961A (ko) 2006-05-12
TWI357660B (en) 2012-02-01
CN100466295C (zh) 2009-03-04
CN1658374A (zh) 2005-08-24
US20050181580A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
KR101192598B1 (ko) 반도체 장치의 제조 및 분리 방법
CN110447091B (zh) 半导体装置的制造方法及半导体装置
JP2019096738A (ja) 素子チップの製造方法
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
JP3767864B2 (ja) メサ型半導体装置の製法
PH12013000169B1 (en) Semiconductor die singulation method
WO2007121524A1 (en) Method of manufacture and resulting structures for semiconductor devices
US10032670B2 (en) Plasma dicing of silicon carbide
TWI720936B (zh) 化合物半導體元件及其背面銅製程方法
US20150044856A1 (en) Method of separating semiconductor die using material modification
WO2019019763A1 (zh) 一种化合物半导体器件的背面制程方法
US10854464B2 (en) Manufacturing process of elemental chip
US20240266184A1 (en) Method of manufacturing semiconductor structure
CN105336686A (zh) 一种复合结构SiC衬底器件的切割方法
US9633902B2 (en) Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
US11984321B1 (en) Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
US20160268165A1 (en) Method for manufacturing semiconductor device
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
JP2014187110A (ja) 半導体ウエハの製造方法および半導体ウエハ
US10163673B2 (en) Dual adhesive bonding with perforated wafer
JP2005005615A (ja) ダイヤモンド電子素子の製造方法
FR2711451A1 (fr) Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques.
JP2025014587A (ja) チップ製造方法
KR20080101289A (ko) 반도체 장치 제조 방법 및 그에 적합한 장비
CN102738297A (zh) 用于局部电接触半导体结构的金属结构的制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees