JP3775758B2

JP3775758B2 - Electronic endoscope device

Info

Publication number: JP3775758B2
Application number: JP02691696A
Authority: JP
Inventors: 浩幸芝沼; 和彦中村
Original assignee: Toshiba Corp; Toshiba Medical Systems Engineering Co Ltd
Current assignee: Toshiba Corp; Canon Medical Systems Corp
Priority date: 1995-02-14
Filing date: 1996-02-14
Publication date: 2006-05-17
Anticipated expiration: 2016-02-14
Also published as: JPH08280611A

Description

【０００１】
【発明の属する技術分野】
本発明は、内視鏡スコープ、ケーブルによって異なる撮像信号の伝搬遅延時間を補正する電子内視鏡装置に関するものである。
【０００２】
【従来の技術】
近年、内視鏡スコープの被検体側先端部にＣＣＤ，ＣＭＯＳ等の固体撮像素子を備えた電子内視鏡装置が種々提案されている。このような電子内視鏡装置を図７に示す。
【０００３】
図７に示すように電子内視鏡装置１００は、被検体内に挿入される挿入部１０２と、この挿入部１０２の被検体側先端に設けられ、ＣＣＤ等の固体撮像素子を備えた撮像部１０３、及び挿入部１０２を操作する操作部１０４を有する内視鏡スコープ１０１と、撮像部１０３の動作を制御する制御ユニット１０５ａを内蔵した内視鏡装置本体１０５とから成る。
【０００４】
図７に示すような電子内視鏡装置１００では、撮像部１０３が制御ユニット１０５ａから分離され、挿入部１０２の先端に設けられている。このため、電子内視鏡装置１００では、内視鏡スコープ１０１の種類、ケーブル長を換える等により撮像部１０３から制御ユニット１０５ａまでの距離が変わので、ケーブルを伝搬する撮像信号の伝搬遅延時間が変化し、伝搬遅延時間の変化を補正しなければならない。
【０００５】
前記伝搬遅延時間を補正する第１の方法として、内視鏡スコープ１０１毎に伝搬遅延時間補正回路を設けてそれを調整するものがある。第２の方法として、制御ユニット１０５ａから撮像部１０３へ送られた撮像部用駆動パルスを、撮像部１０３から制御ユニット１０５ａへ送り返し、この送り返されたパルスを基準として前記固体撮像素子の出力信号を処理して補正するものがある。第３の方法として、前記固体撮像素子に含まれるリセットパルスをリセットパルス検出回路で抽出し、これを基準として出力信号処理回路の駆動パルスを発生させるようにしたものも提案されている（特開昭61-187470 号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、第１の方法では、内視鏡スコープ１０１毎に補正回路が必要であるため、回路構成がその分増加する。また、内視鏡スコープ１０１組立て時に前記伝搬遅延時間補正回路の調整を行わなくてはならないため、内視鏡スコープ１０１の組立てに時間が掛かる。
【０００７】
第２の方法では、撮像部１０３の固体撮像素子から制御ユニット１０５ａにパルスを送り返すためのケーブルが必要であるため、内視鏡スコープ１０１の径が太くなり、臨床上の使い勝手が悪くなる。
【０００８】
第３の方法では、リセットパルス検出回路の具体的な検出方法が示されていない。また、この方式を電子内視鏡装置に適用した場合、次の問題点がある。一般に、医療用電子内視鏡装置では、被検体や診断部位が変わった場合、内視鏡スコープも交換するが、内視鏡スコープが変わると、使用しているＣＣＤも変わるため、基準となる映像信号の直流バイアス電圧が変化する。また、映像信号の大小（高輝度時と低輝度時）によっても直流バイアス電圧は変化する。したがって、内視鏡スコープを変えた場合や映像信号が高輝度と低輝度に変化する場合、基準となる映像信号の直流バイアス電圧が動くことになるので、リセットパルス検出回路は、この問題を解決したものでなくてはならない。
【０００９】
本発明は、上記課題に鑑みてなされたもので、固体撮像素子から制御ユニットまでの距離に拘らず、撮像信号の伝搬遅延時間の補正を適切に行うことができる電子内視鏡装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため請求項１記載の発明は、ケーブルを介して駆動パルスを供給することにより固体撮像素子を駆動する駆動手段と、前記駆動パルスに応じた前記固体撮像素子からの出力信号と予め設定された基準信号とを比較し、前記出力信号のうち前記基準信号を超えた範囲をリセットパルスとして抽出する比較手段と、前記抽出されたリセットパルスを直流信号に変換する変換手段と、その直流信号を所定の時間積分する積分手段と、前記積分値を前記比較手段における基準信号として入力する入力手段と、を備えることを特徴とするものである。
【００１４】
【発明の実施の形態】
以下、本発明に係る実施の形態を図面を参照して説明する。図１は本発明に係る電子内視鏡装置の第１実施形態の構成を示したブロック図である。尚、図７で示した従来の電子内視鏡装置１００と外観構成は同一であるため、図示及び説明は省略する。
【００１５】
第１実施形態の電子内視鏡装置１は、ＣＣＤ３駆動する駆動パルスのうちリセットパルスの反射波を抽出し、この反射波に基づいて撮像信号の伝搬遅延時間を補正するものである。
図１に示すように、電子内視鏡装置１は、内視鏡スコープ１０１内に設けられたＣＣＤ３とケーブル５と、制御ユニット１０５ａ内に設けられたＣＣＤ駆動パルス発生部７と反射波抽出部９とＰＬＬ（Phase Locked Loop ）回路１１とクロック発生部１３とを有している。
【００１６】
ＣＣＤ３は、図示しない照明手段によって照明された被写体を撮像する。
ケーブル５は、一端がＣＣＤ３に接続され、他端が終端抵抗５ａ、及び終端抵抗５ａと直列に接続されたＣＣＤ駆動パルス電流出力強化回路（例えばインバータ）５ｂとを介してＣＣＤ駆動パルス発生部７とに接続される。そしてケーブル５は、ＣＣＤ駆動パルス発生部７から発生されたＣＣＤ駆動パルスのうち、例えばリセットパルスをＣＣＤ３に伝搬するとともに、ＣＣＤ３からのリセットパルスの反射波を反射波抽出部９側に伝搬する。
【００１７】
ＣＣＤ駆動パルス発生部７は、ケーブル５を介してＣＣＤ３を駆動させるためのＣＣＤ駆動パルスをＣＣＤ３に供給する。
反射波抽出部９は、コンパレータ１５ａ，１５ｂと、ＡＮＤゲート１７とを有する。そして反射波抽出部９は、ＣＣＤ駆動パルス発生部７により発生されたリセットパルス、ケーブル５に伝搬されたリセットパルス、及びリセットパルスの反射波を検出し、その中からリセットパルスの反射波のみを抽出する。
【００１８】
また、コンパレータ１５ａの入力側「−」端子は、終端抵抗５ａのＣＣＤ駆動パルス電流出力強化回路５ｂ側に接続され、入力側「＋」端子は、リセットパルスのハイレベルをＶ_Hとしたとき、Ｖ_H／２の値が基準値Ｖ_th1として入力される。また、コンパレータ１５ｂの入力側「−」端子は、Ｖ_H／４の値が基準値Ｖ_th2として入力され、入力側「＋」端子は、終端抵抗５ａのＣＣＤ駆動パルス電流出力強化回路５ｂ側に接続される。尚、前記基準値はノイズマージンを最大にするためにＶ_th1＝Ｖ_H／２，Ｖ_th2＝Ｖ_H／４としているが、リセットパルスの反射波のみを抽出できればこの値に限られたものではない。
【００１９】
また、コンパレータ１５ａ，１５ｂの出力側は、ＡＮＤゲート１７の入力側と接続されている。また、ＡＮＤゲート１７の出力側は、ＰＬＬ回路１１に接続されている。尚、ＣＣＤ駆動パルスは水平駆動パルスと垂直駆動パルスから成るが、反射波抽出部９は、このうち水平駆動パルスのリセットパルスの反射波を抽出する。
【００２０】
ＰＬＬ回路１１は、図２に示すようにＡＮＤゲート１７から供給されるリセットパルスの反射波の位相と後記する分周器から供給されるパルスとを比較してその位相差に応じたパルス列を出力する位相比較器１９と、位相比較器１９から出力されるパルス列をＤＣ電位に変換するローパスフィルタ２１と、ローパスフィルタ２１により変換されたＤＣ電位に応じた周波数でパルス信号を発生する発振器２３と、発振器２３により発振されたパルス信号をリセットパルスの反射波の周波数と一致する周波数に分周する分周器２５とから成り、反射波抽出部９により抽出されたリセットパルスの反射波と位相を一致させたパルス信号をクロック発生部１３に出力する。
【００２１】
クロック発生部１３は、ＰＬＬ回路１１からのパルス信号を基に、ＣＤＳ（相関二重サンプリング）用のサンプルホールドパルス（Ｓ／Ｈパルス）、アナログ／ディジタル変換のクロック（Ａ／Ｄ変換用クロック）等を発生させる。
【００２２】
次に、第１実施形態の電子内視鏡装置１の動作を説明する。
まず、電子内視鏡装置１の電源が投入されると、ＣＣＤ駆動パルス発生部７は、ＣＣＤ３を駆動させるためのＣＣＤ駆動パルスを発生し、ケーブル５を介してＣＣＤ３に前記ＣＣＤ駆動パルスを供給する。
【００２３】
ここで、前記ＣＣＤ駆動パルスのうち、リセットパルスを直列終端によりケーブル伝送する場合（但し、終端抵抗５ａの抵抗値はケーブル５の特性インピーダンスＺ₀に等しい）、ＣＣＤ３のリセットパルス端子は等価的にコンデンサであるが、容量が小さい（５〜８pF）ので殆ど開放と等価となる。このため、反射係数１で電圧反射が起きることとなる。
【００２４】
したがって、図１に示す点Ａ（終端抵抗５ａのＣＣＤ駆動パルス電流出力強化回路５ｂ側の点）で図３（ａ）に示すようなリセットパルスが得られたとすると、点Ｂ（終端抵抗５ａのケーブル５側の点）では、図３（ｂ）に示すように進行波とその反射波が得られる（リセットパルスのデューティー比は通常２５％）。
【００２５】
このとき、反射波抽出部９のコンパレータ１５ａの入力側「−」端子から図３（ａ）に示すリセットパルスが入力されるとともに、入力側「＋」端子から図３（ａ）に示すリセットパルスのハイレベルをＶ_Hとしたとき、Ｖ_H／２の値が基準値Ｖ_th1として入力され、また、コンパレータ１５ｂの入力側「−」端子から、図３（ｂ）に示すＶ_H／４の値が基準値Ｖ_th2として入力され、入力側「＋」端子から図３（ｂ）に示す進行波と反射波が入力されたとする。
【００２６】
ここで、コンパレータ１５ａの出力は、時刻ｔ1 から時刻ｔ2 までがローレベル、時刻ｔ2 から時刻ｔ5 までがハイレベル、時刻ｔ5 から時刻ｔ6 までがローレベルとなる（以後同様に継続される）。
【００２７】
また、コンパレータ１５ｂの出力は、時刻ｔ1 から時刻ｔ2 までがハイレベル、時刻ｔ2 から時刻ｔ3 までがローレベル、時刻ｔ3 から時刻ｔ4 までがハイレベル、時刻ｔ4 から時刻ｔ5 までがローレベル、時刻ｔ5 から時刻ｔ6 までがハイレベル、時刻ｔ6 から時刻ｔ7 までがローレベル、時刻ｔ7 から時刻ｔ8 までがハイレベルとなる（以後同様に継続される）。
【００２８】
また、ＡＮＤゲート１７の出力は、コンパレータ１５ａの出力がハイレベルかつコンパレータ１５ｂの出力がハイレベルのときのみハイレベルとなる。したがって、ＡＮＤゲート１７の出力は、リセットパルスの反射波の部分のみハイレベルとなってＰＬＬ回路１１の位相比較器１９に出力される。これにより、リセットパルスの反射波のみが抽出されたこととなる。
【００２９】
次いで、位相比較器１９は、リセットパルスの反射波の位相と分周器２５から供給されるパルスとを比較してその位相差に応じたパルス列をローパスフィルタ２１に出力する。ローパスフィルタ２１は、位相比較器１９から出力されるパルス列をＤＣ電位に変換して発振器２３に供給する。発振器２３は、ローパスフィルタ２１により変換されたＤＣ電位に応じた周波数でパルス信号を発生する。このとき分周器２５は、発振器２３により発振されたパルス信号をリセットパルスの反射波の周波数と一致する周波数に分周して位相比較器１９に供給する。
【００３０】
ＰＬＬ回路１１は、この位相比較器１９からローパスフィルタ２１と発振器２３と分周器２５とを通って位相比較器１９に戻るループにより、反射波抽出部９により抽出されたリセットパルスの反射波と位相を一致させたパルス信号を発生する。
【００３１】
クロック発生部１３は、ＰＬＬ回路１１によりリセットパルスの反射波と位相を一致させたパルス信号が発生されると、このパルス信号を基に、ＣＤＳ（相関二重サンプリング）用のサンプルホールドパルス（Ｓ／Ｈパルス）、アナログ／ディジタル変換のクロック（Ａ／Ｄ変換用クロック）等を発生させる。これらＳ／Ｈパルス、Ａ／Ｄ変換用クロックを基に、制御ユニット１０９ａは撮像信号を処理して映像を得る。
【００３２】
このように、第１実施形態の電子内視鏡装置１は、ＣＣＤ駆動パルス発生部７から発生されるリセットパルスの反射波を反射波抽出部９により抽出し、この抽出された反射波と同期させ、ＣＤＳ用のサンプルホールドパルス（Ｓ／Ｈパルス）、アナログ／ディジタル変換のクロック（Ａ／Ｄ変換用クロック）等を発生させるようにしている。ここで、ＣＣＤ３から制御ユニット１０５ａまでの距離に因らず、ＣＣＤ３により撮像された撮像信号の伝搬時間と反射波とを同期しているので、制御ユニット１０９ａは、前記Ｓ／Ｈパルス、Ａ／Ｄ変換用クロック等を基に、撮像信号を処理することにより、ケーブル５を伝搬する撮像信号の伝搬遅延時間の補正を適切に行うことができる。さらに、撮像信号の伝搬遅延時間を補正するための調整動作を特に行う必要が無く、また、伝搬遅延時間補正用のケーブルを新たに設ける必要が無いので、内視鏡スコープ１０７の構成の簡略化、及び、組立て、調整時間の短縮が可能となる。
【００３３】
図４は本発明に係る電子内視鏡装置の第２実施形態の構成を示したブロック図である。尚、図１で示した第１実施形態の電子内視鏡装置１と同一のものは同一の記号を付して詳細な説明を省略する。また、図７で示した従来の電子内視鏡装置１００と外観構成は同一であるため、図示及び説明は省略する。
【００３４】
第２実施形態の電子内視鏡装置は、ＣＣＤ出力信号に含まれるリセットパルスを抽出し、これを基準としてＣＤＳ用のＳ／Ｈパルス、Ａ／Ｄ変換用クロック等を発生させることにより、ＣＣＤ出力信号に含まれるリセットパルスを抽出する際に、抽出するリセットパルスのパルス幅が、ＣＣＤ出力信号の直流バイアス電圧変化の影響を受けないようにしたものであり、具体的には、比較器３３にＣＣＤ出力信号を入力し、基準信号と比較することにより、リセットパルスを抽出するが、ＣＣＤ出力信号の直流バイアス電圧が変化しても抽出されるリセットパルスのパルス幅が変化しないように、抽出されるリセットパルスをローパスフィルタ３５に通し、直流電圧に変換し、その直流電圧の積分値を基準信号として比較器３３に入力するようにしている。
【００３５】
図４に示すように、第２実施形態の電子内視鏡装置３０は、内視鏡スコープ１０７内に設けられたＣＣＤ３とケーブル５と、制御ユニット１０９ａ内に設けられたＣＣＤ駆動パルス発生部７と、リセットパルス抽出部３１と、ＣＤＳ用サンプルホールドパルス発生部（ＣＤＳ用Ｓ／Ｈパルス発生部）５１と、ＣＤＳ５３と、バッファ５５とを有する。
【００３６】
リセットパルス抽出部３１は、比較器３３と、ローパスフィルタ３５と、積分器３７と、基準信号設定用電圧印加部３９と、抵抗４１と、コンデンサ４３とを有し、ＣＣＤ出力信号に含まれるリセットパルスを抽出する。
【００３７】
比較器３３は、ＣＣＤ３から出力されるＣＣＤ出力信号と基準信号とを比較し、前記ＣＣＤ出力信号のうち、前記基準信号を越えた範囲をリセットパルスとして抽出する。この比較器３３は、ＣＣＤ出力信号と基準信号とを比較してリセットパルスを抽出する電圧比較器３３ａと、電圧比較器３３ａの「＋」側端子とＣＣＤ出力信号を伝搬する出力ケーブル５ｃの出力側端部との間にバッファ３３ｂを介して接続され、ＣＣＤ出力信号の直流バイアス電圧を除去するコンデンサ３３ｃとから成る。
【００３８】
ローパスフィルタ３５は、比較器３３により抽出されたリセットパルスを直流信号に変換する。このローパスフィルタ３５は、演算増幅器３５ａと、演算増幅器３５ａの入力側「−」端子と演算増幅器３５ａの出力側端子との間に並列接続されたコンデンサ３５ｂ及び抵抗３５ｃと、比較器３３の出力側と演算増幅器３５ａの入力側「−」端子との間に設けられた抵抗３５ｄとから成る。
【００３９】
積分器３７は、ローパスフィルタ３５により変換された直流信号を所定の時間積分する。この積分器３７は、演算増幅器３７ａと、演算増幅器３７ａの入力側「−」端子と演算増幅器３７ａの出力側端子との間に接続されたコンデンサ３７ｂと、ローパスフィルタ３５の出力側と演算増幅器３７ａの入力側「−」端子との間に設けられた抵抗３７ｃとから成る。また、積分器３７の入力側「＋」端子には、基準信号設定用電圧を印加する基準信号設定用電圧印加部３９が接続されている。
【００４０】
尚、ケーブル５ｃにより伝送されたＣＣＤ出力信号は、抵抗４１及びコンデンサ４３によりＡＣ終端されている。
【００４１】
ＰＬＬ回路１１は、電圧比較器３３ａにより抽出されたリセットパルスと位相を一致させたパルス信号を生成する。このＰＬＬ回路１１の入力側は、電圧比較器３３ａの出力側に接続され、ＰＬＬ回路１１の出力側は、ＣＤＳ用Ｓ／Ｈパルス発生部５１に接続されている。
【００４２】
ＣＤＳ用Ｓ／Ｈパルス発生部５１は、ＰＬＬ回路１１により生成されたパルス信号を基に、ＣＤＳ用Ｓ／Ｈパルス（ＣＤＳ用サンプルホールドパルス）を生成する。
【００４３】
ＣＤＳ５３は、ＣＤＳ用Ｓ／Ｈパルス発生部５１により生成されたパルス信号を基に、ＣＣＤ出力信号をサンプリングする。尚、ＣＤＳ５３の入力側には、ＣＤＳ５３の動作を安定させるためにバッファ５５が設けられているが、バッファ５５を設けなくてもＣＤＳ５３が安定動作する場合、バッファ５５は不要となる。
【００４４】
尚、ケーブル５は、図１に示した第１実施形態の電子内視鏡装置１のケーブル５と同一であが、図４には図１に示していないＣＣＤ出力信号伝搬用の出力ケーブル５ｃも示している。
【００４５】
次に、第２実施形態の電子内視鏡装置３０の動作を図４、図５及び図６を参照して説明する。
【００４６】
予め、リセットパルス抽出のための基準信号設定用電圧を基準信号設定用電圧印加部３９に設定しておく。この基準信号設定用電圧の設定は、例えば電圧設定つまみを回すことにより基準信号設定用電圧が基準信号設定用電圧印加部３９に設定ができるように予め構成しておく。
【００４７】
この状態で電子内視鏡装置３０の動作が開始されると、ＣＣＤ駆動パルス発生部７は、ＣＣＤ３を駆動させるためのＣＣＤ駆動パルスを発生し、ケーブル５を介してＣＣＤ３に前記ＣＣＤ駆動パルスを供給する。
【００４８】
ＣＣＤ駆動パルスが供給されると、ＣＣＤ３は、この供給されたＣＣＤ駆動パルスに対応させてＣＣＤ出力信号を出力する。この出力されたＣＣＤ出力信号は、出力ケーブル５ｃを介して比較器３３に供給される。
【００４９】
ＣＣＤ出力信号が供給されると比較器３３は、この供給されたＣＣＤ出力信号と基準信号とを比較し、前記ＣＣＤ出力信号のうち、前記基準信号を越えた範囲をリセットパルスとして抽出する。
【００５０】
比較器３３によりリセットパルスが抽出されるとローパスフィルタ３５は、この抽出されたリセットパルスを直流信号に変換する。
【００５１】
ローパスフィルタ３５によりリセットパルスが直流信号に変換されると、積分器３７は、この変換された直流信号を所定の時間積分する。この積分値は、基準信号として比較器３３に入力される。以後、これらの動作を繰り返し、所定のパルス幅のリセットパルスを抽出する。
【００５２】
リセットパルスが抽出されると、ＰＬＬ回路１１は、この抽出されたリセットパルスと位相を一致させたパルス信号を生成し、ＣＤＳ用Ｓ／Ｈパルス発生部５１は、ＰＬＬ回路１１により生成されたパルス信号を基に、ＣＤＳ用Ｓ／Ｈパルスを生成する。そして、ＣＤＳ５３は、ＣＤＳ用Ｓ／Ｈパルス発生部５１により生成されたパルス信号を基に、ＣＣＤ出力信号をサンプリングする。
【００５３】
ここで例えば、図４に示す点ｄ（電圧比較器３３ａの「−」端子側の点）では図５に示す電圧比較器の基準信号（積分器出力信号）が得られ、図４に示す点ａ（電圧比較器３３ａの「＋」端子側の点）では図５に示すＣＣＤ出力信号が得られ、図４に示す点ｂ（電圧比較器３３ａの出力側の点）では図５に示す電圧比較器出力信号が得られるように、電子内視鏡３０を構成したとする。
【００５４】
この時、ＣＣＤ出力信号のレベルが図５に示すＣＣＤ出力信号のレベルより小さくなり（暗くなり）、図４に示す点ａでは図６に示すＣＣＤ出力信号が得られるようになった場合、図４に示す点ｂでは図６に示す電圧比較器出力信号が得られるようになる。この時、図６に示す場合の電圧比較器出力信号のパルス幅は、図５に示す場合の電圧比較器出力信号のパルス幅に比べ狭くなる。その結果、図４に示す点ｃで得られるローパスフィルタ出力信号（ＬＰＦ出力信号）は、図６に示すように、図５に示す場合のローパスフィルタ出力信号に比べて小さくなる。このため、図４に示す点ｄで得られる電圧比較器の基準信号（積分器出力信号）のレベルも図６の矢印で示すように、図５に示す場合の電圧比較器の基準信号（積分器出力信号）のレベルに比べ小さくなる方向へ動き、その結果、電圧比較器３３ａにより抽出されるリセットパルスのパルス幅は広くなり、図５に示す電圧比較器出力信号と同一となって安定する。
【００５５】
また、ＣＣＤ出力信号のレベルが大きくなった場合は、上記の場合と逆の動きをし、結果として図５に示す電圧比較器出力信号と同一となって安定する。
【００５６】
これらにより、ＣＣＤ出力信号の直流バイアス電圧が変化、即ち、内視鏡スコープを変えた場合や同一スコープでＣＣＤ出力信号のレベルが大小変化する場合でも、一定のパルス幅でリセットパルスを抽出することができる。
【００５７】
このように、第２実施形態の電子内視鏡装置３０では、ＣＣＤ出力信号から抽出されるリセットパルスをローパスフィルタ３５に通し、直流電圧に変換し、その直流電圧の積分値を基準信号として電圧比較器３３に入力するようにしているので、ＣＣＤ出力信号の直流バイアス電圧が変化しても抽出されるリセットパルスのパルス幅は変化しない。したがって、抽出されたリセットパルスを基準にしてＣＤＳ用Ｓ／Ｈパルスを生成するようにすれば、ＣＣＤ３から内視鏡装置本体１０５までの距離に因らず、撮像信号の伝搬遅延時間の補正を適切に行うことができる。さらに、撮像信号の伝搬遅延時間を補正するための調整動作を特に行う必要が無く、また、伝搬遅延時間補正用のケーブルを新たに設ける必要が無いので、内視鏡スコープ１０７の構成の簡略化、及び、組立て、調整時間の短縮が可能となる。
【００５８】
さらに、ＣＣＤ出力信号から、ＣＣＤ出力信号を処理する基準となるリセットパルスを抽出し、このリセットパルスに基づいてＣＣＤ出力信号の伝搬遅延時間を補正することにより、遅延時間補正の精度が良くすることができ、ひいては、ＣＤＳ（相関２重サンプリング）を最適なパルスタイミングで行えるようになり、その結果、撮像信号のＳ／Ｎ比が向上し、ノイズの少ない鮮明な内視鏡画像を提供することができる。
【００５９】
尚、第１実施形態及び第２実施形態では、固体撮像素子としてＣＣＤ３に適用した場合を例にとって説明したが、本発明はこれに限定されること無く、例えばＭＯＳ（Metal Oxide Semiconductor ）形撮像デバイスに適用することができる。
【００６０】
また、第２実施形態では、ＣＣＤ出力信号からリセットパルスを抽出しているが、撮像信号の伝搬遅延時間の補正基準となるものであればリセットパルスに限られること無く、ＣＣＤ出力信号から抽出可能な他のパルス列を適用しても良い。
【００６１】
【発明の効果】
以上説明したように請求項１記載の発明によれば、固体撮像素子の出力信号からリセットパルスを抽出し、このリセットパルスに基づいて固体撮像素子の出力信号の伝搬遅延時間を補正することにより、遅延時間補正の精度を良くすることができ、ひいては、撮像信号のＳ／Ｎを向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る電子内視鏡装置の第１実施形態のブロック図である。
【図２】ＰＬＬ回路の構成を示すブロック図である。
【図３】図１に示す点Ａでのリセットパルスの波形（ａ）と、点Ｂでのリセットパルスの進行波及び反射波の波形（ｂ）とを示した説明図である。
【図４】本発明に係る電子内視鏡装置の第２実施形態のブロック図である。
【図５】電圧比較器の基準信号及び電圧比較器の出力信号、ＬＰＦ出力信号を示す図である。
【図６】ＣＣＤ出力信号のレベルが小さくなったときの電圧比較器の基準信号及び出力信号、ＬＰＦ出力信号を示した図である。
【図７】従来の電子内視鏡装置の外観構成を示す概観図である。
【符号の説明】
１電子内視鏡装置
３ＣＣＤ
５ケーブル
５ａ終端抵抗
５ｂＣＣＤ駆動パルス電流出力強化回路
７ＣＣＤ駆動パルス発生部
９反射波抽出部
１１ＰＬＬ回路
１３クロック発生部
１５ａ，１５ｂコンパレータ
１７ＡＮＤゲート
１９位相比較器
２１ローパスフィルタ
２３発振器
２５分周器
３０電子内視鏡装置
３１リセットパルス抽出部
３３比較器
３５ローパスフィルタ
３７積分器
３９基準信号設定用電圧印加部
４１抵抗
４３コンデンサ
５１ＣＤＳ用Ｓ／Ｈパルス発生部
５３ＣＤＳ
５５バッファ
１０１内視鏡スコープ
１０５ａ制御ユニット[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic endoscope apparatus that corrects a propagation delay time of an imaging signal that varies depending on an endoscope scope and a cable.
[0002]
[Prior art]
In recent years, various electronic endoscope apparatuses having a solid-state image sensor such as a CCD or a CMOS at the subject-side tip of an endoscope scope have been proposed. Such an electronic endoscope apparatus is shown in FIG.
[0003]
As shown in FIG. 7, an electronic endoscope apparatus 100 includes an insertion unit 102 that is inserted into a subject, and an imaging unit that is provided at the subject-side tip of the insertion unit 102 and includes a solid-state imaging device such as a CCD. 103, an endoscope scope 101 having an operation unit 104 for operating the insertion unit 102, and an endoscope apparatus body 105 incorporating a control unit 105a for controlling the operation of the imaging unit 103.
[0004]
In the electronic endoscope apparatus 100 as shown in FIG. 7, the imaging unit 103 is separated from the control unit 105 a and provided at the distal end of the insertion unit 102. For this reason, in the electronic endoscope apparatus 100, the distance from the imaging unit 103 to the control unit 105a is changed by changing the type of the endoscope scope 101, the cable length, and the like, so that the propagation delay time of the imaging signal propagating through the cable is changed. Change and the change in propagation delay time must be corrected.
[0005]
As a first method for correcting the propagation delay time, there is a method in which a propagation delay time correction circuit is provided for each endoscope scope 101 to adjust it. As a second method, the imaging unit drive pulse sent from the control unit 105a to the imaging unit 103 is sent back from the imaging unit 103 to the control unit 105a, and the output signal of the solid-state imaging device is used with the returned pulse as a reference. There is something to process and correct. As a third method, there has been proposed a method in which a reset pulse included in the solid-state imaging device is extracted by a reset pulse detection circuit, and a drive pulse of an output signal processing circuit is generated based on the extracted pulse (Japanese Patent Application Laid-Open No. 2005-260867). Sho 61-187470).
[0006]
[Problems to be solved by the invention]
However, in the first method, since a correction circuit is required for each endoscope scope 101, the circuit configuration increases accordingly. In addition, since the propagation delay time correction circuit must be adjusted when the endoscope scope 101 is assembled, it takes time to assemble the endoscope scope 101.
[0007]
In the second method, a cable for sending a pulse back from the solid-state imaging device of the imaging unit 103 to the control unit 105a is necessary, so that the diameter of the endoscope scope 101 becomes thick and clinical usability deteriorates.
[0008]
In the third method, a specific detection method of the reset pulse detection circuit is not shown. Further, when this method is applied to an electronic endoscope apparatus, there are the following problems. In general, in a medical electronic endoscope apparatus, if the subject or the diagnostic site changes, the endoscope scope is also replaced. However, if the endoscope scope changes, the CCD used also changes, which becomes a reference. The DC bias voltage of the video signal changes. In addition, the DC bias voltage changes depending on the size of the video signal (high and low luminance). Therefore, when the endoscope scope is changed or when the video signal changes between high and low brightness, the DC bias voltage of the reference video signal moves, so the reset pulse detection circuit solves this problem. It must have been.
[0009]
The present invention has been made in view of the above problems, and provides an electronic endoscope apparatus capable of appropriately correcting the propagation delay time of an imaging signal regardless of the distance from a solid-state imaging device to a control unit. For the purpose.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 is a driving means for driving a solid-state imaging device by supplying a driving pulse via a cable, and an output signal from the solid-state imaging device in response to the driving pulse. Comparing means for comparing a preset reference signal, extracting a range of the output signal that exceeds the reference signal as a reset pulse, conversion means for converting the extracted reset pulse into a DC signal, and An integration unit that integrates a DC signal for a predetermined time and an input unit that inputs the integration value as a reference signal in the comparison unit are provided.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a first embodiment of an electronic endoscope apparatus according to the present invention. Since the external configuration is the same as that of the conventional electronic endoscope apparatus 100 shown in FIG. 7, illustration and description thereof are omitted.
[0015]
The electronic endoscope apparatus 1 according to the first embodiment extracts a reflected wave of a reset pulse from drive pulses for driving the CCD 3, and corrects a propagation delay time of an imaging signal based on the reflected wave.
As shown in FIG. 1, the electronic endoscope apparatus 1 includes a CCD 3 and a cable 5 provided in an endoscope scope 101, a CCD drive pulse generator 7 and a reflected wave extraction unit provided in a control unit 105a. 9, a PLL (Phase Locked Loop) circuit 11, and a clock generator 13.
[0016]
The CCD 3 images a subject illuminated by an illumination unit (not shown).
The cable 5 has one end connected to the CCD 3 and the other end connected via a termination resistor 5a and a CCD drive pulse current output enhancement circuit (for example, an inverter) 5b connected in series with the termination resistor 5a. And connected to. The cable 5 propagates, for example, a reset pulse among the CCD drive pulses generated from the CCD drive pulse generation unit 7 to the CCD 3 and a reflected wave of the reset pulse from the CCD 3 to the reflected wave extraction unit 9 side.
[0017]
The CCD drive pulse generator 7 supplies a CCD drive pulse for driving the CCD 3 via the cable 5 to the CCD 3.
The reflected wave extraction unit 9 includes comparators 15 a and 15 b and an AND gate 17. Then, the reflected wave extraction unit 9 detects the reset pulse generated by the CCD drive pulse generation unit 7, the reset pulse propagated to the cable 5, and the reflected wave of the reset pulse, and only the reflected wave of the reset pulse is detected therefrom. Extract.
[0018]
Further, the input side “−” terminal of the comparator 15a is connected to the CCD drive pulse current output enhancement circuit 5b side of the termination resistor 5a, and the input side “+” terminal has a high level of the reset pulse as V _H. A value of V _H / 2 is input as the reference value V _th1 . Further, the value of V _H / 4 is inputted as the reference value V _{th2 to} the input side “−” terminal of the comparator 15b, and the input side “+” terminal is connected to the CCD driving pulse current output enhancement circuit 5b side of the termination resistor 5a. Connected. The reference value is V _th1 = V _H / 2 and V _th2 = V _H / 4 in order to maximize the noise margin. However, if only the reflected wave of the reset pulse can be extracted, the reference value is not limited to this value. Absent.
[0019]
The output sides of the comparators 15 a and 15 b are connected to the input side of the AND gate 17. The output side of the AND gate 17 is connected to the PLL circuit 11. The CCD drive pulse is composed of a horizontal drive pulse and a vertical drive pulse. The reflected wave extraction unit 9 extracts a reflected wave of the reset pulse of the horizontal drive pulse.
[0020]
As shown in FIG. 2, the PLL circuit 11 compares the phase of the reflected wave of the reset pulse supplied from the AND gate 17 with a pulse supplied from a frequency divider described later, and outputs a pulse train corresponding to the phase difference. A phase comparator 19, a low-pass filter 21 that converts the pulse train output from the phase comparator 19 into a DC potential, an oscillator 23 that generates a pulse signal at a frequency corresponding to the DC potential converted by the low-pass filter 21, The frequency divider 25 divides the pulse signal oscillated by the oscillator 23 into a frequency that matches the frequency of the reflected wave of the reset pulse, and matches the phase of the reflected wave of the reset pulse extracted by the reflected wave extraction unit 9. The pulse signal thus generated is output to the clock generator 13.
[0021]
Based on the pulse signal from the PLL circuit 11, the clock generation unit 13 performs a sample hold pulse (S / H pulse) for CDS (correlated double sampling), an analog / digital conversion clock (A / D conversion clock) Etc. are generated.
[0022]
Next, the operation of the electronic endoscope apparatus 1 according to the first embodiment will be described.
First, when the power of the electronic endoscope apparatus 1 is turned on, the CCD drive pulse generator 7 generates a CCD drive pulse for driving the CCD 3 and supplies the CCD drive pulse to the CCD 3 via the cable 5. To do.
[0023]
Here, among the CCD driving pulses, when the reset pulse is transmitted through a cable by series termination (however, the resistance value of the termination resistor 5a is equal to the characteristic impedance Z ₀ of the cable 5), the reset pulse terminal of the CCD 3 is equivalently Although it is a capacitor, its capacitance is small (5 to 8 pF), so it is almost equivalent to an open circuit. For this reason, voltage reflection occurs with a reflection coefficient of 1.
[0024]
Therefore, assuming that a reset pulse as shown in FIG. 3A is obtained at a point A shown in FIG. 1 (a point on the CCD drive pulse current output enhancement circuit 5b side of the termination resistor 5a), a point B (a termination resistor 5a) is obtained. At the point on the cable 5 side, a traveling wave and its reflected wave are obtained as shown in FIG. 3B (the duty ratio of the reset pulse is usually 25%).
[0025]
At this time, the reset pulse shown in FIG. 3A is inputted from the input side “−” terminal of the comparator 15a of the reflected wave extracting section 9, and the reset pulse shown in FIG. 3A is inputted from the input side “+” terminal. When the high level of V _H is V _H , the value of V _H / 2 is input as the reference value V _th1 , and from the “−” terminal on the input side of the comparator 15 b, the value of V _H / 4 shown in FIG. It is assumed that a value is input as the reference value V _th2 and a traveling wave and a reflected wave illustrated in FIG. 3B are input from the input “+” terminal.
[0026]
Here, the output of the comparator 15a is low level from time t1 to time t2, high level from time t2 to time t5, and low level from time t5 to time t6 (and so on).
[0027]
The output of the comparator 15b is high level from time t1 to time t2, low level from time t2 to time t3, high level from time t3 to time t4, low level from time t4 to time t5, time t5 From time t6 to time t6 is high level, from time t6 to time t7 is low level, and from time t7 to time t8 is high level (and so on).
[0028]
The output of the AND gate 17 is high only when the output of the comparator 15a is high and the output of the comparator 15b is high. Accordingly, the output of the AND gate 17 becomes a high level only in the reflected wave portion of the reset pulse and is output to the phase comparator 19 of the PLL circuit 11. As a result, only the reflected wave of the reset pulse is extracted.
[0029]
Next, the phase comparator 19 compares the phase of the reflected wave of the reset pulse with the pulse supplied from the frequency divider 25 and outputs a pulse train corresponding to the phase difference to the low-pass filter 21. The low-pass filter 21 converts the pulse train output from the phase comparator 19 into a DC potential and supplies it to the oscillator 23. The oscillator 23 generates a pulse signal at a frequency corresponding to the DC potential converted by the low pass filter 21. At this time, the frequency divider 25 divides the pulse signal oscillated by the oscillator 23 into a frequency that matches the frequency of the reflected wave of the reset pulse, and supplies it to the phase comparator 19.
[0030]
The PLL circuit 11 passes the low-pass filter 21, the oscillator 23, and the frequency divider 25 from the phase comparator 19 and returns to the phase comparator 19, and the reflected wave of the reset pulse extracted by the reflected wave extraction unit 9. A pulse signal having the same phase is generated.
[0031]
When the PLL circuit 11 generates a pulse signal in phase with the reflected wave of the reset pulse, the clock generation unit 13 generates a sample hold pulse (SDS) for CDS (correlated double sampling) based on this pulse signal. / H pulse), analog / digital conversion clock (A / D conversion clock), and the like. Based on these S / H pulse and A / D conversion clock, the control unit 109a processes the imaging signal to obtain an image.
[0032]
As described above, in the electronic endoscope apparatus 1 of the first embodiment, the reflected wave of the reset pulse generated from the CCD drive pulse generating unit 7 is extracted by the reflected wave extracting unit 9, and is synchronized with the extracted reflected wave. Thus, a sample hold pulse (S / H pulse) for CDS, an analog / digital conversion clock (A / D conversion clock), and the like are generated. Here, regardless of the distance from the CCD 3 to the control unit 105a, the propagation time of the image signal picked up by the CCD 3 and the reflected wave are synchronized, so that the control unit 109a has the S / H pulse, A / By processing the imaging signal based on the D conversion clock or the like, the propagation delay time of the imaging signal propagating through the cable 5 can be appropriately corrected. Furthermore, since it is not necessary to particularly perform an adjustment operation for correcting the propagation delay time of the imaging signal, and it is not necessary to newly provide a cable for correcting the propagation delay time, the configuration of the endoscope scope 107 is simplified. And assembly and adjustment time can be shortened.
[0033]
FIG. 4 is a block diagram showing the configuration of the second embodiment of the electronic endoscope apparatus according to the present invention. The same parts as those in the electronic endoscope apparatus 1 according to the first embodiment shown in FIG. Further, since the external configuration is the same as that of the conventional electronic endoscope apparatus 100 shown in FIG. 7, illustration and description thereof are omitted.
[0034]
The electronic endoscope apparatus according to the second embodiment extracts a reset pulse included in a CCD output signal, generates an S / H pulse for CDS, an A / D conversion clock, and the like on the basis of this, thereby generating a CCD. When extracting the reset pulse included in the output signal, the pulse width of the reset pulse to be extracted is not influenced by the change in the DC bias voltage of the CCD output signal. The reset pulse is extracted by inputting the CCD output signal and comparing it with the reference signal. However, the pulse width of the extracted reset pulse does not change even if the DC bias voltage of the CCD output signal changes. The reset pulse is passed through the low-pass filter 35, converted into a DC voltage, and the integrated value of the DC voltage is input to the comparator 33 as a reference signal. It is.
[0035]
As shown in FIG. 4, the electronic endoscope apparatus 30 of the second embodiment includes a CCD 3 and a cable 5 provided in the endoscope scope 107, and a CCD drive pulse generator 7 provided in the control unit 109a. A reset pulse extraction unit 31, a CDS sample hold pulse generation unit (CDS S / H pulse generation unit) 51, a CDS 53, and a buffer 55.
[0036]
The reset pulse extracting unit 31 includes a comparator 33, a low-pass filter 35, an integrator 37, a reference signal setting voltage applying unit 39, a resistor 41, and a capacitor 43, and is included in the CCD output signal. Extract pulses.
[0037]
The comparator 33 compares the CCD output signal output from the CCD 3 with the reference signal, and extracts a range of the CCD output signal that exceeds the reference signal as a reset pulse. The comparator 33 compares a CCD output signal with a reference signal to extract a reset pulse, and outputs a "+" terminal of the voltage comparator 33a and an output cable 5c that propagates the CCD output signal. The capacitor 33c is connected to the side end via a buffer 33b and removes the DC bias voltage of the CCD output signal.
[0038]
The low pass filter 35 converts the reset pulse extracted by the comparator 33 into a DC signal. The low-pass filter 35 includes an operational amplifier 35 a, a capacitor 35 b and a resistor 35 c connected in parallel between the input side “−” terminal of the operational amplifier 35 a and the output side terminal of the operational amplifier 35 a, and the output side of the comparator 33. And a resistor 35d provided between the input side “−” terminal of the operational amplifier 35a.
[0039]
The integrator 37 integrates the DC signal converted by the low-pass filter 35 for a predetermined time. The integrator 37 includes an operational amplifier 37a, a capacitor 37b connected between an input side “−” terminal of the operational amplifier 37a and an output side terminal of the operational amplifier 37a, an output side of the low-pass filter 35, and the operational amplifier 37a. And a resistor 37c provided between the input side "-" terminal. Further, a reference signal setting voltage applying unit 39 for applying a reference signal setting voltage is connected to the input “+” terminal of the integrator 37.
[0040]
The CCD output signal transmitted by the cable 5 c is AC-terminated by a resistor 41 and a capacitor 43.
[0041]
The PLL circuit 11 generates a pulse signal in phase with the reset pulse extracted by the voltage comparator 33a. The input side of the PLL circuit 11 is connected to the output side of the voltage comparator 33a, and the output side of the PLL circuit 11 is connected to the CDS S / H pulse generator 51.
[0042]
The CDS S / H pulse generator 51 generates a CDS S / H pulse (CDS sample hold pulse) based on the pulse signal generated by the PLL circuit 11.
[0043]
The CDS 53 samples the CCD output signal based on the pulse signal generated by the CDS S / H pulse generator 51. Note that a buffer 55 is provided on the input side of the CDS 53 in order to stabilize the operation of the CDS 53. However, if the CDS 53 operates stably without the buffer 55, the buffer 55 is unnecessary.
[0044]
The cable 5 is the same as the cable 5 of the electronic endoscope apparatus 1 of the first embodiment shown in FIG. 1, but the output cable 5c for CCD output signal propagation not shown in FIG. 1 is shown in FIG. It also shows.
[0045]
Next, the operation of the electronic endoscope apparatus 30 according to the second embodiment will be described with reference to FIGS. 4, 5, and 6.
[0046]
A reference signal setting voltage for extracting a reset pulse is set in the reference signal setting voltage applying unit 39 in advance. The reference signal setting voltage is set in advance so that the reference signal setting voltage can be set in the reference signal setting voltage application unit 39 by, for example, turning a voltage setting knob.
[0047]
When the operation of the electronic endoscope apparatus 30 is started in this state, the CCD drive pulse generation unit 7 generates a CCD drive pulse for driving the CCD 3 and sends the CCD drive pulse to the CCD 3 via the cable 5. Supply.
[0048]
When the CCD driving pulse is supplied, the CCD 3 outputs a CCD output signal corresponding to the supplied CCD driving pulse. The output CCD output signal is supplied to the comparator 33 via the output cable 5c.
[0049]
When the CCD output signal is supplied, the comparator 33 compares the supplied CCD output signal with a reference signal, and extracts a range of the CCD output signal that exceeds the reference signal as a reset pulse.
[0050]
When the reset pulse is extracted by the comparator 33, the low pass filter 35 converts the extracted reset pulse into a DC signal.
[0051]
When the reset pulse is converted into a DC signal by the low-pass filter 35, the integrator 37 integrates the converted DC signal for a predetermined time. This integrated value is input to the comparator 33 as a reference signal. Thereafter, these operations are repeated to extract a reset pulse having a predetermined pulse width.
[0052]
When the reset pulse is extracted, the PLL circuit 11 generates a pulse signal in phase with the extracted reset pulse, and the CDS S / H pulse generator 51 generates the pulse generated by the PLL circuit 11. Based on the signal, an S / H pulse for CDS is generated. The CDS 53 samples the CCD output signal based on the pulse signal generated by the CDS S / H pulse generator 51.
[0053]
Here, for example, a reference signal (integrator output signal) of the voltage comparator shown in FIG. 5 is obtained at a point d shown in FIG. 4 (a point on the “−” terminal side of the voltage comparator 33a). The CCD output signal shown in FIG. 5 is obtained at a (point on the “+” terminal side of the voltage comparator 33a), and the voltage shown in FIG. 5 is obtained at point b (point on the output side of the voltage comparator 33a) shown in FIG. It is assumed that the electronic endoscope 30 is configured so that a comparator output signal can be obtained.
[0054]
At this time, when the level of the CCD output signal becomes smaller (darker) than the level of the CCD output signal shown in FIG. 5 and the CCD output signal shown in FIG. 6 is obtained at the point a shown in FIG. At point b shown in FIG. 4, the voltage comparator output signal shown in FIG. 6 is obtained. At this time, the pulse width of the voltage comparator output signal in the case shown in FIG. 6 is narrower than the pulse width of the voltage comparator output signal in the case shown in FIG. As a result, the low-pass filter output signal (LPF output signal) obtained at point c shown in FIG. 4 is smaller than the low-pass filter output signal in the case shown in FIG. 5, as shown in FIG. Therefore, the level of the reference signal (integrator output signal) of the voltage comparator obtained at the point d shown in FIG. 4 is also indicated by the arrow in FIG. As a result, the pulse width of the reset pulse extracted by the voltage comparator 33a becomes wide and is the same as the voltage comparator output signal shown in FIG. .
[0055]
Further, when the level of the CCD output signal is increased, the movement is the reverse of the above case, and as a result, it becomes the same as the voltage comparator output signal shown in FIG.
[0056]
As a result, the reset pulse is extracted with a constant pulse width even when the DC bias voltage of the CCD output signal changes, that is, when the endoscope scope is changed or the level of the CCD output signal changes in the same scope. Can do.
[0057]
As described above, in the electronic endoscope apparatus 30 according to the second embodiment, the reset pulse extracted from the CCD output signal is passed through the low-pass filter 35, converted into a DC voltage, and an integrated value of the DC voltage is used as a reference signal. Since the signal is input to the comparator 33, the pulse width of the extracted reset pulse does not change even if the DC bias voltage of the CCD output signal changes. Therefore, if the S / H pulse for CDS is generated based on the extracted reset pulse, the propagation delay time of the imaging signal is corrected regardless of the distance from the CCD 3 to the endoscope apparatus body 105. Can be done appropriately. Furthermore, since it is not necessary to particularly perform an adjustment operation for correcting the propagation delay time of the imaging signal, and it is not necessary to newly provide a cable for correcting the propagation delay time, the configuration of the endoscope scope 107 is simplified. And assembly and adjustment time can be shortened.
[0058]
Furthermore, by extracting a reset pulse as a reference for processing the CCD output signal from the CCD output signal and correcting the propagation delay time of the CCD output signal based on the reset pulse, the accuracy of the delay time correction is improved. As a result, CDS (correlated double sampling) can be performed at an optimal pulse timing. As a result, the S / N ratio of the imaging signal is improved, and a clear endoscopic image with less noise is provided. Can do.
[0059]
In the first embodiment and the second embodiment, the case where the solid-state imaging device is applied to the CCD 3 has been described as an example. However, the present invention is not limited to this, and for example, a MOS (Metal Oxide Semiconductor) imaging device. Can be applied to.
[0060]
In the second embodiment, the reset pulse is extracted from the CCD output signal. However, the reset pulse can be extracted from the CCD output signal without being limited to the reset pulse as long as it is a reference for correcting the propagation delay time of the imaging signal. Other pulse trains may be applied.
[0061]
【The invention's effect】
As described above, according to the first aspect of the present invention, by extracting the reset pulse from the output signal of the solid-state image sensor and correcting the propagation delay time of the output signal of the solid-state image sensor based on the reset pulse, The accuracy of the delay time correction can be improved, and as a result, the S / N of the imaging signal can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram of a first embodiment of an electronic endoscope apparatus according to the present invention.
FIG. 2 is a block diagram showing a configuration of a PLL circuit.
3 is an explanatory diagram showing a waveform (a) of a reset pulse at a point A shown in FIG. 1 and waveforms (b) of a traveling wave and a reflected wave of the reset pulse at a point B. FIG.
FIG. 4 is a block diagram of a second embodiment of the electronic endoscope apparatus according to the present invention.
FIG. 5 is a diagram illustrating a reference signal of a voltage comparator, an output signal of the voltage comparator, and an LPF output signal.
FIG. 6 is a diagram showing a reference signal, an output signal, and an LPF output signal of a voltage comparator when the level of a CCD output signal becomes small.
FIG. 7 is a schematic view showing an external configuration of a conventional electronic endoscope apparatus.
[Explanation of symbols]
1 Electronic Endoscope 3 CCD
5 Cable 5a Termination resistor 5b CCD drive pulse current output enhancement circuit 7 CCD drive pulse generator 9 Reflected wave extractor 11 PLL circuit 13 Clock generators 15a and 15b Comparator 17 AND gate 19 Phase comparator 21 Low pass filter 23 Oscillator 25 Frequency division Device 30 Electronic endoscope device 31 Reset pulse extracting unit 33 Comparator 35 Low pass filter 37 Integrator 39 Reference signal setting voltage applying unit 41 Resistor 43 Capacitor 51 CDS S / H pulse generating unit 53 CDS
55 Buffer 101 Endoscope Scope 105a Control Unit

Claims

Driving means for driving the solid-state imaging device by supplying a driving pulse via a cable;
Comparing means for comparing an output signal from the solid-state imaging device according to the drive pulse and a preset reference signal, and extracting a range of the output signal that exceeds the reference signal as a reset pulse;
Conversion means for converting the extracted reset pulse into a DC signal;
Integrating means for integrating the DC signal for a predetermined time;
An electronic endoscope apparatus comprising: input means for inputting the integral value as a reference signal in the comparison means.

2. The electronic endoscope apparatus according to claim 1, further comprising correction means for correcting a propagation delay time of a signal propagating through the cable based on the reset pulse.