JP3776582B2 - 記録再生装置 - Google Patents
記録再生装置 Download PDFInfo
- Publication number
- JP3776582B2 JP3776582B2 JP03505398A JP3505398A JP3776582B2 JP 3776582 B2 JP3776582 B2 JP 3776582B2 JP 03505398 A JP03505398 A JP 03505398A JP 3505398 A JP3505398 A JP 3505398A JP 3776582 B2 JP3776582 B2 JP 3776582B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- filter
- transfer function
- reproducing apparatus
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、（１，７）ＲＬＬ符号を用いたパーシャルレスポンスの磁気記録系を対象とした記録再生装置に関し、特に伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ 2 ）のパーシャルレスポンス系で表わされる磁気記録系に情報を記録して再生する記録再生装置に関する。
【０００２】
【従来の技術】
近年、高密度記録に伴い媒体の磁粒子が小さくなるので情報が熱緩和で消えないような記録方式が要求されている。このため、零長制限（Run length limted ）を１から７の間に制限した（１，７）ＲＬＬ符号を用いて記録周波数を下げる方式が提供されているが、符号化効率が悪く記録帯域が広がるため高線記録密度に強い等化方式と組み合わせる必要がある。
【０００３】
従来の（１，７）ＲＬＬ符号を用いた等化においては、符号化率２／３の（１，７）ＲＬＬ符号とパーシャルレスポンスＰＲ（１，２，０，−２，−１）を組み合わせた（１，７）ＥＥＰＲ４（Expanded-Expanded Partial Response Class 4）や、符号化率２／３の（１，ｋ）ＲＬＬ符号とパーシャルレスポンスＰＲ（１，１，０，−１，−１）を組み合わせた（１，ｋ）ＭＥＥＰＲ４（Modified Expanded-Expanded Partial Response Class 4 ）がある。ここで（１，ｋ）ＭＥＥＰＲ４はｋ＝７とすると、符号化率２／３の（１，７）ＭＥＥＰＲ４となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来の（１，７）ＥＥＰＲ４にあっては、サンプリングの振幅値が±２と大きくなるために高域成分が強調されており、高線記録密度に弱いという問題がある。
また（１，７）ＭＥＥＰＲ４は、符号化率２／３ではカタストロフィック符号（不定符号）を生じ易く、カタストロフィック符号を避けるために符号化率を下げる必要がある。そのため符号化と復号化が複雑化して符号化効率が低下するという問題がある。またカタストロフィック符号を避けるために最長０連続（ｋ）値をｋ＝７より大きな値に増大させると、誤り率が悪くなるという問題がある。
【０００５】
本発明は、このような問題点に鑑みてなされたもので、高域強調が少なく且つ符号可と復号化が簡単な（１，７）ＲＬＬ符号を用いた狭帯域パーシャル等化を行う記録再生装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
図１は本発明の原理説明図である。本発明は、図１（Ａ）のように、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ 2 ）のパーシャルレスポンス系で表わされる磁気記録系に情報を記録して再生する記録再生装置を対象とする。まず記録部２２には、入力データを（１，７）ＲＬＬ符号データに変換する（１，７）ＲＬＬ符号器３０と、（１，７）符号器３０からの（１，７）ＲＬＬ符号データを伝達関数１／（１−Ｄ）の前置符号データに変換して前記媒体に記録させる前置符号器３２が設けられる。
【０００７】
また再生部２４には、媒体からの再生信号を伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）で等化する等化器４４、等化器４４からの図１（Ｃ）のような周波数特性の等化信号をスペクトルヌル（スペクトラム零）５６までの帯域に制限するローパスフィルタ４６、ローパスフィルタ４６の帯域制限信号から前置符号データを検出する最尤検出器４８、最尤検出器４８で検出した前置符号データを伝達関数（１−Ｄ）で変換して（１，７）ＲＬＬ符号データを復号する前置復号器５０、及び前置復号器５０の（１，７）ＲＬＬ符号データから元のデータを復号する（１，７）ＲＬＬ復号器５２が設けられる。
【０００８】
このような本発明の記録再生装置によれば、符号化率２／３の（１，７）ＲＬＬ符号とパーシャルレンスポンスＰＲ（１，２，０，２，１）を組み合わせた（１，７）ＥＥＰＲ４での高域強調に起因した高線密度記録での誤り率の悪化と、符号化率２／３の（１，７）ＲＬＬ符号にパーシャルレスポンスＰＲ（１，１，０，−１，−１）を組み合わせた１−７ＭＥＥＰＲ４でカストロフィック符号を回避するために符号化と復号化が複雑になる問題を解消し、高密度記録での情報の熱緩和による消失に強い記録再生装置が実現できる。
【０００９】
ここで伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）で等化する等化器４４は、図１（Ｂ）のように、伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化を行うアナログ等化器６０と、伝達関数（１＋Ｄ）の等化を行う有限インパルス応答フィルタ（ＦＩＲフィルタ）６６とで構成すると共に、ローパスフィルタをアナログローパスフィルタ６２で構成する。
【００１０】
再生信号は、アナログ等化器６０で伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化を行った後にアナログローパスフィルタ６２でスペクトルヌルまでの帯域に制限し、更にＡ／Ｄ変換器６４でデジタルデータに変換してＦＩＲフィルタ６６で伝達関数（１＋Ｄ）の等化を行う。
ＦＩＲフィルタ６６は、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系の周波数特性Ｆ（ω）を
Ｆ（ω）＝ｃｏｓ（ωＴ／２）＋ｇｃｏｓ（３ωＴ／２）
但し、Ｔはナイキスト周期、ωはナイキスト角周波数
として、伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性のブーストを調整する周波数特性ｇｃｏｓ（３ωＴ／２）をもつ第１フィルタと、伝達関数（１＋Ｄ）の等化に対応した周波数特性ｃｏｓ（ωＴ／２）をもつ第２フィルタに分け、第１フィルタ部のタップ乗数ｇの設定により、ヘッド及び媒体の線記録密度のばらつきを補正した伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性を実現する。
【００１１】
ＦＩＲフィルタ６６の第１フィルタ（ブーストフィルタ）としては、伝達関数をタップ係数ｇを含めて
（ｇ＋Ｄ＋ｇＤ2 ）
とし、遅延時間Ｄをもつ２つのタップ付き遅延回路、タップ係数ｇを乗算する２つの乗算器、及び１つの加算器で構成する。
【００１２】
またＦＩＲフィルタ６６として、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）をタップ係数ｇを含めて
（ｇ＋Ｄ＋Ｄ2 ＋ｇＤ3 ）
と変形することにより、第１フィルタと第２フィルタを一体化し、遅延時間Ｄをもつ３つのタップ付き遅延回路、タップ係数ｇを乗算する２つの乗算器、及び１つの加算器により簡略化した回路構成とすることができる。
【００１３】
ＦＩＲフィルタ６６のタップ係数ｇは、最適値に初期設定した固定等化を行ってもよいし、タップ係数ｇを最小二乗平均法（ＬＳＭ旁）等の最大傾斜アルゴリズムを用いて最適化する適応等化を行ってもよい。
再生部２４は、位相比較器、ループフィルタ、及び電圧制御発振器により位相ループを構成したＰＬＬ回路を有し、ＦＩＲフィルタ６６を構成する第１フィルタからの等化信号をＰＬＬ回路の位相比較器の一方に入力してサンプリング位相を同期させる。
【００１４】
再生部２４は、媒体３８に記録された複数周期分のトレーニングパターンを読み出した際の等化器６６から出力された等化波形の±２．５レベルから振幅の０レベルを求め、Ａ／Ｄ変換器６４のＤＣオフセットを調整する。
最尤検出器４８は、ユークリッド距離演算に用いるブランチメトリックにオフセットΔを加えることで、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）から伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の間のパーシャルレスポンス系の最尤検出を可能とする。これはアナログ等化器のばらつきは許容し、最尤検出器４８で対応するものであり、有限インパルス応答フィルタ６６のタップ係数ｇを調整した場合と同じ作用が得られる。
【００１５】
【発明の実施の形態】
図２は本発明の記録再生装置となるハードディスクドライブのブロック図である。図２において、磁気ディスク装置として知られたハードディスクドライブ（ＨＤＤ）は、ディスクエンクロージャ１０とディスクコントローラ１１で構成される。ディスクエンクロージャ１０にはヘッドＩＣ回路が設けられ、この実施形態にあっては４つのヘッドアッセンブリ１４−１〜１４−４を接続している。
【００１６】
ヘッドアッセンブリ１４〜１〜１４〜４には、インダクティブヘッドを用いた記録ヘッド３６−１〜３６−４と、ＭＲヘッド等を用いた再生ヘッド４０−１〜４０−４が設けられている。またディスクエンクロージャ１０には、ヘッドアクチュエータを駆動するＶＣＭ１５、ディスク媒体を回転するスピンドルモータ１６が設けられる。
【００１７】
ディスクエンクロージャ１０のヘッドＩＣ回路１４に対してはディスクコントローラ１１側に、書込部を構成するライトチャネル回路２２と、再生部を構成するリードチャネル回路２４が設けられている。ライトチャネル回路２２とリードチャネル回路２４に対してはハードディスクコントローラ２０が設けられ、ハードディスクコントローラ２０にはフォーマッタやＥＣＣ回路等が内蔵されている。
【００１８】
ハードディスクコントローラ２０はインタフェース回路２８に接続され、上位ホスト側とのデータ伝送によってホストからのライトデータの供給及びホストに対するリードデータの転送を行っている。
この実施形態にあっては、ゾーン分割による定密度記録方式（ＺＣＤＲ）を採用しており、ディスク媒体のシリンダを所定シリンダ数ごとにゾーン分割し、各ゾーンごとに異なった周波数を予め設定している。このため、周波数シンセサイザとして機能するＰＬＬ回路１３０が設けられ、リード動作またはライト動作の際のシリンダアドレスから対応するゾーン周波数をセットすることで、ライトチャネル回路２２及びリードチャネル回路２４に対するクロック供給を行う。
【００１９】
ディスクコントローラ１１の全体的な制御はＭＰＵ１８が行う。ＭＰＵ１８にはバスを介してハードディスクコントローラ２０及びインタフェース回路２８が接続され、ホストからの各種コマンドを受領して解読し、ハードディスクコントローラ２０に対するリード／ライト指示、及びディスクエンクロージャ１０に設けているＶＣＭ１５の駆動によるヘッド位置決め制御を行う。
【００２０】
ＶＣＭ１５の駆動によりヘッド位置決め制御を行うため、サーボ復調回路２５とサーボコントローラ２６が設けられている。この実施例において、サーボ情報はデータ面サーボ方式を採用しており、したがってリードチャネル回路２４に対する再生信号からサーボ情報を分離してサーボ復調回路２５でヘッド位置情報を復元している。
【００２１】
図３は図２のライトチャネル回路２２とリードチャネル回路２４の基本的な回路構成のブロック図である。ライトチャネル回路２２は（１，７）ＲＬＬエンコーダ３０、プリエンコーダ３２及びライトアンプ３４で構成される。一方、リードチャネル回路２４はリードアンプ４２、等化器４４、ローパスフィルタ４６、最尤検出器４８、プリデコーダ５０及び（１，７）ＲＬＬデコーダ５２で構成される。
【００２２】
このような記憶再生系につき、本発明にあっては、スピンドルモータ２０により回転されるディスク媒体３８に対し記録ヘッド３６で書き込んだ情報を再生ヘッド４０で読み出す際の磁気記録再生系を伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系と見做して、等化器４４を伝達関数（１＋１．５Ｄ＋Ｄ2 ）に対応した等化特性（周波特性）に設定いいる。
【００２３】
ここで伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系の周波数特性Ｆ（ω）は次式で与えられる。
【００２４】
【数１】
【００２５】
この周波数特性Ｆ（ω）を図４の正規化周波数に対するパワースペクトラムに直すと特性曲線５４，５８のようになる。この周波数特性Ｆ（ω）の特性曲線５４，５８は、正規化周波数０．３８付近にスペクトラムが０となるスペクトルヌル５６を持っている。
図４のような等化器４４の等化特性に対し、次に設けられたローパスフィルタ４６は、図４のスペクトルヌル５６を超える特性曲線５８の周波数成分を除去するように、次式に従って帯域制限を行う。
【００２６】
【数２】
【００２７】
この（２）式に従ったローパスフィルタ４６による帯域制限を行った時の等化器４４の周波数特性は、ユーザ線密度を２．５とした場合、図５の特性曲線７２のようになる。この図５の特性曲線７２を図３の等化器４４及びローパスフィルタ４６によって実現することで、伝達関数（１＋１．５Ｄ＋Ｄ2 ）を等化目標とした再生信号の等化に基づく最尤検出器４８の最尤検出を実現することができる。
【００２８】
ここで、ユーザ線密度とは、規格化線密度Ｋのことであり、再生孤立波形の半値幅Ｗ50でナイキスト周期Ｔを割った次式として定義される。
Ｋ＝Ｔ／Ｗ50
このためユーザ線密度Ｋ＝２．５とは、半値幅Ｗ50＝０．４Ｔの再生波形を意味する。
【００２９】
図６は図３のリードチャネル回路２４を実現するための具体的な実施形態の回路ブロック図である。
図３の基本構成にあっては、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化を等化器４４で行っているが、図６の具体的な実施形態にあっては、伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化をアナログ等化器６０で行った後に、前記（２）式によるが４のスペクトルヌル５６での帯域制限をアナログローパスフィルタ６２で行う。続いてＡ／Ｄ変換器６４で再生信号をデジタルデータに変換した後、ＦＩＲフィルタ（有限インパルス応答フィルタ）で伝達関数（１＋Ｄ）の等化を行うようにしている。他の構成は図３の基本構成と同じである。
【００３０】
図７は図６のＦＩＲフィルタ６６の回路ブロック図である。このＦＩＲフィルタ６６は、伝達関数（１＋Ｄ）の等化を行うもので、ナイキスト周波数ｆ＝１／Ｔの周期Ｔに対応した遅延時間Ｄを有するタップ付き遅延回路６８と加算器７０で構成される。即ち、加算器７０でタップ付き遅延回路６８に対する入力に遅延分Ｄを加えた（１＋Ｄ）の伝達関数の等化を行った等化信号を出力する。
【００３１】
この図６の実施形態のように、Ａ／Ｄ変換器６４でＡ／Ｄ変換する前に、前記（２）式で示されるスペクトルヌルまでの帯域制限をアナログローパスフィルタ６２により行っておくことで、ナイキスト周波数以上の雑音を容易にカットすることができ、Ａ／Ｄ変換後のＦＩＲフィルタ６６での折り返し雑音を少なくすることができる。
【００３２】
図８は図５の具体的な実施形態に使用するＦＩＲフィルタ６６の他の実施形態である。図８のＦＩＲフィルタ６６は、等化特性におけるブーストを調整することで、図３に示した磁気ディスク媒体３８に対する記録ヘッド３６と再生ヘッド４０による線記録密度のばらつきを補正した伝達関数（１＋１．５Ｄ＋Ｄ2 ）を等化目標とした等化波形を得るようにしている。
【００３３】
このため図８のＦＩＲフィルタ６６にあっては、ブーストを調整するためのブーストフィルタ（第１フィルタ）６６−１と伝達関数（１＋Ｄ）の等化を行う（１＋Ｄ）フィルタ（第２フィルタ）６６−２で構成し、前段に位置するブーストフィルタ６６−１についてタップ係数ｇを調整可能としている。
即ち図８のＦＩＲフィルタ６６にあっては、前記（１）式の本発明による伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンスの周波数特性Ｆ（ω）を次式のように変形し、タップ係数ｇによって周波数特性Ｆ（ω）を調整する。
【００３４】
【数３】
【００３５】
この（３）式において、第１項が（１＋Ｄ）フィルタ６６−２の等化によって得られ、第２項がブーストフィルタ６６−１の等化によって得られる。
図８のＦＩＲフィルタ６６の前段のブーストフィルタ６６−１は２つのタップ付き遅延回路７８，８０を直列接続し、タップ付き遅延回路７８に対する入力信号を乗算器８２に入力してタップ係数ｇと掛け合わせて加算器８６に与えている。またタップ付き遅延回路７６の出力は加算器８６に直接出力すると同時に、次のタップ付き遅延回路８０に入力し、その出力を乗算器８４に入力してタップ係数ｇと掛け合わせ、加算器８６に入力している。
【００３６】
この結果、加算器８６の出力となる伝達関数Ｈ（ｆ）は次式で与えられる。
【００３７】
【数４】
【００３８】
で与えられる。ここで記録再生系の伝達特性が正確に伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）であったならば、タップ係数ｇはｇ＝２／３とすればよい。実際には記録再生系の線密度のばらつきにより記録再生系の伝達関数が（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）からずれるため、このずれに対応したタップ係数ｇを調整することで、等化目標のずれに対応した最適な等化特性を設定する。
【００３９】
図９は図６の実施形態に用いるＦＩＲフィルタ６６の他の実施形態であり、この実施形態にあっては、図８のＦＩＲフィルタ６６を変形して回路構成を簡単にしたことを特徴とする。
図９のＦＩＲフィルタ６６は、図８のＦＩＲフィルタ６６と同様、ブースト調整用のタップ係数ｇを調整可能なブーストフィルタ６６−１と伝達関数（１＋Ｄ）の等化を行う（１＋Ｄ）フィルタ６６−２の機能を備えているが、回路自体は２つのフィルタを一体化している。即ち、ＦＩＲフィルタ６６はタップ付き遅延回路９２，９４，９６を直列接続し、タップ付き遅延回路９２に対する入力信号を乗算器９８でタップ係数ｇと掛け合わせて加算器１０２に入力している。
【００４０】
タップ付き遅延回路９２，９４の出力はそのまま加算器１０２に入力する。最終段のタップ付き遅延回路９６の出力は、乗算器１００でタップ係数ｇを掛け合わせた後に加算器１０２に入力している。このため、加算器１０２から出力される等化信号の伝達関数Ｈ（ｆ）は次式で与えられる。
Ｆ（ｆ）＝ｇ ＋ Ｄ ＋ Ｄ2 ＋ ｇＤ3
この式を変形すると次式のようになる。
【００４１】
【数５】
【００４２】
即ち、第１項が図８の（１＋Ｄ）フィルタ６６−２に対応し、第２項が図８のブーストフィルタ６６−１に対応していることが分かる。
ここで磁気記録再生系の伝達関数が正確に（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）であった場合、図９のＦＩＲフィルタ６６の乗算器９８，１００に設定しているタップ係数ｇは
（１−ｇ）／ｇ＝３／２
となる。もちろん、実際の装置にあっては線密度のばらつきにより等化目標としての伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）がずれることから、これに適合したタップ係数ｇに調整することで等化目標（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化を実質的に実現することができる。
【００４３】
図１０は図９のＦＩＲフィルタ６６でタップ係数をｇ＝０，ｇ＝−１，ｇ＝−０．５と変化させた時のブースト特性の変化を示した周波数特性図である。即ち、（１，７）ＲＬＬ符号のスペクトル成分が最も多い周波数１／６Ｔを中心にタップ係数ｇを変えることで、特性曲線９０，９２，９４のようにブーストを調整することができる。
【００４４】
図１１は図６の実施形態に設けたＦＩＲフィルタ６６の他の実施形態である。このＦＩＲフィルタ６６は、図８と同様にブーストフィルタ６６−１と（１＋Ｄ）フィルタ６６−２に分けており、更にブーストフィルタ６６−１について等化目標として伝達関数（１＋１．５Ｄ＋Ｄ2 ）となるようにタップ係数ｇを最適化するタップ係数最適化部１２２を設けたことを特徴とする。
【００４５】
まずＦＩＲフィルタ６６の前段のブーストフィルタ６６−１はタップ付き遅延回路１１０，１１２を直列接続し、タップ付き遅延回路１１０の入力信号を加算器１１６に入力し、出力信号を−として加算器１１６に入力し、更にタップ付き遅延回路１１２の出力を＋として加算器１１６に入力している。
加算器１１６から出力される等化信号の伝達関数は（１−Ｄ＋Ｄ2 ）となる。加算器１１６の出力は乗算器１１８に入力され、タップ係数ｇと乗算される。最終的に加算器１２０で乗算器１１８の出力ｇ（１−Ｄ＋Ｄ2 ）にタップ付き遅延回路１１０の出力Ｄを加算し、次段の（１＋Ｄ）フィルタ６６−２に与えている。
【００４６】
このため、ブーストフィルタ６６−１の出力段の加算器１２０からの出力信号の伝達関数Ｈ（ｆ）は次式で与えられる。
Ｈ（ｆ）＝ｇ（１−Ｄ＋Ｄ2 ）−Ｄ
これを変形すると
となる。ここで、記録再生系の伝達関数が理想的に（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）であったとすると、
１−ｇ＝３／２
であることから、この場合、タップ係数ｇはｇ＝−０．５となる。
【００４７】
実際にはタップ係数ｇは図１１のタップ係数最適化部１２２によって等化目標（１＋１．５Ｄ＋Ｄ2 ）となるようにタップ係数ｇを最適化する。タップ係数最適化部１２２としては、例えばＬＭＳ法（least mean square algorithm ）に基づく最大傾斜アルゴリズムを実行することで最適化できる。
ＬＭＳ法とは、（Ｒｎ−Ｙｎ）2 で定義される二乗平均誤差ＭＳＥ（mean squared error) を逐次的に最小化するアルゴリズである。ＬＭＳ最大傾斜法は、このＬＳＭ法に最大傾斜法のアルゴリズムを適用してタップ乗数Ｃを最適化する処理である。
【００４８】
即ち、タップ係数最適化部１２２は、ブーストフィルタ６６−１の出力Ｒｎとその判定値Ｙｎとの誤差が最小となるように最大傾斜を
【００４９】
【数６】
【００５０】
として求め、これを加算器で現在のタップ係数に加算して次のタップ係数を求め、乗算器１１８に設定する処理を逐次的に繰り返すことで等化目標（１＋１．５Ｄ＋Ｄ2 ）となるようにタップ乗数を最適化する。
図１２は図１１のブーストフィルタ６６−１のタップ係数最適化部１２２でタップ係数ｇをｇ＝−０．４またはｇ＝−０．５としてブーストを最適化した場合の最終等化目標となる伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）を実現した場合の周波数特性である。
【００５１】
図１２において、特性曲線１３０はブースト最適化を行わない前記（１）式の周波数特性Ｆ（ω）そのものであり、これに対し図１１においてタップ係数ｇによりブーストの最適化を行うと、ｇ＝−０．４の場合は特性曲線１３２のようになり、またタップ係数ｇ＝−０．５の場合は特性曲線１３４のようになる。
図１３は図１１のＦＩＲフィルタ６６において、ブーストフィルタ６６−１のタップ係数ｇを最適化することでヘッド及び媒体の線記録密度のばらつきを補正した等化目標となる伝達関数（１＋１．５Ｄ＋Ｄ2 ）が得られることを利用して、ＰＬＬ回路１３０のループ制御を行うようにしたことを特徴とする。
【００５２】
図１３において、ＦＩＲフィルタ６６は図１１と同じ回路構成を基本的に持つブーストフィルタ６６−１と（１＋Ｄ）フィルタ６６−２で構成されており、ブーストフィルタ６６−１のタップ係数ｇは例えば図１１のタップ係数最適化部１２２により最適化された値に設定されている。
このようなブーストフィルタ６６−１におけるタップ係数ｇの調整によるブーストの最適化でヘッド媒体の線記録密度のばらつきが補正された等化信号がブーストフィルタ６６−１、即ち加算器１２０より出力されることから、加算器１２０から出力された等化波形をＰＬＬ回路１３０に入力し、再生信号に同期したクロックをＰＬＬ回路１３０で生成するようにしている。
【００５３】
このブーストを最適化したブーストフィルタ６６−１の等化波形をＰＬＬ回路１３０のループ制御に使用すると、ヘッド及びディスク媒体の線記録密度のばらつきを補正していない場合にはＰＬＬ回路１３０のループ制御に用いる等化波形の判定レベルをばらつきを考慮して±２．５の範囲、即ち判定レベル（２．５，１．５，１，０，−１，−１．５，−２．５）の７値であったものを、ばらつきの補正により判定レベル（１．５，１，０，−１，−１．５）の５値に減らし、その分、回路構成を簡略化できる。
【００５４】
図１４は図１３のＰＬＬ回路１３０のブロック図である。ＰＬＬ回路１３０はマルチプレクサ１８０、位相比較器１８２、チャージポンプ回路１８４、ローパスフィルタ１８６及び電圧制御発振器１８８で構成されている。マルチプレクサ１８０はリード動作時、即ちリードゲートがオンしている時には、図１３のＦＩＲフィルタ６６に設けているブーストフィルタ６６−１の出力を選択して位相比較器１８２に入力し、判定レベル（１．５，１，０，−１，−１．５）の５値を使用し、電圧制御発振器１８８からも同じく５値の各レベルを基準としたレベル差に基づく位相比較を行っている。
【００５５】
位相比較器１８２の比較結果はチャージポンプ回路１８４に与えられた後、ローパスフィルタ１８６を介して制御信号として電圧制御発振器１８８に与えられ、マルチプレクサ１８０からの等化信号としての再生信号の位相に同期するように電圧制御発振器１８８の発振周波数を制御する。電圧制御発振器１８８の発振パルスは、直接または分周した後に、リードクロックとしてリードチャネル回路２２に与えられる。尚、マルチプレクサ１８０は、ライト動作時即ちライトゲートがオンしている時にはＦＩＲフィルタ６６を切り離し、クロック発振器に基づいて生成しているクロックパルスを選択してＰＬＬループ制御を行う。
【００５６】
図１５は図６のＦＩＲフィルタ６６の等化出力を利用したＡ／Ｄ変換器６４のＤＣオフセットを調整するための実施形態の回路ブロック図である。
図１５において、Ａ／Ｄ変換器６４に対しては自動利得アンプ７６、アナログ等化器６０及びアナログローパスフィルタ６２を通った等化目標（１＋１．５Ｄ＋Ｄ2 ）の等化を受けた再生信号としての等化波形が入力し、等化波形の振幅の中央を零レベルとして振幅値を正負のデジタルデータに変換している。この場合、Ａ／Ｄ変換器６４における零レベルが不正確になると上下対称性が崩れ、正確な等化波形をデジタルデータに変換することができない。
【００５７】
そこで図１５の実施形態にあっては、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化が済んだ最終等化波形となるＦＩＲフィルタ６６の出力をオフセット調整回路１３４に入力し、等化波形の振幅から相対的にＡＤ変換器６４の零レベルを与えるＤＣオフセットを求めて調整している。このＤＣオフセット調整部１３０によるＡ／Ｄ変換器６４のオフセット調整は、ハードディスクドライブを出荷する前の工場の調整段階において、図３に示したディスク媒体３８のアウタ側の非ユーザ領域即ちシステム領域に、６Ｔを１周期とする例えば１００周期分のトレーニングパターンを書き込んでおき、このトレーニングパターンを読み出して１００周期分の等化波形を再生し、オフセット調整部１３４でＡ／Ｄ変換器６４のＤＣオフセットを調整する。
【００５８】
図１６はオフセット調整部１３４に入力される１周期分の等化波形を取り出している。等化波形１３６に対しては目標振幅レベルとして±２．５を設定し、目標振幅レベル２．５についてサンプル点１４０，１４２を求め、また目標振幅レベル−２．５についてサンプル点１４６，１４８を求め、これら±のサンプル点の中点としてオフセット調整レベルとなるサンプル点１３８，１４４，１５０を平均演算により算出し、算出したＤＣオフセットをＡ／Ｄ変換器にセットする。
【００５９】
このオフセット調整の際には、ゲインコントロールアンプ（ＧＣＡ）７６に応答ゲイン制御信号を出力する応答ゲイン制御回路１３２も動作状態とし、ＦＩＲフィルタ６６からの等化波形によって一定の振幅が維持されるように自動利得制御を行った状態で、１００周期分の繰返しパターンに基づいたＤＣオフセットの調整を行う。
【００６０】
このようなＡ／Ｄ変換器６４のＤＣオフセットのディスク媒体からの実際の再生信号を用いた調整を行うことで、Ａ／Ｄ変換器６４で再生波形の正確なサンプル点のレベル設定が実現でき、等化後の最尤検出の精度を高めることができる。次に図６の実施形態に設けたアナログ等化器６０で回路的なばらつきにより等化目標がＭＥＥＰＲ４の伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）からずれてＥＥＰＲ４の伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の間の等化波形となった場合に、ＦＩＲフィルタ６６によらず最尤検出器４８のブランチメトリックの演算にオフセットを加えることで等化的に等化目標のずれを補正する実施形態を説明する。
【００６１】
図１７は本発明が対象とする伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の（１）式で与えられた周波数特性１５２と、等化目標のずれが予想される伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）となるＥＥＰＲ４の周波数特性１５４を示している。本発明の等化目標に従った周波数特性１５２は、いわゆるＭＭＥＥＰＲ４ということができ、この場合の等化フィルタとしては、図８のブーストフィルタ６６−１におけるタップ係数ｇをｇ＝２／３とすることで実現できる。
【００６２】
これに対し等化目標のずれが予想される周波数特性１５４はＥＥＰＲ４であり、図８のブーストフィルタ６６−１の構成におけるタップ係数ｇをｇ＝０．５とすることで伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の等化特性を実現できる。
このような本発明における等化目標となる周波数特性１５２から周波数特性１５４側へのずれに対し、図１８の最尤検出器４８にあっては、分配パス判定部１６０で使用しているブランチメトリックＢｎにオフセットΔを加えて等化目標のずれを実質的に補正している。
【００６３】
最尤検出器４８は、アド・コンペア・セレクト回路として知られた分配パス判定部１６０とパスメモリ１６２で構成される。分配パス判定部１６０の判定処理は、図１９の遷移状態図に従う。この遷移状態図１９は、タップ係数ｇ＝２／３の場合、図１７に示した本発明の伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化目標を持つ周波数特性１５２の等化による最尤検出となる。
【００６４】
ＭＭＥＥＰＲ４の状態遷移は、再生信号から得られる連結符号（畳み込み符号）Ｙｎの拘束長ｍがｍ＝４であることから、本来、２4 ＝１６個の状態００００〜１１１１を生ずるが、その内、００１０，０１００，０１０１，１０１０，１０１１，１１０１の６個状態が除かれた１０個の状態に制限されている。
図１８の分配パス判定部１６０を更に詳細に説明する。図１９のＭＭＥＥＰＲ４のパーシャルレスポンス最尤検出の状態遷移に基づき、分配パス判定部１６０を左側に示した１０個の現時点のパスノード００００〜１１１１に対応して、入力する情報ビット０，１に対するノイズなしの理想推定値Ｙｎを示している。例えば現時点のノード０００について、情報ビット０のときの推定値Ｙｎは０であり、これを「０／０」と現している。またビット１のときの推定値Ｙｎは２／３であり、これを「１／（５／３）」と表わしている。ここでノードの値００００〜１１１１は、パスノードのメトリック値である。
【００６５】
現パスノードの右側には、次回の情報ビット０／１の入力による１０個のパスワード０００〜１１１１を示している。この磁界のパスワードには、１つ前のパスノードより２つ又は１つのパスが繋っている。例えば次回のパスワード００００を例にとると、１つ前のパスワード００００とパスワード１０００よりパスが繋っている。この１つ前から繋る２つのパスについて、尤もらしいパスを判定して生き残りパスとして選択する。
【００６６】
パスの選択は、再生信号のサンプル値Ｒｎと情報ビット０／１に対応したＭＥＥＰＲ４の２つのノイズなし理想値Ｙｎに基づき、次式で各々のブランチメトリック（ユークリッド距離）Ｂｎを計算する。
Ｂｎ＝（Ｒｎ−Ｙｎ）2
次に各ブランチメトリックＢｎと１つ前のパスノードから入力したパスメトリック値とを加算し、２つの加算値の対さい方のパスを選択し、最終的に選択した最尤パスノードのメトリック値をパスメモリ１６２に出力する。
【００６７】
このような分配パス判定部１６０におけるＭＥＥＰＲ４の理想推定値Ｙｎにつき、本発明にあってはオフセットΔの加算で補正し、アナログ等化器６０のばらつきに起因して図１７のように等化目標がＭＥＥＰＲ４からのＥＥＰＲ４側へのずれることによる判定エラーを防止している。
本発明による伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化目標が図１７のようにＥＥＰＲ４側の伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の周波数特性１５４の等化目標にずれると、図１９のタップ係数ｇがｇ＝２／３からｇ＝０．５側にずれ、図１８の分配パス判定部１６０に設定したＭＭＥＥＰＲ４の理想推定値Ｙｎでは判定誤りを起しやくすなる。そこで、図１８のタップ係数ｇの変化に対応したオフセットΔをオフセット設定部１６４により設定し、ブランチメトリックＢｎの演算に使用する理想推定値Ｙｎにオフセット値Δを加算して小さくするように補正する。
【００６８】
これによって、図１７の周波数特性１５２から１５４へのずれに対応したブランチメトリックＢｎの演算での補正が行われ、等化目標のずれによる最尤検出の判定誤りを防ぐことができる。
この場合の理想推定値Ｙｎを補正するオフセット値Δとしては、
−１／６≦Δ≦０
の範囲の値を使用する。
尚、本発明は上記の実施例に限定されず、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化を実現する再生部であれば適宜の構成をとることができる。また本発明の実施形態に示された数値による限定は受けず、更に本発明の目的と利点を損なわない範囲で適宜の変形が可能である。
【００６９】
【発明の効果】
以上説明してきたように本発明によれば、（１，７）ＥＥＰＲ４での高域共聴の問題と、（１，７）ＭＥＥＰＲ４でのカストロフィック符号を回避するための符号／復号が複雑になる問題を解消し、高密度記録での情報の熱緩和による消失に強い伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化に基づく最尤検出を行う記録再生装置が実現できる。
【００７０】
また伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化はスペクトルヌルの周波数特性を持つが、スペクトルヌルで帯域を制限した等化を行い、且つ帯域制限を行っても等化性能を劣化することなく等化目標を達成でき、また等化回路の設計も効率的且つ容易にできる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明が適用される磁気ディスクドライブのブロック図
【図３】本発明による記録部と再生部の基本構成のブロック図
【図４】図３の再生部に設けた伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化器の等化特性の説明図
【図５】図３の実施形態でスペクトルヌルで帯域制限を行った場合の伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化器の等化特性図
【図６】図３の再生部の具体的な実施形態を示したブロック図
【図７】図３の伝達関数（１−Ｄ）の変換を行うプリデコーダの等化回路図
【図８】伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化器のブーストを調整するブーストフィルタを備えた図６の伝達関数（１＋Ｄ）のＦＩＲフィルタの第１実施形態の回路ブロック図
【図９】図８から変形した図６のＦＩＲフィルタの第２実施形態の回路ブロック図
【図１０】図８又は図９でタップ乗数ｇを変化させた場合のブーストの周波数特性図
【図１１】等化目標が伝達関数（１＋１．５Ｄ＋Ｄ2 ）となるようにＬＭＳ最大傾斜法によりタップ係数ｇを調整してブーストを最適化する図６のＦＩＲフィルタの第３実施形態の回路ブロック図
【図１２】図１１でブーストを最適化したブーストフィルタの周波数特性図
【図１３】タップ係数を最適化したブーストフィルタから出力される等化信号を用いたＰＬＬ回路を制御する本発明の実施形態の回路ブロック図
【図１４】図１３のＰＬＬ回路のブロック図
【図１５】タップ係数を最適化したブーストフィルタのトレーニングで得られる等化波形を用いてＡＤ変換のＤＣオフセットを調整する本発明の実施形態の回路ブロック図
【図１６】図１５のトレーニングによる等化波形の説明図
【図１７】図３の再生部による伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性と等化目標がずれた場合の伝達関数（１＋２Ｄ＋Ｄ2 ）の等化特性の周波数特性図
【図１８】ブーストフィルタを使用せずに図１７の等化目標のずれに対し最尤検出のブランチメトリックにオフセットを加えてずれを補正する本発明の他の実施形態のブロック図
【図１９】図１８の最尤検出器における状態遷移図
【符号の説明】
１０：ディスクエンクロージャ
１１：ディスクコントローラ
１２：ヘッドＩＣ回路
１４−１〜１４−４：ヘッドアッセンブリ
１５：ボイスコイルモータ（ＶＣＭ）
１６：スピンドルモータ
１８：メインコントロールユニット（ＭＣＵ）
２０：ハードディクスコントローラ（ＨＤＣ）
２２：ライトチャネル回路（記録部）
２４：リードチャネル回路（再生部）
２５：サーボ復調回路
２６：サーボコントローラ
２８：インタフェース回路
３０：（１．７）ＲＬＬエンコーダ（（１，７）ＲＬＬ符号器）
３２：プリコーダ（前置符号器）
３４：ライトアンプ
３６，３６−１〜３６−４：記録ヘッド
３８：ディスク媒体
４０，４０−１〜４０−４：再生ヘッド
４２：リードアンプ
４４：等化器
４６：ローパスフィルタ（ＬＰＦ）
４８：最尤検出器
５０：プリデコーダ（前置復号器）
５２：（１，７）ＲＬＬデコーダ（（１，７）ＲＬＬ復号器）
６０：アナログ等化器
６４：Ａ／Ｄ変換器
６６：ＦＩＲフィルタ（有限インパルス応答フィルタ）
６６−１：ブーストフィルタ
６６−２：（１＋Ｄ）フィルタ
７４：固定利得アンプ
７６：利得制御アンプ（ＧＣＡ）
７８，８０，９２，９４，９６，１１０，１１２，１１４，１２４，１２６：タップ付き遅延回路
８２，８４，９８，１００，１１８：乗算器
９０，１０２，１１６，１２０，１２８：加算器
１２２：タップ係数最適化部
１３０：ＰＬＬ回路
１３２：ＡＧＣ回路
１３４：ＤＣオフセット調整回路
１３８〜１５０：サンプル点
１６０：分配パス反対部（アド・コンペア・セレクト部）
１６２：パスメモリ
１６４：オフセット設定部
１８０：マルチプレクサ
１８２：位相比較器
１８４：チャージポンプ
１８６：ローパスフィルタ（ＬＰＦ）
１８８：電圧制御発振器（ＶＣＯ）
【産業上の利用分野】
本発明は、（１，７）ＲＬＬ符号を用いたパーシャルレスポンスの磁気記録系を対象とした記録再生装置に関し、特に伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ 2 ）のパーシャルレスポンス系で表わされる磁気記録系に情報を記録して再生する記録再生装置に関する。
【０００２】
【従来の技術】
近年、高密度記録に伴い媒体の磁粒子が小さくなるので情報が熱緩和で消えないような記録方式が要求されている。このため、零長制限（Run length limted ）を１から７の間に制限した（１，７）ＲＬＬ符号を用いて記録周波数を下げる方式が提供されているが、符号化効率が悪く記録帯域が広がるため高線記録密度に強い等化方式と組み合わせる必要がある。
【０００３】
従来の（１，７）ＲＬＬ符号を用いた等化においては、符号化率２／３の（１，７）ＲＬＬ符号とパーシャルレスポンスＰＲ（１，２，０，−２，−１）を組み合わせた（１，７）ＥＥＰＲ４（Expanded-Expanded Partial Response Class 4）や、符号化率２／３の（１，ｋ）ＲＬＬ符号とパーシャルレスポンスＰＲ（１，１，０，−１，−１）を組み合わせた（１，ｋ）ＭＥＥＰＲ４（Modified Expanded-Expanded Partial Response Class 4 ）がある。ここで（１，ｋ）ＭＥＥＰＲ４はｋ＝７とすると、符号化率２／３の（１，７）ＭＥＥＰＲ４となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来の（１，７）ＥＥＰＲ４にあっては、サンプリングの振幅値が±２と大きくなるために高域成分が強調されており、高線記録密度に弱いという問題がある。
また（１，７）ＭＥＥＰＲ４は、符号化率２／３ではカタストロフィック符号（不定符号）を生じ易く、カタストロフィック符号を避けるために符号化率を下げる必要がある。そのため符号化と復号化が複雑化して符号化効率が低下するという問題がある。またカタストロフィック符号を避けるために最長０連続（ｋ）値をｋ＝７より大きな値に増大させると、誤り率が悪くなるという問題がある。
【０００５】
本発明は、このような問題点に鑑みてなされたもので、高域強調が少なく且つ符号可と復号化が簡単な（１，７）ＲＬＬ符号を用いた狭帯域パーシャル等化を行う記録再生装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
図１は本発明の原理説明図である。本発明は、図１（Ａ）のように、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ 2 ）のパーシャルレスポンス系で表わされる磁気記録系に情報を記録して再生する記録再生装置を対象とする。まず記録部２２には、入力データを（１，７）ＲＬＬ符号データに変換する（１，７）ＲＬＬ符号器３０と、（１，７）符号器３０からの（１，７）ＲＬＬ符号データを伝達関数１／（１−Ｄ）の前置符号データに変換して前記媒体に記録させる前置符号器３２が設けられる。
【０００７】
また再生部２４には、媒体からの再生信号を伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）で等化する等化器４４、等化器４４からの図１（Ｃ）のような周波数特性の等化信号をスペクトルヌル（スペクトラム零）５６までの帯域に制限するローパスフィルタ４６、ローパスフィルタ４６の帯域制限信号から前置符号データを検出する最尤検出器４８、最尤検出器４８で検出した前置符号データを伝達関数（１−Ｄ）で変換して（１，７）ＲＬＬ符号データを復号する前置復号器５０、及び前置復号器５０の（１，７）ＲＬＬ符号データから元のデータを復号する（１，７）ＲＬＬ復号器５２が設けられる。
【０００８】
このような本発明の記録再生装置によれば、符号化率２／３の（１，７）ＲＬＬ符号とパーシャルレンスポンスＰＲ（１，２，０，２，１）を組み合わせた（１，７）ＥＥＰＲ４での高域強調に起因した高線密度記録での誤り率の悪化と、符号化率２／３の（１，７）ＲＬＬ符号にパーシャルレスポンスＰＲ（１，１，０，−１，−１）を組み合わせた１−７ＭＥＥＰＲ４でカストロフィック符号を回避するために符号化と復号化が複雑になる問題を解消し、高密度記録での情報の熱緩和による消失に強い記録再生装置が実現できる。
【０００９】
ここで伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）で等化する等化器４４は、図１（Ｂ）のように、伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化を行うアナログ等化器６０と、伝達関数（１＋Ｄ）の等化を行う有限インパルス応答フィルタ（ＦＩＲフィルタ）６６とで構成すると共に、ローパスフィルタをアナログローパスフィルタ６２で構成する。
【００１０】
再生信号は、アナログ等化器６０で伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化を行った後にアナログローパスフィルタ６２でスペクトルヌルまでの帯域に制限し、更にＡ／Ｄ変換器６４でデジタルデータに変換してＦＩＲフィルタ６６で伝達関数（１＋Ｄ）の等化を行う。
ＦＩＲフィルタ６６は、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系の周波数特性Ｆ（ω）を
Ｆ（ω）＝ｃｏｓ（ωＴ／２）＋ｇｃｏｓ（３ωＴ／２）
但し、Ｔはナイキスト周期、ωはナイキスト角周波数
として、伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性のブーストを調整する周波数特性ｇｃｏｓ（３ωＴ／２）をもつ第１フィルタと、伝達関数（１＋Ｄ）の等化に対応した周波数特性ｃｏｓ（ωＴ／２）をもつ第２フィルタに分け、第１フィルタ部のタップ乗数ｇの設定により、ヘッド及び媒体の線記録密度のばらつきを補正した伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性を実現する。
【００１１】
ＦＩＲフィルタ６６の第１フィルタ（ブーストフィルタ）としては、伝達関数をタップ係数ｇを含めて
（ｇ＋Ｄ＋ｇＤ2 ）
とし、遅延時間Ｄをもつ２つのタップ付き遅延回路、タップ係数ｇを乗算する２つの乗算器、及び１つの加算器で構成する。
【００１２】
またＦＩＲフィルタ６６として、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）をタップ係数ｇを含めて
（ｇ＋Ｄ＋Ｄ2 ＋ｇＤ3 ）
と変形することにより、第１フィルタと第２フィルタを一体化し、遅延時間Ｄをもつ３つのタップ付き遅延回路、タップ係数ｇを乗算する２つの乗算器、及び１つの加算器により簡略化した回路構成とすることができる。
【００１３】
ＦＩＲフィルタ６６のタップ係数ｇは、最適値に初期設定した固定等化を行ってもよいし、タップ係数ｇを最小二乗平均法（ＬＳＭ旁）等の最大傾斜アルゴリズムを用いて最適化する適応等化を行ってもよい。
再生部２４は、位相比較器、ループフィルタ、及び電圧制御発振器により位相ループを構成したＰＬＬ回路を有し、ＦＩＲフィルタ６６を構成する第１フィルタからの等化信号をＰＬＬ回路の位相比較器の一方に入力してサンプリング位相を同期させる。
【００１４】
再生部２４は、媒体３８に記録された複数周期分のトレーニングパターンを読み出した際の等化器６６から出力された等化波形の±２．５レベルから振幅の０レベルを求め、Ａ／Ｄ変換器６４のＤＣオフセットを調整する。
最尤検出器４８は、ユークリッド距離演算に用いるブランチメトリックにオフセットΔを加えることで、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）から伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の間のパーシャルレスポンス系の最尤検出を可能とする。これはアナログ等化器のばらつきは許容し、最尤検出器４８で対応するものであり、有限インパルス応答フィルタ６６のタップ係数ｇを調整した場合と同じ作用が得られる。
【００１５】
【発明の実施の形態】
図２は本発明の記録再生装置となるハードディスクドライブのブロック図である。図２において、磁気ディスク装置として知られたハードディスクドライブ（ＨＤＤ）は、ディスクエンクロージャ１０とディスクコントローラ１１で構成される。ディスクエンクロージャ１０にはヘッドＩＣ回路が設けられ、この実施形態にあっては４つのヘッドアッセンブリ１４−１〜１４−４を接続している。
【００１６】
ヘッドアッセンブリ１４〜１〜１４〜４には、インダクティブヘッドを用いた記録ヘッド３６−１〜３６−４と、ＭＲヘッド等を用いた再生ヘッド４０−１〜４０−４が設けられている。またディスクエンクロージャ１０には、ヘッドアクチュエータを駆動するＶＣＭ１５、ディスク媒体を回転するスピンドルモータ１６が設けられる。
【００１７】
ディスクエンクロージャ１０のヘッドＩＣ回路１４に対してはディスクコントローラ１１側に、書込部を構成するライトチャネル回路２２と、再生部を構成するリードチャネル回路２４が設けられている。ライトチャネル回路２２とリードチャネル回路２４に対してはハードディスクコントローラ２０が設けられ、ハードディスクコントローラ２０にはフォーマッタやＥＣＣ回路等が内蔵されている。
【００１８】
ハードディスクコントローラ２０はインタフェース回路２８に接続され、上位ホスト側とのデータ伝送によってホストからのライトデータの供給及びホストに対するリードデータの転送を行っている。
この実施形態にあっては、ゾーン分割による定密度記録方式（ＺＣＤＲ）を採用しており、ディスク媒体のシリンダを所定シリンダ数ごとにゾーン分割し、各ゾーンごとに異なった周波数を予め設定している。このため、周波数シンセサイザとして機能するＰＬＬ回路１３０が設けられ、リード動作またはライト動作の際のシリンダアドレスから対応するゾーン周波数をセットすることで、ライトチャネル回路２２及びリードチャネル回路２４に対するクロック供給を行う。
【００１９】
ディスクコントローラ１１の全体的な制御はＭＰＵ１８が行う。ＭＰＵ１８にはバスを介してハードディスクコントローラ２０及びインタフェース回路２８が接続され、ホストからの各種コマンドを受領して解読し、ハードディスクコントローラ２０に対するリード／ライト指示、及びディスクエンクロージャ１０に設けているＶＣＭ１５の駆動によるヘッド位置決め制御を行う。
【００２０】
ＶＣＭ１５の駆動によりヘッド位置決め制御を行うため、サーボ復調回路２５とサーボコントローラ２６が設けられている。この実施例において、サーボ情報はデータ面サーボ方式を採用しており、したがってリードチャネル回路２４に対する再生信号からサーボ情報を分離してサーボ復調回路２５でヘッド位置情報を復元している。
【００２１】
図３は図２のライトチャネル回路２２とリードチャネル回路２４の基本的な回路構成のブロック図である。ライトチャネル回路２２は（１，７）ＲＬＬエンコーダ３０、プリエンコーダ３２及びライトアンプ３４で構成される。一方、リードチャネル回路２４はリードアンプ４２、等化器４４、ローパスフィルタ４６、最尤検出器４８、プリデコーダ５０及び（１，７）ＲＬＬデコーダ５２で構成される。
【００２２】
このような記憶再生系につき、本発明にあっては、スピンドルモータ２０により回転されるディスク媒体３８に対し記録ヘッド３６で書き込んだ情報を再生ヘッド４０で読み出す際の磁気記録再生系を伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系と見做して、等化器４４を伝達関数（１＋１．５Ｄ＋Ｄ2 ）に対応した等化特性（周波特性）に設定いいる。
【００２３】
ここで伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系の周波数特性Ｆ（ω）は次式で与えられる。
【００２４】
【数１】
この周波数特性Ｆ（ω）を図４の正規化周波数に対するパワースペクトラムに直すと特性曲線５４，５８のようになる。この周波数特性Ｆ（ω）の特性曲線５４，５８は、正規化周波数０．３８付近にスペクトラムが０となるスペクトルヌル５６を持っている。
図４のような等化器４４の等化特性に対し、次に設けられたローパスフィルタ４６は、図４のスペクトルヌル５６を超える特性曲線５８の周波数成分を除去するように、次式に従って帯域制限を行う。
【００２６】
【数２】
この（２）式に従ったローパスフィルタ４６による帯域制限を行った時の等化器４４の周波数特性は、ユーザ線密度を２．５とした場合、図５の特性曲線７２のようになる。この図５の特性曲線７２を図３の等化器４４及びローパスフィルタ４６によって実現することで、伝達関数（１＋１．５Ｄ＋Ｄ2 ）を等化目標とした再生信号の等化に基づく最尤検出器４８の最尤検出を実現することができる。
【００２８】
ここで、ユーザ線密度とは、規格化線密度Ｋのことであり、再生孤立波形の半値幅Ｗ50でナイキスト周期Ｔを割った次式として定義される。
Ｋ＝Ｔ／Ｗ50
このためユーザ線密度Ｋ＝２．５とは、半値幅Ｗ50＝０．４Ｔの再生波形を意味する。
【００２９】
図６は図３のリードチャネル回路２４を実現するための具体的な実施形態の回路ブロック図である。
図３の基本構成にあっては、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化を等化器４４で行っているが、図６の具体的な実施形態にあっては、伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化をアナログ等化器６０で行った後に、前記（２）式によるが４のスペクトルヌル５６での帯域制限をアナログローパスフィルタ６２で行う。続いてＡ／Ｄ変換器６４で再生信号をデジタルデータに変換した後、ＦＩＲフィルタ（有限インパルス応答フィルタ）で伝達関数（１＋Ｄ）の等化を行うようにしている。他の構成は図３の基本構成と同じである。
【００３０】
図７は図６のＦＩＲフィルタ６６の回路ブロック図である。このＦＩＲフィルタ６６は、伝達関数（１＋Ｄ）の等化を行うもので、ナイキスト周波数ｆ＝１／Ｔの周期Ｔに対応した遅延時間Ｄを有するタップ付き遅延回路６８と加算器７０で構成される。即ち、加算器７０でタップ付き遅延回路６８に対する入力に遅延分Ｄを加えた（１＋Ｄ）の伝達関数の等化を行った等化信号を出力する。
【００３１】
この図６の実施形態のように、Ａ／Ｄ変換器６４でＡ／Ｄ変換する前に、前記（２）式で示されるスペクトルヌルまでの帯域制限をアナログローパスフィルタ６２により行っておくことで、ナイキスト周波数以上の雑音を容易にカットすることができ、Ａ／Ｄ変換後のＦＩＲフィルタ６６での折り返し雑音を少なくすることができる。
【００３２】
図８は図５の具体的な実施形態に使用するＦＩＲフィルタ６６の他の実施形態である。図８のＦＩＲフィルタ６６は、等化特性におけるブーストを調整することで、図３に示した磁気ディスク媒体３８に対する記録ヘッド３６と再生ヘッド４０による線記録密度のばらつきを補正した伝達関数（１＋１．５Ｄ＋Ｄ2 ）を等化目標とした等化波形を得るようにしている。
【００３３】
このため図８のＦＩＲフィルタ６６にあっては、ブーストを調整するためのブーストフィルタ（第１フィルタ）６６−１と伝達関数（１＋Ｄ）の等化を行う（１＋Ｄ）フィルタ（第２フィルタ）６６−２で構成し、前段に位置するブーストフィルタ６６−１についてタップ係数ｇを調整可能としている。
即ち図８のＦＩＲフィルタ６６にあっては、前記（１）式の本発明による伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンスの周波数特性Ｆ（ω）を次式のように変形し、タップ係数ｇによって周波数特性Ｆ（ω）を調整する。
【００３４】
【数３】
この（３）式において、第１項が（１＋Ｄ）フィルタ６６−２の等化によって得られ、第２項がブーストフィルタ６６−１の等化によって得られる。
図８のＦＩＲフィルタ６６の前段のブーストフィルタ６６−１は２つのタップ付き遅延回路７８，８０を直列接続し、タップ付き遅延回路７８に対する入力信号を乗算器８２に入力してタップ係数ｇと掛け合わせて加算器８６に与えている。またタップ付き遅延回路７６の出力は加算器８６に直接出力すると同時に、次のタップ付き遅延回路８０に入力し、その出力を乗算器８４に入力してタップ係数ｇと掛け合わせ、加算器８６に入力している。
【００３６】
この結果、加算器８６の出力となる伝達関数Ｈ（ｆ）は次式で与えられる。
【００３７】
【数４】
で与えられる。ここで記録再生系の伝達特性が正確に伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）であったならば、タップ係数ｇはｇ＝２／３とすればよい。実際には記録再生系の線密度のばらつきにより記録再生系の伝達関数が（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）からずれるため、このずれに対応したタップ係数ｇを調整することで、等化目標のずれに対応した最適な等化特性を設定する。
【００３９】
図９は図６の実施形態に用いるＦＩＲフィルタ６６の他の実施形態であり、この実施形態にあっては、図８のＦＩＲフィルタ６６を変形して回路構成を簡単にしたことを特徴とする。
図９のＦＩＲフィルタ６６は、図８のＦＩＲフィルタ６６と同様、ブースト調整用のタップ係数ｇを調整可能なブーストフィルタ６６−１と伝達関数（１＋Ｄ）の等化を行う（１＋Ｄ）フィルタ６６−２の機能を備えているが、回路自体は２つのフィルタを一体化している。即ち、ＦＩＲフィルタ６６はタップ付き遅延回路９２，９４，９６を直列接続し、タップ付き遅延回路９２に対する入力信号を乗算器９８でタップ係数ｇと掛け合わせて加算器１０２に入力している。
【００４０】
タップ付き遅延回路９２，９４の出力はそのまま加算器１０２に入力する。最終段のタップ付き遅延回路９６の出力は、乗算器１００でタップ係数ｇを掛け合わせた後に加算器１０２に入力している。このため、加算器１０２から出力される等化信号の伝達関数Ｈ（ｆ）は次式で与えられる。
Ｆ（ｆ）＝ｇ ＋ Ｄ ＋ Ｄ2 ＋ ｇＤ3
この式を変形すると次式のようになる。
【００４１】
【数５】
即ち、第１項が図８の（１＋Ｄ）フィルタ６６−２に対応し、第２項が図８のブーストフィルタ６６−１に対応していることが分かる。
ここで磁気記録再生系の伝達関数が正確に（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）であった場合、図９のＦＩＲフィルタ６６の乗算器９８，１００に設定しているタップ係数ｇは
（１−ｇ）／ｇ＝３／２
となる。もちろん、実際の装置にあっては線密度のばらつきにより等化目標としての伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）がずれることから、これに適合したタップ係数ｇに調整することで等化目標（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化を実質的に実現することができる。
【００４３】
図１０は図９のＦＩＲフィルタ６６でタップ係数をｇ＝０，ｇ＝−１，ｇ＝−０．５と変化させた時のブースト特性の変化を示した周波数特性図である。即ち、（１，７）ＲＬＬ符号のスペクトル成分が最も多い周波数１／６Ｔを中心にタップ係数ｇを変えることで、特性曲線９０，９２，９４のようにブーストを調整することができる。
【００４４】
図１１は図６の実施形態に設けたＦＩＲフィルタ６６の他の実施形態である。このＦＩＲフィルタ６６は、図８と同様にブーストフィルタ６６−１と（１＋Ｄ）フィルタ６６−２に分けており、更にブーストフィルタ６６−１について等化目標として伝達関数（１＋１．５Ｄ＋Ｄ2 ）となるようにタップ係数ｇを最適化するタップ係数最適化部１２２を設けたことを特徴とする。
【００４５】
まずＦＩＲフィルタ６６の前段のブーストフィルタ６６−１はタップ付き遅延回路１１０，１１２を直列接続し、タップ付き遅延回路１１０の入力信号を加算器１１６に入力し、出力信号を−として加算器１１６に入力し、更にタップ付き遅延回路１１２の出力を＋として加算器１１６に入力している。
加算器１１６から出力される等化信号の伝達関数は（１−Ｄ＋Ｄ2 ）となる。加算器１１６の出力は乗算器１１８に入力され、タップ係数ｇと乗算される。最終的に加算器１２０で乗算器１１８の出力ｇ（１−Ｄ＋Ｄ2 ）にタップ付き遅延回路１１０の出力Ｄを加算し、次段の（１＋Ｄ）フィルタ６６−２に与えている。
【００４６】
このため、ブーストフィルタ６６−１の出力段の加算器１２０からの出力信号の伝達関数Ｈ（ｆ）は次式で与えられる。
Ｈ（ｆ）＝ｇ（１−Ｄ＋Ｄ2 ）−Ｄ
これを変形すると
１−ｇ＝３／２
であることから、この場合、タップ係数ｇはｇ＝−０．５となる。
【００４７】
実際にはタップ係数ｇは図１１のタップ係数最適化部１２２によって等化目標（１＋１．５Ｄ＋Ｄ2 ）となるようにタップ係数ｇを最適化する。タップ係数最適化部１２２としては、例えばＬＭＳ法（least mean square algorithm ）に基づく最大傾斜アルゴリズムを実行することで最適化できる。
ＬＭＳ法とは、（Ｒｎ−Ｙｎ）2 で定義される二乗平均誤差ＭＳＥ（mean squared error) を逐次的に最小化するアルゴリズである。ＬＭＳ最大傾斜法は、このＬＳＭ法に最大傾斜法のアルゴリズムを適用してタップ乗数Ｃを最適化する処理である。
【００４８】
即ち、タップ係数最適化部１２２は、ブーストフィルタ６６−１の出力Ｒｎとその判定値Ｙｎとの誤差が最小となるように最大傾斜を
【００４９】
【数６】
として求め、これを加算器で現在のタップ係数に加算して次のタップ係数を求め、乗算器１１８に設定する処理を逐次的に繰り返すことで等化目標（１＋１．５Ｄ＋Ｄ2 ）となるようにタップ乗数を最適化する。
図１２は図１１のブーストフィルタ６６−１のタップ係数最適化部１２２でタップ係数ｇをｇ＝−０．４またはｇ＝−０．５としてブーストを最適化した場合の最終等化目標となる伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）を実現した場合の周波数特性である。
【００５１】
図１２において、特性曲線１３０はブースト最適化を行わない前記（１）式の周波数特性Ｆ（ω）そのものであり、これに対し図１１においてタップ係数ｇによりブーストの最適化を行うと、ｇ＝−０．４の場合は特性曲線１３２のようになり、またタップ係数ｇ＝−０．５の場合は特性曲線１３４のようになる。
図１３は図１１のＦＩＲフィルタ６６において、ブーストフィルタ６６−１のタップ係数ｇを最適化することでヘッド及び媒体の線記録密度のばらつきを補正した等化目標となる伝達関数（１＋１．５Ｄ＋Ｄ2 ）が得られることを利用して、ＰＬＬ回路１３０のループ制御を行うようにしたことを特徴とする。
【００５２】
図１３において、ＦＩＲフィルタ６６は図１１と同じ回路構成を基本的に持つブーストフィルタ６６−１と（１＋Ｄ）フィルタ６６−２で構成されており、ブーストフィルタ６６−１のタップ係数ｇは例えば図１１のタップ係数最適化部１２２により最適化された値に設定されている。
このようなブーストフィルタ６６−１におけるタップ係数ｇの調整によるブーストの最適化でヘッド媒体の線記録密度のばらつきが補正された等化信号がブーストフィルタ６６−１、即ち加算器１２０より出力されることから、加算器１２０から出力された等化波形をＰＬＬ回路１３０に入力し、再生信号に同期したクロックをＰＬＬ回路１３０で生成するようにしている。
【００５３】
このブーストを最適化したブーストフィルタ６６−１の等化波形をＰＬＬ回路１３０のループ制御に使用すると、ヘッド及びディスク媒体の線記録密度のばらつきを補正していない場合にはＰＬＬ回路１３０のループ制御に用いる等化波形の判定レベルをばらつきを考慮して±２．５の範囲、即ち判定レベル（２．５，１．５，１，０，−１，−１．５，−２．５）の７値であったものを、ばらつきの補正により判定レベル（１．５，１，０，−１，−１．５）の５値に減らし、その分、回路構成を簡略化できる。
【００５４】
図１４は図１３のＰＬＬ回路１３０のブロック図である。ＰＬＬ回路１３０はマルチプレクサ１８０、位相比較器１８２、チャージポンプ回路１８４、ローパスフィルタ１８６及び電圧制御発振器１８８で構成されている。マルチプレクサ１８０はリード動作時、即ちリードゲートがオンしている時には、図１３のＦＩＲフィルタ６６に設けているブーストフィルタ６６−１の出力を選択して位相比較器１８２に入力し、判定レベル（１．５，１，０，−１，−１．５）の５値を使用し、電圧制御発振器１８８からも同じく５値の各レベルを基準としたレベル差に基づく位相比較を行っている。
【００５５】
位相比較器１８２の比較結果はチャージポンプ回路１８４に与えられた後、ローパスフィルタ１８６を介して制御信号として電圧制御発振器１８８に与えられ、マルチプレクサ１８０からの等化信号としての再生信号の位相に同期するように電圧制御発振器１８８の発振周波数を制御する。電圧制御発振器１８８の発振パルスは、直接または分周した後に、リードクロックとしてリードチャネル回路２２に与えられる。尚、マルチプレクサ１８０は、ライト動作時即ちライトゲートがオンしている時にはＦＩＲフィルタ６６を切り離し、クロック発振器に基づいて生成しているクロックパルスを選択してＰＬＬループ制御を行う。
【００５６】
図１５は図６のＦＩＲフィルタ６６の等化出力を利用したＡ／Ｄ変換器６４のＤＣオフセットを調整するための実施形態の回路ブロック図である。
図１５において、Ａ／Ｄ変換器６４に対しては自動利得アンプ７６、アナログ等化器６０及びアナログローパスフィルタ６２を通った等化目標（１＋１．５Ｄ＋Ｄ2 ）の等化を受けた再生信号としての等化波形が入力し、等化波形の振幅の中央を零レベルとして振幅値を正負のデジタルデータに変換している。この場合、Ａ／Ｄ変換器６４における零レベルが不正確になると上下対称性が崩れ、正確な等化波形をデジタルデータに変換することができない。
【００５７】
そこで図１５の実施形態にあっては、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化が済んだ最終等化波形となるＦＩＲフィルタ６６の出力をオフセット調整回路１３４に入力し、等化波形の振幅から相対的にＡＤ変換器６４の零レベルを与えるＤＣオフセットを求めて調整している。このＤＣオフセット調整部１３０によるＡ／Ｄ変換器６４のオフセット調整は、ハードディスクドライブを出荷する前の工場の調整段階において、図３に示したディスク媒体３８のアウタ側の非ユーザ領域即ちシステム領域に、６Ｔを１周期とする例えば１００周期分のトレーニングパターンを書き込んでおき、このトレーニングパターンを読み出して１００周期分の等化波形を再生し、オフセット調整部１３４でＡ／Ｄ変換器６４のＤＣオフセットを調整する。
【００５８】
図１６はオフセット調整部１３４に入力される１周期分の等化波形を取り出している。等化波形１３６に対しては目標振幅レベルとして±２．５を設定し、目標振幅レベル２．５についてサンプル点１４０，１４２を求め、また目標振幅レベル−２．５についてサンプル点１４６，１４８を求め、これら±のサンプル点の中点としてオフセット調整レベルとなるサンプル点１３８，１４４，１５０を平均演算により算出し、算出したＤＣオフセットをＡ／Ｄ変換器にセットする。
【００５９】
このオフセット調整の際には、ゲインコントロールアンプ（ＧＣＡ）７６に応答ゲイン制御信号を出力する応答ゲイン制御回路１３２も動作状態とし、ＦＩＲフィルタ６６からの等化波形によって一定の振幅が維持されるように自動利得制御を行った状態で、１００周期分の繰返しパターンに基づいたＤＣオフセットの調整を行う。
【００６０】
このようなＡ／Ｄ変換器６４のＤＣオフセットのディスク媒体からの実際の再生信号を用いた調整を行うことで、Ａ／Ｄ変換器６４で再生波形の正確なサンプル点のレベル設定が実現でき、等化後の最尤検出の精度を高めることができる。次に図６の実施形態に設けたアナログ等化器６０で回路的なばらつきにより等化目標がＭＥＥＰＲ４の伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）からずれてＥＥＰＲ４の伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の間の等化波形となった場合に、ＦＩＲフィルタ６６によらず最尤検出器４８のブランチメトリックの演算にオフセットを加えることで等化的に等化目標のずれを補正する実施形態を説明する。
【００６１】
図１７は本発明が対象とする伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の（１）式で与えられた周波数特性１５２と、等化目標のずれが予想される伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）となるＥＥＰＲ４の周波数特性１５４を示している。本発明の等化目標に従った周波数特性１５２は、いわゆるＭＭＥＥＰＲ４ということができ、この場合の等化フィルタとしては、図８のブーストフィルタ６６−１におけるタップ係数ｇをｇ＝２／３とすることで実現できる。
【００６２】
これに対し等化目標のずれが予想される周波数特性１５４はＥＥＰＲ４であり、図８のブーストフィルタ６６−１の構成におけるタップ係数ｇをｇ＝０．５とすることで伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の等化特性を実現できる。
このような本発明における等化目標となる周波数特性１５２から周波数特性１５４側へのずれに対し、図１８の最尤検出器４８にあっては、分配パス判定部１６０で使用しているブランチメトリックＢｎにオフセットΔを加えて等化目標のずれを実質的に補正している。
【００６３】
最尤検出器４８は、アド・コンペア・セレクト回路として知られた分配パス判定部１６０とパスメモリ１６２で構成される。分配パス判定部１６０の判定処理は、図１９の遷移状態図に従う。この遷移状態図１９は、タップ係数ｇ＝２／３の場合、図１７に示した本発明の伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化目標を持つ周波数特性１５２の等化による最尤検出となる。
【００６４】
ＭＭＥＥＰＲ４の状態遷移は、再生信号から得られる連結符号（畳み込み符号）Ｙｎの拘束長ｍがｍ＝４であることから、本来、２4 ＝１６個の状態００００〜１１１１を生ずるが、その内、００１０，０１００，０１０１，１０１０，１０１１，１１０１の６個状態が除かれた１０個の状態に制限されている。
図１８の分配パス判定部１６０を更に詳細に説明する。図１９のＭＭＥＥＰＲ４のパーシャルレスポンス最尤検出の状態遷移に基づき、分配パス判定部１６０を左側に示した１０個の現時点のパスノード００００〜１１１１に対応して、入力する情報ビット０，１に対するノイズなしの理想推定値Ｙｎを示している。例えば現時点のノード０００について、情報ビット０のときの推定値Ｙｎは０であり、これを「０／０」と現している。またビット１のときの推定値Ｙｎは２／３であり、これを「１／（５／３）」と表わしている。ここでノードの値００００〜１１１１は、パスノードのメトリック値である。
【００６５】
現パスノードの右側には、次回の情報ビット０／１の入力による１０個のパスワード０００〜１１１１を示している。この磁界のパスワードには、１つ前のパスノードより２つ又は１つのパスが繋っている。例えば次回のパスワード００００を例にとると、１つ前のパスワード００００とパスワード１０００よりパスが繋っている。この１つ前から繋る２つのパスについて、尤もらしいパスを判定して生き残りパスとして選択する。
【００６６】
パスの選択は、再生信号のサンプル値Ｒｎと情報ビット０／１に対応したＭＥＥＰＲ４の２つのノイズなし理想値Ｙｎに基づき、次式で各々のブランチメトリック（ユークリッド距離）Ｂｎを計算する。
Ｂｎ＝（Ｒｎ−Ｙｎ）2
次に各ブランチメトリックＢｎと１つ前のパスノードから入力したパスメトリック値とを加算し、２つの加算値の対さい方のパスを選択し、最終的に選択した最尤パスノードのメトリック値をパスメモリ１６２に出力する。
【００６７】
このような分配パス判定部１６０におけるＭＥＥＰＲ４の理想推定値Ｙｎにつき、本発明にあってはオフセットΔの加算で補正し、アナログ等化器６０のばらつきに起因して図１７のように等化目標がＭＥＥＰＲ４からのＥＥＰＲ４側へのずれることによる判定エラーを防止している。
本発明による伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化目標が図１７のようにＥＥＰＲ４側の伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の周波数特性１５４の等化目標にずれると、図１９のタップ係数ｇがｇ＝２／３からｇ＝０．５側にずれ、図１８の分配パス判定部１６０に設定したＭＭＥＥＰＲ４の理想推定値Ｙｎでは判定誤りを起しやくすなる。そこで、図１８のタップ係数ｇの変化に対応したオフセットΔをオフセット設定部１６４により設定し、ブランチメトリックＢｎの演算に使用する理想推定値Ｙｎにオフセット値Δを加算して小さくするように補正する。
【００６８】
これによって、図１７の周波数特性１５２から１５４へのずれに対応したブランチメトリックＢｎの演算での補正が行われ、等化目標のずれによる最尤検出の判定誤りを防ぐことができる。
この場合の理想推定値Ｙｎを補正するオフセット値Δとしては、
−１／６≦Δ≦０
の範囲の値を使用する。
尚、本発明は上記の実施例に限定されず、伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化を実現する再生部であれば適宜の構成をとることができる。また本発明の実施形態に示された数値による限定は受けず、更に本発明の目的と利点を損なわない範囲で適宜の変形が可能である。
【００６９】
【発明の効果】
以上説明してきたように本発明によれば、（１，７）ＥＥＰＲ４での高域共聴の問題と、（１，７）ＭＥＥＰＲ４でのカストロフィック符号を回避するための符号／復号が複雑になる問題を解消し、高密度記録での情報の熱緩和による消失に強い伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化に基づく最尤検出を行う記録再生装置が実現できる。
【００７０】
また伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化はスペクトルヌルの周波数特性を持つが、スペクトルヌルで帯域を制限した等化を行い、且つ帯域制限を行っても等化性能を劣化することなく等化目標を達成でき、また等化回路の設計も効率的且つ容易にできる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明が適用される磁気ディスクドライブのブロック図
【図３】本発明による記録部と再生部の基本構成のブロック図
【図４】図３の再生部に設けた伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）の等化器の等化特性の説明図
【図５】図３の実施形態でスペクトルヌルで帯域制限を行った場合の伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化器の等化特性図
【図６】図３の再生部の具体的な実施形態を示したブロック図
【図７】図３の伝達関数（１−Ｄ）の変換を行うプリデコーダの等化回路図
【図８】伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化器のブーストを調整するブーストフィルタを備えた図６の伝達関数（１＋Ｄ）のＦＩＲフィルタの第１実施形態の回路ブロック図
【図９】図８から変形した図６のＦＩＲフィルタの第２実施形態の回路ブロック図
【図１０】図８又は図９でタップ乗数ｇを変化させた場合のブーストの周波数特性図
【図１１】等化目標が伝達関数（１＋１．５Ｄ＋Ｄ2 ）となるようにＬＭＳ最大傾斜法によりタップ係数ｇを調整してブーストを最適化する図６のＦＩＲフィルタの第３実施形態の回路ブロック図
【図１２】図１１でブーストを最適化したブーストフィルタの周波数特性図
【図１３】タップ係数を最適化したブーストフィルタから出力される等化信号を用いたＰＬＬ回路を制御する本発明の実施形態の回路ブロック図
【図１４】図１３のＰＬＬ回路のブロック図
【図１５】タップ係数を最適化したブーストフィルタのトレーニングで得られる等化波形を用いてＡＤ変換のＤＣオフセットを調整する本発明の実施形態の回路ブロック図
【図１６】図１５のトレーニングによる等化波形の説明図
【図１７】図３の再生部による伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性と等化目標がずれた場合の伝達関数（１＋２Ｄ＋Ｄ2 ）の等化特性の周波数特性図
【図１８】ブーストフィルタを使用せずに図１７の等化目標のずれに対し最尤検出のブランチメトリックにオフセットを加えてずれを補正する本発明の他の実施形態のブロック図
【図１９】図１８の最尤検出器における状態遷移図
【符号の説明】
１０：ディスクエンクロージャ
１１：ディスクコントローラ
１２：ヘッドＩＣ回路
１４−１〜１４−４：ヘッドアッセンブリ
１５：ボイスコイルモータ（ＶＣＭ）
１６：スピンドルモータ
１８：メインコントロールユニット（ＭＣＵ）
２０：ハードディクスコントローラ（ＨＤＣ）
２２：ライトチャネル回路（記録部）
２４：リードチャネル回路（再生部）
２５：サーボ復調回路
２６：サーボコントローラ
２８：インタフェース回路
３０：（１．７）ＲＬＬエンコーダ（（１，７）ＲＬＬ符号器）
３２：プリコーダ（前置符号器）
３４：ライトアンプ
３６，３６−１〜３６−４：記録ヘッド
３８：ディスク媒体
４０，４０−１〜４０−４：再生ヘッド
４２：リードアンプ
４４：等化器
４６：ローパスフィルタ（ＬＰＦ）
４８：最尤検出器
５０：プリデコーダ（前置復号器）
５２：（１，７）ＲＬＬデコーダ（（１，７）ＲＬＬ復号器）
６０：アナログ等化器
６４：Ａ／Ｄ変換器
６６：ＦＩＲフィルタ（有限インパルス応答フィルタ）
６６−１：ブーストフィルタ
６６−２：（１＋Ｄ）フィルタ
７４：固定利得アンプ
７６：利得制御アンプ（ＧＣＡ）
７８，８０，９２，９４，９６，１１０，１１２，１１４，１２４，１２６：タップ付き遅延回路
８２，８４，９８，１００，１１８：乗算器
９０，１０２，１１６，１２０，１２８：加算器
１２２：タップ係数最適化部
１３０：ＰＬＬ回路
１３２：ＡＧＣ回路
１３４：ＤＣオフセット調整回路
１３８〜１５０：サンプル点
１６０：分配パス反対部（アド・コンペア・セレクト部）
１６２：パスメモリ
１６４：オフセット設定部
１８０：マルチプレクサ
１８２：位相比較器
１８４：チャージポンプ
１８６：ローパスフィルタ（ＬＰＦ）
１８８：電圧制御発振器（ＶＣＯ）
Claims (10)
- パーシャルレスポンス系で表わされる磁気記録系に情報を記録して再生する記録再生装置に於いて、
入力データを（１，７）ＲＬＬ符号データに変換する（１，７）ＲＬＬ符号器と、
前記（１，７）符号器からの（１，７）ＲＬＬ符号データを伝達関数１／（１−Ｄ）で前置符号データに変換して媒体に記録させる前置符号器と、
を備えた記録部と、
前記媒体からの再生信号を伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2）で等化する等化器と、
前記等化器からの等化信号をスペクトルヌルまでの帯域に制限するローパスフィルと、
前記ローパスフィルタの帯域制限信号から前記前置符号データを検出する最尤検出と、
前記最尤検出器で検出した前置符号データを伝達関数（１−Ｄ）で変換して前記（１，７）ＲＬＬ符号データを復号する前置復号器と、
前記前置復号器の（１，７）ＲＬＬ符号データから元のデータを複合する（１，７）ＲＬＬ復号器と、
を備え、
前記等化器を、前記伝達関数（１＋１．５Ｄ＋Ｄ 2 ）の等化を行うアナログ等化器と前記伝達関数（１＋Ｄ）の等化を行う有限インパルス応答フィルタとで構成すると共に、前記ローパスフィルタをアナログローパスフィルタで構成し、
前記アナログ等化器で前記伝達関数（１＋１．５Ｄ＋Ｄ 2 ）の等化を行った後に前記アナログローパスフィルタでスペクトルヌルまでの帯域に制限し、更にＡ／Ｄ変換器でデジタルデータに変換して前記有限インパルス応答フィルタで前記伝達関数（１＋Ｄ）の等化を行うことを特徴とする記録再生装置。 - 請求項１記載の記録再生装置に於いて、前記有限インパルス応答フィルタは、前記伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）のパーシャルレスポンス系の周波数特性Ｆ（ω）を
Ｆ（ω）＝ｃｏｓ（ωＴ／２）＋ｇｃｏｓ（３ωＴ／２）
但し、Ｔはナイキスト周期、ωはナイキスト角周波数
として、前記伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化特性のブーストを調整する周波数特性ｇｃｏｓ（３ωＴ／２）をもつ第１フィルタ（ブーストフィルタ）と、前記伝達関数（１＋Ｄ）の等化に対応した周波数特性ｃｏｓ（ωＴ／２）をもつ第２フィルタ（１＋Ｄフィルタ）に分け、前記第１フィルタのタップ係数ｇの設定によりヘッド及び媒体に起因した線記録密度のばらつきを補正して前記伝達関数（１＋１．５Ｄ＋Ｄ2 ）の等化目標を実現することを特徴とする記録再生装置。 - 請求項２記載の記録再生装置に於いて、前記第１フィルタの伝達関数をタップ係数ｇを含めて
（ｇ＋Ｄ＋ｇＤ2 ）
とし、遅延時間Ｄをもつ２つのタップ付き遅延回路、タップ係数ｇを乗算する２つの乗算器、及び１つの加算器で構成したことを特徴とする記録再生装置。 - 請求項２記載の記録再生装置に於いて、前記有限インパルス応答フィルタは、前記伝達関数（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）をタップ係数ｇを含めて
（ｇ＋Ｄ＋Ｄ2 ＋ｇＤ3 ）
と変形することにより、前記第１フィルタと第２フィルタを一体化し、遅延時間Ｄをもつ３つのタップ付き遅延回路、タップ係数ｇを乗算する２つの乗算器、及び１つの加算器で構成したことを特徴とする記録再生装置。 - 請求項３又は４記載の記録再生装置に於いて、前記有限インパルス応答フィルタのタップ係数ｇを最適値に初期設定した固定等化を行うことを特徴とする記録再生装置。
- 請求項３又は４記載の記録再生装置に於いて、前記有限インパルス応答フィルタのタップ係数ｇを最小二乗平均法（ＬＭＳ法）等の最大傾斜法アルゴリズムを用いて最適化する適応等化を行うことを特徴とする記録再生装置。
- 請求項２記載の記録再生装置に於いて、前記再生部は、位相比較器、ループフィルタ、及び電圧制御発振器により位相ループを構成したＰＬＬ回路を有し、前記有限インパルス応答フィルタを構成する第１フィルタの等化信号を前記ＰＬＬ回路の位相比較器の一方に入力してサンプリング位相を同期させることを特徴とする記録再生装置。
- 請求項１記載の記録再生装置に於いて、前記再生部は、前記媒体から読み出した複数周期分のトレーニングパターンを読出した際に前記等化器から出力される等化波形の
±２．５レベルから振幅の０レベルを求め、前記Ａ／Ｄ変換器のＤＣオフセットを調整することを特徴とする記録再生装置。 - 請求項１記載の記録再生装置に於いて、前記最尤検出器のユークリッド距離演算に用いるブランチメトリックにオフセットΔを加えることで、伝達関数
（１＋Ｄ）（１＋１．５Ｄ＋Ｄ2 ）から伝達関数（１＋Ｄ）（１＋２Ｄ＋Ｄ2 ）の間のパーシャルレスポンス系の最尤検出を可能とすることを特徴とする記録再生装置。 - 請求項９記載の記録再生装置に於いて、前記最尤検出器のユークリッド距離演算に用いるブランチメトリックに加えるオフセットΔは、
（−１／６）≦Δ≦０
の値をとることを特徴とする記録再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03505398A JP3776582B2 (ja) | 1998-02-17 | 1998-02-17 | 記録再生装置 |
| US09/150,368 US6122120A (en) | 1998-02-17 | 1998-09-09 | Record reproduction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03505398A JP3776582B2 (ja) | 1998-02-17 | 1998-02-17 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232782A JPH11232782A (ja) | 1999-08-27 |
| JP3776582B2 true JP3776582B2 (ja) | 2006-05-17 |
Family
ID=12431306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03505398A Expired - Fee Related JP3776582B2 (ja) | 1998-02-17 | 1998-02-17 | 記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6122120A (ja) |
| JP (1) | JP3776582B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118561B2 (ja) * | 1999-05-28 | 2008-07-16 | 富士通株式会社 | 信号処理装置及び信号処理方法並びに情報記憶装置 |
| JP4040798B2 (ja) * | 1999-07-23 | 2008-01-30 | 富士通株式会社 | 記憶装置及びその記録再生方法 |
| JP4162814B2 (ja) * | 1999-10-28 | 2008-10-08 | 富士通株式会社 | デジタル信号処理方法及びデジタル信号処理装置 |
| JP4256559B2 (ja) * | 2000-03-13 | 2009-04-22 | 富士通株式会社 | データ再生方法及び装置 |
| US6927932B1 (en) * | 2001-08-10 | 2005-08-09 | Lsi Logic Corporation | Filter for disk drive bi-phase servo demodulation |
| US7184237B2 (en) * | 2001-08-21 | 2007-02-27 | Seagate Technology Llc | Method and apparatus for selecting equalization targets |
| US7170946B2 (en) * | 2002-03-04 | 2007-01-30 | Lucent Technologies Inc. | System and method for reviving catastrophic codes |
| KR100940204B1 (ko) * | 2003-05-13 | 2010-02-10 | 삼성전자주식회사 | 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법 |
| US7193802B2 (en) * | 2004-03-25 | 2007-03-20 | Hitachi Global Storage Technologies Netherlands, B.V. | Apparatus for providing dynamic equalizer optimization |
| US7982985B1 (en) * | 2009-04-17 | 2011-07-19 | Marvell International Ltd. | Method and apparatus for adapting a finite impulse response equalizer in a hard disk drive read channel |
| US8797666B2 (en) * | 2012-10-12 | 2014-08-05 | Lsi Corporation | Adaptive maximum a posteriori (MAP) detector in read channel |
| US9425998B2 (en) * | 2014-03-07 | 2016-08-23 | Integra Research And Development, Llc | Analog nyquist shaping of a low pass filtered transmission system |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154209A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | オフセツト補償回路 |
| JP2668455B2 (ja) * | 1990-12-20 | 1997-10-27 | 富士通株式会社 | ビタビ復調制御方式 |
| JP3044855B2 (ja) * | 1991-08-16 | 2000-05-22 | ソニー株式会社 | 磁気再生装置 |
| US5150379A (en) * | 1991-09-27 | 1992-09-22 | Hewlett-Packard Company | Signal processing system for adaptive equalization |
| JPH06124542A (ja) * | 1992-10-09 | 1994-05-06 | Sony Corp | 信号等化方法、信号等化回路およびビデオテープレコーダ |
| US5550683A (en) * | 1992-12-11 | 1996-08-27 | Eastman Kodak Company | Magnetic recording channel employing a non-ideal d.c.-free equalizer and a d.c.-free modulation code |
| JP3224181B2 (ja) * | 1993-11-09 | 2001-10-29 | 富士通株式会社 | 光ディスクからのデータ再生システム |
| JPH07230670A (ja) * | 1993-12-24 | 1995-08-29 | Seiko Epson Corp | 光磁気記録再生装置 |
| JPH07296524A (ja) * | 1994-04-22 | 1995-11-10 | Sony Corp | デイジタルデータ再生装置 |
| JPH08263890A (ja) * | 1995-03-24 | 1996-10-11 | Seiko Epson Corp | 光磁気記録再生装置 |
| JPH08287608A (ja) * | 1995-04-18 | 1996-11-01 | Fujitsu Ltd | 情報再生装置及び最尤等化検出方法 |
| JP3483064B2 (ja) * | 1995-04-20 | 2004-01-06 | 富士通株式会社 | 再生装置 |
| US5521945A (en) * | 1995-06-30 | 1996-05-28 | Quantum Corporation | Reduced complexity EPR4 post-processor for sampled data detection |
-
1998
- 1998-02-17 JP JP03505398A patent/JP3776582B2/ja not_active Expired - Fee Related
- 1998-09-09 US US09/150,368 patent/US6122120A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6122120A (en) | 2000-09-19 |
| JPH11232782A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6216249B1 (en) | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel | |
| US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
| US7193802B2 (en) | Apparatus for providing dynamic equalizer optimization | |
| KR100626182B1 (ko) | 판정 귀환형 등화기를 구비한 반도체 장치 | |
| JP2005276412A5 (ja) | ||
| JP3776582B2 (ja) | 記録再生装置 | |
| US6791776B2 (en) | Apparatus for information recording and reproducing | |
| US20050219727A1 (en) | Signal processing device and signal processing method | |
| JP3648308B2 (ja) | 等化器および磁気記録信号再生装置 | |
| CN100435231C (zh) | 自适应均衡电路和自适应均衡方法 | |
| JP3871906B2 (ja) | 再生パワー制御方法および再生パワー制御装置並びにそれを備えた記録再生装置 | |
| US6842303B2 (en) | Magnetic recording and/ or reproducing apparatus | |
| CN101286322B (zh) | 控制根据存储数据产生的信号的采样的方法和设备 | |
| JP4222418B2 (ja) | 情報再生装置および情報再生方法 | |
| JP4118561B2 (ja) | 信号処理装置及び信号処理方法並びに情報記憶装置 | |
| WO2007010993A1 (ja) | 波形等化制御装置 | |
| JP4075075B2 (ja) | 情報信号再生装置、方法、及び、光ディスク再生装置 | |
| US20070211833A1 (en) | Method and apparatus to detect data and disk drive using the same | |
| JPWO2000074055A1 (ja) | 信号処理装置及び信号処理方法並びに情報記憶装置 | |
| JPH07302467A (ja) | 波形等化チャネル | |
| JP4442370B2 (ja) | データ処理装置、データ処理方法および光ディスク装置 | |
| JPWO2003012789A1 (ja) | 信号処理方法、信号処理回路及び情報記録再生装置 | |
| JP4200113B2 (ja) | 等化器および磁気記録再生装置 | |
| JP2001086039A (ja) | 半導体装置及び判定帰還型等化器 | |
| JP2008034025A (ja) | ディスク信号解析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |