JP3776731B2 - Ａ／ｄ変換器、ａ／ｄ変換器測定システム及び半導体装置 - Google Patents
Ａ／ｄ変換器、ａ／ｄ変換器測定システム及び半導体装置 Download PDFInfo
- Publication number
- JP3776731B2 JP3776731B2 JP2001006490A JP2001006490A JP3776731B2 JP 3776731 B2 JP3776731 B2 JP 3776731B2 JP 2001006490 A JP2001006490 A JP 2001006490A JP 2001006490 A JP2001006490 A JP 2001006490A JP 3776731 B2 JP3776731 B2 JP 3776731B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- triangular wave
- digital
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にＡ／Ｄ変換器及びこのＡ／Ｄ変換器のリニアリティを測定するＡ／Ｄ変換器測定システムに関する。
【０００２】
【従来の技術】
従来より、テレビジョンやＶＣＲなどの電子機器に搭載するＩＣ回路にはＡ／Ｄ変換器が搭載され、アナログ信号をデジタル信号に変換している。このようなＡ／Ｄ変換器に対して、その特性（リニアリティ）を検査する事が従来から図４に示すような構成で行われている。
【０００３】
図４にて、アナログテスター３１のアナログ電圧発生器３１１より三角波状のアナログ電圧を発生し、これを端子ＰＩＮを介して被測定対象のＡ／Ｄ変換器３２に入力する。Ａ／Ｄ変換器３２は入力されるアナログ電圧をデジタル値に変換し、それを端子ＰＩＮを介して前記アナログテスター３１に出力する。アナログテスター３１は入力されたデジタル値を内部でＤ／Ａ変換して、アナログ電圧に変換し、このアナログ電圧のリニアリティをヒストグラム法などにより判定する。
【発明が解決しようとする課題】
しかし、上記のようにＡ／Ｄ変換の特性（リニアリティ）をアナログテスター３１にて測定する際、外部からアナログ信号を入力して測定する必要があるため、量子化ｂｉｔ数の多いＡ／Ｄ変換器３２では伝送線路からのＮｏｉｓｅ１，２などのノイズが混入し、この混入ノイズの影響により、Ａ／Ｄ変換器３２の特性を精密に測定するのは難しく、測定精度が悪くなるという不具合があった。また、アナログ信号を入力するためアナログテスター３１が必要となり、ＩＣのロジック部分をテストするデジタルテスターの他に、アナログテスターがないと、Ａ／Ｄ変換器３２の特性測定を行う事ができず、測定機器が多くいるという問題があった。
【０００４】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、量子化ビット数が多いものでもノイズの影響を受けることなく、且つ精度良くＡ／Ｄ変換特性を測定することができるＡ／Ｄ変換器、Ａ／Ｄ変換器測定システム及び前記Ａ／Ｄ変換器を有する半導体装置を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する第１の手段は、入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路を初期化する初期値設定回路と、前記Ａ／Ｄ変換回路の外部入力端子に接続されたコンデンサを充放電して三角波を前記外部入力端子に発生させる電流を発生する三角波発生回路と、前記三角波発生回路に前記コンデンサを充電するための電流を発生させるか、或いは放電させるための電流を発生させるかを前記Ａ／Ｄ変換回路の出力デジタル信号の値により制御する三角波制御回路とを具備し、前記三角波制御回路は、前記Ａ／Ｄ変換回路の出力デジタル信号が全て０になると、前記三角波発生回路に前記コンデンサを充電する電流を発生させ、前記出力デジタル信号が全て１になると、前記コンデンサを放電させる電流を発生させることを特徴とするＡ／Ｄ変換器。
【０００６】
第２の手段は、第１の手段のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の外部入力端子に接続されたコンデンサと、前記Ａ／Ｄ変換器のデジタル出力信号のリニアリティーを測定するデジタルテスターとを具備することを特徴とする。
【０００７】
第３の手段は、第１の手段のＡ／Ｄ変換器及び論理回路をひとつの基板上に集積化して構成されることを特徴とする。
【００１０】
上記発明は、Ａ／Ｄ変換器のリニアリティ測定をテスターにて行う際、Ａ／Ｄ変換器に搭載されたテスト回路によって、ＩＣ内部で測定に必要なアナログ信号を発生させるというものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明のＡ／Ｄ変換器の一実施形態に係る構成を示したブロック図である。本例のＡ／Ｄ変換器はテスト回路搭載型で、アナログ電圧をデジタル電圧に変換するＡ／Ｄ変換回路１１、テスト時の初期値をＡ／Ｄ変換回路１１に設定する初期値設定回路１２、テスト信号である三角波を作り出す三角波発生回路１３及び三角波発生回路１３を制御する三角波制御回路１４を有している。尚、テスト回路は、初期値設定回路１２、三角波発生回路１３及び三角波制御回路１４により構成されている。
【００１２】
また、テスト時には入力端子ＰＩＮにコンデンサＣ１が接続されると共に、その出力側に端子ＰＩＮを介してデジタルテスター２が接続されることによって、本発明のＡ／Ｄ変換器測定システムが構成される。
【００１３】
次に本実施形態の動作について図２のタイミングチャートを参照して説明する。Ａ／Ｄ変換器１の入力端子ＰＩＮの電位は始めは不定であるので、まず、図２（Ｂ）のＴＥＳＴＸ信号をローレベルにすることによって、図２（Ｃ）に示すように初期値設定回路１２の中のスイッチ（ＴＥＳＴＩＮＩ）１２１をオンする。これにより、Ａ／Ｄ変換回路１１から供給される初期化電圧ＶｉｎｉがＡ／Ｄ変換回路１１の入力に供給される。この電圧Ｖｉｎｉはデジタル出力が全て“０”になる電圧ＶＲＢよりも低い（ＶＲＢ−α）電圧となる。この時、αは回路のオフセット電圧Ｖｏｓよりも大きいものとする。これにより、図２（Ｄ）に示すようにＡ／Ｄ変換部１１の入力電圧Ｖｉｎが下降し、Ａ／Ｄ変換回路１１のデジタル出力Ｄｏｕｔが全て“０”になってＡ／Ｄ変換回路１１が初期化される。
【００１４】
デジタル出力Ｄｏｕｔが全て“０”になると、三角波制御回路１４がＵＰ信号５０を出力して三角波発生回路１３を制御してスイッチ１３１をオンにする。この時、スイッチ１３２はオフである。これにより、三角波発生回路１３内の電流源Ｉｕｐ１３３が動作し始め、電流ＩｕｐがＡ／Ｄ変換器１１の入力端子ＰＩＮの方向へ流れ始める。電流が流れ続けることによって、Ａ／Ｄ変換器１の入力端子ＰＩＮに接続されたコンデンサＣ１は充電されていき、入力端子ＰＩＮの電圧が上がっていく。
【００１５】
この電圧がＡ／Ｄ変換回路１１への入力電圧ＶｉｎとなってＡ／Ｄ変換され、出力Ｄｏｕｔを得る。この出力Ｄｏｕｔはデジタルテスター（ロジックテスター）２に入力される。同時に、このデジタル出力信号は常に三角波制御回路１４へ入力される。
【００１６】
入力端子ＰＩＮの電圧が上がり、図２（Ｄ）に示すように入力電圧Ｖｉｎが上昇して電圧ＶＲＴを超えると、Ａ／Ｄ変換回路１１のデジタル出力Ｄｏｕｔが全て“１”になる。デジタル出力Ｄｏｕｔが全て“１”になり、三角波制御回路１４によって全て“１”がある回数続いたことが検出されると、三角波制御回路１４から出力されるＤＯＷＮ信号６０によりスイッチ１３２がオンになり、スイッチ１３１がオフになるため、三角波発生回路１３の電流源Ｉｄｏｗｎ１３４が動作し始める。
【００１７】
これにより、電流ＩｄｏｗｎがＩｕｐとは逆に流れ始めるため、充電されたコンデンサＣ１は放電を始め、Ａ／Ｄ変換回路１１に入力される電圧Ｖｉｎは図２（Ｄ）に示すように低くなっていき、Ａ／Ｄ変換された出力Ｄｏｕｔを得る。このデジタル出力信号は同時に三角波制御回路１４へ入力される。電圧Ｖｉｎが電圧ＶＲＢ以下になると、Ａ／Ｄ変換回路１１のデジタル出力信号が全て“０”になる。三角波制御回路１４によって全て“０”がある回数続いたことが検出されると、三角波制御回路１４から出力されるＵＰ信号５０によりスイッチ１３１がオンになり、スイッチ１３２がオフになるため、三角波発生回路１３の電流源Ｉｕｐ１３３が動作し始め、再度入力電圧が上がっていく。
【００１８】
Ａ／Ｄ変換回路１１から出力されるデジタル信号は端子ＰＩＮを介してデジタルテスター２に入力される。デジタルテスター２は入力されたデジタル信号のＬＳＢを見ていて、それが１ビットずつ変化していればリニアリティーが良く、この変化に飛びがあったり、或いは停滞があると、リニアリティーが悪いと判定する。
【００１９】
ここで、図２（Ｂ）のＴＥＳＴＸ信号をハイレベルにすると、三角波制御回路１４は三角波発生回路１３のスイッチ１３１、１３２をオフにして、電流を入力端子ＰＩＮに出入力しなくなると共に、初期値設定回路１２のスイッチ１２１をオフにして、初期値設定回路１２を入力端子ＰＩＮから切り離す。また、別途、コンデンサＣ１とデジタルテスター２を外す。これにより、Ａ／Ｄ変換回路１１は入力端子ＰＩＮから入力されるアナログ信号をデジタル信号に変換して出力する通常動作モードになる。
【００２０】
本実施形態によれば、テスト回路として初期値設定回路１２、三角波発生回路１３及び三角波制御回路１４をＡ／Ｄ変換器のＩＣ内に内蔵しているため、入力アナログ信号を内部で作り出し、且つ、電源も内部アナログ電源から直接供給されることにより、外部からのノイズの混入を大幅に抑えることができる。これにより、Ａ／Ｄ変換回路１１の量子化ビット数が多くとも、従来よりも大幅に高精度の測定ができるようになり、不良のＡ／Ｄ変換器を確実にチェックでき、不良品の流出を抑えることができる。
【００２１】
またアナログ信号を入力する必要がなくなるため、アナログテスターを必要とせず、デジタルテスター２のみでリニアリテイのテストを行うことができ、テスト時の測定機器を減らすことができる。
【００２２】
更に、接続するコンデンサＣ１の容量値と、図２（Ａ）に示したクロックの周期によって、デジタルテスター２へ入力されるデジタル信号のＬＳＢの変化率を変えて、その測定精度を容易に変更することができる。
【００２３】
図３は本発明の半導体装置の一実施形態を示したブロック図である。半導体装置は、図１に示したテスト回路内蔵型のＡ／Ｄ変換器２１と論理回路２２が同一基板上に集積化されて構成されている。Ａ／Ｄ変換器２１のテスト精度が高いため、不良の半導体装置を確実にチェックでき、不良品が市中に出回ることを抑えることができる。
【００２４】
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明によれば、テスト回路を内蔵し、入力アナログ信号を内部で作り出すと共に、電源も内部アナログ電源から直接供給することにより、量子化ビット数が多いものでもノイズの影響を受けることなく精度良くＡ／Ｄ変換特性（リニアリティ）を測定することができる。
【００２６】
また、従来よりも大幅に高精度での測定ができるようになり、不良品の流出を抑えることができる。
【００２７】
また、アナログ信号を入力する必要がなくなるため、アナログテスターがなくてもデジタルテスターのみでリニアリテイのテストを行うことができる。
【図面の簡単な説明】
【図１】本発明のＡ／Ｄ変換器の一実施形態に係る構成を示したブロック図である。
【図２】図１に示したＡ／Ｄ変換器のテストモード時の動作を説明するタイミングチャートである。
【図３】本発明の半導体装置の一実施形態を示したブロック図である。
【図４】従来のＡ／Ｄ変換器のテスト時の構成を示したブロック図である。
【符号の説明】
１ Ａ／Ｄ変換器
２ デジタルテスター
１１ Ａ／Ｄ変換回路
１２ 初期値設定回路
１３ 三角波発生回路
１４ 三角波制御回路
１２１ スイッチ（ＴＥＳＴＩＮＩ）
１３１、１３２ スイッチ
１３３ 電流源Ｉｕｐ
１３４ 電流源Ｉｄｏｗｎ
Ｃ１ コンデンサ
ＰＩＮ 入力端子
【発明の属する技術分野】
本発明は半導体装置に係り、特にＡ／Ｄ変換器及びこのＡ／Ｄ変換器のリニアリティを測定するＡ／Ｄ変換器測定システムに関する。
【０００２】
【従来の技術】
従来より、テレビジョンやＶＣＲなどの電子機器に搭載するＩＣ回路にはＡ／Ｄ変換器が搭載され、アナログ信号をデジタル信号に変換している。このようなＡ／Ｄ変換器に対して、その特性（リニアリティ）を検査する事が従来から図４に示すような構成で行われている。
【０００３】
図４にて、アナログテスター３１のアナログ電圧発生器３１１より三角波状のアナログ電圧を発生し、これを端子ＰＩＮを介して被測定対象のＡ／Ｄ変換器３２に入力する。Ａ／Ｄ変換器３２は入力されるアナログ電圧をデジタル値に変換し、それを端子ＰＩＮを介して前記アナログテスター３１に出力する。アナログテスター３１は入力されたデジタル値を内部でＤ／Ａ変換して、アナログ電圧に変換し、このアナログ電圧のリニアリティをヒストグラム法などにより判定する。
【発明が解決しようとする課題】
しかし、上記のようにＡ／Ｄ変換の特性（リニアリティ）をアナログテスター３１にて測定する際、外部からアナログ信号を入力して測定する必要があるため、量子化ｂｉｔ数の多いＡ／Ｄ変換器３２では伝送線路からのＮｏｉｓｅ１，２などのノイズが混入し、この混入ノイズの影響により、Ａ／Ｄ変換器３２の特性を精密に測定するのは難しく、測定精度が悪くなるという不具合があった。また、アナログ信号を入力するためアナログテスター３１が必要となり、ＩＣのロジック部分をテストするデジタルテスターの他に、アナログテスターがないと、Ａ／Ｄ変換器３２の特性測定を行う事ができず、測定機器が多くいるという問題があった。
【０００４】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、量子化ビット数が多いものでもノイズの影響を受けることなく、且つ精度良くＡ／Ｄ変換特性を測定することができるＡ／Ｄ変換器、Ａ／Ｄ変換器測定システム及び前記Ａ／Ｄ変換器を有する半導体装置を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する第１の手段は、入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路を初期化する初期値設定回路と、前記Ａ／Ｄ変換回路の外部入力端子に接続されたコンデンサを充放電して三角波を前記外部入力端子に発生させる電流を発生する三角波発生回路と、前記三角波発生回路に前記コンデンサを充電するための電流を発生させるか、或いは放電させるための電流を発生させるかを前記Ａ／Ｄ変換回路の出力デジタル信号の値により制御する三角波制御回路とを具備し、前記三角波制御回路は、前記Ａ／Ｄ変換回路の出力デジタル信号が全て０になると、前記三角波発生回路に前記コンデンサを充電する電流を発生させ、前記出力デジタル信号が全て１になると、前記コンデンサを放電させる電流を発生させることを特徴とするＡ／Ｄ変換器。
【０００６】
第２の手段は、第１の手段のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の外部入力端子に接続されたコンデンサと、前記Ａ／Ｄ変換器のデジタル出力信号のリニアリティーを測定するデジタルテスターとを具備することを特徴とする。
【０００７】
第３の手段は、第１の手段のＡ／Ｄ変換器及び論理回路をひとつの基板上に集積化して構成されることを特徴とする。
【００１０】
上記発明は、Ａ／Ｄ変換器のリニアリティ測定をテスターにて行う際、Ａ／Ｄ変換器に搭載されたテスト回路によって、ＩＣ内部で測定に必要なアナログ信号を発生させるというものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明のＡ／Ｄ変換器の一実施形態に係る構成を示したブロック図である。本例のＡ／Ｄ変換器はテスト回路搭載型で、アナログ電圧をデジタル電圧に変換するＡ／Ｄ変換回路１１、テスト時の初期値をＡ／Ｄ変換回路１１に設定する初期値設定回路１２、テスト信号である三角波を作り出す三角波発生回路１３及び三角波発生回路１３を制御する三角波制御回路１４を有している。尚、テスト回路は、初期値設定回路１２、三角波発生回路１３及び三角波制御回路１４により構成されている。
【００１２】
また、テスト時には入力端子ＰＩＮにコンデンサＣ１が接続されると共に、その出力側に端子ＰＩＮを介してデジタルテスター２が接続されることによって、本発明のＡ／Ｄ変換器測定システムが構成される。
【００１３】
次に本実施形態の動作について図２のタイミングチャートを参照して説明する。Ａ／Ｄ変換器１の入力端子ＰＩＮの電位は始めは不定であるので、まず、図２（Ｂ）のＴＥＳＴＸ信号をローレベルにすることによって、図２（Ｃ）に示すように初期値設定回路１２の中のスイッチ（ＴＥＳＴＩＮＩ）１２１をオンする。これにより、Ａ／Ｄ変換回路１１から供給される初期化電圧ＶｉｎｉがＡ／Ｄ変換回路１１の入力に供給される。この電圧Ｖｉｎｉはデジタル出力が全て“０”になる電圧ＶＲＢよりも低い（ＶＲＢ−α）電圧となる。この時、αは回路のオフセット電圧Ｖｏｓよりも大きいものとする。これにより、図２（Ｄ）に示すようにＡ／Ｄ変換部１１の入力電圧Ｖｉｎが下降し、Ａ／Ｄ変換回路１１のデジタル出力Ｄｏｕｔが全て“０”になってＡ／Ｄ変換回路１１が初期化される。
【００１４】
デジタル出力Ｄｏｕｔが全て“０”になると、三角波制御回路１４がＵＰ信号５０を出力して三角波発生回路１３を制御してスイッチ１３１をオンにする。この時、スイッチ１３２はオフである。これにより、三角波発生回路１３内の電流源Ｉｕｐ１３３が動作し始め、電流ＩｕｐがＡ／Ｄ変換器１１の入力端子ＰＩＮの方向へ流れ始める。電流が流れ続けることによって、Ａ／Ｄ変換器１の入力端子ＰＩＮに接続されたコンデンサＣ１は充電されていき、入力端子ＰＩＮの電圧が上がっていく。
【００１５】
この電圧がＡ／Ｄ変換回路１１への入力電圧ＶｉｎとなってＡ／Ｄ変換され、出力Ｄｏｕｔを得る。この出力Ｄｏｕｔはデジタルテスター（ロジックテスター）２に入力される。同時に、このデジタル出力信号は常に三角波制御回路１４へ入力される。
【００１６】
入力端子ＰＩＮの電圧が上がり、図２（Ｄ）に示すように入力電圧Ｖｉｎが上昇して電圧ＶＲＴを超えると、Ａ／Ｄ変換回路１１のデジタル出力Ｄｏｕｔが全て“１”になる。デジタル出力Ｄｏｕｔが全て“１”になり、三角波制御回路１４によって全て“１”がある回数続いたことが検出されると、三角波制御回路１４から出力されるＤＯＷＮ信号６０によりスイッチ１３２がオンになり、スイッチ１３１がオフになるため、三角波発生回路１３の電流源Ｉｄｏｗｎ１３４が動作し始める。
【００１７】
これにより、電流ＩｄｏｗｎがＩｕｐとは逆に流れ始めるため、充電されたコンデンサＣ１は放電を始め、Ａ／Ｄ変換回路１１に入力される電圧Ｖｉｎは図２（Ｄ）に示すように低くなっていき、Ａ／Ｄ変換された出力Ｄｏｕｔを得る。このデジタル出力信号は同時に三角波制御回路１４へ入力される。電圧Ｖｉｎが電圧ＶＲＢ以下になると、Ａ／Ｄ変換回路１１のデジタル出力信号が全て“０”になる。三角波制御回路１４によって全て“０”がある回数続いたことが検出されると、三角波制御回路１４から出力されるＵＰ信号５０によりスイッチ１３１がオンになり、スイッチ１３２がオフになるため、三角波発生回路１３の電流源Ｉｕｐ１３３が動作し始め、再度入力電圧が上がっていく。
【００１８】
Ａ／Ｄ変換回路１１から出力されるデジタル信号は端子ＰＩＮを介してデジタルテスター２に入力される。デジタルテスター２は入力されたデジタル信号のＬＳＢを見ていて、それが１ビットずつ変化していればリニアリティーが良く、この変化に飛びがあったり、或いは停滞があると、リニアリティーが悪いと判定する。
【００１９】
ここで、図２（Ｂ）のＴＥＳＴＸ信号をハイレベルにすると、三角波制御回路１４は三角波発生回路１３のスイッチ１３１、１３２をオフにして、電流を入力端子ＰＩＮに出入力しなくなると共に、初期値設定回路１２のスイッチ１２１をオフにして、初期値設定回路１２を入力端子ＰＩＮから切り離す。また、別途、コンデンサＣ１とデジタルテスター２を外す。これにより、Ａ／Ｄ変換回路１１は入力端子ＰＩＮから入力されるアナログ信号をデジタル信号に変換して出力する通常動作モードになる。
【００２０】
本実施形態によれば、テスト回路として初期値設定回路１２、三角波発生回路１３及び三角波制御回路１４をＡ／Ｄ変換器のＩＣ内に内蔵しているため、入力アナログ信号を内部で作り出し、且つ、電源も内部アナログ電源から直接供給されることにより、外部からのノイズの混入を大幅に抑えることができる。これにより、Ａ／Ｄ変換回路１１の量子化ビット数が多くとも、従来よりも大幅に高精度の測定ができるようになり、不良のＡ／Ｄ変換器を確実にチェックでき、不良品の流出を抑えることができる。
【００２１】
またアナログ信号を入力する必要がなくなるため、アナログテスターを必要とせず、デジタルテスター２のみでリニアリテイのテストを行うことができ、テスト時の測定機器を減らすことができる。
【００２２】
更に、接続するコンデンサＣ１の容量値と、図２（Ａ）に示したクロックの周期によって、デジタルテスター２へ入力されるデジタル信号のＬＳＢの変化率を変えて、その測定精度を容易に変更することができる。
【００２３】
図３は本発明の半導体装置の一実施形態を示したブロック図である。半導体装置は、図１に示したテスト回路内蔵型のＡ／Ｄ変換器２１と論理回路２２が同一基板上に集積化されて構成されている。Ａ／Ｄ変換器２１のテスト精度が高いため、不良の半導体装置を確実にチェックでき、不良品が市中に出回ることを抑えることができる。
【００２４】
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明によれば、テスト回路を内蔵し、入力アナログ信号を内部で作り出すと共に、電源も内部アナログ電源から直接供給することにより、量子化ビット数が多いものでもノイズの影響を受けることなく精度良くＡ／Ｄ変換特性（リニアリティ）を測定することができる。
【００２６】
また、従来よりも大幅に高精度での測定ができるようになり、不良品の流出を抑えることができる。
【００２７】
また、アナログ信号を入力する必要がなくなるため、アナログテスターがなくてもデジタルテスターのみでリニアリテイのテストを行うことができる。
【図面の簡単な説明】
【図１】本発明のＡ／Ｄ変換器の一実施形態に係る構成を示したブロック図である。
【図２】図１に示したＡ／Ｄ変換器のテストモード時の動作を説明するタイミングチャートである。
【図３】本発明の半導体装置の一実施形態を示したブロック図である。
【図４】従来のＡ／Ｄ変換器のテスト時の構成を示したブロック図である。
【符号の説明】
１ Ａ／Ｄ変換器
２ デジタルテスター
１１ Ａ／Ｄ変換回路
１２ 初期値設定回路
１３ 三角波発生回路
１４ 三角波制御回路
１２１ スイッチ（ＴＥＳＴＩＮＩ）
１３１、１３２ スイッチ
１３３ 電流源Ｉｕｐ
１３４ 電流源Ｉｄｏｗｎ
Ｃ１ コンデンサ
ＰＩＮ 入力端子
Claims (3)
- 入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路を初期化する初期値設定回路と、
前記Ａ／Ｄ変換回路の外部入力端子に接続されたコンデンサを充放電して三角波を前記外部入力端子に発生させる電流を発生する三角波発生回路と、
前記三角波発生回路に前記コンデンサを充電するための電流を発生させるか、或いは放電させるための電流を発生させるかを前記Ａ／Ｄ変換回路の出力デジタル信号の値により制御する三角波制御回路とを具備し、
前記三角波制御回路は、前記Ａ／Ｄ変換回路の出力デジタル信号が全て０になると、前記三角波発生回路に前記コンデンサを充電する電流を発生させ、前記出力デジタル信号が全て１になると、前記コンデンサを放電させる電流を発生させる
ことを特徴とするＡ／Ｄ変換器。 - 請求項１記載のＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の外部入力端子に接続されたコンデンサと、
前記Ａ／Ｄ変換器のデジタル出力信号のリニアリティーを測定するデジタルテスターと、
を具備することを特徴とするＡ／Ｄ変換器測定システム。 - 請求項１記載のＡ／Ｄ変換器及び論理回路をひとつの基板上に集積化して構成されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006490A JP3776731B2 (ja) | 2001-01-15 | 2001-01-15 | Ａ／ｄ変換器、ａ／ｄ変換器測定システム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006490A JP3776731B2 (ja) | 2001-01-15 | 2001-01-15 | Ａ／ｄ変換器、ａ／ｄ変換器測定システム及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002214304A JP2002214304A (ja) | 2002-07-31 |
| JP3776731B2 true JP3776731B2 (ja) | 2006-05-17 |
Family
ID=18874374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006490A Expired - Fee Related JP3776731B2 (ja) | 2001-01-15 | 2001-01-15 | Ａ／ｄ変換器、ａ／ｄ変換器測定システム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3776731B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005283348A (ja) * | 2004-03-30 | 2005-10-13 | Fujitsu Ltd | 半導体装置 |
-
2001
- 2001-01-15 JP JP2001006490A patent/JP3776731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002214304A (ja) | 2002-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101634435B1 (ko) | 아날로그-디지털 컨버터를 위한 내장형 자체 테스트 | |
| US7812619B2 (en) | Capacitance measuring apparatus and capacitance measuring method | |
| US7724014B2 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
| De Vries et al. | Built-in self-test methodology for A/D converters | |
| JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
| EP0852849B1 (en) | Method of testing an analog-to-digital converter | |
| US20150326238A1 (en) | Semiconductor device | |
| CN113228516A (zh) | 用于暗计数消除的传感器装置和方法 | |
| CN117478133B (zh) | 一种异步时钟架构自动时序校准方法及装置 | |
| JP2008538863A (ja) | 電源電圧の監視 | |
| TWI800817B (zh) | 類比數位轉換器與方法 | |
| JP3776731B2 (ja) | Ａ／ｄ変換器、ａ／ｄ変換器測定システム及び半導体装置 | |
| CN113885968B (zh) | 一种自适应数模混合的启动模式设置系统及方法 | |
| US7659840B2 (en) | Sigma-delta conversion circuit suitable for photocurrent measurement applications | |
| US20110285419A1 (en) | Semiconductor integrated circuit for generating clock signals | |
| CN119438655A (zh) | 一种用于电容检测的模拟前端电路和电流校准方法 | |
| KR100341575B1 (ko) | 아날로그-디지털 변환기 및 디지털-아날로그 변환기를테스트하기 위한 장치 및 방법 | |
| US20070162799A1 (en) | Burn-in test signal generating circuit and burn-in testing method | |
| US11206035B2 (en) | Analog to digital (A/D) converter with internal diagnostic circuit | |
| JP4666776B2 (ja) | Ａｄコンバータ | |
| JP2000209090A (ja) | Ａ／ｄコンバ―タ | |
| JPH11136129A (ja) | Ｐｗｍ変換回路およびそれを用いたセンサ装置 | |
| KR100340057B1 (ko) | 아날로그-디지털변환기의시험방법 | |
| JPH11168380A (ja) | Ａｄコンバータ | |
| JP3779038B2 (ja) | Ａ／ｄ変換器の試験方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |