Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3777680B2 - Frequency modulation circuit - Google Patents
[go: Go Back, main page]

JP3777680B2 - Frequency modulation circuit - Google Patents

Frequency modulation circuit Download PDF

Info

Publication number
JP3777680B2
JP3777680B2 JP30144396A JP30144396A JP3777680B2 JP 3777680 B2 JP3777680 B2 JP 3777680B2 JP 30144396 A JP30144396 A JP 30144396A JP 30144396 A JP30144396 A JP 30144396A JP 3777680 B2 JP3777680 B2 JP 3777680B2
Authority
JP
Japan
Prior art keywords
limiter
level
input
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30144396A
Other languages
Japanese (ja)
Other versions
JPH10143996A (en
Inventor
幸恵 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30144396A priority Critical patent/JP3777680B2/en
Publication of JPH10143996A publication Critical patent/JPH10143996A/en
Application granted granted Critical
Publication of JP3777680B2 publication Critical patent/JP3777680B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、周波数変調(FM;Frequency Modulation)回路に関し、特に8ミリビデオ等においてオーディオ信号をテープに記録する際にオーディオ信号を周波数変調する周波数変調回路に関する。
【0002】
【従来の技術】
8ミリビデオの規格では、カセットを小型にするためにテープ走行速度が遅くなっている。一般にテープの走行速度が遅くなると、高い周波数の音が記録しにくくなったり、一定の速度でテープを送るのが難しくなるので音がふるえたりする。そこで、8ミリビデオでは、小型でも高音質で記録できるように、オーディオ信号をビデオ信号と同じように周波数変調し、回転ヘッドでビデオ信号と一緒に記録するFMオーディオ(AFM;Audio Frequency Modulation)方式を採用している。
【0003】
この種の周波数変調回路の従来例を図5に示す。図5において、テープに記録すべきオーディオ信号は入力回路51で入力処理され、ノイズリダクション回路52でノイズ除去処理が行われた後、AF(Audio Frequency) リミッター53に入力される。このAFリミッター53は、ある一定のリミットレベルを持ち、後段に供給する信号レベルがリミットレベル以上にならないようにオーディオ信号の入力レベルに対して振幅制限を行う。
【0004】
AFリミッター53で振幅制限されたオーディオ信号は、V(電圧)/I(電流)変換器54を経てVCO(電圧制御発振器)55に供給される。このVCO55は、ノイズリダクション回路52でノイズが除去され、かつAFリミッター53で振幅制限されたオーディオ信号の信号レベルに応じて発振周波数が変化することで、オーディオ信号を周波数変調する。
【0005】
この周波数変調において、変調波であるオーディオ信号が入力されたとき、その振幅に比例して被変調波の周波数が搬送波よりずれる量、即ちデビエーション(周波数偏移)を規格幅に調整するために、デビエーション調整回路56が設けられている。デビエーション調整回路56は、外部から与えられる調整電圧Vに応じた調整電流iをAFリミッター53に供給することで、最大デビエーション幅の調整を行う。
【0006】
【発明が解決しようとする課題】
ところで、上記構成の従来例に係る周波数変調回路では、入力回路51からAFリミッター53の入力端までの間の回路系において、回路素子の特性のばらつき等があると、この回路のバラツキによってAFリミッター53の入力レベルが変動する。この入力レベルの変動は、相対的にAFリミッター53のリミットレベルが変動したことと等価となる。
【0007】
その結果、最大デビエーション幅が規格よりも広がってしまい、図6に破線で示すように、C(色信号)系やY(輝度信号)系にかかってしまったり、LchとRchが重なり合ってクロストークが悪くなる。逆に、図6に一点鎖線で示すように、最大デビエーション幅が規格よりも狭まった場合には、大きな音を記録できなくなり、その結果再生したときに音がつぶれてしまうような現象が生ずることになる。
【0008】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、回路のばらつきにより入力レベルが変動しても常に一定のレベルで振幅制限がかかるようにした周波数変調回路を提供することにある。
【0009】
【課題を解決するための手段】
本発明による周波数変調回路はオーディオ信号を入力処理する入力回路と、前記入力回路で入力処理されたオーディオ信号に対してノイズ除去処理を行うノイズリダクション回路と、前記ノイズリダクション回路から入力される信号レベルに対して振幅制限を行うAFリミッターと、このAFリミッターで振幅制限されたオーディオ信号をV(電圧)/I(電流)変換するV/I変換器と、このV/I変換器を経た信号レベルに応じて発振周波数が変化する電圧制御発振器と、前記AFリミッターの入力レベルをモニタリングしつつ当該入力レベルに基づいて外部で設定された調整電圧に応じた調整電流を前記AFリミッターに供給するデビエーション調整回路とを備え、前記デビエーション調整回路は、前記AFリミッターの入力レベルに基づいて当該AFリミッターのリミットレベルを制御する構成となっている。
【0010】
上記構成の周波数変調回路において、入力回路およびノイズリダクション回路を介して入力されるオーディオ信号の信号レベルに対して振幅制限を行うAFリミッターのリミットレベルを、その入力レベルに基づいて制御することで、入力回路やノイズリダクション回路の回路のばらつきによって入力レベルが変動しても、常に一定のレベルで振幅制限がかかることになる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【0012】
図1は、本発明の一実施形態を示すブロック図である。図1において、テープに記録すべきオーディオ信号は入力回路11で入力処理され、ノイズリダクション回路12でノイズ除去処理が行われた後、AFリミッター13に入力される。このAFリミッター13は、ある一定のリミットレベルを持ち、後段に供給する信号レベルがリミットレベル以上にならないように、換言すればテープに記録するときある一定レベル以上にならないようにオーディオ信号に対して振幅制限を行う。この一定レベルが最大デビエーション幅となる。
【0013】
AFリミッター13で振幅制限されたオーディオ信号は、V(電圧)/I(電流)変換器14を経てVCO(電圧制御発振器)15に供給される。このVCO15は、ノイズリダクション回路12でノイズが除去され、かつAFリミッター13で振幅制限されたオーディオ信号の信号レベルに応じて発振周波数が変化することで、オーディオ信号を周波数変調する。
【0014】
この周波数変調において、デビエーション(周波数偏移)が規格幅になるように調整するためのデビエーション調整回路16が設けられている。ここに、デビエーションとは、変調波であるオーディオ信号が入力されたとき、その振幅に比例して被変調波の周波数が搬送波よりずれる量を言う。デビエーション調整回路16は、AFリミッター13の入力レベルをモニタリングしつつ当該入力レベルに基づいて外部で設定された調整電圧Vが与えられた際に、この調整電圧Vに応じた調整電流i1をAFリミッター13に供給することで、最大デビエーション幅の調整を行う。
【0015】
また、本例においては、デビエーション調整回路16は、AFリミッター13の入力レベルに基づいて当該AFリミッター13のリミットレベルを制御する制御手段として兼用されている。すなわち、このデビエーション調整回路16から出力される調整電流i1は、V/I変換器14に供給されるとともに、AFリミッター13にも供給される。AFリミッター13は、デビエーション調整回路16から供給される調整電流i1に応じてリミットレベルが変化するように構成されている。
【0016】
図2に、AFリミッター13の回路構成の一例を示す。図2において、リミットレベルの上限と下限を決める抵抗R1,R2の各一端が共通に接続され、その共通接続点Oには所定の固定電位Eoが印加されている。抵抗R1の他端と電源Vccとの間には、電流源21を構成するトランジスタQ1および抵抗R3が直列に接続されている。抵抗R2の他端とグランドとの間には、電流源22を構成するトランジスタQ2および抵抗R4が直列に接続されている。そして、抵抗R2の他端の電圧が下限レベルとして下側リミット部23に、抵抗R1の他端の電圧が上限レベルとして上側リミット部24にそれぞれ与えられる。
【0017】
下側リミット部23は、エミッタが共通接続された差動対トランジスタQ3,Q4と、トランジスタQ3のベースに入力レベルを与える抵抗R5と、トランジスタQ4のベースに下限レベルを与える抵抗R6と、トランジスタQ3,Q4のエミッタ共通接続点とグランドとの間に直列に接続されて電流源を構成するトランジスタQ5および抵抗R7と、トランジスタQ3,Q4の各コレクタと電源Vccとの間に接続された抵抗R8,R9と、トランジスタQ3,Q4の各エミッタに各コレクタが、各コレクタに各ベースがそれぞれ接続されかつ各エミッタが電源Vccに接続されたトランジスタQ6,Q7とから構成されている。
【0018】
一方、上側リミット部24は、エミッタが共通接続された差動対トランジスタQ8,Q9と、このトランジスタQ8,Q9のエミッタ共通接続点と電源Vccとの間に直列に接続されて電流源を構成するトランジスタQ10および抵抗R10と、トランジスタQ8,Q9の各コレクタとグランドとの間に接続された抵抗R11,R12と、トランジスタQ8,Q9の各エミッタに各コレクタが、各コレクタに各ベースがそれぞれ接続されかつ各エミッタがグランドに接続されたトランジスタQ11,Q12とから構成されている。
【0019】
そして、トランジスタQ9のベースとグランドとの間には、電流源を構成するトランジスタQ13および抵抗R13が直列に接続され、さらにトランジスタQ9のベースと電源Vccとの間にはトランジスタQ14が接続されており、このトランジスタQ14のベースが抵抗R1の他端に接続されることで、上限レベルをトランジスタQ9のベースに与えている。また、トランジスタQ8のベースがトランジスタQ5のコレクタに接続されることで、下側リミット部21で下側のレベルが制限された信号がトランジスタQ8のベースに与えられる。
【0020】
さらに、AFリミッター13のリミットレベルを入力レベルに基づいて設定し得るように、入力レベルに基づいて最大デビエーション幅を設定する際に、デビエーション調整回路16から供給される調整電流i1に応じて電流源21,22の電流を制御する電流制御部25,26が設けられている。電流源21,22の電流が入力レベルに応じて変わることで、抵抗R1,R2の各他端に得られる上限レベルおよび下限レベルも入力レベルに応じて変わる。
【0021】
電流制御部25は、電流源21を構成するトランジスタQ1のベースと各ベースが共通に接続されたトランジスタQ15,Q16,Q17と、これらトランジスタQ15,Q16,Q17の各エミッタと電源Vccとの間に接続された抵抗R14,R15,R16と、ベースがトランジスタQ15のコレクタに、エミッタがトランジスタQ15のコレクタにそれぞれ接続され、コレクタが接地されたトランジスタQ18とからなり、トランジスタQ16のベースがコレクタに接続された電流ミラー回路構成となっている。
【0022】
かかる構成の電流制御部25において、トランジスタQ15のコレクタおよびトランジスタQ18のベースが制御入力となり、デビエーション調整回路16から調整電流i1が供給されることで、この調整電流i1に比例した電流i2が電流源21を構成するトランジスタQ1のベースに流れ、これにより電流源21の電流が制御されることになる。
【0023】
一方、電流制御部26は、電流源22を構成するトランジスタQ2のベースと各ベースが共通に接続されたトランジスタQ19,Q20と、これらトランジスタQ19,Q20の各エミッタとグランドとの間に接続された抵抗R17,R18と、ベースがトランジスタQ19のコレクタに、エミッタがトランジスタQ20のコレクタにそれぞれ接続され、コレクタが電源Vccに接続されたトランジスタQ21とからなり、トランジスタQ20のベースがコレクタに接続された電流ミラー回路構成となっている。
【0024】
かかる構成の電流制御部26において、トランジスタQ19のコレクタおよびトランジスタQ21のベースが、電流制御部25のコレクタに共通に接続されることで、電流制御部25と同じ電流が電流制御部26にも流れる。その結果、電流源21を構成するトランジスタQ1のベースに流れる電流と同じ電流i2が電流源22を構成するトランジスタQ2のベースにも流れ、これにより電流源22の電流が制御されることになる。
【0025】
上記構成のAFリミッター13の等価回路を図3に示す。同図に示すように、リミットレベルはばらつきがなく一定となり、入力レベルに関係なく、例えば−10dBm(+5dBアップ)で振幅制限を行い、このレベルが最大デビエーション幅となる。
【0026】
ここで、回路のばらつきによってAFリミッター13の入力レベルが変動したとすると、場合により、リミットレベルが相対的に変動してしまうことになる。一例として、リミットレベルが−10dBmであるとすると、−2dB変動した場合には、入力レベルが−17dBmとなり、+7dBアップで振幅制限がかかり、+2dB変動した場合には、入力レベルが−13dBmとなり、+3dBアップで振幅制限がかかることになる。
【0027】
ところが、デビエーション調整回路16は、AFリミッター13の入力レベルに拘らずデビエーション幅を例えばLch=±60kHz,Rch=±30kHzの規格に調整してしまう。そのため、例えば、AFリミッター13の入力レベルが−17dBmであった場合、最大デビエーション幅が+5dBアップで振幅制限がかからなければならないのに、+7dBアップで振幅制限がかかることになるため、図6に破線で示すように、C系、Y系にAFMの信号が食い込んでしまうことになる。逆に、AFリミッター13の入力レベルが−13dBmであった場合、+3dBアップで振幅制限がかかることになる。
【0028】
ところが、本実施形態においては、AFリミッター13の入力レベルに基づいて外部の調整電圧Vを変化させ、この調整電圧Vに応じた調整電流i1をデビエーション調整回路16からV/I変換器14に供給することにより、VCO16の出力のデビエーション幅が例えばLch=±60kHz,Rch=±30kHzとなるようにデビエーション調整を行う際に、この調整電流i1をAFリミッター13にも供給することによってAFリミッター13のリミットレベルをその入力レベルに基づいて制御するようにしている。
【0029】
このように、AFリミッター13の入力レベルに対応した調整電流i1をAFリミッター13にも供給し、AFリミッター13のリミットレベルをその入力レベルに基づいて制御することにより、当該リミットレベルを入力レベルに対して常に一定のレベル(例えば、+5dBアップ)で振幅制限がかかるようにすることができる。これにより、回路のばらつきによって入力レベルが変動しても、常に一定のレベルで振幅制限がかかることになる。
【0030】
図4に、例えばLchにおいてデビエーション幅が±60kHzになるように外部の調整電圧Vを設定した後、AFリミッター13のリミットレベルを調べた場合の従来例と本実施形態との比較結果を示す。同図から明らかなように、従来例の場合には、入力レベルに拘らずリミットレベルが一定であるのに対し、本実施形態の場合には、入力レベルにほぼ比例した形でリミットレベルが変化することがわかる。
【0031】
なお、上記実施形態では、デビエーション回路16を、AFリミッター13の入力レベルに基づいてそのリミットレベルを制御する制御手段として兼用する構成とした場合について説明したが、この構成に限定されるものではなく、AFリミッター13の入力レベルに基づいてそのリミットレベルを制御するための制御回路を別に設けても良いことは勿論である。ただし、デビエーション回路16を兼用した場合には、IC化する際に新たに調整端子を用意しなくて済むという利点がある。
【0032】
また、上記実施形態においては、単一の周波数変調回路について説明したが、例えば8ミリビデオに適用する場合には、図6の周波数アロケーションから明らかなように、ハイファイステレオ方式であることから、Lch,Rchの2系統の周波数変換回路が用いられることになる。
【0033】
【発明の効果】
以上説明したように、本発明によれば、オーディオ信号を周波数変調する周波数変調回路において、入力回路およびノイズリダクション回路を介して入力されるオーディオ信号の信号レベルに対して振幅制限を行うAFリミッターのリミットレベルを、その入力レベルに基づいて制御するようにしたことにより、入力回路やノイズリダクション回路の回路のばらつきによって入力レベルが変動しても、常に一定のレベルで振幅制限をかけることができるため、回路入力からAFリミッターの直前までの回路ばらつきを吸収できるととともに、AFMの信号がC系、Y系に食い込んだり、大きな音が記録できないというようなことがなくなる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すブロック図である。
【図2】AFリミッターの回路構成の一例を示す回路図である。
【図3】AFリミッターの等価回路図である。
【図4】AFリミッターの入力レベルとそのリミットレベルとの関係を示す特性図である。
【図5】従来例を示すブロック図である。
【図6】課題を説明するための周波数アロケーション図である。
【符号の説明】
12 ノイズリダクション回路 13 AFリミッター
15 電圧制御発振器 16 デビエーション調整回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a frequency modulation (FM) circuit, and more particularly to a frequency modulation circuit that frequency-modulates an audio signal when the audio signal is recorded on a tape in 8 mm video or the like.
[0002]
[Prior art]
In the 8 mm video standard, the tape running speed is reduced in order to make the cassette smaller. In general, when the tape running speed is slow, it becomes difficult to record high-frequency sound, or it becomes difficult to feed the tape at a constant speed, and the sound shakes. Therefore, in 8 mm video, an FM audio (AFM: Audio Frequency Modulation) system in which an audio signal is frequency-modulated in the same way as a video signal and recorded together with the video signal with a rotating head so that it can be recorded with high quality even in a small size. Is adopted.
[0003]
A conventional example of this type of frequency modulation circuit is shown in FIG. In FIG. 5, an audio signal to be recorded on the tape is input by an input circuit 51, subjected to noise removal processing by a noise reduction circuit 52, and then input to an AF (Audio Frequency) limiter 53. The AF limiter 53 has a certain limit level and limits the amplitude of the input level of the audio signal so that the signal level supplied to the subsequent stage does not exceed the limit level.
[0004]
The audio signal whose amplitude is limited by the AF limiter 53 is supplied to a VCO (voltage controlled oscillator) 55 through a V (voltage) / I (current) converter 54. The VCO 55 modulates the audio signal by changing the oscillation frequency in accordance with the signal level of the audio signal from which the noise is removed by the noise reduction circuit 52 and the amplitude of which is limited by the AF limiter 53.
[0005]
In this frequency modulation, when an audio signal, which is a modulated wave, is input, in order to adjust the deviation of the frequency of the modulated wave from the carrier in proportion to its amplitude, that is, the deviation (frequency shift) to the standard width, A deviation adjustment circuit 56 is provided. The deviation adjustment circuit 56 adjusts the maximum deviation width by supplying an adjustment current i corresponding to the adjustment voltage V given from the outside to the AF limiter 53.
[0006]
[Problems to be solved by the invention]
By the way, in the frequency modulation circuit according to the conventional example having the above configuration, if there is a variation in characteristics of circuit elements in the circuit system from the input circuit 51 to the input end of the AF limiter 53, the AF limiter is caused by the variation in the circuit. The input level of 53 varies. This change in the input level is equivalent to a relative change in the limit level of the AF limiter 53.
[0007]
As a result, the maximum deviation width becomes wider than the standard, and as shown by the broken line in FIG. 6, it may be applied to the C (color signal) system or the Y (luminance signal) system, or Lch and Rch overlap to crosstalk. Becomes worse. On the other hand, as shown by the one-dot chain line in FIG. 6, when the maximum deviation width is narrower than the standard, it is impossible to record a loud sound, and as a result, a phenomenon occurs that the sound is crushed when reproduced. become.
[0008]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a frequency modulation circuit that always limits amplitude at a constant level even if the input level fluctuates due to circuit variations. There is to do.
[0009]
[Means for Solving the Problems]
The frequency modulation circuit according to the present invention includes an input circuit that performs input processing of an audio signal, a noise reduction circuit that performs noise removal processing on the audio signal input by the input circuit, and a signal level input from the noise reduction circuit. and AF limiter for performing an amplitude limitation to the audio signal amplitude limited by the AF limiter V (voltage) / I (current) conversion and V / I converter for signal level passing through the V / I converter A voltage-controlled oscillator whose oscillation frequency changes according to the deviation, and a deviation adjustment that supplies an adjustment current to the AF limiter according to an adjustment voltage set externally based on the input level while monitoring the input level of the AF limiter And the deviation adjustment circuit adjusts the input level of the AF limiter. It has a configuration which controls the limit level of the AF limiter in Zui.
[0010]
In the frequency modulation circuit configured as described above, by controlling the limit level of the AF limiter that limits the amplitude of the signal level of the audio signal input via the input circuit and the noise reduction circuit based on the input level, Even if the input level fluctuates due to variations in the input circuit or noise reduction circuit , the amplitude is always limited at a constant level.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0012]
FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, an audio signal to be recorded on a tape is input by an input circuit 11, subjected to noise removal processing by a noise reduction circuit 12, and then input to an AF limiter 13. This AF limiter 13 has a certain limit level, so that the signal level supplied to the subsequent stage does not exceed the limit level, in other words, it does not exceed a certain level when recording on the tape. Limit the amplitude. This constant level is the maximum deviation width.
[0013]
The audio signal whose amplitude is limited by the AF limiter 13 is supplied to a VCO (voltage controlled oscillator) 15 via a V (voltage) / I (current) converter 14. The VCO 15 modulates the audio signal by changing the oscillation frequency according to the signal level of the audio signal from which noise is removed by the noise reduction circuit 12 and whose amplitude is limited by the AF limiter 13.
[0014]
In this frequency modulation, a deviation adjustment circuit 16 is provided for adjusting the deviation (frequency shift) to a standard width. Here, the deviation means an amount by which the frequency of the modulated wave deviates from the carrier wave in proportion to the amplitude when an audio signal that is a modulated wave is input. The deviation adjustment circuit 16 monitors the input level of the AF limiter 13 and, when an adjustment voltage V set externally based on the input level is applied, the deviation adjustment circuit 16 outputs an adjustment current i1 corresponding to the adjustment voltage V to the AF limiter. 13 to adjust the maximum deviation width.
[0015]
In this example, the deviation adjustment circuit 16 is also used as a control unit that controls the limit level of the AF limiter 13 based on the input level of the AF limiter 13. That is, the adjustment current i1 output from the deviation adjustment circuit 16 is supplied to the V / I converter 14 and also to the AF limiter 13. The AF limiter 13 is configured such that the limit level changes in accordance with the adjustment current i1 supplied from the deviation adjustment circuit 16.
[0016]
FIG. 2 shows an example of the circuit configuration of the AF limiter 13. In FIG. 2, one ends of resistors R1 and R2 that determine the upper limit and the lower limit of the limit level are connected in common, and a predetermined fixed potential Eo is applied to the common connection point O. Between the other end of the resistor R1 and the power source Vcc, a transistor Q1 and a resistor R3 constituting the current source 21 are connected in series. Between the other end of the resistor R2 and the ground, the transistor Q2 constituting the current source 22 and the resistor R4 are connected in series. The voltage at the other end of the resistor R2 is applied to the lower limit unit 23 as a lower limit level, and the voltage at the other end of the resistor R1 is applied to the upper limit unit 24 as an upper limit level.
[0017]
The lower limit unit 23 includes a differential pair of transistors Q3 and Q4 having common emitters connected thereto, a resistor R5 that provides an input level to the base of the transistor Q3, a resistor R6 that provides a lower limit level to the base of the transistor Q4, and a transistor Q3 , Q4 are connected in series between the common emitter connection point of Q4 and the ground, the transistor Q5 and the resistor R7 constituting a current source, and the resistors R8, R8 connected between the collectors of the transistors Q3 and Q4 and the power source Vcc, R9 and transistors Q6 and Q7, each collector being connected to each emitter of transistors Q3 and Q4, each base being connected to each collector and each emitter being connected to power supply Vcc.
[0018]
On the other hand, the upper limit unit 24 is connected in series between the differential pair transistors Q8 and Q9 having emitters connected in common and the emitter common connection point of the transistors Q8 and Q9 and the power supply Vcc to form a current source. Transistor Q10 and resistor R10, resistors R11 and R12 connected between the collectors of transistors Q8 and Q9 and ground, collectors connected to emitters of transistors Q8 and Q9, and bases connected to collectors, respectively. Each of the emitters is composed of transistors Q11 and Q12 connected to the ground.
[0019]
A transistor Q13 and a resistor R13 constituting a current source are connected in series between the base of the transistor Q9 and the ground, and a transistor Q14 is connected between the base of the transistor Q9 and the power supply Vcc. The base of the transistor Q14 is connected to the other end of the resistor R1, thereby giving an upper limit level to the base of the transistor Q9. Further, since the base of the transistor Q8 is connected to the collector of the transistor Q5, a signal whose lower level is limited by the lower limit unit 21 is given to the base of the transistor Q8.
[0020]
Further, when the maximum deviation width is set based on the input level so that the limit level of the AF limiter 13 can be set based on the input level, the current source according to the adjustment current i1 supplied from the deviation adjustment circuit 16 Current control units 25 and 26 for controlling currents 21 and 22 are provided. When the currents of the current sources 21 and 22 change according to the input level, the upper limit level and the lower limit level obtained at the other ends of the resistors R1 and R2 also change according to the input level.
[0021]
The current control unit 25 includes a base of the transistor Q1 constituting the current source 21 and transistors Q15, Q16, Q17 connected in common, and between the emitters of these transistors Q15, Q16, Q17 and the power supply Vcc. The connected resistors R14, R15, and R16, the base of the transistor Q15 is connected to the collector of the transistor Q15, the emitter is connected to the collector of the transistor Q15, and the collector is grounded. The base of the transistor Q16 is connected to the collector. Current mirror circuit configuration.
[0022]
In the current control unit 25 having such a configuration, the collector of the transistor Q15 and the base of the transistor Q18 serve as control inputs, and the adjustment current i1 is supplied from the deviation adjustment circuit 16, so that a current i2 proportional to the adjustment current i1 is a current source. The current flows to the base of the transistor Q1 constituting the transistor 21, and the current of the current source 21 is thereby controlled.
[0023]
On the other hand, the current control unit 26 is connected between the base of the transistor Q2 constituting the current source 22 and the transistors Q19 and Q20 in which the respective bases are connected in common, and between the emitters of these transistors Q19 and Q20 and the ground. Resistors R17 and R18, and a transistor Q21 having a base connected to the collector of the transistor Q19, an emitter connected to the collector of the transistor Q20, and a collector connected to the power source Vcc, and a current with the base of the transistor Q20 connected to the collector It has a mirror circuit configuration.
[0024]
In the current control unit 26 configured as described above, the collector of the transistor Q19 and the base of the transistor Q21 are commonly connected to the collector of the current control unit 25, so that the same current as that of the current control unit 25 also flows to the current control unit 26. . As a result, the same current i2 that flows to the base of the transistor Q1 that constitutes the current source 21 also flows to the base of the transistor Q2 that constitutes the current source 22, whereby the current of the current source 22 is controlled.
[0025]
An equivalent circuit of the AF limiter 13 configured as described above is shown in FIG. As shown in the figure, the limit level does not vary and is constant, and the amplitude is limited, for example, at −10 dBm (+5 dB up) regardless of the input level, and this level becomes the maximum deviation width.
[0026]
Here, if the input level of the AF limiter 13 fluctuates due to circuit variations, the limit level fluctuates relatively depending on the case. As an example, if the limit level is −10 dBm, the input level becomes −17 dBm when the fluctuation is −2 dB, the amplitude is limited by +7 dB up, and the input level becomes −13 dBm when the fluctuation is +2 dB. The amplitude is limited by +3 dB up.
[0027]
However, the deviation adjustment circuit 16 adjusts the deviation width to the standards of Lch = ± 60 kHz and Rch = ± 30 kHz regardless of the input level of the AF limiter 13, for example. Therefore, for example, when the input level of the AF limiter 13 is −17 dBm, the amplitude limit is applied when the maximum deviation width is increased by +5 dB, but the amplitude is limited when increased by +7 dB. As shown by a broken line in FIG. 5, the AFM signal is intruded into the C system and the Y system. Conversely, when the input level of the AF limiter 13 is −13 dBm, the amplitude is limited by +3 dB up.
[0028]
However, in the present embodiment, the external adjustment voltage V is changed based on the input level of the AF limiter 13, and the adjustment current i1 corresponding to the adjustment voltage V is supplied from the deviation adjustment circuit 16 to the V / I converter 14. Thus, when the deviation adjustment is performed so that the deviation width of the output of the VCO 16 becomes, for example, Lch = ± 60 kHz and Rch = ± 30 kHz, the adjustment current i1 is also supplied to the AF limiter 13 so that the AF limiter 13 The limit level is controlled based on the input level.
[0029]
In this way, the adjustment current i1 corresponding to the input level of the AF limiter 13 is also supplied to the AF limiter 13, and the limit level of the AF limiter 13 is controlled based on the input level, thereby setting the limit level to the input level. On the other hand, the amplitude can be limited at a constant level (for example, +5 dB up). As a result, even if the input level varies due to circuit variations, the amplitude is always limited at a constant level.
[0030]
FIG. 4 shows a comparison result between the conventional example and this embodiment when the limit level of the AF limiter 13 is examined after setting the external adjustment voltage V so that the deviation width becomes ± 60 kHz in Lch, for example. As is clear from the figure, in the case of the conventional example, the limit level is constant regardless of the input level, whereas in the case of this embodiment, the limit level changes in a form almost proportional to the input level. I understand that
[0031]
In the above-described embodiment, the case where the deviation circuit 16 is configured to be used as a control unit that controls the limit level based on the input level of the AF limiter 13 has been described. However, the present invention is not limited to this configuration. Of course, a control circuit for controlling the limit level based on the input level of the AF limiter 13 may be provided separately. However, when the deviation circuit 16 is also used, there is an advantage that it is not necessary to prepare a new adjustment terminal when making an IC.
[0032]
In the above embodiment, a single frequency modulation circuit has been described. However, when applied to 8 mm video, for example, as is clear from the frequency allocation of FIG. , Rch, two frequency conversion circuits are used.
[0033]
【The invention's effect】
As described above, according to the present invention, in the frequency modulation circuit that modulates the frequency of the audio signal, the AF limiter that limits the amplitude of the signal level of the audio signal input through the input circuit and the noise reduction circuit . Since the limit level is controlled based on the input level, even if the input level fluctuates due to variations in the input circuit or noise reduction circuit , the amplitude can always be limited at a constant level. The circuit variation from the circuit input to immediately before the AF limiter can be absorbed, and the AFM signal does not bite into the C system and Y system, and no loud sound can be recorded.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram illustrating an example of a circuit configuration of an AF limiter.
FIG. 3 is an equivalent circuit diagram of an AF limiter.
FIG. 4 is a characteristic diagram showing a relationship between an input level of an AF limiter and its limit level.
FIG. 5 is a block diagram showing a conventional example.
FIG. 6 is a frequency allocation diagram for explaining a problem;
[Explanation of symbols]
12 Noise Reduction Circuit 13 AF Limiter 15 Voltage Control Oscillator 16 Deviation Adjustment Circuit

Claims (1)

オーディオ信号を入力処理する入力回路と、
前記入力回路で入力処理されたオーディオ信号に対してノイズ除去処理を行うノイズリダクション回路と、
前記ノイズリダクション回路から入力される信号レベルに対して振幅制限を行うAFリミッターと、
前記AFリミッターで振幅制限された信号レベルをV(電圧)/I(電流)変換するV/I変換器と、
前記V/I変換器を経た信号レベルに応じて発振周波数が変化する電圧制御発振器と、
前記AFリミッターの入力レベルをモニタリングしつつ当該入力レベルに基づいて外部で設定された調整電圧に応じた調整電流を前記AFリミッターに供給するデビエーション調整回路とを備え、
前記デビエーション調整回路は、前記AFリミッターの入力レベルに基づいて当該AFリミッターのリミットレベルを制御する
ことを特徴とする周波数変調回路。
An input circuit for processing an audio signal;
A noise reduction circuit for performing noise removal processing on the audio signal input processed by the input circuit;
An AF limiter that limits the amplitude of the signal level input from the noise reduction circuit ;
A V / I converter for converting a signal level whose amplitude is limited by the AF limiter to V (voltage) / I (current);
A voltage controlled oscillator whose oscillation frequency changes according to the signal level passed through the V / I converter ;
A deviation adjustment circuit for monitoring the input level of the AF limiter and supplying an adjustment current corresponding to an adjustment voltage set externally based on the input level to the AF limiter ;
The deviation adjustment circuit controls a limit level of the AF limiter based on an input level of the AF limiter .
JP30144396A 1996-11-13 1996-11-13 Frequency modulation circuit Expired - Fee Related JP3777680B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30144396A JP3777680B2 (en) 1996-11-13 1996-11-13 Frequency modulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30144396A JP3777680B2 (en) 1996-11-13 1996-11-13 Frequency modulation circuit

Publications (2)

Publication Number Publication Date
JPH10143996A JPH10143996A (en) 1998-05-29
JP3777680B2 true JP3777680B2 (en) 2006-05-24

Family

ID=17896961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30144396A Expired - Fee Related JP3777680B2 (en) 1996-11-13 1996-11-13 Frequency modulation circuit

Country Status (1)

Country Link
JP (1) JP3777680B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350892C (en) * 2003-03-07 2007-11-28 日本合成化学工业株式会社 Primer for dental materials and pulp capping agent for dentin regeneration

Also Published As

Publication number Publication date
JPH10143996A (en) 1998-05-29

Similar Documents

Publication Publication Date Title
US4704642A (en) Noise reduction circuit for reducing pulse noise in audio signal reproduced from a recording medium
JP3777680B2 (en) Frequency modulation circuit
US4544897A (en) Crystal oscillator circuit with feedback control
EP0077567B1 (en) Modulator-demodulator for obtaining and demodulating frequency-modulated signal
JP3135253B2 (en) Signal processing device
US5293245A (en) Video demodulation apparatus with moire component cancellation
JPH0756924B2 (en) Frequency modulation / demodulation circuit
JPH0419900Y2 (en)
JP3169145B2 (en) Oscillator
JPH0424780B2 (en)
JPH0212047B2 (en)
JP2603023Y2 (en) Audio recording control circuit
JP2547732B2 (en) Limiter circuit
JPH0249046B2 (en) SHUHASUFUKUCHOKAIRO
JPS6016150Y2 (en) Color video signal recording and reproducing device
JP3502294B2 (en) Magnetic recording / reproducing device
JPH05325408A (en) Frequency modulation and demodulation circuit
JP2953855B2 (en) Multiplex signal recording adjustment method
JPS5912752Y2 (en) Recording/playback device
JP2523863Y2 (en) FM audio signal detector for optical disc player
JPH02195792A (en) Recording and reproducing device
JP3087522B2 (en) Color signal processing device
JPH08273106A (en) Magnetic recording circuit
JPS62209907A (en) Crystal oscillating circuit
JPS6256592B2 (en)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees