JP3779838B2 - Current limit circuit - Google Patents
Current limit circuit Download PDFInfo
- Publication number
- JP3779838B2 JP3779838B2 JP07530799A JP7530799A JP3779838B2 JP 3779838 B2 JP3779838 B2 JP 3779838B2 JP 07530799 A JP07530799 A JP 07530799A JP 7530799 A JP7530799 A JP 7530799A JP 3779838 B2 JP3779838 B2 JP 3779838B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 124
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、トランジスタ等の半導体素子を用いてなる電源回路において、出力電流の制限を行うための電流制限回路に係り、特に、動作の安定化、信頼性の向上等を図ったものに関する。
【0002】
【従来の技術】
電源回路には、種々のものがあるが、例えばその一つとして入力電圧を安定化して出力するいわゆる定電圧回路と称されるものが従来から種々提案されている(例えば特開平5−204477号公報等参照)。
このような定電圧回路においては、回路保護等のため、例えば出力電流を制限する電流制限回路が設けられることがある。
図3乃至図5には、このような従来の電流制限回路の構成例が示されており、以下、同図を参照しつつ従来の電流制限回路について説明する。
最初に、図3に示された電流制限回路は、電源回路の出力トランジスタQ1に対して直列に電流検出用抵抗器31aが接続され、その電圧降下がスイッチ用トランジスタ32aのベースへ印加されるようにしてある。そして、電流検出用抵抗器31aにおいて所定以上の電圧降下が生じた際に、スイッチング用トランジスタ32aを導通させることで、出力トランジスタQ1のベース電流を遮断して、電流制限が図られるように構成されてなるものである。
【0003】
また、図4に示された電流制限回路は、出力トランジスタQ1のベースとアース間に、ベース電流ドライブ用トランジスタQ2と電流検出用抵抗器31bとが直列接続され、電流検出用抵抗器31bの電圧降下がスイッチ用トランジスタ32bのベースに印加されるようになっている。そして、電流検出用抵抗器31bにおける電圧降下が所定以上となると、スイッチ用トランジスタ32bが導通し、ベース電流ドライブ用トランジスタQ2のベース電流が遮断され、同時に出力トランジスタQ1のベース電流が遮断されて、電流制限が図られるように構成されてなるものである。
【0004】
さらに、図5に示された電流制限回路は、出力トランジスタQ1に対していわゆるカレントミラー接続されたトランジスタQ1´が設けられており、このトランジスタQ1´のコレクタとアースとの間に電流検出用抵抗器31cが接続されており、その電圧降下がスイッチ用トランジスタ32cのベースに印加されるようになっている。一方、出力トランジスタQ1及びトランジスタQ1´のベースには、ベース電流ドライブ用トランジスタQ2が接続されており、このベース電流ドライブ用トランジスタQ2のべースには、制御用の入力信号が印加されると共に、スイッチ用トランジスタ32cのコレクタが接続されている。そして、電流検出用抵抗器31cにおける電圧降下が所定以上となると、スイッチ用トランジスタ32cが導通し、ベース電流ドライブ用トランジスタQ2のべース電流が遮断され、それにより、出力トランジスタQ1のベース電流が遮断されて、電流制限が図られるように構成されてなるものである。
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来回路においては、それぞれ次述するような問題があった。
すなわち、図3に示された従来回路においては、出力電流の一部を電流検出用抵抗器31aへ流すような構成となっているために、電力損失が生じ、無駄な電力を消費するという問題があった。また、図4及び図5に示された回路においては、出力トランジスタQ1のコレクタ・エミッタ間電圧の低下による電流増幅率βの低下が存在し、さらに、図5においては、それに伴うカレントミラー接続部分における電流比のずれが発生し、電流制限がなされる際の設定値が不正確になるという問題があった。
【0006】
本発明は、上記実状に鑑みてなされたもので、無駄な電力損失が極力少なくて済み、しかも、設定された値において確実に電流制限が行える電流制限回路を提供するものである。
本発明の他の目的は、出力トランジスタのコレクタ・エミッタ間電圧に影響されることなく、所定の設定値で出力電流の制限を行うことができ、動作の安定した信頼性の高い電流制限回路を提供することにある。
【0007】
【課題を解決するための手段】
上記発明の課題を解決するため、本発明に係る電流制限回路は、
出力電圧が所定値となるようにベース電流が制御される出力トランジスタを有してなる電源回路において、前記出力トランジスタのベース電流を検出し、その検出結果に応じて前記出力トランジスタの出力電流の制限を行うよう構成されてなる電流制限回路であって、
前記出力トランジスタのベース電流を検出するベース電流検出手段と、
前記ベース電流検出部の検出結果に応じて、前記出力トランジスタのベース電流の供給を遮断するベース電流遮断手段と、
前記出力トランジスタのコレクタ・エミッタ間電圧を検出するコレクタ・エミッタ間電圧検出手段と、
前記コレクタ・エミッタ間電圧検出部の検出結果に応じた電流を前記ベース電流検出部へ供給するベース電流補正手段と、を具備してなるものである。
【0008】
かかる構成においては、コレクタ・エミッタ間電圧検出手段によってコレクタ・エミッタ間電圧が検出され、ベース電流補正手段により、そのコレクタ・エミッタ間電圧に応じた電流がベース電流検出手段へ供給されるようにすることで、出力トランジスタの電流増幅率の変化に起因する出力電流の電流制限を行う設定値の変動が防止され、所定の出力電流で電流制限が確実に行われることとなるものである。
【0009】
より具体的な構成としては、例えば、出力電圧が所定値となるようにベース電流が制御される出力トランジスタを有してなる電源回路において、前記出力トランジスタのベース電流を検出し、その検出結果に応じて前記出力トランジスタの出力電流の制限を行うよう構成されてなる電流制限回路であって、
前記出力トランジスタのベースとアースとの間には、ベース電流ドライブ用トランジスタと電流検出用抵抗器とが直列接続され、
前記電流検出用抵抗器における所定の電圧降下によって導通状態となり、前記ベース電流ドライブ用トランジスタのベース電流の入力を遮断するスイッチ用トランジスタが設けられ、
前記出力トランジスタのエミッタとアースとの間には、第1及び第2の電圧検出用抵抗器が直列接続され、
前記出力トランジスタのコレクタとアースとの間には、第3及び第4の電圧検出用抵抗器が直列接続され、
前記第1及び第2の電圧検出用抵抗器による分圧電圧と、前記第3及び第4の電圧検出用抵抗器による分圧電圧との差に応じた電流を出力するコンダクタンスアンプが設けられ、当該コンダクタンスアンプの出力端子は、前記ベース電流ドライブ用トランジスタと前記電流検出用抵抗器との接続点に接続されてなるものが好適である。
【0010】
かかる構成において、特に、出力トランジスタとしては、pnp形トランジスタを用いた場合には、そのエミッタに被安定化電圧が印加され、そのコレクタから安定化された出力電圧が得られるように設けられた構成とすると好適である。
また、この場合、ベース電流ドライブ用トランジスタは、npn形であって、そのコレクタが出力トランジスタのベースに、エミッタが電流検出用抵抗器に、それぞれ接続されてなるものが好適である。
さらに、この場合、スイッチ用トランジスタは、npn形であって、そのコレクタがベース電流ドライブ用トランジスタのベースに、エミッタがアースに、それぞれ接続されてなるものが好適である。
【0011】
また、他の具体的な構成としては、例えば、出力電圧が所定値となるようにベース電流が制御される出力トランジスタを有してなる電源回路において、前記出力トランジスタのベース電流を検出し、その検出結果に応じて前記出力トランジスタの出力電流の制限を行うよう構成されてなる電流制限回路であって、
前記出力トランジスタのベースとアースとの間には、ベース電流ドライブ用トランジスタが直列接続され、
前記出力トランジスタとカレントミラー接続される電流検出用トランジスタが設けられ、当該電流検出用トランジスタの出力端とアースとの間には、電流検出用抵抗器が接続され、
前記電流検出用抵抗器における所定の電圧降下によって導通状態となり、前記ベース電流ドライブ用トランジスタのベース電流の入力を遮断するスイッチ用トランジスタが設けられ、
前記出力トランジスタのエミッタとアースとの間には、第1及び第2の電圧検出用抵抗器が直列接続され、
前記出力トランジスタのコレクタとアースとの間には、第3及び第4の電圧検出用抵抗器が直列接続され、
前記第1及び第2の電圧検出用抵抗器による分圧電圧と、前記第3及び第4の電圧検出用抵抗器による分圧電圧との差に応じた電流を出力するコンダクタンスアンプが設けられ、当該コンダクタンスアンプの出力端子は、前記電流検出用トランジスタと前記電流検出用抵抗器との接続点に接続されてなるものが好適である。
【0012】
かかる構成において、特に、出力トランジスタとしては、pnp形トランジスタを用いた場合には、そのエミッタに被安定化電圧が印加され、そのコレクタから安定化された出力電圧が得られるように設けられた構成とすると好適である。
また、この場合、ベース電流ドライブ用トランジスタは、npn形であって、そのコレクタが出力トランジスタのベースに、エミッタがアースに、それぞれ接続されてなるものが好適である。
さらに、この場合、スイッチ用トランジスタは、npn形であって、そのコレクタがベース電流ドライブ用トランジスタのベースに、エミッタがアースに、それぞれ接続されてなるものが好適である。
またさらに、電流検出用トランジスタは、出力トランジスタがpnp形を用いてなる場合には、同様にpnp形であって、そのエミッタが出力トランジスタのエミッタに、ベースが出力トランジスタのベースに、それぞれ接続され、コレクタが出力端となるように設けられたものが好適である。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について、図1及び図2を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、図1を参照しつつ第1の回路構成例について説明する。
まず、この電流制限回路S1は、出力トランジスタ(図1においては「Q1」と表記)1の電圧安定化動作が、ベース電流ドライブ用トランジスタ(図1においては「Q2」と表記)2により制御されるよう構成されてなるいわゆるシリーズレギュレータと称される形式の定電圧回路において設けられた場合の構成例である。
出力トランジスタ1は、この回路構成例においては、pnp形のものが用いられており、そのエミッタが被安定化電圧印加端子11に、コレクタが安定化電圧出力端子12に、それぞれ接続されている。そして、出力トランジスタ1のベースとアースとの間には、ベース電流ドライブ用トランジスタ2と、電流制限回路S1の構成要素の一つである電流検出用抵抗器8とが直列接続されたものとなっている。すなわち、npn形のベース電流ドライブ用トランジスタ2のコレクタは、出力トランジスタ1のベースに接続される一方、エミッタとアース間には、電流検出用抵抗器8が接続されている。そして、このベース電流ドライブ用トランジスタ2のベースには、図示されない回路から制御用の入力信号が入力されるようになっている。この制御用の入力信号は、ベース電流ドライブ用トランジスタ2のベース電流となるもので、その増減により出力トランジスタ1による出力電圧Voutの調整がなされるようになっている。
【0014】
電流制限回路S1は、コレクタ・エミッタ間電圧検出部21と、制限電流補正部22と、出力遮断部23と、ベース電流検出部24とに大別されて構成されたものとなっている。
コレクタ・エミッタ間電圧検出手段としてのコレクタ・エミッタ間電圧検出部21は、出力トランジスタ1のコレクタ・エミッタ間電圧VCEを検出するもので、第1乃至第4の電圧検出用抵抗器3〜6を主たる構成要素として構成されたものとなっている。
すなわち、第1及び第2の電圧検出用抵抗器(図1においてはそれぞれ「R1」、「R2」と表記)3,4は、出力トランジスタ1のエミッタとアース間に直列接続される一方、第3及び第4の電圧検出用抵抗器(図1においてはそれぞれ「R3」、「R4」と表記)5,6は、出力トランジスタ1のコレクタとアース間に、直列接続されたものとなっている。
【0015】
第1及び第2の電圧検出用抵抗器3,4の相互の接続点には、第1及び第2の電圧検出用抵抗器3,4の抵抗値で定まる分圧比に応じた大きさで、出力トランジスタ1のエミッタ電圧VEに対応したいわゆる分圧電圧が得られるようになっている。また、第3及び第4の電圧検出用抵抗器5,6の相互の接続点には、第3及び第4の電圧検出用抵抗器5,6の抵抗値で定まる分圧比に応じた大きさで、出力トランジスタ1のコレクタ電圧VCに対応したいわゆる分圧電圧が得られるようになっている。
そして、第1及び第2の電圧検出用抵抗器3,4の相互の接続点と、第3及び第4の電圧検出用抵抗器5,6の相互の接続点との間に得られる電圧は、出力トランジスタ1のコレクタ・エミッタ間電圧VCEに対応した分圧電圧となっている。
【0016】
ベース電流補正手段としての制限電流補正部22は、電流制限が所定の値で行われるようにその設定値を補正するため、出力トランジスタ1のコレクタ・エミッタ間電圧に応じた電流を電流検出用抵抗器8へ供給するようになっているもので、コンダクタンスアンプ(以下「gmアンプ」と言う)7を主たる構成要素として構成されたものとなっている。
gmアンプ(図1においては「gm」と表記)7は、入力電圧に応じた電流を出力するよう構成された公知・周知のいわゆる演算増幅器であり、その非反転入力端子には、先の第1及び第2の電圧検出用抵抗器3,4の相互の接続点が、また、反転入力端子には、先の第3及び第4の電圧検出用抵抗器5,6の相互の接続点が、それぞれ接続されている。
一方、gmアンプ7の出力端子は、出力遮断部23の電流検出用抵抗器8とベース電流ドライブ用トランジスタ2のエミッタとの接続点に接続されており、このgmアンプ7に入力される出力トランジスタ1のエミッタ・コレクタ間電圧に対応した電圧に応じた電流が出力され、電流検出用抵抗器8へ流されるようになっている。
【0017】
ベース電流遮断手段としての出力遮断部23は、出力トランジスタ1において所定の電流制限値に対応する出力電流が流れる状態となった場合に、ベース電流ドライブ用トランジスタ2の動作を遮断することで、出力トランジスタ1の出力動作を停止させて、出力電流の制限を図るもので、スイッチ用トランジスタ9を主たる構成要素として構成されたものとなっている。
ベース電流検出手段としてのベース電流検出部24は、出力トランジスタ1のベース電流を検出し、その大きさに応じた電圧を発生するもので、この回路構成例においては、電流検出用抵抗器8を用いてなるものである。
電流検出用抵抗器8は、既に述べたようにベース電流ドライブ用トランジスタ2のエミッタとアースとの間に直列に接続されており、その接続点は、スイッチ用トランジスタ9のベースに接続されたものとなっている。
スイッチ用トランジスタ9は、この構成例においては、npn形のトランジスタが用いられており、そのコレクタがベース電流ドライブ用トランジスタ2のベースに接続される一方、エミッタは、アースに接続されたものとなっている。
【0018】
そして、この電流検出用抵抗器8には、ベース電流ドライブ用トランジスタ2により、出力トランジスタ1のベース電流と、先の制限電流補正部22からの電流とが流入するようになっており、所定の電圧降下が生ずるとスイッチ用トランジスタ9が導通して、ベース電流ドライブ用トランジスタ2のベース電流が遮断され、それにより、出力トランジスタ1のベース電流が遮断されるようになっている。
【0019】
次に、上記構成における動作について説明する。
まず、ベース電流ドライブ用トランジスタ2のベースに、図示されない定電圧回路の他の回路部分から制御用の入力信号が印加されて、ベース電流ドライブ用トランジスタ2が動作すると、出力トランジスタ1のベースには、ベース電流IBが供給されると共に、このベース電流IBは、電流検出用抵抗器8にも流れることとなる。
このベース電流IBの供給により、出力トランジスタ1には、ベース電流IBが電流増幅率β倍された出力電流IOが流れることとなる。
【0020】
一方、第1及び第2の電圧検出用抵抗器3,4の相互の接続点と、第3及び第4の電圧検出用抵抗器5,6の相互の接続点との間には、出力トランジスタ1のエミッタ・コレクタ間電圧VCEに対応した電圧であって、第1乃至第4の電圧検出用抵抗器3〜6の抵抗値で定まるいわゆる分圧比の大きさの電圧が得られ、gmアンプ7によりその電圧に応じた電流I´が出力されて、電流検出用抵抗器8へ供給されることとなる。
したがって、電流検出用抵抗器8においては、出力トランジスタ1のベース電流IBとgmアンプ7からの電流I´との和の電流が流れることとなる。
【0021】
そして、このような電流の流れ込みにより電流検出用抵抗器8における電圧降下が所定以上となるとスイッチ用トランジスタ9が導通し、ベース電流ドライブ用トランジスタ2のベース電流の供給が遮断されると共に、同時に出力トランジスタ1のベース電流IBの供給が遮断されることとなる。
【0022】
ここで、gmアンプ7から電流検出用抵抗器8へ流入する電流I´は、次のように表される。
I´=gm{R2・VE/(R1+R2)−R4・VC/(R3+R4)}・・・(式1)
【0023】
ここで、gmは、gmアンプ7のコンダクタンス、VEは、出力トランジスタ1のエミッタ電圧、VCは、出力トランジスタ1のコレクタ電圧であり、R1,R2,R3,R4は、それぞれ第1乃至第4の電圧検出用抵抗器3〜6の抵抗値であって、R1=R2=R3=R4であるとする。
さらに、コレクタ・エミッタ電圧VCE=VE−VCであるので、これより上述の式1を整理すると次のように表される。
I´=gm×VCE/2・・・(式2)
【0024】
したがって、gmアンプ7の出力電流I´は、出力トランジスタ1のエミッタ・コレクタ電圧VCEが減少するに伴い減少するようになっているということができる。
次に、説明の便宜上、出力トランジスタ1のコレクタ・エミッタ間電圧VCEが十分に大きい場合の出力トランジスタ1の電流増幅率をβと、一方、コレクタ・エミッタ間電圧VCEが小さい場合の出力トランジスタ1の電流増幅率をβ´と、それぞれ定義すると共に、さらに、電流制限がなされる(スイッチ用トランジスタ9が導通する)際に電流検出用抵抗器8に流れる電流をIOFFとし、出力トランジスタ1に流れる出力電流IOを求めてみる。
【0025】
まず、出力電流IOを、ベース電流と電流増幅率との関係で表すと、次のようになる。
IB=IOFF−I´の関係が成立することから、コレクタ・エミッタ間電圧VCEが十分に大きい場合の出力電流IOは、IO=β(IOFF−I´)と表される。
一方、コレクタ・エミッタ間電圧VCEが小さい場合、I´は略零であるとすれば、出力電流IOは、IO=β´(IOFF)と表される。
そして、出力電流が所定の大きさとなった際に、電流制限が正確になされるようにするには、コレクタ・エミッタ間電圧VCEが十分に大きい場合の出力電流とコレクタ・エミッタ間電圧VCEが小さい場合の出力電流とが等しくなる必要がある。
【0026】
すなわち、そのためには、β(IOFF−I´)=β´(IOFF)となる必要がある。そして、この式は整理すると、I´=IOFF−(β´/β)IOFFと表される。なお、ここで、β>β´である。
結局、I´=IOFF−(β´/β)IOFFが成立するようにするためには、第1乃至第4の電圧検出用抵抗器3〜6の値を調整することとなる。
【0027】
このようにして、この第1の回路構成例においては、出力トランジスタ1のエミッタ・コレクタ間電圧の変化に起因する電流増幅率の変化によって、電流制限が行われる際の設定値の変動が生じないように、電流検出用抵抗器8に流れる電流をコレクタ・エミッタ間電圧検出部21と制限電流補正部22とで補正するようにすることで、出力トランジスタ1のエミッタ・コレクタ間電圧の変化に起因する電流増幅率の変化が生じても所定の設定値で電流制限がなされることとなるものである。
【0028】
次に、図2を参照しつつ第2の回路構成例について説明する。
なお、図1に示された構成要素と同一のものについては、同一の符号を付すこととする。
この第2の回路構成例における電流制限回路S2も、図1に示された回路構成例と同様にコレクタ・エミッタ間電圧検出部21と、制限電流補正部22と、出力遮断部23Aと、ベース電流検出部24Aとに大別されて構成されたものとなっている点は基本的に同一である。
以下、具体的な構成、動作について説明するが、第1の回路構成例と同一の構成部分については、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
まず、出力トランジスタ1のベースとアース間にベース電流ドライブ用トランジスタ2が直列接続されており、ベース電流ドライブ用トランジスタ2のベースに、図示されない回路から制御用の入力信号が入力されるようになっている点は、先の図1に示された回路構成例基本的に同一である。
【0029】
コレクタ・エミッタ間電圧検出部21は、出力トランジスタ1のコレクタ・エミッタ間電圧VCEを検出するもので、その構成は、図1に示された先の第1の回路構成例と変わるところはないものである。
制限電流補正部22は、電流制限が所定の値で行われるようにその設定値を補正するもので、その構成は、図1に示された先の第1の回路構成例と変わるところはないものである。
出力遮断部23Aは、出力トランジスタ1において所定の電流制限値に対応する出力電流が流れる状態となった場合に、ベース電流ドライブ用トランジスタ2の動作を遮断することで、出力トランジスタ1の出力動作を停止させて、出力電流の制限を図るもので、スイッチ用トランジスタ9を主たる構成要素として構成されたものとなっている。
ベース電流検出部24Aは、出力トランジスタ1のベース電流を検出し、その大きさに応じた電圧を発生するもので、この回路構成例においては、電流検出用抵抗器8と、電流検出用トランジスタ10とを主たる構成要素として構成されたものとなっている。
【0030】
まず、pnp形の電流検出用トランジスタ10は、出力トランジスタ1といわゆるカレントミラー接続されるものとなっているもので、そのエミッタは、出力トランジスタ1のエミッタに、ベースは、出力トランジスタ1のベースにそれぞれ接続される一方、コレクタは、電流検出用抵抗器8の一端に接続されており、電流検出用抵抗器8の他端は、アースに接続されている。
電流検出用抵抗器8と電流検出用トランジスタ10のコレクタとの接続点には、gmアンプ7の出力端子が接続されると共に、スイッチ用トランジスタ9のベースが接続されている。
そして、このスイッチ用トランジスタ9は、そのコレクタがベース電流ドライブ用トランジスタ2のベースに、エミッタがアースに、それぞれ接続されたものとなっている。
【0031】
次に、上記構成における動作について説明する。
まず、ベース電流ドライブ用トランジスタ2のベースに、図示されない定電圧回路の他の回路部分から制御用の入力信号が印加されて、ベース電流ドライブ用トランジスタ2が動作すると、出力トランジスタ1及び電流検出用トランジスタ10のベースには、ベース電流IBが供給されることとなる。
このベース電流IBの供給により、出力トランジスタ1には、ベース電流IBが電流増幅率β倍された出力電流IOが流れることとなる。
また、電流検出用トランジスタ10には、出力トランジスタ1とのエミッタサイズの比率に応じた電流が流れることとなる。
すなわち、出力トランジスタ1と電流検出用トランジスタ10のエミッタサイズの比率を、Q1E:Q1E´=n:1とすると、電流検出用トランジスタ10には、出力トランジスタ1を流れる電流の1/nのコレクタ電流が流れ、これが電流検出用抵抗器8へ供給されることとなる。なお、Q1Eは、出力トランジスタ1のエミッタサイズを、Q1E´は、電流検出用トランジスタ10のエミッタサイズを、それぞれ意味するものとする。
【0032】
一方、第1及び第2の電圧検出用抵抗器3,4の相互の接続点と、第3及び第4の電圧検出用抵抗器5,6の相互の接続点との間には、出力トランジスタ1のエミッタ・コレクタ間電圧VCEに対応した電圧であって、第1乃至第4の電圧検出用抵抗器3〜6の抵抗値で定まるいわゆる分圧比の大きさの電圧が得られ、gmアンプ7によりその電圧に応じた電流I´が出力されて、電流検出用抵抗器8へ供給されることとなる。
したがって、電流検出用抵抗器8においては、電流検出用トランジスタ10から供給される電流とgmアンプ7からの電流I´との和の電流が流れることとなる。
そして、このような電流の流れ込みにより電流検出用抵抗器8における電圧降下が所定以上となるとスイッチ用トランジスタ9が導通し、ベース電流ドライブ用トランジスタ2のベース電流の供給が遮断されると共に、同時に出力トランジスタ1のベース電流IBの供給が遮断されることとなる。
【0033】
ここで、出力トランジスタ1のコレクタ・エミッタ間電圧VCEが十分に大きい場合の出力トランジスタ1と電流検出用トランジスタ10とのエミッタ比率をn:1とし、出力トランジスタ1のコレクタ・エミッタ間電圧VCEが小さい場合の出力トランジスタ1と電流検出用トランジスタ10とのエミッタ比率をn´:1とし、さらに、電流制限がなされる(スイッチ用トランジスタ9が導通する)際に電流検出用抵抗器8に流れる電流をIOFFとし、出力トランジスタ1に流れる出力電流IOを求めてみる。
まず、電流検出用トランジスタ10のコレクタ電流を、便宜的にIO´とすると、次のように表される。
【0034】
IO´=IOFF−I´
【0035】
そして、出力トランジスタ1のコレクタ・エミッタ間電圧VCEが十分に大きい場合については、出力電流IOとIO´との間には、IO=n×IO´の関係が成立することから、出力電流IOは、さらに、IO=n(IOFF−I´)と表される。
一方、出力トランジスタ1のコレクタ・エミッタ間電圧VCEが小さい場合には、IO=n´×IO´の関係が成立し、また、この場合、I´は略零であるとすれば、出力電流IOは、IO=n´(IOFF)と表されることとなる。
【0036】
出力電流が所定の大きさとなった際に、電流制限が正確になされるようにするには、コレクタ・エミッタ間電圧VCEが十分に大きい場合の出力電流とコレクタ・エミッタ間電圧VCEが小さい場合の出力電流とが等しくなる必要がある。
すなわち、そのためには、n(IOFF−I´)=n´(IOFF)となる必要がある。
そこで、この式は整理すると、I´=IOFF−(n´/n)IOFFと表される。
結局、I´=IOFF−(n´/n)IOFFが成立するようにするためには、第1乃至第4の電圧検出用抵抗器3〜6の値を調整することとなる。
【0037】
このようにして、この第2の回路構成例においては、出力トランジスタ1のエミッタ・コレクタ間電圧の変化に起因する電流増幅率の変化によって、電流制限が行われる際の設定値の変動が生じないように、電流検出用抵抗器8に流れる電流をコレクタ・エミッタ間電圧検出部21と制限電流補正部22とで補正するようにすることで、出力トランジスタ1のエミッタ・コレクタ間電圧の変化に起因する電流増幅率の変化が生じても所定の設定値で電流制限がなされることとなるものである。
【0038】
なお、上述したいずれの回路構成例においても、半導体素子としてバイポーラトランジスタを用いたが、これに限定される必要はないことは勿論であり、他の種類の半導体素子、例えば電界効果トランジスタ等を用いてもよいものである。
また、スイッチ用トランジスタ9に代えて、電流検出用抵抗器8における電圧降下によって開閉成するような他のスイッチ素子や回路を用いるようにしてもよいものである。
【0039】
【発明の効果】
以上、述べたように、本発明によれば、出力トランジスタの電流増幅率の変動に起因する電流制限動作の不安定さを解消すべく、出力トランジスタのベース電流検出手段における検出電流の変動を補償できるような構成とすることにより、出力トランジスタの電流増幅率の変動に拘わらず、従来と異なり、出力電流の無駄な消費を伴うことなく、設定値において確実に電流制限が行え、動作の安定した信頼性の高い電流制限回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態における電流制限回路の第1の回路構成例を示す回路図である。
【図2】本発明の実施の形態における電流制限回路の第2の回路構成例を示す回路図である。
【図3】従来の電流制限回路の第1の回路構成例を示す回路図である。
【図4】従来の電流制限回路の第2の回路構成例を示す回路図である。
【図5】従来の電流制限回路の第3の回路構成例を示す回路図である。
【符号の説明】
1…出力トランジスタ
2…ベース電流ドライブ用トランジスタ
7…コンダクタンスアンプ
8…電流検出用抵抗器
9…スイッチ用トランジスタ
10…電流検出用トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current limiting circuit for limiting an output current in a power supply circuit using a semiconductor element such as a transistor, and more particularly to a circuit that achieves stable operation and improved reliability.
[0002]
[Prior art]
There are various types of power supply circuits. For example, various so-called constant voltage circuits that stabilize and output an input voltage have been proposed (for example, Japanese Patent Laid-Open No. 5-204477). (See publications).
In such a constant voltage circuit, for example, a current limiting circuit that limits an output current may be provided for circuit protection or the like.
FIGS. 3 to 5 show examples of the configuration of such a conventional current limiting circuit. Hereinafter, the conventional current limiting circuit will be described with reference to FIG.
First, in the current limiting circuit shown in FIG. 3, the current detecting
[0003]
In the current limiting circuit shown in FIG. 4, a base current drive transistor Q2 and a
[0004]
Further, in the current limiting circuit shown in FIG. 5, a so-called current mirror-connected transistor Q1 ′ is provided for the output transistor Q1, and a current detection resistor is provided between the collector of the transistor Q1 ′ and the ground. The
[0005]
[Problems to be solved by the invention]
However, the conventional circuits have the following problems.
That is, the conventional circuit shown in FIG. 3 has a configuration in which a part of the output current flows to the
[0006]
The present invention has been made in view of the above circumstances, and provides a current limiting circuit that can reduce wasteful power loss as much as possible and can reliably limit current at a set value.
Another object of the present invention is to provide a current limiting circuit with stable operation and high reliability that can limit the output current at a predetermined set value without being affected by the collector-emitter voltage of the output transistor. It is to provide.
[0007]
[Means for Solving the Problems]
In order to solve the problems of the present invention, a current limiting circuit according to the present invention includes:
In a power supply circuit having an output transistor whose base current is controlled so that the output voltage becomes a predetermined value, the base current of the output transistor is detected, and the output current of the output transistor is limited according to the detection result A current limiting circuit configured to perform:
Base current detection means for detecting a base current of the output transistor;
In accordance with the detection result of the base current detection unit, base current cutoff means for cutting off the supply of the base current of the output transistor,
Collector-emitter voltage detection means for detecting the collector-emitter voltage of the output transistor;
Base current correction means for supplying a current corresponding to the detection result of the collector-emitter voltage detection unit to the base current detection unit.
[0008]
In such a configuration, the collector-emitter voltage detection means detects the collector-emitter voltage, and the base current correction means supplies a current corresponding to the collector-emitter voltage to the base current detection means. As a result, the fluctuation of the set value for limiting the current of the output current due to the change in the current amplification factor of the output transistor is prevented, and the current limitation is surely performed with a predetermined output current.
[0009]
As a more specific configuration, for example, in a power supply circuit having an output transistor whose base current is controlled so that the output voltage becomes a predetermined value, the base current of the output transistor is detected, and the detection result A current limiting circuit configured to limit the output current of the output transistor in response,
Between the base of the output transistor and the ground, a base current drive transistor and a current detection resistor are connected in series,
A switching transistor is provided which is rendered conductive by a predetermined voltage drop in the current detection resistor and blocks the input of the base current of the base current driving transistor;
First and second voltage detection resistors are connected in series between the emitter of the output transistor and the ground,
Third and fourth voltage detection resistors are connected in series between the collector of the output transistor and the ground,
A conductance amplifier that outputs a current corresponding to a difference between the divided voltage by the first and second voltage detection resistors and the divided voltage by the third and fourth voltage detection resistors; The output terminal of the conductance amplifier is preferably connected to a connection point between the base current drive transistor and the current detection resistor.
[0010]
In such a configuration, in particular, when a pnp transistor is used as the output transistor, a stabilized voltage is applied to the emitter, and a stabilized output voltage is obtained from the collector. This is preferable.
In this case, the base current drive transistor is preferably an npn type, and has a collector connected to the base of the output transistor and an emitter connected to the current detection resistor.
Further, in this case, the switch transistor is preferably an npn type, and its collector is connected to the base of the base current drive transistor and the emitter is connected to the ground.
[0011]
Further, as another specific configuration, for example, in a power supply circuit having an output transistor whose base current is controlled so that the output voltage becomes a predetermined value, the base current of the output transistor is detected, A current limiting circuit configured to limit the output current of the output transistor according to a detection result,
A base current drive transistor is connected in series between the base of the output transistor and the ground,
A current detection transistor connected to the output transistor in a current mirror connection is provided, and a current detection resistor is connected between the output terminal of the current detection transistor and the ground.
A switching transistor is provided which is rendered conductive by a predetermined voltage drop in the current detection resistor and blocks the input of the base current of the base current driving transistor;
First and second voltage detection resistors are connected in series between the emitter of the output transistor and the ground,
Third and fourth voltage detection resistors are connected in series between the collector of the output transistor and the ground,
A conductance amplifier that outputs a current corresponding to a difference between the divided voltage by the first and second voltage detection resistors and the divided voltage by the third and fourth voltage detection resistors; The output terminal of the conductance amplifier is preferably connected to a connection point between the current detection transistor and the current detection resistor.
[0012]
In such a configuration, in particular, when a pnp transistor is used as the output transistor, a stabilized voltage is applied to the emitter, and a stabilized output voltage is obtained from the collector. This is preferable.
In this case, the base current driving transistor is preferably an npn type, and has a collector connected to the base of the output transistor and an emitter connected to the ground.
Further, in this case, the switch transistor is preferably an npn type, and its collector is connected to the base of the base current drive transistor and the emitter is connected to the ground.
Furthermore, when the output transistor is a pnp type, the current detection transistor is similarly a pnp type, with its emitter connected to the emitter of the output transistor and its base connected to the base of the output transistor. It is preferable that the collector is provided so as to be the output end.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first circuit configuration example will be described with reference to FIG.
First, in the current limiting circuit S1, the voltage stabilizing operation of the output transistor (indicated as “Q1” in FIG. 1) 1 is controlled by the base current driving transistor (indicated as “Q2” in FIG. 1) 2. This is a configuration example in the case of being provided in a so-called series regulator type constant voltage circuit configured as described above.
In this circuit configuration example, the
[0014]
The current limiting circuit S1 is roughly divided into a collector-emitter
The collector-
That is, the first and second voltage detection resistors (represented as “R1” and “R2” in FIG. 1, respectively) 3 and 4 are connected in series between the emitter of the
[0015]
The mutual connection point of the first and second voltage detection resistors 3 and 4 is a size corresponding to the voltage dividing ratio determined by the resistance value of the first and second voltage detection resistors 3 and 4. Emitter voltage V of output transistor 1 E A so-called divided voltage corresponding to the above can be obtained. Further, the connection point between the third and fourth
The voltage obtained between the connection point between the first and second voltage detection resistors 3 and 4 and the connection point between the third and fourth
[0016]
The limit
The gm amplifier (denoted as “gm” in FIG. 1) 7 is a known and known so-called operational amplifier configured to output a current corresponding to an input voltage. The connection point between the first and second voltage detection resistors 3 and 4 is connected to each other, and the connection point between the previous third and fourth
On the other hand, the output terminal of the gm amplifier 7 is connected to the connection point between the current detection resistor 8 of the
[0017]
The output cut-off
The base
The current detection resistor 8 is connected in series between the emitter of the base
In this configuration example, the
[0018]
Then, the base
[0019]
Next, the operation in the above configuration will be described.
First, when a control input signal is applied to the base of the base
This base current I B , The
[0020]
On the other hand, there is an output transistor between the connection point between the first and second voltage detection resistors 3 and 4 and the connection point between the third and fourth
Therefore, in the current detection resistor 8, the base current I of the
[0021]
When the voltage drop in the current detection resistor 8 exceeds a predetermined value due to such current flow, the
[0022]
Here, the current I ′ flowing from the gm amplifier 7 to the current detection resistor 8 is expressed as follows.
I '= gm {R2 ・ V E / (R1 + R2) -R4 · V C / (R3 + R4)} (Formula 1)
[0023]
Here, gm is the conductance of the gm amplifier 7, V E Is the emitter voltage of the
Furthermore, collector-emitter voltage V CE = V E -V C Therefore, the
I ′ = gm × V CE / 2 ... (Formula 2)
[0024]
Therefore, the output current I ′ of the gm amplifier 7 is the emitter-collector voltage V of the
Next, for convenience of explanation, the collector-emitter voltage V of the
[0025]
First, the output current I O Is expressed by the relationship between the base current and the current amplification factor as follows.
I B = I OFF −I ′ is established, the collector-emitter voltage V CE Output current I when is sufficiently large O I O = Β (I OFF -I ').
On the other hand, collector-emitter voltage V CE If I ′ is small, if I ′ is substantially zero, the output current I O I O = Β '(I OFF ).
In order to accurately limit the current when the output current reaches a predetermined magnitude, the collector-emitter voltage V CE Output current and collector-emitter voltage V when V is sufficiently large CE Must be equal to the output current when.
[0026]
That is, β (I OFF −I ′) = β ′ (I OFF ) Is necessary. And this equation can be summarized as I ′ = I OFF − (Β ′ / β) I OFF It is expressed. Here, β> β ′.
After all, I '= I OFF − (Β ′ / β) I OFF In order to satisfy this, the values of the first to fourth voltage detection resistors 3 to 6 are adjusted.
[0027]
In this way, in this first circuit configuration example, the change in the set value when the current is limited does not occur due to the change in the current amplification factor caused by the change in the emitter-collector voltage of the
[0028]
Next, a second circuit configuration example will be described with reference to FIG.
In addition, the same code | symbol shall be attached | subjected about the same thing as the component shown by FIG.
Similarly to the circuit configuration example shown in FIG. 1, the current limiting circuit S2 in the second circuit configuration example also includes a collector-emitter
The specific configuration and operation will be described below, but the detailed description of the same components as those in the first circuit configuration example will be omitted, and the following description will focus on the differences.
First, a base
[0029]
The collector-
The limit
The output cut-off
The base
[0030]
First, the pnp-type
An output terminal of the gm amplifier 7 and a base of the
The
[0031]
Next, the operation in the above configuration will be described.
First, when a control input signal is applied to the base of the base
This base current I B , The
In addition, a current corresponding to the ratio of the emitter size to the
That is, the ratio of the emitter sizes of the
[0032]
On the other hand, there is an output transistor between the connection point between the first and second voltage detection resistors 3 and 4 and the connection point between the third and fourth
Therefore, in the current detection resistor 8, the sum of the current supplied from the
When the voltage drop in the current detection resistor 8 exceeds a predetermined value due to such current flow, the
[0033]
Here, the collector-emitter voltage V of the
First, the collector current of the
[0034]
I O '= I OFF −I ′
[0035]
And the collector-emitter voltage V of the
On the other hand, the collector-emitter voltage V of the
[0036]
In order to accurately limit the current when the output current reaches a predetermined level, the collector-emitter voltage V CE Output current and collector-emitter voltage V when V is sufficiently large CE Must be equal to the output current when.
That is, for this purpose, n (I OFF −I ′) = n ′ (I OFF ) Is necessary.
Therefore, when this expression is rearranged, I ′ = I OFF -(N '/ n) I OFF It is expressed.
After all, I '= I OFF -(N '/ n) I OFF In order to satisfy this, the values of the first to fourth voltage detection resistors 3 to 6 are adjusted.
[0037]
In this way, in this second circuit configuration example, the change in the set value when the current is limited does not occur due to the change in the current amplification factor caused by the change in the emitter-collector voltage of the
[0038]
In any of the circuit configuration examples described above, a bipolar transistor is used as a semiconductor element. However, the present invention is not limited to this, and other types of semiconductor elements such as field effect transistors are used. It may be.
Further, instead of the switching
[0039]
【The invention's effect】
As described above, according to the present invention, the fluctuation of the detection current in the base current detection means of the output transistor is compensated to eliminate the instability of the current limiting operation due to the fluctuation of the current amplification factor of the output transistor. By adopting such a configuration, unlike the conventional case, regardless of fluctuations in the current amplification factor of the output transistor, current can be reliably limited at the set value without wasteful consumption of the output current, and the operation is stable. This provides an effect that a highly reliable current limiting circuit can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first circuit configuration example of a current limiting circuit according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a second circuit configuration example of the current limiting circuit in the embodiment of the present invention;
FIG. 3 is a circuit diagram showing a first circuit configuration example of a conventional current limiting circuit;
FIG. 4 is a circuit diagram showing a second circuit configuration example of a conventional current limiting circuit.
FIG. 5 is a circuit diagram showing a third circuit configuration example of a conventional current limiting circuit;
[Explanation of symbols]
1 ... Output transistor
2 ... Base current drive transistor
7 ... Conductance amplifier
8 ... Current detection resistor
9 ... Switch transistor
10 ... Current detection transistor
Claims (4)
前記出力トランジスタのベース電流を検出するベース電流検出手段と、
前記ベース電流検出部の検出結果に応じて、前記出力トランジスタのベース電流の供給を遮断するベース電流遮断手段と、
前記出力トランジスタのコレクタ・エミッタ間電圧を検出するコレクタ・エミッタ間電圧検出手段と、
前記コレクタ・エミッタ間電圧検出部の検出結果に応じた電流を前記ベース電流検出部へ供給するベース電流補正手段と、
を具備してなることを特徴とする電流制限回路。In a power supply circuit having an output transistor whose base current is controlled so that the output voltage becomes a predetermined value, the base current of the output transistor is detected, and the output current of the output transistor is limited according to the detection result A current limiting circuit configured to perform:
Base current detection means for detecting a base current of the output transistor;
In accordance with the detection result of the base current detection unit, base current cutoff means for cutting off the supply of the base current of the output transistor,
Collector-emitter voltage detection means for detecting the collector-emitter voltage of the output transistor;
Base current correction means for supplying a current corresponding to the detection result of the collector-emitter voltage detection unit to the base current detection unit;
A current limiting circuit comprising:
前記出力トランジスタのベースとアースとの間には、ベース電流ドライブ用トランジスタと電流検出用抵抗器とが直列接続され、
前記電流検出用抵抗器における所定の電圧降下によって導通状態となり、前記ベース電流ドライブ用トランジスタのベース電流の入力を遮断するスイッチ用トランジスタが設けられ、
前記出力トランジスタのエミッタとアースとの間には、第1及び第2の電圧検出用抵抗器が直列接続され、
前記出力トランジスタのコレクタとアースとの間には、第3及び第4の電圧検出用抵抗器が直列接続され、
前記第1及び第2の電圧検出用抵抗器による分圧電圧と、前記第3及び第4の電圧検出用抵抗器による分圧電圧との差に応じた電流を出力するコンダクタンスアンプが設けられ、当該コンダクタンスアンプの出力端子は、前記ベース電流ドライブ用トランジスタと前記電流検出用抵抗器との接続点に接続されてなることを特徴とする電流制限回路。In a power supply circuit having an output transistor whose base current is controlled so that the output voltage becomes a predetermined value, the base current of the output transistor is detected, and the output current of the output transistor is limited according to the detection result A current limiting circuit configured to perform:
Between the base of the output transistor and the ground, a base current drive transistor and a current detection resistor are connected in series,
A switching transistor is provided which is rendered conductive by a predetermined voltage drop in the current detection resistor and blocks the input of the base current of the base current driving transistor;
First and second voltage detection resistors are connected in series between the emitter of the output transistor and the ground,
Third and fourth voltage detection resistors are connected in series between the collector of the output transistor and the ground,
A conductance amplifier that outputs a current corresponding to a difference between the divided voltage by the first and second voltage detecting resistors and the divided voltage by the third and fourth voltage detecting resistors; An output terminal of the conductance amplifier is connected to a connection point between the base current drive transistor and the current detection resistor.
前記出力トランジスタのベースとアースとの間には、ベース電流ドライブ用トランジスタが直列接続され、
前記出力トランジスタとカレントミラー接続される電流検出用トランジスタが設けられ、当該電流検出用トランジスタの出力端とアースとの間には、電流検出用抵抗器が接続され、
前記電流検出用抵抗器における所定の電圧降下によって導通状態となり、前記ベース電流ドライブ用トランジスタのベース電流の入力を遮断するスイッチ用トランジスタが設けられ、
前記出力トランジスタのエミッタとアースとの間には、第1及び第2の電圧検出用抵抗器が直列接続され、
前記出力トランジスタのコレクタとアースとの間には、第3及び第4の電圧検出用抵抗器が直列接続され、
前記第1及び第2の電圧検出用抵抗器による分圧電圧と、前記第3及び第4の電圧検出用抵抗器による分圧電圧との差に応じた電流を出力するコンダクタンスアンプが設けられ、当該コンダクタンスアンプの出力端子は、前記電流検出用トランジスタと前記電流検出用抵抗器との接続点に接続されてなることを特徴とする電流制限回路。In a power supply circuit having an output transistor whose base current is controlled so that the output voltage becomes a predetermined value, the base current of the output transistor is detected, and the output current of the output transistor is limited according to the detection result A current limiting circuit configured to perform:
A base current drive transistor is connected in series between the base of the output transistor and the ground,
A current detection transistor connected to the output transistor in a current mirror connection is provided, and a current detection resistor is connected between the output terminal of the current detection transistor and the ground.
A switching transistor is provided which is rendered conductive by a predetermined voltage drop in the current detection resistor and blocks the input of the base current of the base current driving transistor;
First and second voltage detection resistors are connected in series between the emitter of the output transistor and the ground,
Third and fourth voltage detection resistors are connected in series between the collector of the output transistor and the ground,
A conductance amplifier that outputs a current corresponding to a difference between the divided voltage by the first and second voltage detecting resistors and the divided voltage by the third and fourth voltage detecting resistors; An output terminal of the conductance amplifier is connected to a connection point between the current detection transistor and the current detection resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07530799A JP3779838B2 (en) | 1999-03-19 | 1999-03-19 | Current limit circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07530799A JP3779838B2 (en) | 1999-03-19 | 1999-03-19 | Current limit circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000270469A JP2000270469A (en) | 2000-09-29 |
| JP3779838B2 true JP3779838B2 (en) | 2006-05-31 |
Family
ID=13572478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07530799A Expired - Fee Related JP3779838B2 (en) | 1999-03-19 | 1999-03-19 | Current limit circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3779838B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772980B2 (en) * | 2001-04-19 | 2011-09-14 | セイコーインスツル株式会社 | Voltage regulator |
| KR20060132941A (en) * | 2004-03-23 | 2006-12-22 | 로무 가부시키가이샤 | Semiconductor integrated circuit device and switching power supply using the same |
| JP4689473B2 (en) | 2005-05-16 | 2011-05-25 | シャープ株式会社 | DC stabilized power supply circuit |
| JP2013196177A (en) * | 2012-03-16 | 2013-09-30 | Ricoh Co Ltd | Power supply circuit and electronic apparatus with the same |
| CN204287919U (en) * | 2013-10-28 | 2015-04-22 | 费希尔控制国际公司 | Essential safety voltage clamp equipment, process control equipment and voltage clamp equipment |
| JP6248066B2 (en) * | 2015-06-23 | 2017-12-13 | トレックス・セミコンダクター株式会社 | Switching power supply circuit |
| CN113746312B (en) * | 2021-09-02 | 2023-03-28 | 南京微盟电子有限公司 | Current-limiting protection circuit of bipolar process switching power supply |
| CN115395769B (en) | 2022-10-25 | 2023-02-03 | 苏州贝昂科技有限公司 | Protection regulating circuit |
-
1999
- 1999-03-19 JP JP07530799A patent/JP3779838B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000270469A (en) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3779838B2 (en) | Current limit circuit | |
| US5245222A (en) | Method and apparatus for buffering electrical signals | |
| JP2612950B2 (en) | Transistor saturation prevention circuit | |
| JP3342367B2 (en) | Overcurrent protection circuit | |
| JP4413225B2 (en) | Current mirror | |
| JP4221123B2 (en) | Regulator circuit | |
| JP2001267899A (en) | Load drive circuit | |
| JPH0158684B2 (en) | ||
| JP3092062B2 (en) | Semiconductor device | |
| JP2697010B2 (en) | Constant voltage device | |
| JPH03136112A (en) | Regulated power supply circuit | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP3400354B2 (en) | Current source circuit | |
| JP2578790B2 (en) | Protection circuit | |
| JP2002010473A (en) | Power supply | |
| JP2704035B2 (en) | Power circuit | |
| JP3484922B2 (en) | Early effect correction circuit | |
| JPH09305245A (en) | Remote sense type power unit | |
| JP3255226B2 (en) | Voltage controlled amplifier | |
| JPH0753297Y2 (en) | Differential amplifier circuit | |
| JP2548022Y2 (en) | Stabilized power supply circuit | |
| JP2591805Y2 (en) | Power supply voltage monitoring circuit | |
| JP2003323223A (en) | Stabilized power supply circuit and power supply device having the same | |
| JP3512935B2 (en) | DC stabilized power supply circuit | |
| JP2979607B2 (en) | Servo circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |