JP3781290B2 - Method for processing laminated insulating film and method for forming wiring structure - Google Patents
Method for processing laminated insulating film and method for forming wiring structure Download PDFInfo
- Publication number
- JP3781290B2 JP3781290B2 JP2002077970A JP2002077970A JP3781290B2 JP 3781290 B2 JP3781290 B2 JP 3781290B2 JP 2002077970 A JP2002077970 A JP 2002077970A JP 2002077970 A JP2002077970 A JP 2002077970A JP 3781290 B2 JP3781290 B2 JP 3781290B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- sioch
- insulating film
- reaction gas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、互いに異なる複数の絶縁膜からなる積層絶縁膜の加工方法(特に半導体装置の製造分野等で用いられるプラズマエッチング方法を用いて接続孔又は凹部を形成する方法)、並びにその加工方法を用いた配線構造の形成方法に関するものである。
【0002】
【従来の技術】
半導体装置の分野では微細化、集積化が進行し、微細加工技術への要求は、ますます厳しいものとなってきている。また、近年の超LSI(Ultra Large Scale Integrated Circuit)デバイスの開発においては、高速・低消費電力デバイスの実現を念頭においた各社各様の検討が進められている。
【0003】
特にロジックデバイスの多層配線構造では、低抵抗、低誘電率を実現するために、Cu配線および低誘電率層間膜が採用されるようになってきた。これに伴い、プロセス開発の現場においても、従来のような微細化一辺倒の追求から、より多様な構造、多様な材料に臨機応変に対応する技術の確立へと要求は日々厳しくなってきている。ドライエッチング工程において、高精度加工を目指して種々の検討が重ねられている。
【0004】
通常、上記の低誘電率層間膜としては、SiOCH系の材料(例えばメチル基含有ポリシロキサンMSQ等)または有機高分子膜が多く用いられる。前者は酸化シリコンSiO2のOの一部をメチル基(−CH3)で置換することで、膜自身を低密度化し、結果的に誘電率を下げることを目標に開発されてきたものである。つまり、SiOCH系の材料は、膜密度が低いと同時に、膜中に含まれる酸素が少なく、CやHといった元素が含まれているという特徴をもつ。
【0005】
このSiOCH系低誘電率膜には、従来の酸化シリコン膜(SiO2膜)の加工技術をそのまま応用することが可能であり、既存の設備を使用したドライエッチング技術で微細な穴(接続孔又はビアホール)や溝(凹部又はトレンチ)を形成することができるという利点がある。
【0006】
しかしながら、辰巳他、2000年ドライプロセスシンポジウム予稿集,p.37に示されているように、メチル基等による置換で膜中に含まれる酸素量が減少すると、エッチング面から過剰な高分子状生成物を除去する能力が著しく損なわれるので、SiOCH系低誘電率膜のエッチング速度やエッチング状態等のエッチング性能は、反応ガスの流量や圧力などの微小な変化に対し非常に敏感に変化する。
【0007】
特にダマシン配線などに用いられるトレンチやビアホール加工に関しては、最適な条件から外れると、所謂マイクロトレンチング(マスク端部下での過剰の削れ)、残渣、ファセッティング(トレンチ又はホール周囲での肩落ち)といった形状異常が発生することが大きな問題となる。
【0008】
これらの異常の発生状況は、使用する膜種に応じて変化するため、一般的な解決策を見つけるのは容易ではない。従って、膜組成に応じて最適な反応ガスの組成を求める方法、及びそれを実現するための装置の開発が急務となっている。
【0009】
【発明に至る経過】
プラズマエッチングにおいては、プラズマ放電域に到達した反応ガスがプラズマの作用を受けて反応活性種を生じ、この反応活性種がエッチング面で絶縁膜等と反応して揮発性の生成物を生じ、この揮発性生成物がエッチング面から脱離して排出されることで絶縁膜等のエッチングが進行する。
【0010】
一方、エッチング面上では、上記の揮発性生成物の生成と同時に、反応ガスのプラズマ重合によって高分子状化合物(ポリマー)も生成していて、エッチング表面は通常2層構造(ポリマー層と反応層)をとり、これが入射フラックス量に応じて形成される。ポリマー層は表面に付着してその部分でのエッチング反応の進行を抑制する働きをする。適正な量の高分子状生成物は、側壁やフォトレジスト表面に付着してその部分を保護する。深いトレンチの形成や側壁形状のコントロールは、この高分子状生成物の保護作用によって可能になる。しかし、過剰な量の高分子状生成物は、その一部がエッチング面に堆積して、イオンを減速して反応層へのエネルギー供給を妨げ、エッチングを阻害する。
【0011】
本発明者は、早くから、高分子状生成物をはじめとしてエッチング中に生成する堆積物の組成と量を制御する方法に着目して、常に適正なエッチング条件を維持して常に良好なエッチングが行われるように制御する方法について、鋭意検討してきた。
【0012】
例えば、特開平7−106312号公報には、側壁保護膜として機能する生成物の生成量をモニタして、これに基づいてエッチング温度を調節するエッチング方法を提案している。ここでモニタする量とは、例えば反応生成物の発光強度やマスクスペクトル量等の、実際に進行しているエッチング量に応じて変化し、しかも実測可能な何らかの物理量である。
【0013】
また、特開平8−316209号公報や特開平9−115878号公報では、高分子状化合物が生成しやすい有機高分子系絶縁膜のエッチングにおいては、プラズマ中のフッ素系化学種の割合を大きくしたCF系ガス、および酸素系化学種を発生しうるガスのうちの少なくともいずれか1種のガス等を反応ガスとすることで、高分子状生成物等が過剰に堆積するのを防止する方法を提案している。
【0014】
本発明者はさらに研究を進め、C4F8を反応ガスとするSiOCH系、SiOx系材料のプラズマエッチングに関して次のような結論を得た(辰巳他、2000年ドライプロセスシンポジウム予稿集,p37)。
【0015】
マイクロトレンチングや残渣の原因は、エッチング面に供給されるCF系ラジカルの流入量が、絶縁膜中の酸素(もしくは窒素)が化学反応によって炭素分を除去する能力(イオンによるアシストを必要としないケミカルな反応)を超えて過剰になることである。
【0016】
メチル基等による置換で材料中に含まれる酸素の含有率が減少すると、エッチング面から過剰な高分子状生成物を除去する能力が著しく損なわれるので、SiOCH系低誘電率材料のエッチング速度は、反応ガスの流量や圧力などの微小な変化に対し非常に敏感に変化する。
【0017】
図7は、酸素等による高分子状生成物の除去作用を一定に保つように他の条件は変化させず、C4F8流量のみを変化させて、平面状のSiOCH系材料のエッチング速度の変化及びエッチング面に堆積する高分子状生成物の厚さの変化を調べたトレンドグラフである(以下、C4F8等の反応ガス流量の変化に対する各種材料のエッチング速度の変化及びエッチング面に堆積する高分子状生成物の厚さの変化を示すグラフを、その材料のトレンドグラフと呼ぶことにする)。
【0018】
実験は2周波印加型のCCP(容量結合型プラズマ)装置を用いて行った。実験条件は次の通りである。
ガス流量:C4F8/Ar/N2=0〜12/1000/160sccm(standard cc per minute)、
反応室圧力:60mTorr、
プラズマ発生のために加えた電力(ウェハ上部/ウェハ下部;以下、単に上部/下部と記す):1200/1500W、
プラズマ密度:1.5×1011/cm3、
イオン加速電圧(Ion Energy):2000V、
基板温度:40℃
【0019】
図7のC4F8流量が比較的小さい領域Iでは、C4F8流量の増加によってエッチング速度は増加する。これは、C4F8流量の増加によってエッチング面に供給されるF*等の反応活性種の流入量が増加するためと考えられる。領域Iでは、エッチング面に堆積する高分子状生成物の厚さは小さく、ほぼ一定である。
【0020】
しかし、C4F8流量が5sccmに達したところでエッチング速度は最大値をとり、C4F8流量がこれよりも大きい領域IIや領域IIIでは、C4F8流量の増加によってエッチング速度はむしろ減少する。同時に、エッチング面に堆積する高分子状生成物の厚さは、エッチング速度の減少に反比例するように増加する。これは、過剰なCF系ラジカルの流入がエッチング面に高分子状堆積物を形成し、これがエッチングを阻害しているためと考えられる。
【0021】
つまり、図7のトレンドグラフは、エッチング面の表面状態に基づいて、次の領域I〜領域IIIに分類される。
領域I:材料の表面に薄い高分子状堆積物層(ポリマー)が形成され、良好なエッチングが進行している状態である。
領域II:領域Iから領域IIIへの遷移状態であり、エッチングは進行するが、高分子状生成物の除去は不安定で、残渣が発生する場合もある。
領域III:厚い高分子状堆積物層が定常的に形成され、エッチング速度が遅いか、又は高分子状生成物が堆積するのみでエッチングは進行しない状態である。
【0022】
他のSiOCH系及びSiOx系の材料についてもトレンドグラフを求めた結果、上記のような傾向はいずれの材料についても見られ、これらの材料のエッチング加工中の表面状態は、上記の領域I〜領域IIIに分類されることがわかった。
【0023】
エッチング速度が最大値をとり、領域Iと領域IIの境界にあたる反応ガス流量をクリティカルポイントPcと呼ぶことにすると、これらの材料を良好にエッチング加工するには、反応ガス流量をPc以下に抑え、表面状態を領域Iの状態に保つのがよい。
【0024】
上記のトレンドグラフの求め方としては、
(a)エッチング速度の変化の実測
(b)ポリマー厚さの変化の実測
(c)ラジカル量の実測に基づく計算
(d)プロセス条件から計算
のいずれかの方法で求めることができる。精度は前者ほど高いが、いずれの方法でも実用上十分な精度のグラフが得られる。
【0025】
図8に示すように、高いアスペクト比を持つ加工部分やパターンによってプラズマから遮られる加工部分では、エッチング面に供給される反応活性種等のラジカル流入量が、平坦でプラズマに対し開放的な部分に比べ相対的に少なくなる。実際の加工では、この点を考慮に入れる必要がある。
【0026】
例えばトレンチ(溝又は凹部)加工の場合には、ラジカル流入量が最も多くなるトレンチ中央部が領域Iに収まるようにすれば、トレンチの端部ではラジカル流入量がやや少なく、エッチング速度がやや小さくなるので、底部が平坦な、もしくはやや丸みをもった良好な形状のトレンチを形成できる。
【0027】
図9(a)は、半導体基板(図示せず)上に形成した酸化シリコン膜1にCu配線2を埋め込み、酸化シリコン膜1の上に、銅拡散防止用の炭化シリコン膜3、SiOCH系の層間絶縁膜8を積層し、この絶縁膜の上に、トレンチパターンに対応したレジストマスク9を形成した状態を示す。
【0028】
C4F8を反応ガスとするエッチングでSiOCH膜8の一部を取り除いてトレンチパターンを形成したい場合、SiOCHのPcが5sccmであるから、それ以下のC4F8流量で行えば、領域Iでの良好なエッチング加工を行えると予想できる。
【0029】
そこで、少し誤差範囲を考慮して、C4F8流量を4sccmに設定し、図6を得たのと同じ2周波印加型のCCP装置を用いて、次の実験条件下でエッチング加工を行った。
ガス流量:C4F8/Ar/N2=4/1000/160sccm、
反応室圧力:60mTorr、
プラズマ発生のために加えた電力(上部/下部):1200/1500W、
基板温度:40℃
【0030】
これにより、図9(b)のように、マイクロトレンチングや残渣のない良好なトレンチ加工形状(トレンチパターン)20を得ることが可能となり、図9(c)のように残渣10が発生することはなかった。なお、ここで用いたC4F8流量は、通常の加工で用いられるC4F8流量に比べかなり小さいものである。
【0031】
【発明が解決しようとする課題】
上記のように、単層の絶縁膜8に関しては、良好なエッチング加工を行える適切な反応ガス流量を設定できるようになった。しかし、実際の半導体装置では複数の膜が積層構造を形成している。
【0032】
例えば、層間絶縁膜として互いに異なるSiOCH(A)膜とSiOCH(B)膜とが積層されている場合、これらの二つの膜を連続的に良好にエッチングするにはC4F8流量をどのような値とすればよいか、あるいは、SiOCH(B)膜をエッチングせずにSiOCH(A)膜のみをエッチングするには、C4F8流量をどのような値とすればよいか、というような課題に応える方法は未だ示されていない。
【0033】
本発明はこのような課題を解決するためになされたものであり、その目的は、SiOCH系積層絶縁膜の良好な加工形状を得ることのできる加工方法、並びにその加工方法を用いた配線構造の形成方法を提供することにある。
【0034】
【課題を解決するための手段】
即ち、本発明は、エッチング特性が互いに異なる2層のSiOCH系絶縁膜(SiO x C y H z ; 但し、x、y、zは任意の数とする。)が接して積層されている積層絶縁膜の加工方法であって、前記2層のSiOCH系絶縁膜をエッチングによって加工するに際し、前記2層のSiOCH系絶縁膜のそれぞれについて、反応ガスの種類及び/又はその供給量に対するエッチング速度の関係と、クリティカルポイント(エッチング速度が最大値をとる反応ガス流量)とを求めておき、
第1の積層絶縁膜の加工方法では、前記反応ガスの供給量を、前記2層のSiOCH 系絶縁膜の前記クリティカルポイントの小さい方以下の大きさに設定し、
第2の積層絶縁膜の加工方法では、前記反応ガスの供給量を、前記2層のSiOCH 系絶縁膜の前記クリティカルポイントの中間の大きさであって、且つ、前記2層のSi OCH系絶縁膜の上層のエッチング速度と下層のエッチング速度とが同等になる大きさ に設定する
積層絶縁膜の加工方法、並びにその加工方法によって形成された接続孔又は凹部に配線を埋め込む配線構造の形成方法に係わるものである。
【0035】
ここで、「エッチング特性が互いに異なる互いに異なる絶縁膜」とは、組成や製法や後処理等の相違により、同じ条件下で同じ反応ガスに対して異なるエッチング速度を示す絶縁膜のことである。
【0036】
本発明によれば、予め求めておいた、前記反応ガスの種類及び/又はその供給量に対するエッチング速度の関係とクリティカルポイントとに基づいて前記エッチングを行うので、前記反応ガスの供給量を、前記2層のSiOCH系絶縁膜の前記エッチング速度をそれぞれ適切に選択できる大きさに最適化することができ、前記2層のSiOCH系絶縁膜が積層していても常に良好な加工形状を得ることができ、かつ配線を常に良好に信頼性良く形成することができる。
【0037】
前記エッチング速度は前記反応ガスの種類や供給量や圧力などにより変化し、前記反応ガスの適切な供給量は膜種ごとに異なる。このような性質は、前記反応ガスの適切な供給流量を膜種ごとに見出すことを必要とするが、一旦それが見つかれば、膜種ごとに異なる前記エッチング速度の前記反応ガスの供給量に対する依存性を、前記2層のSiOCH系絶縁膜の相互間で差別化し、前記積層絶縁膜のエッチング選択比を目的にあわせて適切に設定するための手段として効果的に利用することができる。
【0038】
【発明の実施の形態】
本発明の第1の積層絶縁膜の加工方法、並びにその加工方法によって前記接続孔又は凹部を形成する配線構造の形成方法では、前記2層のSiOCH系絶縁膜の下層のエッチング速度が上層のエッチング速度を上回るようにエッチング選択比を制御することが、各絶縁膜を連続的に良好にエッチングする上で望ましい。
【0040】
本発明では、前記エッチングによってトレンチ又はビアホールを形成するのがよく、前記エッチングの深さに応じて前記反応ガスの供給量及び/又はプラズマ発生電力を調節するのがよい。
【0041】
本発明では、前記絶縁膜を2層のSiOCH系絶縁膜で形成するが、この絶縁膜に接して他の酸化シリコン系及び/又は窒化シリコン系絶縁膜、具体的には、SiOx、SiOxHy、SiOxFy、SixNy、及びSiCxNy(但し、x、y、zは任意の数とする。)からなる群より選ばれた少なくとも1種の絶縁膜が形成されていてもよい。既述したように、絶縁膜中の酸素には炭素分を除去する能力があるが、窒素にも同様の能力がある。
【0042】
また、前記反応ガスとしてフルオロカーボンを使用するのがよく、具体的には、C4F8、C4F6、C5F8、CF4、C2F6及びC3F6からなる群より選ばれた少なくとも1種を使用するのがよい。
【0043】
以下、本発明に基づく実施の形態を図面参照下に具体的に説明する。
【0044】
実施の形態1
図1(a)は、上述したと同様に、Cu配線2を埋め込んだ酸化シリコン膜1の上に炭化シリコン膜3を形成し、この上に、SiOCH系のSiOCH(B)膜4、SiOCH系のSiOCH(A)膜5が積層されてなる積層絶縁膜を形成し、更にトレンチ(溝又は凹部)パターン20に対応した形状のレジストマスク9を形成した状態を示す。SiOCH(B)膜4は前述したSiOCH膜8とほぼ同じ組成をもつ膜であるが、SiOCH(A)膜5はSiOCH膜8に比べてメチル基の割合が少なく、酸素含有率の大きい膜である。
【0045】
図1(b)に示すように、このような積層絶縁膜のSiOCH膜(A)を貫通してSiOCH(B)膜4の中間部にまで達するトレンチパターン20をC4F8を反応ガスとするドライエッチングで形成する。この場合、エッチングするSiOCH(A)膜5とSiOCH(B)膜4との両層で領域Iを満たすC4F8流量(供給量)を設定すれば、積層構造であっても、マイクロトレンチングや残渣、過剰な高分子状堆積物によるエッチストップ等を生じさせずに、連続的に良好なエッチング加工を施すことが可能である。
【0046】
図1(c)に、SiOCH(A)膜5およびSiOCH(B)膜4のトレンドグラフを示す。SiOCH(B)膜4の組成はSiOCH膜8と同等の傾向を示し、Pcは約5sccmである。SiOCH(A)膜5はSiOCH(B)膜4に比べてメチル基が少なく酸素がより多い膜であるため、そのPcはより高流量側、約8sccmのところに存在する。このトレンドグラフは、実測によって求めるか、平面の場合に実測されたトレンドグラフから補正計算して求めるか、計算のみで求めるか、いずれかの方法で求める。
【0047】
従って、SiOCH(B)膜4のPcであるC4F8流量約5sccm以下の流量で行えば、二つの膜とも領域Iでの良好な表面状態で連続的にエッチング加工できると予想される。そこで、一例として、誤差範囲等を考慮して、C4F8流量を後述のビアホール加工の場合よりも低流量の4sccmに設定し、2周波印加型のCCP(容量結合型プラズマ)装置を用いて、次の実験条件下でエッチング加工を行った。
ガス流量:C4F8/Ar/N2=4/1000/160sccm、
反応室圧力:60mTorr、
プラズマ発生のために加えた電力(上部/下部):1200/1500W、
基板温度:40℃
【0048】
これにより、図1(b)のように、積層されているSiOCH(A)膜5とSiOCH(B)膜4との二つの膜をSiOCH(B)膜4の途中厚さまで連続的に良好にエッチングすることができ、マイクロトレンチング、残渣のない良好なトレンチ加工形状を得ることが可能となった。
【0049】
但し、従来では、上記のごとき積層絶縁膜のエッチング条件は、図1(c)のトレンドグラフに依るものではないため、実際にはC4F8流量は多め(例えば8sccm)にしてエッチングしていたので、いずれかの絶縁膜のエッチング状態が悪くなっていた。
【0050】
図2は、上記のエッチング加工によって形成されたトレンチパターン部20にCu配線13を埋め込み、ダマシン構造の配線構造を形成した状態を示す。形成の順序としては、まず、CVD(Chemical Vapor Deposition)法又はPVD(Physical Vapor Deposition)法等によりトレンチパターン表面に窒化タンタル又は窒化チタンからなるバリアメタル層11を形成する。これは、外部への銅の拡散を阻止するためのものである。
【0051】
次に、バリアメタル層11の上にCuメッキシード層12を、やはりCVD法又はPVD法等により積層する。
【0052】
最後に、CVD法又は電解メッキ法等により、Cuメッキシード層12を土台としてCu配線13をトレンチパターン部20に埋め込む。以下の各実施の形態においても、配線構造を上記と同様にして形成することができる。
【0053】
実施の形態2
図3(a)に示すように、実施の形態1と同じ積層絶縁膜の上に、ビアホール(貫通孔又は接続孔)30に対応したレジストマスク9を形成し、エッチング加工により、図3(b)に示すように、SiOCH(A)膜5およびSiOCH(B)膜4からなる積層絶縁膜を貫通して、炭化シリコン膜3に達するビアホール30を形成する。
【0054】
実施の形態1の場合と異なる点は次の2点である。第一は、ビアホール30を形成する場合、アスペクト比の高いホール内では孔壁で消滅するCF系ラジカルの損失分がトレンチ形成の場合に比べ多くなり、その分だけ孔底のエッチング面に到達するラジカル量は少なくなる点である。この点を考慮したトレンドグラフが必要になる。
【0055】
ホール形成の場合のトレンドグラフは、実測によって求めるか、平面の場合に実測されたトレンドグラフから補正計算して求めるか、計算のみで求めるか、いずれかの方法で求める。計算で求める場合には、ホール内でのラジカル種の輸送についても考慮に入れる必要がある。
【0056】
第二は、SiOCH(A)膜5及びSiOCH(B)膜4はいずれも貫通したエッチングを行うが、炭化シリコン膜3はエッチングしない条件を見い出す必要がある点である。そのために、炭化シリコン膜3のトレンドグラフも必要になる。
【0057】
図3(c)に、それぞれの絶縁膜の、ホール形成の場合のトレンドグラフを示す。ホール形成の場合のSiOCH(B)膜4のPcは、平面又はトレンチ形成の場合(約5sccm)に比べてより高流量側にシフトし、約7sccmである。メチル基の少ないSiOCH(A)膜5のホール形成の場合のPcは、さらに高流量側の約10sccmである。炭化シリコン膜3のトレンドグラフは、5.5〜12sccmの範囲ではC4F8流量の増加とともに減少し、約7sccm近辺及びそれ以上の流量でのエッチング速度は十分小さい。
【0058】
従って、C4F8流量を約7sccmに設定すれば、二つの膜とも領域Iでの良好な表面状態で連続的にエッチング加工し、かつ、炭化シリコン膜3へのダメージを最小限にすることができる。
【0059】
そこで、一例として、誤差範囲等を考慮して、C4F8流量を6.5sccmに設定し、前述の2周波印加型のCCP(容量結合型プラズマ)装置を用いて、次の実験条件下でエッチング加工を行った。
ガス流量:C4F8/Ar/N2=6.5/1000/160sccm、
反応室圧力:60mTorr、
プラズマ発生のために加えた電力(上部/下部):1200/1500W、
基板温度:40℃
【0060】
これにより、図3(b)のように、積層されているSiOCH(A)膜5とSiOCH(B)膜4との二つの膜を連続的に良好にエッチングして、エッチストップのない良好なホール形状をもつビアホール30を形成することが可能となり、しかも炭化シリコン膜3へのダメージは最小限にすることができた(図3(b))。
【0061】
実施の形態3
ウェハ面内での均一性が悪いエッチング装置を使用して図4(a)、(b)に示すようにエッチングした場合には、ウェハ面の複数のビアホール30形成箇所の間でエッチング速度に差を生じる。この結果、エッチング面がSiOCH(A)膜5とSiOCH(B)膜4との界面に達する時間は、各ビアホール30形成箇所ごとにばらつき、エッチング面が早く界面に達したホールからSiOCH(B)膜4のエッチングが始まる。
【0062】
このような場合、実施の形態2のように下層(SiOCH(B)膜4)のエッチング速度の方が上層(SiOCH(A)膜5)のエッチング速度より大きく設定されている場合、エッチング面の深さにますます差を生じ、一部のホールだけが深く掘れた、ウェハ面内での均一性の悪いエッチングプロセスになる懸念がある。
【0063】
このような懸念がある場合、SiOCH(A)膜5とSiOCH(B)膜4のエッチング速度が同等になるようにC4F8流量を設定することで、ウェハ面内での均一性が改善されたエッチングプロセスとすることができる。
【0064】
図4(c)のトレンドグラフから、上の条件を満たすC4F8流量は約8.8sccmと求まる。この流量ではSiOCH(B)膜4のエッチング面は領域IIの表面状態を取ることになるが、微細なホール内では残渣は比較的発生し難いため、問題になるほどではない。
【0065】
本実施の形態において、一例として、誤差範囲等を考慮してC4F8流量を8.5sccmに設定し、前述の2周波印加型のCCP(容量結合型プラズマ)装置を用いて、次の実験条件下でエッチング加工を行った。
ガス流量:C4F8/Ar/N2=8.5/1000/160sccm、
反応室圧力:60mTorr、
プラズマ発生のために加えた電力(上部/下部):1200/1500W、
基板温度:40℃
【0066】
図5(a)は、Cu配線2を埋め込んだ酸化シリコン膜1の上に炭化シリコン膜3、SiOCH(D)膜6、SiOCH(C)膜7が積層されてなる積層絶縁膜の上に、トレンチパターン20に対応した形状のレジストマスク9を形成した状態を示す。ここでは図5(b)に示すように、このような積層絶縁膜のSiOCH(D)膜6をエッチングせずにSiOCH(C)膜7のみをエッチング加工して、トレンチパターン20を形成する。
【0067】
このような場合には、C4F8流量をある適切な値に設定したとき、上層SiOCH(C)膜7が領域Iにあり、また下層SiOCH(D)膜6が領域IIIになるように、SiOCH(C)膜7及びSiOCH(D)膜6の材料を選択する。このためには、組成的に大きく異なる2つの材料を積層することが望ましい。
【0068】
一例として、ここではSiOCH(C)膜7には、SiOCH(D)膜6との相違を際だたせるため、炭素を含まないH含有ポリシロキサンHSQを用い、またSiOCH(D)膜6にはSiOCH膜8と同様の膜を使用する。
【0069】
図5(c)に両者のトレンドグラフを示す。SiOCH(C)膜(H含有ポリシロキサンHSQ)7は炭素を含まないため、大きなC4F8流量の領域まで領域Iが広がっていて、Pcは約10sccmであり、SiOCH(D)膜6のPc値(約6.5sccm)から大きく離れている。C4F8流量を例えば10sccmに設定すれば、SiOCH(C)膜7は領域I、SiOCH(D)膜6は領域IIIに属するので、上記の条件を満たし、C4F8の供給を止めなくてもエッチング選択比の設定によって上層のSiOCH(C)膜7のみのエッチングを行え、下層のSiOCH(D)膜6のエッチングを自動的に止めることができる。
【0070】
本実施の形態において、一例として、C4F8流量を10sccmに設定し、前述の2周波印加型のCCP(容量結合型プラズマ)装置を用いて、次の実験条件下でエッチング加工を行った。
ガス流量:C4F8/Ar/N2=10/1000/160sccm、
反応室圧力:60mTorr、
プラズマ発生のために加えた電力(上部/下部):1200/1500W、
基板温度:40℃
【0071】
エッチング加工が進行し、エッチング面がSiOCH(C)膜7とSiOCH(D)膜6の界面に達した時点で、SiOCH(D)膜6上には厚い高分子状堆積物(厚さ約6nm)が形成され、エッチングはストップした。これにより、図5(b)に示すように、トレンチ深さがウェハ面内で均一なトレンチパターンを形成できた。
【0072】
上記したSiOCH系膜以外の絶縁膜も組成は可変である。塗布もしくはCVD(化学的気相成長)法によって形成した各種の絶縁膜について、上述した実施の形態1と同様にトレンチパターンを形成するときのエッチング速度を図6に示す。これらのトレンドグラフを各膜質ごとに使い分けることにより、各種絶縁膜のエッチングを良好に行うことができる。
【0073】
なお、膜質による特性の変化として、膜中の酸素含有率が小さいほど、又は炭素含有率が大きいほど、Pcが低流量側に現れる傾向がある。また、Pcより低流量側でのエッチング速度の大きさそのものは、膜密度が小さいほど大きくなる傾向がある。
【0074】
以上に述べたように、本発明に基づく方法により、エッチストップや残渣の無いSiOCH系積層絶縁膜の加工プロセスを、膜質によらずに提供することが可能となる。従って、各種Low−k(低比誘電率)材料の加工、さらにはデュアルダマシンを用いたCu埋め込み配線を効率よく良好に形成することができ、高速低消費電力のデバイスの信頼性や歩留まり向上に寄与することができる。
【0075】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、反応ガスの供給条件や各膜の材質、装置等は本発明の主旨を逸脱しない範囲で適宜変更可能である。
【0076】
【発明の効果】
本発明によれば、予め求めておいた、前記反応ガスの種類及び/又はその供給量に対するエッチング速度の関係と前記クリティカルポイントとに基づいて前記エッチングを行うので、前記反応ガスの供給量を、前記2層のSiOCH系絶縁膜の前記エッチング速度をそれぞれ適切に選択できる大きさに最適化することができ、前記2層のSiOCH系絶縁膜が積層していても常に良好な加工形状を得ることができ、かつ良好に形成された接続孔又は凹部に配線を常に良好に信頼性良く形成することができる。
【0077】
前記エッチング速度は前記反応ガスの種類や供給量や圧力などにより変化し、前記反応ガスの適切な供給量は膜種ごとに異なる。このような性質は、前記反応ガスの適切な供給流量を膜種ごとに見出すことを必要とするが、一旦それが見つかれば、膜種ごとに異なる前記エッチング速度の前記反応ガスの供給量に対する依存性を、前記2層のSiOCH系絶縁膜の相互間で差別化し、前記積層絶縁膜のエッチング選択比を目的にあわせて適切に設定するための手段として効果的に利用することができる。
【0078】
本発明により、エッチストップや残渣の無いSiOCH系積層絶縁膜の加工プロセスを、膜質によらずに提供することが可能となる。従って、各種Low−k(低比誘電率)材料の加工、さらにはデュアルダマシンを用いたCu埋め込み配線等の配線を効率よく良好に形成することができ、高速低消費電力のデバイスの信頼性や歩留まり向上に寄与することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1により、SiOCH系積層絶縁膜にトレンチパターンを形成した例を示す要部概略断面図及び概略斜視図(a)、(b)と、C4F8流量の変化によるSiOCH系材料のエッチング速度の変化を示すグラフ(トレンドグラフ)(c)である。
【図2】 同、トレンチパターンにCu埋め込み配線を施した例を示す要部概略断面図である。
【図3】 本発明の実施の形態2により、SiOCH系積層絶縁膜にビアホールを形成した例を示す要部概略断面図及び概略斜視図(a)、(b)と、C4F8流量の変化によるSiOCH系材料のエッチング速度の変化を示すグラフ(トレンドグラフ)(c)である。
【図4】 本発明の実施の形態3により、SiOCH系積層絶縁膜にビアホールを形成した例を示す要部概略断面図及び概略斜視図(a)、(b)と、C4F8流量の変化によるSiOCH系材料のエッチング速度の変化を示すグラフ(トレンドグラフ)(c)である。
【図5】 本発明の実施の形態4により、SiOCH系積層絶縁膜にトレンチパターンを形成した例を示す要部概略断面図及び概略斜視図(a)、(b)と、C4F8流量の変化によるSiOCH系材料のエッチング速度の変化を示すグラフ(トレンドグラフ)(c)である。
【図6】 各種絶縁膜材料のエッチング速度の変化を示すグラフ(トレンドグラフ)である。
【図7】 C4F8流量の変化による、SiOCH系材料のエッチング速度の変化及びエッチング面に堆積する高分子状生成物の厚さの変化を示すグラフである。
【図8】 アスペクト比の変化による、エッチング面に流入するラジカル流量の変化を示すグラフである。
【図9】 図7のグラフに基づいて設定したC4F8流量で、単層のSiOCH系膜をトレンチパターンにエッチング加工した例を示す要部概略断面図と概略斜視図(a)、(b)、(c)である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for processing a laminated insulating film composed of a plurality of different insulating films (in particular, a method of forming a connection hole or a recess using a plasma etching method used in the field of manufacturing semiconductor devices), and a processing method thereof The present invention relates to a method for forming a used wiring structure.
[0002]
[Prior art]
In the field of semiconductor devices, miniaturization and integration have progressed, and the demand for fine processing technology has become increasingly severe. Further, in recent development of ultra large scale integrated circuit (Ultra LSI) devices, various companies are studying with the realization of high speed and low power consumption devices in mind.
[0003]
In particular, in a multilayer wiring structure of a logic device, Cu wiring and a low dielectric constant interlayer film have been adopted in order to realize low resistance and low dielectric constant. As a result, even in the field of process development, demands for the establishment of technologies that can adapt flexibly to more diverse structures and various materials from the pursuit of miniaturization as in the past have become stricter. In the dry etching process, various studies have been repeated aiming at high-precision processing.
[0004]
Usually, as the low dielectric constant interlayer film, a SiOCH-based material (for example, methyl group-containing polysiloxane MSQ) or an organic polymer film is often used. The former is silicon oxide SiO2A part of O in the methyl group (—CHThree) Has been developed with the goal of lowering the density of the film itself and consequently lowering the dielectric constant. In other words, the SiOCH-based material has the characteristics that the film density is low, the oxygen contained in the film is small, and elements such as C and H are included.
[0005]
This SiOCH-based low dielectric constant film includes a conventional silicon oxide film (SiO 22The film) processing technology can be applied as it is, and a fine hole (connection hole or via hole) or groove (recess or trench) can be formed by dry etching technology using existing equipment. is there.
[0006]
However, Tsuji et al., Proceedings of the 2000 Dry Process Symposium, p. 37, when the amount of oxygen contained in the film is reduced by substitution with a methyl group or the like, the ability to remove excess polymer products from the etched surface is significantly impaired. Etching performance such as the etching rate and etching state of the rate film changes very sensitively to minute changes such as the flow rate and pressure of the reaction gas.
[0007]
Especially for trench and via hole processing used for damascene wiring, so-called micro-trenching (excessive cutting under the mask edge), residue, faceting (shoulder fall around the trench or hole) Such a shape abnormality is a big problem.
[0008]
Since the occurrence of these abnormalities varies depending on the type of film used, it is not easy to find a general solution. Therefore, there is an urgent need to develop a method for obtaining an optimum reaction gas composition according to the film composition and an apparatus for realizing the method.
[0009]
[Course to Invention]
In plasma etching, the reactive gas that has reached the plasma discharge region is subjected to the action of plasma to generate reactive active species, and this reactive active species reacts with the insulating film or the like on the etching surface to generate volatile products. Etching of the insulating film or the like proceeds as volatile products are detached from the etching surface and discharged.
[0010]
On the other hand, on the etched surface, a high molecular compound (polymer) is also generated by plasma polymerization of the reaction gas simultaneously with the generation of the volatile product, and the etching surface is usually a two-layer structure (polymer layer and reaction layer). This is formed according to the amount of incident flux. The polymer layer adheres to the surface and functions to suppress the progress of the etching reaction at that portion. The proper amount of polymeric product will adhere to and protect the sidewalls and photoresist surface. The formation of deep trenches and the control of the sidewall shape are made possible by the protective action of the polymer product. However, an excessive amount of the polymer-like product partially deposits on the etching surface, decelerates ions, prevents energy supply to the reaction layer, and inhibits etching.
[0011]
The present inventor has paid attention to a method for controlling the composition and amount of deposits formed during etching, including polymer products, from an early stage, and always performs good etching while maintaining appropriate etching conditions. We have intensively studied how to control the
[0012]
For example, Japanese Patent Application Laid-Open No. 7-106312 proposes an etching method in which the amount of a product that functions as a sidewall protective film is monitored and the etching temperature is adjusted based on this. The amount monitored here is a physical quantity that varies according to the etching amount actually progressing, such as the emission intensity of the reaction product and the mask spectrum amount, and can be actually measured.
[0013]
In JP-A-8-316209 and JP-A-9-115878, in the etching of an organic polymer insulating film that easily generates a polymer compound, the ratio of fluorine-based chemical species in plasma is increased. A method for preventing excessive deposition of a polymer product or the like by using as a reaction gas at least one of a CF-based gas and a gas capable of generating an oxygen-based chemical species. is suggesting.
[0014]
The inventor has further researched andFourF8SiOCH system with SiO2 as reaction gas, SiOxThe following conclusions have been obtained regarding plasma etching of materials (Mr. et al., Proceedings of the 2000 Dry Process Symposium, p37).
[0015]
The cause of micro-trenching and residues is that the inflow of CF radicals supplied to the etching surface is the ability of oxygen (or nitrogen) in the insulating film to remove carbon by chemical reaction (no ion assistance is required) Chemical reaction) and excess.
[0016]
When the content of oxygen contained in the material is reduced by substitution with a methyl group or the like, the ability to remove excess polymer products from the etched surface is significantly impaired, so the etching rate of the SiOCH-based low dielectric constant material is: It changes very sensitively to minute changes such as the flow rate and pressure of the reaction gas.
[0017]
FIG. 7 shows that the other conditions are not changed so that the removal action of the polymer product by oxygen or the like is kept constant.FourF8It is the trend graph which investigated the change of the etching rate of planar SiOCH type material, and the change of the thickness of the polymeric product deposited on an etching surface only by changing a flow rate (henceforth, CFourF8The graph showing the change in the etching rate of various materials with respect to the change in the flow rate of the reaction gas and the like and the change in the thickness of the polymer product deposited on the etched surface will be referred to as a trend graph of the material).
[0018]
The experiment was performed using a CCP (capacitively coupled plasma) apparatus of a two frequency application type. The experimental conditions are as follows.
Gas flow rate: CFourF8/ Ar / N2= 0 to 12/1000/160 sccm (standard cc per minute),
Reaction chamber pressure: 60 mTorr,
Electric power applied to generate plasma (wafer upper / lower wafer; hereinafter simply referred to as upper / lower): 1200/1500 W,
Plasma density: 1.5 × 1011/ CmThree,
Ion Acceleration Voltage (Ion Energy): 2000V,
Substrate temperature: 40 ° C
[0019]
C in FIG.FourF8In region I where the flow rate is relatively small, CFourF8As the flow rate increases, the etching rate increases. This is CFourF8F supplied to the etching surface by increasing the flow rate*This is thought to be due to an increase in the inflow of reactive species such as. In region I, the thickness of the polymer product deposited on the etched surface is small and almost constant.
[0020]
But CFourF8When the
[0021]
That is, the trend graph of FIG. 7 is classified into the following regions I to III based on the surface state of the etched surface.
Region I: A thin polymer deposit layer (polymer) is formed on the surface of the material, and good etching is in progress.
Region II: This is a transition state from region I to region III, and etching proceeds, but removal of the polymer product is unstable and a residue may be generated.
Region III: A thick polymer deposit layer is constantly formed and the etching rate is slow, or only a polymer product is deposited and etching does not proceed.
[0022]
Other SiOCH and SiOxAs a result of obtaining a trend graph for the materials of the system, the above-mentioned tendency is observed for any material, and the surface state during etching of these materials is classified into the above-mentioned regions I to III. I understood.
[0023]
If the etching rate takes the maximum value and the reaction gas flow rate corresponding to the boundary between the region I and the region II is called a critical point Pc, in order to etch these materials satisfactorily, the reaction gas flow rate is suppressed to Pc or less, It is preferable to keep the surface state in the state of region I.
[0024]
As a method of obtaining the above trend graph,
(A) Actual change in etching rate
(B) Measurement of changes in polymer thickness
(C) Calculation based on actual measurement of radical amount
(D) Calculation from process conditions
It can be obtained by either method. Although the accuracy is as high as the former, a graph with practically sufficient accuracy can be obtained by either method.
[0025]
As shown in FIG. 8, in a processed part having a high aspect ratio or a processed part blocked from plasma by a pattern, a radical inflow amount of a reactive active species or the like supplied to the etching surface is flat and open to the plasma. Relatively less than In actual machining, this point needs to be taken into consideration.
[0026]
For example, in the case of trench (groove or recess) processing, if the central portion of the trench where the amount of radical inflow is the largest is accommodated in region I, the amount of radical inflow is slightly less at the end of the trench and the etching rate is slightly lower. Therefore, a well-shaped trench having a flat bottom or slightly rounded shape can be formed.
[0027]
In FIG. 9A, a
[0028]
CFourF8When a trench pattern is to be formed by removing a part of the
[0029]
Therefore, in consideration of the error range, CFourF8The flow rate was set to 4 sccm, and etching was performed under the following experimental conditions using the same two-frequency application type CCP apparatus as that obtained in FIG.
Gas flow rate: CFourF8/ Ar / N2= 4/1000/160 sccm,
Reaction chamber pressure: 60 mTorr,
Electric power applied for plasma generation (upper / lower): 1200 / 1500W,
Substrate temperature: 40 ° C
[0030]
As a result, it is possible to obtain a good trench processing shape (trench pattern) 20 having no micro-trenching or residue as shown in FIG. 9B, and the
[0031]
[Problems to be solved by the invention]
As described above, with respect to the single-
[0032]
For example, when different SiOCH (A) films and SiOCH (B) films are laminated as an interlayer insulating film, in order to continuously and satisfactorily etch these two films, CFourF8What value should be used for the flow rate, or in order to etch only the SiOCH (A) film without etching the SiOCH (B) film?FourF8A method for responding to the problem of what value should be used for the flow rate has not yet been shown.
[0033]
The present invention has been made to solve such problems, and its purpose is as follows.SiOCH systemAn object of the present invention is to provide a processing method capable of obtaining a favorable processed shape of a laminated insulating film, and a method of forming a wiring structure using the processing method.
[0034]
[Means for Solving the Problems]
That is, the present inventionEtching characteristicsDifferent from each otherTwo-layer SiOCHInsulation film(SiO x C y H z ; However, x, y, and z are arbitrary numbers. )ButTouchingLaminated insulation film laminatedThe two-layer SiOCH-based insulating filmWhen processing by etching,The two-layer SiOCH systemAbout each insulation film,Relationship of etching rate to reaction gas type and / or supply rateAnd the critical point (reaction gas flow rate at which the etching rate takes the maximum value)Seeking
In the first method for processing a laminated insulating film, the supply amount of the reactive gas is changed to the two layers of SiOCH. Set the size below the critical point of the system insulating film,
In the second method for processing a laminated insulating film, the supply amount of the reaction gas is changed to the two-layer SiOCH. The intermediate size of the critical point of the system insulating film, and the two layers of Si The size at which the etching rate of the upper layer of the OCH insulating film is equal to the etching rate of the lower layer Set to
The present invention relates to a method of processing a laminated insulating film and a method of forming a wiring structure in which wiring is embedded in a connection hole or a recess formed by the processing method.
[0035]
here,"Etching characteristics“Different insulating films different from each other” refers to insulating films that exhibit different etching rates with respect to the same reactive gas under the same conditions due to differences in composition, manufacturing method, post-treatment, and the like.
[0036]
According to the present invention, it was obtained in advance,Relationship of etching rate to the kind of reaction gas and / or its supply amountAnd critical pointsSince the etching is performed based onThe supply amount of the reaction gas isSaidTwo-layer SiOCHThe etching rate of the insulating film can be selected appropriately.In sizeCan be optimized and saidTwo-layer SiOCHEven if the insulating films are stacked, it is possible to always obtain a good processed shape, and always to form wiring with good reliability.
[0037]
The etching rate varies depending on the type, supply amount, pressure, and the like of the reaction gas, and the appropriate supply amount of the reaction gas varies depending on the film type. Such a property requires finding an appropriate supply flow rate of the reaction gas for each film type, but once it is found, the etching rate that differs for each film type depends on the supply amount of the reaction gas. Sex, saidTwo-layer SiOCHIt can be effectively used as means for differentiating between insulating films and appropriately setting the etching selectivity of the laminated insulating film in accordance with the purpose.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Of the present inventionMethod for processing first laminated insulating film and method for forming wiring structure for forming connection hole or recess by processing methodThen, saidTwo-layer SiOCHInsulating film lower layer etching rate exceeds upper layer etching rateTo control the etching selectivitythingButEtching each insulating film continuously and satisfactorilyAbovedesirable.
[0040]
In the present invention, it is preferable to form a trench or a via hole by the etching, and it is preferable to adjust the supply amount of the reaction gas and / or the plasma generation power according to the depth of the etching.
[0041]
In the present invention, the insulating film isIt is formed of two layers of SiOCH-based insulating film, but other layers are in contact with this insulating film.Silicon oxide and / or silicon nitrideInsulation filmSpecifically, SiOx, SiOxHy, SiOxFy, SixNy, And SiCxNy(However, x, y, and z are arbitrary numbers.) At least one selected from the group consisting ofInsulation filmFormationEven thoughGood. As described above, oxygen in the insulating film has the ability to remove carbon, but nitrogen has the same ability.
[0042]
Also, as the reactive gasFluoroIt is better to use carbon, specifically CFourF8, CFourF6, CFiveF8, CFFour, C2F6And CThreeF6It is preferable to use at least one selected from the group consisting of
[0043]
Embodiments according to the present invention will be specifically described below with reference to the drawings.
[0044]
Embodiment 1
1A, in the same manner as described above, a
[0045]
As shown in FIG. 1B, a
[0046]
FIG. 1C shows a trend graph of the SiOCH (A)
[0047]
Therefore, C which is Pc of the SiOCH (B) film 4FourF8If the flow rate is about 5 sccm or less, it is expected that the two films can be continuously etched with a good surface state in the region I. Therefore, as an example, considering the error range, etc., CFourF8The flow rate was set to 4 sccm, which is a lower flow rate than in the case of via hole processing described later, and etching processing was performed under the following experimental conditions using a two-frequency application type CCP (capacitively coupled plasma) device.
Gas flow rate: CFourF8/ Ar / N2= 4/1000/160 sccm,
Reaction chamber pressure: 60 mTorr,
Electric power applied for plasma generation (upper / lower): 1200 / 1500W,
Substrate temperature: 40 ° C
[0048]
As a result, as shown in FIG. 1B, the two stacked layers of the SiOCH (A)
[0049]
However, conventionally, the etching conditions for the laminated insulating film as described above do not depend on the trend graph of FIG.FourF8Since the etching was performed with a larger flow rate (for example, 8 sccm), the etching state of one of the insulating films was deteriorated.
[0050]
FIG. 2 shows a state in which a Cu wiring 13 is embedded in the
[0051]
Next, a Cu
[0052]
Finally, the Cu wiring 13 is embedded in the
[0053]
As shown in FIG. 3A, a resist
[0054]
The following two points are different from the case of the first embodiment. First, when the via
[0055]
The trend graph in the case of hole formation is obtained by any method, whether it is obtained by actual measurement, obtained by correction calculation from the actually measured trend graph in the case of a flat surface, or obtained only by calculation. When calculating by calculation, it is necessary to take into account the transport of radical species in the hole.
[0056]
The second point is that it is necessary to find a condition in which the SiOCH (A)
[0057]
FIG. 3C shows a trend graph of each insulating film when holes are formed. Pc of the SiOCH (B)
[0058]
Therefore, CFourF8If the flow rate is set to about 7 sccm, both the two films can be continuously etched in a good surface state in the region I, and damage to the
[0059]
Therefore, as an example, considering the error range, etc., CFourF8The flow rate was set to 6.5 sccm, and etching was performed under the following experimental conditions using the above-described dual frequency application type CCP (capacitively coupled plasma) apparatus.
Gas flow rate: CFourF8/ Ar / N2= 6.5 / 1000/160 sccm,
Reaction chamber pressure: 60 mTorr,
Electric power applied for plasma generation (upper / lower): 1200 / 1500W,
Substrate temperature: 40 ° C
[0060]
As a result, as shown in FIG. 3B, the stacked SiOCH (A)
[0061]
When etching is performed as shown in FIGS. 4A and 4B using an etching apparatus having poor uniformity in the wafer surface, there is a difference in the etching rate between a plurality of via
[0062]
In such a case, when the etching rate of the lower layer (SiOCH (B) film 4) is set larger than the etching rate of the upper layer (SiOCH (A) film 5) as in the second embodiment, the etching surface There is a concern that an etching process with poor uniformity in the wafer surface in which only a part of the holes are dug deeply with a difference in depth will be caused.
[0063]
When there is such a concern, the etching rate of the SiOCH (A)
[0064]
From the trend graph of FIG.FourF8The flow rate is determined to be about 8.8 sccm. At this flow rate, the etching surface of the SiOCH (B)
[0065]
In the present embodiment, as an example, CFourF8The flow rate was set to 8.5 sccm, and etching was performed under the following experimental conditions using the above-described dual frequency application type CCP (capacitively coupled plasma) apparatus.
Gas flow rate: CFourF8/ Ar / N2= 8.5 / 1000/160 sccm,
Reaction chamber pressure: 60 mTorr,
Electric power applied for plasma generation (upper / lower): 1200 / 1500W,
Substrate temperature: 40 ° C
[0066]
FIG. 5A shows a stacked insulating film in which a
[0067]
In such a case, CFourF8When the flow rate is set to an appropriate value, the SiOCH (C)
[0068]
As an example, here, the SiOCH (C)
[0069]
FIG. 5C shows both trend graphs. Since the SiOCH (C) film (H-containing polysiloxane HSQ) 7 does not contain carbon, a large CFourF8The region I extends to the flow rate region, and Pc is about 10 sccm, which is far from the Pc value (about 6.5 sccm) of the SiOCH (D)
[0070]
In the present embodiment, as an example, CFourF8The flow rate was set to 10 sccm, and etching was performed under the following experimental conditions using the above-described dual frequency application type CCP (capacitively coupled plasma) apparatus.
Gas flow rate: CFourF8/ Ar / N2= 10/1000/160 sccm,
Reaction chamber pressure: 60 mTorr,
Electric power applied for plasma generation (upper / lower): 1200 / 1500W,
Substrate temperature: 40 ° C
[0071]
When the etching process proceeds and the etching surface reaches the interface between the SiOCH (C)
[0072]
The composition of insulating films other than the above-described SiOCH-based films is variable. FIG. 6 shows etching rates when forming trench patterns for various insulating films formed by coating or CVD (chemical vapor deposition) as in the first embodiment. By selectively using these trend graphs for each film quality, various insulating films can be etched well.
[0073]
Note that, as a change in characteristics depending on the film quality, Pc tends to appear on the lower flow rate side as the oxygen content in the film is smaller or the carbon content is larger. Further, the magnitude of the etching rate on the lower flow rate side than Pc tends to increase as the film density decreases.
[0074]
As described above, by the method according to the present invention, the process of processing the SiOCH-based laminated insulating film without etch stop and residue can be performed.,It can be provided regardless of the film quality. Therefore, various low-k (low dielectric constant) materials can be processed, and Cu embedded wiring using dual damascene can be formed efficiently and satisfactorily, improving the reliability and yield of high-speed and low-power consumption devices. Can contribute.
[0075]
Although the present invention has been described based on the embodiments, the present invention is not limited to these examples. The reaction gas supply conditions, the material of each film, the apparatus, and the like depart from the gist of the present invention. It is possible to change appropriately within the range not to be.
[0076]
【The invention's effect】
According to the present invention, it was obtained in advanceThe aboveRelationship of etching rate to reaction gas type and / or supply rateAnd the critical pointOn the basis of theSaidetchingI doSoThe supply amount of the reaction gas is set to the two-layer SiOCH system.Insulating filmSaidEach etching rate can be selected appropriatelyIn sizeCan be optimized,The two-layer SiOCH systemEven if insulating films are stacked, a good processed shape can always be obtained, andWellIt is possible to always form the wiring in the formed connection hole or recess with good and reliability.
[0077]
SaidEtching rate isSaidIt varies depending on the type of reaction gas, supply amount, pressure, etc.SaidThe appropriate supply amount of the reaction gas varies depending on the membrane type. Such a propertySaidIt is necessary to find the appropriate supply flow rate of the reaction gas for each film type, but once it is found, it differs for each film type.SaidEtching rateSaidThe dependence on the supply amount of the reaction gas isTwo-layer SiOCHDifferentiate between insulating films,SaidIt can be effectively used as a means for appropriately setting the etching selectivity of the laminated insulating film in accordance with the purpose.
[0078]
By this invention, there is no etch stop and residueSiOCH systemMultilayer insulation film processing process,It can be provided regardless of the film quality. Therefore, various low-k (low relative dielectric constant) materials can be processed, and wiring such as Cu embedded wiring using dual damascene can be formed efficiently and satisfactorily. This can contribute to yield improvement.
[Brief description of the drawings]
FIG. 1 shows an embodiment of the present invention.1The main part schematic sectional drawing and schematic perspective view (a), (b) which show the example which formed the trench pattern in the SiOCH type laminated insulation film, and CFourF8It is a graph (trend graph) (c) which shows the change of the etching rate of the SiOCH type material by the change of a flow rate.
FIG. 2 is a schematic cross-sectional view of an essential part showing an example in which a Cu embedded wiring is applied to a trench pattern.
FIG. 3 shows an embodiment of the present invention.2The main part schematic sectional drawing and schematic perspective view (a), (b) which show the example which formed the via hole in the SiOCH type | system | group laminated insulating film, and CFourF8It is a graph (trend graph) (c) which shows the change of the etching rate of the SiOCH type material by the change of a flow rate.
FIG. 4 is an embodiment of the present invention.3The main part schematic sectional drawing and schematic perspective view (a), (b) which show the example which formed the via hole in the SiOCH type | system | group laminated insulating film, and CFourF8It is a graph (trend graph) (c) which shows the change of the etching rate of the SiOCH type material by the change of a flow rate.
FIG. 5 shows an embodiment of the present invention.4The main part schematic sectional drawing and schematic perspective view (a), (b) which show the example which formed the trench pattern in the SiOCH type laminated insulation film, and CFourF8It is a graph (trend graph) (c) which shows the change of the etching rate of the SiOCH type material by the change of a flow rate.
FIG. 6 is a graph (trend graph) showing changes in etching rates of various insulating film materials.
FIG. 7 CFourF8It is a graph which shows the change of the etching rate of a SiOCH type material by the change of a flow rate, and the change of the thickness of the polymeric product deposited on an etching surface.
FIG. 8 is a graph showing changes in the flow rate of radicals flowing into the etching surface due to changes in aspect ratio.
FIG. 9 shows C set based on the graph of FIG.FourF8FIG. 6 is a schematic cross-sectional view of a main part and schematic perspective views (a), (b), and (c) showing an example of etching a single layer SiOCH-based film into a trench pattern at a flow rate.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077970A JP3781290B2 (en) | 2002-03-20 | 2002-03-20 | Method for processing laminated insulating film and method for forming wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077970A JP3781290B2 (en) | 2002-03-20 | 2002-03-20 | Method for processing laminated insulating film and method for forming wiring structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282536A JP2003282536A (en) | 2003-10-03 |
| JP3781290B2 true JP3781290B2 (en) | 2006-05-31 |
Family
ID=29228185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077970A Expired - Lifetime JP3781290B2 (en) | 2002-03-20 | 2002-03-20 | Method for processing laminated insulating film and method for forming wiring structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3781290B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167088A (en) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Dry etching apparatus and dry etching method |
| US8070972B2 (en) | 2006-03-30 | 2011-12-06 | Tokyo Electron Limited | Etching method and etching apparatus |
| KR100827475B1 (en) | 2006-10-23 | 2008-05-06 | 동부일렉트로닉스 주식회사 | Metal wiring formation method of semiconductor device |
| JP5103006B2 (en) * | 2006-11-16 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2002
- 2002-03-20 JP JP2002077970A patent/JP3781290B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282536A (en) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| TWI528454B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7871908B2 (en) | Method of manufacturing semiconductor device | |
| US6991959B2 (en) | Method of manufacturing silicon carbide film | |
| US7125792B2 (en) | Dual damascene structure and method | |
| US8138096B2 (en) | Plasma etching method | |
| WO2000014793A2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
| CN113892168B (en) | Etch stop layer | |
| US11688604B2 (en) | Method for using ultra thin ruthenium metal hard mask for etching profile control | |
| US7091612B2 (en) | Dual damascene structure and method | |
| JP3781290B2 (en) | Method for processing laminated insulating film and method for forming wiring structure | |
| JP2000091308A (en) | Method for manufacturing semiconductor device | |
| EP1286387A9 (en) | Method to reduce photoresist contamination from silicon carbide films | |
| JP2011009556A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| JP2010238915A (en) | Manufacturing method of semiconductor device | |
| JP4849875B2 (en) | Plasma etching method | |
| JP2006310634A (en) | Manufacturing method of semiconductor device | |
| US20250046603A1 (en) | Atomic Layer Deposition of Passivation Layer | |
| JP2003133411A (en) | Semiconductor device and method of manufacturing the same | |
| US20070163995A1 (en) | Plasma processing method, apparatus and storage medium | |
| JP2004119539A (en) | How to remove resist pattern | |
| WO2015094606A9 (en) | Metal-containing films as dielectric capping barrier for advanced interconnects | |
| JP4948278B2 (en) | Manufacturing method of semiconductor device | |
| WO2007043634A1 (en) | Method for manufacturing multilayer wiring | |
| JP2010165760A (en) | Semiconductor device and method for manufacturing the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3781290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |