JP3783532B2

JP3783532B2 - Thin film device, transistor array substrate, electro-optical device, and method of manufacturing thin film device

Info

Publication number: JP3783532B2
Application number: JP2000222576A
Authority: JP
Inventors: 慎小出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-07-24
Filing date: 2000-07-24
Publication date: 2006-06-07
Anticipated expiration: 2020-07-24
Also published as: JP2002040960A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に形成した半導体膜から薄膜トランジスタ（以下、ＴＦＴという）を形成したＴＦＴアレイ基板などの薄膜装置、電気光学装置、および薄膜装置の製造方法に関するものである。さらに詳しくは、薄膜装置に対する二次元コードの形成技術に関するものである。
【０００２】
【従来の技術】
基板上に形成した島状の半導体膜によってトランジスタ、抵抗、キャパシタなどの電気素子が形成された薄膜装置の代表的なものとしては、液晶装置などの電気光学装置に用いるＴＦＴアレイ基板がある。このＴＦＴアレイ基板では、ガラスなどの基板上にシリコン膜などといった半導体膜を形成した後、この半導体膜をパターニングして得た島状の半導体膜に不純物を導入して多数のＴＦＴを形成する。このようにして製造したＴＦＴアレイ基板は、所定の隙間を介して対向基板と貼り合わされた後、基板間に液晶などの電気光学物質が注入されて液晶装置が製造されている。
【０００３】
このような液晶装置は各種の表示装置として用いられるが、半導体プロセスを利用してＴＦＴアレイ基板を製造する過程で不具合があってＴＦＴが動作不良を起すと、点欠陥や線欠陥などといった表示欠陥が発生し、電気光学装置の歩留まりが低下する。
【０００４】
そこで、従来は、ＴＦＴアレイ基板にマトリクス型の二次元コードなどを印刷しておき、ＴＦＴアレイ基板の製造履歴を追跡できるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、印刷などの方法でＴＦＴアレイ基板に二次元コードを付けるのは手間のかかる作業である。
【０００６】
そこで、半導体プロセスを利用してＴＦＴアレイ基板を製造していく途中の工程で薄膜を所定のパターンで残し、それを二次元コードとして利用する方法が考えられる。このような二次元コードであれば、製造工程を追加しなくてもＴＦＴアレイ基板に付すことができる。
【０００７】
しかしながら、このような構成では、二次元コードを構成する膜パターンを形成するための工程を新たに追加する必要がある。また、ＴＦＴアレイ基板に二次元コードを描画する場合、ＴＦＴ基板上の電気素子や配線などを避けて、空白のデッド領域に二次元コードを形成することになるが、液晶装置において、このようなデッド領域が生じる、いわゆる額縁領域は、表示に直接、関与しないので、できるだけ狭くしたいという要求がある。また、液晶装置において画素数を増やして表示品位の向上を図ろうとすると、配線の本数などが増えるので、二次元コードを形成できるようなデッド領域を確保できないという事情もある。
【０００８】
以上の問題点に鑑みて、本発明の課題は、基板上に形成した膜パターンによって電気素子を形成した薄膜装置、ＴＦＴアレイ基板、電気光学装置、および薄膜装置の製造方法において、工程数を増やすことなく、二次元コードを形成可能な構成を提供することにある。
【０００９】
また、本発明の課題は、基板上に形成した半導体膜から電気素子を形成した薄膜装置、ＴＦＴアレイ基板、電気光学装置、および薄膜装置の製造方法において、電気素子や配線が形成されていない領域を十分に確保できなくても、二次元コードを容易に付すことができ、かつ、二次元コードを確実に読み取ることのできる構成を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、透明基板と、前記透明基板上に島状の半導体膜と、前記透明基板上に形成されている電気配線と、を含み、二次元コードまたはバーコードが少なくとも前記半導体膜により形成されていることを特徴とする。
また、本発明は、前記二次元コードは、前記半導体膜の有無によってデータを規定するセルがマトリックス状に並ぶ二次元コードであることを特徴とする。
また、本発明は、上記に記載の発明であって、前記二次元コードは、前記透明基板の裏面側から読取可能に形成されていることを特徴とする。
また、本発明は、上記に記載の発明であって、前記電気配線は光反射性を有する導電膜で形成されていることを特徴とする。
また、本発明は、上記に記載の発明であって、前記二次元コードの前記透明基板の表面方向側には、光反射性を有する膜が形成されていることを特徴とする。
また、本発明は、上記に記載の発明であって、前記二次元コードの前記透明基板の表面方向側には、金属膜または金属のシリサイド膜を有する膜が形成されていることを特徴とする。
また、本発明は、透明基板と、前記透明基板上に島状の半導体膜と、前記透明基板上に形成されている電気配線と、を含み、二次元コードまたはバーコードが少なくとも前記半導体膜または前記電気配線により形成されていることを特徴とする。
また、本発明は上記の発明で規定するトランジスタアレイ基板を用いた電気光学装置であって、前記トランジスタアレイ基板は、前記透明基板に対向する対向基板との間に電気光学物質を保持していることを特徴とする。
また、本発明は、透明基板上に半導体膜を形成する工程と、前記半導体膜をパターン形成して、二次元コードまたはバーコードとしての第一の半導体膜と、電気素子用の第二の半導体膜とを形成する工程と、パターン形成された前記第一の半導体膜と前記第二の半導体膜を覆うように前記透明基板上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程と、前記導電膜をパターン形成することにより電気配線を形成する工程と、を含み前記電気配線は、少なくとも一部が前記第二の半導体膜と重なることを特徴とする。
上記課題を解決するために、本発明では、透明基板の表面側に形成された薄膜によって電気素子が形成された薄膜装置であって、前記透明基板の表面側には、前記電気素子を構成する複数の薄膜の少なくとも一層と同一の層間に形成された不透明な膜パターンによって二次元コードが形成されていることを特徴とする。
【００１１】
本発明では、電気素子を構成する複数の薄膜の少なくとも一層と同一の層間に形成された膜パターンを利用して二次元コードを形成するので、工程数を増やさなくても二次元コードを形成できる。
【００１２】
本発明において、前記透明基板の表面側には、例えば、島状の半導体膜によって電気素子が形成されているとともに、前記半導体膜と同一の層間に形成された半導体膜パターンによって前記二次元コードが前記透明基板の裏面側から読み取り可能に形成されている。
【００１３】
本発明において、二次元コードは、透明基板の表面側に形成されているので、透明基板の裏面側から読み取ることができる。従って、透明基板の表面側から読み取る構成と違って、二次元コードの上層側に配線や端子などが形成されていても、これらの配線や端子は、二次元コードを読み取るのを妨げない。また、ＴＦＴアレイ基板などといった薄膜装置では、基板に対して直接、あるいは基板の表面に形成した下地膜の表面に半導体膜が形成され、その上層側に配線や端子などが形成されている。すなわち、半導体膜からなる二次元コードの下層側には配線や端子が形成されないので、半導体膜からなる二次元コードは、基板の表面あるいは基板表面に形成した下地膜の表面などといった平坦な領域に形成されている。それ故、二次元コードを透明基板の裏面側から正確に読み取ることができる。また、二次元コードの上層側に配線や端子があってもよいので、配線や端子が形成されていない領域を広く確保できないような薄膜装置であっても、二次元コードを形成する領域を容易に確保できる。
【００１４】
本発明において、前記二次元コードはバーコードとして形成されている場合があるが、バーコードと比較して情報化密度が高いマトリクス状の二次元コードに対して本発明を適用してもよい。このマトリクス状の二次元コードは、半導体膜の有無によってデータを規定するセルがマトリクス状に並ぶものであるが、本発明では、二次元コードを半導体プロセスによって製造するので、どのような複雑な形態を有するコードであっても容易に形成することができる。
【００１５】
本発明において、前記二次元コードの上層側には、前記電気素子に電気的に接続された配線あるいは端子を構成する導電膜が形成されていることが好ましい。このような導電膜として、本発明では、光反射性を有する膜が好ましい。また、本発明では、前記電気素子に電気的に接続された配線あるいは端子を構成する導電膜でなくても、前記二次元コードの上層側に光反射性の膜、例えば、金属膜あるいは金属のシリサイド膜が形成されていることが好ましい。
【００１６】
本発明に係る薄膜装置は、例えば、液晶装置などといった電気光学装置に用いられるトランジスタアレイ基板として形成されている場合があり、このトランジスタアレイ基板では、前記透明基板には、前記電気素子として複数の薄膜トランジスタが形成されている。このトランジスタアレイ基板を用いた電気光学装置では、トランジスタアレイ基板と対向基板との間に電気光学物質が保持された構成を有している。このような電気光学装置用のトランジスタアレイ基板に本発明を適用すると、トランジシタアレイ基板の表面に対向基板を重ねたとしても、トランジスタアレイ基板の裏面側から二次元コードを正確に読み取ることができる。
【００１７】
このような薄膜装置の製造方法では、透明基板の表面の略全面に半導体膜を形成する半導体膜形成工程と、前記半導体膜をパターニングして電気素子を構成する島状の半導体膜を形成するパターニング工程とを行うが、この前記パターニング工程では、前記半導体膜の一部を所定のパターンでパターニングして前記透明基板の裏面側から読み取られる二次元コードも形成する。すなわち、透明基板の略全面に形成した半導体膜をフォトリソグラフィ技術を用いて島状にパターニングするとき、二次元コードを同時に製造する。従って、新たな工程を追加しなくても、二次元コードを形成することができる。また、フォトリソグラフィ技術を利用して二次元コードを形成するので、二次元コードなどといった複雑な形態を有するコードであっても容易に形成することができる。
【００１８】
【発明の実施の形態】
本発明の実施の形態として、代表的な電気光学装置である液晶装置に本発明を適用した例を説明する。
【００１９】
（電気光学装置の全体構成）
図１は、本形態に係る液晶装置を対向基板の側からみた平面図である。図２は、図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【００２０】
図１および図２に示すように、投射型表示装置や直視型の表示装置などに用いられる電気光学装置３００（液晶装置）は、石英ガラスや耐熱ガラスなどの透明基板１０の表面側に画素電極９がマトリクス状に形成されたＴＦＴアレイ基板２００（トランジスタアレイ基板／薄膜装置）と、同じく石英ガラスや耐熱ガラスなどの透明基板４１の表面に対向電極３２が形成された対向基板１００と、これらの基板間に電気光学物質として封入、挟持されている液晶３９とから概略構成されている。
【００２１】
ＴＦＴアレイ基板２００と対向基板１００とは、対向基板１００の外周縁に沿って形成されたギャップ材含有のシール材５９によって所定の間隙（セルギャップ）を介して貼り合わされている。ＴＦＴアレイ基板２００と対向基板１００との間には、ギャップ材含有のシール材５９によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。
【００２２】
対向基板１００はＴＦＴアレイ基板２００よりも小さく、ＴＦＴアレイ基板２００の周辺部分は、対向基板１００の外周縁よりはみ出た状態にある。従って、ＴＦＴアレイ基板２００の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板１００から露出した状態にある。ここで、シール材５９は部分的に途切れているので、この途切れ部分によって液晶注入口２４１が構成されている。このため、対向基板１００とＴＦＴアレイ基板２００とを貼り合わせた後、シール材５９の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止材２４２で塞げばよい。
【００２３】
ＴＦＴアレイ基板２００には、シール材５９の形成領域の内側において、画像表示領域１１を見切りするための遮光膜５５が形成されている。また、対向基板１００には、ＴＦＴアレイ基板２００の各画素電極９の境界領域に対応する領域にブラックマトリクスなどと称せられる遮光膜５７が形成されている。
【００２４】
なお、対向基板１００およびＴＦＴアレイ基板２００の光入射側の面あるいは光出射側には、ノーマリホワイトモード／ノーマリブラックモードの別に応じて偏光板（図示せず。）などが所定の向きに配置されている。
【００２５】
このように構成した電気光学装置３００において、ＴＦＴアレイ基板２００では、データ線（図示せず）および画素スイッチング用のＴＦＴ（後述する）を介して画素電極９に印加した画像信号によって、画素電極９と対向電極３２との間において液晶３９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。従って、ＴＦＴアレイ基板２００では、データ線およびＴＦＴ１Ｃを介して画素電極９に画像信号を供給するとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学装置３００では、ＴＦＴアレイ基板２００の表面のうち、対向基板１００の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜などからなる上下導通用の第１の電極４７が形成されている。一方、対向基板１００の各コーナー部には、対向電極４の形成プロセスを援用してＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）膜などからなる上下導通用の第２の電極４８が形成されている。さらに、これらの上下導通用の第１の電極４７と第２の電極４８とは、エポキシ樹脂系の接着剤成分に銀粉や金メッキファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学装置３００では、ＴＦＴアレイ基板２００および対向基板１００のそれぞれにフレキシブル配線基板などを接続しなくても、ＴＦＴアレイ基板２００のみにフレキシブル配線基板９９を接続するだけで、ＴＦＴアレイ基板２００および対向基板１００の双方に所定の信号を入力することができる。
【００２６】
（ＴＦＴアレイ基板２００の全体構成）
図３は、電気光学装置３００に用いたＴＦＴアレイ基板２００の構成を模式的に示すブロック図である。
【００２７】
図３に示すように、駆動回路内蔵型のＴＦＴアレイ基板２００では、透明基板１０上に、互いに交差する複数の走査線７と複数のデータ線６とが交差する位置に対応して、後述する画素スイッチング用のＴＦＴを介して接続する画素電極９がマトリクス状に構成されている。走査線７はタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などで構成され、データ線６はアルミニウム膜あるいはアルミニウム合金膜、各種金属のシリサイド膜などで構成され、それぞれ単層もしくは積層されている。これらの画素電極９および画素スイッチング用のＴＦＴが形成されている領域が画素１１０として機能し、画素１１０がマトリクス状に配列されている領域が画像表示領域１１である。
【００２８】
透明基板１０上における画像表示領域１１の外側領域（周辺部分）には、複数のデータ線６のそれぞれに画像信号を供給するデータ線駆動回路６０が構成されている。また、走査線７の両端部のそれぞれには、各々の走査線７に画素選択用の走査信号を供給する走査線駆動回路７０が構成されている。これらの駆動回路は、後述する駆動回路用のＴＦＴによって構成されたＴＦＴ回路（薄膜トランジスタ回路）である。
【００２９】
データ線駆動回路６０の側には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴを備えるサンプルホールド回路６６、６相に展開された各画像信号に対応する６本の画像信号線６７などが構成されている。本例において、データ線駆動回路６０は、前記のＸ側シフトレジスタ回路が４相で構成されており、入出力端子４５を介して外部からスタート信号、クロック信号、およびその反転クロック信号がＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路６０が駆動されている。従って、サンプルホールド回路６６は、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴが動作し、画像信号線６７を介して供給されている画像信号を所定のタイミングでデータ線６に取り込み、各画素電極９に供給することが可能である。
【００３０】
一方、走査線駆動回路７０には、端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号が供給され、これらの信号によって走査線駆動回路７０が駆動されている。
【００３１】
本形態のＴＦＴアレイ基板２００において、透明基板１０の辺部分のうち、データ線駆動回路６０の側の辺部分には定電源、変調画像信号（画像信号）、各種駆動信号などが入力されているアルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜からなる多数の入出力端子４５が構成されている。これらの入出力端子４５からは、走査線駆動回路６０およびデータ線駆動回路７０を駆動するための複数の信号配線７３、７４がそれぞれ引き回され、これらの信号配線７３、７４は、アルミニウム膜などの低抵抗の金属膜からなる。
【００３２】
（画素および駆動回路の構成）
図４（Ａ）、（Ｂ）はそれぞれ、図３に示したＴＦＴアレイ基板２００の画素１１０の等価回路図、およびデータ線駆動回路６０や走査線駆動回路７０を構成する２段のＣＭＯＳインバータの等価回路図である。
【００３３】
図４（Ａ）において、各画素１１０には、走査線７およびデータ線６に接続する画素スイッチング用のＴＦＴ１Ｃが形成され、このＴＦＴ１Ｃには、画素電極９と対向基板１００との間に構成された液晶容量が接続されている。また、各画素１１０に向けては容量線７５が形成され、この容量線７５を用いて各画素電極９には蓄積容量２３が形成されている。
【００３４】
図４（Ｂ）に示すように、データ線駆動回路６０および走査線駆動回路７０では、Ｎ型のＴＦＴ１ＡとＰ型のＴＦＴ１ＢとによってＣＭＯＳ回路８１が構成され、このようなＣＭＯＳ回路８１は、１段あるいは２段以上でインバータ回路を構成する。このＣＭＯＳインバータ回路８０（ＴＦＴ回路）では、各段においてＣＭＯＳ回路８１を構成するいずれのＰ型のＴＦＴ１Ｂにおいても、ソース・ドレインの一方は、電圧Ｖｄｄが供給されているアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０１に電気的接続し、いずれのＮ型のＴＦＴ１Ａにおいても、ソース・ドレインの一方は、電圧Ｖｓｓが供給されているアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０２にコンタクトホール１９を介して電気的接続している。また、各段のＮ型およびＰ型のＴＦＴ１Ａ、１Ｂのゲートは、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる入出力用の配線層８０３に電気的接続し、この配線層８０３は、前段でＣＭＯＳ回路８１を構成するＮ型およびＰ型のＴＦＴ１Ａ、１Ｂのソースおよびドレインに電気的接続している。
【００３５】
（ＴＦＴアレイ基板２００の断面構造）
図５は、ＴＦＴアレイ基板２００に形成したＴＦＴ１Ａ、１Ｂ、１Ｃ、および後述する二次元コードの断面図である。
【００３６】
図５に示すように、ＴＦＴアレイ基板２００では、透明基板１０の上にシリコン酸化膜などからなる下地絶縁膜１０１が形成され、この下地絶縁膜１０１の上層側に島状のポリシリコン膜からなる半導体膜２０Ａ、２０Ｂ、２０Ｃが形成されている。これらの半導体膜２０Ａ、２０Ｂ、２０Ｃのうち、半導体膜２０Ａ、２０Ｂを用いて駆動回路用のＬＤＤ構造のＴＦＴ１Ａ、１Ｂが形成され、半導体膜２０Ｃを用いて画素スイッチング用のＴＦＴ１Ｃが形成されている。すなわち、半導体膜２０Ａ、２０Ｂ、２０Ｃの上層には、ゲート絶縁膜１３が形成され、このゲート絶縁膜１３の上層側にはタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなるゲート電極１５Ａ、１５Ｂおよび走査線７が形成されている。さらに、ゲート電極１５Ａ、１５Ｂおよび走査線７の上層側には、シリコン酸化膜からなる層間絶縁膜５１、５２がこの順に形成されている。
【００３７】
Ｎ型のＴＦＴ１Ａでは、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０２がソース・ドレイン電極として層間絶縁膜５１のコンタクトホール１９を介してソース・ドレイン領域１２Ａに電気的接続している。Ｐ型のＴＦＴ１Ｂでは、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０１がソース・ドレイン電極として層間絶縁膜５１のコンタクトホール１９を介してソース・ドレイン領域１２Ｂに電気的接続している。また、Ｎ型のＴＦＴ１ＡとＰ型のＴＦＴ１Ｂとの間では、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる配線層８０３がソース・ドレイン電極として層間絶縁膜５１のコンタクトホール１９を介してＮ型ＴＦＴ１Ａのソース領域１２Ａと、Ｐ型ＴＦＴ１Ｂのドレイン領域１２Ｂの双方に電気的接続している。
【００３８】
また、画素用のＴＦＴ１Ｃでは、層間絶縁膜５１の上層側に位置するアルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなるデータ線６およびドレイン電極１８が層間絶縁膜５１のコンタクトホール１９を介してソース・ドレイン領域１２Ｃにそれぞれ電気的接続し、層間絶縁膜５２の上層側に位置する画素電極９は、層間絶縁膜５２のコンタクトホール９６を介してドレイン電極１８に電気的接続している。
【００３９】
なお、本形態において、ＴＦＴ１Ａ、１Ｂ、１Ｃはいずれも、ＬＤＤ構造を有しており、各ソース・ドレイン領域１２Ａ、１２Ｂ、１２Ｃは、低濃度ソース・ドレイン領域１２１Ａ、１２１Ｂ、１２１Ｃと、高濃度ソース・ドレイン領域１２２Ａ、１２２Ｂ、１２２Ｃとを備えている。
【００４０】
（二次元コードの構成）
図６（Ａ）、（Ｂ）は、本形態の電気光学装置３００に用いたＴＦＴアレイ基板２００に付されている二次元コードをＴＦＴアレイ基板２００の表面側からみた説明図、およびこの二次元コードのＴＦＴアレイ基板２００の裏面側からみた説明図である。
【００４１】
本形態の電気光学装置３００では、ＴＦＴアレイ基板２００の製造履歴を後々、追跡調査を行えるように、図６（Ａ）、（Ｂ）に示す二次元コード２１が付されている。この二次元コード２１は、ＶｅｒｉＣｏｄｅと称せられる二次元コードであり、光の反射率の強弱によってデータを規定するセル２２がマトリクス状に並んでいる。ここで、１ドット分のセル２２のサイズは１００μｍ角であり、このようなセル２２は１０×１０〜１４４×１４４形成されるが、本形態のＴＦＴアレイ基板２００には、１４×１４のセルサイズである。
【００４２】
本形態において、二次元コード２１は、図１および図３に示すように、画像表示領域１１の外周側のうち、複数の信号配線７４が通っている領域に形成されている。従って、二次元コード２１が形成されている部分のＴＦＴアレイ基板２００の断面は、図５の右端領域に示すように表される。
【００４３】
図５からわかるように、二次元コード２１は、透明基板１０表面に形成された下地保護膜１０１の表面上において、所定のパターン形状にパターニング形成された半導体膜２０Ｄによって形成され、この半導体膜２０Ｄは、ＴＦＴ１Ａ、１Ｂ、１Ｃの能動層を構成する半導体膜２０Ａ、２０Ｂ、２０Ｃと同時形成されたシリコン膜である。このため、二次元コード２１の上層側には、ゲート絶縁膜１３、ゲート電極１５Ａ、１５Ｂや走査線７と同時形成されたタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる導電膜１５Ｄ、層間絶縁膜５１、配線層８０１、８０２、８０３やデータ線６と同時形成されたタンタル膜、アルミニウム膜、アルミニウム合金膜、各種金属のシリサイド膜などからなる信号配線７４、および層間絶縁膜５２がこの順に積層されているなど、半導体膜２０Ｄと半導体膜２０Ａ、２０Ｂ、２０Ｃとは同一の層の間にある。
【００４４】
このため、本形態では、矢印Ｌ１で示すように、二次元コード２１をＴＦＴアレイ基板２００の表面側からイメージリーダで読み取ろうとしても、信号配線７４や導電膜１５Ｄに光が遮られてしまうが、矢印Ｌ２で示すように、ＴＦＴアレイ基板２００の裏面側からであれば、二次元コード２１との間に介在するのは、ガラスなどの透明基板１０と、シリコン酸化膜などからなる透明な下地保護膜１０１であるので、二次元コード２１をイメージリーダで読み取ることができる。従って、透明基板１０の表面側から読み取る構成と違って、二次元コード２１の上層側に導電膜１５Ｄや信号配線７４があってもよいので、図１および図３２に示すように、配線や端子が形成されない領域に限らず、導電膜１５Ｄや信号配線７４が形成されている領域を二次元コード２１の形成領域として利用できる。それ故、配線や端子が形成されていない領域を広く確保できないようなＴＦＴアレイ基板２００であっても、二次元コード２１を形成する領域を容易に確保できる。
【００４５】
また、二次元コード２１は、透明基板１０の表面に形成された下地保護膜１０１の表面に形成されているので、平坦な下地の上に形成されている。このため、二次元コード２１を正確に読み取ることができる。
【００４６】
さらに、二次元コード２１において、半導体膜２０Ｄが残っているセル２２は光吸収性を有する一方、半導体膜２０Ｄが残されていないセル２２は、光反射性を有する金属膜からなる導電膜１５Ｄおよび信号配線７４が背景となるので、半導体膜２０Ｄが残っているセル２２と、半導体膜２０Ｄが残されていないセル２２との間でコントラストが大きい。それ故、二次元コード２１を正確に読み取ることができる。
【００４７】
さらにまた、二次元コード２１の読み取りは、図１および図２に示すように、ＴＦＴアレイ基板２００の表面に対向基板１００を重ねて電気光学装置３００として組み立てた後に行われることがあるが、本形態では、ＴＦＴアレイ基板２００の裏面側から二次元コード２１を読み取る構成であるため、ＴＦＴアレイ基板２００と対向基板１００とが重なっている領域に二次元コード２１を形成してもよいという利点がある。
【００４８】
しかも、二次元コード２１は、後述するように、フォトリソグラフィ技術によって半導体膜をパターニングして形成するため、二次元コードなどといった複雑なパターンを有するコードであっても容易に形成することができる。
【００４９】
（ＴＦＴアレイ基板２００の製造方法）
図７ないし図９を参照してＴＦＴアレイ基板２００の製造方法の一例を説明する。図７ないし図９はいずれも、ＴＦＴアレイ基板２００の製造方法を示す工程断面図である。
【００５０】
まず図７（Ａ）に示すように、ガラス製の透明基板１０に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約２００ｎｍのシリコン酸化膜からなる下地絶縁膜１０１を形成する。
【００５１】
次に、透明基板１０の温度を３５０℃に設定して、下地絶縁膜１０１の表面にプラズマＣＶＤ法により厚さが約６０ｎｍのアモルファスのシリコン膜からなる半導体膜２０を形成する。ここで、アモルファスのシリコン膜からなる半導体膜２０に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜２０をポリシリコン膜にまで結晶化しておく場合があるが、後述するパターニング工程で半導体膜２０を島状にパターニングしてから、結晶化工程を行う場合もある。さらに、半導体膜２０をポリシリコン膜として形成した後、レーザアニールまたは固相成長法などの方法で結晶性を向上させる場合もある。
【００５２】
次に図７（Ｂ）に示すように、半導体膜２０の表面にレジスト９７を塗布した後、所定のマスクパターンを有するマスク（図示せず）を介して光を照射する露光処理、あるいは電子線などを所定のパターンで照射する露光処理などを行う。
【００５３】
次に図７（Ｃ）に示すように、露光処理されたレジスト９７を現像してレジストマスク９８を形成する。
【００５４】
次に図７（Ｄ）に示すように、レジストマスク９８を介して半導体膜２０をパターニングし、半導体膜２０Ａ、２０Ｂ、２０Ｃを形成する。また、二次元コード２１の形成領域では、ロットナンバーなどに応じたパターン（図６（Ａ）、（Ｂ）を参照）で半導体膜２０Ｄを残すことにより二次元コード２１を形成する。なお、半導体膜２０Ａ、２０Ｂ、２０Ｃは、それぞれ駆動回路用のＮ型のＴＦＴ１Ａ、駆動回路用のＰ型のＴＦＴ１Ｂ、画素用のＴＦＴ１Ｃを形成するための島状の半導体膜である。
【００５５】
次に図８（Ａ）に示すように、半導体膜２０Ａ、２０Ｂ、２０Ｃ、２０Ｄの表面に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約１００ｎｍのシリコン酸化膜からなるゲート絶縁膜１３を形成する。
【００５６】
次に、駆動回路用のＰ型のＴＦＴ１Ｂの形成予定領域全体を覆うとともに、駆動回路用のＮ型のＴＦＴ１Ａおよび画素用のＴＦＴ１Ｃのゲート電極形成予定領域をやや広めに覆うレジストマスク９１Ａを形成し、この状態で半導体膜２０Ａ、２０Ｃに対してリンイオン（Ｎ型不純物）を約２×１０¹⁵ｃｍ^-2のドーズ量で導入する。その結果、半導体膜２０Ａ、２０Ｃのうちリンイオンが打ち込まれた領域は、高濃度ソース・ドレイン領域１２２Ａ、１２２Ｃとなる。
【００５７】
なお、二次元コード２１を構成する半導体膜２０Ｄに対するリンイオンの打ち込みの有無についてはいずれであってもよい。
【００５８】
次に図８（Ｂ）に示すように、駆動回路用のＮ型のＴＦＴ１Ａ、および画素用のＴＦＴ１Ｃの形成予定領域全体を覆うとともに、駆動回路用のＰ型のＴＦＴ１Ｂのゲート電極形成予定領域をやや広めに覆うレジストマスク９１Ｂを形成し、この状態で半導体膜２０Ｂに対してボロンイオン（Ｐ型不純物）を約２×１０¹⁵ｃｍ^-2のドーズ量で導入する。その結果、半導体膜２０Ｂのうちボロンイオンが打ち込まれた領域は、高濃度ソース・ドレイン領域１２２Ｂとなる。
【００５９】
ここでも、二次元コード２１を構成する半導体膜２０Ｄに対するボロンイオンの打ち込みの有無についてはいずれであってもよい。
【００６０】
次に、半導体膜２０Ａ、２０Ｂ、２０Ｃにアークランプを用いた急速加熱処理などを行い、半導体膜２０Ａ、２０Ｂ、２０Ｃに導入した不純物を活性化する。
【００６１】
次に、ゲート絶縁膜１３の表面にアルミニウムやタンタルなどの金属膜からなる導電膜をスパッタ法により形成した後、この導電膜をパターニングし、図８（Ｃ）に示すように、各ＴＦＴのゲート電極１５Ａ、１５Ｂおよび走査線７を形成する。このとき、二次元コード２１が形成されている領域にも、アルミニウムやタンタルなどの反射性を有する金属膜を導電膜１５Ｄとして残し、二次元コード２１の背景として利用する。
【００６２】
次に図９（Ａ）に示すように、駆動回路用のＰ型のＴＦＴ１Ｂの形成予定領域全体を覆うレジストマスク９３Ａを形成した後、基板１０の温度が３５０℃の条件下で、水素ガスで希釈されたホスフィン（ＰＨ₃ ）などを用いて低濃度のリンイオン（Ｎ型不純物）を約１×１０¹³ｃｍ^-2のドーズ量で導入する（低濃度Ｎ型不純物導入工程）。半導体膜２０Ａ、２０Ｃには水素イオンも約２×１０¹³ｃｍ^-2のドーズ量で導入されている。不純物が導入されなかった部分がチャネル領域１７Ａ、１７Ｃとなる。その結果、同一の透明基板１０上に駆動回路用のＮ型のＴＦＴ１Ａ、および画素用のＮ型のＴＦＴ１Ｃとが構成され、これらのＴＦＴは、ソース・ドレイン領域１２Ａ、１２Ｃのうちゲート電極１５Ａ、１５Ｃの端部に対峙する部分に低濃度ソース・ドレイン領域１２１Ａ、１２１Ｃを備えるＬＤＤ構造となる。このような低濃度Ｎ型不純物の導入工程を省略すれば、ＴＦＴ１Ａ、１Ｃはオフセットゲート構造となる。
【００６３】
なお、二次元コード２１を構成する半導体膜２０Ｄに対するリンイオンの打ち込みの有無についてはいずれであってもよい。
【００６４】
次に図９（Ｂ）に示すように、駆動回路用のＮ型のＴＦＴ１Ａ、および画素用のＴＦＴ１Ｃを覆うレジストマスク９３Ｂを形成した後、透明基板１０の温度が３５０℃の条件下で、水素ガスで希釈されたジボラン（Ｂ₂Ｈ₆）などを用いて低濃度のボロンイオン（Ｐ型不純物）を約１×１０¹³ｃｍ^-2のドーズ量で導入する。半導体膜２０Ｂには水素イオンも約２×１０¹³ｃｍ^-2のドーズ量で導入されている。不純物が導入されなかった部分がチャネル領域１７Ｂとなる。その結果、透明基板１０上に駆動回路用のＰ型のＴＦＴ１Ｂが構成され、このＴＦＴは、ソース・ドレイン領域１２Ｂのうちゲート電極１５Ｂの端部に対峙する部分に低濃度ソース・ドレイン領域１２１Ｂを備えるＬＤＤ構造となる。このような低濃度Ｐ型不純物の導入工程を省略すれば、ＴＦＴ１Ｂはオフセットゲート構造を有することになる。
【００６５】
ここでも、二次元コード２１を構成する半導体膜２０Ｄに対するボロンイオンの打ち込みの有無についてはいずれであってもよい。
【００６６】
次にフォーミングガス中で熱処理を行い、低濃度ソース・ドレイン領域１２１Ａ、１２１Ｂ、１２１Ｃに導入した低濃度の不純物を活性化した後、図９（Ｃ）に示すように、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約５００ｎｍのシリコン酸化膜からなる層間絶縁膜５１を形成する。
【００６７】
次に、各ＴＦＴ１Ａ、１Ｂ、１Ｃの形成領域において層間絶縁膜５１にコンタクトホール１９を形成する。
【００６８】
次に、層間絶縁膜５１の表面に、膜厚が５００ｎｍ〜８００ｎｍのアルミニウム膜などの金属膜を形成した後、この金属膜をフォトリソグラフィ技術を用いてパターニングし、各配線層８０１、８０２、８０３、データ線６およびドレイン電極１８を形成する。このとき、二次元コード２１が形成されている領域には、アルミニウムなどの反射性を有する金属膜が信号配線７４として残されているが、この信号配線７４も、二次元コード２１の背景として利用されている。
【００６９】
次に図５に示すように、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約５００ｎｍのシリコン酸化膜からなる層間絶縁膜５２を形成する。
【００７０】
次に、層間絶縁膜５２に対してドレイン電極１８に至るコンタクトホール９６を形成する。
【００７１】
次に、層間絶縁膜５２の表面にＩＴＯ膜を形成した後、このＩＴＯ膜９００をパターニングして、画素電極９を形成する。
【００７２】
［電気光学装置の構成］
このように構成した電気光学装置３００は、例えば、図１０に示す投射型表示装置のライトバルブとして用いることができる。
【００７３】
図１０に示す投射型表示装置１１００は、前記の駆動回路１００４がＴＦＴアレイ基板上に搭載された電気光学装置３００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。このプロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されていると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（電気光学装置３００／ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射されている。
【００７４】
従って、このような投射型表示装置１００を製造する前に、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（電気光学装置３００）の検査、さらにはＴＦＴアレイ基板２００の状態での検査を行い、その検査結果をＴＦＴアレイ基板２００の製造部門にフィードバックすれば、投射型表示装置１００の歩留まりや品質を向上することができる。このようなフィードバックを行う際、ＴＦＴアレイ基板２００には、その製造履歴などを示す二次元コード２１が付されているので、ＴＦＴアレイ基板２００の履歴を追跡することができる。
【００７５】
また、投射型表示装置１００を出荷した以降、その履歴を追跡する必要が発生した場合でも、ＴＦＴアレイ基板２００には、その製造履歴などを示す二次元コード２１が付されているので、ＴＦＴアレイ基板２００の履歴を追跡することができる。
【００７６】
［その他の実施の形態］
なお、本発明は上記形態に限定されていることなく、本発明の要旨の範囲内で種々変形した形態で実施が可能である。
【００７７】
例えば、不透明な膜パターンによって二次元コードを形成したとき、この二次元コードで明暗が十分でない場合には、この膜パターンの表面に金属膜などを被せることにより、表面からでも十分に読み取り可能な二次元コードを形成してもよい。
【００７８】
また、上記形態において、二次元コード２１は、信号配線７４が通っている領域に形成されていたが、入出力端子４５が形成されている領域に形成してもよい。また、二次元コード２１の種類としては、ＶｅｒｉＣｏｄｅに限らず、ＰＤＦ４１７、ＤａｔａＭａｔｒｉｘＥＣＣ２００、ＭａｘｉＣｏｄｅ、ＱＲＣｏｄｅ、ＡｚｔｅｃＣｏｄｅなどの二次元コード、さらにはバーコードであってもよい。さらに、本発明は上述の液晶装置に限らず、エレクトロルミネッセンス、プラズマディスプレー装置などの電気光学装置に用いるＴＦＴアレイ基板など、各種の薄膜装置に適用することができる。
【００７９】
【発明の効果】
以上説明したように、本発明では、電気素子を構成する複数の薄膜の少なくとも一層と同一の層間に形成された膜パターンを利用して二次元コードを形成するので、工程数を増やさなくても二次元コードを形成できる。
【００８０】
また、本発明において、透明基板の表面側には、半導体膜と同一の層間に形成された半導体膜パターンによって透明基板の裏面側から読み取られる二次元コードが形成されている場合には、二次元コードの上層側に配線や端子などが形成されていても、これらの配線や端子は、二次元コードを読み取るのを妨げない。また、半導体膜からなる二次元コードの下層側には配線や端子が形成されないので、半導体膜からなる二次元コードは、基板の表面あるいは基板表面に形成した下地膜の表面などといった平坦な領域に形成されている。それ故、二次元コードを透明基板の裏面側から正確に読み取ることができる。また、二次元コードの上層側に配線や端子があってもよいので、配線や端子が形成されていない領域を広く確保できないような場合でも、二次元コードを形成する領域を容易に確保できる。
【図面の簡単な説明】
【図１】本発明を適用した液晶装置を対向基板の側からみた平面図である。
【図２】図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【図３】図１に示す液晶装置に用いたＴＦＴアレイ基板のブロック図である。
【図４】（Ａ）、（Ｂ）はそれぞれ、図３に示すＴＦＴアレイ基板の画素の等価回路図、およびこのＴＦＴアレイ基板においてデータ線駆動回路や走査線駆動回路を構成する２段のＣＭＯＳインバータの等価回路図である。
【図５】図３に示すＴＦＴアレイ基板に形成したＴＦＴおよび二次元コードの断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、本形態の電気光学装置に用いたＴＦＴアレイ基板に付されている二次元コードをＴＦＴアレイ基板の表面側からみた説明図、およびこの二次元コードのＴＦＴアレイ基板の裏面側からみた説明図である。
【図７】図３に示すＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】図７に示す工程に続いて行う各工程の工程断面図である。
【図９】図８に示す工程に続いて行う各工程の工程断面図である。
【図１０】本発明を適用したＴＦＴアレイ基板を用いた電気光学装置の使用例としての投射型表示装置の光学系を示す説明図である。
【符号の説明】
１Ａ駆動回路用のＮ型ＴＦＴ（電気素子）
１Ｂ駆動回路用のＰ型ＴＦＴ（電気素子）
１Ｃ画素スイッチング用ＴＦＴ（電気素子）
６データ線
７走査線
９画素電極
１０透明基板
１１画像表示領域
１２Ａ、１２Ｂ、１２Ｃソース・ドレイン領域
１３ゲート絶縁膜
１５Ａ、１５Ｂゲート電極
１５Ｄ二次元コードの上層側に形成された導電膜
１７Ａ、１７Ｂ、１７Ｃチャネル領域
２０Ａ、２０Ｂ、２０ＢＴＦＴを構成する島状の半導体膜
２０Ｄ二次元コードを構成する半導体膜パターン
２１二次元コード
２２二次元コードのセル
３９液晶（電気光学物質）
４０液晶封入領域
６０データ線駆動回路
７０走査線駆動回路
７４信号線
１００対向基板
２００ＴＦＴアレイ基板（トランジスタアレイ基板／薄膜装置）
３００電気光学装置（液晶装置）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film device such as a TFT array substrate in which a thin film transistor (hereinafter referred to as TFT) is formed from a semiconductor film formed on a substrate, an electro-optical device, and a method of manufacturing the thin film device. More specifically, the present invention relates to a technique for forming a two-dimensional code for a thin film device.
[0002]
[Prior art]
A typical example of a thin film device in which electric elements such as transistors, resistors, and capacitors are formed by island-shaped semiconductor films formed on a substrate is a TFT array substrate used for an electro-optical device such as a liquid crystal device. In this TFT array substrate, after a semiconductor film such as a silicon film is formed on a substrate such as glass, impurities are introduced into an island-shaped semiconductor film obtained by patterning the semiconductor film to form a large number of TFTs. The TFT array substrate thus manufactured is bonded to the counter substrate through a predetermined gap, and then an electro-optical material such as liquid crystal is injected between the substrates to manufacture a liquid crystal device.
[0003]
Such a liquid crystal device is used as various display devices. If a TFT malfunctions in the process of manufacturing a TFT array substrate using a semiconductor process, a display defect such as a point defect or a line defect occurs. Occurs, and the yield of the electro-optical device decreases.
[0004]
Therefore, conventionally, a matrix type two-dimensional code or the like is printed on the TFT array substrate, and the manufacturing history of the TFT array substrate can be traced.
[0005]
[Problems to be solved by the invention]
However, attaching a two-dimensional code to the TFT array substrate by a method such as printing is a laborious operation.
[0006]
In view of this, a method is considered in which a thin film is left in a predetermined pattern in the process of manufacturing a TFT array substrate using a semiconductor process, and this is used as a two-dimensional code. Such a two-dimensional code can be attached to the TFT array substrate without adding a manufacturing process.
[0007]
However, in such a configuration, it is necessary to newly add a process for forming a film pattern constituting the two-dimensional code. In addition, when drawing a two-dimensional code on a TFT array substrate, a two-dimensional code is formed in a blank dead region while avoiding electrical elements and wiring on the TFT substrate. Since a so-called frame area in which a dead area occurs is not directly involved in display, there is a demand to make it as narrow as possible. In addition, when the number of pixels is increased in the liquid crystal device to improve display quality, the number of wirings and the like increase, and there is a situation in which a dead region that can form a two-dimensional code cannot be secured.
[0008]
In view of the above problems, an object of the present invention is to increase the number of steps in a thin film device, a TFT array substrate, an electro-optical device, and a thin film device manufacturing method in which an electric element is formed by a film pattern formed on a substrate. The object is to provide a configuration capable of forming a two-dimensional code without any problems.
[0009]
Another object of the present invention is to provide a thin film device in which an electric element is formed from a semiconductor film formed on a substrate, a TFT array substrate, an electro-optical device, and a method for manufacturing the thin film device, in which no electric element or wiring is formed. It is an object of the present invention to provide a configuration in which a two-dimensional code can be easily attached and a two-dimensional code can be reliably read even if a sufficient amount cannot be secured.
[0010]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention includes a transparent substrate, an island-shaped semiconductor film on the transparent substrate, and an electrical wiring formed on the transparent substrate, and a two-dimensional code or barcode Is formed of at least the semiconductor film.
Further, the present invention is characterized in that the two-dimensional code is a two-dimensional code in which cells defining data according to the presence or absence of the semiconductor film are arranged in a matrix.
The present invention is the above-described invention, wherein the two-dimensional code is formed so as to be readable from the back side of the transparent substrate.
The present invention is the invention described above, wherein the electrical wiring is formed of a conductive film having light reflectivity.
The present invention is the above-described invention, wherein a film having light reflectivity is formed on a surface direction side of the transparent substrate of the two-dimensional code.
The present invention is the invention described above, wherein a film having a metal film or a metal silicide film is formed on the surface direction side of the transparent substrate of the two-dimensional code. .
The present invention also includes a transparent substrate, an island-shaped semiconductor film on the transparent substrate, and an electrical wiring formed on the transparent substrate, and a two-dimensional code or barcode is at least the semiconductor film or It is formed by the electric wiring.
In addition, the present invention is an electro-optical device using the transistor array substrate defined in the above invention, wherein the transistor array substrate holds an electro-optical material between a counter substrate facing the transparent substrate. It is characterized by that.
The present invention also includes a step of forming a semiconductor film on a transparent substrate, patterning the semiconductor film, a first semiconductor film as a two-dimensional code or a barcode, and a second semiconductor for an electric element Forming a film, forming an insulating film on the transparent substrate so as to cover the patterned first semiconductor film and the second semiconductor film, and forming a conductive film on the insulating film And a step of forming an electric wiring by patterning the conductive film, wherein the electric wiring at least partially overlaps the second semiconductor film.
In order to solve the above problems, the present invention is a thin film device in which an electric element is formed by a thin film formed on the surface side of a transparent substrate, and the electric element is formed on the surface side of the transparent substrate. The two-dimensional code is formed by an opaque film pattern formed between the same layers as at least one of the plurality of thin films.
[0011]
In the present invention, since the two-dimensional code is formed using the film pattern formed between the same layers as at least one of the plurality of thin films constituting the electric element, the two-dimensional code can be formed without increasing the number of steps. .
[0012]
In the present invention, on the surface side of the transparent substrate, for example, an electrical element is formed by an island-shaped semiconductor film, and the two-dimensional code is formed by a semiconductor film pattern formed between the same layers as the semiconductor film. It is formed to be readable from the back side of the transparent substrate.
[0013]
In the present invention, since the two-dimensional code is formed on the front surface side of the transparent substrate, it can be read from the back surface side of the transparent substrate. Therefore, unlike the configuration of reading from the surface side of the transparent substrate, even if wirings and terminals are formed on the upper layer side of the two-dimensional code, these wirings and terminals do not prevent reading of the two-dimensional code. In a thin film device such as a TFT array substrate, a semiconductor film is formed directly on the substrate or on the surface of a base film formed on the surface of the substrate, and wirings and terminals are formed on the upper layer side. That is, since no wiring or terminals are formed on the lower layer side of the two-dimensional code made of the semiconductor film, the two-dimensional code made of the semiconductor film is placed on a flat region such as the surface of the substrate or the surface of the base film formed on the substrate surface. Is formed. Therefore, the two-dimensional code can be accurately read from the back side of the transparent substrate. Also, since there may be wiring and terminals on the upper layer side of the two-dimensional code, even in a thin film device that cannot secure a wide area where no wiring or terminals are formed, the area where the two-dimensional code is formed is easy. Can be secured.
[0014]
In the present invention, the two-dimensional code may be formed as a barcode. However, the present invention may be applied to a matrix-shaped two-dimensional code having a higher information density than the barcode. In this matrix-like two-dimensional code, cells that define data are arranged in a matrix depending on the presence or absence of a semiconductor film. However, in the present invention, since the two-dimensional code is manufactured by a semiconductor process, any complicated form can be used. Even a cord having a can be easily formed.
[0015]
In the present invention, it is preferable that a conductive film constituting a wiring or a terminal electrically connected to the electric element is formed on the upper layer side of the two-dimensional code. In the present invention, such a conductive film is preferably a film having light reflectivity. In the present invention, a light-reflective film such as a metal film or a metal is formed on the upper layer side of the two-dimensional code, even if it is not a conductive film constituting a wiring or a terminal electrically connected to the electric element. A silicide film is preferably formed.
[0016]
The thin film device according to the present invention may be formed as a transistor array substrate used in an electro-optical device such as a liquid crystal device. In this transistor array substrate, the transparent substrate includes a plurality of electric elements. A thin film transistor is formed. The electro-optical device using the transistor array substrate has a configuration in which an electro-optical material is held between the transistor array substrate and the counter substrate. When the present invention is applied to such a transistor array substrate for an electro-optical device, a two-dimensional code can be accurately read from the back side of the transistor array substrate even if the counter substrate is superimposed on the surface of the transistor array substrate. .
[0017]
In such a method for manufacturing a thin film device, a semiconductor film forming step for forming a semiconductor film on substantially the entire surface of a transparent substrate, and a patterning for patterning the semiconductor film to form an island-shaped semiconductor film constituting an electric element. In this patterning step, a part of the semiconductor film is patterned with a predetermined pattern to form a two-dimensional code that can be read from the back side of the transparent substrate. That is, when a semiconductor film formed on substantially the entire surface of the transparent substrate is patterned into an island shape using a photolithography technique, a two-dimensional code is simultaneously manufactured. Therefore, a two-dimensional code can be formed without adding a new process. Further, since the two-dimensional code is formed by using the photolithography technique, even a code having a complicated form such as a two-dimensional code can be easily formed.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
As an embodiment of the present invention, an example in which the present invention is applied to a liquid crystal device which is a typical electro-optical device will be described.
[0019]
(Overall configuration of electro-optical device)
FIG. 1 is a plan view of the liquid crystal device according to the present embodiment as viewed from the counter substrate side. FIG. 2 is a cross-sectional view of the liquid crystal device taken along line HH ′ of FIG.
[0020]
As shown in FIGS. 1 and 2, an electro-optical device 300 (liquid crystal device) used for a projection display device, a direct-view display device, or the like has a pixel electrode on the surface side of a transparent substrate 10 such as quartz glass or heat-resistant glass. TFT array substrate 200 (transistor array substrate / thin film device) 9 is formed in a matrix, counter substrate 100 in which counter electrode 32 is formed on the surface of transparent substrate 41 such as quartz glass or heat-resistant glass, and these The liquid crystal 39 is roughly configured to be enclosed and sandwiched as an electro-optical material between the substrates.
[0021]
The TFT array substrate 200 and the counter substrate 100 are bonded together with a gap material-containing sealing material 59 formed along the outer periphery of the counter substrate 100 via a predetermined gap (cell gap). Between the TFT array substrate 200 and the counter substrate 100, a liquid crystal sealing region 40 is defined by a gap material-containing sealing material 59, and the liquid crystal 39 is sealed in the liquid crystal sealing region 40.
[0022]
The counter substrate 100 is smaller than the TFT array substrate 200, and the peripheral portion of the TFT array substrate 200 is in a state of protruding from the outer peripheral edge of the counter substrate 100. Accordingly, the driving circuit (scanning line driving circuit 70 and data line driving circuit 60) and the input / output terminal 45 of the TFT array substrate 200 are exposed from the counter substrate 100. Here, since the sealing material 59 is partially interrupted, the liquid crystal injection port 241 is configured by the interrupted portion. Therefore, after the counter substrate 100 and the TFT array substrate 200 are bonded together, the liquid crystal 39 can be injected under reduced pressure from the liquid crystal injection port 241 if the inner region of the sealing material 59 is in a reduced pressure state. The liquid crystal injection port 241 may be blocked with a sealing material 242.
[0023]
On the TFT array substrate 200, a light shielding film 55 for cutting off the image display region 11 is formed inside the region where the sealing material 59 is formed. Further, a light shielding film 57 called a black matrix or the like is formed on the counter substrate 100 in a region corresponding to the boundary region between the pixel electrodes 9 of the TFT array substrate 200.
[0024]
A polarizing plate (not shown) or the like is placed in a predetermined direction on the light incident side surface or the light emitting side of the counter substrate 100 and the TFT array substrate 200 according to the normally white mode / normally black mode. Has been placed.
[0025]
In the electro-optical device 300 configured as described above, in the TFT array substrate 200, the pixel electrode 9 is detected by an image signal applied to the pixel electrode 9 via a data line (not shown) and a pixel switching TFT (described later). And the counter electrode 32, the alignment state of the liquid crystal 39 is controlled for each pixel, and a predetermined image corresponding to the image signal is displayed. Therefore, in the TFT array substrate 200, it is necessary to supply an image signal to the pixel electrode 9 through the data line and the TFT 1C and to apply a predetermined potential to the counter electrode 32 as well. Therefore, in the electro-optical device 300, the portion of the surface of the TFT array substrate 200 that faces each corner portion of the counter substrate 100 is used for vertical conduction made of an aluminum film or the like with the aid of a data line forming process. A first electrode 47 is formed. On the other hand, in each corner portion of the counter substrate 100, a second electrode 48 for vertical conduction made of an ITO (Indium Tin Oxide) film or the like is formed using the process of forming the counter electrode 4. Further, the first electrode 47 and the second electrode 48 for vertical conduction are electrically connected by a conductive material 56 in which conductive particles such as silver powder or gold-plated fiber are mixed with an epoxy resin adhesive component. is doing. Therefore, in the electro-optical device 300, the TFT array substrate can be obtained by connecting the flexible wiring substrate 99 only to the TFT array substrate 200 without connecting the flexible wiring substrate or the like to each of the TFT array substrate 200 and the counter substrate 100. A predetermined signal can be input to both 200 and the counter substrate 100.
[0026]
(Overall configuration of TFT array substrate 200)
FIG. 3 is a block diagram schematically showing the configuration of the TFT array substrate 200 used in the electro-optical device 300.
[0027]
As shown in FIG. 3, in the TFT array substrate 200 with a built-in drive circuit, corresponding to positions where a plurality of scanning lines 7 and a plurality of data lines 6 intersect on the transparent substrate 10 will be described later. The pixel electrodes 9 connected via pixel switching TFTs are arranged in a matrix. The scanning line 7 is composed of a tantalum film, an aluminum film, an aluminum alloy film, a silicide film of various metals, or the like, and the data line 6 is composed of an aluminum film, an aluminum alloy film, a silicide film of various metals, or the like, each of which is a single layer or a stacked layer. Has been. A region where the pixel electrode 9 and the pixel switching TFT are formed functions as the pixel 110, and a region where the pixels 110 are arranged in a matrix is an image display region 11.
[0028]
A data line driving circuit 60 that supplies an image signal to each of the plurality of data lines 6 is configured in the outer area (peripheral portion) of the image display area 11 on the transparent substrate 10. Further, a scanning line driving circuit 70 for supplying a scanning signal for pixel selection to each scanning line 7 is formed at each of both ends of the scanning line 7. These drive circuits are TFT circuits (thin film transistor circuits) configured by TFTs for drive circuits described later.
[0029]
On the data line driving circuit 60 side, there are an X-side shift register circuit, a sample-and-hold circuit 66 having a TFT as an analog switch that operates based on a signal output from the X-side shift register circuit, Six image signal lines 67 corresponding to the image signal are configured. In this example, in the data line driving circuit 60, the X-side shift register circuit is configured in four phases, and a start signal, a clock signal, and its inverted clock signal are externally input via the input / output terminal 45 on the X side. The data line driving circuit 60 is driven by these signals supplied to the shift register circuit. Accordingly, in the sample hold circuit 66, each TFT operates based on the signal output from the X side shift register circuit, and the image signal supplied via the image signal line 67 is transferred to the data line 6 at a predetermined timing. And can be supplied to each pixel electrode 9.
[0030]
On the other hand, the scanning line driving circuit 70 is supplied with a start signal, a clock signal, and its inverted clock signal from the outside through terminals, and the scanning line driving circuit 70 is driven by these signals.
[0031]
In the TFT array substrate 200 of this embodiment, a constant power source, a modulated image signal (image signal), various drive signals, etc. are input to the side portion of the transparent substrate 10 on the data line drive circuit 60 side. A large number of input / output terminals 45 are formed of a metal film such as an aluminum film, a metal silicide film, or a conductive film such as an ITO film. A plurality of signal wirings 73 and 74 for driving the scanning line driving circuit 60 and the data line driving circuit 70 are respectively routed from these input / output terminals 45. These signal wirings 73 and 74 are made of an aluminum film or the like. Made of a low-resistance metal film.
[0032]
(Configuration of pixel and drive circuit)
4A and 4B are equivalent circuit diagrams of the pixels 110 of the TFT array substrate 200 shown in FIG. 3 and two-stage CMOS inverters constituting the data line driving circuit 60 and the scanning line driving circuit 70, respectively. It is an equivalent circuit diagram.
[0033]
In FIG. 4A, a pixel switching TFT 1C connected to the scanning line 7 and the data line 6 is formed in each pixel 110. The TFT 1C is configured between the pixel electrode 9 and the counter substrate 100. A liquid crystal capacitor is connected. In addition, a capacitor line 75 is formed toward each pixel 110, and a storage capacitor 23 is formed in each pixel electrode 9 using this capacitor line 75.
[0034]
As shown in FIG. 4B, in the data line driving circuit 60 and the scanning line driving circuit 70, a CMOS circuit 81 is constituted by an N-type TFT 1A and a P-type TFT 1B. An inverter circuit is composed of one or more stages. In this CMOS inverter circuit 80 (TFT circuit), in any of the P-type TFTs 1B constituting the CMOS circuit 81 in each stage, one of the source and the drain is an aluminum film, an aluminum alloy film supplied with the voltage Vdd, It is electrically connected to a wiring layer 801 made of a silicide film of various metals, and in any of the N-type TFTs 1A, one of the source and the drain is an aluminum film, an aluminum alloy film, or various metals supplied with a voltage Vss. The wiring layer 802 made of a silicide film or the like is electrically connected through the contact hole 19. The gates of the N-type and P-type TFTs 1A and 1B at each stage are electrically connected to an input / output wiring layer 803 made of an aluminum film, an aluminum alloy film, various metal silicide films, and the like. Are electrically connected to the sources and drains of the N-type and P-type TFTs 1A and 1B constituting the CMOS circuit 81 in the previous stage.
[0035]
(Cross-sectional structure of TFT array substrate 200)
FIG. 5 is a cross-sectional view of TFTs 1A, 1B, and 1C formed on the TFT array substrate 200 and a two-dimensional code described later.
[0036]
As shown in FIG. 5, in the TFT array substrate 200, a base insulating film 101 made of a silicon oxide film or the like is formed on the transparent substrate 10, and an island-like polysilicon film is formed on the upper side of the base insulating film 101. Semiconductor films 20A, 20B, and 20C are formed. Among these semiconductor films 20A, 20B, and 20C, the TFTs 1A and 1B having the LDD structure for the driving circuit are formed using the semiconductor films 20A and 20B, and the pixel switching TFT 1C is formed using the semiconductor film 20C. . That is, the gate insulating film 13 is formed on the upper layer of the semiconductor films 20A, 20B, and 20C, and the upper layer side of the gate insulating film 13 is made of a tantalum film, an aluminum film, an aluminum alloy film, a silicide film of various metals, or the like. Gate electrodes 15A and 15B and a scanning line 7 are formed. Further, interlayer insulating films 51 and 52 made of a silicon oxide film are formed in this order on the upper side of the gate electrodes 15A and 15B and the scanning line 7.
[0037]
In the N-type TFT 1A, a wiring layer 802 made of an aluminum film, an aluminum alloy film, a silicide film of various metals, or the like located on the upper side of the interlayer insulating film 51 serves as a source / drain electrode through the contact hole 19 of the interlayer insulating film 51. Are electrically connected to the source / drain region 12A. In the P-type TFT 1B, a wiring layer 801 made of an aluminum film, an aluminum alloy film, a silicide film of various metals, or the like located on the upper side of the interlayer insulating film 51 serves as a source / drain electrode through the contact hole 19 of the interlayer insulating film 51. Are electrically connected to the source / drain region 12B. Further, between the N-type TFT 1A and the P-type TFT 1B, a wiring layer 803 made of an aluminum film, an aluminum alloy film, various metal silicide films, etc. located on the upper side of the interlayer insulating film 51 serves as a source / drain electrode. The contact region 19 of the interlayer insulating film 51 is electrically connected to both the source region 12A of the N-type TFT 1A and the drain region 12B of the P-type TFT 1B.
[0038]
In the pixel TFT 1 </ b> C, the data line 6 and the drain electrode 18 made of an aluminum film, an aluminum alloy film, various metal silicide films and the like located on the upper layer side of the interlayer insulating film 51 pass through the contact hole 19 of the interlayer insulating film 51. The pixel electrode 9 positioned on the upper layer side of the interlayer insulating film 52 is electrically connected to the drain electrode 18 through the contact hole 96 of the interlayer insulating film 52. .
[0039]
In this embodiment, each of the TFTs 1A, 1B, and 1C has an LDD structure, and each of the source / drain regions 12A, 12B, and 12C has a high concentration and a low concentration of the source / drain regions 121A, 121B, and 121C. Source / drain regions 122A, 122B, 122C are provided.
[0040]
(Configuration of two-dimensional code)
6A and 6B are explanatory views of the two-dimensional code attached to the TFT array substrate 200 used in the electro-optical device 300 of the present embodiment as viewed from the surface side of the TFT array substrate 200, and the two-dimensional code. It is explanatory drawing seen from the back surface side of the TFT array substrate 200 of a cord.
[0041]
In the electro-optical device 300 of this embodiment, the two-dimensional code 21 shown in FIGS. 6A and 6B is attached so that the manufacturing history of the TFT array substrate 200 can be traced later. The two-dimensional code 21 is a two-dimensional code called VeriCode, and cells 22 that define data are arranged in a matrix according to the intensity of light reflectance. Here, the size of the cell 22 for one dot is 100 μm square, and such a cell 22 is formed by 10 × 10 to 144 × 144, but the TFT array substrate 200 of this embodiment has a 14 × 14 cell. Size.
[0042]
In this embodiment, as shown in FIGS. 1 and 3, the two-dimensional code 21 is formed in an area on the outer peripheral side of the image display area 11 through which a plurality of signal wirings 74 pass. Therefore, the section of the TFT array substrate 200 where the two-dimensional code 21 is formed is expressed as shown in the right end region of FIG.
[0043]
As can be seen from FIG. 5, the two-dimensional code 21 is formed on the surface of the base protective film 101 formed on the surface of the transparent substrate 10 by the semiconductor film 20D patterned in a predetermined pattern shape, and this semiconductor film 20D. Is a silicon film formed simultaneously with the semiconductor films 20A, 20B and 20C constituting the active layers of the TFTs 1A, 1B and 1C. Therefore, the upper layer side of the two-dimensional code 21 is made of a tantalum film, an aluminum film, an aluminum alloy film, various metal silicide films, etc. formed simultaneously with the gate insulating film 13, the gate electrodes 15A and 15B and the scanning line 7. Conductive film 15D, interlayer insulating film 51, signal wiring 74 made of tantalum film, aluminum film, aluminum alloy film, silicide film of various metals, etc. formed simultaneously with wiring layers 801, 802, 803 and data line 6, and interlayer insulation The semiconductor film 20D and the semiconductor films 20A, 20B, and 20C are between the same layers, for example, the films 52 are stacked in this order.
[0044]
For this reason, in this embodiment, as indicated by the arrow L1, even if the image reader reads the two-dimensional code 21 from the surface side of the TFT array substrate 200, light is blocked by the signal wiring 74 and the conductive film 15D. As shown by the arrow L2, if it is from the back side of the TFT array substrate 200, the transparent substrate 10 such as glass and a transparent base made of silicon oxide film are interposed between the two-dimensional code 21. Since it is the protective film 101, the two-dimensional code 21 can be read by an image reader. Therefore, unlike the configuration of reading from the surface side of the transparent substrate 10, the conductive layer 15D and the signal wiring 74 may be provided on the upper layer side of the two-dimensional code 21, so that the wiring and terminals are connected as shown in FIGS. The region where the conductive film 15 </ b> D and the signal wiring 74 are formed can be used as the region where the two-dimensional code 21 is formed. Therefore, even if the TFT array substrate 200 cannot secure a wide area where wiring and terminals are not formed, the area where the two-dimensional code 21 is formed can be easily secured.
[0045]
In addition, since the two-dimensional code 21 is formed on the surface of the base protective film 101 formed on the surface of the transparent substrate 10, it is formed on a flat base. For this reason, the two-dimensional code 21 can be read accurately.
[0046]
Further, in the two-dimensional code 21, the cell 22 in which the semiconductor film 20D remains has light absorption, while the cell 22 in which the semiconductor film 20D does not remain includes the conductive film 15D made of a metal film having light reflectivity and Since the signal wiring 74 serves as a background, the contrast is large between the cell 22 where the semiconductor film 20D remains and the cell 22 where the semiconductor film 20D does not remain. Therefore, the two-dimensional code 21 can be read accurately.
[0047]
Furthermore, as shown in FIGS. 1 and 2, the two-dimensional code 21 may be read after the counter substrate 100 is overlaid on the surface of the TFT array substrate 200 and assembled as the electro-optical device 300. In the embodiment, since the two-dimensional code 21 is read from the back side of the TFT array substrate 200, there is an advantage that the two-dimensional code 21 may be formed in a region where the TFT array substrate 200 and the counter substrate 100 overlap. is there.
[0048]
Moreover, since the two-dimensional code 21 is formed by patterning a semiconductor film by photolithography as will be described later, even a code having a complicated pattern such as a two-dimensional code can be easily formed.
[0049]
(Manufacturing method of TFT array substrate 200)
An example of a method for manufacturing the TFT array substrate 200 will be described with reference to FIGS. 7 to 9 are process cross-sectional views illustrating a method for manufacturing the TFT array substrate 200. FIG.
[0050]
First, as shown in FIG. 7A, the glass transparent substrate 10 is made of a silicon oxide film having a thickness of about 200 nm by plasma CVD using TEOS (tetraethoxysilane), oxygen gas, or the like as a source gas. A base insulating film 101 is formed.
[0051]
Next, the temperature of the transparent substrate 10 is set to 350 ° C., and the semiconductor film 20 made of an amorphous silicon film having a thickness of about 60 nm is formed on the surface of the base insulating film 101 by plasma CVD. Here, the semiconductor film 20 made of an amorphous silicon film may be subjected to a crystallization process such as laser annealing or solid phase growth to crystallize the semiconductor film 20 to a polysilicon film. In some cases, the crystallization step is performed after the semiconductor film 20 is patterned into an island shape in the patterning step. Further, after the semiconductor film 20 is formed as a polysilicon film, the crystallinity may be improved by a method such as laser annealing or solid phase growth.
[0052]
Next, as shown in FIG. 7B, a resist 97 is applied to the surface of the semiconductor film 20, and then light is irradiated through a mask (not shown) having a predetermined mask pattern, or an electron beam. An exposure process for irradiating with a predetermined pattern is performed.
[0053]
Next, as shown in FIG. 7C, the exposed resist 97 is developed to form a resist mask 98.
[0054]
Next, as shown in FIG. 7D, the semiconductor film 20 is patterned through a resist mask 98 to form semiconductor films 20A, 20B, and 20C. In the formation region of the two-dimensional code 21, the two-dimensional code 21 is formed by leaving the semiconductor film 20D with a pattern (see FIGS. 6A and 6B) according to the lot number. The semiconductor films 20A, 20B, and 20C are island-shaped semiconductor films for forming the N-type TFT 1A for the drive circuit, the P-type TFT 1B for the drive circuit, and the TFT 1C for the pixel, respectively.
[0055]
Next, as shown in FIG. 8A, the surface of the semiconductor films 20A, 20B, 20C, and 20D has a thickness of about 100 nm by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a source gas. A gate insulating film 13 made of a silicon oxide film is formed.
[0056]
Next, a resist mask 91A is formed that covers the entire region where the P-type TFT 1B for the driving circuit is to be formed and covers the region for forming the gate electrode of the N-type TFT 1A for the driving circuit and the pixel TFT 1C. In this state, phosphorus ions (N-type impurities) are supplied to the semiconductor films 20A and 20C by about 2 × 10. ¹⁵ cm ^-2 Introduced at a dose of. As a result, regions of the semiconductor films 20A and 20C in which phosphorus ions are implanted become high-concentration source / drain regions 122A and 122C.
[0057]
Note that the presence or absence of phosphorus ion implantation into the semiconductor film 20D constituting the two-dimensional code 21 may be any.
[0058]
Next, as shown in FIG. 8B, the entire area where the N-type TFT 1A for the drive circuit and the pixel TFT 1C are to be formed is covered, and the area where the gate electrode is to be formed for the P-type TFT 1B for the drive circuit is A resist mask 91B that covers a little wider is formed, and in this state, boron ions (P-type impurities) are applied to the semiconductor film 20B by about 2 × 10. ¹⁵ cm ^-2 Introduced at a dose of. As a result, the region in which the boron ions are implanted in the semiconductor film 20B becomes the high concentration source / drain region 122B.
[0059]
Also here, the presence or absence of boron ion implantation into the semiconductor film 20D constituting the two-dimensional code 21 may be any.
[0060]
Next, the semiconductor films 20A, 20B, and 20C are subjected to a rapid heat treatment using an arc lamp to activate the impurities introduced into the semiconductor films 20A, 20B, and 20C.
[0061]
Next, after forming a conductive film made of a metal film such as aluminum or tantalum on the surface of the gate insulating film 13 by sputtering, the conductive film is patterned, and as shown in FIG. Electrodes 15A and 15B and the scanning line 7 are formed. At this time, a reflective metal film such as aluminum or tantalum is also left as the conductive film 15D in the region where the two-dimensional code 21 is formed, and is used as the background of the two-dimensional code 21.
[0062]
Next, as shown in FIG. 9A, after forming a resist mask 93A that covers the entire formation region of the P-type TFT 1B for the drive circuit, hydrogen gas is used under the condition that the temperature of the substrate 10 is 350 ° C. Diluted phosphine (PH _Three ), Etc., and low concentration phosphorus ions (N-type impurities) is about 1 × 10 ¹³ cm ^-2 (A low concentration N-type impurity introduction step). The semiconductor films 20A and 20C also have about 2 × 10 hydrogen ions. ¹³ cm ^-2 Introduced at a dose of. Portions where impurities are not introduced become channel regions 17A and 17C. As a result, an N-type TFT 1A for a drive circuit and an N-type TFT 1C for a pixel are formed on the same transparent substrate 10, and these TFTs are composed of the gate electrode 15A of the source / drain regions 12A and 12C, The LDD structure is provided with low-concentration source / drain regions 121A and 121C in a portion facing the end portion of 15C. If such a low-concentration N-type impurity introduction step is omitted, the TFTs 1A and 1C have an offset gate structure.
[0063]
Note that the presence or absence of phosphorus ion implantation into the semiconductor film 20D constituting the two-dimensional code 21 may be any.
[0064]
Next, as shown in FIG. 9B, after a resist mask 93B covering the N-type TFT 1A for the driver circuit and the TFT 1C for the pixel is formed, hydrogen is applied under the condition that the temperature of the transparent substrate 10 is 350 ° C. Diborane diluted with gas (B ₂ H ₆ ) Or the like, and a low concentration of boron ions (P-type impurities) is about 1 × 10 ¹³ cm ^-2 Introduced at a dose of. The semiconductor film 20B has about 2 × 10 hydrogen ions. ¹³ cm ^-2 Introduced at a dose of. A portion where impurities are not introduced becomes a channel region 17B. As a result, a P-type TFT 1B for a drive circuit is formed on the transparent substrate 10, and this TFT has a low concentration source / drain region 121B in a portion of the source / drain region 12B facing the end of the gate electrode 15B. The LDD structure is provided. If such a low-concentration P-type impurity introduction step is omitted, the TFT 1B has an offset gate structure.
[0065]
Also here, the presence or absence of boron ion implantation into the semiconductor film 20D constituting the two-dimensional code 21 may be any.
[0066]
Next, heat treatment is performed in a forming gas to activate the low-concentration impurities introduced into the low-concentration source / drain regions 121A, 121B, and 121C. Then, as shown in FIG. 9C, TEOS (tetraethoxysilane) An interlayer insulating film 51 made of a silicon oxide film having a thickness of about 500 nm is formed by a plasma CVD method using oxygen or oxygen gas as a source gas.
[0067]
Next, contact holes 19 are formed in the interlayer insulating film 51 in the formation regions of the TFTs 1A, 1B, and 1C.
[0068]
Next, after a metal film such as an aluminum film having a film thickness of 500 nm to 800 nm is formed on the surface of the interlayer insulating film 51, the metal film is patterned using a photolithography technique, and each wiring layer 801, 802, 803 is patterned. Then, the data line 6 and the drain electrode 18 are formed. At this time, a metal film having reflectivity such as aluminum is left as the signal wiring 74 in the region where the two-dimensional code 21 is formed. This signal wiring 74 is also used as the background of the two-dimensional code 21. Has been.
[0069]
Next, as shown in FIG. 5, an interlayer insulating film 52 made of a silicon oxide film having a thickness of about 500 nm is formed by plasma CVD using TEOS (tetraethoxysilane) or oxygen gas as a source gas.
[0070]
Next, a contact hole 96 reaching the drain electrode 18 is formed in the interlayer insulating film 52.
[0071]
Next, after forming an ITO film on the surface of the interlayer insulating film 52, the ITO film 900 is patterned to form the pixel electrode 9.
[0072]
[Configuration of electro-optical device]
The electro-optical device 300 configured as described above can be used, for example, as a light valve of the projection display device shown in FIG.
[0073]
A projection type display device 1100 shown in FIG. 10 prepares three liquid crystal modules including the electro-optical device 300 in which the driving circuit 1004 is mounted on a TFT array substrate, and each of the RGB light valves 100R, 100G, and 100B. The projector is used as a projector. In this projector 1100, when light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light corresponding to the three primary colors R, G, and B is emitted by three mirrors 1106 and two dichroic mirrors 1108. The light components are separated into components R, G, and B (light separation means) and guided to the corresponding light valves 100R, 100G, and 100B (electro-optical device 300 / light valve). At this time, since the optical component B has a long optical path, the light component B is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss. Then, the light components R, G, and B corresponding to the three primary colors respectively modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 1112 (light combining unit) from three directions and are combined again, and then the projection lens. A color image is projected on a screen 1120 or the like via 1114.
[0074]
Therefore, before manufacturing such a projection display device 100, the light valves 100R, 100G, and 100B (electro-optical device 300) are inspected, and further, the TFT array substrate 200 is inspected. By providing feedback to the manufacturing department of the TFT array substrate 200, the yield and quality of the projection display device 100 can be improved. When performing such feedback, since the TFT array substrate 200 is provided with the two-dimensional code 21 indicating its manufacturing history, the history of the TFT array substrate 200 can be tracked.
[0075]
Even if it is necessary to track the history after the projection display device 100 is shipped, the TFT array substrate 200 is provided with the two-dimensional code 21 indicating the manufacturing history, etc. The history of the substrate 200 can be tracked.
[0076]
[Other embodiments]
In addition, this invention is not limited to the said form, It can implement with the form variously deformed within the range of the summary of this invention.
[0077]
For example, when a two-dimensional code is formed with an opaque film pattern, if the light and darkness is not sufficient with this two-dimensional code, the surface of this film pattern can be sufficiently read even from the surface by covering it with a metal film. A two-dimensional code may be formed.
[0078]
In the above embodiment, the two-dimensional code 21 is formed in the region through which the signal wiring 74 passes, but may be formed in the region in which the input / output terminal 45 is formed. In addition, the type of the two-dimensional code 21 is not limited to VeriCode, but may be a two-dimensional code such as PDF417, DataMatrixECC200, MaxiCode, QRCode, AztecCode, or a barcode. Furthermore, the present invention is not limited to the above-described liquid crystal device, and can be applied to various thin film devices such as a TFT array substrate used in electro-optical devices such as electroluminescence and plasma display devices.
[0079]
【The invention's effect】
As described above, in the present invention, since the two-dimensional code is formed by using the film pattern formed between the same layers as at least one of the plurality of thin films constituting the electric element, the number of steps is not increased. A two-dimensional code can be formed.
[0080]
In the present invention, when a two-dimensional code read from the back surface side of the transparent substrate is formed on the front surface side of the transparent substrate by a semiconductor film pattern formed between the same layers as the semiconductor film, Even if wirings and terminals are formed on the upper layer side of the code, these wirings and terminals do not prevent reading of the two-dimensional code. In addition, since no wiring or terminals are formed on the lower layer side of the two-dimensional code made of a semiconductor film, the two-dimensional code made of a semiconductor film is placed on a flat region such as the surface of the substrate or the surface of the base film formed on the substrate surface. Is formed. Therefore, the two-dimensional code can be accurately read from the back side of the transparent substrate. In addition, since there may be wiring and terminals on the upper layer side of the two-dimensional code, even when a wide area where no wiring or terminals are formed cannot be secured, a region where the two-dimensional code is formed can be easily secured.
[Brief description of the drawings]
FIG. 1 is a plan view of a liquid crystal device to which the present invention is applied as viewed from a counter substrate side.
FIG. 2 is a cross-sectional view of the liquid crystal device taken along line HH ′ of FIG.
3 is a block diagram of a TFT array substrate used in the liquid crystal device shown in FIG.
4A and 4B are equivalent circuit diagrams of pixels of the TFT array substrate shown in FIG. 3, respectively, and a two-stage CMOS that constitutes a data line driving circuit and a scanning line driving circuit in the TFT array substrate. It is an equivalent circuit diagram of an inverter.
5 is a cross-sectional view of a TFT and a two-dimensional code formed on the TFT array substrate shown in FIG.
FIGS. 6A and 6B are explanatory views of a two-dimensional code attached to a TFT array substrate used in the electro-optical device of this embodiment, as viewed from the surface side of the TFT array substrate, and the two-dimensional code. It is explanatory drawing seen from the back surface side of the TFT array substrate of a cord.
7 is a process cross-sectional view showing a manufacturing method of the TFT array substrate shown in FIG. 3; FIG.
FIG. 8 is a process cross-sectional view of each process performed following the process shown in FIG. 7;
9 is a process cross-sectional view of each process performed following the process shown in FIG. 8. FIG.
FIG. 10 is an explanatory diagram showing an optical system of a projection display device as an example of use of an electro-optical device using a TFT array substrate to which the present invention is applied.
[Explanation of symbols]
1A N-type TFT (electric element) for drive circuit
1B P-type TFT (electric element) for drive circuit
1C Pixel switching TFT (electrical element)
6 data lines
7 Scan lines
9 Pixel electrode
10 Transparent substrate
11 Image display area
12A, 12B, 12C Source / drain regions
13 Gate insulation film
15A, 15B Gate electrode
Conductive film formed on the upper layer side of 15D two-dimensional code
17A, 17B, 17C channel region
20A, 20B, 20B Island-like semiconductor film constituting TFT
Semiconductor film pattern constituting 20D two-dimensional code
21 Two-dimensional code
22 Two-dimensional code cell
39 Liquid crystal (electro-optic material)
40 Liquid crystal sealing area
60 Data line drive circuit
70 Scanning line drive circuit
74 Signal line
100 Counter substrate
200 TFT array substrate (transistor array substrate / thin film device)
300 Electro-optical device (liquid crystal device)

Claims

A transparent substrate;
An island-shaped semiconductor film on the transparent substrate;
Electrical wiring formed on the transparent substrate,
2. A thin film device, wherein a two-dimensional code or bar code is formed of at least the semiconductor film.

3. The thin film device according to claim 2, wherein the two-dimensional code is a two-dimensional code in which cells defining data are arranged in a matrix depending on the presence or absence of the semiconductor film.

The thin film device according to claim 1, wherein the two-dimensional code is formed so as to be readable from a back surface side of the transparent substrate.

4. The thin film device according to claim 1, wherein the electrical wiring is formed of a conductive film having light reflectivity.

5. The thin film device according to claim 1, wherein a film having light reflectivity is formed on a surface direction side of the transparent substrate of the two-dimensional code.

6. The thin film device according to claim 1, wherein a film having a metal film or a metal silicide film is formed on a surface direction side of the transparent substrate of the two-dimensional code.

A transparent substrate;
An island-shaped semiconductor film on the transparent substrate;
Electrical wiring formed on the transparent substrate,
A transistor array substrate, wherein a two-dimensional code or bar code is formed of at least the semiconductor film.

8. An electro-optical device using a transistor array substrate as defined in claim 7, wherein the transistor array substrate holds an electro-optical material between a counter substrate facing the transparent substrate. Electro-optic device.

Forming a semiconductor film on a transparent substrate;
Patterning the semiconductor film to form a first semiconductor film as a two-dimensional code or barcode, and a second semiconductor film for an electrical element;
Forming an insulating film on the transparent substrate so as to cover the patterned first semiconductor film and the second semiconductor film;
Forming a conductive film on the insulating film;
Forming an electrical wiring by patterning the conductive film, wherein the electrical wiring is at least partially overlapped with the second semiconductor film.