JP3786373B2 - Ａｔｍ網インタフェース装置 - Google Patents
Ａｔｍ網インタフェース装置 Download PDFInfo
- Publication number
- JP3786373B2 JP3786373B2 JP24509695A JP24509695A JP3786373B2 JP 3786373 B2 JP3786373 B2 JP 3786373B2 JP 24509695 A JP24509695 A JP 24509695A JP 24509695 A JP24509695 A JP 24509695A JP 3786373 B2 JP3786373 B2 JP 3786373B2
- Authority
- JP
- Japan
- Prior art keywords
- isochronous
- data
- atm
- isochronous data
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 46
- 239000000872 buffer Substances 0.000 claims description 40
- 238000012546 transfer Methods 0.000 claims description 27
- 230000011218 segmentation Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 12
- 230000015654 memory Effects 0.000 description 12
- 239000002131 composite material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6459—Multiplexing, e.g. TDMA, CDMA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ホストプロセッサとは独立の単一の物理チャネル上のアイソクロナス(isochronous)データストリームと非アイソクロナスデータストリームを多重化および分離化する非同期転送モード網の網インタフェースに関する。
【０００２】
【従来の技術】
アイソクロナス情報と非アイソクロナス情報は、通信網に対して異なる要求を課する異なる特性を有する。その結果、ある点から別の点へ情報を伝送するために通信網ごとに異なる転送モードが開発されている。
【０００３】
現在のアプリケーションでは、非アイソクロナスデータはバーストデータ（バースト型データ）とも呼ばれる。バースト型データとしては、例えば、ファイルトランザクションや電子メールトランザクションがある。他方、アイソクロナスデータは、通信の継続時間中に端点間に連続的な回線を確立し維持する回線交換転送モードを使用して端点間で転送されることが多い。
【０００４】
一般に、バーストデータは高いピーク−平均レート比を有し、誤りなし伝送を要求するが、端点間タイミング制約は比較的緩い。例えば、リモートデータベースアクセスの仕様では、９５パーセントの時間は、問合せメッセージがクライアントからサーバまで５秒以内に伝達されるようにする。しかし、伝送エラーが検出された場合、正しい応答は、この５秒間仕様に反しても問合せメッセージを再送することである。イーサネットやトークンリングのような従来のローカルエリアネットワーク（ＬＡＮ）はバーストデータを転送するように設計されている。
【０００５】
これに対して、アイソクロナスデータは時間的に規則的（すなわち、固定帯域幅を有する）であり、通常は誤りなし伝送を要求しない。一般に誤りはオーディオ／ビデオノイズになるだけだからである。さらに、アイソクロナスデータは、厳格な端点間タイミング制約を有する。電話網やサービス総合ディジタル網（ＩＳＤＮ）のような従来の広域網（ＷＡＮ）はアイソクロナスデータに適合している。これらの網は、アイソクロナスデータトラフィックとバーストデータトラフィックの両方からなる複合ストリームをサポートすることができるが、アイソクロナストラフィックのほうに重点が置かれている。例えば、ＩＳＤＮの１２８ｋｂｐｓ基本インタフェース（ＢＲＩ）は、音声／ビデオ／データ統合呼の音声およびビデオ成分の適当な媒体であるが、データ成分のデータレートはおそらくは６４ｋｂｐｓ以下となり、従来のローカルエリアネットワーク上で実現されている１０Ｍｂｐｓのデータレートに比べて非常に遅い。
【０００６】
従来のローカルエリアネットワークおよび広域網は、アイソクロナス情報と非アイソクロナス情報との複合データストリームを転送するのに適していない。一般に、ローカルエリアネットワーク技術は（ハードウェアもソフトウェアも）本質的にバーストデータに重点を置いている。複数の論理接続（異なるデータタイプからなる可能性もある）をネットワーク上で多重化することは、時間にとらわれない誤りなしデータ接続に適した上位層のソフトウェア構成である。しかし、アイソクロナス（例えば、音声またはビデオ）情報伝送は、保証された帯域幅と、厳格に制限された伝送遅延を要求する。ローエンドのアイソクロナスストリームは従来のＬＡＮ上でも実現可能かもしれないが、実現される解像度および質は実用としては許容できないことが多い。さらに、通信網に課される要求が増大するにつれて、従来のローカルエリアネットワークを通じてのアイソクロナスデータの転送は実際的でなくなる。例えば、アイソクロナス情報ストリームは、小さい帯域幅で情報ストリームを伝送する場合を除いては、現在のローカルエリアネットワークおよびホストプロセッサによっては提供することができない実時間処理を要求する。
【０００７】
広域網技術は、アイソクロナスデータストリームとバーストデータストリームの伝送能力を提供するように発展してきている。広域網の設計は、第１に、ホストプロセッサと独立にアイソクロナスデータを転送すること、第２に、約６４ｋｂｐｓのレートでバーストデータを転送することを目的としている。しかし、このようなバーストデータレートは、少なくとも１０Ｍｂｐｓのレートでバーストデータを伝送することを要求するマルチメディア通信では受け入れられない。上記の広域網の例には、アイソクロナスストリームプロセッサ（例えば、ＡＴ＆Ｔにより製造されているＡＶＰビデオＣＯＤＥＣチップセット）に直接接続された網フィード（ＩＳＤＮ ＢＲＩ）を有するＮＣＲ３３３６テレメディアコネクション（Telemedia Connection、ＴＭＣ）がある。ストリームプロセッサは、オーディオ／ビデオ／データ複合ストリームを多重化および分離化し、アイソクロナス成分を適当な実時間プロセッサへ送り、バーストデータ成分を適当なホストプロセッサへ転送する。
【０００８】
ネットワーク通信における従来のＬＡＮ技術およびＷＡＮ技術の欠点を克服するために開発された最近の転送モード技術は、例えば、音声、ビデオ、画像およびデータを転送するために設計された広帯域サービス総合ディジタル網（Ｂ−ＩＳＤＮ）における非同期転送モード（ＡＴＭ）技術である。これまで述べたネットワーク技術とともに使用されるメッセージ交換、回線交換およびパケット交換のような転送モードは、主に、アイソクロナスデータまたは非アイソクロナスデータのいずれかの専用とされ、最近のＢ−ＩＳＤＮ技術のような音声、ビデオおよびデータの通信網における効率的使用には向いていない。従って、非同期転送モード技術は、異なる種類のデータトラフィックをサポートする能力を有する通信網を提供するように開発された。
【０００９】
一般に、ＡＴＭ技術は以下の４つのクラスのトラフィックをサポートする。
（１）固定ビットレート、コネクション型同期トラフィック（例えば、非圧縮音声・ビデオデータ）。
（２）可変ビットレート、コネクション型同期トラフィック（例えば、圧縮音声・ビデオデータ）。
（３）可変ビットレート、コネクション型非同期トラフィック（例えば、Ｘ．２５）。
（４）コネクションレス型パケットデータ（例えば、ローカルエリアネットワークトラフィック）。
ＡＴＭ技術は、アイソクロナスデータまたは非アイソクロナスデータのような情報をセルと呼ばれる固定長パケットへとパッケージ化（編成）するセル交換技術に基づく。各ＡＴＭセルは５３バイト長であり、５バイトのヘッダおよび４８バイトのペイロードを有する。ＡＴＭヘッダは、網を通じて効率的で正確なデータの転送を保証するために使用されるさまざまなフィールドを有する。そのようなフィールドの１つは、セルが転送されることになる仮想チャネルを識別するために使用される仮想チャネル識別子（ＶＣＩ）である。
【００１０】
非同期転送モード技術は、通信しようとするホストプロセッサがそれらの間で論理（仮想）接続を確立し維持することを要求するようなコネクション型技術である。ＡＴＭ技術は、アイソクロナスおよび非アイソクロナスのデータ通信を容易にするために３層のアーキテクチャを利用する。その３つの層は、物理層、ＡＴＭ層およびＡＴＭ適合層（ＡＡＬ）である。しかし、現在のＡＴＭ技術は、通信リンクを確立し維持し、適当な通信リンクを通じて異なるデータストリーム（例えば、バーストまたはアイソクロナス）を転送するために、従来のホストプロセッサを必要とする。その結果、ホストプロセッサにおいてデータアプリケーションに割り当てられるＣＰＵサイクル数は、網通信タスクを収容するために減らされてしまう。
【００１１】
さらに、従来のホストプロセッサは実時間のアイソクロナスデータを処理するように設計されていない。その結果、アイソクロナスデータの処理はホストプロセッサに一定の帯域幅制限を課し、これもまた、データアプリケーションに割り当てられるＣＰＵサイクル数を減らすことになる。図１に、アイソクロナスプロセッサ１２がホストデータプロセッサ（ホストプロセッサ）１４に接続され、ホストプロセッサが既知のＡＴＭ交換機１６に接続された、従来のＡＴＭ網アーキテクチャ１０を示す。ＡＴＭ技術を利用した広帯域サービス総合ディジタル網（Ｂ−ＩＳＤＮ）１８はＡＴＭ交換機間に存在する。
【００１２】
【発明が解決しようとする課題】
現在のＡＴＭ技術に伴う上記の欠点に基づいて、ＡＴＭ網インタフェースには、ホストプロセッサとは独立の単一の論理接続上に複合データストリームを多重化および分離化することが可能であり、ホストプロセッサによって網通信に占有されるＣＰＵサイクル数を減少させるためにホストプロセッサからアイソクロナスデータを分離することが可能であることが必要とされている。
【００１３】
【課題を解決するための手段】
このため、本発明は、非同期転送モードに基づく通信網においてアイソクロナスデータストリームと非アイソクロナスデータストリームを多重化および分離化するＡＴＭ網インタフェース装置であって、前記通信網に接続された独立のプロセッサ群からアイソクロナスデータおよび非アイソクロナスデータを受信し、前記アイソクロナスデータと前記非アイソクロナスデータとを含むＡＴＭセルを生成する手段と、前記通信網における単一の論理接続部において前記ＡＴＭセルを多重化する手段を有するマルチプレクサ部と、前記多重化されたＡＴＭセルを受信して当該多重化されたＡＴＭセルの中からアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを分離化して当該アイソクロナスＡＴＭセルからアイソクロナスデータを抽出すると共に当該非アイソクロナスＡＴＭセルから非アイソクロナスデータを抽出する手段と、抽出したアイソクロナスデータを格納するアイソクロナスバッファ手段と、抽出した非アイソクロナスデータを格納するフレームセグメント化バッファ手段と、コントローラ手段と、を有し、前記コントローラ手段は、前記アイソクロナスバッファ手段がフルか又は予め設定されているしきい値に到達しているかを判断し、前記アイソクロナスバッファ手段がフル又はしきい値に達している場合には前記アイソクロナスバッファ手段内に格納されている前記アイソクロナスデータにチャンネル識別子を含むセル情報を組み込ませてこれをＡＴＭセル化して前記通信網を介して前記独立のプロセッサ群に転送し、前記アイソクロナスバッファ手段が前記しきい値に達していない場合には前記フレームセグメント化バッファ手段内に格納されている非アイソクロナスデータにチャンネル識別子を含むセル情報を組み込ませてこれをＡＴＭセル化して前記通信網を介して前記独立のプロセッサ群に転送することを特徴とするＡＴＭ網インタフェース装置を提供するものである。
【００１４】
好ましい実施の形態では、多重化部は、アイソクロナスプロセッサから受信したアイソクロナスデータを記憶する第１バッファ手段と、非アイソクロナスプロセッサから受信した非アイソクロナスデータを記憶する第２バッファ手段と、第１および第２のバッファ手段に接続された多重化コントローラとを有する。多重化コントローラは、第１バッファ手段からアイソクロナスデータを取得してそのアイソクロナスデータを含むＡＴＭセルを作成する手段を有する。多重化コントローラはまた、第２バッファ手段から非アイソクロナスデータを取得してその非アイソクロナスデータを含むＡＴＭセルを作成する手段を有する。多重化コントローラはさらに、アイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを、ＡＴＭベースの通信網の単一の論理接続上に多重化する手段を有する。
【００１５】
好ましい実施の形態では、分離化部は、ＡＴＭベースの通信網に接続された分離化コントローラを有する。分離化コントローラは、ＡＴＭベースの通信網からアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを取得してＡＴＭセルを分離化しアイソクロナスデータおよび非アイソクロナスデータを抽出する手段を有する。分離化コントローラはさらに、分離化コントローラに接続され受信したアイソクロナスデータを記憶する第１バッファ手段と、分離化コントローラに接続され受信した非アイソクロナスデータを記憶する第２バッファ手段を有する。
【００１６】
もう１つの実施の形態では、本発明は、非同期転送モード（ＡＴＭ）通信網の単一の論理接続上にアイソクロナスデータと非アイソクロナスデータを多重化および分離化するＡＴＭ網を提供する。好ましくは、この網は、送信プロセッサに接続された少なくとも１つの網インタフェースと、受信プロセッサに接続された少なくとも１つの網インタフェースと、送信プロセッサ側の当該少なくとも１つの網インタフェースと受信プロセッサ側の当該少なくとも１つの網インタフェースの間に接続された非同期転送モードに基づく広帯域サービス総合ディジタル網を有する。
【００１７】
送信プロセッサはアイソクロナスプロセッサおよび非アイソクロナスプロセッサを有し、送信プロセッサ側の網インタフェースは、対応する送信プロセッサからアイソクロナスデータおよび非アイソクロナスデータを受信し、アイソクロナスデータまたは非アイソクロナスデータを含むそれぞれのＡＴＭセルを生成し、それらのＡＴＭセルを、ＡＴＭベースの広帯域通信網上に多重化する。
【００１８】
受信プロセッサはアイソクロナスプロセッサおよび非アイソクロナスプロセッサを有し、受信プロセッサ側の網インタフェースは、ＡＴＭセルを分離化してアイソクロナスデータおよび非アイソクロナスデータを抽出し、受信プロセッサへ後で転送するために、抽出したデータを記憶し、対応する受信プロセッサへアイソクロナスデータおよび非アイソクロナスデータを送信する。
【００１９】
【発明の実施の形態】
本発明は、網に接続されたホストプロセッサとは独立の単一の論理接続上に複合情報ストリームを多重化および分離化する網インタフェースを有するＡＴＭ通信網アーキテクチャを提供する。図２に、ＡＴＭ交換機２４と複数のプロセッサ２６、２８、３０および３２との間の網インタフェース２２を含むＡＴＭ通信網２０の例を示す。ＡＴＭ交換機は周知である。適当なＡＴＭ交換機の例は、ＡＴ＆Ｔのユニバーセル(Univercell)である。プロセッサ２６、２８、３０および３２は、ディジタル信号プロセッサやビデオ符号器／復号器のようなアイソクロナス情報プロセッサ、または、マイクロソフト・ウィンドウズ(Microsoft Windows)のような標準的なオペレーティングシステムを実行するインテルＸ８６プロセッサラインのような非アイソクロナス情報プロセッサのいずれでもよい。
【００２０】
図３に、図２に示したＡＴＭベースの通信網への１つの網インタフェース接続の拡大図を示す。この構成では、４個のプロセッサが網インタフェース２２に接続されている。そのうちの２個のプロセッサは非アイソクロナスデータプロセッサ３４であり、残りの２個はアイソクロナスプロセッサ３６である。
【００２１】
図１に示し既に述べたように、現在のＡＴＭ網技術は、ホストプロセッサを利用して、網に接続されたアイソクロナスデータプロセッサ間で通信を開始し管理するとともに、ホストによる非アイソクロナスデータ通信を管理する。このような網通信にホストプロセッサを利用することは、ホストのデータアプリケーションプログラムに割り当てられるＣＰＵサイクル数を減少させてしまう。本発明の網インタフェースは、アイソクロナスデータ通信を管理するタスクからホストプロセッサを解放することによって現在のＡＴＭ網の欠点を克服する。これは、ホストプロセッサおよびアイソクロナスプロセッサを網インタフェースに接続し、網インタフェースが単一の論理接続上に通信を多重化および分離化することによって実現される。
【００２２】
図３、図４および図５を参照する。網インタフェース２２は、ＡＴＭ交換機２４と、いくつかのプロセッサ３４および３６との間に存在する。網インタフェース２２はマルチプレクサ部（多重化部）４０およびデマルチプレクサ部（分離化部）４２を有する。マルチプレクサ部４０は、好ましくは、セルマルチプレクサコントローラ４８と、バッファメモリ５０および５２を有する。好ましくは、セルマルチプレクサコントローラ４８は、インテルのモデル９６０マイクロコントローラまたは同様の処理特性を有する同等のプロセッサ回路のようなプロセッサ６０と、システムプログラムおよびアプリケーションプログラムを記憶するメモリ６２とを利用する。多重化通信回路６４は、プロセッサ６０に接続され、非アイソクロナスデータをアイソクロナスデータと結合し、このデータを、ＡＴＭベースのＢ−ＩＳＤＮ網のようなＡＴＭベースの通信網による単一の論理接続を通じて転送する。
【００２３】
図６に、本発明による多重化動作の流れ図の例を示す。ＡＴＭ網へのデータ送信またはＡＴＭ網からのデータ受信の前に、網の送信端のホストプロセッサは、受信端のホストとの論理接続を作成する。一般に、通信網を通じてデータを転送する場合、網は、データをどのようにして転送するか、例えば、帯域幅およびビットレートまたはボーレートに関するパラメータを規定する。本発明で利用されるＡＴＭベースのＢ−ＩＳＤＮ網は、データフローの帯域幅を規定する。すなわち、網は、アイソクロナスデータストリームのオーディオ部分およびビデオ部分の同期が保持されるように毎秒何個のＡＴＭセルを転送するかを規定する。
【００２４】
論理接続が確立されると、ホストプロセッサはアイソクロナスデータフローの管理から解放され、アイソクロナスプロセッサどうしが、ホストプロセッサの介在なしに網インタフェースを使用してデータを送信することができる。網インタフェース２２は、アイソクロナスデータおよび非アイソクロナスデータを受信し、後で多重化するために記憶する。ホストプロセッサ３４またはアイソクロナスプロセッサ３６から網インタフェースへデータを転送するためにいくつもの方法が利用可能である。例えば、網インタフェース２２がデータを求めて各プロセッサを周期的にポーリングすることが可能であり、また、インタフェースがプロセッサへバッファフル割込みを送信するまでプロセッサが網インタフェース２２へデータを送信し続けることが可能であるとしてもよい。
【００２５】
データがバッファメモリ５０および５２にロードされると、送信端の網インタフェース２２は、アイソクロナス送信データバッファ５０を調べ、バッファがフル（一杯）であるか、または、所定のしきい値に到達しているかどうかを判断する（ステップ６１０および６２０）。バッファ５０がフルである場合、マルチプレクサコントローラ４８はそのバッファからアイソクロナスデータを取得し、ＡＴＭセルを作成する（ステップ６３０）。ＡＴＭセルを作成する技術は周知である。このセルを作成するとき、マルチプレクサコントローラ４８は、チャネル識別子を含むセルヘッダ情報を組み込む。チャネル識別子は、受信網インタフェース２２によって、ＡＴＭセルのペイロードを適当なホストデータプロセッサまたはアイソクロナスデータプロセッサに転送するために使用される。セルが作成されると、アイソクロナスデータを、Ｂ−ＩＳＤＮ網を通じてリモートプロセッサへ転送することができる（ステップ６４０）。あるいは、タイミングまたは帯域幅の制約により、アイソクロナスデータセルを一時的にメモリに記憶し、適当な間隔で取得して網を通じて転送することが必要となることもある。例えば、網の帯域幅が毎秒５個のセルの転送を許容し、５番目のセルはアイソクロナスデータセルに予約される場合、アイソクロナスデータセルは、この５番目のセルが網を通じて転送されるまでメモリに記憶しておかなければならないことがある。
【００２６】
次に、図５および図６を参照する。アイソクロナスデータ送信バッファがフルでない場合、マルチプレクサコントローラ４８はフレームセグメント化バッファ５２から非アイソクロナスデータを取得し、データをセグメント化して非アイソクロナスデータセルを作成する（ステップ６５０）。セルが作成されると、これを、ＡＴＭベースのＢ−ＩＳＤＮ網を通じて転送することができる（ステップ６６０）。あるいは、アイソクロナスデータセルの場合と同様に、網帯域幅の条件に従って、非アイソクロナスデータセルを一時的にメモリに記憶してから取得しなければならないこともある。
【００２７】
次に、再び図５を参照する。デマルチプレクサ部４２はマルチプレクサ部と同様に構成され、好ましくは、プロセッサとシステムプログラムおよびアプリケーションプログラムを記憶するメモリとを有するセルデマルチプレクサコントローラ５４を含む。セルデマルチプレクサコントローラ５４は好ましくはプロセッサ６０およびメモリ６２を利用する。しかし、当業者には認識されるように、各コントローラ４８および５４ごとに独立の処理回路を利用することも可能である。セルデマルチプレクサコントローラ５４はまた、プロセッサに接続された分離化通信回路６６を有する。通信回路６６は、ＡＴＭベースのＢ−ＩＳＤＮ網から受信したアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルからペイロード情報およびヘッダ情報を抽出する。
【００２８】
既に述べたように、ヘッダ情報はチャネル識別子を含む。Ｂ−ＩＳＤＮ網から受信される通信は、このチャネル識別子を利用して、適当なアイソクロナスデータプロセッサまたは非アイソクロナスデータプロセッサへ送られる。一般に、論理接続が作成されると、チャネル識別子および対応するプロセッサに関する相互参照テーブルが、仮想チャネルを確立するホストプロセッサによって生成される。このテーブルは、対応する網インタフェース２２のメモリ６２に記憶される。アイソクロナスデータまたは非アイソクロナスデータの宛先が網インタフェースによって確認されると、データは、例えば標準的な通信バックプレーンを使用して適当なプロセッサ３４または３６へ転送される。適当なバックプレーン構成として、図５に示したように、ＰＣＩ(peripheral component interconnect)バス４４および共有ＰＣＩブリッジ４６がある。
【００２９】
図７に、本発明による分離化動作の流れ図の例を示す。既に述べたように、プロセッサ間の通信を行うことが可能になる前に、論理接続を作成しなければならない。データは、ＡＴＭセルの入力ストリームを分離化するデマルチプレクサコントローラ５４によって、各セルからペイロード情報およびヘッダ情報を抽出することにより、ＡＴＭベースのＢ−ＩＳＤＮ網から受信される（ステップ７１０）。コントローラは、チャネル識別子を使用して、どのプロセッサ３４または３６がデータを受信するように指定されているかを判断する。データがアイソクロナスである場合、コントローラはそのデータをアイソクロナスデータ受信バッファ５６へ送る（ステップ７３０および７４０）。データが非アイソクロナスである場合、コントローラはそのデータをフレーム再組立てバッファ５８へ送る（ステップ７３０および７５０）。データは、適当なバッファへ転送された後、適当なプロセッサへ転送される（ステップ７６０および７７０）。バッファ内のデータを適当なプロセッサへ転送することを実現するにはいくつもの方法が可能である。例えば、各プロセッサ３４および３６が、個々のプロセッサに対して指定されているバッファデータを求めて網インタフェース２２を周期的にポーリングすることが可能である。しかし、データを適当なプロセッサへ転送するために他の既知の通信技術も利用可能である。
【００３０】
【発明の効果】
以上述べたごとく、本発明によれば、ＡＴＭ網インタフェースにおいて、ホストプロセッサとは独立の単一の論理接続上に複合データストリームを多重化および分離化することが可能であり、ホストプロセッサによって網通信に占有されるＣＰＵサイクル数を減少させるためにホストプロセッサからアイソクロナスデータを分離することが可能となる。
【図面の簡単な説明】
【図１】従来のＡＴＭ網アーキテクチャのブロック図である。
【図２】本発明によるＡＴＭ網アーキテクチャの実施の形態のブロック図である。
【図３】ＡＴＭ網インタフェースに接続されたアイソクロナスプロセッサおよび非アイソクロナスプロセッサを示す、図２のブロック図の一部拡大ブロック図である。
【図４】ＡＴＭ網インタフェースとアイソクロナスデータプロセッサおよび非アイソクロナスデータプロセッサの間の機能接続を示す図である。
【図５】本発明によるＡＴＭ網インタフェースの詳細ブロック図である。
【図６】本発明による多重化動作の流れ図である。
【図７】本発明による分離化動作の流れ図である。
【符号の説明】
１０ ＡＴＭ網アーキテクチャ
１２ アイソクロナスプロセッサ
１４ ホストデータプロセッサ
１６ ＡＴＭ交換機
１８ 広帯域サービス総合ディジタル網（Ｂ−ＩＳＤＮ）
２０ ＡＴＭ通信網
２２ 網インタフェース
２４ ＡＴＭ交換機
２６ プロセッサ
２８ プロセッサ
３０ プロセッサ
３２ プロセッサ
３４ 非アイソクロナスデータプロセッサ
３６ アイソクロナスデータプロセッサ
４０ マルチプレクサ部
４２ デマルチプレクサ部
４４ ＰＣＩバス
４６ 共有ＰＣＩブリッジ
４８ セルマルチプレクサコントローラ
５０ アイソクロナス送信データバッファメモリ
５２ フレームセグメント化バッファメモリ
５４ セルデマルチプレクサコントローラ
５６ アイソクロナスデータ受信バッファ
５８ フレーム再組立てバッファ
６０ プロセッサ
６２ メモリ
６４ 多重化通信回路
６６ 分離化通信回路
【発明の属する技術分野】
本発明は、ホストプロセッサとは独立の単一の物理チャネル上のアイソクロナス(isochronous)データストリームと非アイソクロナスデータストリームを多重化および分離化する非同期転送モード網の網インタフェースに関する。
【０００２】
【従来の技術】
アイソクロナス情報と非アイソクロナス情報は、通信網に対して異なる要求を課する異なる特性を有する。その結果、ある点から別の点へ情報を伝送するために通信網ごとに異なる転送モードが開発されている。
【０００３】
現在のアプリケーションでは、非アイソクロナスデータはバーストデータ（バースト型データ）とも呼ばれる。バースト型データとしては、例えば、ファイルトランザクションや電子メールトランザクションがある。他方、アイソクロナスデータは、通信の継続時間中に端点間に連続的な回線を確立し維持する回線交換転送モードを使用して端点間で転送されることが多い。
【０００４】
一般に、バーストデータは高いピーク−平均レート比を有し、誤りなし伝送を要求するが、端点間タイミング制約は比較的緩い。例えば、リモートデータベースアクセスの仕様では、９５パーセントの時間は、問合せメッセージがクライアントからサーバまで５秒以内に伝達されるようにする。しかし、伝送エラーが検出された場合、正しい応答は、この５秒間仕様に反しても問合せメッセージを再送することである。イーサネットやトークンリングのような従来のローカルエリアネットワーク（ＬＡＮ）はバーストデータを転送するように設計されている。
【０００５】
これに対して、アイソクロナスデータは時間的に規則的（すなわち、固定帯域幅を有する）であり、通常は誤りなし伝送を要求しない。一般に誤りはオーディオ／ビデオノイズになるだけだからである。さらに、アイソクロナスデータは、厳格な端点間タイミング制約を有する。電話網やサービス総合ディジタル網（ＩＳＤＮ）のような従来の広域網（ＷＡＮ）はアイソクロナスデータに適合している。これらの網は、アイソクロナスデータトラフィックとバーストデータトラフィックの両方からなる複合ストリームをサポートすることができるが、アイソクロナストラフィックのほうに重点が置かれている。例えば、ＩＳＤＮの１２８ｋｂｐｓ基本インタフェース（ＢＲＩ）は、音声／ビデオ／データ統合呼の音声およびビデオ成分の適当な媒体であるが、データ成分のデータレートはおそらくは６４ｋｂｐｓ以下となり、従来のローカルエリアネットワーク上で実現されている１０Ｍｂｐｓのデータレートに比べて非常に遅い。
【０００６】
従来のローカルエリアネットワークおよび広域網は、アイソクロナス情報と非アイソクロナス情報との複合データストリームを転送するのに適していない。一般に、ローカルエリアネットワーク技術は（ハードウェアもソフトウェアも）本質的にバーストデータに重点を置いている。複数の論理接続（異なるデータタイプからなる可能性もある）をネットワーク上で多重化することは、時間にとらわれない誤りなしデータ接続に適した上位層のソフトウェア構成である。しかし、アイソクロナス（例えば、音声またはビデオ）情報伝送は、保証された帯域幅と、厳格に制限された伝送遅延を要求する。ローエンドのアイソクロナスストリームは従来のＬＡＮ上でも実現可能かもしれないが、実現される解像度および質は実用としては許容できないことが多い。さらに、通信網に課される要求が増大するにつれて、従来のローカルエリアネットワークを通じてのアイソクロナスデータの転送は実際的でなくなる。例えば、アイソクロナス情報ストリームは、小さい帯域幅で情報ストリームを伝送する場合を除いては、現在のローカルエリアネットワークおよびホストプロセッサによっては提供することができない実時間処理を要求する。
【０００７】
広域網技術は、アイソクロナスデータストリームとバーストデータストリームの伝送能力を提供するように発展してきている。広域網の設計は、第１に、ホストプロセッサと独立にアイソクロナスデータを転送すること、第２に、約６４ｋｂｐｓのレートでバーストデータを転送することを目的としている。しかし、このようなバーストデータレートは、少なくとも１０Ｍｂｐｓのレートでバーストデータを伝送することを要求するマルチメディア通信では受け入れられない。上記の広域網の例には、アイソクロナスストリームプロセッサ（例えば、ＡＴ＆Ｔにより製造されているＡＶＰビデオＣＯＤＥＣチップセット）に直接接続された網フィード（ＩＳＤＮ ＢＲＩ）を有するＮＣＲ３３３６テレメディアコネクション（Telemedia Connection、ＴＭＣ）がある。ストリームプロセッサは、オーディオ／ビデオ／データ複合ストリームを多重化および分離化し、アイソクロナス成分を適当な実時間プロセッサへ送り、バーストデータ成分を適当なホストプロセッサへ転送する。
【０００８】
ネットワーク通信における従来のＬＡＮ技術およびＷＡＮ技術の欠点を克服するために開発された最近の転送モード技術は、例えば、音声、ビデオ、画像およびデータを転送するために設計された広帯域サービス総合ディジタル網（Ｂ−ＩＳＤＮ）における非同期転送モード（ＡＴＭ）技術である。これまで述べたネットワーク技術とともに使用されるメッセージ交換、回線交換およびパケット交換のような転送モードは、主に、アイソクロナスデータまたは非アイソクロナスデータのいずれかの専用とされ、最近のＢ−ＩＳＤＮ技術のような音声、ビデオおよびデータの通信網における効率的使用には向いていない。従って、非同期転送モード技術は、異なる種類のデータトラフィックをサポートする能力を有する通信網を提供するように開発された。
【０００９】
一般に、ＡＴＭ技術は以下の４つのクラスのトラフィックをサポートする。
（１）固定ビットレート、コネクション型同期トラフィック（例えば、非圧縮音声・ビデオデータ）。
（２）可変ビットレート、コネクション型同期トラフィック（例えば、圧縮音声・ビデオデータ）。
（３）可変ビットレート、コネクション型非同期トラフィック（例えば、Ｘ．２５）。
（４）コネクションレス型パケットデータ（例えば、ローカルエリアネットワークトラフィック）。
ＡＴＭ技術は、アイソクロナスデータまたは非アイソクロナスデータのような情報をセルと呼ばれる固定長パケットへとパッケージ化（編成）するセル交換技術に基づく。各ＡＴＭセルは５３バイト長であり、５バイトのヘッダおよび４８バイトのペイロードを有する。ＡＴＭヘッダは、網を通じて効率的で正確なデータの転送を保証するために使用されるさまざまなフィールドを有する。そのようなフィールドの１つは、セルが転送されることになる仮想チャネルを識別するために使用される仮想チャネル識別子（ＶＣＩ）である。
【００１０】
非同期転送モード技術は、通信しようとするホストプロセッサがそれらの間で論理（仮想）接続を確立し維持することを要求するようなコネクション型技術である。ＡＴＭ技術は、アイソクロナスおよび非アイソクロナスのデータ通信を容易にするために３層のアーキテクチャを利用する。その３つの層は、物理層、ＡＴＭ層およびＡＴＭ適合層（ＡＡＬ）である。しかし、現在のＡＴＭ技術は、通信リンクを確立し維持し、適当な通信リンクを通じて異なるデータストリーム（例えば、バーストまたはアイソクロナス）を転送するために、従来のホストプロセッサを必要とする。その結果、ホストプロセッサにおいてデータアプリケーションに割り当てられるＣＰＵサイクル数は、網通信タスクを収容するために減らされてしまう。
【００１１】
さらに、従来のホストプロセッサは実時間のアイソクロナスデータを処理するように設計されていない。その結果、アイソクロナスデータの処理はホストプロセッサに一定の帯域幅制限を課し、これもまた、データアプリケーションに割り当てられるＣＰＵサイクル数を減らすことになる。図１に、アイソクロナスプロセッサ１２がホストデータプロセッサ（ホストプロセッサ）１４に接続され、ホストプロセッサが既知のＡＴＭ交換機１６に接続された、従来のＡＴＭ網アーキテクチャ１０を示す。ＡＴＭ技術を利用した広帯域サービス総合ディジタル網（Ｂ−ＩＳＤＮ）１８はＡＴＭ交換機間に存在する。
【００１２】
【発明が解決しようとする課題】
現在のＡＴＭ技術に伴う上記の欠点に基づいて、ＡＴＭ網インタフェースには、ホストプロセッサとは独立の単一の論理接続上に複合データストリームを多重化および分離化することが可能であり、ホストプロセッサによって網通信に占有されるＣＰＵサイクル数を減少させるためにホストプロセッサからアイソクロナスデータを分離することが可能であることが必要とされている。
【００１３】
【課題を解決するための手段】
このため、本発明は、非同期転送モードに基づく通信網においてアイソクロナスデータストリームと非アイソクロナスデータストリームを多重化および分離化するＡＴＭ網インタフェース装置であって、前記通信網に接続された独立のプロセッサ群からアイソクロナスデータおよび非アイソクロナスデータを受信し、前記アイソクロナスデータと前記非アイソクロナスデータとを含むＡＴＭセルを生成する手段と、前記通信網における単一の論理接続部において前記ＡＴＭセルを多重化する手段を有するマルチプレクサ部と、前記多重化されたＡＴＭセルを受信して当該多重化されたＡＴＭセルの中からアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを分離化して当該アイソクロナスＡＴＭセルからアイソクロナスデータを抽出すると共に当該非アイソクロナスＡＴＭセルから非アイソクロナスデータを抽出する手段と、抽出したアイソクロナスデータを格納するアイソクロナスバッファ手段と、抽出した非アイソクロナスデータを格納するフレームセグメント化バッファ手段と、コントローラ手段と、を有し、前記コントローラ手段は、前記アイソクロナスバッファ手段がフルか又は予め設定されているしきい値に到達しているかを判断し、前記アイソクロナスバッファ手段がフル又はしきい値に達している場合には前記アイソクロナスバッファ手段内に格納されている前記アイソクロナスデータにチャンネル識別子を含むセル情報を組み込ませてこれをＡＴＭセル化して前記通信網を介して前記独立のプロセッサ群に転送し、前記アイソクロナスバッファ手段が前記しきい値に達していない場合には前記フレームセグメント化バッファ手段内に格納されている非アイソクロナスデータにチャンネル識別子を含むセル情報を組み込ませてこれをＡＴＭセル化して前記通信網を介して前記独立のプロセッサ群に転送することを特徴とするＡＴＭ網インタフェース装置を提供するものである。
【００１４】
好ましい実施の形態では、多重化部は、アイソクロナスプロセッサから受信したアイソクロナスデータを記憶する第１バッファ手段と、非アイソクロナスプロセッサから受信した非アイソクロナスデータを記憶する第２バッファ手段と、第１および第２のバッファ手段に接続された多重化コントローラとを有する。多重化コントローラは、第１バッファ手段からアイソクロナスデータを取得してそのアイソクロナスデータを含むＡＴＭセルを作成する手段を有する。多重化コントローラはまた、第２バッファ手段から非アイソクロナスデータを取得してその非アイソクロナスデータを含むＡＴＭセルを作成する手段を有する。多重化コントローラはさらに、アイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを、ＡＴＭベースの通信網の単一の論理接続上に多重化する手段を有する。
【００１５】
好ましい実施の形態では、分離化部は、ＡＴＭベースの通信網に接続された分離化コントローラを有する。分離化コントローラは、ＡＴＭベースの通信網からアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを取得してＡＴＭセルを分離化しアイソクロナスデータおよび非アイソクロナスデータを抽出する手段を有する。分離化コントローラはさらに、分離化コントローラに接続され受信したアイソクロナスデータを記憶する第１バッファ手段と、分離化コントローラに接続され受信した非アイソクロナスデータを記憶する第２バッファ手段を有する。
【００１６】
もう１つの実施の形態では、本発明は、非同期転送モード（ＡＴＭ）通信網の単一の論理接続上にアイソクロナスデータと非アイソクロナスデータを多重化および分離化するＡＴＭ網を提供する。好ましくは、この網は、送信プロセッサに接続された少なくとも１つの網インタフェースと、受信プロセッサに接続された少なくとも１つの網インタフェースと、送信プロセッサ側の当該少なくとも１つの網インタフェースと受信プロセッサ側の当該少なくとも１つの網インタフェースの間に接続された非同期転送モードに基づく広帯域サービス総合ディジタル網を有する。
【００１７】
送信プロセッサはアイソクロナスプロセッサおよび非アイソクロナスプロセッサを有し、送信プロセッサ側の網インタフェースは、対応する送信プロセッサからアイソクロナスデータおよび非アイソクロナスデータを受信し、アイソクロナスデータまたは非アイソクロナスデータを含むそれぞれのＡＴＭセルを生成し、それらのＡＴＭセルを、ＡＴＭベースの広帯域通信網上に多重化する。
【００１８】
受信プロセッサはアイソクロナスプロセッサおよび非アイソクロナスプロセッサを有し、受信プロセッサ側の網インタフェースは、ＡＴＭセルを分離化してアイソクロナスデータおよび非アイソクロナスデータを抽出し、受信プロセッサへ後で転送するために、抽出したデータを記憶し、対応する受信プロセッサへアイソクロナスデータおよび非アイソクロナスデータを送信する。
【００１９】
【発明の実施の形態】
本発明は、網に接続されたホストプロセッサとは独立の単一の論理接続上に複合情報ストリームを多重化および分離化する網インタフェースを有するＡＴＭ通信網アーキテクチャを提供する。図２に、ＡＴＭ交換機２４と複数のプロセッサ２６、２８、３０および３２との間の網インタフェース２２を含むＡＴＭ通信網２０の例を示す。ＡＴＭ交換機は周知である。適当なＡＴＭ交換機の例は、ＡＴ＆Ｔのユニバーセル(Univercell)である。プロセッサ２６、２８、３０および３２は、ディジタル信号プロセッサやビデオ符号器／復号器のようなアイソクロナス情報プロセッサ、または、マイクロソフト・ウィンドウズ(Microsoft Windows)のような標準的なオペレーティングシステムを実行するインテルＸ８６プロセッサラインのような非アイソクロナス情報プロセッサのいずれでもよい。
【００２０】
図３に、図２に示したＡＴＭベースの通信網への１つの網インタフェース接続の拡大図を示す。この構成では、４個のプロセッサが網インタフェース２２に接続されている。そのうちの２個のプロセッサは非アイソクロナスデータプロセッサ３４であり、残りの２個はアイソクロナスプロセッサ３６である。
【００２１】
図１に示し既に述べたように、現在のＡＴＭ網技術は、ホストプロセッサを利用して、網に接続されたアイソクロナスデータプロセッサ間で通信を開始し管理するとともに、ホストによる非アイソクロナスデータ通信を管理する。このような網通信にホストプロセッサを利用することは、ホストのデータアプリケーションプログラムに割り当てられるＣＰＵサイクル数を減少させてしまう。本発明の網インタフェースは、アイソクロナスデータ通信を管理するタスクからホストプロセッサを解放することによって現在のＡＴＭ網の欠点を克服する。これは、ホストプロセッサおよびアイソクロナスプロセッサを網インタフェースに接続し、網インタフェースが単一の論理接続上に通信を多重化および分離化することによって実現される。
【００２２】
図３、図４および図５を参照する。網インタフェース２２は、ＡＴＭ交換機２４と、いくつかのプロセッサ３４および３６との間に存在する。網インタフェース２２はマルチプレクサ部（多重化部）４０およびデマルチプレクサ部（分離化部）４２を有する。マルチプレクサ部４０は、好ましくは、セルマルチプレクサコントローラ４８と、バッファメモリ５０および５２を有する。好ましくは、セルマルチプレクサコントローラ４８は、インテルのモデル９６０マイクロコントローラまたは同様の処理特性を有する同等のプロセッサ回路のようなプロセッサ６０と、システムプログラムおよびアプリケーションプログラムを記憶するメモリ６２とを利用する。多重化通信回路６４は、プロセッサ６０に接続され、非アイソクロナスデータをアイソクロナスデータと結合し、このデータを、ＡＴＭベースのＢ−ＩＳＤＮ網のようなＡＴＭベースの通信網による単一の論理接続を通じて転送する。
【００２３】
図６に、本発明による多重化動作の流れ図の例を示す。ＡＴＭ網へのデータ送信またはＡＴＭ網からのデータ受信の前に、網の送信端のホストプロセッサは、受信端のホストとの論理接続を作成する。一般に、通信網を通じてデータを転送する場合、網は、データをどのようにして転送するか、例えば、帯域幅およびビットレートまたはボーレートに関するパラメータを規定する。本発明で利用されるＡＴＭベースのＢ−ＩＳＤＮ網は、データフローの帯域幅を規定する。すなわち、網は、アイソクロナスデータストリームのオーディオ部分およびビデオ部分の同期が保持されるように毎秒何個のＡＴＭセルを転送するかを規定する。
【００２４】
論理接続が確立されると、ホストプロセッサはアイソクロナスデータフローの管理から解放され、アイソクロナスプロセッサどうしが、ホストプロセッサの介在なしに網インタフェースを使用してデータを送信することができる。網インタフェース２２は、アイソクロナスデータおよび非アイソクロナスデータを受信し、後で多重化するために記憶する。ホストプロセッサ３４またはアイソクロナスプロセッサ３６から網インタフェースへデータを転送するためにいくつもの方法が利用可能である。例えば、網インタフェース２２がデータを求めて各プロセッサを周期的にポーリングすることが可能であり、また、インタフェースがプロセッサへバッファフル割込みを送信するまでプロセッサが網インタフェース２２へデータを送信し続けることが可能であるとしてもよい。
【００２５】
データがバッファメモリ５０および５２にロードされると、送信端の網インタフェース２２は、アイソクロナス送信データバッファ５０を調べ、バッファがフル（一杯）であるか、または、所定のしきい値に到達しているかどうかを判断する（ステップ６１０および６２０）。バッファ５０がフルである場合、マルチプレクサコントローラ４８はそのバッファからアイソクロナスデータを取得し、ＡＴＭセルを作成する（ステップ６３０）。ＡＴＭセルを作成する技術は周知である。このセルを作成するとき、マルチプレクサコントローラ４８は、チャネル識別子を含むセルヘッダ情報を組み込む。チャネル識別子は、受信網インタフェース２２によって、ＡＴＭセルのペイロードを適当なホストデータプロセッサまたはアイソクロナスデータプロセッサに転送するために使用される。セルが作成されると、アイソクロナスデータを、Ｂ−ＩＳＤＮ網を通じてリモートプロセッサへ転送することができる（ステップ６４０）。あるいは、タイミングまたは帯域幅の制約により、アイソクロナスデータセルを一時的にメモリに記憶し、適当な間隔で取得して網を通じて転送することが必要となることもある。例えば、網の帯域幅が毎秒５個のセルの転送を許容し、５番目のセルはアイソクロナスデータセルに予約される場合、アイソクロナスデータセルは、この５番目のセルが網を通じて転送されるまでメモリに記憶しておかなければならないことがある。
【００２６】
次に、図５および図６を参照する。アイソクロナスデータ送信バッファがフルでない場合、マルチプレクサコントローラ４８はフレームセグメント化バッファ５２から非アイソクロナスデータを取得し、データをセグメント化して非アイソクロナスデータセルを作成する（ステップ６５０）。セルが作成されると、これを、ＡＴＭベースのＢ−ＩＳＤＮ網を通じて転送することができる（ステップ６６０）。あるいは、アイソクロナスデータセルの場合と同様に、網帯域幅の条件に従って、非アイソクロナスデータセルを一時的にメモリに記憶してから取得しなければならないこともある。
【００２７】
次に、再び図５を参照する。デマルチプレクサ部４２はマルチプレクサ部と同様に構成され、好ましくは、プロセッサとシステムプログラムおよびアプリケーションプログラムを記憶するメモリとを有するセルデマルチプレクサコントローラ５４を含む。セルデマルチプレクサコントローラ５４は好ましくはプロセッサ６０およびメモリ６２を利用する。しかし、当業者には認識されるように、各コントローラ４８および５４ごとに独立の処理回路を利用することも可能である。セルデマルチプレクサコントローラ５４はまた、プロセッサに接続された分離化通信回路６６を有する。通信回路６６は、ＡＴＭベースのＢ−ＩＳＤＮ網から受信したアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルからペイロード情報およびヘッダ情報を抽出する。
【００２８】
既に述べたように、ヘッダ情報はチャネル識別子を含む。Ｂ−ＩＳＤＮ網から受信される通信は、このチャネル識別子を利用して、適当なアイソクロナスデータプロセッサまたは非アイソクロナスデータプロセッサへ送られる。一般に、論理接続が作成されると、チャネル識別子および対応するプロセッサに関する相互参照テーブルが、仮想チャネルを確立するホストプロセッサによって生成される。このテーブルは、対応する網インタフェース２２のメモリ６２に記憶される。アイソクロナスデータまたは非アイソクロナスデータの宛先が網インタフェースによって確認されると、データは、例えば標準的な通信バックプレーンを使用して適当なプロセッサ３４または３６へ転送される。適当なバックプレーン構成として、図５に示したように、ＰＣＩ(peripheral component interconnect)バス４４および共有ＰＣＩブリッジ４６がある。
【００２９】
図７に、本発明による分離化動作の流れ図の例を示す。既に述べたように、プロセッサ間の通信を行うことが可能になる前に、論理接続を作成しなければならない。データは、ＡＴＭセルの入力ストリームを分離化するデマルチプレクサコントローラ５４によって、各セルからペイロード情報およびヘッダ情報を抽出することにより、ＡＴＭベースのＢ−ＩＳＤＮ網から受信される（ステップ７１０）。コントローラは、チャネル識別子を使用して、どのプロセッサ３４または３６がデータを受信するように指定されているかを判断する。データがアイソクロナスである場合、コントローラはそのデータをアイソクロナスデータ受信バッファ５６へ送る（ステップ７３０および７４０）。データが非アイソクロナスである場合、コントローラはそのデータをフレーム再組立てバッファ５８へ送る（ステップ７３０および７５０）。データは、適当なバッファへ転送された後、適当なプロセッサへ転送される（ステップ７６０および７７０）。バッファ内のデータを適当なプロセッサへ転送することを実現するにはいくつもの方法が可能である。例えば、各プロセッサ３４および３６が、個々のプロセッサに対して指定されているバッファデータを求めて網インタフェース２２を周期的にポーリングすることが可能である。しかし、データを適当なプロセッサへ転送するために他の既知の通信技術も利用可能である。
【００３０】
【発明の効果】
以上述べたごとく、本発明によれば、ＡＴＭ網インタフェースにおいて、ホストプロセッサとは独立の単一の論理接続上に複合データストリームを多重化および分離化することが可能であり、ホストプロセッサによって網通信に占有されるＣＰＵサイクル数を減少させるためにホストプロセッサからアイソクロナスデータを分離することが可能となる。
【図面の簡単な説明】
【図１】従来のＡＴＭ網アーキテクチャのブロック図である。
【図２】本発明によるＡＴＭ網アーキテクチャの実施の形態のブロック図である。
【図３】ＡＴＭ網インタフェースに接続されたアイソクロナスプロセッサおよび非アイソクロナスプロセッサを示す、図２のブロック図の一部拡大ブロック図である。
【図４】ＡＴＭ網インタフェースとアイソクロナスデータプロセッサおよび非アイソクロナスデータプロセッサの間の機能接続を示す図である。
【図５】本発明によるＡＴＭ網インタフェースの詳細ブロック図である。
【図６】本発明による多重化動作の流れ図である。
【図７】本発明による分離化動作の流れ図である。
【符号の説明】
１０ ＡＴＭ網アーキテクチャ
１２ アイソクロナスプロセッサ
１４ ホストデータプロセッサ
１６ ＡＴＭ交換機
１８ 広帯域サービス総合ディジタル網（Ｂ−ＩＳＤＮ）
２０ ＡＴＭ通信網
２２ 網インタフェース
２４ ＡＴＭ交換機
２６ プロセッサ
２８ プロセッサ
３０ プロセッサ
３２ プロセッサ
３４ 非アイソクロナスデータプロセッサ
３６ アイソクロナスデータプロセッサ
４０ マルチプレクサ部
４２ デマルチプレクサ部
４４ ＰＣＩバス
４６ 共有ＰＣＩブリッジ
４８ セルマルチプレクサコントローラ
５０ アイソクロナス送信データバッファメモリ
５２ フレームセグメント化バッファメモリ
５４ セルデマルチプレクサコントローラ
５６ アイソクロナスデータ受信バッファ
５８ フレーム再組立てバッファ
６０ プロセッサ
６２ メモリ
６４ 多重化通信回路
６６ 分離化通信回路
Claims (1)
- 非同期転送モードに基づく通信網においてアイソクロナスデータストリームと非アイソクロナスデータストリームを多重化および分離化するＡＴＭ網インタフェース装置であって、
前記通信網に接続された独立のプロセッサ群からアイソクロナスデータおよび非アイソクロナスデータを受信し、前記アイソクロナスデータと前記非アイソクロナスデータとを含むＡＴＭセルを生成する手段と、
前記通信網における単一の論理接続部において前記ＡＴＭセルを多重化する手段を有するマルチプレクサ部と、
前記多重化されたＡＴＭセルを受信して当該多重化されたＡＴＭセルの中からアイソクロナスＡＴＭセルおよび非アイソクロナスＡＴＭセルを分離化して当該アイソクロナスＡＴＭセルからアイソクロナスデータを抽出すると共に当該非アイソクロナスＡＴＭセルから非アイソクロナスデータを抽出する手段と、
抽出したアイソクロナスデータを格納するアイソクロナスバッファ手段と、
抽出した非アイソクロナスデータを格納するフレームセグメント化バッファ手段と、
コントローラ手段と、を有し、
前記コントローラ手段は、前記アイソクロナスバッファ手段がフルか又は予め設定されているしきい値に到達しているかを判断し、
前記アイソクロナスバッファ手段がフル又はしきい値に達している場合には、前記アイソクロナスバッファ手段内に格納されている前記アイソクロナスデータにチャンネル識別子を含むセル情報を組み込ませてこれをＡＴＭセル化して前記通信網を介して前記独立のプロセッサ群に転送し、
前記アイソクロナスバッファ手段が前記しきい値に達していない場合には、前記フレームセグメント化バッファ手段内に格納されている非アイソクロナスデータにチャンネル識別子を含むセル情報を組み込ませてこれをＡＴＭセル化して前記通信網を介して前記独立のプロセッサ群に転送する、
ことを特徴とするＡＴＭ網インタフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US299983 | 1994-09-02 | ||
| US08/299,983 US5450411A (en) | 1994-09-02 | 1994-09-02 | Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884151A JPH0884151A (ja) | 1996-03-26 |
| JP3786373B2 true JP3786373B2 (ja) | 2006-06-14 |
Family
ID=23157161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24509695A Expired - Lifetime JP3786373B2 (ja) | 1994-09-02 | 1995-08-31 | Ａｔｍ網インタフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5450411A (ja) |
| EP (1) | EP0700232A3 (ja) |
| JP (1) | JP3786373B2 (ja) |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08223181A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | Ａｔｍ交換装置およびネットワーク間接続装置 |
| US5633870A (en) * | 1995-07-07 | 1997-05-27 | Sun Microsystems, Inc. | Method and apparatus for controlling data flow through an ATM interface |
| US5617422A (en) * | 1995-08-10 | 1997-04-01 | Mci Communications Corp. | High speed interface in a telecommunications network |
| US5903774A (en) * | 1995-11-13 | 1999-05-11 | Intel Corporation | External network network interface device without interim storage connected to high-speed serial bus with low latency and high transmission rate |
| GB9603582D0 (en) | 1996-02-20 | 1996-04-17 | Hewlett Packard Co | Method of accessing service resource items that are for use in a telecommunications system |
| US5949791A (en) * | 1996-03-19 | 1999-09-07 | Lucent Technologies Inc. | Method and apparatus for converting synchronous narrowband signals into broadband asynchronous transfer mode signals in an integrated telecommunications network |
| US5771350A (en) * | 1996-04-09 | 1998-06-23 | Electronics And Telecommunications Research Institute | Asynchronous transfer mode(ATM) network adaptor for the simultaneous processing of the multi-channel traffic |
| US6069890A (en) | 1996-06-26 | 2000-05-30 | Bell Atlantic Network Services, Inc. | Internet telephone service |
| US6154445A (en) | 1996-04-18 | 2000-11-28 | Bell Atlantic Network Services, Inc. | Telephony communication via varied redundant networks |
| SE514992C2 (sv) | 1996-05-22 | 2001-05-28 | Ericsson Telefon Ab L M | Metod och anordning för koppling av olika stora TDM-kanaler |
| US6473404B1 (en) | 1998-11-24 | 2002-10-29 | Connect One, Inc. | Multi-protocol telecommunications routing optimization |
| US6016307A (en) | 1996-10-31 | 2000-01-18 | Connect One, Inc. | Multi-protocol telecommunications routing optimization |
| CA2269285A1 (en) * | 1996-11-08 | 1998-05-14 | Brian Holden | Mechanism to support a utopia interface over a backplane |
| US6754181B1 (en) | 1996-11-18 | 2004-06-22 | Mci Communications Corporation | System and method for a directory service supporting a hybrid communication system architecture |
| US6335927B1 (en) | 1996-11-18 | 2002-01-01 | Mci Communications Corporation | System and method for providing requested quality of service in a hybrid network |
| US6690654B2 (en) | 1996-11-18 | 2004-02-10 | Mci Communications Corporation | Method and system for multi-media collaboration between remote parties |
| US5892913A (en) * | 1996-12-02 | 1999-04-06 | International Business Machines Corporation | System and method for datastreams employing shared loop architecture multimedia subsystem clusters |
| US6078582A (en) | 1996-12-18 | 2000-06-20 | Bell Atlantic Network Services, Inc. | Internet long distance telephone service |
| US6311230B1 (en) * | 1996-12-27 | 2001-10-30 | Avaya Technology Corp. | System and method for cell switching with a peripheral component interconnect bus and decentralized, computer-controlled cell switch |
| US6055224A (en) * | 1996-12-30 | 2000-04-25 | Siemens Information And Communicatiion Networks, Inc. | Method and system for handling telecommunications data traffic |
| US6731625B1 (en) | 1997-02-10 | 2004-05-04 | Mci Communications Corporation | System, method and article of manufacture for a call back architecture in a hybrid network with support for internet telephony |
| KR100223298B1 (ko) * | 1997-02-12 | 1999-10-15 | 서평원 | 광대역 종합 정보 통신망의 터미널 정합 장치 |
| US6137869A (en) | 1997-09-16 | 2000-10-24 | Bell Atlantic Network Services, Inc. | Network session management |
| US6574216B1 (en) | 1997-03-11 | 2003-06-03 | Verizon Services Corp. | Packet data network voice call quality monitoring |
| US6870827B1 (en) | 1997-03-19 | 2005-03-22 | Verizon Services Corp. | Voice call alternative routing through PSTN and internet networks |
| US6292479B1 (en) | 1997-03-19 | 2001-09-18 | Bell Atlantic Network Services, Inc. | Transport of caller identification information through diverse communication networks |
| KR100238401B1 (ko) | 1997-04-22 | 2000-01-15 | 김영환 | 이동통신 시스템의 순방향 전력 제어방법 |
| US5960001A (en) * | 1997-06-19 | 1999-09-28 | Siemens Information And Communication Networks, Inc. | Apparatus and method for guaranteeing isochronous data flow on a CSMA/CD network |
| US6172984B1 (en) | 1997-06-19 | 2001-01-09 | Siemens Information And Communication Networks, Inc. | System and method for reducing the latency for time sensitive data over CSMA/CD networks |
| US6307974B1 (en) * | 1997-06-23 | 2001-10-23 | Canon Kabushika Kaisha | Image processing apparatus, system, and method with adaptive transfer |
| GB9713539D0 (en) * | 1997-06-26 | 1997-09-03 | Madge Networks Ltd | Communications network end station |
| KR100241763B1 (ko) | 1997-06-28 | 2000-02-01 | 김영환 | 에이티엠 셀 다중화/역다중화 장치 |
| US6094420A (en) * | 1997-07-17 | 2000-07-25 | Telefonaktiebolaget Lm Ericsson | Burst correlation dispersion mechanism for a packet switched communications system |
| KR100251779B1 (ko) | 1997-07-25 | 2000-04-15 | 윤종용 | 피디에이취망과 에이티엠망 사이의 인터페이스 장치 |
| JP4086344B2 (ja) * | 1997-07-31 | 2008-05-14 | キヤノン株式会社 | 画像送信装置及び制御方法 |
| US6028867A (en) * | 1998-06-15 | 2000-02-22 | Covad Communications Group, Inc. | System, method, and network for providing high speed remote access from any location connected by a local loop to a central office |
| US6199132B1 (en) | 1998-06-17 | 2001-03-06 | Advanced Micro Devices, Inc. | Communication link with isochronous and asynchronous priority modes |
| US6148357A (en) * | 1998-06-17 | 2000-11-14 | Advanced Micro Devices, Inc. | Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes |
| US6532019B1 (en) | 1998-06-17 | 2003-03-11 | Advanced Micro Devices, Inc. | Input/output integrated circuit hub incorporating a RAMDAC |
| US6151651A (en) * | 1998-06-17 | 2000-11-21 | Advanced Micro Devices, Inc. | Communication link with isochronous and asynchronous priority modes coupling bridge circuits in a computer system |
| US6202116B1 (en) | 1998-06-17 | 2001-03-13 | Advanced Micro Devices, Inc. | Write only bus with whole and half bus mode operation |
| US6359883B1 (en) * | 1998-06-23 | 2002-03-19 | The Kohl Group, Inc. | Reducing the variability of the data rates of high-rate data streams in order to communicate such streams over a low-rate channel of fixed capacity |
| GB2339653B (en) | 1998-07-14 | 2003-06-04 | Ibm | Multiple synchronous data stream format for an optical data link |
| US6373860B1 (en) | 1998-07-29 | 2002-04-16 | Centillium Communications, Inc. | Dynamically-assigned voice and data channels in a digital-subscriber line (DSL) |
| US6336179B1 (en) | 1998-08-21 | 2002-01-01 | Advanced Micro Devices, Inc. | Dynamic scheduling mechanism for an asynchronous/isochronous integrated circuit interconnect bus |
| US6425021B1 (en) * | 1998-11-16 | 2002-07-23 | Lsi Logic Corporation | System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts |
| US6421751B1 (en) | 1998-11-23 | 2002-07-16 | Advanced Micro Devices, Inc. | Detecting a no-tags-free condition in a computer system having multiple outstanding transactions |
| US6470410B1 (en) | 1998-11-23 | 2002-10-22 | Advanced Micro Devices, Inc. | Target side concentrator mechanism for connecting multiple logical pipes to a single function utilizing a computer interconnection bus |
| US6690676B1 (en) | 1998-11-23 | 2004-02-10 | Advanced Micro Devices, Inc. | Non-addressed packet structure connecting dedicated end points on a multi-pipe computer interconnect bus |
| US6611891B1 (en) | 1998-11-23 | 2003-08-26 | Advanced Micro Devices, Inc. | Computer resource configuration mechanism across a multi-pipe communication link |
| US6457081B1 (en) | 1998-11-23 | 2002-09-24 | Advanced Micro Devices, Inc. | Packet protocol for reading an indeterminate number of data bytes across a computer interconnection bus |
| US6457084B1 (en) | 1998-11-23 | 2002-09-24 | Advanced Micro Devices, Inc. | Target side distributor mechanism for connecting multiple functions to a single logical pipe of a computer interconnection bus |
| US6499079B1 (en) | 1998-11-23 | 2002-12-24 | Advanced Micro Devices, Inc. | Subordinate bridge structure for a point-to-point computer interconnection bus |
| US6618782B1 (en) | 1998-11-23 | 2003-09-09 | Advanced Micro Devices, Inc. | Computer interconnection bus link layer |
| US6775302B1 (en) * | 1998-12-14 | 2004-08-10 | Agere Systems Inc. | Communications system with symmetrical interfaces and associated methods |
| US6687260B1 (en) * | 1999-02-12 | 2004-02-03 | Conexant Systems, Inc. | Apparatus and methods for flow control of non-isochronous data |
| US6853647B1 (en) | 1999-02-17 | 2005-02-08 | Covad Communications Group, Inc. | System method and network for providing high speed remote access from any location connected by a local loop to a central office |
| US6879993B1 (en) * | 1999-02-25 | 2005-04-12 | Nortel Networks Limited | Apparatus and method for binding a connection-oriented client to a communication channel |
| US6519265B1 (en) * | 1999-05-28 | 2003-02-11 | Sony Corporation | System and method for context switching in an electronic network |
| US6169745B1 (en) * | 1999-06-18 | 2001-01-02 | Sony Corporation | System and method for multi-level context switching in an electronic network |
| US6965603B1 (en) | 2000-03-20 | 2005-11-15 | Cortina Systems, Inc. | Circuits for combining ATM and packet data on an optical fiber |
| US6751214B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Methods and apparatus for dynamically allocating bandwidth between ATM cells and packets |
| US6810039B1 (en) | 2000-03-30 | 2004-10-26 | Azanda Network Devices, Inc. | Processor-based architecture for facilitating integrated data transfer between both atm and packet traffic with a packet bus or packet link, including bidirectional atm-to-packet functionally for atm traffic |
| US6751224B1 (en) | 2000-03-30 | 2004-06-15 | Azanda Network Devices, Inc. | Integrated ATM/packet segmentation-and-reassembly engine for handling both packet and ATM input data and for outputting both ATM and packet data |
| JP4605874B2 (ja) * | 2000-09-04 | 2011-01-05 | 富士通株式会社 | マルチプロセッサによる通信プロトコル処理装置 |
| US7463647B2 (en) * | 2001-02-26 | 2008-12-09 | Sony Corporation | Method of and apparatus for providing reserved bandwidth to ethernet devices over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub |
| US7542474B2 (en) * | 2001-02-26 | 2009-06-02 | Sony Corporation | Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub |
| DE10122422A1 (de) | 2001-05-09 | 2002-11-21 | Siemens Ag | Verfahren und Vorrichtung zum Einstellen der Bandbreite einer Verbindung zwischen mindestens zwei Kommunikationsendpunkten in einem Datennetz |
| US9836424B2 (en) | 2001-08-24 | 2017-12-05 | Intel Corporation | General input/output architecture, protocol and related methods to implement flow control |
| US7177971B2 (en) * | 2001-08-24 | 2007-02-13 | Intel Corporation | General input/output architecture, protocol and related methods to provide isochronous channels |
| ATE335237T1 (de) | 2001-08-24 | 2006-08-15 | Intel Corp | Eine allgemeine eingabe-/ausgabearchitektur, protokoll und entsprechende verfahren zur umsetzung der flusssteuerung |
| AU2003252054B2 (en) * | 2002-08-24 | 2008-09-25 | Cisco Technology, Inc. | Packet processing engine |
| US7304999B2 (en) * | 2002-08-24 | 2007-12-04 | Cisco Technology Inc. | Methods and apparatus for processing packets including distributing packets across multiple packet processing engines and gathering the processed packets from the processing engines |
| US7404015B2 (en) * | 2002-08-24 | 2008-07-22 | Cisco Technology, Inc. | Methods and apparatus for processing packets including accessing one or more resources shared among processing engines |
| US7551617B2 (en) | 2005-02-08 | 2009-06-23 | Cisco Technology, Inc. | Multi-threaded packet processing architecture with global packet memory, packet recirculation, and coprocessor |
| US7561589B2 (en) * | 2005-02-23 | 2009-07-14 | Cisco Technology, Inc | Virtual address storage which may be of particular use in generating fragmented packets |
| US7606250B2 (en) | 2005-04-05 | 2009-10-20 | Cisco Technology, Inc. | Assigning resources to items such as processing contexts for processing packets |
| US7739426B1 (en) | 2005-10-31 | 2010-06-15 | Cisco Technology, Inc. | Descriptor transfer logic |
| US8238538B2 (en) | 2009-05-28 | 2012-08-07 | Comcast Cable Communications, Llc | Stateful home phone service |
| US20120151537A1 (en) * | 2010-12-14 | 2012-06-14 | Samsung Electronics Co., Ltd. | Method and system for asynchronous and isochronous data transmission in a high speed video network |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2520835C3 (de) * | 1975-05-09 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Übertragung von synchron und asynchron auftretenden Daten |
| US5214643A (en) * | 1988-05-11 | 1993-05-25 | Siemens Aktiengesellschaft | Method for inserting an asynchronous 139,264 kbit/s signal into a 155,520 kbit/s signal |
| FR2635243B1 (fr) * | 1988-08-05 | 1994-01-14 | Lmt Radio Professionnelle | Commutateur de paquets pour un transfert de donnees en mode asynchrone dans un reseau de transmission numerique |
| KR950012315B1 (ko) * | 1988-12-24 | 1995-10-16 | 알카텔 엔. 브이. | 통신 스위칭 시스템 |
| US5056088A (en) * | 1989-05-01 | 1991-10-08 | At&T Bell Laboratories | Apparatus and method for efficiently coupling digital signals to a communications medium in information packets |
| FR2655794A1 (fr) * | 1989-12-13 | 1991-06-14 | Cit Alcatel | Convertisseur synchrone-asynchrone. |
| FR2657480B1 (fr) * | 1990-01-22 | 1992-04-10 | Alcatel Business Systems | Procede de transmission d'octets mettant en óoeuvre une trame synchrone associant des cellules asynchrones a des canaux isochrones. |
| DE59007070D1 (de) * | 1990-04-27 | 1994-10-13 | Siemens Ag | Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden. |
| JP2825961B2 (ja) * | 1990-10-18 | 1998-11-18 | 富士通株式会社 | Ｈｄｌｃ系データのａｔｍセル処理装置 |
| US5260783A (en) * | 1991-02-21 | 1993-11-09 | Gte Laboratories Incorporated | Layered DCT video coder for packet switched ATM networks |
| JP3159999B2 (ja) * | 1991-03-20 | 2001-04-23 | 富士通株式会社 | 伝送システム |
| EP0528085A1 (de) * | 1991-08-19 | 1993-02-24 | Siemens Aktiengesellschaft | Fernmeldenetz mit ATM- und STM-Vermittlung |
| US5245605A (en) * | 1991-10-04 | 1993-09-14 | International Business Machines Corporation | Integration of synchronous and asynchronous traffic on rings |
-
1994
- 1994-09-02 US US08/299,983 patent/US5450411A/en not_active Expired - Lifetime
-
1995
- 1995-08-18 EP EP95305774A patent/EP0700232A3/en not_active Withdrawn
- 1995-08-31 JP JP24509695A patent/JP3786373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0884151A (ja) | 1996-03-26 |
| US5450411A (en) | 1995-09-12 |
| EP0700232A3 (en) | 2000-08-02 |
| EP0700232A2 (en) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786373B2 (ja) | Ａｔｍ網インタフェース装置 | |
| US6775305B1 (en) | System and method for combining multiple physical layer transport links | |
| JP4067133B2 (ja) | パケットデータネットワークによる双方向ビデオ通信 | |
| US5490141A (en) | System and method for providing SVC service through an ATM network for frame relay DTEs with a terminal adapter | |
| US6148001A (en) | Multipoint-to-point system which multiplexes complete packets comprised of ATM cells on to a single virtual channel connection | |
| AU777645B2 (en) | Circuit emulation service over an internet protocol network | |
| US6345051B1 (en) | Method and apparatus for multiplexing of multiple users on the same virtual circuit | |
| WO1996019059A2 (en) | Packet based data transmission system | |
| JPH10341242A (ja) | 論理リンク接続サーバ | |
| US6718419B1 (en) | System and method for extending the number of addressable physical devices on a data bus | |
| US6028861A (en) | Method and apparatus for performing packet synchronized switch-over | |
| KR100277134B1 (ko) | 프레임 릴레이 프록시 신호 에이전트를 이용하는 에이티엠네트워크를 통해 프레임 릴레이 장치를 연결하는 장치 및그 방법 | |
| US6256323B1 (en) | Method and apparatus for efficiently transporting asynchronous characters over an ATM network | |
| JP2000503495A (ja) | 電気通信システム | |
| US6373837B1 (en) | System for transmitting data between circuit boards in a housing | |
| EP1067737A1 (en) | A traffic shaper that accommodates maintenance cells without causing jitter or delay | |
| US20030103508A1 (en) | Multiple node network architecture | |
| JP2000183922A (ja) | 非同期媒体が供給する同期トラヒックの複数のストリ―ムを同期させるための装置 | |
| JP3539551B2 (ja) | 共通搬送波上への異種データトラヒック収容フレーム及び伝送装置 | |
| US6778538B2 (en) | Virtual junctors | |
| US6728272B1 (en) | Method and apparatus for transporting private line traffic over an ATM network | |
| EP0781008A1 (en) | Method and system for combining connections over ATM network | |
| Hagsand et al. | ATM as a Link in an ST-2 Internet | |
| KR20010063845A (ko) | 다중채널 레이블 스위치 시스템의 가상채널 머지 장치 | |
| KR100443634B1 (ko) | 에이티엠-엠피엘에스 교환기에서 피피피 제어 연결 다중화장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041005 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |