JP3787232B2

JP3787232B2 - Manufacturing method of semiconductor package

Info

Publication number: JP3787232B2
Application number: JP02956398A
Authority: JP
Inventors: 克久白石
Original assignee: Sumitomo Metal SMI Electronics Device Inc
Current assignee: Sumitomo Metal SMI Electronics Device Inc
Priority date: 1998-02-12
Filing date: 1998-02-12
Publication date: 2006-06-21
Anticipated expiration: 2018-02-12
Also published as: JPH11233672A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージの製造方法に関するものであり、特にパッケージ本体の表面に形成された配線パターンの電極部に電解めっきにより金属膜を形成するようにした半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体装置において、ＩＣチップやＬＳＩチップ等の半導体素子は、半導体パッケージに設けられた半導体素子搭載部に搭載されて実用に供されている。アルミナ等のセラミックスは耐熱性、耐久性、熱伝導性等に優れるため、この半導体パッケージの本体の材料として適しており、セラミック製の半導体パッケージは現在盛んに使用されている。
【０００３】
このセラミック製の半導体パッケージは、パッケージサイズを縮小し、搭載ボードへの搭載密度を向上させ、また電気特性を向上させるため、一般に複数枚のグリーンシートを積層および焼成してセラミックスパッケージ本体が製造される。
このようなセラミックスパッケージにおいては、パッケージ本体の表面の電極部は、セラミックスグリーンシート上に配線パターンと共に厚膜印刷され、パッケージ本体と同時に焼成される場合がある。この焼成は、１５００〜１６００℃の高温で行われるため、電極部はタングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属が使用されている。ところが、電極部の表面がこれらの高融点金属のままではワイヤボンディングやはんだ付け等の接続を行うことが不可能であるため、電極部の表面にニッケル（Ｎｉ）、金（Ａｕ）等の金属膜を形成することが行われている。
【０００４】
この電極部への金属膜の形成は、セラミックスパッケージ本体にリードフレーム等の金属製部材をろう付けし、このろう付けされた金属製部材を通電電極の端子として電解めっきにより行われる場合がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、例えば図５に示すように、セラミックスパッケージ本体１０にろう付けされたリードフレーム２０と導通のある配線パターン１と、リードフレーム２０と導通のない配線パターン２とを有するセラミックパッケージ１００が知られており、このようなセラミックパッケージ１００においては、このままリードフレーム２０を通電電極の端子として電解めっきを行ったのでは、配線パターン１の電極部にはめっきが施されるが、配線パターン２の電極部にはめっきが施されない。
【０００６】
このため従来は、例えば図６に示すように、リードフレーム２０と導通のない配線パターン２と、電解めっき用のメッキラック４０とを金属製のピン７０等を用いて電気的に接続し、メッキラック４０からリードフレーム２０およびピン７０に通電することにより、配線パターン１および配線パターン２の電極部の表面にＮｉ、Ａｕ等の金属膜を形成していた。
【０００７】
したがって、上記のような従来の金属膜の形成方法では、製造工程の自動化が困難であり、また、製造歩留りが低いという問題があった。さらに、半導体素子の高密度な搭載に対応することができるように、パッケージ寸法を小さくしたり、パッケージ形状を複雑なものとすると、リードフレーム等の金属製部材と導通のない配線パターンをピンと電気的に接続可能な形状とすることが困難となったり、この配線パターンとメッキラックとをピンで電気的に接続するのが困難となるという問題があった。
【０００８】
また、無電解めっき法を用いて配線パターンの電極部の表面に金属膜を形成すると、電解めっきと比較して、めっき処理に時間がかかり、製造工数が増大したり、形成された金属膜の品質がよくなく、製造歩留りが低下して製造コストが高くなるという問題があった。
本発明は、このような問題を解決するためになされたものであり、パッケージ寸法を小さくしたり、パッケージ形状を複雑なものとしても、電解めっき法で配線パターンの電極部に金属膜を形成することが可能な半導体パッケージの製造方法を提供することを目的とする。
【０００９】
本発明の他の目的は、製造工数を低減することが可能な半導体パッケージの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の請求項１記載の半導体パッケージの製造方法によると、金属製部材と導通のある配線パターンと、金属製部材と導通のない配線パターンとを電気的に接続するブリッジ部材をそれぞれの配線パターンの電極部にろう付けし、金属製部材から金属製部材と導通のある配線パターンに通電するとともに、ブリッジ部材を介して金属製部材と導通のない配線パターンにも通電し、パッケージ本体の表面に形成された配線パターンの電極部に電解めっきにより金属膜を形成し、電解めっき後、ブリッジ部材をろう付けした配線パターンの電極部からブリッジ部材の主要部を取除く。このため、電解めっき用のメッキラックを用いて金属製部材を通電電極の端子とする簡便な方法により、パッケージ本体の表面に形成された配線パターンの電極部に電解めっき法で簡便に金属膜を形成することができる。したがって、製造工程の自動化が可能となり、製造歩留りを向上することができる。
【００１１】
さらに、半導体素子の高密度な搭載に対応することができるように、パッケージ寸法を小さくしたり、パッケージ形状を複雑なものとしても、金属製部材と導通のある配線パターンの電極部と、金属製部材と導通のない配線パターンの電極部とにブリッジ部材をろう付けし、金属製部材を通電電極の端子として通電するだけで、パッケージ本体の表面に形成された配線パターンの電極部に電解めっき法で金属膜を形成することができる。電解めっき後、ブリッジ部材をろう付けした配線パターンの電極部からブリッジ部材の主要部を取除くことにより、半導体パッケージとして製品となる。
【００１２】
さらにまた、金属製部材と導通のない配線パターンと、電解めっき用のメッキラックとを金属製のピン等により接続する必要がないので、製造工数を低減することができる。
さらに、本発明の請求項１記載の半導体パッケージの製造方法によると、ブリッジ部材をろう付けする配線パターンの電極部はブリッジ部材をろう付けするための逃げパターンを有するので、電解めっき後、上記のそれぞれの配線パターンの電極部からブリッジ部材の主要部を取除いた後のブリッジ部材の他の部分が電極部の表面にワイヤボンディングやはんだ付け等の接続を行うときの妨げとならない。したがって、簡単な構成で製造を容易なものとすることができる。
本発明の請求項２記載の半導体パッケージの製造方法によると、金属製部材と導通のある配線パターンの電極部と、金属製部材と導通のない配線パターンの電極部とにブリッジ部材をろう付けする工程において、パッケージ本体に金属製部材をろう付けするので、金属製部材のろう付けとブリッジ部材のろう付けとを一工程で行うことができる。したがって、製造工数をさらに低減することができる。
【００１３】
本発明の請求項３記載の半導体パッケージの製造方法によると、ブリッジ部材は主要部と他の部分とに切断可能な切欠き部を有するので、電解めっき後、折曲げや切断等により、上記のそれぞれの配線パターンの電極部からブリッジ部材の主要部を簡便に取除くことができる。したがって、製造工数をさらに低減することができる。
【００１５】
【発明の実施の形態】
以下、本発明の複数の実施例を図面に基づいて説明する。
（第１実施例）
本発明をＱＦＰ(Quad Flat Package) 型のセラミックス製半導体パッケージに適用した第１実施例について、図１〜図３を用いて説明する。
【００１６】
第１実施例のセラミックス製半導体パッケージは、複数枚のアルミナセラミックスのグリーンシートを積層して焼成したアルミナ製のパッケージ本体の表面に形成された配線パターンの電極部に電解めっきにより金属膜を形成するようにしたものであって、パッケージ本体にリードフレーム等の金属製部材がろう付けされ、リードフレームと導通のある複数配線パターンと、リードフレームと導通のない一つの配線パターンとを有している。
【００１７】
まず、パッケージ本体の作製方法について述べる。
▲１▼ アルミナ粉末にマグネシア、シリカ、焼成タルク、炭酸カルシウム等の焼結助剤と、酸化チタン、酸化クロム、酸化モリブデン等の着色剤とを少量加えた粉体に、ジオキシルフタレート等の可塑剤、アクリル樹脂等のバインダおよびトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練して粘度２０００〜４００００ｃｐｓのスラリを作製し、ドクターブレード法によって例えば０．３ｍｍ厚の複数枚のアルミナのグリーンシートを形成する。
【００１８】
▲２▼ 各グリーンシートに打ち抜き型やパンチングマシーン等を用いて所望の形状に加工し、さらに、複数のビアホールを打ち抜き加工して各ビアホールにタングステン粉末等を用いた導体ぺ一ストを充填し、ビアを形成する。パッケージ本体の内層に相当するグリーンシートにビアと同じ導体ペーストで内層パターンを形成する。パッケージ本体の表面層に相当するグリーンシートにビアと同じ導体ペーストを使用して導体パターンをスクリーン印刷する。
【００１９】
▲３▼ ビアおよび内層パターンを形成した内層に相当するグリーンシートと導体パターンをスクリーン印刷した表面層に相当するグリーンシートを積層し、このグリーンシート積層体を例えば８０〜１５０℃、５０〜２５０ｋｇ／ｃｍ²の条件で熱圧着して一体化する。
▲４▼ 一体化されたグリーンシート積層体を窒素−水素混合ガス雰囲気中で１５００〜１６００℃で焼成する。これにより、導体ペースト中の樹脂分を分解および消失させ、アルミナ製のパッケージ本体の表面に配線パターンを形成する。
【００２０】
次に、上記の▲１▼〜▲４▼で作製したアルミナ製のパッケージ本体を用いたアルミナ製半導体パッケージの作製方法について説明する。
▲５▼ パッケージ本体の金属製部材のろう付け部分に無電解Ｎｉめっき等を行い、図２に示すように、パッケージ本体１０にリードフレーム２０をろう付けするとともに、リードフレーム２０と導通のある複数の配線パターン１のうちの一つの電極部と、リードフレーム２０と導通のない配線パターン２の電極部とに金属製のブリッジ部材５０をろう付けし、複数の配線パターン１のうちの一つと配線パターン２とを電気的に接続する。ここで、図１に示すように、ブリッジ部材５０をろう付けする配線パターン１および２の電極部１１および１２は逃げパターン１１ａおよび１２ａを有しており、この逃げパターン１１ａおよび１２ａにブリッジ部材５０がろう付けされる。逃げパターン１１ａおよび１２ａは、ブリッジ部材５０のろう付けのみに使用され、後続のワイヤボンディングやはんだ付け等の接続には使用されない。また、ブリッジ部材５０は、主要部５０ａと他の部分５０ｂとに切断可能な切欠き部５１を有している。
【００２１】
▲６▼ 図３に示すように、電解めっき用のメッキラック４０を用いてリードフレーム２０とメッキラック４０とを電気的に接続し、リードフレーム２０を通電電極の端子として、図２に示すリードフレーム２０と導通のある配線パターン１に通電するとともに、ブリッジ部材５０を通してリードフレーム２０と導通のない配線パターン２にも通電し、パッケージ本体１０の表面に形成された配線パターンの電極部に電解めっきによりＮｉ、Ａｕ等の金属膜を形成する。
【００２２】
▲７▼ 電解めっき後、例えば折曲げ等により、図１に示すブリッジ部材５０を切欠き部５１で切断することによってブリッジ部材５０をろう付けした配線パターンの電極部１１および１２からブリッジ部材５０の主要部５０ａを取除く。図１に示すブリッジ部材５０を切欠き部５１で折割ることにより、配線パターン１および２の電極部１１および１２からブリッジ部材５０の主要部５０ａを簡便に取除くことが可能である。
【００２３】
▲８▼ 半導体パッケージの半導体素子搭載部に半導体素子を搭載し、この半導体素子の電極部と電解めっき後の配線パターンの電極部とをワイヤボンディングやはんだ付け等により接続を行う。このとき、ブリッジ部材をろう付けした配線パターンの電極部から電解めっき後にブリッジ部材の主要部を取除いた後のブリッジ部材の他の部分は逃げパターン上に存在するので、このブリッジ部材の他の部分が配線パターンの電極部にワイヤボンディングやはんだ付け等の接続を行うときの妨げとならない。したがって、簡単な構成で製造を容易なものとすることが可能である。
【００２４】
第１実施例においては、電解めっき用のメッキラック４０を用いてリードフレーム２０を通電電極の端子とする簡便な方法により、パッケージ本体１０の表面に形成された配線パターンの電極部に電解めっき法で簡便に金属膜を形成することができる。したがって、製造工程の自動化が可能となり、製造歩留りを向上することができる。
【００２５】
さらに、半導体素子の高密度な搭載に対応することができるように、パッケージ寸法を小さくしたり、パッケージ形状を複雑なものとしても、電極部１１と電極部１２とにブリッジ部材５０をろう付けし、電極部１１と電極部１２とを電気的に接続し、リードフレーム２０を通電電極の端子として通電するだけで、パッケージ本体１０の表面に形成された配線パターンの電極部に電解めっき法で金属膜を形成することができる。
【００２６】
さらにまた、リードフレーム２０と導通のない配線パターン２と、メッキラック４０とを金属製のピン等により接続する必要がないので、製造工数を低減することができる。
（第２実施例）
本発明の第２実施例による半導体パッケージの製造方法について、図４を用いて説明する。
【００２７】
第２実施例は、リードフレームと導通のある複数配線パターンと、リードフレームと導通のない複数の配線パターンとを有するアルミナ製の半導体パッケージに本発明を適用したものであり、その他は第１実施例と同様である。第１実施例と実質的に同一構成部分に同一符号を付す。
第１実施例の▲１▼〜▲４▼の工程と同様の工程で作製したアルミナ製のパッケージ本体を用いて、図４に示すように、パッケージ本体１０にリードフレーム２０をろう付けするとともに、リードフレーム２０と導通のある複数の配線パターン３のうちの一つの電極部と、リードフレーム２０と導通のない複数の配線パターン４の電極部とに金属製のブリッジ部材６０をろう付けし、複数の配線パターン３のうちの一つと複数の配線パターン４とを電気的に接続する。
【００２８】
次に、第１実施例の▲５▼および▲６▼の工程と同様に、電解めっき用のメッキラックを用いてリードフレーム２０とこのメッキラックとを電気的に接続し、リードフレーム２０を通電電極の端子として、リードフレーム２０と導通のある配線パターン３に通電するとともに、ブリッジ部材６０を通してリードフレーム２０と導通のない配線パターン４にも通電し、パッケージ本体１０の表面に形成された配線パターンの電極部に電解めっきによりＮｉ、Ａｕ等の金属膜を形成する。
【００２９】
電解めっき後、図４に示す点線Ｘ１およびＸ２でブリッジ部材６０を切断することにより、ブリッジ部材６０をろう付けした配線パターンの電極部からブリッジ部材６０の主要部６０ａを取除く。
その後、第１実施例の▲８▼の工程と同様に、半導体パッケージの半導体素子搭載部に半導体素子を搭載し、この半導体素子と電解めっき後の配線パターンの電極部とをワイヤボンディングやはんだ付け等により接続を行う。
【００３０】
第２実施例においては、リードフレーム２０と導通のある複数の配線パターン３のうちの一つの電極部と、リードフレーム２０と導通のない複数の配線パターン４の電極部とに金属製のブリッジ部材６０をろう付けし、複数の配線パターン３のうちの一つと複数の配線パターン４とを電気的に接続することにより、複数の配線パターン４の電極部に同時に電解めっきにより金属膜を形成することができる。したがって、リードフレーム等の金属製部材と導通のない配線パターンの電極部を複数個有する半導体パッケージに対しても、製造工程の自動化が可能となり、製造歩留りを向上し、製造工数を低減することができる。
【００３１】
本発明の複数の実施例では、ＱＦＰ型の半導体パッケージに適用したが、本発明では、例えばＤＩＰ(Dual In-line Package)等、他の型のパッケージに適用してもよい。
また本発明では、アルミナ製の半導体パッケージに限らず、窒化アルミ製、ムライト製、低温焼成のガラス製等どのようなセラミックス製の半導体パッケージに適用してもよい。
【図面の簡単な説明】
【図１】本発明をアルミナ製の半導体パッケージの製造方法に適用した第１実施例を示すものであって、図２のＩ部拡大図である。
【図２】本発明をアルミナ製の半導体パッケージの製造方法に適用した第１実施例を示す平面図である。
【図３】本発明をアルミナ製の半導体パッケージの製造方法に適用した第１実施例を示す模式的断面図である。
【図４】本発明をアルミナ製の半導体パッケージの製造方法に適用した第２実施例を示す主要部拡大図である。
【図５】従来の半導体パッケージの製造方法を説明するための平面図である。
【図６】従来の半導体パッケージの製造方法を説明するための模式的断面図である。
【符号の説明】
１、３リードフレームと導通のある配線パターン
２、４リードフレームと導通のない配線パターン
１０パッケージ本体
１１、１２電極部
１１ａ、１２ａ逃げパターン
２０リードフレーム（金属製部材）
４０メッキラック
５０、６０ブリッジ部材
５０ａ、６０ａ主要部
６０ｂ他の部分[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor package, and more particularly to a method of manufacturing a semiconductor package in which a metal film is formed by electrolytic plating on an electrode portion of a wiring pattern formed on the surface of a package body.
[0002]
[Prior art]
In a semiconductor device, a semiconductor element such as an IC chip or an LSI chip is mounted on a semiconductor element mounting portion provided in a semiconductor package for practical use. Ceramics such as alumina are excellent in heat resistance, durability, thermal conductivity, and the like, and are therefore suitable as a material for the main body of this semiconductor package. Ceramic semiconductor packages are now actively used.
[0003]
This ceramic semiconductor package is generally manufactured by laminating and firing multiple green sheets to reduce the package size, increase the mounting density on the mounting board, and improve the electrical characteristics. The
In such a ceramic package, the electrode part on the surface of the package body may be printed on the ceramic green sheet with a wiring pattern as a thick film and fired simultaneously with the package body. Since this firing is performed at a high temperature of 1500 to 1600 ° C., a high melting point metal such as tungsten (W) or molybdenum (Mo) is used for the electrode portion. However, if the surface of the electrode part remains in such a refractory metal, it is impossible to perform connection such as wire bonding or soldering, so a metal such as nickel (Ni) or gold (Au) is formed on the surface of the electrode part. A film is formed.
[0004]
The formation of the metal film on the electrode portion may be performed by electrolytic plating by brazing a metal member such as a lead frame to the ceramic package body and using the brazed metal member as a terminal of the energizing electrode.
[0005]
[Problems to be solved by the invention]
However, as shown in FIG. 5, for example, a ceramic package 100 having a wiring pattern 1 electrically connected to the lead frame 20 brazed to the ceramic package body 10 and a wiring pattern 2 not electrically connected to the lead frame 20 is known. In such a ceramic package 100, if the electroplating is performed using the lead frame 20 as a terminal of the energizing electrode as it is, the electrode portion of the wiring pattern 1 is plated. The part is not plated.
[0006]
Therefore, conventionally, for example, as shown in FIG. 6, the lead frame 20 and the wiring pattern 2 that is not electrically connected to the plating rack 40 for electrolytic plating are electrically connected using metal pins 70 or the like, and plated. By energizing the lead frame 20 and the pin 70 from the rack 40, a metal film such as Ni or Au is formed on the surface of the electrode portions of the wiring pattern 1 and the wiring pattern 2.
[0007]
Therefore, the conventional method for forming a metal film as described above has problems that it is difficult to automate the manufacturing process and that the manufacturing yield is low. Furthermore, if the package size is reduced or the package shape is complicated so as to support high-density mounting of semiconductor elements, a wiring pattern that is not electrically connected to a metal member such as a lead frame is electrically connected to the pin. There is a problem that it is difficult to obtain a shape that can be connected electrically, and it is difficult to electrically connect the wiring pattern and the plating rack with pins.
[0008]
In addition, if a metal film is formed on the surface of the electrode part of the wiring pattern by using the electroless plating method, it takes a longer time for the plating process compared to the electrolytic plating, and the manufacturing man-hour increases or the formed metal film There is a problem that the quality is not good, the manufacturing yield is lowered, and the manufacturing cost is increased.
The present invention has been made to solve such a problem. Even when the package size is reduced or the package shape is complicated, a metal film is formed on the electrode portion of the wiring pattern by the electrolytic plating method. An object of the present invention is to provide a method for manufacturing a semiconductor package.
[0009]
Another object of the present invention is to provide a semiconductor package manufacturing method capable of reducing the number of manufacturing steps.
[0010]
[Means for Solving the Problems]
According to the method for manufacturing a semiconductor package according to claim 1 of the present invention, each wiring pattern includes a wiring member electrically connected to the metal member and a bridge member electrically connecting the metal member and the wiring pattern not conductive. And brazing the electrode part of the metal member to energize the wiring pattern that is electrically connected to the metal member from the metal member, and also to the wiring pattern that is not electrically connected to the metal member via the bridge member. A metal film is formed on the electrode portion of the formed wiring pattern by electrolytic plating. After the electrolytic plating, the main portion of the bridge member is removed from the electrode portion of the wiring pattern where the bridge member is brazed. For this reason, a metal film can be simply applied to the electrode part of the wiring pattern formed on the surface of the package body by an electroplating method by a simple method using a metal rack as a terminal of the energizing electrode using a plating rack for electroplating. Can be formed. Therefore, the manufacturing process can be automated and the manufacturing yield can be improved.
[0011]
Furthermore, even if the package size is reduced or the package shape is complicated so as to support high-density mounting of semiconductor elements, the electrode part of the wiring pattern that is electrically connected to the metal member, and the metal Electrolytic plating is applied to the electrode part of the wiring pattern formed on the surface of the package body simply by brazing the bridge member to the electrode part of the wiring pattern that is not electrically connected to the member and energizing the metal member as the terminal of the energizing electrode. A metal film can be formed. After the electrolytic plating, the main part of the bridge member is removed from the electrode part of the wiring pattern in which the bridge member is brazed, thereby obtaining a product as a semiconductor package.
[0012]
Furthermore, it is not necessary to connect the metal member and the wiring pattern that is not electrically connected to the plating rack for electroplating with a metal pin or the like, so that the number of manufacturing steps can be reduced.
Furthermore, according to the method for manufacturing a semiconductor package according to claim 1 of the present invention, the electrode portion of the wiring pattern for brazing the bridge member has a relief pattern for brazing the bridge member. The other part of the bridge member after removing the main part of the bridge member from the electrode part of each wiring pattern does not hinder the connection of wire bonding or soldering to the surface of the electrode part. Therefore, manufacture can be made easy with a simple configuration.
According to the method for manufacturing a semiconductor package according to claim 2 of the present invention, the bridge member is brazed to the electrode portion of the wiring pattern that is electrically connected to the metal member and the electrode portion of the wiring pattern that is not electrically connected to the metal member. In the process, since the metal member is brazed to the package body, the brazing of the metal member and the bridge member can be performed in one step. Therefore, the number of manufacturing steps can be further reduced.
[0013]
According to the method for manufacturing a semiconductor package according to claim 3 of the present invention, the bridge member has a cutout portion that can be cut into a main portion and another portion. The main part of the bridge member can be easily removed from the electrode part of each wiring pattern. Therefore, the number of manufacturing steps can be further reduced.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a plurality of embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
A first embodiment in which the present invention is applied to a QFP (Quad Flat Package) type ceramic semiconductor package will be described with reference to FIGS.
[0016]
In the ceramic semiconductor package of the first embodiment, a metal film is formed by electrolytic plating on the electrode portion of the wiring pattern formed on the surface of the alumina package body obtained by laminating and firing a plurality of alumina ceramic green sheets. A metal member such as a lead frame is brazed to the package body, and has a plurality of wiring patterns that are electrically connected to the lead frame and one wiring pattern that is not electrically connected to the lead frame. .
[0017]
First, a method for manufacturing the package body will be described.
(1) Plastic powder such as dioxyl phthalate is added to powder obtained by adding a small amount of sintering aids such as magnesia, silica, calcined talc, calcium carbonate and colorants such as titanium oxide, chromium oxide, molybdenum oxide to alumina powder. Agent, a binder such as acrylic resin, and a solvent such as toluene, xylene, alcohols, etc. are added and kneaded thoroughly to prepare a slurry having a viscosity of 2000 to 40000 cps. Form a green sheet.
[0018]
(2) Each green sheet is processed into a desired shape using a punching die or a punching machine, and a plurality of via holes are punched into each via hole and filled with a conductive paste using tungsten powder or the like, Form a via. An inner layer pattern is formed on the green sheet corresponding to the inner layer of the package body with the same conductor paste as the via. A conductor pattern is screen printed on the green sheet corresponding to the surface layer of the package body using the same conductor paste as the via.
[0019]
(3) A green sheet corresponding to an inner layer in which vias and inner layer patterns are formed and a green sheet corresponding to a surface layer on which a conductor pattern is screen-printed are laminated, and this green sheet laminate is, for example, 80-150 ° C., 50-250 kg / ^They are integrated by thermocompression bonding under the conditions of cm ² .
(4) The integrated green sheet laminate is fired at 1500-1600 ° C. in a nitrogen-hydrogen mixed gas atmosphere. As a result, the resin component in the conductor paste is decomposed and disappeared, and a wiring pattern is formed on the surface of the package body made of alumina.
[0020]
Next, a method for producing an alumina semiconductor package using the alumina package body produced in the above (1) to (4) will be described.
(5) Electroless Ni plating or the like is performed on the brazed portion of the metal member of the package body, and the lead frame 20 is brazed to the package body 10 as shown in FIG. A metal bridge member 50 is brazed to one electrode portion of the wiring pattern 1 and the electrode portion of the wiring pattern 2 that is not electrically connected to the lead frame 20, and one of the plurality of wiring patterns 1 is wired. The pattern 2 is electrically connected. Here, as shown in FIG. 1, the electrode portions 11 and 12 of the wiring patterns 1 and 2 for brazing the bridge member 50 have escape patterns 11a and 12a, and the bridge member 50 is connected to the escape patterns 11a and 12a. Is brazed. The escape patterns 11a and 12a are used only for brazing the bridge member 50, and are not used for subsequent connections such as wire bonding and soldering. The bridge member 50 has a cutout 51 that can be cut into a main portion 50a and another portion 50b.
[0021]
(6) As shown in FIG. 3, the lead frame 20 and the plating rack 40 are electrically connected by using a plating rack 40 for electrolytic plating, and the lead frame 20 is used as a terminal of the energizing electrode. In addition to energizing the wiring pattern 1 that is electrically connected to the frame 20 and also energizing the wiring pattern 2 that is not electrically connected to the lead frame 20 through the bridge member 50, electrolytic plating is performed on the electrode portions of the wiring pattern formed on the surface of the package body 10 To form a metal film such as Ni or Au.
[0022]
(7) After electrolytic plating, for example, by bending the bridge member 50 shown in FIG. 1 at the notch 51, the bridge member 50 is brazed to the bridge member 50 from the electrode portions 11 and 12 of the wiring pattern. The main part 50a is removed. The main part 50a of the bridge member 50 can be easily removed from the electrode parts 11 and 12 of the wiring patterns 1 and 2 by breaking the bridge member 50 shown in FIG.
[0023]
(8) A semiconductor element is mounted on the semiconductor element mounting portion of the semiconductor package, and the electrode portion of the semiconductor element and the electrode portion of the wiring pattern after electrolytic plating are connected by wire bonding or soldering. At this time, the other part of the bridge member after removing the main part of the bridge member after electrolytic plating from the electrode part of the wiring pattern brazed to the bridge member exists on the escape pattern. The portion does not hinder the connection of wire bonding or soldering to the electrode portion of the wiring pattern. Therefore, it is possible to facilitate manufacture with a simple configuration.
[0024]
In the first embodiment, an electrolytic plating method is applied to the electrode portion of the wiring pattern formed on the surface of the package body 10 by a simple method using the lead frame 20 as a terminal of the conductive electrode using the plating rack 40 for electrolytic plating. Thus, a metal film can be easily formed. Therefore, the manufacturing process can be automated and the manufacturing yield can be improved.
[0025]
Further, the bridge member 50 is brazed to the electrode portion 11 and the electrode portion 12 even if the package size is reduced or the package shape is complicated so that the semiconductor device can be mounted at a high density. The electrode portion 11 and the electrode portion 12 are electrically connected, and the lead frame 20 is simply energized as a terminal of the energizing electrode, and the electrode portion of the wiring pattern formed on the surface of the package body 10 is electroplated with a metal. A film can be formed.
[0026]
Furthermore, since there is no need to connect the wiring pattern 2 that is not electrically connected to the lead frame 20 and the plating rack 40 with metal pins or the like, the number of manufacturing steps can be reduced.
(Second embodiment)
A method of manufacturing a semiconductor package according to the second embodiment of the present invention will be described with reference to FIG.
[0027]
In the second embodiment, the present invention is applied to an alumina semiconductor package having a plurality of wiring patterns electrically connected to the lead frame and a plurality of wiring patterns not electrically connected to the lead frame. Similar to the example. The same components as those in the first embodiment are denoted by the same reference numerals.
As shown in FIG. 4, the lead frame 20 is brazed to the package body 10 using the alumina package body manufactured in the same steps as the steps (1) to (4) of the first embodiment. A metal bridge member 60 is brazed to one electrode portion of the plurality of wiring patterns 3 electrically connected to the lead frame 20 and the electrode portions of the plurality of wiring patterns 4 not electrically connected to the lead frame 20. One of the wiring patterns 3 and the plurality of wiring patterns 4 are electrically connected.
[0028]
Next, as in the steps (5) and (6) of the first embodiment, the lead frame 20 is electrically connected to the plating rack using a plating rack for electrolytic plating, and the lead frame 20 is energized. A wiring pattern formed on the surface of the package body 10 by energizing the wiring pattern 3 that is electrically connected to the lead frame 20 as an electrode terminal and also to the wiring pattern 4 that is not electrically connected to the lead frame 20 through the bridge member 60. A metal film made of Ni, Au or the like is formed on the electrode portion by electrolytic plating.
[0029]
After electrolytic plating, the bridge member 60 is cut along the dotted lines X1 and X2 shown in FIG. 4 to remove the main portion 60a of the bridge member 60 from the electrode portion of the wiring pattern to which the bridge member 60 is brazed.
Thereafter, as in the step (8) of the first embodiment, the semiconductor element is mounted on the semiconductor element mounting portion of the semiconductor package, and this semiconductor element and the electrode portion of the wiring pattern after the electrolytic plating are connected by wire bonding or soldering. Connect by such as.
[0030]
In the second embodiment, a metal bridge member is formed on one electrode portion of the plurality of wiring patterns 3 that are electrically connected to the lead frame 20 and an electrode portion of the plurality of wiring patterns 4 that are not electrically connected to the lead frame 20. 60. By brazing 60 and electrically connecting one of the plurality of wiring patterns 3 and the plurality of wiring patterns 4, a metal film is simultaneously formed on the electrode portions of the plurality of wiring patterns 4 by electrolytic plating. Can do. Therefore, it is possible to automate the manufacturing process even for a semiconductor package having a plurality of wiring pattern electrode portions that are not electrically connected to a metal member such as a lead frame, thereby improving the manufacturing yield and reducing the number of manufacturing steps. it can.
[0031]
In the embodiments of the present invention, the present invention is applied to a QFP type semiconductor package. However, the present invention may be applied to other types of packages such as DIP (Dual In-line Package).
The present invention is not limited to the semiconductor package made of alumina, but may be applied to any ceramic semiconductor package such as aluminum nitride, mullite, or low-temperature fired glass.
[Brief description of the drawings]
1 shows a first embodiment in which the present invention is applied to a method for manufacturing an alumina semiconductor package, and is an enlarged view of a portion I in FIG.
FIG. 2 is a plan view showing a first embodiment in which the present invention is applied to a method for manufacturing an alumina semiconductor package.
FIG. 3 is a schematic cross-sectional view showing a first embodiment in which the present invention is applied to a method for manufacturing a semiconductor package made of alumina.
FIG. 4 is an enlarged view of a main part showing a second embodiment in which the present invention is applied to a method for manufacturing a semiconductor package made of alumina.
FIG. 5 is a plan view for explaining a conventional method of manufacturing a semiconductor package.
FIG. 6 is a schematic cross-sectional view for explaining a conventional method for manufacturing a semiconductor package.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1, 3 The wiring pattern 2 with conduction | electrical_connection with a lead frame 4, 4 The wiring pattern without conduction | electrical_connection with a lead frame 10 Package body 11, 12 Electrode part 11a, 12a Relief pattern 20 Lead frame (metal member)
40 Plating rack 50, 60 Bridge members 50a, 60a Main part 60b Other parts

Claims

A method of manufacturing a semiconductor package, wherein a metal member is brazed to a package body, and a metal film is formed by electrolytic plating on an electrode portion of a wiring pattern formed on the surface of the package body,
A step of brazing, to the electrode portions of the respective wiring patterns, a bridge member that electrically connects the wiring pattern electrically connected to the metal member and the wiring pattern not electrically connected to the metal member. When,
The metal member is energized to the wiring pattern that is electrically connected to the metal member, and is also energized to the wiring pattern that is not electrically conductive to the metal member via the bridge member, and is formed on the surface of the package body. Forming a metal film on the electrode portion of the wiring pattern by electrolytic plating;
And after removing the main part of the bridge member from the electrode part of the wiring pattern brazed the bridge member after electrolytic plating ,
A method of manufacturing a semiconductor package , wherein an electrode portion of a wiring pattern for brazing the bridge member has a relief pattern for brazing the bridge member .

In the step of brazing the bridge member to the electrode portion of the wiring pattern that is electrically connected to the metal member and the electrode portion of the wiring pattern that is not electrically connected to the metal member, the metal member is brazed to the package body. 2. The method of manufacturing a semiconductor package according to claim 1, wherein the semiconductor package is attached.

3. The method of manufacturing a semiconductor package according to claim 1, wherein the bridge member has a cutout portion that can be cut into the main portion and another portion.