JP3790751B2 - 電子デバイス及び電界効果型トランジスタ・デバイス - Google Patents
電子デバイス及び電界効果型トランジスタ・デバイス Download PDFInfo
- Publication number
- JP3790751B2 JP3790751B2 JP2003183509A JP2003183509A JP3790751B2 JP 3790751 B2 JP3790751 B2 JP 3790751B2 JP 2003183509 A JP2003183509 A JP 2003183509A JP 2003183509 A JP2003183509 A JP 2003183509A JP 3790751 B2 JP3790751 B2 JP 3790751B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alo
- effect transistor
- insulating layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
- C30B29/22—Complex oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6332—Deposition from the gas or vapour phase using thermal evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
- H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
- H10P14/69396—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Inorganic Insulating Materials (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的には誘電体材料に関し、特に、半導体スイッチ・デバイス用の誘電体材料に関する。
【０００２】
【従来の技術】
超ＬＳＩ（ＶＬＳＩ）アプリケーション用の従来の半導体スイッチ・デバイスは、ＣＭＯＳスイッチを含む。ＣＭＯＳスイッチは、典型的に、ソース電極とドレイン電極との間のシリコン基板に広がる導通チャネルを有する電界効果型トランジスタを含む。ゲート電極が、当該ソース電極およびドレイン電極間の基板上に配置される。一般的に、ゲート電極は、二酸化シリコンのゲート誘電体層によってチャネルから絶縁される。動作時において、ソース電極およびドレイン電極間のチャネルを通る電流の流量が、ゲート電極への電圧の印加によって制御される。
【０００３】
今までのところ、ＣＭＯＳ技術に基づくマイクロプロセッサの性能は、時の経過とともにかなり急激に増大してきた。マイクロプロセッサの性能のこの継続的な増大は、ＣＭＯＳデバイスのフィーチャ・サイズの継続的な縮小によって少なくとも部分的に促進されてきた。ゲート誘電体の厚さは、フィーチャ・サイズの縮小に対応して縮小される。しかしながら、フィーチャ・サイズが０．１マイクロメータを越えて縮小されるとき、ゲート誘電体の厚さが非常に薄くなるため、二酸化シリコンがゲート誘電体材料として使われているゲート／チャネル間で電気的破壊が発生する。破壊と同時に、ゲート誘電体層は電気的に導電性になる。明らかに、この結果は望ましくなく、そして、ゲート誘電体材料として二酸化シリコンを用いるＣＭＯＳデバイスをスケール（scale）できる範囲に下限を設ける。したがって、デバイスのフィーチャ・サイズの継続的な縮小を可能にして、マイクロプロセッサの性能の継続的な増大を可能にするような、二酸化シリコンの代わりの誘電体材料を提供することが望ましい。二酸化シリコンは、約４．０の静電誘電率（ｋ）を有する。二酸化シリコンよりも大幅に高いｋ値を有するゲート誘電体材料を提供することが望ましい。このような材料は、現在のＣＭＯＳ半導体技術を存続させながら、二酸化シリコンで現在可能なものよりも薄いゲート誘電体層を可能にする。約２ｎｍ以下の厚さのゲート誘電体層が好ましい。
【０００４】
二酸化シリコンに取って代わる代替のゲート誘電体材料として研究されてきた１つの材料がＡｌ2 Ｏ3 である。Ａｌ2 Ｏ3 に関するｋ値は約１０である。一方、Ａｌ2 Ｏ3 に付随する問題は、それが、二酸化シリコンと比較した電荷キャリア移動度の著しい低下を導入するということである。ゲート誘電体材料としてのＡｌ2 Ｏ3 に付随する他の問題は、それがホウ素拡散の影響を受けやすいということである。ホウ素は、オーミックコンタクト等を製造するためにＣＭＯＳデバイスにおいてドーパントとして普通に使われている。ゲート誘電体層へのホウ素の拡散は、ゲート誘電体層の誘電性特性の望ましくない劣化を引き起こす。加えて、二酸化シリコンの層が、Ａｌ2 Ｏ3 とシリコンとの間の界面において典型的に形成される。この二酸化シリコン層は、有効なｋ値をさらに小さくする。これらの問題は、ＣＭＯＳデバイス用のゲート誘電体材料である二酸化シリコンの代わりとしてＡｌ2 Ｏ3 を研究するさらなる努力を、一般的に思いとどまらせてきた。
【０００５】
【発明が解決しようとする課題】
本発明によれば、基板と、基板上のＮ(X) Ｙ(1-X) ＡｌＯ3 の層とを備え、Xはゼロより大きく１より小さいモル分率であり、Ｎは、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，ＹｂおよびＬｕから選択された元素である部材を提供する。
【０００６】
【課題を解決するための手段】
本発明の好適な実施形態において、ＮはＬａである。この層は、好ましくは菱面体晶系ペロブスカイト型構造（rhombohedral perovskite structure）を有する。本発明の特に好適な実施形態において、この層は、１５〜３５の平均誘電率値を有する。モル分率Xは、好ましくは０．０７より大きい。一方、本発明の特に好適な実施形態において、Xは、０．４より小さい。本発明の一部の応用においては、この層によって基板から電極を電気的に分離してもよい。このような応用の例は、導通チャネルからゲート電極を分離するのにこの層が特に適合する電界効果型トランジスタのような電子デバイスを含む。分子線エピタキシによって基板上にこの層を形成してもよい。
【０００７】
本発明の好適な実施形態において、ＬａＡｌ酸化物とＹＡｌ酸化物との合金を含むゲート誘電体材料が提供される。菱面体晶系結晶形（rhombohedral form）のこの合金は、約２５〜３０の平均ｋ値を有益に有する。さらに、このような結晶形のこの合金は、比較的高い空間的異方性を有する。比較的高い空間的異方性は、チャネルと直交して延びる方向に約５０の極めて高いｋ値を生じさせる。この方向を以下“Ｚ方向”と呼ぶ。加えて、この合金は、Ｚ方向と直交する面内に十分にハードなフォノンを与える。このようなフォノンは、フォノン散乱による移動度の低下を防止する。さらに、この合金は、熱力学的安定性の向上を示し、シリコンとの良好な界面特性を示す。
【０００８】
添付図面を参照して、本発明の好適な実施の形態を、例のみとして以下に説明する。
【０００９】
【発明の実施の形態】
Ａｌ2 Ｏ3 とＹ2 Ｏ3 との化学量合金（stoichiometric alloy）が、斜方晶系ペロブスカイト型構造（orthorhombic perovskite structure）と約１５のｋ値とを有する、結晶構造の固溶体ＹＡｌＯ3 （ＹＡＰ）を生じさせるということが実験により示された。ＹＡｌＯ3 は、おそらく等方性である。加えて、Ｙ2 Ｏ3 ／Ｓｉ（１００）界面は、良好な電気的特性を有する。これに対して、Ａｌ2 Ｏ3 とＬａ2 Ｏ3 との化学量合金は、菱面体晶系ペロブスカイト型構造と約２６のｋ値とを有する、結晶構造の固溶体ＬａＡｌＯ3 （ＬＡＲ）を生じさせる。ＬａＡｌＯ3 は、おそらく高度に異方性である。一方、Ｌａ2 Ｏ3 ／Ｓｉ（１００）界面は、良好な電気的特性を有さない。これにもかかわらず、ＹＡｌＯ3 とＬａＡｌＯ3 との合金が驚くほど好ましい誘電体特性を有することが確認された。この特性を以下に詳細に述べる。
【００１０】
図１を参照すると、曲線１は、Ｌａ濃度の関数としての斜方晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 の理論上の平均ｋ値を示す。曲線２は、Ｌａ濃度の関数としての菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 の理論上のｋ値を示す。曲線１および２は、菱面体晶系構造のｋ値が組成範囲（composition range）の全体にわたって斜方晶系構造のｋ値よりはるかに大きいことを示す。
【００１１】
図２を参照すると、曲線３は、Ｌａ濃度の関数としてのペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3のＺ方向の実際のｋ値の変化を示す。Ｌａの比較的低い濃度、すなわち約７％未満では、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 の菱面体晶系構造は不安定である。したがって、約７％のＬａ濃度未満では、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 は斜方晶系構造になる。曲線３によって示されるように、斜方晶系結晶形のＬａ(x) Ｙ(1-x) ＡｌＯ3 は、Ｚ方向において比較的低いｋ値を示す。一方、約７％のＬａ濃度において、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 の菱面体晶系結晶形が安定する。曲線３によって示されるように、菱面体晶系結晶形のＬａ(X) Ｙ(1-X) ＡｌＯ3 は、Ｚ方向において著しく高いｋ値を示す。したがって、約７％のＬａ濃度におけるＬａ(X) Ｙ(1-X) ＡｌＯ3 の斜方晶系相と菱面体晶系相との間の転移に対応する曲線３に大きい段がある。曲線３は、イットリウムに豊む菱面体晶系ペロブスカイトがＺ方向において高度に異方性の誘電性特性を示すということを表す。
【００１２】
上述の菱面体晶系相と斜方晶系相との間の転移についてのさらなる理解を、図３から得ることができる。図３において、曲線４は、Ｌａ濃度の関数としてのＬａ(X) Ｙ(1-X) ＡｌＯ3 の菱面体晶系相と斜方晶系相との間の凝集エネルギの差ΔＥcoh を示す。比較的低いＬａ濃度、すなわち約７％のＬａ濃度未満において、ΔＥcoh は、斜方晶系構造の安定性に対応してプラスである。一方、より高いＬａ濃度、すなわち約７％のＬａ濃度以上では、ΔＥcoh は、菱面体晶系構造の安定性に対応してマイナスである。曲線４のゼロとの交点は、Ｚ方向における約５０のｋ値に対応する。Ｙに豊む菱面体晶系Ｌａ(X) Ｙ(1-X) ＡｌＯ3 のＺ方向での驚くほど高い誘電性特性のさらなる例示を図４に与える。図４において、曲線５は菱面体晶系Ｌａ(X) Ｙ(1-X) ＡｌＯ3 に対応し、曲線６は斜方晶系Ｌａ(X) Ｙ(1-X) ＡｌＯ3 に対応する。
【００１３】
７０〜９０％の範囲のＹ濃度と３０〜１０％の範囲の対応するＬａ濃度とを有する四元Ｌａ(X) Ｙ(1-X) ＡｌＯ3 合金が、現在まで研究された他の誘電体酸化物と比べて特に好ましい特性を有する。多結晶構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 は、驚くほど高い誘電率，熱力学的安定性，そしてシリコンとの界面における良好な電気的特性を示す。誘電体性能を最適にするために、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 を好ましくはエピタキシャルに成長させる。分子線エピタキシが特に好ましい成長手法の１つである。一方で、他の成長手法を使用できることが理解できる。エピタキシャル成長が好ましい、というのは、このようにして作られた多結晶構造がソフトフォノン（soft-phonon）をエピタキシャル成長の方向に制限するからである。このような制限がない場合には、誘電体スクリーニング（screening）と面内の電子のフォノン散乱とが性能を劣化させる。一方、本発明がアモルファス構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 にまで及ぶということが理解できる。
【００１４】
図５を参照すると、Ｌａ0.1 Ｙ0.9 ＡｌＯ3 の原子構造がそこに表される。原子席（atomic site）７は、酸素原子によって占められた場所を示す。原子席８は、アルミニウム原子によって占められた場所を示す。原子席９は、９０％の確率でイットリウム原子かまたは１０％の確率でランタン原子によって占められた場所を示す。
【００１５】
図６を参照すると、本発明を実施するＣＭＯＳ電界効果型トランジスタ（ＦＥＴ）の一例は、シリコン基板１０を含む。導通チャネル１１が、ソース（Ｓ）電極１２とドレイン（Ｄ）電極１３との間の基板１０を通して広がる。ゲート（Ｇ）電極１４が、ソース電極１２とドレイン電極１３との間の基板１０上に配置される。本発明の特に好ましい実施形態において、ソース電極１２とドレイン電極１３とは、オーミックコンタクトを有する。ゲート電極１４は、ゲート誘電体層１５によってチャネル１１から電気的に絶縁される。ゲート誘電体層１５は、好ましくはほぼ１０％のＬａ濃度を有する菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 （Xはモル分率）から作られる。動作時において、ソース電極１２とドレイン電極１３との間のチャネル１１を通る電流の流量は、ゲート電極１４への電圧の印加によって制御される。本発明を、ｎチャネルＦＥＴデバイスとｐチャネルＦＥＴデバイスとの双方に適用できることが理解できる。
【００１６】
誘電体材料としてのＬａ(X) Ｙ(1-X) ＡｌＯ3 に関連して、本発明の好適な実施の形態を上述した。しかしながら、本発明は、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 におけるＬａの含有に制限されない。本発明は、ランタニド系列の他の元素によるＬａ(X) Ｙ(1-X) ＡｌＯ3 内のＬａの置換を同様に意図している。したがって、本発明の他の実施の形態において、Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，およびＬｕのうちのいずれかをＬａ(X) Ｙ(1-X) ＡｌＯ3 内のＬａと置換することができる。
【００１７】
さらに、電界効果型トランジスタ・デバイスに関連して本発明の好適な実施の形態を上述したが、基板上に誘電体材料が配置される他の部材に本発明を同様に適用できることが理解できる。このような部材は、例えばキャパシタのような電気的電荷蓄積デバイス（electrical charge storing device）を含む。他の多くの応用が可能である。
【００１８】
要するに、基板と、この基板上のＮ(X) Ｙ(1-X) ＡｌＯ3 の層とを備え、Xはゼロより大きく１より小さいモル分率であり、Ｎは、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，およびＬｕから選択された元素である部材を、本発明の例としてここに述べた。この部材は、当該層によって基板から電気的に分離された電極をさらに備える電子デバイスであってもよい。特に、この層の誘電性特性により、この層は、必ずしもそれ専用というわけではないが、電界効果型トランジスタ・デバイスのゲート電極を電気的に分離するために著しく有用になる。この層は、分子線エピタキシによって基板上に形成されてもよい。
【００１９】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）基板と、前記基板上のＮ(X) Ｙ(1-X) ＡｌＯ3 の層とを備え、Xはゼロより大きく１より小さいモル分率であり、Ｎは、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，ＹｂおよびＬｕから選択された元素である部材。
（２）ＮはＬａである上記（１）に記載の部材。
（３）前記層は、菱面体晶系ペロブスカイト型構造を有する上記（１）または（２）に記載の部材。
（４）前記層は、１５〜３５の平均誘電率値を有する上記（３）に記載の部材。
（５）Xは、０．０７より大きい上記（２）〜（４）のいずれかに記載の部材。
（６）Xは、０．４より小さい上記（５）に記載の部材。
（７）前記層によって前記基板から電気的に分離された電極をさらに備える上記（１）〜（６）のいずれかに記載の部材。
（８）上記（７）に記載の部材を備える電子デバイス。
（９）上記（７）に記載の部材を備える電界効果型トランジスタ・デバイスであって、前記電極は前記電界効果型トランジスタ・デバイスのゲートである電界効果型トランジスタ・デバイス。
（１０）分子線エピタキシによって前記基板上に前記層を形成する工程を含む、上記（１）〜（７）のいずれかに記載の部材を製造する方法。
【図面の簡単な説明】
【図１】斜方晶系および菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対する理論上の平均ｋ値のグラフである。
【図２】ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対するＺ方向の実際のｋ値のグラフである。
【図３】ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対する凝集エネルギの差のグラフである。
【図４】斜方晶系および菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対するＺ方向の理論上のｋ値のグラフである。
【図５】菱面体晶系Ｌａ0.1 Ｙ0.9 ＡｌＯ3 の原子構造の等角図である。
【図６】ＣＭＯＳ電界効果型トランジスタの断面図である。
【符号の説明】
７，８，９ 原子席
１０ シリコン基板
１１ 導通チャネル
１２ ソース電極
１３ ドレイン電極
１４ ゲート電極
１５ ゲート誘電体層
【発明の属する技術分野】
本発明は、一般的には誘電体材料に関し、特に、半導体スイッチ・デバイス用の誘電体材料に関する。
【０００２】
【従来の技術】
超ＬＳＩ（ＶＬＳＩ）アプリケーション用の従来の半導体スイッチ・デバイスは、ＣＭＯＳスイッチを含む。ＣＭＯＳスイッチは、典型的に、ソース電極とドレイン電極との間のシリコン基板に広がる導通チャネルを有する電界効果型トランジスタを含む。ゲート電極が、当該ソース電極およびドレイン電極間の基板上に配置される。一般的に、ゲート電極は、二酸化シリコンのゲート誘電体層によってチャネルから絶縁される。動作時において、ソース電極およびドレイン電極間のチャネルを通る電流の流量が、ゲート電極への電圧の印加によって制御される。
【０００３】
今までのところ、ＣＭＯＳ技術に基づくマイクロプロセッサの性能は、時の経過とともにかなり急激に増大してきた。マイクロプロセッサの性能のこの継続的な増大は、ＣＭＯＳデバイスのフィーチャ・サイズの継続的な縮小によって少なくとも部分的に促進されてきた。ゲート誘電体の厚さは、フィーチャ・サイズの縮小に対応して縮小される。しかしながら、フィーチャ・サイズが０．１マイクロメータを越えて縮小されるとき、ゲート誘電体の厚さが非常に薄くなるため、二酸化シリコンがゲート誘電体材料として使われているゲート／チャネル間で電気的破壊が発生する。破壊と同時に、ゲート誘電体層は電気的に導電性になる。明らかに、この結果は望ましくなく、そして、ゲート誘電体材料として二酸化シリコンを用いるＣＭＯＳデバイスをスケール（scale）できる範囲に下限を設ける。したがって、デバイスのフィーチャ・サイズの継続的な縮小を可能にして、マイクロプロセッサの性能の継続的な増大を可能にするような、二酸化シリコンの代わりの誘電体材料を提供することが望ましい。二酸化シリコンは、約４．０の静電誘電率（ｋ）を有する。二酸化シリコンよりも大幅に高いｋ値を有するゲート誘電体材料を提供することが望ましい。このような材料は、現在のＣＭＯＳ半導体技術を存続させながら、二酸化シリコンで現在可能なものよりも薄いゲート誘電体層を可能にする。約２ｎｍ以下の厚さのゲート誘電体層が好ましい。
【０００４】
二酸化シリコンに取って代わる代替のゲート誘電体材料として研究されてきた１つの材料がＡｌ2 Ｏ3 である。Ａｌ2 Ｏ3 に関するｋ値は約１０である。一方、Ａｌ2 Ｏ3 に付随する問題は、それが、二酸化シリコンと比較した電荷キャリア移動度の著しい低下を導入するということである。ゲート誘電体材料としてのＡｌ2 Ｏ3 に付随する他の問題は、それがホウ素拡散の影響を受けやすいということである。ホウ素は、オーミックコンタクト等を製造するためにＣＭＯＳデバイスにおいてドーパントとして普通に使われている。ゲート誘電体層へのホウ素の拡散は、ゲート誘電体層の誘電性特性の望ましくない劣化を引き起こす。加えて、二酸化シリコンの層が、Ａｌ2 Ｏ3 とシリコンとの間の界面において典型的に形成される。この二酸化シリコン層は、有効なｋ値をさらに小さくする。これらの問題は、ＣＭＯＳデバイス用のゲート誘電体材料である二酸化シリコンの代わりとしてＡｌ2 Ｏ3 を研究するさらなる努力を、一般的に思いとどまらせてきた。
【０００５】
【発明が解決しようとする課題】
本発明によれば、基板と、基板上のＮ(X) Ｙ(1-X) ＡｌＯ3 の層とを備え、Xはゼロより大きく１より小さいモル分率であり、Ｎは、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，ＹｂおよびＬｕから選択された元素である部材を提供する。
【０００６】
【課題を解決するための手段】
本発明の好適な実施形態において、ＮはＬａである。この層は、好ましくは菱面体晶系ペロブスカイト型構造（rhombohedral perovskite structure）を有する。本発明の特に好適な実施形態において、この層は、１５〜３５の平均誘電率値を有する。モル分率Xは、好ましくは０．０７より大きい。一方、本発明の特に好適な実施形態において、Xは、０．４より小さい。本発明の一部の応用においては、この層によって基板から電極を電気的に分離してもよい。このような応用の例は、導通チャネルからゲート電極を分離するのにこの層が特に適合する電界効果型トランジスタのような電子デバイスを含む。分子線エピタキシによって基板上にこの層を形成してもよい。
【０００７】
本発明の好適な実施形態において、ＬａＡｌ酸化物とＹＡｌ酸化物との合金を含むゲート誘電体材料が提供される。菱面体晶系結晶形（rhombohedral form）のこの合金は、約２５〜３０の平均ｋ値を有益に有する。さらに、このような結晶形のこの合金は、比較的高い空間的異方性を有する。比較的高い空間的異方性は、チャネルと直交して延びる方向に約５０の極めて高いｋ値を生じさせる。この方向を以下“Ｚ方向”と呼ぶ。加えて、この合金は、Ｚ方向と直交する面内に十分にハードなフォノンを与える。このようなフォノンは、フォノン散乱による移動度の低下を防止する。さらに、この合金は、熱力学的安定性の向上を示し、シリコンとの良好な界面特性を示す。
【０００８】
添付図面を参照して、本発明の好適な実施の形態を、例のみとして以下に説明する。
【０００９】
【発明の実施の形態】
Ａｌ2 Ｏ3 とＹ2 Ｏ3 との化学量合金（stoichiometric alloy）が、斜方晶系ペロブスカイト型構造（orthorhombic perovskite structure）と約１５のｋ値とを有する、結晶構造の固溶体ＹＡｌＯ3 （ＹＡＰ）を生じさせるということが実験により示された。ＹＡｌＯ3 は、おそらく等方性である。加えて、Ｙ2 Ｏ3 ／Ｓｉ（１００）界面は、良好な電気的特性を有する。これに対して、Ａｌ2 Ｏ3 とＬａ2 Ｏ3 との化学量合金は、菱面体晶系ペロブスカイト型構造と約２６のｋ値とを有する、結晶構造の固溶体ＬａＡｌＯ3 （ＬＡＲ）を生じさせる。ＬａＡｌＯ3 は、おそらく高度に異方性である。一方、Ｌａ2 Ｏ3 ／Ｓｉ（１００）界面は、良好な電気的特性を有さない。これにもかかわらず、ＹＡｌＯ3 とＬａＡｌＯ3 との合金が驚くほど好ましい誘電体特性を有することが確認された。この特性を以下に詳細に述べる。
【００１０】
図１を参照すると、曲線１は、Ｌａ濃度の関数としての斜方晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 の理論上の平均ｋ値を示す。曲線２は、Ｌａ濃度の関数としての菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 の理論上のｋ値を示す。曲線１および２は、菱面体晶系構造のｋ値が組成範囲（composition range）の全体にわたって斜方晶系構造のｋ値よりはるかに大きいことを示す。
【００１１】
図２を参照すると、曲線３は、Ｌａ濃度の関数としてのペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3のＺ方向の実際のｋ値の変化を示す。Ｌａの比較的低い濃度、すなわち約７％未満では、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 の菱面体晶系構造は不安定である。したがって、約７％のＬａ濃度未満では、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 は斜方晶系構造になる。曲線３によって示されるように、斜方晶系結晶形のＬａ(x) Ｙ(1-x) ＡｌＯ3 は、Ｚ方向において比較的低いｋ値を示す。一方、約７％のＬａ濃度において、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 の菱面体晶系結晶形が安定する。曲線３によって示されるように、菱面体晶系結晶形のＬａ(X) Ｙ(1-X) ＡｌＯ3 は、Ｚ方向において著しく高いｋ値を示す。したがって、約７％のＬａ濃度におけるＬａ(X) Ｙ(1-X) ＡｌＯ3 の斜方晶系相と菱面体晶系相との間の転移に対応する曲線３に大きい段がある。曲線３は、イットリウムに豊む菱面体晶系ペロブスカイトがＺ方向において高度に異方性の誘電性特性を示すということを表す。
【００１２】
上述の菱面体晶系相と斜方晶系相との間の転移についてのさらなる理解を、図３から得ることができる。図３において、曲線４は、Ｌａ濃度の関数としてのＬａ(X) Ｙ(1-X) ＡｌＯ3 の菱面体晶系相と斜方晶系相との間の凝集エネルギの差ΔＥcoh を示す。比較的低いＬａ濃度、すなわち約７％のＬａ濃度未満において、ΔＥcoh は、斜方晶系構造の安定性に対応してプラスである。一方、より高いＬａ濃度、すなわち約７％のＬａ濃度以上では、ΔＥcoh は、菱面体晶系構造の安定性に対応してマイナスである。曲線４のゼロとの交点は、Ｚ方向における約５０のｋ値に対応する。Ｙに豊む菱面体晶系Ｌａ(X) Ｙ(1-X) ＡｌＯ3 のＺ方向での驚くほど高い誘電性特性のさらなる例示を図４に与える。図４において、曲線５は菱面体晶系Ｌａ(X) Ｙ(1-X) ＡｌＯ3 に対応し、曲線６は斜方晶系Ｌａ(X) Ｙ(1-X) ＡｌＯ3 に対応する。
【００１３】
７０〜９０％の範囲のＹ濃度と３０〜１０％の範囲の対応するＬａ濃度とを有する四元Ｌａ(X) Ｙ(1-X) ＡｌＯ3 合金が、現在まで研究された他の誘電体酸化物と比べて特に好ましい特性を有する。多結晶構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 は、驚くほど高い誘電率，熱力学的安定性，そしてシリコンとの界面における良好な電気的特性を示す。誘電体性能を最適にするために、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 を好ましくはエピタキシャルに成長させる。分子線エピタキシが特に好ましい成長手法の１つである。一方で、他の成長手法を使用できることが理解できる。エピタキシャル成長が好ましい、というのは、このようにして作られた多結晶構造がソフトフォノン（soft-phonon）をエピタキシャル成長の方向に制限するからである。このような制限がない場合には、誘電体スクリーニング（screening）と面内の電子のフォノン散乱とが性能を劣化させる。一方、本発明がアモルファス構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 にまで及ぶということが理解できる。
【００１４】
図５を参照すると、Ｌａ0.1 Ｙ0.9 ＡｌＯ3 の原子構造がそこに表される。原子席（atomic site）７は、酸素原子によって占められた場所を示す。原子席８は、アルミニウム原子によって占められた場所を示す。原子席９は、９０％の確率でイットリウム原子かまたは１０％の確率でランタン原子によって占められた場所を示す。
【００１５】
図６を参照すると、本発明を実施するＣＭＯＳ電界効果型トランジスタ（ＦＥＴ）の一例は、シリコン基板１０を含む。導通チャネル１１が、ソース（Ｓ）電極１２とドレイン（Ｄ）電極１３との間の基板１０を通して広がる。ゲート（Ｇ）電極１４が、ソース電極１２とドレイン電極１３との間の基板１０上に配置される。本発明の特に好ましい実施形態において、ソース電極１２とドレイン電極１３とは、オーミックコンタクトを有する。ゲート電極１４は、ゲート誘電体層１５によってチャネル１１から電気的に絶縁される。ゲート誘電体層１５は、好ましくはほぼ１０％のＬａ濃度を有する菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 （Xはモル分率）から作られる。動作時において、ソース電極１２とドレイン電極１３との間のチャネル１１を通る電流の流量は、ゲート電極１４への電圧の印加によって制御される。本発明を、ｎチャネルＦＥＴデバイスとｐチャネルＦＥＴデバイスとの双方に適用できることが理解できる。
【００１６】
誘電体材料としてのＬａ(X) Ｙ(1-X) ＡｌＯ3 に関連して、本発明の好適な実施の形態を上述した。しかしながら、本発明は、Ｌａ(X) Ｙ(1-X) ＡｌＯ3 におけるＬａの含有に制限されない。本発明は、ランタニド系列の他の元素によるＬａ(X) Ｙ(1-X) ＡｌＯ3 内のＬａの置換を同様に意図している。したがって、本発明の他の実施の形態において、Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，およびＬｕのうちのいずれかをＬａ(X) Ｙ(1-X) ＡｌＯ3 内のＬａと置換することができる。
【００１７】
さらに、電界効果型トランジスタ・デバイスに関連して本発明の好適な実施の形態を上述したが、基板上に誘電体材料が配置される他の部材に本発明を同様に適用できることが理解できる。このような部材は、例えばキャパシタのような電気的電荷蓄積デバイス（electrical charge storing device）を含む。他の多くの応用が可能である。
【００１８】
要するに、基板と、この基板上のＮ(X) Ｙ(1-X) ＡｌＯ3 の層とを備え、Xはゼロより大きく１より小さいモル分率であり、Ｎは、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，およびＬｕから選択された元素である部材を、本発明の例としてここに述べた。この部材は、当該層によって基板から電気的に分離された電極をさらに備える電子デバイスであってもよい。特に、この層の誘電性特性により、この層は、必ずしもそれ専用というわけではないが、電界効果型トランジスタ・デバイスのゲート電極を電気的に分離するために著しく有用になる。この層は、分子線エピタキシによって基板上に形成されてもよい。
【００１９】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）基板と、前記基板上のＮ(X) Ｙ(1-X) ＡｌＯ3 の層とを備え、Xはゼロより大きく１より小さいモル分率であり、Ｎは、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，ＹｂおよびＬｕから選択された元素である部材。
（２）ＮはＬａである上記（１）に記載の部材。
（３）前記層は、菱面体晶系ペロブスカイト型構造を有する上記（１）または（２）に記載の部材。
（４）前記層は、１５〜３５の平均誘電率値を有する上記（３）に記載の部材。
（５）Xは、０．０７より大きい上記（２）〜（４）のいずれかに記載の部材。
（６）Xは、０．４より小さい上記（５）に記載の部材。
（７）前記層によって前記基板から電気的に分離された電極をさらに備える上記（１）〜（６）のいずれかに記載の部材。
（８）上記（７）に記載の部材を備える電子デバイス。
（９）上記（７）に記載の部材を備える電界効果型トランジスタ・デバイスであって、前記電極は前記電界効果型トランジスタ・デバイスのゲートである電界効果型トランジスタ・デバイス。
（１０）分子線エピタキシによって前記基板上に前記層を形成する工程を含む、上記（１）〜（７）のいずれかに記載の部材を製造する方法。
【図面の簡単な説明】
【図１】斜方晶系および菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対する理論上の平均ｋ値のグラフである。
【図２】ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対するＺ方向の実際のｋ値のグラフである。
【図３】ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対する凝集エネルギの差のグラフである。
【図４】斜方晶系および菱面体晶系ペロブスカイト型構造のＬａ(X) Ｙ(1-X) ＡｌＯ3 についてのランタンのパーセンテージモル分率に対するＺ方向の理論上のｋ値のグラフである。
【図５】菱面体晶系Ｌａ0.1 Ｙ0.9 ＡｌＯ3 の原子構造の等角図である。
【図６】ＣＭＯＳ電界効果型トランジスタの断面図である。
【符号の説明】
７，８，９ 原子席
１０ シリコン基板
１１ 導通チャネル
１２ ソース電極
１３ ドレイン電極
１４ ゲート電極
１５ ゲート誘電体層
Claims (6)
- 基板と、
前記基板上に設けられ、モル分率Xが０．０７以上で且つ１より小さいことにより菱面体晶系ペロブスカイト型構造を有するＬａ（Ｘ） Ｙ（１−Ｘ） ＡｌＯ３ の絶縁層と、
該絶縁層上に設けられ、該絶縁層により前記基板から電気的に分離される電極とを備える電子デバイス。 - 前記Ｌａに代えて、Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ及びＬｕから成る群から選択された元素を使用する、請求項１に記載の電子デバイス。
- 前記基板がシリコンであり、前記Xの値が０．３乃至０．１であることにより、Ｌａが３０％乃至１０％であり、Ｙが７０％乃至９０％である請求項１に記載の電子デバイス。
- ソース及びドレインが設けられた基板と、
前記基板上に設けられ、モル分率Xが０．０７以上で且つ１より小さいことにより菱面体晶系ペロブスカイト型構造を有するＬａ（Ｘ） Ｙ（１−Ｘ） ＡｌＯ３ のゲート絶縁層と、
該ゲート絶縁層上に設けられ、該ゲート絶縁層により前記基板から電気的に分離されるゲート電極とを備え、前記ソース及び前記ドレインの間のチャネルを流れる電流量が前記ゲート電極への電圧により制御される電界効果型トランジスタ・デバイス。 - 前記Ｌａに代えて、Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ及びＬｕから成る群から選択された元素を使用する、請求項４に記載の電界効果型トランジスタ・デバイス。
- 前記基板がシリコンであり、前記Xの値が０．３乃至０．１であることにより、Ｌａが３０％乃至１０％であり、Ｙが７０％乃至９０％である請求項４に記載の電界効果型トランジスタ・デバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02016100 | 2002-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005142176A JP2005142176A (ja) | 2005-06-02 |
| JP3790751B2 true JP3790751B2 (ja) | 2006-06-28 |
Family
ID=32087942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003183509A Expired - Fee Related JP3790751B2 (ja) | 2002-07-19 | 2003-06-26 | 電子デバイス及び電界効果型トランジスタ・デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7057244B2 (ja) |
| JP (1) | JP3790751B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253122B2 (en) * | 2002-08-28 | 2007-08-07 | Micron Technology, Inc. | Systems and methods for forming metal oxides using metal diketonates and/or ketoimines |
| US6984592B2 (en) * | 2002-08-28 | 2006-01-10 | Micron Technology, Inc. | Systems and methods for forming metal-doped alumina |
| US7087481B2 (en) * | 2002-08-28 | 2006-08-08 | Micron Technology, Inc. | Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands |
| US7592678B2 (en) * | 2004-06-17 | 2009-09-22 | Infineon Technologies Ag | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof |
| US7601649B2 (en) | 2004-08-02 | 2009-10-13 | Micron Technology, Inc. | Zirconium-doped tantalum oxide films |
| US7081421B2 (en) | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
| US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7235501B2 (en) | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| US7687409B2 (en) | 2005-03-29 | 2010-03-30 | Micron Technology, Inc. | Atomic layer deposited titanium silicon oxide films |
| US7662729B2 (en) | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| US7572695B2 (en) | 2005-05-27 | 2009-08-11 | Micron Technology, Inc. | Hafnium titanium oxide films |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7462538B2 (en) * | 2005-11-15 | 2008-12-09 | Infineon Technologies Ag | Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials |
| US7615438B2 (en) * | 2005-12-08 | 2009-11-10 | Micron Technology, Inc. | Lanthanide yttrium aluminum oxide dielectric films |
| US7592251B2 (en) | 2005-12-08 | 2009-09-22 | Micron Technology, Inc. | Hafnium tantalum titanium oxide films |
| US7972974B2 (en) | 2006-01-10 | 2011-07-05 | Micron Technology, Inc. | Gallium lanthanide oxide films |
| US7709402B2 (en) | 2006-02-16 | 2010-05-04 | Micron Technology, Inc. | Conductive layers for hafnium silicon oxynitride films |
| US20070237697A1 (en) * | 2006-03-31 | 2007-10-11 | Tokyo Electron Limited | Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition |
| US7727908B2 (en) * | 2006-08-03 | 2010-06-01 | Micron Technology, Inc. | Deposition of ZrA1ON films |
| US7776765B2 (en) | 2006-08-31 | 2010-08-17 | Micron Technology, Inc. | Tantalum silicon oxynitride high-k dielectrics and metal gates |
| US7544604B2 (en) | 2006-08-31 | 2009-06-09 | Micron Technology, Inc. | Tantalum lanthanide oxynitride films |
| US7759747B2 (en) | 2006-08-31 | 2010-07-20 | Micron Technology, Inc. | Tantalum aluminum oxynitride high-κ dielectric |
| US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
| US8907059B2 (en) * | 2008-11-14 | 2014-12-09 | Bio-Rad Laboratories, Inc. | Phosphopeptide enrichment of compositions by fractionation on ceramic hydroxyapatite |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3669860B2 (ja) | 1999-03-10 | 2005-07-13 | Ｔｄｋ株式会社 | 積層薄膜 |
| JP2001110801A (ja) | 1999-10-05 | 2001-04-20 | Takeshi Yao | パターン形成方法、並びに電子素子、光学素子及び回路基板 |
| JP2001250923A (ja) | 2000-03-08 | 2001-09-14 | Fuji Electric Co Ltd | 誘電体薄膜コンデンサ |
| JP4895430B2 (ja) | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20020195565A1 (en) * | 2001-06-26 | 2002-12-26 | European Organization For Nuclear Research | PET scanner |
| JP4434519B2 (ja) | 2001-06-29 | 2010-03-17 | 株式会社ルネサステクノロジ | 半導体装置の製造法 |
| JP2003218104A (ja) | 2002-01-22 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-06-26 JP JP2003183509A patent/JP3790751B2/ja not_active Expired - Fee Related
- 2003-07-21 US US10/624,021 patent/US7057244B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040077177A1 (en) | 2004-04-22 |
| US7057244B2 (en) | 2006-06-06 |
| JP2005142176A (ja) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3790751B2 (ja) | 電子デバイス及び電界効果型トランジスタ・デバイス | |
| Osten et al. | Introducing crystalline rare‐earth oxides into Si technologies | |
| CN113196499B (zh) | 垂直碳化硅功率mosfet和igbt及其制造方法 | |
| US6476462B2 (en) | MOS-type semiconductor device and method for making same | |
| JP3588607B2 (ja) | 電界効果トランジスタ | |
| TW591798B (en) | Strained-channel multiple-gate transistor | |
| JP5072392B2 (ja) | 縦型スピントランジスタ及びその製造方法 | |
| US7727904B2 (en) | Methods of forming SiC MOSFETs with high inversion layer mobility | |
| US8901616B2 (en) | Gate stack including a high-K gate dielectric that is optimized for low voltage applications | |
| Hiratani et al. | Effective electron mobility reduced by remote charge scattering in high-κ gate stacks | |
| TW201208078A (en) | Interface structure for channel mobility improvement in high-k metal gate stack | |
| JPWO2005010974A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US20090242963A1 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| TW200818506A (en) | Power trench MOSFETs having SiGe/Si channel structure | |
| TW200820351A (en) | Integrated circuit devices and fabrication methods thereof | |
| JP7774112B2 (ja) | エッチ停止／電界制御層を含む多層ゲート誘電体層を有するパワー半導体デバイス及びそのようなデバイスを形成する方法 | |
| WO2004025735A1 (ja) | 半導体装置 | |
| US20060289895A1 (en) | Semiconductor device | |
| US7589360B2 (en) | Group III nitride semiconductor devices and methods of making | |
| TW201826538A (zh) | 半導體裝置及其製造方法 | |
| TWI503986B (zh) | Polarization of gold and oxygen halide effect transistor | |
| Lee et al. | Electrical characteristics of a Dy-doped HfO 2 gate dielectric | |
| CN112349775A (zh) | 超陡亚阈值摆幅器件及其制备方法 | |
| JP4929621B2 (ja) | Ｍｏｓゲート型炭化珪素半導体装置 | |
| US20080111186A1 (en) | Field-Effect Transistor Structure and Method Therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060403 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |