Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3792776B2 - Drawing processing apparatus and method - Google Patents
[go: Go Back, main page]

JP3792776B2 - Drawing processing apparatus and method - Google Patents

Drawing processing apparatus and method Download PDF

Info

Publication number
JP3792776B2
JP3792776B2 JP11630396A JP11630396A JP3792776B2 JP 3792776 B2 JP3792776 B2 JP 3792776B2 JP 11630396 A JP11630396 A JP 11630396A JP 11630396 A JP11630396 A JP 11630396A JP 3792776 B2 JP3792776 B2 JP 3792776B2
Authority
JP
Japan
Prior art keywords
vertex
information
stored
polygon
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11630396A
Other languages
Japanese (ja)
Other versions
JPH09305777A (en
Inventor
正善 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP11630396A priority Critical patent/JP3792776B2/en
Publication of JPH09305777A publication Critical patent/JPH09305777A/en
Application granted granted Critical
Publication of JP3792776B2 publication Critical patent/JP3792776B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Image Generation (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、描画処理装置および方法、並びに記録媒体に関し、例えば、グラフィックス描画処理において、ポリゴンにより3次元物体の形状を表現する場合に用いて好適な描画処理装置および方法、並びに記録媒体に関する。
【0002】
【従来の技術】
例えば、図13に示すように、3次元の物体の形状を複数のポリゴンの集合体で表現する場合、各ポリゴンの各頂点の3次元の位置情報(座標)と、各頂点をどのように繋いでポリゴンとするかを表す結線情報とが必要となる。例えば、頂点A,B,Cで1つのポリゴンを形成し、頂点D,E,Fで1つのポリゴンを形成するような場合、頂点A乃至Fのそれぞれの位置情報と、ポリゴンA,B,Cで1つのポリゴンを形成し、ポリゴンD,E,Fで1つのポリゴンを形成するという結線情報が必要となる。
【0003】
複数の頂点列を、一定の規則によって次々に連結することにより、頂点間の結線情報を省略することができ、少ないデータ量で多くのポリゴンを表現することが可能となる。このような手法を用いたデータ形式は、連結ポリゴン、あるいはポリゴンメッシュと呼ばれている。
【0004】
図14は、連結ポリゴンの例を示している。これは、与えられた頂点列のうち、最新の3つの頂点を組み合わせて3角形を形成するという最も簡単な規則による連結ポリゴンの生成例であり、ストリップ(ひも)型と呼ばれる。この他に、例えば、与えられた頂点列のうち、最初の頂点と最新の2つの頂点を組み合わせて3角形を形成するという規則による連結ポリゴンがある。これは、ファン型と呼ばれる。
【0005】
所定の3次元形状を、連結ポリゴンを用いて表すためには、物体形状を表すポリゴン群を、一筆書きの要領でなぞっていかなければならない。しかしながら、形状が複雑である場合、上記ストリップ型やファン型等の一定の規則による連結ポリゴンでは表現しきれないため、複数の異なる形状の連結ポリゴンを組み合わせて、1つの3次元形状を表現することになる。
【0006】
【発明が解決しようとする課題】
このように、連結ポリゴンの端点においては、頂点が共有されず、無駄が多くなる場合がある。従って、データの効率を高めるためには、1つの形状を表すために必要とされる連結ポリゴンの数をなるべく少なくしなければならない。
【0007】
しかしながら、簡単な規則による連結ポリゴンでは、1つの連結ポリゴンで表現可能な形状の制約が大きいため、連結ポリゴンの数が多くなる傾向がある。
【0008】
また、図15に示すように、表現しようとする形状を構成する複数のポリゴンが複雑に頂点を共有し合っている場合、この形状を連結ポリゴンで表現しようとすると、頂点P2と頂点P14のように、本来共有しているはずの頂点の情報を複数個記憶しておかなければならなくなる。このため、頂点情報の共有率が低下し、記憶すべきデータ量の増大を招く課題があった。
【0009】
本発明はこのような状況に鑑みてなされたものであり、連結ポリゴンによって物体の形状を表現する場合に、記憶すべきデータ量の増大を抑制することができるようにするものである。
【0010】
【課題を解決するための手段】
請求項1に記載の描画処理装置は、頂点情報を記憶する、ポリゴンの各頂点に対応した所定数の記憶領域からなる記憶手段と、頂点情報に付加された記憶領域の所定のものを指定する指定情報に基づいて、頂点情報を指定情報に対応する記憶領域の所定のものに記憶させる制御手段と、記憶手段の記憶領域に記憶された頂点情報に基づいて、ポリゴンを描画する描画手段とを備えることを特徴とする。
【0011】
請求項2に記載の描画処理装置は、頂点情報を保存する保存手段と、新たな頂点の頂点情報が、位置情報に代えて保存手段に保存されている頂点情報を参照するための参照情報を含むとき、保存手段に保存された参照情報に対応する頂点情報を読み出す読み出し手段と、読み出し手段によって読み出された頂点情報と既存のポリゴンが有する頂点の頂点情報に基づいて、ポリゴンを描画する描画手段とを備えることを特徴とする。
【0012】
請求項3に記載の描画処理方法は、ポリゴンの各頂点に対応した所定数の記憶領域に、頂点情報を記憶し、頂点情報に付加された記憶領域の所定のものを指定する指定情報に基づいて、頂点情報を指定情報に対応する記憶領域の所定のものに記憶させ、記憶領域に記憶された頂点情報に基づいて、ポリゴンを描画することを特徴とする。
【0013】
請求項4に記載の描画処理方法は、頂点情報を保存し、新たな頂点の頂点情報が、位置情報に代えて、保存されている頂点情報を参照するための参照情報を含むとき、保存された参照情報に対応する頂点情報を読み出し、読み出した頂点情報と既存のポリゴンが有する頂点の頂点情報に基づいて、ポリゴンを描画することを特徴とする。
【0014】
請求項5に記載の記録媒体は、少なくとも、描画処理装置が備える記憶装置を構成する、頂点情報を記憶するポリゴンの各頂点に対応した所定数の記憶領域のいずれか1つを指定する指定情報と、ポリゴンを構成する頂点の位置を指定する位置情報とが記録されることを特徴とする。
【0015】
請求項6に記載の記録媒体は、少なくとも、描画処理装置のバッファメモリに保存された頂点情報を参照するための参照情報が記録されることを特徴とする。
【0016】
請求項1に記載の描画処理装置においては、ポリゴンの各頂点に対応した所定数の記憶領域からなる記憶手段が頂点情報を記憶し、制御手段が、頂点情報に付加された記憶領域の所定のものを指定する指定情報に基づいて、頂点情報を指定情報に対応する記憶領域の所定のものに記憶させ、描画手段が記憶手段の記憶領域に記憶された頂点情報に基づいてポリゴンを描画する。
【0017】
請求項2に記載の描画処理装置においては、保存手段が、頂点情報を保存し、読み出し手段が、新たな頂点の頂点情報が、位置情報に代えて保存手段に保存されている頂点情報を参照するための参照情報を含むとき、保存手段に保存された参照情報に対応する頂点情報を読み出し、描画手段が、読み出し手段によって読み出された頂点情報と既存のポリゴンが有する頂点の頂点情報に基づいて、ポリゴンを描画する。
【0018】
請求項3に記載の描画処理方法においては、ポリゴンの各頂点に対応した所定数の記憶領域に、頂点情報を記憶し、頂点情報に付加された記憶領域の所定のものを指定する指定情報に基づいて、頂点情報を指定情報に対応する記憶領域の所定のものに記憶させ、記憶領域に記憶された頂点情報に基づいて、ポリゴンを描画する。
【0019】
請求項4に記載の描画処理方法においては、頂点情報を保存し、新たな頂点の頂点情報が、位置情報に代えて、保存されている頂点情報を参照するための参照情報を含むとき、保存された参照情報に対応する頂点情報を読み出し、読み出した頂点情報と既存のポリゴンが有する頂点の頂点情報に基づいて、ポリゴンを描画する。
【0020】
請求項5に記載の記録媒体においては、少なくとも、描画処理装置が備える記憶装置を構成する、頂点情報を記憶するポリゴンの各頂点に対応した所定数の記憶領域のいずれか1つを指定する指定情報と、ポリゴンを構成する頂点の位置を指定する位置情報とが記録される。
【0021】
請求項6に記載の記録媒体においては、少なくとも、前記描画処理装置のバッファメモリに保存された頂点情報を参照するための参照情報が記録される。
【0022】
【発明の実施の形態】
図1は、本発明を応用したゲーム機用装置を真上から観察した場合の外観図である。同図に示すように、ゲーム機用装置1は、ゲーム機本体2と、このゲーム機本体2と接続する略4角形状をなした接続端子部26を備えた操作装置17と、操作装置17を抜き差しする部分を同一形状にした記録装置38とから構成されている。
【0023】
図2は、ゲーム機本体2の背面から観察した場合の外観図である。また、図3は、ゲーム機本体2を側面から観察した場合の外観図である。図1乃至図3に示すように、ゲーム機本体2は、略4角形状に形成され、その中央部にゲーム媒体に相当するディスク(CD−ROM:Compact Disc Read Only Memory)51を装着するディスク装着部3と、ゲーム機本体2の所定の位置に、ゲームを任意のタイミングでリセットするリセットスイッチ4が設けられている。また、電源のオン/オフを行うための電源スイッチ5と、ディスク1の装着を操作するディスク操作スイッチ6と、複数の操作装置17および記録装置38を接続する接続部7A,7Bなどから構成されている。
【0024】
なお、ゲーム用媒体は、ディスクに限定されない。
【0025】
また、このゲーム機本体2には、複数の操作装置17および記録装置38が接続できるようになされている。図1に示した実施例においては、2系統の操作装置17および記録装置38を接続する接続部7A,7Bを設けた構造になっているが、2系統に限定されるものではないことは言うまでもない。
【0026】
接続部7A,7Bは、図2および図3に示したように、2段に形成され、上段には記録装置38と接続する記録挿入部8を設け、下段には操作装置17の接続端子部26と接続する接続端子挿入部12を設けた構造とされている。
【0027】
記録挿入部8の挿入孔は、横方向に長い長方形状に形成され、その下側の両端のコーナを上側の両端のコーナに比べて丸みを多くして、記録装置38が逆に挿入できない構造とされている。
【0028】
シャッタ9は、記録装置38を差し込むときには記録装置38の挿入する先端側で奥側に開けられ、記録装置38を抜いたときには自動的に閉じた状態となって、メモリ用接続端子の防埃の役目、および外部の衝撃から守る役目をするようになされている。
【0029】
接続端子挿入部12は、図2および図3に示したように、横方向に長い長方形状をした挿入孔の下側の両端のコーナを上側の両端のコーナに比べて丸みを多くした形状にして操作装置17の接続端子部26が逆に入らない構造とされ、かつ記録装置38も入らないように挿入孔の形状を異にした構造とされている。このようにして、記録装置38と操作装置17の挿入孔の大きさ、および形状を異ならせるようにし、互いに入れ間違うことがないようになされている。
【0030】
操作装置17は、図1に示したように、左右の掌で挟持して5本の指が自由自在に動いて操作できる構造をしており、左右対称に連設した丸型形状に形成された第1の操作部18、および第2の操作部19と、これら第1の操作部18、および第2の操作部19から角状に突出形成した第1の支持部20、および第2の支持部21より構成される。
【0031】
また、これら第1の操作部20と、第2の操作部21の中間位置の括れた部分にはセレクトスイッチ22と、スタートスイッチ23が設けられ、第1の操作部18、および第2の操作部19の前面側には、前面方向に突出した形状をなした第3の操作部24、および第4の操作部25が設けられている。さらに、ゲーム機本体2と操作装置17をケーブル27を介して電気的に接続するための接続端子部26を備え、ケーブル27の先端に取り付けられている。なお、ケーブル27を介さなくてもよい構造としてもよい。
【0032】
接続端子部26の把持部31A、31B(図示せず)は、所謂抜き差し部を形成し、その大きさ、即ち、その幅Wと長さLは、記録装置38の把持部42A、42B(図示せず)と同一の大きさとされている。
【0033】
記録装置38の把持部42A,42Bは、所謂ゲーム機本体2に抜き差しする抜き差し部であり、その大きさ、即ち、その幅と長さは、操作装置17の接続端子部26の把持部31A,31Bと同一の大きさとされている。
【0034】
即ち、記憶装置38をゲーム機本体2に差し込んだときには、上から見ても、下から見ても、両サイドから見ても、接続端子部26と同一形状に重なった状態でゲーム機本体2に装着できる構造となっている。そのため、記録装置38を正確に装着しているか否かの判断を、目視によって簡単に行うことができる。
【0035】
図4は、ゲーム機本体2に装着される記録媒体であるCD−ROM51を示している。
【0036】
図5は、図1乃至図3に示したゲーム機用装置1の構成例を示すブロック図である。ゲーム機用装置1は、同図に示すように、例えば図1に示したCD−ROM51等の補助記憶装置(Storage)73に記憶されているゲームプログラムを読み出し、実行することにより、使用者からの指示に応じてゲームを行うものである。
【0037】
このゲーム機用装置1は、2種類のバス、即ち、データ転送を比較的高速に行うメインバス(Main Bus)78と、比較的低速に行うサブバス(SubBus)79とを備えている。メインバス78とサブバス79とは、バスコントローラ(Bus Controller)64を介して接続されており、データの授受を行うことができるようになされている。
【0038】
上記メインバス78には、マイクロプロセッサなどからなるメインCPU(主中央演算処理装置(Main CPU:Central Processing Unit))61、ランダムアクセスメモリ(RAM:Random Access Memory)からなる主記憶装置(メインメモリ(Main Memory))63、主ダイレクトメモリアクセスコントローラ(Main DMAC:Direct Memory Access Controller)62、MPEG(Moving Picture Experts Group)デコーダ(MDEC)65、PPP(Programable PreProcessor)66、および画像処理装置(GPU:Graphic Processing Unit)67(描画手段)が接続されている。
【0039】
また、サブバス79には、マイクロプロセッサなどからなる副中央演算処理装置(Sub CPU:Central Processing Unit)70、ランダムアクセスメモリからなる副記憶装置(サブメモリ(Sub Memory))71、サブDMAC(Sub DMAC)69、オペレーティングシステム等のプログラムを記憶するROM(Read Only Memory)72、音声処理装置(SPU:Sound Processing Unit)76、通信制御部(ATM:Asynchronous Transmission Mode)75、補助記憶装置(Strage)73、および入力デバイス(Input Device)74が接続されている。
【0040】
バスコントローラ64は、メインバス78とサブバス79との間のスイッチングを行う上記メインバス78上のデバイスであって、初期状態ではオープンになっている。
【0041】
また、メインCPU61は、メインメモリ63にロードされたプログラムに従って動作するメインバス78上のデバイスであり、起動時に、バスコントローラ64がオープンになっていることにより、サブバス79上のROM72からブートプログラムを読み込んで実行し、補助記憶装置73からアプリケーションプログラム、および必要なデータをメインメモリ63やサブバス79上のデバイスにロードするようになされている。
【0042】
メインCPU61には、例えば、3次元座標を2次元座標に変換するなどの座標変換等の処理を行うジオメトリトランスファエンジン(GTE:Geometry Transfer Engine)61Aが搭載され、キャッシュメモリ(Cache)61Bを備えている。GTE61Aは、例えば複数の演算を並列に実行する並列演算機構を備え、メインCPU61からの演算要求に応じて座標変換、光源計算、行列演算、ベクトル演算などを高速に行うようになされている。
【0043】
また、メインCPU61は、GTE61Aによる演算結果であるポリゴンデータを、メインバス78を介して、メインメモリ63に供給するようになされている。
【0044】
メインDMAC62は、メインバス78上のデバイスを対象とするDMA転送の制御等を行うメインバス78上のデバイスである。このメインDMAC62は、バスコントローラ64がオープンになっているとき、サブバス79上のデバイスも対象とする。
【0045】
PPP66は、図6を参照して後述するように、メインメモリ63から、ポリゴンデータを読み出し、例えば、ポリゴンデータに対して所定のポリゴンに分割するポリゴン分割処理等の前処理を施した後、GPU67に供給するようになされている。
【0046】
GPU67は、レンダリングプロセッサとして機能するメインバス78上のデバイスであり、PPP66より供給される前処理が施されたポリゴンデータ(例えば、ポリゴンの各頂点の3次元座標値)から、ポリゴンを構成する全ての画素の色と3次元座標値を構成するZ値を考慮して、各画素に対応する画素データをフレームバッファ68に書き込むレンダリング処理を行うようになされている。即ち、ポリゴンデータを構成する各頂点のデータには、その頂点の色データが含まれている。
【0047】
MDEC65は、メインCPU61と並列に動作可能なI/O接続デバイスであって、画像伸張エンジンとして機能するメインバス78上のデバイスである。MDEC65は、離散コサイン変換などの直交変換により圧縮され、符号化された画像データを復号化するようになされている。
【0048】
サブCPU70は、サブメモリ71にロードされたプログラムに従って動作するサブバス79上のデバイスである。サブDMAC69は、サブバス79上のデバイスを対象とするDMA転送の制御等を行うサブバス79上のデバイスであり、バスコントローラ64がクローズになっているときのみ、バス権利を獲得することができるようになされている。
【0049】
SPU76は、サウンドプロセッサとして機能するサブバス79上のデバイスであり、サブCPU70またはサブDMAC69からコマンドパケットとして送られてくるサウンドコマンドに応じて、サウンドメモリ77から波形データや譜面データ等の音声データを読み出し、対応する音声信号を出力するようになされている。
【0050】
ATM75は、サブバス79上の通信用デバイスであり、公衆回線との間で行う通信を制御するようになされている。補助記憶装置73は、サブバス79上のデータ入力デバイスであり、ディスクドライブ等より構成される。
【0051】
入力デバイス74は、サブバス79上のコントロールパッドやマウス等のマンマシンインタフェース74A、他の機器からの画像を入力する画像入力部(Video Input)74B、音声を入力する音声入力部(Audio Input)74C等からなる入力用デバイスである。
【0052】
図6は、ポリゴン処理装置90の詳細な構成例を示している。ポリゴン処理装置90は、描画処理部80とメインメモリ63より構成され、描画処理部80は、PPP66および3角形描画処理部(GPU)67より構成される。PPP66は前処理部81(制御手段、読み出し手段)、キューバッファ86(保存手段)、および頂点レジスタ82乃至84(記憶手段)より構成される。
【0053】
PPP66を構成する前処理部81は、メインメモリ63に記憶されているポリゴンデータを読み出し、それを頂点レジスタ82乃至84の対応するものに供給するようになされている。
【0054】
頂点レジスタ82乃至84は、前処理部81より供給されるポリゴンデータを記憶するようになされており、そのとき、1つのポリゴンを構成する3つの頂点に対応する位置座標等の頂点データをひとまとめとして記憶するようになされている。即ち、頂点レジスタ82乃至84に記憶された頂点データは、1つのポリゴンを構成する。そして、記憶した1つのポリゴンを構成する3つの頂点データをGPU67に供給するようになされている。
【0055】
以下、説明の便宜上、頂点レジスタ82,83,84にそれぞれ頂点レジスタ番号A,B,Cを対応づけ、適宜、頂点レジスタA,B,Cと呼ぶことにする。
【0056】
図7および図8は、連結ポリゴンデータを構成する各頂点データのフォーマットを表している。図7に示した頂点データにおいては、データの中に直接座標値を持ち、この頂点データが格納されるべき頂点レジスタ82乃至84の所定のものに対応する頂点レジスタ番号、頂点データをキューバッファ86に保存するか否かを表す保存フラグ、および3次元座標値により構成される。この場合、座標値は3次元の値であるため、X座標値、Y座標値、およびZ座標値の3つ値で構成される。
【0057】
図8に示した頂点データにおいては、データの中に座標値を持つ代わりに、キューバッファ86の中のデータを参照するためのインデックス値を有し、この頂点データが格納されるべき頂点レジスタ82乃至84の所定のものに対応する頂点レジスタ番号、および参照すべきキューバッファ86上の所定のデータを指すインデックス値より構成される。キューバッファ86には、所定の頂点の3次元座標値が、インデックス値に対応づけられて記憶されており、インデックス値を指定することにより、所望の頂点の3次元座標値を取得することができるようになされている。
【0058】
図7および図8に示した頂点データを比較すると、インデックス値は座標値に比べてデータ量が非常に少ないことがわかる。
【0059】
次に、図9および図10を参照して、変則的に組み合わされた連結ポリゴンを処理する手順について説明する。図9は、変則的な連結ポリゴンの例を示しており、9個の頂点の組み合わせにより、7個のポリゴンが定義されている。図10は、図9に示した連結ポリゴンが処理される過程において、PPP66内の頂点レジスタA乃至Cの値が変化する様子を示している。また、図10において、「P1→A」は、頂点P1の位置情報(3次元座標値)が、頂点レジスタAにセットされることを表している。
【0060】
図9に示した連結ポリゴンの場合、図7に示したようなフォーマットの頂点データだけが用いられる。
【0061】
最初、PPP66の前処理部81は、メインメモリ63から、ポリゴンデータを読み出し、頂点レジスタ番号で示された頂点レジスタA乃至Cの所定のものに、X座標値、Y座標値、およびZ座標値を記憶させる。
【0062】
図9に示したような連結ポリゴンの場合、頂点P1に対応する3次元座標値が頂点レジスタAに格納される。次に、頂点P2に対応する3次元座標値が頂点レジスタBに格納される。さらに、頂点P3に対応する3次元座標値が頂点レジスタCに格納される。これにより、頂点レジスタA乃至Cには、1つのポリゴンを構成する頂点P1,P2,P3の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0063】
次に、頂点P4に対応する3次元座標値が頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P4,P2,P3の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0064】
次に、頂点P5に対応する3次元座標値が頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P4,P5,P3の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0065】
次に、頂点P6に対応する3次元座標値が頂点レジスタCに格納される。これにより、次のポリゴンを構成する頂点P4,P5,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0066】
次に、頂点P7に対応する3次元座標値が頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P4,P7,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0067】
次に、頂点P8に対応する3次元座標値が頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P8,P7,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0068】
さらに、頂点P9に対応する3次元座標値が頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P8,P9,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0069】
GPU67は、PPP66の頂点レジスタA乃至Cより供給された所定のポリゴンを構成する頂点の3次元座標値に基づいて、ポリゴンを構成する画素データを、フレームバッファ68の対応する位置に書き込む。そして、GPU67は、フレームメモリ68から画素データを読み出し、ビデオ信号に変換した後、出力し、図示せぬディスプレイ等に表示させる。
【0070】
このように、所定のポリゴン(この場合、頂点P1,P2,P3で構成されるポリゴン)を定義し、そのポリゴンを構成する頂点群(この場合、頂点P1,P2,P3)のうちのどの頂点を置き換えるべきかという情報を頂点データに持たせ、頂点データを指定された頂点レジスタに順次セットすることにより、上述したストリップ型やファン型等の連結規則に代わるデータを、頂点データの中に組み込むことができ、連結ポリゴンが表現できる形状の自由度を高くすることができる。
【0071】
その結果、1つの形状を表すために必要とされる連結ポリゴンの数を少なくすることができ、データ量を削減することができる。
【0072】
次に、図11および図12を参照して、頂点データの共有率を上げるようにした頂点データからなる連結ポリゴンを処理する手順について説明する。図11は、図15に示したものと同一の連結ポリゴンの例を示しており、12個の頂点の組み合わせにより、12個のポリゴンが定義されている。図12は、図11に示した連結ポリゴンが処理される過程において、PPP66内の頂点レジスタA乃至Cの値が変化する様子を示している。また、図12において、「P1→A」は、頂点P1の位置情報(3次元座標値)が、頂点レジスタAにセットされることを表している。また、「P2→B→保存」は、頂点P2の位置情報を頂点レジスタBにセットした後、キューバッファ86に保存させることを表している。
【0073】
図11に示した連結ポリゴンの場合、図7および図8に示したような2種類のフォーマットの頂点データが用いられる。また、図11において、頂点P2,P4の数字の部分が白抜きとされているのは、その頂点の3次元座標値が複数のポリゴンによって共有されることを表している。
【0074】
最初、PPP66の前処理部81により、メインメモリ63から、頂点P1に対応する頂点データが読み出され、頂点P1に対応する3次元座標値が頂点レジスタAに格納される。同様にして、次に、頂点P2に対応する3次元座標値が頂点レジスタBに格納される。このとき、頂点P2の頂点データの保存フラグがONとなっており、頂点P2に対応する3次元座標値は、後述する頂点P12,P2,P11によって構成されるポリゴンにおいて再利用されるので、キューバッファ86にも供給され、記憶される。そして、次に、頂点P3に対応する3次元座標値が頂点レジスタCに格納される。これにより、1つのポリゴンを構成する頂点P1,P2,P3の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0075】
次に、頂点P4に対応する3次元座標値が頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P4,P2,P3の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。また、頂点P4の頂点データの保存フラグはONになっており、頂点P4に対応する3次元座標値は、後述する頂点P4,P10,P11によって構成されるポリゴンにおいて再利用されるので、キューバッファ86にも供給され、記憶される。
【0076】
次に、頂点P5に対応する3次元座標値が頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P4,P5,P3の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0077】
次に、頂点P6に対応する3次元座標値が頂点レジスタCに格納される。これにより、次のポリゴンを構成する頂点P4,P5,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0078】
次に、頂点P7に対応する3次元座標値が頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P7,P5,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0079】
次に、頂点P8に対応する3次元座標値が頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P7,P8,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0080】
次に、頂点P9に対応する3次元座標値が頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P9,P8,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0081】
次に、頂点P10に対応する3次元座標値が頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P9,P10,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0082】
次に、キューバッファ86に保存されている頂点P4の3次元座標値が読み出され、頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P4,P10,P6の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0083】
次に、頂点P11に対応する3次元座標値が頂点レジスタCに格納される。これにより、次のポリゴンを構成する頂点P4,P10,P11の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0084】
次に、キューバッファ86に保存されている頂点P2の3次元座標値が読み出され、頂点レジスタBに格納される。これにより、次のポリゴンを構成する頂点P4,P2,P11の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0085】
次に、頂点P12に対応する3次元座標値が頂点レジスタAに格納される。これにより、次のポリゴンを構成する頂点P12,P2,P11の3次元座標値が頂点レジスタA乃至Cに格納されたことになる。これらの3次元座標値は、GPU67に供給される。
【0086】
GPU67は、PPP66の頂点レジスタA乃至Cより供給された所定のポリゴンを構成する頂点の3次元座標値に基づいて、ポリゴンを構成する画素データを、フレームバッファ68の対応する位置に書き込む。そして、GPU67は、フレームメモリ68から画素データを読み出し、ビデオ信号に変換した後、出力し、図示せぬディスプレイ等に表示させる。
【0087】
このように、過去に処理された頂点の3次元座標値を保存しておき、後にその頂点の3次元座標値を参照するポリゴンが現れた場合には、保存しておいた値を再利用することにより、連結ポリゴンを作成するために必要とされるデータ量を削減することができる。
【0088】
なお、上記実施例においては、頂点データを構成する座標値を3次元座標値としたが、2次元座標値とすることもできる。
【0089】
また、上記実施例においては、ポリゴンの形状を3角形としたが、4角形とすることもできる。その場合、頂点レジスタの数を4つとし、頂点レジスタを2つずつ置き換えるようにすればよい。同様に、その他の任意の多角形とすることが可能である。
【0090】
【発明の効果】
請求項1に記載の描画処理装置、および請求項3に記載の描画処理方法によれば、ポリゴンの各頂点に対応した所定数の記憶領域に、頂点情報を記憶し、頂点情報に付加された記憶領域の所定のものを指定する指定情報に基づいて、頂点情報を指定情報に対応する記憶領域の所定のものに記憶させ、記憶領域に記憶された頂点情報に基づいて、ポリゴンを描画するようにしたので、連結ポリゴンが表現できる形状の自由度を大きくすることができる。これにより、所定の形状をより少ない数の連結ポリゴンで表現することができ、データ量を削減することが可能となる。
【0091】
請求項2に記載の描画処理装置、および請求項4に記載の描画処理方法によれば、頂点情報を保存し、新たな頂点の頂点情報が、位置情報に代えて、保存されている頂点情報を参照するための参照情報を含むとき、保存された参照情報に対応する頂点情報を読み出し、読み出した頂点情報と既存のポリゴンが有する頂点の頂点情報に基づいて、ポリゴンを描画するようにしたので、再利用可能な頂点の位置情報を保存することができ、その頂点の位置情報を参照するポリゴンを定義するとき、保存された位置情報を再利用することができるので、データ量を削減することが可能となる。
【0092】
請求項5に記載の記録媒体によれば、少なくとも、描画処理装置が備える記憶装置を構成する、頂点情報を記憶するポリゴンの各頂点に対応した所定数の記憶領域のいずれか1つを指定する指定情報と、ポリゴンを構成する頂点の位置を指定する位置情報とが記録されるようにしたので、連結ポリゴンが表現できる形状の自由度を大きくすることができる。これにより、所定の形状をより少ない数の連結ポリゴンで表現することができ、データ量を削減することが可能となる。
【0093】
請求項6に記載の記録媒体によれば、少なくとも、描画処理装置のバッファメモリに保存された頂点情報を参照するための参照情報が記録されるようにしたので、再利用可能な頂点の位置情報を保存し、その頂点の位置情報を参照するポリゴンを定義するとき、保存された位置情報を再利用するようにすることができるので、データ量を削減することが可能となる。
【図面の簡単な説明】
【図1】本発明を応用したゲーム機用装置の全体構成を示す外観図である。
【図2】図1に示したゲーム機用装置の正面図である。
【図3】図1に示したゲーム機用装置の側面図である。
【図4】図1に示したゲーム機用装置に装着されるCD−ROMを示す図である。
【図5】図1に示したゲーム機用装置の構成例を示すブロック図である。
【図6】図5において、ポリゴン処理を行う部分の詳細な構成を示すブロック図である。
【図7】ポリゴンデータのフォーマットを示す図である。
【図8】ポリゴンデータの他のフォーマットを示す図である。
【図9】変則的な連結ポリゴンの例を示す図である。
【図10】図9に示した連結ポリゴンを処理するときの頂点レジスタの値の変化を示す図である。
【図11】頂点データを共有する場合の連結ポリゴンの例を示す図である。
【図12】図11に示した連結ポリゴンを処理するときの頂点レジスタの値の変化を示す図である。
【図13】ポリゴン表現された3次元形状の例を示す図である。
【図14】基本的な連結ポリゴンの例を示す図である。
【図15】複雑な頂点共有関係にある連結ポリゴンの例を示す図である。
【符号の説明】
1 ゲーム機用装置,2 ゲーム機本体,3 ディスク装着部,4 リセットスイッチ,5 電源スイッチ,6 ディスク操作スイッチ,7A,7B 接続部,8 記録挿入部,9 シャッタ,12 接続端子挿入部,17 操作装置,18,19,24,25 操作部,20,21 支持部,22 セレクトスイッチ,23 スタートスイッチ, 26 接続端子部,27 ケーブル,38 記録装置,31A,42A 把持部,51 CD−ROM,61 Main CPU,62 Main DMAC,63 Main Memory,64 Bus Controller,65 MDEC,66 PPP,67 GPU,68 Graphics Memory,69 Sub DMAC,70 Sub CPU,71 Sub Memory,72 ROM,73 Storage,74 Input Device,75 ATM,76 SPU,77 Sound Memory,80描画処理部,81 前処理部,82,83,84 頂点レジスタ,86 キューバッファ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drawing processing apparatus and method, and a recording medium. For example, the present invention relates to a drawing processing apparatus and method suitable for use in expressing the shape of a three-dimensional object with polygons in a graphics drawing process, and a recording medium.
[0002]
[Prior art]
For example, as shown in FIG. 13, when the shape of a three-dimensional object is expressed by an aggregate of a plurality of polygons, how the three-dimensional position information (coordinates) of each vertex of each polygon is connected to each vertex. The connection information indicating whether to make a polygon is required. For example, when one vertex is formed by the vertices A, B, and C and one polygon is formed by the vertices D, E, and F, the position information of the vertices A to F and the polygons A, B, and C In this case, connection information is required to form one polygon with the polygon D and one polygon with the polygons D, E, and F.
[0003]
By connecting a plurality of vertex rows one after another according to a certain rule, connection information between vertices can be omitted, and a large number of polygons can be expressed with a small amount of data. A data format using such a method is called a connected polygon or polygon mesh.
[0004]
FIG. 14 shows an example of connected polygons. This is an example of generating a connected polygon based on the simplest rule of combining the latest three vertices in a given vertex row to form a triangle, and is called a strip (string) type. In addition, for example, there is a connected polygon according to a rule that a triangle is formed by combining the first vertex and the latest two vertices in a given vertex row. This is called a fan type.
[0005]
In order to represent a predetermined three-dimensional shape using connected polygons, a polygon group representing an object shape must be traced in the manner of a single stroke. However, if the shape is complex, it cannot be represented by a connected polygon according to a certain rule such as the above-mentioned strip type or fan type, so a single three-dimensional shape can be expressed by combining a plurality of connected polygons of different shapes. become.
[0006]
[Problems to be solved by the invention]
As described above, at the end points of the connected polygons, vertices are not shared, and there is a case where waste is increased. Therefore, in order to increase data efficiency, the number of connected polygons required to represent one shape must be reduced as much as possible.
[0007]
However, a connected polygon based on a simple rule has a large number of connected polygons because there are large restrictions on the shape that can be expressed by one connected polygon.
[0008]
Further, as shown in FIG. 15, when a plurality of polygons constituting the shape to be expressed share a vertex in a complicated manner, if this shape is expressed by a connected polygon, the vertex P2 and the vertex P14 In addition, a plurality of pieces of vertex information that should be shared must be stored. For this reason, there is a problem that the sharing rate of the vertex information is lowered and the amount of data to be stored is increased.
[0009]
The present invention has been made in view of such a situation, and is intended to suppress an increase in the amount of data to be stored when the shape of an object is expressed by a connected polygon.
[0010]
[Means for Solving the Problems]
The drawing processing apparatus according to claim 1 designates a storage unit configured to store vertex information, which includes a predetermined number of storage areas corresponding to each vertex of the polygon, and a predetermined storage area added to the vertex information. Control means for storing vertex information in a predetermined storage area corresponding to the designation information based on the designation information, and drawing means for drawing a polygon based on the vertex information stored in the storage area of the storage means It is characterized by providing.
[0011]
The drawing processing apparatus according to claim 2, wherein the storage means for storing the vertex information, and the vertex information for the new vertex includes reference information for referring to the vertex information stored in the storage means instead of the position information. When included, a reading means for reading out the vertex information corresponding to the reference information stored in the storing means, and a drawing for drawing the polygon based on the vertex information read out by the reading means and the vertex information of the vertices of the existing polygon Means.
[0012]
The drawing processing method according to claim 3 is based on designation information for storing vertex information in a predetermined number of storage areas corresponding to each vertex of the polygon and designating a predetermined one of the storage areas added to the vertex information. The vertex information is stored in a predetermined storage area corresponding to the designation information, and the polygon is drawn based on the vertex information stored in the storage area.
[0013]
The drawing processing method according to claim 4 stores vertex information, and is stored when the vertex information of a new vertex includes reference information for referring to the stored vertex information instead of the position information. The vertex information corresponding to the reference information is read, and the polygon is drawn based on the read vertex information and the vertex information of the vertices of the existing polygon.
[0014]
The recording medium according to claim 5 specifies at least one of a predetermined number of storage areas corresponding to each vertex of a polygon that stores vertex information, constituting a storage device included in the drawing processing device. And position information for designating the positions of the vertices constituting the polygon are recorded.
[0015]
According to a sixth aspect of the present invention, at least reference information for referring to vertex information stored in a buffer memory of a drawing processing device is recorded.
[0016]
In the drawing processing apparatus according to claim 1, the storage unit including a predetermined number of storage areas corresponding to each vertex of the polygon stores the vertex information, and the control unit stores the predetermined storage area added to the vertex information. Based on the designation information for designating the object, the vertex information is stored in a predetermined storage area corresponding to the designation information, and the drawing means draws the polygon based on the vertex information stored in the storage area of the storage means.
[0017]
3. The drawing processing apparatus according to claim 2, wherein the storage means stores vertex information, and the reading means refers to the vertex information stored in the storage means instead of the position information for the vertex information of the new vertex. When the reference information is included, the vertex information corresponding to the reference information stored in the storage unit is read out, and the drawing unit is based on the vertex information read out by the reading unit and the vertex information of the vertexes of the existing polygon Draw a polygon.
[0018]
In the drawing processing method according to claim 3, the vertex information is stored in a predetermined number of storage areas corresponding to each vertex of the polygon, and designation information for designating a predetermined one of the storage areas added to the vertex information. Based on this, the vertex information is stored in a predetermined storage area corresponding to the designation information, and the polygon is drawn based on the vertex information stored in the storage area.
[0019]
5. The drawing processing method according to claim 4, wherein the vertex information is stored, and when the vertex information of the new vertex includes reference information for referring to the stored vertex information instead of the position information, the storage is performed. The vertex information corresponding to the read reference information is read, and the polygon is drawn based on the read vertex information and the vertex information of the vertices of the existing polygon.
[0020]
The recording medium according to claim 5, wherein at least one of a predetermined number of storage areas corresponding to each vertex of a polygon that stores vertex information and constitutes a storage device included in the drawing processing device is designated. Information and position information for specifying the positions of the vertices constituting the polygon are recorded.
[0021]
In the recording medium according to the sixth aspect, at least reference information for referring to the vertex information stored in the buffer memory of the drawing processing apparatus is recorded.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is an external view of a gaming machine device to which the present invention is applied as viewed from directly above. As shown in FIG. 1, the game machine device 1 includes a game machine body 2, an operation device 17 including a connection terminal portion 26 having a substantially square shape that is connected to the game machine body 2, and the operation device 17. And a recording device 38 having the same shape at the part where the plug is inserted and removed.
[0023]
FIG. 2 is an external view when observed from the back of the game machine body 2. FIG. 3 is an external view when the game machine body 2 is observed from the side. As shown in FIGS. 1 to 3, the game machine main body 2 is formed in a substantially quadrangular shape, and a disc on which a disc (CD-ROM: Compact Disc Read Only Memory) 51 corresponding to a game medium is mounted at the center thereof. A reset switch 4 for resetting the game at an arbitrary timing is provided at a predetermined position on the mounting unit 3 and the game machine body 2. Further, the power switch 5 for turning on / off the power, the disk operation switch 6 for operating the mounting of the disk 1, and the connecting portions 7A and 7B for connecting the plurality of operation devices 17 and the recording device 38, etc. ing.
[0024]
Note that the game medium is not limited to a disc.
[0025]
A plurality of operation devices 17 and recording devices 38 can be connected to the game machine body 2. In the embodiment shown in FIG. 1, the connection portions 7A and 7B for connecting the two systems of the operating device 17 and the recording device 38 are provided, but it goes without saying that the present invention is not limited to the two systems. Yes.
[0026]
As shown in FIGS. 2 and 3, the connecting portions 7 </ b> A and 7 </ b> B are formed in two stages. 26 is provided with a connection terminal insertion portion 12 to be connected to H.26.
[0027]
The insertion hole of the recording insertion portion 8 is formed in a rectangular shape that is long in the lateral direction, and has a structure in which the corners at both lower ends thereof are rounder than the corners at both upper ends, so that the recording device 38 cannot be inserted reversely. It is said that.
[0028]
When the recording device 38 is inserted, the shutter 9 is opened to the rear side at the leading end side where the recording device 38 is inserted. When the recording device 38 is removed, the shutter 9 is automatically closed, and the shutter 9 is protected from dust. It is designed to play a role and protect from external impacts.
[0029]
As shown in FIGS. 2 and 3, the connecting terminal insertion portion 12 has a shape in which the corners at the lower end of the insertion hole having a rectangular shape that is long in the horizontal direction are rounded compared to the corners at the upper end. Thus, the connection terminal portion 26 of the operation device 17 is not reversely inserted, and the insertion hole has a different shape so that the recording device 38 does not enter. In this way, the sizes and shapes of the insertion holes of the recording device 38 and the operating device 17 are made different so that they are not misplaced.
[0030]
As shown in FIG. 1, the operating device 17 has a structure in which five fingers can freely move and operate by being sandwiched between left and right palms, and is formed in a round shape that is provided symmetrically and continuously. The first operation unit 18 and the second operation unit 19, the first support unit 20 formed in a square shape from the first operation unit 18 and the second operation unit 19, and the second The support portion 21 is configured.
[0031]
In addition, a select switch 22 and a start switch 23 are provided at a portion where the intermediate positions of the first operation unit 20 and the second operation unit 21 are confined, and the first operation unit 18 and the second operation unit are provided. On the front side of the unit 19, a third operation unit 24 and a fourth operation unit 25 having a shape protruding in the front direction are provided. Further, a connection terminal portion 26 for electrically connecting the game machine body 2 and the operation device 17 via the cable 27 is provided, and is attached to the tip of the cable 27. Note that the cable 27 may be omitted.
[0032]
The gripping portions 31A and 31B (not shown) of the connection terminal portion 26 form so-called insertion / extraction portions, and the size, that is, the width W and the length L of the gripping portions 42A and 42B (see FIG. (Not shown) and the same size.
[0033]
The gripping portions 42A and 42B of the recording device 38 are so-called insertion / extraction portions that are inserted into and removed from the so-called game machine main body 2, and the size, that is, the width and length thereof, are determined by the gripping portions 31A and 31A of the connection terminal portion 26 of the operating device 17. It is the same size as 31B.
[0034]
That is, when the storage device 38 is inserted into the game machine main body 2, the game machine main body 2 is overlapped in the same shape as the connection terminal portion 26 regardless of whether it is viewed from above, from below, or from both sides. It has a structure that can be attached to. Therefore, it can be easily determined visually whether or not the recording device 38 is mounted correctly.
[0035]
FIG. 4 shows a CD-ROM 51 which is a recording medium mounted on the game machine body 2.
[0036]
FIG. 5 is a block diagram illustrating a configuration example of the game machine device 1 illustrated in FIGS. 1 to 3. As shown in the figure, the game machine device 1 reads out and executes a game program stored in an auxiliary storage device (Storage) 73 such as the CD-ROM 51 shown in FIG. The game is played in response to the instruction.
[0037]
The game machine device 1 includes two types of buses, that is, a main bus 78 that performs data transfer at a relatively high speed, and a sub bus 79 that performs a relatively low speed. The main bus 78 and the sub bus 79 are connected via a bus controller 64 so that data can be exchanged.
[0038]
The main bus 78 includes a main CPU (Main CPU: Central Processing Unit) 61 including a microprocessor and a main memory (main memory (RAM) including a random access memory (RAM). (Main Memory) 63, a main direct memory access controller (Min DMAC) 62, a moving picture experts group (MPEG) decoder (MDEC) 65, a programmable preprocessor (PPP) 66, and an image processing device (GPU: Graphic) Processing Unit) 67 (drawing means) is connected.
[0039]
The sub bus 79 includes a sub central processing unit (Sub CPU) 70 made up of a microprocessor, a sub storage device (sub memory (sub memory)) 71 made up of a random access memory, and a sub DMAC (sub DMAC). ) 69, a ROM (Read Only Memory) 72 for storing a program such as an operating system, a sound processing unit (SPU) 76, an Asynchronous Transmission Mode (ATM) 75, an auxiliary storage device (Storage) 73 And an input device 74 are connected.
[0040]
The bus controller 64 is a device on the main bus 78 that performs switching between the main bus 78 and the sub-bus 79, and is open in an initial state.
[0041]
The main CPU 61 is a device on the main bus 78 that operates according to a program loaded in the main memory 63. Since the bus controller 64 is open at the time of startup, a boot program is read from the ROM 72 on the subbus 79. The application program and necessary data are loaded from the auxiliary storage device 73 to the devices on the main memory 63 and the sub-bus 79.
[0042]
The main CPU 61 is equipped with a geometry transfer engine (GTE) 61A that performs processing such as coordinate transformation such as transformation of three-dimensional coordinates into two-dimensional coordinates, and includes a cache memory (Cache) 61B. Yes. The GTE 61A includes, for example, a parallel calculation mechanism that executes a plurality of calculations in parallel, and performs coordinate conversion, light source calculation, matrix calculation, vector calculation, and the like at high speed in response to a calculation request from the main CPU 61.
[0043]
The main CPU 61 supplies polygon data, which is a calculation result by the GTE 61A, to the main memory 63 via the main bus 78.
[0044]
The main DMAC 62 is a device on the main bus 78 that performs control of DMA transfer for the devices on the main bus 78. The main DMAC 62 targets devices on the sub-bus 79 when the bus controller 64 is open.
[0045]
As will be described later with reference to FIG. 6, the PPP 66 reads the polygon data from the main memory 63 and performs preprocessing such as polygon division processing for dividing the polygon data into predetermined polygons. It is made to supply to.
[0046]
The GPU 67 is a device on the main bus 78 that functions as a rendering processor, and all of the polygons are configured from polygon data (for example, three-dimensional coordinate values of each vertex of the polygons) subjected to preprocessing supplied from the PPP 66. In consideration of the color of each pixel and the Z value constituting the three-dimensional coordinate value, rendering processing for writing pixel data corresponding to each pixel into the frame buffer 68 is performed. That is, the vertex data constituting the polygon data includes the vertex color data.
[0047]
The MDEC 65 is an I / O connection device that can operate in parallel with the main CPU 61 and is a device on the main bus 78 that functions as an image expansion engine. The MDEC 65 is configured to decode image data that has been compressed and encoded by orthogonal transform such as discrete cosine transform.
[0048]
The sub CPU 70 is a device on the sub bus 79 that operates according to a program loaded in the sub memory 71. The sub DMAC 69 is a device on the sub bus 79 that performs control of DMA transfer for the devices on the sub bus 79, and the bus right can be acquired only when the bus controller 64 is closed. Has been made.
[0049]
The SPU 76 is a device on the sub-bus 79 that functions as a sound processor, and reads out sound data such as waveform data and musical score data from the sound memory 77 in response to a sound command sent as a command packet from the sub CPU 70 or the sub DMAC 69. A corresponding audio signal is output.
[0050]
The ATM 75 is a communication device on the sub-bus 79 and controls communication performed with the public line. The auxiliary storage device 73 is a data input device on the sub-bus 79, and includes a disk drive or the like.
[0051]
The input device 74 is a man-machine interface 74A such as a control pad or a mouse on the sub-bus 79, an image input unit (Video Input) 74B for inputting an image from another device, and an audio input unit (Audio Input) 74C for inputting audio. Etc. are input devices.
[0052]
FIG. 6 shows a detailed configuration example of the polygon processing apparatus 90. The polygon processing device 90 includes a drawing processing unit 80 and a main memory 63, and the drawing processing unit 80 includes a PPP 66 and a triangular drawing processing unit (GPU) 67. The PPP 66 includes a pre-processing unit 81 (control means, reading means), a queue buffer 86 (storage means), and vertex registers 82 to 84 (storage means).
[0053]
The preprocessing unit 81 constituting the PPP 66 reads the polygon data stored in the main memory 63 and supplies it to the corresponding ones of the vertex registers 82 to 84.
[0054]
The vertex registers 82 to 84 store polygon data supplied from the pre-processing unit 81. At that time, vertex data such as position coordinates corresponding to three vertices constituting one polygon are collectively collected. It is made to memorize. That is, the vertex data stored in the vertex registers 82 to 84 constitute one polygon. Then, the three vertex data constituting one stored polygon is supplied to the GPU 67.
[0055]
Hereinafter, for convenience of explanation, vertex register numbers A, B, and C are associated with vertex registers 82, 83, and 84, respectively, and will be referred to as vertex registers A, B, and C as appropriate.
[0056]
7 and 8 show the format of each vertex data constituting the connected polygon data. In the vertex data shown in FIG. 7, the coordinate value is directly included in the data, and vertex register numbers and vertex data corresponding to predetermined ones of the vertex registers 82 to 84 in which the vertex data are to be stored are stored in the queue buffer 86. Are stored with a storage flag indicating whether or not to store, and a three-dimensional coordinate value. In this case, since the coordinate value is a three-dimensional value, it is composed of three values, that is, an X coordinate value, a Y coordinate value, and a Z coordinate value.
[0057]
In the vertex data shown in FIG. 8, instead of having the coordinate value in the data, the vertex data 82 has an index value for referring to the data in the queue buffer 86, and this vertex data is to be stored. A vertex register number corresponding to a predetermined one of 84 to 84 and an index value indicating predetermined data on the queue buffer 86 to be referred to. The queue buffer 86 stores a three-dimensional coordinate value of a predetermined vertex in association with an index value, and the three-dimensional coordinate value of a desired vertex can be acquired by specifying the index value. It is made like that.
[0058]
Comparing the vertex data shown in FIG. 7 and FIG. 8, it can be seen that the index value has a much smaller data amount than the coordinate value.
[0059]
Next, with reference to FIG. 9 and FIG. 10, the procedure for processing connected polygons irregularly combined will be described. FIG. 9 shows an example of an irregular connected polygon, where seven polygons are defined by a combination of nine vertices. FIG. 10 shows how the values of the vertex registers A to C in the PPP 66 change during the process of processing the connected polygon shown in FIG. In FIG. 10, “P1 → A” indicates that the position information (three-dimensional coordinate value) of the vertex P1 is set in the vertex register A.
[0060]
In the case of the connected polygon shown in FIG. 9, only vertex data having the format shown in FIG. 7 is used.
[0061]
First, the pre-processing unit 81 of the PPP 66 reads polygon data from the main memory 63, and adds the X coordinate value, the Y coordinate value, and the Z coordinate value to the predetermined ones of the vertex registers A to C indicated by the vertex register numbers. Remember.
[0062]
In the case of a connected polygon as shown in FIG. 9, the three-dimensional coordinate value corresponding to the vertex P1 is stored in the vertex register A. Next, the three-dimensional coordinate value corresponding to the vertex P2 is stored in the vertex register B. Further, the three-dimensional coordinate value corresponding to the vertex P3 is stored in the vertex register C. Accordingly, the vertex registers A to C store the three-dimensional coordinate values of the vertices P1, P2, and P3 constituting one polygon in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0063]
Next, the three-dimensional coordinate value corresponding to the vertex P4 is stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P4, P2, and P3 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0064]
Next, the three-dimensional coordinate value corresponding to the vertex P5 is stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P4, P5, and P3 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0065]
Next, the three-dimensional coordinate value corresponding to the vertex P6 is stored in the vertex register C. As a result, the three-dimensional coordinate values of the vertices P4, P5, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0066]
Next, the three-dimensional coordinate value corresponding to the vertex P7 is stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P4, P7, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0067]
Next, the three-dimensional coordinate value corresponding to the vertex P8 is stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P8, P7, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0068]
Further, the three-dimensional coordinate value corresponding to the vertex P9 is stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P8, P9, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0069]
The GPU 67 writes the pixel data constituting the polygon to the corresponding position in the frame buffer 68 based on the three-dimensional coordinate value of the vertex constituting the predetermined polygon supplied from the vertex registers A to C of the PPP 66. The GPU 67 reads out the pixel data from the frame memory 68, converts it into a video signal, outputs it, and displays it on a display (not shown) or the like.
[0070]
In this way, a predetermined polygon (in this case, a polygon composed of vertices P1, P2, and P3) is defined, and which vertex of the vertex group (in this case, vertices P1, P2, and P3) that constitutes the polygon is defined. The vertex data has information on whether or not to be replaced, and the vertex data is sequentially set in the designated vertex register, so that the data that replaces the connection rule such as the strip type or the fan type described above is incorporated into the vertex data. Therefore, the degree of freedom of the shape that can represent the connected polygon can be increased.
[0071]
As a result, the number of connected polygons required to represent one shape can be reduced, and the amount of data can be reduced.
[0072]
Next, with reference to FIG. 11 and FIG. 12, a procedure for processing a connected polygon composed of vertex data in which the vertex data sharing rate is increased will be described. FIG. 11 shows an example of the same connected polygon as that shown in FIG. 15, and 12 polygons are defined by a combination of 12 vertices. FIG. 12 shows how the values of the vertex registers A to C in the PPP 66 change during the process of processing the connected polygon shown in FIG. In FIG. 12, “P1 → A” indicates that the position information (three-dimensional coordinate value) of the vertex P1 is set in the vertex register A. “P2 → B → Save” indicates that the position information of the vertex P2 is set in the vertex register B and then saved in the queue buffer 86.
[0073]
In the case of the connected polygon shown in FIG. 11, vertex data of two types of formats as shown in FIGS. 7 and 8 are used. In FIG. 11, the numerical portions of the vertices P2 and P4 are outlined, indicating that the three-dimensional coordinate values of the vertices are shared by a plurality of polygons.
[0074]
First, the pre-processing unit 81 of the PPP 66 reads the vertex data corresponding to the vertex P1 from the main memory 63, and the three-dimensional coordinate value corresponding to the vertex P1 is stored in the vertex register A. Similarly, next, the three-dimensional coordinate value corresponding to the vertex P2 is stored in the vertex register B. At this time, the vertex data storage flag of the vertex P2 is ON, and the three-dimensional coordinate value corresponding to the vertex P2 is reused in the polygon constituted by the vertices P12, P2, and P11 described later. It is also supplied to and stored in the buffer 86. Then, the three-dimensional coordinate value corresponding to the vertex P3 is stored in the vertex register C. As a result, the three-dimensional coordinate values of the vertices P1, P2, and P3 constituting one polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0075]
Next, the three-dimensional coordinate value corresponding to the vertex P4 is stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P4, P2, and P3 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67. Further, the vertex data storage flag of the vertex P4 is ON, and the three-dimensional coordinate value corresponding to the vertex P4 is reused in the polygon constituted by the vertices P4, P10, and P11 described later. 86 is also supplied and stored.
[0076]
Next, the three-dimensional coordinate value corresponding to the vertex P5 is stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P4, P5, and P3 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0077]
Next, the three-dimensional coordinate value corresponding to the vertex P6 is stored in the vertex register C. As a result, the three-dimensional coordinate values of the vertices P4, P5, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0078]
Next, the three-dimensional coordinate value corresponding to the vertex P7 is stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P7, P5, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0079]
Next, the three-dimensional coordinate value corresponding to the vertex P8 is stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P7, P8, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0080]
Next, the three-dimensional coordinate value corresponding to the vertex P9 is stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P9, P8, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0081]
Next, the three-dimensional coordinate value corresponding to the vertex P10 is stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P9, P10, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0082]
Next, the three-dimensional coordinate value of the vertex P4 stored in the queue buffer 86 is read and stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P4, P10, and P6 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0083]
Next, the three-dimensional coordinate value corresponding to the vertex P11 is stored in the vertex register C. As a result, the three-dimensional coordinate values of the vertices P4, P10, and P11 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0084]
Next, the three-dimensional coordinate value of the vertex P2 stored in the queue buffer 86 is read and stored in the vertex register B. As a result, the three-dimensional coordinate values of the vertices P4, P2 and P11 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0085]
Next, the three-dimensional coordinate value corresponding to the vertex P12 is stored in the vertex register A. As a result, the three-dimensional coordinate values of the vertices P12, P2, and P11 constituting the next polygon are stored in the vertex registers A to C. These three-dimensional coordinate values are supplied to the GPU 67.
[0086]
The GPU 67 writes the pixel data constituting the polygon to the corresponding position in the frame buffer 68 based on the three-dimensional coordinate value of the vertex constituting the predetermined polygon supplied from the vertex registers A to C of the PPP 66. The GPU 67 reads out the pixel data from the frame memory 68, converts it into a video signal, outputs it, and displays it on a display (not shown) or the like.
[0087]
In this way, the three-dimensional coordinate value of the vertex processed in the past is stored, and when a polygon that refers to the three-dimensional coordinate value of the vertex appears later, the stored value is reused. As a result, the amount of data required to create a connected polygon can be reduced.
[0088]
In the above-described embodiment, the coordinate value constituting the vertex data is the three-dimensional coordinate value, but may be a two-dimensional coordinate value.
[0089]
In the above embodiment, the polygon shape is a triangle, but it may be a tetragon. In that case, the number of vertex registers may be four, and two vertex registers may be replaced. Similarly, any other polygon can be used.
[0090]
【The invention's effect】
According to the drawing processing device according to claim 1 and the drawing processing method according to claim 3, the vertex information is stored in a predetermined number of storage areas corresponding to each vertex of the polygon, and is added to the vertex information. Based on designation information designating a predetermined storage area, vertex information is stored in a predetermined storage area corresponding to the designation information, and a polygon is drawn based on the vertex information stored in the storage area Therefore, the degree of freedom of the shape that can represent the connected polygons can be increased. As a result, the predetermined shape can be expressed by a smaller number of connected polygons, and the data amount can be reduced.
[0091]
According to the drawing processing device according to claim 2 and the drawing processing method according to claim 4, the vertex information is stored, and the vertex information of the new vertex is stored instead of the position information. Since the vertex information corresponding to the stored reference information is read out and the polygon information is drawn based on the read vertex information and the vertex information of the vertices of the existing polygon. The position information of reusable vertices can be saved, and when defining polygons that reference the position information of the vertices, the saved position information can be reused, reducing the amount of data Is possible.
[0092]
According to the recording medium of claim 5, at least one of a predetermined number of storage areas corresponding to each vertex of a polygon that stores vertex information, which constitutes a storage device included in the drawing processing device, is designated. Since the designation information and the position information for designating the positions of the vertices constituting the polygon are recorded, the degree of freedom of the shape that can represent the connected polygon can be increased. As a result, the predetermined shape can be expressed by a smaller number of connected polygons, and the data amount can be reduced.
[0093]
According to the recording medium of claim 6, since at least reference information for referring to the vertex information stored in the buffer memory of the drawing processing apparatus is recorded, the position information of the vertex that can be reused. Can be saved, and the saved position information can be reused when defining a polygon that refers to the position information of the vertex, so that the amount of data can be reduced.
[Brief description of the drawings]
FIG. 1 is an external view showing the overall configuration of a game machine device to which the present invention is applied.
2 is a front view of the game machine device shown in FIG. 1. FIG.
FIG. 3 is a side view of the game machine device shown in FIG. 1;
4 is a diagram showing a CD-ROM mounted on the game machine device shown in FIG. 1; FIG.
FIG. 5 is a block diagram showing a configuration example of the game machine device shown in FIG. 1;
6 is a block diagram showing a detailed configuration of a portion that performs polygon processing in FIG. 5; FIG.
FIG. 7 is a diagram showing a format of polygon data.
FIG. 8 is a diagram showing another format of polygon data.
FIG. 9 is a diagram illustrating an example of an irregular connected polygon.
10 is a diagram showing a change in a value of a vertex register when processing the connected polygon shown in FIG. 9; FIG.
FIG. 11 is a diagram illustrating an example of connected polygons when vertex data is shared.
12 is a diagram showing a change in the value of a vertex register when processing the connected polygon shown in FIG. 11; FIG.
FIG. 13 is a diagram illustrating an example of a three-dimensional shape represented by a polygon.
FIG. 14 is a diagram illustrating an example of basic connected polygons.
FIG. 15 is a diagram illustrating an example of connected polygons having a complicated vertex sharing relationship;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Device for game machines, 2 Game machine body, 3 Disc mounting part, 4 Reset switch, 5 Power switch, 6 Disk operation switch, 7A, 7B connection part, 8 Recording insertion part, 9 Shutter, 12 Connection terminal insertion part, 17 Operating device, 18, 19, 24, 25 Operating unit, 20, 21 Support unit, 22 Select switch, 23 Start switch, 26 Connection terminal unit, 27 Cable, 38 Recording device, 31A, 42A Gripping unit, 51 CD-ROM, 61 Main CPU, 62 Main DMAC, 63 Main Memory, 64 Bus Controller, 65 MDEC, 66 PPP, 67 GPU, 68 Graphics Memory, 69 Sub DMAC, 70 Sub CPU, 71 Sub Memory 73 nput Device, 75 ATM, 76 SPU, 77 Sound Memory, 80 drawing processor, 81 preprocessor, 82, 83, 84 vertex register, 86 queue buffer

Claims (4)

複数の頂点の位置情報に基づいて所定数の頂点を有するポリゴンを定義し、複数の前記所定数の頂点を有するポリゴンにより所定の形状を定義する描画処理装置であって、
それぞれ前記頂点の位置情報を記憶する前記ポリゴンの前記所定数の各頂点に対応した前記所定数の記憶領域を有する記憶手段を有し、
前記所定数の記憶領域のうちから特定の記憶領域を指定するための指定情報を含んだ頂点情報が入力される制御手段を有し、当該制御手段は、入力された頂点情報に前記頂点の位置情報が含まれるときは、当該入力された頂点情報に含まれる指定情報により指定される前記記憶領域に当該頂点の位置情報を記憶させるものであり、
前記記憶手段の前記記憶領域に記憶された各頂点の位置情報に基づいて、前記ポリゴンを描画する描画手段を有し、
前記制御手段は、新たに入力された頂点情報に含まれる前記指定情報が、既に頂点情報が記憶されている記憶領域を指定するときは、当該記憶領域に既に記憶されている頂点情報を新たに入力された頂点情報によって置き換え、
前記描画手段は、前記記憶領域に記憶された、前記置き換えられた頂点情報に含まれる位置情報と、置き換えがなされなかったその他の頂点情報の位置情報と、に基づいて前記ポリゴンを描画するものである、描画処理装置。
A drawing processing device that defines a polygon having a predetermined number of vertices based on positional information of a plurality of vertices, and defines a predetermined shape by the plurality of polygons having the predetermined number of vertices ,
Each having a storage unit having a storage area of the predetermined number corresponding to each vertex of said predetermined number of said polygons for storing positional information of the vertices,
Control means for inputting vertex information including designation information for designating a specific storage area from among the predetermined number of storage areas, the control means including the position of the vertex in the input vertex information; When the information is included, the position information of the vertex is stored in the storage area specified by the specification information included in the input vertex information,
Based on the position information of the vertices stored in the storage area of the storage means, it has a drawing means for drawing the polygon,
When the designation information included in the newly input vertex information designates a storage area in which the vertex information is already stored, the control means newly adds the vertex information already stored in the storage area. Replaced by the input vertex information,
The drawing means draws the polygon based on position information included in the replaced vertex information stored in the storage area and position information of other vertex information that has not been replaced. A drawing processing apparatus.
前記頂点情報の保存手段を更に有し、
前記制御手段は、前記頂点情報に、前記頂点の位置情報に加えて当該頂点情報の前記保存手段への記憶を指示する情報も含まれているときは、当該頂点の位置情報を前記保存手段にも記憶させ、
更に、前記制御手段は、前記頂点情報が前記保存手段に保存されている前記頂点の位置情報の参照を指示する参照情報を含むときは、当該参照情報に対応する前記頂点の位置情報を当該保存手段から読み出すとともに、当該頂点情報に含まれる指定情報により指定される前記記憶領域に、当該読み出された頂点の位置情報を書き込むものである、請求項1記載の描画処理装置。
Further comprising means for storing the vertex information;
When the vertex information includes information instructing storage of the vertex information in the storage means in addition to the vertex position information, the control means stores the vertex position information in the storage means. Also remember
Further, when the vertex information includes reference information for instructing reference to the vertex position information stored in the storage means, the control means stores the vertex position information corresponding to the reference information. The drawing processing apparatus according to claim 1, wherein the position information of the read vertex is written to the storage area specified by the specification information included in the vertex information while being read from the means.
複数の頂点の位置情報に基づいて所定数の頂点を有するポリゴンを定義し、複数の前記所定数の頂点を有するポリゴンにより所定の形状を定義する描画処理方法であって、
前記ポリゴンの前記所定数の各頂点に対応した前記所定数の記憶領域を有する記憶手段に対し、前記各記憶領域に前記頂点の位置情報をそれぞれ記憶させる処理を描画処理部が実行し、
前記描画処理部には、前記所定数の記憶領域のうちから特定の記憶領域を指定するための指定情報を含んだ頂点情報が入力され、入力された頂点情報に前記頂点の位置情報が含まれるときは、当該描画処理部は、当該入力された頂点情報に含まれる指定情報により指定される前記記憶領域に当該頂点の位置情報を記憶させ、
更に、前記描画処理部は、前記記憶手段の前記記憶領域に記憶された各頂点の位置情報に基づいて、前記ポリゴンを描画し、新たに入力された頂点情報に含まれる前記指定情報が、既に頂点情報が記憶されている記憶領域を指定するときは、当該記憶領域に既に記憶されている頂点情報を新たに入力された頂点情報によって置き換え、かつ、前記記憶領域に記憶された、前記置き換えられた頂点情報に含まれる位置情報と、置き換えがなされなかったその他の頂点情報の位置情報と、に基づいて前記ポリゴンを描画するものである、描画処理方法。
A drawing processing method for defining a polygon having a predetermined number of vertices based on position information of a plurality of vertices, and defining a predetermined shape by the plurality of polygons having the predetermined number of vertices ,
To the storage means having a predetermined number of storage areas corresponding to respective apexes of the predetermined number of the polygons, the positional information of the vertex process of storing each drawing processing unit executes the in each storage area,
Vertex information including designation information for designating a specific storage area among the predetermined number of storage areas is input to the drawing processing unit, and the position information of the vertex is included in the input vertex information. When the drawing processing unit stores the position information of the vertex in the storage area designated by the designation information included in the input vertex information,
Further, the drawing processing unit draws the polygon based on the position information of each vertex stored in the storage area of the storage means, and the designation information included in the newly input vertex information is already When specifying the storage area in which the vertex information is stored, the vertex information already stored in the storage area is replaced with the newly input vertex information, and the replacement is stored in the storage area. A drawing processing method for drawing the polygon based on position information included in the vertex information and position information of other vertex information that has not been replaced.
前記描画処理部は、保存手段を有するものであり、前記描画処理部は、前記頂点情報に、前記頂点の位置情報に加えて当該頂点情報の前記保存手段への記憶を指示する情報も含まれているときは、当該頂点の位置情報を前記保存手段にも記憶させ、
更に、前記頂点情報が前記保存手段に保存されている前記頂点の位置情報の参照を指示する参照情報を含むときは、前記描画処理部は、当該参照情報に対応する前記頂点の位置情報を当該保存手段から読み出すとともに、当該頂点情報に含まれる指定情報により指定される前記記憶領域に、当該読み出された頂点の位置情報を書き込む、請求項3記載の描画処理方法。
The drawing processing unit includes a storage unit, and the drawing processing unit includes information that instructs the vertex information to be stored in the storage unit in addition to the vertex position information. The position information of the vertex is also stored in the storage means,
Further, when the vertex information includes reference information for instructing reference of the position information of the vertex stored in the storage unit, the drawing processing unit displays the position information of the vertex corresponding to the reference information The drawing processing method according to claim 3, wherein the position information of the read vertex is written to the storage area specified by the specification information included in the vertex information while being read from the storage unit.
JP11630396A 1996-05-10 1996-05-10 Drawing processing apparatus and method Expired - Fee Related JP3792776B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11630396A JP3792776B2 (en) 1996-05-10 1996-05-10 Drawing processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11630396A JP3792776B2 (en) 1996-05-10 1996-05-10 Drawing processing apparatus and method

Publications (2)

Publication Number Publication Date
JPH09305777A JPH09305777A (en) 1997-11-28
JP3792776B2 true JP3792776B2 (en) 2006-07-05

Family

ID=14683684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11630396A Expired - Fee Related JP3792776B2 (en) 1996-05-10 1996-05-10 Drawing processing apparatus and method

Country Status (1)

Country Link
JP (1) JP3792776B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052831B2 (en) 2001-12-19 2008-02-27 株式会社ルネサステクノロジ Rendering processing apparatus and rendering processing method
WO2006013849A1 (en) * 2004-08-04 2006-02-09 Matsushita Electric Industrial Co., Ltd. Drawing device
WO2012074092A1 (en) * 2010-12-03 2012-06-07 株式会社ディジタルメディアプロフェッショナル Image processing device

Also Published As

Publication number Publication date
JPH09305777A (en) 1997-11-28

Similar Documents

Publication Publication Date Title
KR100482391B1 (en) Video signal processing apparatus and method
JP3620857B2 (en) Image processing apparatus and image processing method
US6413163B1 (en) Video game machine, method for switching viewpoint on game screen of video game, and computer-readable recording medium containing game-screen-viewpoint switching program
JP4061697B2 (en) Image display method and image display apparatus for executing the same
JPWO1997032248A1 (en) Image processing device and image processing method
KR19980703612A (en) Image generating device
TWI221588B (en) Apparatus and method for rendering antialiased image
KR100471905B1 (en) Memory access method and data processing device
JPH1011610A (en) Device and method for plotting
JP3792776B2 (en) Drawing processing apparatus and method
EP0992945B1 (en) Video game apparatus, model display and readable recording medium therefor
JP4371283B2 (en) Image generation system and information storage medium
JP3809294B2 (en) GAME DEVICE, GAME METHOD, COMPUTER-READABLE RECORDING MEDIUM
JP4228455B2 (en) Image processing method and image processing apparatus
US6856321B2 (en) Texture rendering method, entertainment apparatus and storage medium
JP3420220B2 (en) GAME SYSTEM AND GAME PROGRAM
JP3795580B2 (en) Drawing apparatus and drawing method
JP4394211B2 (en) Image generation system and information storage medium
JP3758753B2 (en) Data transfer apparatus and data transfer method
JP3468985B2 (en) Graphic drawing apparatus and graphic drawing method
JP2004139625A (en) Data processor and data processing method
JP4025796B2 (en) Image processing method and apparatus
JP4936521B2 (en) Data structure, file data processing program, information storage medium
HK1026045A (en) Video game apparatus, model display and readable recording medium therefor
JP2000011202A (en) Game device and information recording medium

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees