Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3792995B2 - Imaging device - Google Patents
[go: Go Back, main page]

JP3792995B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP3792995B2
JP3792995B2 JP2000166307A JP2000166307A JP3792995B2 JP 3792995 B2 JP3792995 B2 JP 3792995B2 JP 2000166307 A JP2000166307 A JP 2000166307A JP 2000166307 A JP2000166307 A JP 2000166307A JP 3792995 B2 JP3792995 B2 JP 3792995B2
Authority
JP
Japan
Prior art keywords
output
digital
signal
comparator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000166307A
Other languages
Japanese (ja)
Other versions
JP2001346106A (en
Inventor
誠二 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000166307A priority Critical patent/JP3792995B2/en
Priority to US09/781,165 priority patent/US6518910B2/en
Publication of JP2001346106A publication Critical patent/JP2001346106A/en
Application granted granted Critical
Publication of JP3792995B2 publication Critical patent/JP3792995B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)
  • Studio Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は撮像装置に係わり、特に固体撮像素子内にAD(アナログデジタル)変換器を内蔵した固体撮像装置に好適に用いられる撮像装置に関する。
【0002】
【従来の技術】
各画素毎にAD変換器を内蔵した撮像装置としては、特開平6−205307号公報に開示された撮像装置がある。この撮像装置では積分された画素電圧をコンパレータと比較しADデータを得ている。
【0003】
また、画素列毎にAD変換器を形成した撮像装置としては、ISSCC99 SESSION17 PAPERWA17.7にA250mW、600Frames/s 1280×720pixel 9b CMOS Digital Image Sensorがある。本例では画素列毎に読み出した信号をコンパレータの基準電圧と比較しADデータを得ている。
【0004】
またISSCC 2000 Session 6 IMAGE Sensors PAPER MP 6.4 A 60mW 10b CMOS Image Sensor with Column-to-Column FPN Reductionでは画素信号をランプ信号と比較することによりADデータを得ている。
【0005】
この様に従来例では画素信号を直接AD変換するか、アナログゲイン回路で画素信号を増幅制御後AD変換していた。
【0006】
【発明が解決しようとする課題】
画素信号を直接AD変換する場合、暗い条件で撮像するとADの定格入力電圧に対し信号レベルが小さいためSNの劣化とともにADの量子化誤差が大きくなってしまう。
【0007】
また、信号電圧を大きくするために、アナログゲイン回路でゲインコントロールを行なうが、この場合列毎のアナログゲイン誤差が画面上では縦方向のスジ状ノイズとして、画質を著しく低下させる。
【0008】
また、カラー化を考えた場合、撮影時の光源により色毎のダイナミックレンジが変わり、AD変換器の性能をフルに発揮出来ない。例えば光源の色温度が低い時は赤の画素信号が大きくなり、色温度が高い場合は青の画素信号が大きくなり、AD入力電圧を制限する。また、撮像素子は年々画素サイズの縮小化がはかられており、列毎に画素ノイズ除去回路、アナログゲイン回路やコンパレータ、DA変換器を設けることはチップサイズが大きくなる欠点がある。また列毎のピッチにそれらの回路を回路間の精度をそろえて設計するのは非常に困難である。これらはいずれにしても画面上は縦方向のスジ状ノイズとなる。
【0009】
(発明の目的)
本発明の目的は撮像素子内のAD変換器の性能向上と機能向上、コスト低減にある。
【0010】
【課題を解決するための手段】
本発明の撮像装置は、光電変換部と該光電変換部からの光電変換信号が入力部に入力される増幅手段と該増幅手段の入力部をリセットするリセット手段とをそれぞれ有する複数の画素と、
前記入力部がリセット状態にある場合の前記増幅手段の第1出力と前記光電変換信号が前記入力部に入力された状態にある場合の前記増幅手段からの第2出力を出力する手段と、を備えた撮像装置であって、
前記増幅手段の出力と前記第1出力との差分出力を検出するコンパレータを有し、前記コンパレータの出力をカウントするカウンタから出力されるデジタル値を受けてデジタルアナログ変換手段から出力される信号を前記増幅手段の主電極へ出力することにより、前記増幅手段の出力を制御することで、前記コンパレータの入力レベルを前記第1出力と前記第2出力との差分出力から実質ゼロになるまで変化させ、前記コンパレータの入力レベルが変化している間、前記カウンタはカウント動作を行い、カウンタ開始から停止までに変化した前記デジタル値を出力することを特徴とする撮像装置である。
【0012】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【0013】
図1に本発明の撮像装置の一実施例の全体構成図を示す。図1において、100は絞りや撮像レンズからなる光学系、110は固体撮像素子である。固体撮像素子110は、光電変換部と画素アンプと制御スイッチから構成される画素がエリア状に配置された画素部111、画素部111を走査する垂直走査回路部112、画素部111からの画素信号のバラツキを補正するノイズ除去回路やゲイン制御回路やAD(アナログデジタル)変換回路からなるアナログデジタル信号処理回路部113、アナログデジタル信号処理回路部113を制御する水平走査回路部114、タイミングジェネレータ(TG)部115から構成される。
【0014】
タイミングジェネレータ(TG)部115はカメラCPU130からのパルスにより、固体撮像素子110内の画素部や各回路部を制御するものである。固体撮像素子110からのADデータはカメラ信号処理系120に入力される。
【0015】
カメラ信号処理系120はカメラ信号処理回路部121、AE(露光)情報検出回路部122、ホワイトバランス情報検出回路部123からなる。
【0016】
カメラ信号処理回路部121ではADデータから輝度信号処理、色信号処理がなされる。また、AE(露光)情報検出回路部122ではカメラ信号処理回路部121の輝度情報から画像信号レベルを検出しAE(露光)情報を発生させる。このAE情報結果によってアナログデジタル信号処理回路部113の後述するDA(デジタルアナログ)変換回路のランプ状基準電圧の範囲を切換えて、画素信号がAD入力電圧範囲の最適値になるよう制御される。後述するように、画素信号が小さい時はランプ状基準電圧の振幅を小さくし、画素信号が大きい時はランプ状基準電圧の振幅を大きい方に切換え、AD入力電圧を極力大きくする。次にホワイトバランス(WB)情報検出回路部123はカメラ信号処理回路部121の色信号R,G,Bのレベルを比較し、その結果を前述のランプ状基準電圧を色毎に制御する。
【0017】
この様にランプ状基準電圧をAE情報で制御するか、WB情報で制御するかは撮像装置の仕様によって決めることができる。個別に制御しても良いし、AE情報で全体レベルの制御、WB情報で色毎の信号レベルを制御しても良い。この制御によりAD変換器の入力信号レベルが大きくなるのでSNは劣化せずに、またAD変換器による量子化誤差は小さくできる。
【0018】
130は固体撮像装置の特にカメラ部を制御するカメラCPUである。140は記録・再生系、150は表示系である。
【0019】
図2に画素部111、アナログデジタル信号処理回路部113、垂直走査回路部112の概略回路図を示す。図2において、11はコンパレータ、10はカウンタ、9はDA変換器である。
【0020】
図3は画素部の一画素とノイズ除去・アナログデジタル変換回路部を示す等価回路ブロック図である。DA変換器にはランプ状基準電圧の範囲を切換えるDA出力レンジ切換情報が入力される。
【0021】
図3において、21は光電変換素子、22は光電変換素子21の信号電荷を増幅トランジスタ23のゲートに転送する転送トランジスタ、24は画素選択トランジスタ、25はリセットトランジスタ、26は増幅トランジスタ23の出力電流をスイッチ27と保存用コンデンサー28によって電圧として保存し、その電圧を電流に変換しながら出力する電流源用トランジスタ、31は電流源トランジスタ26の出力電流と、画素選択トランジスタ24を介して出力される増幅トランジスタ23の出力電流との差分を検出するコンパレータ、30はコンパレーター31の出力をカウントするカウンター、29はカウンター30から出力されるデジタル信号により電圧を増幅トランジスタ23のソース(主電極)端子へ出力するDA変換器である。DA変換器29にはDA出力レンジ切換情報が入力され、DA変換器から出力されるランプ状基準電圧の範囲を切換えて、画素信号がAD入力電圧範囲の最適値になるよう制御される。
【0022】
上記の構成で、例として増幅トランジスタがリセットされた後、光電変換素子からの信号電荷による信号電圧を得る方法を図4のタイミングチャートを交えて説明する。ここで図3の各トランジスタ22,23,24,25はPMOSトランジスタとして、トランジスタ26はNMOSトランジスタとして以降説明する。DA変換器29はある高電位(VHD)を出力するように設定する。カウンター30はリセットされ、カウント動作はしていないものとする。端子φRを“L”レベルとして(パルス201)リセットトランジスタ25をONさせ、増幅トランジスタ23のゲート端子を所定の電位にリセットする。その時、同時に端子φXを“L”レベル(パルス202)にして選択トランジスタ24をONさせ、またスイッチ27もONさせる。増幅トランジスタ23のリセット時の出力電流は、トランジスタ26がゲート−ドレインが短絡することで発生するゲート電圧の形で保存用コンデンサ28に保存される(比較基準電圧が保存される。)。その後、トランジスタ25,24、スイッチ27はOFFし、光電変換素子に入力した光に応じた信号電荷を、端子φT を“L”レベルにする(パルス203)ことで転送トランジスタ22がONし増幅トランジスタ23のゲート端子に転送する。この時のゲート電位はリセット時よりも低い電圧であったとすると増幅トランジスタ23の出力電流はそれに応じてリセット時よりも大きい値となる。一方、トランジスタ26は保存用コンデンサ28の電圧を受け、増幅トランジスタ23がリセットされた時の電流を出力している。端子φX を“L”レベルにし(パルス204)再びトランジスタ24をONさせるとコンパレーター31の入力電位はある高電位(VH )に上昇する。この後カウンター30を動作し、そのデジタル出力の値を大きくし、それを受けるDA変換器29の出力電圧は徐々に減少(DA変換器29はデジタル入力信号に対し負極性のアナログ出力電圧を発生すると仮定する。)する。ある時点で、増幅トランジスタ23の出力電流とトランジスタ26の出力電流が等しくなり、コンパレーター31の入力電圧は急速に減少するので、その変化を検出し、カウンター30のカウント動作を停止させる。
【0023】
このカウンター30のカウント開始から停止までに変化したデジタル値は増幅トランジスタ23のゲート電位の、リセットされた時の電位と信号電荷が転送された時の電位の差分に等しい値となる。このようにして差分に対応するAD変換が行われたことになる。
【0024】
図2は図3の構成例を、光電変換部が3行3列の2次元に配列された場合に適用させたものである。光電変換素子1(1−1−1,1−1−2,…)、転送トランジスタ2(2−1−1,2−1−2,…)、増幅トランジスタ3(3−1−1,3−1−2,…)、画素選択トランジスタ4(4−1−1,4−1−2,…)、リセットトランジスタ5(5−1−1,5−1−2,…)、定電流トランジスタ6(6−1,6−2,…)、増幅トランジスタ3の出力電流によってトランジスタ6のゲート−ソース間に発生する電圧を取り込み、保存するためのスイッチ7(7−1,7−2,…)と容量8(8−1,8−2,…)、垂直信号線12(12−1,12−2,…)の電位変化を検出するコンパレーター11(11−1,11−2,…)、DA変換器9(9−1,9−2,…)にデジタル信号を供給するカウンター10(10−1,10−2,…)など構成は図3の場合と同様である。
【0025】
一行目の画素の出力を得る場合、垂直シフトレジスタ15からの駆動線15−1を“L”レベルにしてリセット用トランジスタ5(5−1−1,5−1−2,5−1−3)をONさせ、その後駆動線14−1を“L”レベルにして画素選択トランジスタ4(4−1−1,4−1−2,4−1−3)をONさせて、リセット状態の増幅トランジスタ3(3−1−1,3−1−2,3−1−3)の出力電流を垂直信号線12(12−1,12−2,12−3)へ出力し、駆動線13を“H”レベルにしてスイッチ7(7−1,7−2,7−3)をONさせ、容量8(8−1,8−2,8−3)にトランジスタ6にリセット状態の出力電流を供給した時のゲート−ソース間に発生する電圧を保持する。
【0026】
その後、図3の動作と同様にカウンター10(10−1,10−2,10−3)のカウント動作を開始し、DA変換器9(9−1,9−2,9−3)の出力電圧を減少させ、垂直信号線12の電位変動をコンパレーター11で検出し、カウンター10の動作を停止させて、カウント開始から停止までのディジタル値の変化分をディジタル出力としてAD変換が完了する。図9はDA変換器9(9−1,9−2)に、DA出力レンジ切換え情報としてAE情報を用いた場合を示す回路図である。40は一画素を示す。図9においてコンパレーターは省略されている(図11、図12においてもコンパレーターは省略されている。)。
【0027】
図5に図2及び図3に示したDA変換器の一構成例の回路図を示す。
【0028】
この構成例はR−2Rラダー方式でnビットADのとき2n個の抵抗とn個のスイッチで構成される。基準電圧をスイッチコントロールによりラダーの抵抗値を変化させ、その抵抗値とアンプの抵抗値Rf との比がDA出力電圧となる。DA変換器の方式はR−2Rラダー方式に限定されず、他に容量アレイ方式であっても良い。
【0029】
DA出力範囲を切換える方法として、図6にスイッチで複数の基準電圧(E1,E2,E3)に切換える方法、図7にアンプの帰環抵抗Rf を切換えてラダーの抵抗値と抵抗値Rf との比を切換える方法を示す。
【0030】
図8はDA出力レンジを図6あるいは図7の方法により切換えた時のDA出力を示す特性図である。DA変換器の比較基準電圧にKNEE特性あるいはγ特性を持たせても良い。そうすることによって撮像装置を簡略化させることが出来る。カラー撮像装置の場合、後述のホワイトバランスとγ,Knee機能を共用させると良い。
【0031】
図14に本発明の他の実施例の特性図を示す。被写体の映像情報によって、AD変換のセンサ出力信号レベルの変換範囲あるいは変換の重み付けやデジタル化出力ビット数を用途によって変えることができる。
【0032】
図14において、(A)の場合は、センサ出力信号DA出力電圧範囲V1とV2間で直線的にAD変換する。
【0033】
(B)においては、同様にDA出力電圧範囲V3とV4間でAD変換するが、DA出力電圧範囲が小さくなっており、これは被写体の反射光量範囲が狭い場合、例えば原稿情報、バーコード情報検出などに適している。
【0034】
また(C)はDA出力電圧を非直線的に変換させた場合である。例えばDA出力電圧がV5近辺では電圧範囲を小さくし、V6近辺では大きくすることにより、センサ出力信号にγ変換処理を行ったAD変換ができる。センサ信号を直接的にデジタル変換しているので量子化誤差やノイズの増加がなく、高品質画質を得ることができる。
【0035】
(D)は、(A)のDA出力電圧のビット数を少なくした場合であり、原稿情報あるいはAD変換が低ビット数でよい用途に対応できる。
【0036】
図10に本発明の固体撮像装置の他の実施例を示す回路図を示す。上述した図2〜図4を用いて説明した実施例は画素信号の出力レベルの可変範囲をDA出力レンジ切換情報に基づいて切り替えた実施例を示したが、本実施例は比較基準電圧の可変範囲をDA出力レンジ切換情報に基づいて切り替えた実施例を示すものである。
【0037】
図10に示すように、画素40からの画素信号はコンパレータ42で列ごとにDA変換器43からのDA出力電圧と比較され、AD変換器44でADデータに変換される。DA変換器43にはランプ状基準電圧の範囲を切換えるDA出力レンジ切換情報(AE情報)が入力される。41は負荷であり画素40のトランジスタとの間でソースフォロア回路を構成する。
【0038】
図11はカラー化の実施例を示す回路図である。本実施例は上述した図2〜図4を用いて説明した実施例に適用した場合を示すものである。画素信号の出力レベルの可変範囲はホワイトバランス(WB)情報に基づいて切り替えられる。
【0039】
画素40にはR,G,Bの色フィルタがモザイク状に配置されている。画素行(…(n+1)行,n行)毎にDA変換器9(9−1,9−2,9−3)に、WB情報切換信号を各色に対応して入力し、各色に対応してDA出力レンジを切換えることで、各色信号のAD変換範囲を切換える。このWB情報は図1のカメラ信号処理系120のWB検出信号による。n行ではB信号とG信号のAD変換範囲が、(n+1)行ではG信号とR信号のAD変換範囲が順次切換えられる。
【0040】
図12に色順次出力に本発明を応用した実施例を示す。
【0041】
図11と同様に、画素40にはR,G,Bの色フィルタがモザイク状に配置されている。n行では、まず列切換え制御パルスCoddによりB信号列の画素信号をAD変換し、ADデータとして出力する。次に列切換え制御パルスCevenによりG信号列の画素信号をAD変換し、ADデータとして出力する。この際、DA変換器9(9−1,9−2,9−3)に、WB情報切換信号を各色に対応して入力し、各色に対応してDA出力レンジを切換えることで、各色信号のAD変換範囲を切換える。
【0042】
この様に任意の列毎にAD変換することによりアナログデジタル回路を少なくすることが可能となった。このように回路規模を少なく出来ることは回路特性の向上あるいはチップ面積を小さくできる。
【0043】
なお、画素部は複数の光電変換部に対して1つの共通アンプを設けるようにしてもよい。図13は共通アンプ画素の例を示す図である。図13に示すように、a11,a12,a21,a22は各画素の光電変換部となるフォトダイオード、MSFは共通アンプとなる増幅用トランジスタ、MTX1〜MTX4はフォトダイオードに蓄積された信号電荷を共通アンプの入力部に転送する転送用トランジスタ、MRESは前記共通アンプの入力部をリセットするリセット用トランジスタ、MSELは共通アンプ画素を選択する選択用トランジスタである。トランジスタMSF,MSELはソースフォロア回路を構成する。かかる共通アンプ画素は4つのフォトダイオードからの信号が共通アンプを介して出力され、4画素で一つの単位セルを構成する。1つの画素はフォトダイオード、転送用トランジスタを含み、共通アンプ,リセット用トランジスタ、選択用トランジスタからなる共通回路の一部を含んでいる。フォトダイオードa11,a22にGフィルター、フォトダイオードa21にBフィルター、フォトダイオードa12にRフィルターを配置する。
【0044】
【発明の効果】
以上説明したように、本発明によれば、画像信号レベルに応じてAD入力電圧範囲を設定できることにより、AD変換手段の性能をフルに引き出すことが可能となった。
【0045】
また、アナログデジタル変換回路規模を小さくできるので歩留り向上、低コスト化が可能である。画素とAD変換手段をフィードバック構成にすることでAD精度が良く、特にアナログゲイン回路を不要とする設計も可能となった。
【0046】
またホワイトバランスとγ,KNEE機能を共用することで信号処理装置を簡略化できる。
【図面の簡単な説明】
【図1】本発明の撮像装置の一実施例の全体構成図である。
【図2】図1の撮像装置の画素部、ノイズ除去・アナログデジタル変換回路部、垂直走査回路部の概略回路図である。
【図3】画素部の一画素とノイズ除去・アナログデジタル変換回路部を示す等価回路ブロック図である。
【図4】図3の回路の動作を説明するためのするためのタイミングチャートである。
【図5】図2及び図3に示したDA変換器の一構成例の回路図である。
【図6】スイッチで複数の基準電圧(E1,E2,E3)に切換える方法を示す図である。
【図7】アンプの帰環抵抗Rf を切換えてラダーの抵抗値と抵抗値Rf との比を切換える方法を示す図である。
【図8】DA出力レンジを図6あるいは図7の方法により切換えた時のDA出力を示す特性図である。
【図9】DA変換器にDA出力レンジ切換え情報としてAE情報を用いた場合を示す回路図である。
【図10】本発明の固体撮像装置の他の実施例を示す回路図である。
【図11】カラー化の実施例を示す回路図である。
【図12】色順次出力に本発明を応用した実施例を示す回路図である。
【図13】共通アンプ画素の例を示す回路図である。
【図14】本発明の他の実施例の特性図である。
【符号の説明】
100 光学系
110 固体撮像素子
111 画素部
112 垂直走査回路部
113 アナログデジタル信号処理回路部
114 水平走査回路部
115 タイミングジェネレータ(TG)部
120 カメラ信号処理系
121 カメラ信号処理回路部
122 AE(露光)情報検出回路部
123 ホワイトバランス情報検出回路部
130 カメラCPU
140 記録・再生系
150 表示系
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image pickup apparatus, and more particularly to an image pickup apparatus suitably used for a solid-state image pickup apparatus in which an AD (analog / digital) converter is built in a solid-state image pickup element.
[0002]
[Prior art]
As an image pickup apparatus in which an AD converter is built in each pixel, there is an image pickup apparatus disclosed in JP-A-6-205307. In this imaging apparatus, integrated pixel voltage is compared with a comparator to obtain AD data.
[0003]
As an imaging device in which an AD converter is formed for each pixel column, there is an A250 mW, 600 Frames / s 1280 × 720 pixel 9b CMOS Digital Image Sensor in ISSCC99 SESSION17 PAPERWA17.7. In this example, AD data is obtained by comparing a signal read for each pixel column with a reference voltage of a comparator.
[0004]
In the ISSCC 2000 Session 6 Image Sensors PAPER MP 6.4 A 60mW 10b CMOS Image Sensor with Column-to-Column FPN Reduction, AD data is obtained by comparing the pixel signal with the ramp signal.
[0005]
Thus, in the conventional example, the pixel signal is directly AD converted, or the pixel signal is subjected to AD conversion after amplification control by an analog gain circuit.
[0006]
[Problems to be solved by the invention]
When the pixel signal is directly AD-converted, if the image is picked up in a dark condition, the signal level is small with respect to the rated input voltage of AD, so that the AD quantization error increases with SN degradation.
[0007]
In addition, in order to increase the signal voltage, gain control is performed by an analog gain circuit. In this case, the analog gain error for each column becomes streak noise in the vertical direction on the screen, and the image quality is significantly reduced.
[0008]
In addition, when considering colorization, the dynamic range for each color changes depending on the light source at the time of photographing, and the performance of the AD converter cannot be fully exhibited. For example, when the color temperature of the light source is low, the red pixel signal becomes large, and when the color temperature is high, the blue pixel signal becomes large, and the AD input voltage is limited. In addition, the pixel size of an image pickup device has been reduced year by year, and the provision of a pixel noise removal circuit, an analog gain circuit, a comparator, and a DA converter for each column has a drawback of increasing the chip size. In addition, it is very difficult to design these circuits with the accuracy between circuits at a pitch for each column. In any case, this becomes vertical streak noise on the screen.
[0009]
(Object of invention)
An object of the present invention is to improve the performance, function, and cost of an AD converter in an image sensor.
[0010]
[Means for Solving the Problems]
The imaging apparatus of the present invention includes a plurality of pixels each having a photoelectric conversion unit, an amplification unit that receives a photoelectric conversion signal from the photoelectric conversion unit, and a reset unit that resets the input unit of the amplification unit,
The first output and the second the output to that hand stage output from said amplifying means when the photoelectric conversion signal is in a state of being input to the input portion of the amplifying means when the input unit is in a reset state And an imaging device comprising:
A comparator for detecting a differential output between the output of the amplifying means and the first output; and a signal output from the digital-analog converting means in response to a digital value output from a counter that counts the output of the comparator By controlling the output of the amplifying means by outputting to the main electrode of the amplifying means, the input level of the comparator is changed from the differential output between the first output and the second output until it becomes substantially zero, While the input level of the comparator is changing, the counter performs a counting operation and outputs the digital value changed from the start to the stop of the counter.
[0012]
【Example】
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0013]
FIG. 1 shows an overall configuration diagram of an embodiment of an imaging apparatus of the present invention. In FIG. 1, reference numeral 100 denotes an optical system including a diaphragm and an imaging lens, and 110 denotes a solid-state imaging device. The solid-state imaging device 110 includes a pixel unit 111 in which pixels including a photoelectric conversion unit, a pixel amplifier, and a control switch are arranged in an area, a vertical scanning circuit unit 112 that scans the pixel unit 111, and a pixel signal from the pixel unit 111 An analog / digital signal processing circuit unit 113 comprising a noise removal circuit, a gain control circuit, and an AD (analog / digital) conversion circuit, a horizontal scanning circuit unit 114 for controlling the analog / digital signal processing circuit 113, and a timing generator (TG) ) Part 115.
[0014]
The timing generator (TG) unit 115 controls the pixel unit and each circuit unit in the solid-state imaging device 110 by a pulse from the camera CPU 130. AD data from the solid-state image sensor 110 is input to the camera signal processing system 120.
[0015]
The camera signal processing system 120 includes a camera signal processing circuit unit 121, an AE (exposure) information detection circuit unit 122, and a white balance information detection circuit unit 123.
[0016]
The camera signal processing circuit unit 121 performs luminance signal processing and color signal processing from AD data. The AE (exposure) information detection circuit unit 122 detects the image signal level from the luminance information of the camera signal processing circuit unit 121 and generates AE (exposure) information. Based on the AE information result, the range of the ramp-shaped reference voltage of a DA (digital / analog) conversion circuit, which will be described later, of the analog-digital signal processing circuit unit 113 is switched, and the pixel signal is controlled to be the optimum value of the AD input voltage range. As will be described later, when the pixel signal is small, the amplitude of the ramp-shaped reference voltage is reduced, and when the pixel signal is large, the amplitude of the ramp-shaped reference voltage is switched to the larger one to increase the AD input voltage as much as possible. Next, the white balance (WB) information detection circuit unit 123 compares the levels of the color signals R, G, and B of the camera signal processing circuit unit 121, and controls the result of the lamp-like reference voltage for each color.
[0017]
In this way, whether the ramp-shaped reference voltage is controlled by the AE information or the WB information can be determined by the specification of the imaging apparatus. You may control individually, you may control the whole level control with AE information, and you may control the signal level for every color with WB information. This control increases the input signal level of the AD converter, so that SN does not deteriorate, and the quantization error due to the AD converter can be reduced.
[0018]
Reference numeral 130 denotes a camera CPU that controls the camera unit of the solid-state imaging device. Reference numeral 140 denotes a recording / reproducing system, and 150 denotes a display system.
[0019]
FIG. 2 shows a schematic circuit diagram of the pixel unit 111, the analog / digital signal processing circuit unit 113, and the vertical scanning circuit unit 112. In FIG. 2, 11 is a comparator, 10 is a counter, and 9 is a DA converter.
[0020]
FIG. 3 is an equivalent circuit block diagram showing one pixel of the pixel portion and a noise removal / analog / digital conversion circuit portion. DA output range switching information for switching the range of the ramp-shaped reference voltage is input to the DA converter.
[0021]
In FIG. 3, 21 is a photoelectric conversion element, 22 is a transfer transistor that transfers the signal charge of the photoelectric conversion element 21 to the gate of the amplification transistor 23, 24 is a pixel selection transistor, 25 is a reset transistor, and 26 is an output current of the amplification transistor 23. Is stored as a voltage by the switch 27 and the storage capacitor 28, and the current source transistor 31 outputs the voltage while converting the voltage into a current, and 31 is output via the output current of the current source transistor 26 and the pixel selection transistor 24. A comparator that detects a difference from the output current of the amplification transistor 23, a counter 30 that counts the output of the comparator 31, and a voltage 29 that is supplied from the digital signal output from the counter 30 to the source (main electrode) terminal of the amplification transistor 23. It is a DA converter that outputs DA output range switching information is input to the DA converter 29, and the range of the ramp-shaped reference voltage output from the DA converter is switched to control the pixel signal to the optimum value of the AD input voltage range.
[0022]
With the above configuration, a method for obtaining a signal voltage based on signal charges from the photoelectric conversion element after the amplification transistor is reset will be described as an example with reference to the timing chart of FIG. Here, the transistors 22, 23, 24, and 25 in FIG. 3 will be described as PMOS transistors, and the transistor 26 will be described as an NMOS transistor. The DA converter 29 is set to output a certain high potential (V HD ). Assume that the counter 30 is reset and is not counting. The terminal φR is set to “L” level (pulse 201), the reset transistor 25 is turned on, and the gate terminal of the amplification transistor 23 is reset to a predetermined potential. At the same time, the terminal φX is set to the “L” level (pulse 202), the selection transistor 24 is turned ON, and the switch 27 is also turned ON. The output current when the amplification transistor 23 is reset is stored in the storage capacitor 28 in the form of a gate voltage generated when the gate and drain of the transistor 26 are short-circuited (a comparison reference voltage is stored). Thereafter, the transistors 25 and 24 and the switch 27 are turned OFF, and the signal charge corresponding to the light input to the photoelectric conversion element is set to the “L” level at the terminal φT (pulse 203), whereby the transfer transistor 22 is turned ON and the amplification transistor. 23 is transferred to the gate terminal. If the gate potential at this time is a voltage lower than that at the time of resetting, the output current of the amplifying transistor 23 is correspondingly larger than that at the time of resetting. On the other hand, the transistor 26 receives the voltage of the storage capacitor 28 and outputs a current when the amplification transistor 23 is reset. When the terminal φX is set to “L” level (pulse 204) and the transistor 24 is turned on again, the input potential of the comparator 31 rises to a certain high potential (V H ). Thereafter, the counter 30 is operated to increase the value of the digital output, and the output voltage of the DA converter 29 receiving it is gradually decreased (the DA converter 29 generates an analog output voltage having a negative polarity with respect to the digital input signal). Assume that.) At a certain point in time, the output current of the amplification transistor 23 and the output current of the transistor 26 become equal, and the input voltage of the comparator 31 decreases rapidly. Therefore, the change is detected and the counting operation of the counter 30 is stopped.
[0023]
The digital value changed from the count start to the stop of the counter 30 becomes a value equal to the difference between the gate potential of the amplification transistor 23 and the potential when the signal charge is transferred. In this way, AD conversion corresponding to the difference is performed.
[0024]
FIG. 2 is an example in which the configuration example of FIG. 3 is applied when the photoelectric conversion units are arranged two-dimensionally in three rows and three columns. Photoelectric conversion element 1 (1-1-1, 1-1-2,...), Transfer transistor 2 (2-1-1, 2-1-2,...), Amplification transistor 3 (3-1-1, 3) , 1-2,..., Pixel selection transistor 4 (4-1-1, 4-1-2,...), Reset transistor 5 (5-1-1, 5-1-2,...), Constant current transistor 6 (6-1, 6-2,...), A switch 7 (7-1, 7-2,...) For taking in and storing a voltage generated between the gate and source of the transistor 6 by the output current of the amplification transistor 3. ) And capacitors 8 (8-1, 8-2,...) And vertical signal lines 12 (12-1, 12-2,...) Comparators 11 (11-1, 11-2,. ), A counter 10 (10-1, 10-) for supplying a digital signal to the DA converter 9 (9-1, 9-2,...). , ...) such configuration is the same as that of FIG.
[0025]
In order to obtain the output of the pixels in the first row, the drive line 15-1 from the vertical shift register 15 is set to the “L” level, and the reset transistor 5 (5-1-1, 5-1-2, 5-1-3. ), And then the drive line 14-1 is set to “L” level to turn on the pixel selection transistor 4 (4-1-1, 4-1-2, 4-1-3) to amplify the reset state. The output current of the transistor 3 (3-1-1, 3-1-2, 3-1-3) is output to the vertical signal line 12 (12-1, 12-2, 12-3), and the drive line 13 is output. The switch 7 (7-1, 7-2, 7-3) is turned on by setting it to the “H” level, and the output current in the reset state is supplied to the transistor 6 in the capacitor 8 (8-1, 8-2, 8-3). Holds the voltage generated between the gate and source when supplied.
[0026]
Thereafter, the counting operation of the counter 10 (10-1, 10-2, 10-3) is started in the same manner as the operation of FIG. 3, and the output of the DA converter 9 (9-1, 9-2, 9-3) is started. The voltage is decreased, the potential fluctuation of the vertical signal line 12 is detected by the comparator 11, the operation of the counter 10 is stopped, and the AD conversion is completed with the digital value change from the count start to the stop as a digital output. FIG. 9 is a circuit diagram showing a case where AE information is used as DA output range switching information in the DA converter 9 (9-1, 9-2) . Reference numeral 40 denotes one pixel. In FIG. 9, the comparator is omitted (the comparator is also omitted in FIGS. 11 and 12).
[0027]
FIG. 5 shows a circuit diagram of a configuration example of the DA converter shown in FIGS.
[0028]
This configuration example is composed of 2n resistors and n switches in the R-2R ladder system and n bits AD. The resistance value of the ladder is changed by switching the reference voltage, and the ratio between the resistance value and the resistance value Rf of the amplifier becomes the DA output voltage. The method of the DA converter is not limited to the R-2R ladder method, but may be a capacitor array method.
[0029]
As a method of switching the DA output range, FIG. 6 shows a method of switching to a plurality of reference voltages (E1, E2, E3) with a switch, and FIG. 7 shows switching of a feedback resistance Rf of the amplifier and a ladder resistance value and a resistance value Rf. The method of changing the ratio with is shown.
[0030]
FIG. 8 is a characteristic diagram showing the DA output when the DA output range is switched by the method of FIG. 6 or FIG. The comparison reference voltage of the DA converter may have KNEE characteristics or γ characteristics. By doing so, the imaging apparatus can be simplified. In the case of a color imaging device, it is preferable to share the white balance and γ and Knee functions described later.
[0031]
FIG. 14 is a characteristic diagram of another embodiment of the present invention. Depending on the video information of the subject, the conversion range of AD sensor output signal level, the conversion weight, or the digitized output bit number can be changed depending on the application.
[0032]
In FIG. 14, in the case of (A), AD conversion is linearly performed between the sensor output signal DA output voltage range V1 and V2.
[0033]
In (B), AD conversion is similarly performed between the DA output voltage ranges V3 and V4. However, the DA output voltage range is small, and this is a case where the reflected light amount range of the subject is narrow, for example, document information and barcode information. Suitable for detection.
[0034]
(C) shows a case where the DA output voltage is converted non-linearly. For example, when the DA output voltage is in the vicinity of V5, the voltage range is reduced and increased in the vicinity of V6, whereby AD conversion can be performed by performing γ conversion processing on the sensor output signal. Since the sensor signal is directly digitally converted, there is no increase in quantization error or noise, and high quality image quality can be obtained.
[0035]
(D) is a case where the number of bits of the DA output voltage in (A) is reduced, and can correspond to an application in which document information or AD conversion only requires a low number of bits.
[0036]
FIG. 10 is a circuit diagram showing another embodiment of the solid-state imaging device of the present invention. Although the embodiment described with reference to FIGS. 2 to 4 described above shows an embodiment in which the variable range of the output level of the pixel signal is switched based on the DA output range switching information, this embodiment has a variable comparison reference voltage. The Example which switched the range based on DA output range switching information is shown.
[0037]
As shown in FIG. 10 , the pixel signal from the pixel 40 is compared with the DA output voltage from the DA converter 43 for each column by the comparator 42, and converted into AD data by the AD converter 44. The DA converter 43 receives DA output range switching information (AE information) for switching the range of the ramp-shaped reference voltage. Reference numeral 41 denotes a load which forms a source follower circuit with the transistor of the pixel 40.
[0038]
FIG. 11 is a circuit diagram showing an example of colorization. This embodiment shows a case where it is applied to the embodiment described with reference to FIGS. The variable range of the output level of the pixel signal is switched based on white balance (WB) information.
[0039]
In the pixel 40, R, G, and B color filters are arranged in a mosaic pattern. For each pixel row (... (N + 1) row, n row), a WB information switching signal is input to the DA converter 9 (9-1, 9-2, 9-3) corresponding to each color, and corresponding to each color. By switching the DA output range, the AD conversion range of each color signal is switched. This WB information is based on the WB detection signal of the camera signal processing system 120 in FIG. The AD conversion range of the B signal and the G signal is sequentially switched in the nth row, and the AD conversion range of the G signal and the R signal is sequentially switched in the (n + 1) th row.
[0040]
FIG. 12 shows an embodiment in which the present invention is applied to color sequential output.
[0041]
Similarly to FIG. 11, R, G, B color filters are arranged in a mosaic pattern in the pixel 40. In the nth row, first, the pixel signal of the B signal column is AD-converted by the column switching control pulse Codd and output as AD data. Next, the pixel signal of the G signal column is AD converted by the column switching control pulse Ceven and output as AD data. At this time, the WB information switching signal is input to the DA converter 9 (9-1, 9-2, 9-3) corresponding to each color, and the DA output range is switched corresponding to each color, whereby each color signal. The AD conversion range is switched.
[0042]
In this way, analog / digital circuits can be reduced by performing AD conversion for each arbitrary column. Thus, reducing the circuit scale can improve the circuit characteristics or reduce the chip area.
[0043]
Note that the pixel portion may be provided with one common amplifier for a plurality of photoelectric conversion portions. FIG. 13 is a diagram illustrating an example of a common amplifier pixel. As shown in FIG. 13, a11, a12, a21, and a22 are photodiodes that serve as photoelectric conversion units of the respective pixels, MSF is an amplifying transistor that serves as a common amplifier, and MTX1 to MTX4 share signal charges accumulated in the photodiodes. A transfer transistor for transferring to the input section of the amplifier, MRES is a reset transistor for resetting the input section of the common amplifier, and MSEL is a selection transistor for selecting a common amplifier pixel. The transistors MSF and MSEL constitute a source follower circuit. In such a common amplifier pixel, signals from four photodiodes are output via the common amplifier, and one pixel is constituted by four pixels. One pixel includes a photodiode and a transfer transistor, and includes a part of a common circuit including a common amplifier, a reset transistor, and a selection transistor. A G filter is arranged for the photodiodes a11 and a22, a B filter is arranged for the photodiode a21, and an R filter is arranged for the photodiode a12.
[0044]
【The invention's effect】
As described above, according to the present invention, the AD input voltage range can be set according to the image signal level, so that the performance of the AD conversion means can be fully extracted.
[0045]
In addition, since the analog-digital conversion circuit scale can be reduced, the yield can be improved and the cost can be reduced. By adopting a feedback configuration of the pixel and the AD conversion means, it is possible to achieve a high AD accuracy, and in particular, a design that does not require an analog gain circuit.
[0046]
In addition, the signal processing apparatus can be simplified by sharing the white balance and the γ and KNEE functions.
[Brief description of the drawings]
FIG. 1 is an overall configuration diagram of an embodiment of an imaging apparatus according to the present invention.
2 is a schematic circuit diagram of a pixel unit, a noise removal / analog / digital conversion circuit unit, and a vertical scanning circuit unit of the imaging apparatus of FIG. 1;
FIG. 3 is an equivalent circuit block diagram showing one pixel of a pixel unit and a noise removal / analog / digital conversion circuit unit.
4 is a timing chart for explaining the operation of the circuit of FIG. 3;
5 is a circuit diagram of a configuration example of the DA converter shown in FIGS. 2 and 3. FIG.
FIG. 6 is a diagram showing a method of switching to a plurality of reference voltages (E1, E2, E3) with a switch.
7 is a diagram showing a method of switching the Kikan resistance R f of the amplifier switches the ratio of the resistance value of the ladder and the resistance value R f.
FIG. 8 is a characteristic diagram showing DA output when the DA output range is switched by the method of FIG. 6 or FIG.
FIG. 9 is a circuit diagram showing a case where AE information is used as DA output range switching information in a DA converter.
FIG. 10 is a circuit diagram showing another embodiment of the solid-state imaging device of the present invention.
FIG. 11 is a circuit diagram showing an example of colorization.
FIG. 12 is a circuit diagram showing an embodiment in which the present invention is applied to color sequential output.
FIG. 13 is a circuit diagram illustrating an example of a common amplifier pixel.
FIG. 14 is a characteristic diagram of another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 Optical system 110 Solid-state image sensor 111 Pixel part 112 Vertical scanning circuit part 113 Analog digital signal processing circuit part 114 Horizontal scanning circuit part 115 Timing generator (TG) part 120 Camera signal processing system 121 Camera signal processing circuit part 122 AE (exposure) Information detection circuit unit 123 White balance information detection circuit unit 130 Camera CPU
140 Recording / playback system 150 Display system

Claims (5)

光電変換部と該光電変換部からの光電変換信号が入力部に入力される増幅手段と該増幅手段の入力部をリセットするリセット手段とをそれぞれ有する複数の画素と、
前記入力部がリセット状態にある場合の前記増幅手段の第1出力と前記光電変換信号が前記入力部に入力された状態にある場合の前記増幅手段からの第2出力を出力する手段と、を備えた撮像装置であって、
前記増幅手段の出力と前記第1出力との差分出力を検出するコンパレータを有し、前記コンパレータの出力をカウントするカウンタから出力されるデジタル値を受けてデジタルアナログ変換手段から出力される信号を前記増幅手段の主電極へ出力することにより、前記増幅手段の出力を制御することで、前記コンパレータの入力レベルを前記第1出力と前記第2出力との差分出力から実質ゼロになるまで変化させ、前記コンパレータの入力レベルが変化している間、前記カウンタはカウント動作を行い、カウンタ開始から停止までに変化した前記デジタル値を出力することを特徴とする撮像装置。
A plurality of pixels each having a photoelectric conversion unit, an amplification unit to which a photoelectric conversion signal from the photoelectric conversion unit is input to the input unit, and a reset unit to reset the input unit of the amplification unit;
The first output and the second the output to that hand stage output from said amplifying means when the photoelectric conversion signal is in a state of being input to the input portion of the amplifying means when the input unit is in a reset state And an imaging device comprising:
A comparator for detecting a differential output between the output of the amplifying means and the first output; and a signal output from the digital-analog converting means in response to a digital value output from a counter that counts the output of the comparator By controlling the output of the amplifying means by outputting to the main electrode of the amplifying means, the input level of the comparator is changed from the differential output between the first output and the second output until it becomes substantially zero, While the input level of the comparator is changing, the counter performs a counting operation and outputs the digital value changed from the start to the stop of the counter.
請求項1に記載の撮像装置において、前記デジタルアナログ変換手段のデジタルアナログ出力レンジを、AE情報に基づいて変化させることを特徴とする撮像装置。The imaging apparatus according to claim 1, wherein a digital analog output range of the digital-analog conversion unit is changed based on AE information. 請求項1に記載の撮像装置において、前記デジタルアナログ変換手段のデジタルアナログ出力レンジを、ホワイトバランス情報に基づいて、前記第2出力の色信号ごとに変化させることを特徴とする撮像装置。The imaging apparatus according to claim 1, wherein a digital-analog output range of the digital-analog conversion unit is changed for each color signal of the second output based on white balance information. 請求項1からのいずれか1項に記載の撮像装置において、前記複数の画素から列ごとに前記第1及び第2出力が出力され、
複数の列毎に一組の前記コンパレータと前記カウンタと前記デジタルアナログ変換手段を設けたことを特徴とする撮像装置。
The imaging device according to any one of claims 1 to 3 , wherein the first and second outputs are output for each column from the plurality of pixels.
An image pickup apparatus comprising a set of the comparator, the counter, and the digital-analog converting means for each of a plurality of columns.
請求項に記載の撮像装置において、色信号毎に一組の前記コンパレータと前記カウンタと前記デジタルアナログ変換手段を利用することを特徴とする撮像装置。 5. The imaging apparatus according to claim 4 , wherein one set of the comparator, the counter, and the digital / analog converting means is used for each color signal.
JP2000166307A 2000-02-14 2000-06-02 Imaging device Expired - Fee Related JP3792995B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000166307A JP3792995B2 (en) 2000-06-02 2000-06-02 Imaging device
US09/781,165 US6518910B2 (en) 2000-02-14 2001-02-13 Signal processing apparatus having an analog/digital conversion function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000166307A JP3792995B2 (en) 2000-06-02 2000-06-02 Imaging device

Publications (2)

Publication Number Publication Date
JP2001346106A JP2001346106A (en) 2001-12-14
JP3792995B2 true JP3792995B2 (en) 2006-07-05

Family

ID=18669646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166307A Expired - Fee Related JP3792995B2 (en) 2000-02-14 2000-06-02 Imaging device

Country Status (1)

Country Link
JP (1) JP3792995B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135656A (en) * 2000-10-24 2002-05-10 Canon Inc Solid-state imaging device and imaging system

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046284B2 (en) * 2003-09-30 2006-05-16 Innovative Technology Licensing Llc CMOS imaging system with low fixed pattern noise
JP4449565B2 (en) 2004-05-12 2010-04-14 ソニー株式会社 Semiconductor device for physical quantity distribution detection
JP4366501B2 (en) * 2004-07-08 2009-11-18 国立大学法人静岡大学 Image sensor with digital noise cancellation function
JP2006140576A (en) * 2004-11-10 2006-06-01 Sony Corp Imaging device
JP2006237685A (en) * 2005-02-22 2006-09-07 Olympus Corp Reference voltage circuit, and solid-state imaging apparatus using the reference voltage circuit
JP4720310B2 (en) * 2005-06-17 2011-07-13 ソニー株式会社 Solid-state imaging device, AD conversion method in solid-state imaging device, and imaging device
US7923674B2 (en) 2005-06-29 2011-04-12 National University Corporation NARA Institute of Science and Technology Solid-state image sensor having a voltage applier and signal readout method thereof
JP4682750B2 (en) 2005-08-22 2011-05-11 ソニー株式会社 DA converter
WO2009063659A1 (en) * 2007-11-16 2009-05-22 Fujitsu Microelectronics Limited Imaging device, imaging method and camera module
JP5165520B2 (en) 2008-10-01 2013-03-21 ソニー株式会社 Solid-state imaging device, imaging device, and AD conversion method for solid-state imaging device
JP2010154562A (en) * 2010-03-23 2010-07-08 Sony Corp Ad converter, solid state imaging device, and semiconductor device
JP2012227590A (en) * 2011-04-15 2012-11-15 Canon Inc Solid state imaging element and imaging apparatus
JP5316611B2 (en) * 2011-08-08 2013-10-16 ソニー株式会社 Solid-state imaging device, imaging device, and AD conversion gain adjustment method
JP5956856B2 (en) * 2012-07-05 2016-07-27 キヤノン株式会社 Imaging device and imaging system
JP6548391B2 (en) * 2014-03-31 2019-07-24 キヤノン株式会社 Photoelectric conversion device and imaging system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135656A (en) * 2000-10-24 2002-05-10 Canon Inc Solid-state imaging device and imaging system

Also Published As

Publication number Publication date
JP2001346106A (en) 2001-12-14

Similar Documents

Publication Publication Date Title
US11019293B2 (en) Photoelectric conversion element, image reading device, image forming apparatus, and signal control method
JP4423112B2 (en) Solid-state imaging device and imaging system
US7245321B2 (en) Readout circuit with gain and analog-to-digital conversion for image sensor
US10104326B2 (en) Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
JP3792995B2 (en) Imaging device
JP5347341B2 (en) Solid-state imaging device, imaging device, electronic device, AD conversion device, AD conversion method
US7436343B2 (en) Solid state image pickup apparatus, camera and driving method of solid state image pickup apparatus
JP5893550B2 (en) Imaging apparatus and imaging system
CN102209212B (en) Solid-state image sensing device, method for reading signal of solid-state image sensing device, and image pickup apparatus
US6518910B2 (en) Signal processing apparatus having an analog/digital conversion function
US7623173B2 (en) Solid-state image pickup device having analog-digital converters configured to sum values of multiple pixels in the array and method for driving the same
JP5178458B2 (en) Solid-state imaging device, imaging system, and driving method of solid-state imaging device
JP5106052B2 (en) Solid-state imaging device, imaging system, and solid-state imaging device driving method
US9036052B2 (en) Image pickup apparatus that uses pixels different in sensitivity, method of controlling the same, and storage medium
JP4315032B2 (en) Solid-state imaging device and driving method of solid-state imaging device
KR20080107295A (en) A / D conversion circuit, control method of A / D conversion circuit, solid-state imaging device and imaging device
JP2011229120A (en) Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus
JP7116599B2 (en) Imaging device, semiconductor device and camera
JP3890207B2 (en) Imaging apparatus and imaging system
US7002628B1 (en) Analog to digital converter with internal data storage
JP6091675B2 (en) Imaging apparatus and imaging system
JP4928068B2 (en) Imaging apparatus and imaging system
JP2000050164A (en) Signal processing device and imaging device using the same
JP2011109612A (en) Solid-state imaging device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees