Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3793641B2 - Direct conversion receiver - Google Patents
[go: Go Back, main page]

JP3793641B2 - Direct conversion receiver - Google Patents

Direct conversion receiver Download PDF

Info

Publication number
JP3793641B2
JP3793641B2 JP14318898A JP14318898A JP3793641B2 JP 3793641 B2 JP3793641 B2 JP 3793641B2 JP 14318898 A JP14318898 A JP 14318898A JP 14318898 A JP14318898 A JP 14318898A JP 3793641 B2 JP3793641 B2 JP 3793641B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
offset
signal
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14318898A
Other languages
Japanese (ja)
Other versions
JPH11340863A (en
Inventor
紀佳 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icom Inc
Original Assignee
Icom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icom Inc filed Critical Icom Inc
Priority to JP14318898A priority Critical patent/JP3793641B2/en
Publication of JPH11340863A publication Critical patent/JPH11340863A/en
Application granted granted Critical
Publication of JP3793641B2 publication Critical patent/JP3793641B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Noise Elimination (AREA)
  • Superheterodyne Receivers (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、ダイレクト・コンバージョン方式の受信機における歪防止技術に関するものである。
【0002】
【従来の技術】
ダイレクト・コンバージョン方式の受信機は、例えば、図3に示したように、位相が相互に90度異なる二つの局部発振信号を発生する局部発振器101 と、受信信号に前記二つの局部発振信号をそれぞれ乗算する第1、及び第2の乗算回路102,103 と、これらの第1、第2の乗算回路102,103 の出力の高調波成分を除去する第1、及び第2のローパスフィルタLPF104,105 と、これらのLPF104,105 の出力を加算演算する演算回路106 と、該演算回路106 の出力を復調する復調回路107 とを備えていた。
【0003】
このように構成されたダイレクト・コンバージョン方式の受信機では、図4の(A)に示したような成分S(0),S(1),S(2),S(3),S(4)・・・を含んだ高周波信号がベースバンドに変換されると、図4の(B)に示したように、周波数が0Hzの直流成分に変換された中心周波数成分S(0)’と、他のチャンネルの成分S(2)’,S(3)’,・・・とが含まれている。
【0004】
しかしながら、受信信号付近に妨害波があった場合には歪が発生し、2次歪は妨害波の2倍の周波数の信号と直流成分となり、直流成分はベースバンドに変換された信号に影響を与えることとなり、2次歪による高調波成分Sdis が生成される。
妨害波をsin φとしたとき、この妨害波による2次歪は sin2 φとなり、この2次歪はsin2φ=(1−cos2φ) /2と表されるので、この2次歪には直流成分と妨害波の2倍の周波数の高調波成分(cos2φ)とが含まれているのである。
【0005】
また、例えば、米国特許第4,944,025 号公報に記載されているダイレクト・コンバージョン受信機は、局部発振周波数をオフセット周波数( 例えば100kHz) を加算して、局部発振器から出力させるように構成し、また、第1 、第2 の乗算回路の出力の直流成分を除去するカップリングコンデンサを設けた構成である。
このダイレクト・コンバージョン受信機は、ラジオ放送用のチャンネル間隔が400kHz程度の電波を対象としており、オフセット周波数も、これに合わせて、上述したように100kHzと比較的大きなものである。
【0006】
【発明が解決しようとする課題】
米国特許第4,944,025 号公報に記載されている技術は、チャンネル間隔の比較的広いもの(100kHz程度以上)には確かに有効であるが、チャンネル間隔が非常に狭い分野、例えばアマチュア無線等の分野においては混信の原因を含んでいるという問題があった。
【0007】
そこで、本発明は、通常は、音声で変調する場合の変調周波数(音声周波数)は約300 〜2000Hzの範囲であるため変調周波数以下の周波数成分を除去しても通信に与える影響は少ない、ということに着目して、アマチュア無線の分野のようにチャンネル間隔が狭い場合においても、歪の発生を防止することができるダイレクト・コンバージョン受信機を提供することを目的としてなされたものである。
【0008】
【課題を解決するための手段】
請求項1のダイレクト・コンバージョン方式受信機は、
受信部において受信した受信信号を2つに分岐する分岐手段と、
位相が相互に90度異なる2つの局部発振信号を発生する局部発振器と、
2つの局部発振信号の発振周波数を所定のオフセット周波数だけオフセットさせるオフセット手段と、
オフセットされた2つの局部発振信号を、分岐した2つの受信信号にそれぞれ乗算する第1、及び第2の乗算回路と、
これらの2つの乗算回路から出力される乗算信号から、それぞれ高調波成分及び直流成分を除去する第1、及び第2のフィルタ手段と、
これらの2つのフィルタ手段からそれぞれ出力される信号を互いに加算する加算回路と、
該加算回路から出力される加算信号を復調して復調信号を得る復調回路と
を備えている。
【0009】
請求項2のダイレクト・コンバージョン方式受信機は、
加算回路から出力される加算信号、もしくは、復調信号の中心周波数を検出する検出手段と、
検出された中心周波数に基づいてオフセット手段におけるオフセット周波数を制御する制御手段と
を備えている。
【0010】
【発明の実施の形態】
以下に、本発明にかかるダイレクト・コンバージョン方式受信機を、その実施の形態を示した図面に基づいて詳細に説明する。
【0011】
図1において、
1は、アンテナ、高周波フィルタ、高周波アンプ等を備えた受信部、10は、受信部1から出力される高周波信号Sを2系統に分岐して出力する分岐回路である。
2は局部発振部であり、出力する第1の局部発振周波数fLO1を外部信号cによって制御可能な発振回路21と、前記第1の局部発振周波数fLO1の位相を90度遅らせて第2の局部発振周波数fLO2として出力する移相回路22とから構成されている。
【0012】
31は、前記第1の局部発振周波数fLO1と前記分岐された高周波信号Sとを乗算して信号S11を出力する第1の乗算回路である。
32は、前記第2の局部発振周波数fLO2と前記分岐された高周波信号Sとを乗算して信号S12を出力する第2の乗算回路である。
【0013】
41は、前記第1の乗算回路31から出力される信号S11から直流成分を除去するハイパスフィルタ41Hと、さらに高調波成分を除去するローパスフィルタ41Lとから構成された第1のフィルタ回路であり、直流成分と高調波成分とが除去された信号S21を出力する。
42は、前記第2の乗算回路32から出力される信号S12から直流成分を除去するハイパスフィルタ42Hと、さらに高調波成分を除去するローパスフィルタ42Lとから構成された第2のフィルタ回路であり、直流成分と高調波成分とが除去された信号S22を出力する。
【0014】
5は前記2つの信号S21,S22を加算して加算信号S3を出力する加算回路である。
6は前記加算信号S3を復調して低周波信号S4を出力する復調回路である。
【0015】
7は前記加算信号S3の中心周波数の変動を検出して、その変動に応じた検出信号c1を出力する検出回路である。
8はオフセット周波数制御回路、9はオフセット回路であり、オフセット周波数制御回路8は、オフセット回路9から出力される前記局部発振回路2への外部信号cを、前記検出信号c1に基づいて制御する。
【0016】
上記構成において、
前記受信部1から出力される高周波信号Sには、図2の(A)に示したように、周波数f0の中心周波数成分S(0)を中心として、別チャンネルの成分S(1),S(2),S(3),S(4)・・・が分布した状態となっている。
前記乗算回路31,32 においては、前記高周波信号Sを局部発振周波数fLO1と乗算する。ここで、前記局部発振周波数fLO1はダウンコンバージョン周波数にオフセット周波数が加算された周波数であるので、図2の(B)に示したように、中心周波数成分S(0)の周波数は、0Hzではなくオフセット周波数foff となっている。なお、2次歪による直流成分SDCと高調波成分Sdis が生成され、不要な成分S(2)’,S(3)’・・・が含まれている。
【0017】
そして、カットオフ周波数fc(<foff )のハイパスフィルタ41H,42 Hにて直流成分を除去したとき、直流成分SDCは除去されて歪の原因が少なくなるが、オフセット周波数foff の成分として得られた中心周波数成分S(0)’は除去されない。
【0018】
続いて、高調波成分Sdis は、前記オフセット周波数foff より僅かに高い周波数にカットオフ周波数が設定されたローパスフィルタ41L,42 Lによって除去される。
従って、加算回路5にて、位相が90度ずれた2つの局部発振信号の成分は互いに打ち消されて、周波数変換された信号成分のみが加算回路5から加算信号S3として出力される。
【0019】
この加算信号S3を復調回路6においてFM検波して低周波信号S4を得るのである。
【0020】
なお、前記加算信号S3が分岐入力される検出回路7においては、受信中に中心周波数が変動すると、その変動による周波数の変移に応じた検出信号c1を出力するので、オフセット周波数制御回路8によって制御されているオフセット回路9から出力される外部信号cも追従して変動する。そのため、局部発振回路2から出力される局部発振信号fLO1,fLO2のオフセット周波数foff も変動するので、フィルタ回路41,42 で中心周波数成分まで除去されたり、直流成分が残留したりすることを防止できるのである。加えて、カットオフ周波数として余裕を考えることなくぎりぎりの周波数に設定できるので、隣接する他のチャンネルとの周波数差が少ない場合でも、混信を確実に除去できるのである。
【0021】
なお、フィルタ手段を、ハイパスフィルタとローパスフィルタとから構成することによって、汎用の回路や部品を利用して、低コストで上記効果の得られるダイレクト・コンバージョン方式受信機を提供できる。
【0022】
【発明の効果】
以上のように、請求項1の発明では、
2つの局部発振信号の発振周波数を所定のオフセット周波数だけオフセットさせたので、
2つの乗算回路から出力される乗算信号から、それぞれ高調波成分及び直流成分を除去することにより、高調波成分にかかる歪と、直流成分にかかる歪の両方を低減することが可能になる。
【0023】
また、請求項2では、加算回路から出力される加算信号、もしくは、復調信号の中心周波数を検出して、検出された中心周波数に基づいてオフセット周波数を制御するので、受信信号の周波数が変動しても追従することができ、信号成分が除去されたり、直流成分が残留して歪の原因となることを防止できるとともに、第1のフィルタ手段と第2のフィルタ手段のカットオフ周波数を所望の周波数のぎりぎりに設定できるので、アマチュア無線の分野のようにチャンネル間隔が狭い場合においても、歪の発生を防止することができるのである。
【図面の簡単な説明】
【図1】本発明にかかるダイレクト・コンバージョン方式受信機の実施の形態の構成を示した構成図である。
【図2】前記ダイレクト・コンバージョン方式受信機における各部の信号の周波数分布図である。
【図3】従来例のダイレクト・コンバージョン方式受信機の構成図である。
【図4】従来例のダイレクト・コンバージョン方式受信機の信号の周波数分布図である。
【符号の説明】
2 局部発振部(局部発振器)
31 第1の乗算回路
32 第2の乗算回路
41 第1のフィルタ回路(第1のフィルタ手段)
42 第2のフィルタ回路(第2のフィルタ手段)
41H ハイパスフィルタ
41L ローパスフィルタ
42H ハイパスフィルタ
42L ローパスフィルタ
5 加算回路
6 復調回路
7 検出回路(検出手段)
8 オフセット周波数制御回路(制御手段)
9 オフセット回路(オフセット手段)
10 分岐回路(分岐手段)
[0001]
[Industrial application fields]
The present invention relates to a distortion prevention technique in a direct conversion receiver.
[0002]
[Prior art]
For example, as shown in FIG. 3, the direct conversion type receiver includes a local oscillator 101 that generates two local oscillation signals whose phases are 90 degrees different from each other, and the two local oscillation signals as reception signals. First and second multiplication circuits 102 and 103 for multiplication, first and second low-pass filters LPF 104 and 105 for removing harmonic components of outputs of the first and second multiplication circuits 102 and 103, and An arithmetic circuit 106 for adding and calculating the outputs of the LPFs 104 and 105 and a demodulating circuit 107 for demodulating the output of the arithmetic circuit 106 were provided.
[0003]
In the direct conversion receiver configured as described above, the components S (0), S (1), S (2), S (3), S (4) as shown in FIG. )... Are converted into baseband, as shown in FIG. 4B, a center frequency component S (0) ′ converted into a DC component having a frequency of 0 Hz, Other channel components S (2) ′, S (3) ′,... Are included.
[0004]
However, if there is an interference wave in the vicinity of the received signal, distortion occurs, and the secondary distortion becomes a signal and a DC component having a frequency twice that of the interference wave, and the DC component affects the signal converted to baseband. Therefore, the harmonic component S dis due to the second order distortion is generated.
When the interference wave is sin φ, the secondary distortion due to the interference wave is sin 2 φ, and this secondary distortion is expressed as sin 2 φ = (1−cos2φ) / 2. A DC component and a harmonic component (cos2φ) having a frequency twice that of the interference wave are included.
[0005]
Further, for example, the direct conversion receiver described in U.S. Pat.No. 4,944,025 is configured to add the local oscillation frequency to the offset frequency (for example, 100 kHz) and output from the local oscillator. 1 and 2 have a configuration in which a coupling capacitor for removing the DC component of the output of the second multiplication circuit is provided.
This direct conversion receiver is intended for radio waves having a radio broadcast channel interval of about 400 kHz, and the offset frequency is also relatively large at 100 kHz as described above.
[0006]
[Problems to be solved by the invention]
The technique described in US Pat. No. 4,944,025 is effective for a relatively wide channel interval (about 100 kHz or more), but in a field where the channel interval is very narrow, such as amateur radio. Had the problem of including the cause of interference.
[0007]
Therefore, according to the present invention, the modulation frequency (sound frequency) in the case of modulation with sound is usually in the range of about 300 to 2000 Hz, so even if the frequency component below the modulation frequency is removed, there is little influence on communication. In particular, the present invention has been made for the purpose of providing a direct conversion receiver capable of preventing the occurrence of distortion even when the channel interval is narrow as in the field of amateur radio.
[0008]
[Means for Solving the Problems]
The direct conversion receiver according to claim 1 is:
Branching means for branching the received signal received by the receiving unit into two;
A local oscillator that generates two local oscillation signals that are 90 degrees out of phase with each other;
Offset means for offsetting the oscillation frequencies of the two local oscillation signals by a predetermined offset frequency;
A first multiplication circuit and a second multiplication circuit for multiplying two offset received local oscillation signals by two branched reception signals, respectively;
First and second filter means for removing harmonic components and DC components from the multiplication signals output from these two multiplication circuits, respectively.
An adder circuit for adding signals output from these two filter means to each other;
And a demodulating circuit that demodulates the added signal output from the adding circuit to obtain a demodulated signal.
[0009]
The direct conversion receiver according to claim 2 is:
Detecting means for detecting the center frequency of the addition signal output from the addition circuit or the demodulated signal;
Control means for controlling the offset frequency in the offset means based on the detected center frequency.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a direct conversion system receiver according to the present invention will be described in detail with reference to the drawings showing embodiments thereof.
[0011]
In FIG.
Reference numeral 1 denotes a receiving unit including an antenna, a high-frequency filter, a high-frequency amplifier, and the like. Reference numeral 10 denotes a branch circuit that branches the high-frequency signal S output from the receiving unit 1 into two systems and outputs the two systems.
Reference numeral 2 denotes a local oscillating unit. The first local oscillating frequency f LO 1 to be output can be controlled by an external signal c, and the phase of the first local oscillating frequency f LO 1 is delayed by 90 degrees. And a phase shift circuit 22 that outputs the signal as two local oscillation frequencies f LO 2.
[0012]
Reference numeral 31 denotes a first multiplication circuit that multiplies the first local oscillation frequency f LO 1 by the branched high-frequency signal S and outputs a signal S11.
Reference numeral 32 denotes a second multiplication circuit that multiplies the second local oscillation frequency f LO 2 by the branched high-frequency signal S and outputs a signal S12.
[0013]
41 is a first filter circuit composed of a high-pass filter 41H that removes a DC component from the signal S11 output from the first multiplication circuit 31, and a low-pass filter 41L that further removes a harmonic component; The signal S21 from which the DC component and the harmonic component are removed is output.
42 is a second filter circuit composed of a high-pass filter 42H that removes a DC component from the signal S12 output from the second multiplier circuit 32, and a low-pass filter 42L that removes a harmonic component. The signal S22 from which the DC component and the harmonic component are removed is output.
[0014]
An adder circuit 5 adds the two signals S21 and S22 and outputs an added signal S3.
Reference numeral 6 denotes a demodulation circuit that demodulates the addition signal S3 and outputs a low-frequency signal S4.
[0015]
Reference numeral 7 denotes a detection circuit that detects a change in the center frequency of the addition signal S3 and outputs a detection signal c1 corresponding to the change.
Reference numeral 8 denotes an offset frequency control circuit, and 9 denotes an offset circuit. The offset frequency control circuit 8 controls an external signal c output from the offset circuit 9 to the local oscillation circuit 2 based on the detection signal c1.
[0016]
In the above configuration,
As shown in FIG. 2A, the high-frequency signal S output from the receiving unit 1 includes components S (1), S of other channels centered on the center frequency component S (0) of the frequency f0. (2), S (3), S (4)... Are distributed.
The multiplication circuits 31 and 32 multiply the high frequency signal S by the local oscillation frequency f LO 1. Here, since the local oscillation frequency f LO 1 is a frequency obtained by adding an offset frequency to the down-conversion frequency, the frequency of the center frequency component S (0) is 0 Hz as shown in FIG. Instead, the offset frequency f is off . Note that a DC component S DC and a harmonic component S dis due to secondary distortion are generated, and unnecessary components S (2) ′, S (3) ′... Are included.
[0017]
When the DC component is removed by the high-pass filters 41H and 42H having the cut-off frequency fc (<f off ), the DC component S DC is removed and the cause of distortion is reduced. However, as the component of the offset frequency f off The obtained center frequency component S (0) ′ is not removed.
[0018]
Subsequently, the harmonic component S dis is removed by the low-pass filters 41L and 42L in which the cutoff frequency is set to a frequency slightly higher than the offset frequency f off .
Accordingly, the components of the two local oscillation signals whose phases are shifted by 90 degrees are canceled out by the adder circuit 5, and only the frequency-converted signal component is output from the adder circuit 5 as the add signal S3.
[0019]
This addition signal S3 is FM detected in the demodulation circuit 6 to obtain a low frequency signal S4.
[0020]
In the detection circuit 7 to which the addition signal S3 is branched and input, if the center frequency fluctuates during reception, the detection signal c1 corresponding to the frequency shift due to the fluctuation is output, so that the control is performed by the offset frequency control circuit 8. The external signal c output from the offset circuit 9 that has been changed also follows. For this reason, the offset frequency f off of the local oscillation signals f LO 1 and f LO 2 output from the local oscillation circuit 2 also fluctuates, so that the center frequency component is removed by the filter circuits 41 and 42 or the DC component remains. It can be prevented. In addition, since the cut-off frequency can be set to a marginal frequency without considering a margin, interference can be reliably removed even when the frequency difference with other adjacent channels is small.
[0021]
By configuring the filter means with a high-pass filter and a low-pass filter, it is possible to provide a direct conversion receiver that can obtain the above-mentioned effects at low cost by using general-purpose circuits and components.
[0022]
【The invention's effect】
As described above, in the invention of claim 1,
Since the oscillation frequency of the two local oscillation signals is offset by a predetermined offset frequency,
By removing the harmonic component and the DC component from the multiplication signals output from the two multiplication circuits, it is possible to reduce both the distortion applied to the harmonic component and the distortion applied to the DC component.
[0023]
Further, in claim 2, since the center frequency of the addition signal or demodulated signal output from the addition circuit is detected and the offset frequency is controlled based on the detected center frequency, the frequency of the reception signal varies. Can be tracked, and it is possible to prevent the signal component from being removed or the direct current component from remaining and causing distortion, and the cutoff frequency of the first filter means and the second filter means can be set to a desired value. Since the frequency can be set at the limit, distortion can be prevented even when the channel interval is narrow as in the field of amateur radio.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing the configuration of an embodiment of a direct conversion receiver according to the present invention.
FIG. 2 is a frequency distribution diagram of signals at various parts in the direct conversion receiver.
FIG. 3 is a block diagram of a conventional direct conversion receiver.
FIG. 4 is a frequency distribution diagram of a signal of a conventional direct conversion receiver.
[Explanation of symbols]
2 Local oscillator (local oscillator)
31 First multiplication circuit
32 Second multiplication circuit
41 First filter circuit (first filter means)
42 Second filter circuit (second filter means)
41H high-pass filter
41L low-pass filter
42H high-pass filter
42L Low-pass filter 5 Adder circuit 6 Demodulator circuit 7 Detection circuit (detection means)
8 Offset frequency control circuit (control means)
9 Offset circuit (offset means)
10 Branch circuit (branch means)

Claims (2)

受信部において受信した受信信号を2つに分岐する分岐手段と、
位相が相互に90度異なる2つの局部発振信号を発生する局部発振器と、
2つの局部発振信号の発振周波数を所定のオフセット周波数だけオフセットさせるオフセット手段と、
オフセットされた2つの局部発振信号を、分岐した2つの受信信号にそれぞれ乗算する第1、及び第2の乗算回路と、
これらの2つの乗算回路から出力される乗算信号から、それぞれ高調波成分及び直流成分を除去する第1、及び第2のフィルタ手段と、
これらの2つのフィルタ手段からそれぞれ出力される信号を互いに加算する加算回路と、
該加算回路から出力される加算信号を復調して復調信号を得る復調回路と
を備えていることを特徴とするダイレクト・コンバージョン方式受信機。
Branching means for branching the received signal received by the receiving unit into two;
A local oscillator that generates two local oscillation signals that are 90 degrees out of phase with each other;
Offset means for offsetting the oscillation frequencies of the two local oscillation signals by a predetermined offset frequency;
A first multiplication circuit and a second multiplication circuit for multiplying two offset reception signals by two branched reception signals;
First and second filter means for removing harmonic components and DC components from the multiplication signals output from these two multiplication circuits, respectively;
An adder circuit for adding signals output from these two filter means to each other;
And a demodulating circuit for demodulating the added signal output from the adding circuit to obtain a demodulated signal.
加算回路から出力される加算信号、もしくは、復調信号の中心周波数を検出する検出手段と、
検出された中心周波数に基づいてオフセット手段におけるオフセット周波数を制御する制御手段と
を備えていることを特徴とする請求項1に記載のダイレクト・コンバージョン方式受信機。
Detecting means for detecting the center frequency of the addition signal output from the addition circuit or the demodulated signal;
2. The direct conversion system receiver according to claim 1, further comprising control means for controlling the offset frequency in the offset means based on the detected center frequency.
JP14318898A 1998-05-25 1998-05-25 Direct conversion receiver Expired - Fee Related JP3793641B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14318898A JP3793641B2 (en) 1998-05-25 1998-05-25 Direct conversion receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14318898A JP3793641B2 (en) 1998-05-25 1998-05-25 Direct conversion receiver

Publications (2)

Publication Number Publication Date
JPH11340863A JPH11340863A (en) 1999-12-10
JP3793641B2 true JP3793641B2 (en) 2006-07-05

Family

ID=15332931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14318898A Expired - Fee Related JP3793641B2 (en) 1998-05-25 1998-05-25 Direct conversion receiver

Country Status (1)

Country Link
JP (1) JP3793641B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424474B1 (en) * 2001-10-23 2004-03-24 삼성전자주식회사 Circuit for removing dc-offset in a direct conversion circuit
WO2016121232A1 (en) 2015-01-26 2016-08-04 株式会社Jvcケンウッド Fm receiving device and fm receiving method
WO2016136039A1 (en) * 2015-02-23 2016-09-01 株式会社Jvcケンウッド Fm reception device and fm reception method
JP7776741B2 (en) * 2021-11-30 2025-11-27 アイコム株式会社 Direct conversion radio receiver and control method thereof

Also Published As

Publication number Publication date
JPH11340863A (en) 1999-12-10

Similar Documents

Publication Publication Date Title
JP3545606B2 (en) Receiver
US5483695A (en) Intermediate frequency FM receiver using analog oversampling to increase signal bandwidth
US6678340B1 (en) Apparatus for receiving and processing a radio frequency signal
EP0977351B1 (en) Method and apparatus for radio communication
EP0305603B1 (en) Gain and phase correction in a dual branch receiver
JP3793641B2 (en) Direct conversion receiver
JP3169690B2 (en) Receiver
JPS61273005A (en) Amplitude modulation system receiver
US7043026B1 (en) Method for removing AM neighboring interference and a circuit for the same
JPH09505973A (en) Threshold expansion FM demodulator and receiver including the same
US4658423A (en) FM-stereo receiver
JP3572824B2 (en) Receiving machine
EP1058378B1 (en) Multiplier for multiplying complex signals
JP2765601B2 (en) Demodulation circuit
JP3335411B2 (en) Amplitude modulated adjacent interference detection device by frequency conversion
JP3923354B2 (en) Automatic tracking antenna device
JP4156183B2 (en) Angle demodulation apparatus, angle demodulation method, and recording medium
US6963735B2 (en) Method and arrangement for receiving a frequency modulated signal
JP3268083B2 (en) FM receiver
JP3596973B2 (en) Direct conversion AM receiver
JP2002299960A (en) FM detector and FM receiver
JPS6093862A (en) Delay detector
JP2001168934A (en) Demodulator
JPH09214387A (en) Direct conversion FM receiver
JPS6252496B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees