JP3794766B2 - Solder layer forming method - Google Patents
Solder layer forming method Download PDFInfo
- Publication number
- JP3794766B2 JP3794766B2 JP26190296A JP26190296A JP3794766B2 JP 3794766 B2 JP3794766 B2 JP 3794766B2 JP 26190296 A JP26190296 A JP 26190296A JP 26190296 A JP26190296 A JP 26190296A JP 3794766 B2 JP3794766 B2 JP 3794766B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- thermal conductivity
- substrate
- conductive portion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating processes for reflow soldering
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半田層形成方法に係り、特に、半田ブリッジが形成されず、供給ばらつきが少なく、十分な高さのバンプを形成することができる半田層形成方法に関する。
【0002】
【従来の技術】
電子部品の形成や電子部品の電子機器への搭載には、半田による接続が広く用いられており、半田を供給する方法としては、メッキ法、蒸着法、ソルダペースト印刷法、置換析出型半田供給法等が知られている。
【0003】
その中でも、ソルダペースト印刷法や置換析出型半田供給方法のような、半田粉とフラックスとを含む半田組成物を用いた半田供給方法は、供給工程が簡単であること、及び低コストで実施することができることから、樹脂基板やセラミックス基板等への半田供給に多用されている。
【0004】
ソルダペースト印刷法を用いて素子を基板に実装する場合、まず、半田粉末をフラックス中に分散し、さらに必要な添加物を混入してなるペースト状の半田組成物を、マスクを用いて半田組成物を基板上の接合部である電極パッド上に塗布する。さらに、電極パッド上に供給された半田組成物上に、素子の端子が位置するように素子を配置し、この状態で加熱することにより、半田組成物を溶融させて素子と電極パッドとを接続する。その後、必要に応じて、基板を洗浄して残存したフラックスを除去する。
【0005】
また、置換析出型半田供給法を用いて素子を基板に実装する場合、まず、金属Sn粉末と有機酸鉛塩とを含有する置換析出型半田組成物を、電極パッドが設けられた基板上にベタ塗りする。次に、これを加熱することにより、電極パッド上で置換反応が起こり、その結果、電極パッド上に半田プリコートを形成し、上記と同様にして電極パッドと素子を接続する。
【0006】
この方法は、ベタ塗りにもかかわらず電極パッド上のみに半田を供給することができるので、微細な電極パターン上の実装に適している。
一般に、これらのような方法により、素子の基板への実装が行われているが、近年の電子機器の小型化に伴い、電子部品も小型化され、電極パッドの間隔を狭くすることが求められており、これにより新たな問題が生じている。
【0007】
図2に、従来の半田供給法により生じる不具合の一例を示す。
従来の半田供給方法によると、図2の(a)に示されるように、半田粉25同士が半田組成物層24中で合体して半田ボール26を形成し、さらに合体を繰り返すことにより、粗大半田ボール29を形成する。
【0008】
このような粗大半田ボール29がバンプ28と接触すると、粗大半田ボール29がバンプ28と合体してしまい、隣接するバンプ27まで半田が広がるため、ブリッジが形成されてしまう。例え、半田がバンプ27まで広がらなくとも、図2の(b)に示すように、粗大半田ボールが合体したバンプ28と、合体していないバンプ27との間で、バンプのサイズに大きなばらつきが生じてしまうのである。
【0009】
これを改善するためには、半田粉25の粒径を小さくすれば良いが、その場合、別の問題が生ずる。
図3に、半田粉の粒径を小さくした場合に、従来の半田供給法により生じる不具合の一例を示す。
【0010】
図3の(a)に示すように、粒径の小さな半田粉35を用いることにより、半田粉35同士が半田組成物層34の中で合体しても、粒径が極端に大きな半田ボールは形成されず、粒径の比較的小さな半田ボール36が形成される。この半田ボール36が、バンプ37又は38に合体しても、その粒径が小さいため、ブリッジは形成されず、バンプのサイズの大きなばらつきも生じない。
【0011】
しかし、図3の(b)に示すように、半田粉35や半田ボール36の粒径が小さいためにバンプの成長速度が遅くなり、結果として高さの低いバンプが形成されてしまう。
【0012】
今日の電子部品、例えば、LSI等は、1つの部品に対して多数のリードを有しており、これを基板に実装する場合、リードの長さ等のばらつきのために、一部のリードが電極パッドと接触できないことがある。このようなリードも確実に接続するためには、十分な高さのバンプにより電子部品のリードの長さのばらつきを吸収させて半田付けする必要があるが、上述のようにして得られるバンプでは高さが低いために、リードの長さのばらつきを吸収することができずに、接続不良起こすおそれがある。
【0013】
【発明が解決しようとする課題】
本発明の目的は、バンプ間のブリッジ及びサイズのばらつきがなく、かつ十分な高さのバンプを形成することが可能な半田層形成方法を提供することにある。
【0014】
【課題を解決するための手段】
本発明者らは、半田組成物を所定の温度に加熱する際、半田粉融点への到達時間を短くすることにより半田の析出量が増加し、到達時間を長くすることにより半田供給量のばらつきが低減されることから、半田組成物の融点到達時間を局所的に制御することにより、所望の量の半田をばらつきなく供給することができることを見出した。
【0015】
本発明は、導電部を有する良熱伝導性基板の前記導電部およびその近傍に半田組成物を供給し、これを加熱することにより前記導電部上に半田層としてバンプを形成する方法であって、前記良熱伝導性基板に、前記導電部及び前記良熱伝導性基板より熱伝導率の低い低熱伝導率層を形成する工程と、前記導電部及びその近傍に前記半田組成物を供給する工程と、前記良熱伝導性基板を熱風炉またはホットプレートで加熱し、前記半田組成物を加熱溶融状態にして、前記低熱伝導率層近傍の前記半田組成物の活性度に対して、前記導電部近傍の前記半田組成物の活性度を相対的に高める工程と、前記良熱伝導性基板を冷却する工程と、前記良熱伝導性基板を洗浄する工程と、を含み、前記導電部近傍の前記半田組成物の活性度を相対的に高める工程は、前記良熱伝導性基板の温度が半田の融点に対して+10〜+70℃となり且つ前記導電部と前記低熱伝導率層との温度差が10℃以上となるように行うことを特徴とする半田層形成方法を提供する。
【0016】
本発明で用いられる良熱伝導性基板は、シリコンウエハのような半導体基板、ガラス基板、セラミックス基板、メタルコア基板、高無機物充填樹脂基板等である。導電部に良好に熱を伝達するために、熱伝導率の高いものであることが好ましい。樹脂基板は熱伝導率が低いことから、良好に半田組成物の活性度を制御することができないため、好ましくない。
【0017】
本発明で形成される低熱伝導率層は、導電部に比べて熱伝導率が小さい材料で構成されることが必要である。この差が大きいほど、低熱伝導率層と導電部との間に大きな温度差を形成することができる。この熱伝導率の差は、1W・m-1・K-1以上であることが好ましく、さらに好ましくは10W・m-1・K-1以上である。
【0018】
低熱伝導率層を構成する材料としては、高分子化合物等を用いることができ、ドライフィルム、液体レジスト及び伝着レジスト等を挙げることができる。
低熱伝導率層を構成する材料として絶縁体を用いると、導電部上に、導電部と電子部品のリードを接続するためのバンプを形成した後に、低熱伝導率層の除去を行う必要がないため、工程が簡略化されるので好ましい。低熱伝導率層を構成する絶縁体として、樹脂を用いることが好ましく、特に感光性樹脂を用いると、レ−ザ−等でパタ−ンを露光し現像することにより、容易に導電部間に所望の形状の低熱伝導率層を形成することができる。この低熱伝導率層の厚さは、用いる材料によって異なるが、5μm以上であることが好ましい。
【0019】
また、本発明で形成される低熱伝導率層の大きさ及び形状は、半田供給量に影響を与える。これは、低熱伝導率層を形成することにより、導電部に沿って、低熱伝導率層で囲まれた溝が形成されるため、この溝に対してより効果的に半田粉が供給されるからである。特に、この開口部の形状は、導電部の形状の相似形であることが好ましく、開口部の面積は導電部の面積の約4倍であることが好ましい。
【0020】
本発明では、良熱伝導性基板の加熱に、熱風炉またはホットプレートを用いる。この加熱温度は、用いる半田組成物により異なるが、半田の融点に対して+10〜+70℃である。加熱温度が融点に対して+10℃未満の場合、半田組成物中で半田粉同士の合体回数を増加させることができず、融点に対して+70℃を超える場合は、半田粉同士の合体が過剰に起こるため、半田粉の集合体である粗大な半田ボールが形成されてしまう。
【0021】
本発明を好適に実施するための最高温度保持時間は、半田粉の粒径や良熱伝導性基板の熱容量などにより異なるが、10〜180秒であることが好ましく、60〜120秒であるとさらに好ましい。最高温度保持時間が60秒未満の場合は、半田粉同士の合体が十分に行われないため、大きなサイズのバンプが形成されない。
【0022】
また、本発明を好適に実施するための昇温速度は、40〜400℃/分であることが好ましい。昇温速度が40℃/分未満の場合、半田組成物層内の温度が均一化されてしまい、不適である。
【0023】
また、導電部と低熱伝導率層との間に温度差を生じさせ、それぞれの近傍の半田組成物層で温度差を生じさせるために、良熱伝導性基板の導電部が設けられた面の裏面から加熱することが好ましい。このように加熱すると、半田組成物層が直接加熱されず、導電部又は低熱伝導率層を介して加熱されるため、それらの温度差に対応して、半田組成物層のそれらの近傍の領域にも同様の温度差が良好に形成される。導電部と低熱伝導率層との間に形成する温度差は、10℃以上とする。
【0024】
本発明で用いられる半田組成物は、ソルダペースト又は半田析出用組成物等である。ソルダペーストとしては、半田粉末、フラックス及び添加物等を含むペースト状の混合物が用いられる。また、半田析出用組成物としては、Sn粉末や半田粉末等の金属粉末、有機酸塩、フラックス、及び添加物等を含むペースト状の混合物が用いられる。
【0025】
半田粉末には、SnとPbとの合金粉、Sn、In及びPbの合金粉、SnとAgの合金粉等や、それらの混合物が用いられる。半田粉末の粒径は、2〜70μmの範囲であることが好ましく、金属Sn粉末の粒径は、5〜50μmであることが好ましい。
【0026】
本発明の半田組成物の塗布は、スクリーン印刷等により行われる。
本発明の半田組成物の塗布は、所定領域に設けられている導電部群に対して、一体的に半田を供給するものである。すなわち、良熱伝導性基板上に設けられた全ての導電部に、または、良熱伝導性基板上にブロック状に導電部が設けられている場合等は、そのブロックごとに、半田を一体的に供給する。
【0027】
また、本発明の良熱伝導性基板の冷却は、空冷等により行われる。
以下、本発明の半田層形成方法について、さらに詳しく説明する。
本発明の半田層形成方法は、良熱伝導性基板の導電部が形成されていない部分の少なくとも一部を、導電部よりも熱伝導率の低い低熱伝導率層で覆い、良熱伝導性基板を加熱することを特徴としている。
【0028】
このように良熱伝導性基板を加熱すると、導電部に比べて低熱伝導率層の方が熱伝導率が低いため、温度の上昇速度が遅く、導電部と低熱伝導率層との間に温度差が生じる。この温度差により、導電部の近傍の半田組成物と低熱伝導率層の近傍の半田組成物との間に温度差が形成される。高温の、すなわち、導電部の近傍の半田組成物中では、半田粉の活性度が高くなり半田粉同士の合体回数が増加し、大きなサイズのバンプを形成する。一方、低温の、すなわち、低熱伝導率層の近傍の半田組成物中では、半田融点に到達する時間まで活性度は低いままであり、半田粉同士の合体回数は少なく、粒径の大きな半田ボールは形成されない。
【0029】
以上のように、低熱伝導率層の近傍で形成される半田ボールは粒径が小さいため、例え、半田ボールがバンプと接触合体しても、バンプ間にブリッジが形成されることはなく、バンプ間のサイズのばらつきも生じない。さらに、選択的に導電部の近傍の半田組成物の半田融点到達時間を短くすることにより、十分な大きさのバンプを形成することができる。
【0030】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
図1は、本発明の一実施形態に係る半田層形成方法を示す工程図である。
まず、導電部である電極パッド12が形成された良熱伝導性基板11に、感光性樹脂を塗布する。これに、レーザービーム描画装置を用いて、隣接する電極パッド12の間隙を描画し、現像することにより、低熱伝導率層13を形成する。
【0031】
次に、図1の(a)に示すように、電極パッド12及び低熱伝導率層13が設けられた良熱伝導性基板11に、半田粉15とフラックスとを含む半田組成物をスクリーン印刷法により塗布して、半田組成物層14を形成する。
【0032】
良熱伝導性基板11の半田組成物層14が形成された面の反対側から、ホットプレートにより良熱伝導性基板11を加熱して、電極パッド12と低熱伝導層13との間に温度差を形成する。これにより、電極パッド12の近傍の半田組成物層14と、低熱伝導率層13の近傍の半田組成物層14との間に温度差が形成され、低熱伝導率層13の近傍の半田粉15に比べて、電極パッド12の近傍の半田粉15の活性度が高くなる。
【0033】
その結果、図1の(b)、(c)に示されるように、電極パッド12の近傍の半田粉15同士の合体回数が増加し、電極パッド12上に大きなサイズのバンプ17、18が形成される。それに対し、低熱伝導率層13の近傍の半田粉は、合体回数が少ないままであるので、半田ボール16のサイズは大きくはならない。
【0034】
このように、バンプ17、18のサイズが大きく、半田ボール16のサイズが小さいので、半田ボール16がバンプ17又は18と合体しても、バンプ17とバンプ18との間のサイズの違いはほとんど生じない。
【0035】
以上のようにして、バンプ17、18を形成した後、空冷し、洗浄することにより、図1の(d)に示される構造を得る。
以下、本発明の効果を明確にするために、実施例について説明する。
【0036】
(実施例1)
熱伝導率が約160W・m-1・K-1のCr−Ni−Au電極パッド12が形成されたシリコンウエハに、熱伝導率が約0.2W・m-1・K-1の感光性樹脂を塗布した。これに、レーザービーム描画装置を用いて、隣接する電極パッドの間隙を描画し、現像することにより、膜厚20μmの低熱伝導率層を形成した。
【0037】
次に、粒径20μmの金属Sn粉末を50重量%、有機酸鉛塩を20重量%、フラックスを30重量%含む半田析出用組成物を調製した。
この半田析出用組成物を、上記ウエハにスクリーン印刷法によりベタ塗りして、半田組成物層を形成し、これを、基板の半田組成物層が形成された面の反対側から、ホットプレートにより、220℃で60秒間加熱した。
【0038】
これを空冷した後、洗浄して不要な半田組成物を除去することにより、ウエハへの半田供給を行った。
以上のようにして半田が供給されたウエハを検査したところ、ブリッジは検出されず、バンプのサイズは十分に大きく、また、バンプのサイズに目立ったばらつきは見出されなかった。
【0039】
また、このようにして得られた基板に、Sn5%−Pb95%の半田バンプを有するフリップラップを実装したところ、接続不良は発生しなかった。
(実施例2)
良熱伝導性基板にガラス基板を用いたこと以外は、実施例1と同様にして半田供給を行った。
【0040】
これを検査した結果、ブリッジは検出されず、バンプのサイズは十分に大きく、また、バンプのサイズに目立ったばらつきは見出されなかった。
また、このようにして得られた基板に、ワイヤボンディングによりAu突起を設けてAl電極に固着したダイを実装したところ、接続不良は発生しなかった。
【0041】
(実施例3)
良熱伝導性基板にセラミックス基板を用いたこと以外は、実施例1と同様にして半田供給を行った。
【0042】
その結果、ブリッジは検出されず、バンプのサイズは十分に大きく、また、バンプのサイズに目立ったばらつきは見出されなかった。
また、このようにして得られた基板に、ワイヤボンディングによりAu突起を設けてAl電極に固着したダイを実装したところ、接続不良は発生しなかった。
【0043】
なお、上記実施例におけるベタ塗りとは、所定領域に設けられた導電部(電極パッド)群及びその近傍に対して半田組成物を一体的に供給する塗り方をいう。この場合、図4(a)に示すように、複数の電極パッド41を含む電極パッド群Aと電極パッド群Bとに対して別々に半田組成物42を供給しても良く、図4(b)に示すように、複数の電極パッド41を含む電極パッド群及びその近傍に対して一体に半田組成物42を供給しても良い。
【0044】
【発明の効果】
以上示したように、本発明では、導電部が設けられた良熱伝導性基板面の、導電部が形成されていない部分の少なくとも一部を、導電部よりも熱伝導率の低い低熱伝導率層で覆い、良熱伝導性基板を加熱することにより、導電部及び低熱伝導率層に接して設けられた半田組成物層内に温度勾配が形成されて、半田組成物内の半田粉の活性度が制御される。これにより、導電部に接した半田組成物中の半田粉同士の合体回数が大幅に増加するため、大きなサイズのバンプが形成され、他方で、低熱伝導率層に接した半田組成物中の半田粉同士の合体回数は減少するため、大きなサイズの半田ボールが形成されるのが防がれる。したがって、バンプ間のブリッジ及びサイズのばらつきがなく、かつ十分な高さのバンプを形成することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る半田層形成方法を示す工程図。
【図2】 従来の半田供給法により生じる不具合の一例を示す断面図。
【図3】 半田粉の粒径を小さくした場合に、従来の半田供給法により生じる不具合の一例を示す断面図。
【図4】 本発明の実施例に係る半田組成物の供給方法を示す概略図。
【符号の説明】
11…良熱伝導性基板、12…電極パッド、13…低熱伝導率層、14…半田組成物層、15…半田粉、16…半田ボール、17…バンプ、18…バンプ、21…基板、22…電極パッド、24…半田組成物層、25…半田粉、26…半田ボール、27…バンプ、28…バンプ、29…粗大半田ボール、31…基板、32…電極パッド、34…半田組成物層、35…半田粉、36…半田ボール、37…バンプ、38…バンプ、41…電極パッド、42…半田組成物。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solder layer forming method, and more particularly to a solder layer forming method in which a solder bridge is not formed, supply variation is small, and a bump having a sufficiently high height can be formed .
[0002]
[Prior art]
Solder connection is widely used for the formation of electronic components and mounting of electronic components on electronic devices. The methods for supplying solder include plating, vapor deposition, solder paste printing, and replacement deposition solder supply. Laws are known.
[0003]
Among them, a solder supply method using a solder composition containing a solder powder and a flux, such as a solder paste printing method and a displacement precipitation type solder supply method, is implemented with a simple supply process and at a low cost. Therefore, it is frequently used for supplying solder to resin substrates, ceramic substrates, and the like.
[0004]
When mounting an element on a substrate using the solder paste printing method, first, paste the solder powder into the flux and mix the necessary additives into a solder composition using a mask. An object is applied on an electrode pad which is a joint on the substrate. Furthermore, the element is arranged on the solder composition supplied on the electrode pad so that the terminal of the element is positioned, and heating is performed in this state, thereby melting the solder composition and connecting the element and the electrode pad. To do. Thereafter, if necessary, the substrate is washed to remove the remaining flux.
[0005]
In addition, when a device is mounted on a substrate using a substitution deposition type solder supply method, first, a substitution deposition type solder composition containing a metal Sn powder and an organic acid lead salt is applied onto a substrate provided with an electrode pad. Apply a solid color. Next, by heating this, a substitution reaction occurs on the electrode pad. As a result, a solder precoat is formed on the electrode pad, and the electrode pad and the element are connected in the same manner as described above.
[0006]
This method is suitable for mounting on a fine electrode pattern because solder can be supplied only to the electrode pad regardless of solid coating.
In general, elements are mounted on a substrate by such methods, but with the recent miniaturization of electronic devices, electronic components have also been miniaturized, and it is required to reduce the distance between electrode pads. This creates new problems.
[0007]
FIG. 2 shows an example of a problem caused by a conventional solder supply method.
According to the conventional solder supply method, as shown in FIG. 2 (a), the
[0008]
When such a
[0009]
In order to improve this, the particle size of the
FIG. 3 shows an example of a problem caused by the conventional solder supply method when the particle size of the solder powder is reduced.
[0010]
As shown in FIG. 3A, by using the
[0011]
However, as shown in FIG. 3B, since the particle size of the
[0012]
Today's electronic components, such as LSIs, have a large number of leads for one component, and when these are mounted on a substrate, some leads may not be possible due to variations in lead length and the like. The electrode pad may not be contacted. In order to securely connect such leads, it is necessary to absorb the variation in the length of the lead of the electronic component with a sufficiently high bump, and in the case of the bump obtained as described above, Since the height is low, variations in lead length cannot be absorbed, and connection failure may occur.
[0013]
[Problems to be solved by the invention]
An object of the present invention is to provide a solder layer forming method capable of forming a bump having a sufficient height without a variation in bridge and size between the bumps.
[0014]
[Means for Solving the Problems]
When heating the solder composition to a predetermined temperature, the inventors increase the amount of solder deposited by shortening the time to reach the melting point of the solder powder, and vary the amount of solder supply by increasing the time to reach the solder composition. There from being reduced, by locally controlled between the time the melting point reaches the solder composition was found that it is possible to supply without variation solder desired amount.
[0015]
The present invention is a method of forming a bump as a solder layer on the conductive portion by supplying a solder composition to the conductive portion of the good thermal conductive substrate having the conductive portion and the vicinity thereof and heating the composition. Forming a low thermal conductivity layer having a lower thermal conductivity than the conductive portion and the good thermal conductive substrate on the good thermal conductive substrate, and supplying the solder composition to the conductive portion and the vicinity thereof. And heating the good thermal conductive substrate with a hot air oven or a hot plate to bring the solder composition into a heated and melted state, and with respect to the activity of the solder composition in the vicinity of the low thermal conductivity layer, the conductive part a step of relatively increasing the activity of said solder composition in the vicinity, the good heat the steps of the conductive substrate is cooled, the good heat viewed including the steps, the washing the conductive substrate, the conductive portion in the vicinity Relatively increasing the activity of the solder composition Degree is a characterized in that the said good thermal conductivity temperature of the substrate is + 10 relative to the melting point of the solder + 70 ℃ next and the conductive portion so that the temperature difference between the low thermal conductivity layer is 10 ° C. or higher A method for forming a solder layer is provided.
[0016]
The good heat conductive substrate used in the present invention is a semiconductor substrate such as a silicon wafer, a glass substrate, a ceramic substrate, a metal core substrate, a highly inorganic material-filled resin substrate, or the like. In order to transfer heat to the conductive part satisfactorily, it is preferable to have a high thermal conductivity. Since the resin substrate has a low thermal conductivity, it is not preferable because the activity of the solder composition cannot be controlled well.
[0017]
The low thermal conductivity layer formed in the present invention needs to be made of a material having a lower thermal conductivity than the conductive portion. The larger this difference is, the larger the temperature difference can be formed between the low thermal conductivity layer and the conductive part. The difference in thermal conductivity is preferably 1 W · m −1 · K −1 or more, and more preferably 10 W · m −1 · K −1 or more.
[0018]
As a material constituting the low thermal conductivity layer, a polymer compound or the like can be used, and examples thereof include a dry film, a liquid resist, and a deposition resist.
When an insulator is used as a material constituting the low thermal conductivity layer, it is not necessary to remove the low thermal conductivity layer after forming bumps on the conductive portion for connecting the conductive portion and the lead of the electronic component. This is preferable because the process is simplified. It is preferable to use a resin as the insulator constituting the low thermal conductivity layer. In particular, when a photosensitive resin is used, the pattern is exposed and developed with a laser or the like so that it can be easily formed between the conductive parts. A low thermal conductivity layer of the shape can be formed. The thickness of the low thermal conductivity layer varies depending on the material used, but is preferably 5 μm or more.
[0019]
Further, the size and shape of the low thermal conductivity layer formed in the present invention affects the amount of solder supplied. This is because by forming the low thermal conductivity layer, a groove surrounded by the low thermal conductivity layer is formed along the conductive portion, so that the solder powder is more effectively supplied to the groove. It is. In particular, the shape of the opening is preferably similar to the shape of the conductive portion, and the area of the opening is preferably about four times the area of the conductive portion.
[0020]
In the present invention, a hot stove or a hot plate is used for heating the heat conductive substrate. The heating temperature is +10 to + 70 ° C. with respect to the melting point of the solder, although it varies depending on the solder composition used. When the heating temperature is less than + 10 ° C. with respect to the melting point, the number of coalescence of solder powders cannot be increased in the solder composition, and when the heating temperature exceeds + 70 ° C. with respect to the melting point, the coalescence of solder powders is excessive. Therefore, a coarse solder ball, which is an aggregate of solder powder, is formed.
[0021]
The maximum temperature holding time for suitably carrying out the present invention varies depending on the particle size of the solder powder, the heat capacity of the good heat conductive substrate, etc., but is preferably 10 to 180 seconds, and 60 to 120 seconds. Further preferred. When the maximum temperature holding time is less than 60 seconds, since the solder powders are not sufficiently combined, a bump having a large size is not formed.
[0022]
Moreover, it is preferable that the temperature increase rate for implementing this invention suitably is 40-400 degreeC / min. When the rate of temperature increase is less than 40 ° C./min, the temperature in the solder composition layer becomes uniform, which is inappropriate.
[0023]
In addition, in order to cause a temperature difference between the conductive portion and the low thermal conductivity layer and to cause a temperature difference between the solder composition layers in the vicinity of each of the conductive portions of the good heat conductive substrate, It is preferable to heat from the back side. When heated in this way, the solder composition layer is not directly heated, but is heated through the conductive portion or the low thermal conductivity layer, so that the region near the solder composition layer corresponds to the temperature difference between them. A similar temperature difference is formed well. Temperature difference to be formed between the conductive portion and the low thermal conductivity layer, and 10 ° C. or higher.
[0024]
The solder composition used in the present invention is a solder paste or a solder deposition composition. As the solder paste, a paste-like mixture containing solder powder, flux and additives is used. In addition, as the solder deposition composition, a paste-like mixture containing a metal powder such as Sn powder or solder powder, an organic acid salt, a flux, and an additive is used.
[0025]
As the solder powder, an alloy powder of Sn and Pb, an alloy powder of Sn, In and Pb, an alloy powder of Sn and Ag, or a mixture thereof is used. The particle size of the solder powder is preferably in the range of 2 to 70 μm, and the particle size of the metal Sn powder is preferably 5 to 50 μm.
[0026]
The solder composition of the present invention is applied by screen printing or the like.
The application of the solder composition of the present invention is to supply solder integrally to a conductive portion group provided in a predetermined region. In other words, if all conductive parts provided on a good heat conductive substrate or conductive parts are provided in a block shape on a good heat conductive substrate, solder is integrated into each block. To supply.
[0027]
In addition, the good heat conductive substrate of the present invention is cooled by air cooling or the like.
Hereinafter, the solder layer forming method of the present invention will be described in more detail.
According to the solder layer forming method of the present invention, at least a part of a portion of the good thermal conductive substrate where the conductive portion is not formed is covered with a low thermal conductivity layer having a lower thermal conductivity than the conductive portion. It is characterized by heating.
[0028]
When the heat conductive substrate is heated in this manner, the low thermal conductivity layer has a lower thermal conductivity than the conductive part, so the rate of temperature rise is slow, and the temperature between the conductive part and the low thermal conductivity layer is low. There is a difference. Due to this temperature difference, a temperature difference is formed between the solder composition near the conductive portion and the solder composition near the low thermal conductivity layer. In the solder composition at a high temperature, that is, in the vicinity of the conductive portion, the activity of the solder powder is increased, and the number of coalescing of the solder powder is increased, thereby forming a large size bump. On the other hand, in the solder composition at a low temperature, that is, in the vicinity of the low thermal conductivity layer, the activity remains low until the time to reach the solder melting point, the number of coalescing of the solder powders is small, and the solder balls having a large particle size Is not formed.
[0029]
As described above, since the solder ball formed in the vicinity of the low thermal conductivity layer has a small particle size, even if the solder ball is brought into contact with the bump, no bridge is formed between the bumps. There is no variation in size. Furthermore, a sufficiently large bump can be formed by selectively reducing the solder melting point arrival time of the solder composition in the vicinity of the conductive portion.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a process diagram showing a solder layer forming method according to an embodiment of the present invention.
First, a photosensitive resin is applied to the good thermal
[0031]
Next, as shown in FIG. 1A, a solder composition containing a
[0032]
The heat
[0033]
As a result, as shown in FIGS. 1B and 1C, the number of coalescing of the solder powders 15 in the vicinity of the
[0034]
Thus, since the size of the
[0035]
After the
Hereinafter, examples will be described in order to clarify the effects of the present invention.
[0036]
Example 1
Photosensitivity having a thermal conductivity of about 0.2 W · m −1 · K −1 on a silicon wafer on which a Cr—Ni—
[0037]
Next, a solder deposition composition containing 50 wt% metal Sn powder having a particle size of 20 μm, 20 wt% organic acid lead salt, and 30 wt% flux was prepared.
The solder deposition composition is solidly applied to the wafer by a screen printing method to form a solder composition layer, and this is applied by a hot plate from the opposite side of the surface on which the solder composition layer is formed. And heated at 220 ° C. for 60 seconds.
[0038]
This was air-cooled and then washed to remove unnecessary solder composition, thereby supplying the wafer with solder.
When the wafer supplied with solder was inspected as described above, no bridge was detected, the bump size was sufficiently large, and no conspicuous variation was found in the bump size.
[0039]
Further, when a flip lap having Sn5% -Pb95% solder bumps was mounted on the substrate thus obtained, no connection failure occurred.
(Example 2)
Solder was supplied in the same manner as in Example 1 except that a glass substrate was used as the good heat conductive substrate.
[0040]
As a result of inspection, no bridge was detected, the bump size was sufficiently large, and no noticeable variation was found in the bump size.
Further, when a die obtained by providing Au protrusions by wire bonding and fixed to an Al electrode was mounted on the substrate thus obtained, no connection failure occurred.
[0041]
Example 3
Solder was supplied in the same manner as in Example 1 except that a ceramic substrate was used as the good heat conductive substrate.
[0042]
As a result, no bridge was detected, the bump size was sufficiently large, and no noticeable variation was found in the bump size.
Further, when a die obtained by providing Au protrusions by wire bonding and fixed to an Al electrode was mounted on the substrate thus obtained, no connection failure occurred.
[0043]
The solid coating in the above-described embodiments refers to a coating method in which a solder composition is integrally supplied to a conductive portion (electrode pad) group provided in a predetermined region and the vicinity thereof. In this case, as shown in FIG. 4A, the
[0044]
【The invention's effect】
As described above, in the present invention, at least part of the portion of the good thermal conductive substrate surface provided with the conductive portion where the conductive portion is not formed has a low thermal conductivity lower than that of the conductive portion. By covering the layer and heating the heat conductive substrate, a temperature gradient is formed in the solder composition layer provided in contact with the conductive portion and the low thermal conductivity layer, and the activity of the solder powder in the solder composition The degree is controlled. As a result, the number of coalescing of the solder powders in the solder composition in contact with the conductive portion is greatly increased, so that a bump of a large size is formed, and on the other hand, the solder in the solder composition in contact with the low thermal conductivity layer Since the number of coalescing of the powders is reduced, the formation of a large size solder ball is prevented. Therefore, there is no variation in bridge and size between the bumps, and a bump having a sufficient height can be formed.
[Brief description of the drawings]
FIG. 1 is a process diagram showing a solder layer forming method according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing an example of a defect caused by a conventional solder supply method.
FIG. 3 is a cross-sectional view showing an example of a problem caused by a conventional solder supply method when the particle size of solder powder is reduced.
FIG. 4 is a schematic view showing a method for supplying a solder composition according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
前記良熱伝導性基板に、前記導電部及び前記良熱伝導性基板より熱伝導率の低い低熱伝導率層を形成する工程と、
前記導電部及びその近傍に前記半田組成物を供給する工程と、
前記良熱伝導性基板を熱風炉またはホットプレートで加熱し、前記半田組成物を加熱溶融状態にして、前記低熱伝導率層近傍の前記半田組成物の活性度に対して、前記導電部近傍の前記半田組成物の活性度を相対的に高める工程と、
前記良熱伝導性基板を冷却する工程と、
前記良熱伝導性基板を洗浄する工程と、
を含み、前記導電部近傍の前記半田組成物の活性度を相対的に高める工程は、前記良熱伝導性基板の温度が半田の融点に対して+10〜+70℃となり且つ前記導電部と前記低熱伝導率層との温度差が10℃以上となるように行うことを特徴とする半田層形成方法。A method of forming a bump as a solder layer on the conductive portion by supplying a solder composition to the conductive portion of the good thermal conductive substrate having a conductive portion and the vicinity thereof, and heating the composition.
Forming a low thermal conductivity layer having a lower thermal conductivity than the conductive portion and the good thermal conductivity substrate on the good thermal conductivity substrate; and
Supplying the solder composition to the conductive portion and the vicinity thereof;
The good heat conductive substrate is heated in a hot air oven or a hot plate, the solder composition is heated and melted, and the activity of the solder composition in the vicinity of the low thermal conductivity layer is set near the conductive portion. Relatively increasing the activity of the solder composition;
Cooling the good thermal conductive substrate;
Cleaning the good thermal conductive substrate;
Only including the step of relatively increasing the activity of the conductive portion and the solder composition in the vicinity, the said good thermal conductivity temperature of the substrate is + 10 relative to the melting point of the solder + 70 ℃ next and the conductive portion A method for forming a solder layer, wherein the temperature difference from the low thermal conductivity layer is 10 ° C. or more .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26190296A JP3794766B2 (en) | 1996-10-02 | 1996-10-02 | Solder layer forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26190296A JP3794766B2 (en) | 1996-10-02 | 1996-10-02 | Solder layer forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107415A JPH10107415A (en) | 1998-04-24 |
| JP3794766B2 true JP3794766B2 (en) | 2006-07-12 |
Family
ID=17368349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26190296A Expired - Lifetime JP3794766B2 (en) | 1996-10-02 | 1996-10-02 | Solder layer forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794766B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101940237B1 (en) * | 2012-06-14 | 2019-01-18 | 한국전자통신연구원 | Method for Manufacturing Solder on Pad on Fine Pitch PCB Substrate and Flip Chip Bonding Method of Semiconductor Using The Same |
-
1996
- 1996-10-02 JP JP26190296A patent/JP3794766B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107415A (en) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588027B2 (en) | Method of bonding IC chip to substrate | |
| US6930388B2 (en) | Semiconductor device and method for manufacturing the same and semiconductor device-mounted structure | |
| JP3063161B2 (en) | Method of forming solder bump interconnects for solder plated circuit traces | |
| US6454159B1 (en) | Method for forming electrical connecting structure | |
| JP2000031204A (en) | Semiconductor package manufacturing method | |
| JPH04262890A (en) | Flux agent and adhesive containing metal particle | |
| JP2000114301A (en) | Solder bump forming method and solder bump mounting method | |
| US5842626A (en) | Method for coupling surface mounted capacitors to semiconductor packages | |
| KR20010070289A (en) | Method for mounting semiconductor device and structure thereof | |
| CN100501955C (en) | Solder composition and method of bump formation therewith | |
| US7279409B2 (en) | Method for forming multi-layer bumps on a substrate | |
| US5833128A (en) | Flux-free contacting of components | |
| JP3794766B2 (en) | Solder layer forming method | |
| JP3232872B2 (en) | Solder bump formation method | |
| JPH09246319A (en) | Flip chip mounting method | |
| JPH09321425A (en) | How to mount chip electronic components | |
| JP3893100B2 (en) | Electronic component mounting method on wiring board | |
| JPH08236921A (en) | Electronic component soldering method | |
| JP2762958B2 (en) | Method of forming bump | |
| JP2000195888A5 (en) | ||
| JPH0410694A (en) | Solder coating method of printed wiring board | |
| JPH11135674A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001308126A (en) | Method for manufacturing solder terminals | |
| JPH10107079A (en) | Semiconductor device | |
| JPH10107414A (en) | Solder supply method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |