JP3795693B2

JP3795693B2 - Image data processing device

Info

Publication number: JP3795693B2
Application number: JP03629699A
Authority: JP
Inventors: 政和大下
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-02-15
Filing date: 1999-02-15
Publication date: 2006-07-12
Anticipated expiration: 2019-02-15
Also published as: JP2000236446A

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタ等の光プリンタ、デジタル複写機、普通紙ファクシミリなどのビットマップ状に展開して画像を形成する画像形成装置並びにその形成した画像を画像表示する装置に利用され、特にオリジナルの画質（粗密）の状況に応じて輪郭線のジャギーを補正する画像データ処理装置に関する。
【０００２】
【従来の技術】
従来、レーザプリンタやデジタル複写機などの画像形成装置において、ビットマップ状に展開された画像データに対し、その輪郭線のジャギーを補正して画質の向上を図ることが行われている。たとえば特開平５−２０７２８２号公報に開示されている『画像データ処理方法及びその装置』では、画像補正による画質向上のために、あらかじめメモリに記憶させておくことが必要なデータを極力低減し、画像データのうちの補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を、マイクロプロセッサ等による簡単な判定および演算によって極めて短時間に行えるようにしている。
【０００３】
すなわち、上記公報の画像データ処理方法は、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識し、所要の各ドットに対して認識した線分形状の特徴を複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要と判別したドットに対して上記コード情報に応じた補正を行っている。これにより、あらかじめ補正が必要な全ての特徴パターンをテンプレートとして作成し、記憶させておく必要がなくなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を、上記コード情報を用いて簡単に短時間で実現している。
【０００４】
ただし、各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報は、たとえば１２ビットの構成であった場合に、最大４０９６通り（１２ビットで表現可能なパターン数）の異なったパターン表現が可能であるが、実際に補正対象として必要なパターン数は各ビットの組み合わせにより上記数値より少ない場合がある。また、ビットマップ状に展開された画像データのパターンが水平線もしくは垂直線に対して線対称となるパターン（たとえば、傾きが同じ右上がりの線分と右下がりの線分）については、補正データに関しても共通のデータの使用が可能である場合がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記に示されるような従来の技術にあっては、あらかじめ補正が必要な全ての特徴パターンをテンプレートとして作成し、記憶させておく必要がなくなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を、上記コード情報を用いて簡単に短時間で実現できるものの、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分として補正が必要であると判別されたドットに対しての補正データのメモリに対する格納は、メモリ数に対して冗長な数であるため、実際の使用効率および回路構成において改善すべき余地があった。また、輪郭線のジャギー補正対象となる画像（画質の状態）によっては、より正確なパターン認識結果による正確なジャギー補正データによる補正を行う必要がなく、補正データのメモリに格納されている数を最小限に抑制した仕様での認識パターンの共通化を図ったパターン認識によるジャギー補正での画像で満足できる場合もある。
【０００６】
すなわち、輪郭線のジャギー補正対象となる画像が、ファクシミリ画像や拡大変倍されてジャギーが強調される画像などの傾斜線部分にジャギーが顕著となる画像に対しては有効であるが、他方、高解像度の画像で形成され、すでに精密な画像である場合には、補正が不要である。このため、画質に適したジャギー補正を効率的に行う必要があり、かつジャギー補正に必要な補正データの書き換え時間の低減を図る必要があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、オリジナルの画像データがファクシリ受信画像や原画を拡大した画像のように粗い画質である場合、ユーザの手を煩わせることなく、より精緻に輪郭線のジャギーを補正して高画質の出力を実現することを第１の目的とする。
【０００８】
また、ある一定解像度以上の細かい画素で形成された画像の場合に、輪郭線のジャギー補正に必要なあらかじめ記憶されている補正データの数を最小限に抑制することにより、ジャギー補正に必要な補正データの書き換え時間の低減を実現することを第２の目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る画像データ処理装置にあっては、ビットマップ状に展開された画像データの注目画素を中心する所定領域の各画素のデータを抽出するためのウインドウと、前記ウインドウを介して抽出される画像データによってその画像データの黒画素領域の白画素領域との境界部分の線分形状を認識し、前記注目画像に対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくとも前記コード情報の一部を利用し、補正が必要と判別された画素に対して前記コード情報をアドレスとしてあらかじめ記憶されている補正データを読み出し出力するメモリブロックと、前記各画素に対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であるかを示すビットを有効もしくは無効とする切り替えを行う傾斜ビット切替手段と、を備え、前記傾斜ビット切替手段は、前記ビットマップ状に展開された画像データがファクシミリによる受信画像である場合に、各画素に対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であるかを示すビットを有効とするものである。
【００１０】
また、請求項２に係る画像データ処理装置にあっては、前記傾斜ビット切替手段は、前記ビットマップ状に展開された画像データが、ある一定解像度以上で形成された画像である場合に、各画素に対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であるかを示すビットを無効とするものである。
【００１１】
また、請求項３に係る画像データ処理装置にあっては、前記傾斜ビット切替手段は、前記ビットマップ状に展開された画像データが、原画の画像データに対して主走査方向もしくは副走査方向のいずれかにデータ数を２倍以上の拡大変倍を施されている場合に、各画素に対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であるかを示すビットを有効とするものである。
【００１２】
【発明の実施の形態】
以下、本発明の画像データ処理装置の実施の形態について添付図面を参照し、詳細に説明する。
【００１３】
（プリンタエンジンの構成）
図１は、プリンタエンジンの概略構成を示す説明図である。１０１ａおよび１０１ｂは上下２段に配置され、それぞれ任意の記録紙を積載・収容する給紙カセット、１０２ａおよび１０２ｂは給紙カセット１０１ａ、１０１ｂの最上紙を給紙する給紙部、１０３は給紙部１０２ａ、１０２ｂによって給紙された記録紙を感光体上のトナー画像と所定の位置関係をなすタイミングで搬送するレジストローラ、１０４は静電潜像が形成される感光体ドラム、１０５は感光体ドラム１０４表面を帯電処理する帯電チャージャ、１０６は感光体ドラム１０４に形成された潜像画像にトナーを付着（現像）させる現像ユニット、１０７は感光体ドラム１０４に形成されたトナー画像を記録紙に転写し、分離するための転写・分離処理を行う転写・分離チャージャ、１０８は転写後の感光体ドラム１０４上の残留トナーなどの不要物を除去・回収するクリーニングユニット、１０９は記録紙上のトナー像を熱定着するための定着ローラ１１０と加圧ローラ１１１および記録紙を排紙するための排紙ローラ１１２などが設けられた定着ユニット、１１５は後述する光書込ユニットである。
【００１４】
上下２段の給紙カセット１０１ａ、１０１ｂのいずれか、たとえば上段の給紙カセット１０１ａから給紙部１０２ｂによって記録紙がレジストローラ１０３に給紙される。このときレジストローラ１０３は停止しており、給紙された記録紙の先端がローラに突きあたって幾分たるみが形成されることによって記録紙の斜め送りが補正（スキュー補正）され、感光体ドラム１０４の画像と所定の位置関係をとるタイミングで再起動し、記録紙を搬送する。
【００１５】
一方、上述の記録紙の給紙・搬送にやや先立って、メインモータにより時計方向に回転駆動される感光体ドラム１０４は、帯電チャージャ１０５によってその表面が帯電され、光書込ユニット１１５からのＰＷＭ（ｐｕｌｓｅｗｉｄｔｈｍｏｄｕｌａｔｉｏｎ：パルス幅変調）されたビームスポットで走査されて表面に静電潜像が形成される。
【００１６】
この潜像は、所定の現像プロセスに基づく現像ユニット１０６によってトナーが付着され、可視像化される。そのトナー像は、上述した如くレジストローラ１０３によって搬送されてきた記録紙上に転写・分離チャージャ１０７の転写ＯＮの作用によって転写され、さらに転写された（感光体ドラム１０４に密着した）記録紙は、転写・分離チャージャ１０７の分離ＯＮによる作用によって分離される。その後、その記録紙は、搬送ベルトによって定着ユニット１０９に送られ、その加圧ローラ１１１によって定着ローラ１１０に圧接され、その圧力と定着ローラ１１０の温度によって定着される。
【００１７】
定着ローラ１１０を出た記録紙は、排紙ローラ１１２によって側面に設けられた排紙トレイへ排出される。また、感光体ドラム１０４に残留しているトナーは、クリーニングユニット１０６によって除去・回収される。
【００１８】
また、装置の上部には、後述するコントローラ、エンジンドライバ、内部インターフェイスを構成する複数枚のプリント回路基板１２０が搭載されている。
【００１９】
（レーザプリンタのシステム構成）
図２は、図１のプリンタエンジンを含むレーザプリンタのシステム構成を示すブロック図であり、図１におけるプリント回路基板１２０に該当する。すなわち、このレーザプリンタ２００は、大きくは、前述した図１の如く構成されたプリンタエンジン１００と、プリンタエンジン１００を制御するエンジンドライバ２０１と、ホストコンピュータ２０５と接続され、各種の画像処理を行うコントローラ２０２と、後述する画像データ処理を行う内部インターフェイス２０３とから構成される。
【００２０】
レーザプリンタ２００は、ホストコンピュータ２０５から転送されるプリントデータを受信し、コントローラ２０２によりページ単位のビットマップデータに展開し、レーザを駆動するためのドット情報であるビデオデータに変換する。さらにその変換したデータを内部インターフェイス２０３を介してエンジンドライバ２０１へ送り、プリンタエンジン１００を制御し、記録紙に前述したように可視像を形成する。この内部インターフェイス２０３内に本発明による画像データ処理装置であるドット処理部２１０を設ける。ここで、コントローラ２０２から送出されるビデオデータに対し、後述するドット補正を行い画質を向上させている。
【００２１】
コントローラ２０２は、メインのマイクロコンピュータ（以下、ＭＰＵという）２１１と、ＭＰＵ２１１が必要とするプログラム・定数データおよび文字フォントなどを格納したＲＯＭ２１２と、一般的なデータやドットパターンなどを格納するＲＡＭ２１３と、データの入出力を制御するＩ／Ｏ２１４と、Ｉ／Ｏ２１４を介してＭＰＵ２１１と接続される操作パネル２２１と、から構成され、互いにデータバス・アドレスバス・コントロールバスなどで接続されている。
【００２２】
また、ホストコンピュータ２０５およびドット補正部２１０を含む内部インターフェイス２０３もＩ／Ｏ２１４を介してＭＰＵ２１１に接続されている。エンジンドライバ２０１は、サブのマイクロコンピュータ（以下、ＣＰＵという）２１５と、ＣＰＵ２１５が必要とするプログラム・定数データなどを格納したＲＯＭ２１６と、一般的なデータを格納するＲＡＭ２１７と、データの入出力を制御するＩ／Ｏ２１８と、から構成され、互いにデータバス・アドレスバス・コントロールバスなどで接続されている。
【００２３】
Ｉ／Ｏ２１８は、内部インターフェイス２０３と接続され、コントローラ２０２からのビデオデータや操作パネル２２１上の各種スイッチの状態を入力したり、画像クロック（ＷＣＬＫ）やペーパエンドなどのステータス信号をコントローラ２０２へ出力する。このＩ／Ｏ２１８は、プリンタエンジン１００を構成する光書込ユニット１１５およびその他のシーケンス機器群２１９と、後述する同期センサを含む各種センサ類２２０とも接続されている。
【００２４】
コントローラ２０２は、ホストコンピュータ２０５からプリント命令などのコマンドおよび文字データ・画像データなどのプリントデータを受信し、それらを編集して文字コードならばＲＯＭ２１２に格納してある文字フォントによって画像書き込みに必要なドットパターンに変換する。そして、それらの文字および画像（以下、まとめて画像という）のビットマップデータをＲＡＭ２１３内のビデオＲＡＭ領域にページ単位で展開する。
【００２５】
そして、エンジンドライバ２０１からレディ信号と共に画像クロックＷＣＬＫが入力すると、コントローラ２０２はＲＡＭ２１３内のビデオＲＡＭ領域に展開されているビットマップデータ（ドットパターン）を、画像クロックＷＣＬＫに同期したビデオデータとして、内部インターフェイス２０３を介してエンジンドライバ２０１に出力する。そのビデオデータに対して内部インターフェイス２０３内のドット補正部２１０によって、後述するドット補正を行う。
【００２６】
また、操作パネル２２１上には、不図示のスイッチ・キー群や表示器があり、オペレータからの指示によりデータを制御したり、その情報をエンジンドライバ２０１に伝えたり、プリンタの状況を表示器に表示したりする。
【００２７】
エンジンドライバ２０１は、コントローラ２０２からの内部インターフェイス２０３を介してドット補正されて入力するビデオデータにより、プリンタエンジン１００の光書込ユニット１１５および帯電チャージャ１０５、現像ユニット１０６などのシーケンス機器群２１９などを制御したり、画像書き込みに必要なビデオデータを内部インターフェイス２０３を介して入力し、光書込ユニット１１５に出力する。これと同時に同期センサその他のセンサ類２２０からエンジン各部の状態を示す信号を入力・処理したり、必要な情報やエラー状況（たとえばペーパーエンドなど）のステータス信号を内部インターフェイス２０３を介してコントローラ２０２へ出力する。
【００２８】
図３は、図１における光書込ユニット１１５の主要構成を示す説明図である。この光書込ユニット１１５は、ＬＤ（レーザダイオード）ユニット３０１と、第１シリンダレンズ３０２・第１ミラー３０３・結像レンズ３０４と、ディスク型モータ３０５とディスク型モータ３０５により矢印Ａ方向に回転されるポリゴンミラー３０６とからなる回転偏向器３０７と、第２ミラー３０８・第２シリンダレンズ３０９・第３ミラー３１０と、シリンダレンズからなる集光レンズ３１１と受光素子からなる同期センサ３１２と、を備えている。また、ＬＤユニット３０１は、内部にレーザダイオード（以下、ＬＤという）と、該ＬＤから出射される発散性ビームを平行光ビームに補正するコリメータレンズを一体に組み込んだものである。
【００２９】
第１シリンダレンズ５０２は、ＬＤユニット３０１から出射された平行光ビームを感光体ドラム１０４上において副走査方向に整形される機能を有し、結像レンズ３０４は第１ミラー３０３で反射された平行光を収束性ビームに光学補正し、ポリゴンミラー３０６の一つの面に入射させる。ポリゴンミラー３０６は、多面それぞれを湾曲させて形成した、いわゆる曲率反射面をもったＲポリゴンミラーとしている。これによって、従来第２ミラー３０８との間に配置されていたｆθレンズを使用しないポストオブジェクト型（光ビームを収束光とした後に偏向器を配置する形式）の回転偏向器３０７を実現している。
【００３０】
第２ミラー３０８は、回転偏向器３０７で反射・偏向されたビーム（走査ビーム）を感光体ドラム１０４に向けて反射する。この第２ミラー３０８で反射された走査ビームは、第２シリンダレンズ３０９を経て感光体ドラム１０４上の主走査線の線上に鋭いスポットとして結像する。
【００３１】
また、第３ミラー３１０は、回転偏向器３０７で反射された光ビームによる感光体ドラム１０４上の走査領域外に配置され、入射された光ビームを同期センサ３１２側に向けて反射する。第３ミラー３１０で反射され、集光レンズ３１１によって集光された光ビームは、同期センサ３１２を構成するたとえばフォトダイオードなどの受光素子により、走査開始位置を一定に保持するための同期信号に変換される。
【００３２】
（ドット補正部の構成例１）
図４は、図２におけるドット補正部の第１の構成例を示すブロック図である。この場合のドット補正部２１０は、パラレル／シリアル・コンバータ（以下、Ｐ／Ｓコンバータという）４０１と、ＦＩＦＯメモリ４０２と、ウインドウ４０３と、パターン認識部４０４と、メモリブロック４０５と、ビデオデータ出力部４０６と、これらを同期制御するタイミング制御部４０７とによって構成されている。また、ＦＩＦＯメモリ４０２とウインドウ４０３およびパターン認識部４０４の詳細構成例を図６に示す。
【００３３】
Ｐ／Ｓコンバータ４０１は、コントローラ２０２（図２参照）から転送されるビデオデータがパラレル（８ビット）データの場合、それをシリアル（１ビット）データに変換し、ＦＩＦＯメモリ４０２へ送るために設けてあり、ドットデータの補正に関しては基本的に関与しない。コントローラ２０２から転送されるビデオデータがシリアルデータの場合には、このＰ／Ｓコンバータ４０１は不要である。
【００３４】
ＦＩＦＯメモリ４０２は、先入れ先出しのメモリ（First In First Out memory ）である。図６に示すようにコントローラ２０２から送られてきた複数ライン分（この例では６ライン分）のビデオデータを格納するラインバッファ４０２ａ〜４０２ｆがシリアルに接続されている。
【００３５】
ウインドウ４０３は、図６に示すようにコントローラ２０２からＰ／Ｓコンバータ４０１を介して送出されるシリアルのビデオデータ１ライン分と、ＦＩＦＯメモリ４０２のラインバッファ４０２ａ〜４０２ｆから出力される６ライン分との計７ライン分のデータに対し、それぞれ１１ビットのシフトレジスタ４０３ａ〜４０３ｇがシリアルに接続されており、パターン検出用のウインドウ（このサンプル窓の例として図７に形状例を示す）を構成している。
【００３６】
中央のシフトレジスタ４０３ｄの真中のビット（図６に×印で示している）がターゲットとなる注目ドットの格納位置である。なお、このウインドウ４０３を構成するシフトレジスタ４０３ａ〜４０３ｇのうち、シフトレジスタ４０３ａとシフトレジスタ４０３ｇは７ビット、シフトレジスタ４０３ｂとシフトレジスタ４０３ｆは８ビットで足り、図６で破線で示す部分はなくてもよい。
【００３７】
このＦＩＦＯメモリ４０２を構成するラインバッファ４０２ａ〜４０２ｆおよびウインドウ４０３を構成するシフトレジスタ４０３ａ〜４０３ｇ内をビデオデータが順次１ビットずつシフトされることによって、注目ドットが順次変化し、その各注目ドットを中心とするウインドウ４０３のビデオデータを連続的に抽出することができる。
【００３８】
パターン認識部４０４は、ウインドウ４０３から抽出したドット情報に基づいて、ターゲットとなっているドット（注目ドット）およびその周囲の情報、特に画像データの黒ドットと白ドットの境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力する。このコード情報がメモリブロック４０５のアドレスコードとなる。
【００３９】
タイミング制御部４０７は、エンジンドライバ２０１から１ページ分の書き込み期間を規定するＦＧＡＴＥ信号、１ライン分の書き込み期間を規定するＬＧＡＴＥ信号、各ラインの書き込み開始および終了タイミングを示すＬＳＹＮＣ信号、１ドット毎の読み出しおよび書き込み同期をとる画像クロックＷＣＬＫおよびＲＥＳＥＴ信号を入力し、各機能ブロック４０１〜４０６に対し、その動作の同期をとるために必要なクロック信号などを発生する。
【００４０】
メモリブロック４０５の補正データは、コントローラ２０１のＭＰＵ２１１あるいはエンジンドライバ２０１のＣＰＵ２１５によりＲＯＭ２１２もしくはＲＯＭ２１６から選択的にロードされたり、ホストコンピュータ２１０５からダウンロードすることも可能である。これにより、画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
【００４１】
図８は、図４におけるパターン認識部４０４の内部構成とウインドウ４０３との関係を示すブロック図である。サンプル窓であるウインドウ４０３は、中央の３×３ビットのコア領域（Ｃｏｒｅ）４０３Ｃと、その上領域（Ｕｐｐｅｒ）４０３Ｕおよび下領域（Ｌｏｗｅｒ）４０３Ｄと、左領域（Ｌｅｆｔ）４０３Ｌおよび右領域（Ｒｉｇｈｔ）４０３Ｒに区分される。
【００４２】
パターン認識部４０４は、コア領域認識部８０１と、周辺領域認識部８０２と、マルチプレクサ８０３・８０４、傾き（Ｇｒａｄｉｅｎｔ）計算部８０５と、位置（Ｐｏｓｉｔｉｏｎ）計算部８０６と、判別部８０７と、ゲート８０８と、によって構成されている。周辺領域認識部８０２はさらに、上領域認識部８０２Ｕと、右領域認識部８０２Ｒと、下領域認識部８０２Ｄと、左領域認識部８０２Ｌとによって構成されている。
【００４３】
（１）ウインドウ
ウインドウ４０３は、図７に破線で示すように７（ｈｅｉｇｈｔ）×１１（ｗｉｄｔｈ）のサンプル窓であり、実際には図６に示したように７ラインのシフトレジスタ４０３ａ〜４０３ｇで構成されている。
【００４４】
また、各ラインは１１ビットのレジスタで構成されている。その合計７７ビットのレジスタ出力のうち、破線で囲んで示す４９ドット分が特定パターン、すなわち水平または垂直に近い線分（厳密にいえば黒ドット領域の境界）の検出に使用される。
【００４５】
（２）コア領域
図７に破線で示したウインドウ４０３内の細い実線で囲んだ領域が３×３ドットのコア領域４０３Ｃである。コア領域４０３Ｃの中心のドットが補正の対象となる注目画素（ターゲットドット）である。
【００４６】
つぎに、図８に示したパターン認識部４０４を構成する各機能ブロック８０１〜８０８からの各出力信号について説明する。
【００４７】
（１）コア領域認識部８０１の出力信号
Ｈ／Ｖ：水平に近い線分か垂直に近い線分かを示す信号で、水平に近い線分のときにハイレベル“１”、垂直に近い線分のときにローレベル“０”となる。
【００４８】
ＤＩＲ０〜１：線分の傾き方向を示す２ビットのコード化された信号であり、ＤＩＲ１とＤＩＲ０の２ビットで次の４種類の情報を表す。

【００４９】
Ｂ／Ｗ：注目ドット（画素）が黒か白かを示す信号であり、注目ドットの内容がそのまま出力される。したがって、注目ドットが黒であれば“１”、白であれば“０”である。
【００５０】
Ｕ／Ｌ：注目ドットが白のとき、その注目ドットの位置は線分に対して上側（右側）なのか下側（左側）なのかを示す信号で、上側（右側）であれば“１”、下側（左側）であれば“０”である。
【００５１】
ＧＳＴ：注目ドットが傾き（Ｇｒａｄｉｅｎｔ）計算のスタート点か否かを示す信号で、注目ドットがジャギーの根源となっている段差（変化点）のスタート点である場合は“１”、その他の場合は“０”となる。
【００５２】
ＲＵＣ：コア領域４０３Ｃ内のパターンに対して右領域４０３Ｒあるいは上領域４０３Ｕの状態も判断が必要かどうかを示すフラグであり、必要であれば“１”、不要であれば“０”となる。
【００５３】
ＬＬＣ：コア領域４０３Ｃ内のパターンに対して左領域４０３Ｌあるいは下領域４０３Ｄの状態も判断が必要かどうかを示すフラグであり、必要であれば“１”、不要であれば“０”となる。なお、ＲＵＣ、ＬＬＣともに“１”のときにはコア領域４０３Ｃ内の線分パターンは水平または垂直であり、ＲＵＣ、ＬＬＣともに“０”のときはマッチング不要である。
【００５４】
ＣＣ０〜１：コア領域４０３Ｃ内の線分パターンの連続ドット数を示す２ビットの情報であり、「０〜３」の数値を示す。
【００５５】
ＲＵＡ０〜１：右領域４０３Ｒあるいは上領域４０３Ｕ内の三つのサブ領域のうち一つを指定する２ビットの信号である。
【００５６】
（２）周辺領域認識部８０２の出力信号
ｃｎ０〜２：コア領域４０３Ｃ内の特定のドットに対する周辺領域内での水平または垂直方向の連続ドット数を示す３ビットの情報で「０〜４」の数値を示す。
ｄｉｒ０〜１：サブ領域内のマッチング検出により検出された線分パターンの傾き方向を示す２ビットの信号であり、前述のＤＩＲ０〜１と同様なコード化がなされる。
【００５７】
（３）マルチプレクサ（ＭＵＸ）８０３・８０４の出力信号
ＲＵＣＮ０〜２：右領域４０３Ｒあるいは上領域４０３Ｕ内における水平または垂直な連続ドット数を示す３ビットの情報である。
ＲＵＤＩＲ０〜１：右領域４０３Ｒあるいは上領域４０３Ｕ内の線分の傾き方向を示すコード化された信号である。
【００５８】
ＬＬＣＮ０〜２：左領域４０３Ｌあるいは下領域４０３Ｄ内における水平または垂直な連続ドット数を示す３ビットの情報である。
ＬＬＤＩＲ０〜１：左領域４０３Ｌあるいは下領域４０３Ｄ内の線分の傾き方向を示すコード化された信号である。
【００５９】
（４）判別部８０７の出力信号
ＤＩＲ０〜１：コア領域認識部８０１からの信号ＤＩＲ０〜１と同一の信号である。
ＮＯ−ＭＡＴＣＨ：認識した線分において補正すべきパターンがなかったことを示す（補正すべきパターンがなかったとき“１”になる）信号である。
【００６０】
（５）傾き計算部８０５の出力信号
Ｇ０〜３：認識した線分の傾きの度合い（ＧＲＡＤＩＥＮＴ）を表す４ビットのコード情報である。この傾きは数学的な傾き角度ではなく、注目している線分パターンの水平あるいは垂直方向の連続ドット数を表す。すなわちドットの段差が生じるまでの上記連続ドット数が傾き度合い（角度）に対応する。
【００６１】
（６）位置計算部８０６およびゲート８０８の出力信号
ｐ０〜３：注目ドットの位置（ＰＯＳＩＴＩＯＮ）を表す４ビットのコード情報であり、水平に近い線分の場合は連続ビット内の左端から注目ビットまでのドット数、垂直に近い線分の場合には連続ドット内の下端から注目ドットまでのドットとなる。
【００６２】
Ｐ０〜３：ゲート８０８から出力される位置コードであり、判別部８０６からの信号ＮＯ−ＭＡＴＣＨが偽（“０”）のときにはｐ０〜３がそのまま出力され、真（“１”）のときには「０」となる。
【００６３】
つぎに、図８に示したパターン認識部４０４の、中央のコア領域が３×３の場合における各機能ブロックの動作について説明する。
【００６４】
コア領域認識部８０１は、ウインドウ４０３のコア領域４０３Ｃ内の各ドットのデータを抽出して取り込み、その中心の注目ドットに関して各種判断および計数などを実行し、上述した各信号Ｈ／Ｖ、Ｂ／Ｗ、Ｕ／Ｌをメモリブロック４０５に出力すると共に、Ｈ／Ｖすなわち水平に近い線分か垂直に近い線分かによって、マルチプレクサ８０３、８０４の入力をそれぞれ切り換える。
【００６５】
さらに、どの周辺領域の状態を判断する必要があるかを示すＲＵＣ、ＬＬＣを傾き計算部８０５と判別部８０７へ出力し、注目ドットが段差のスタート点であるか否かを示すＧＳＴを位置計算部８０６へ出力する。また、線分の傾き方向を示すコード情報であるＤＩＲ０〜１を判別部８０７に出力する。
【００６６】
そして、コア領域内の連続ドット数を示すＣＣ０〜１を傾き計算部８０５へ、上領域４０３Ｕおよび右領域４０３Ｒの三つのサブ領域の一つを指定するＲＵＡＳ０〜１を周辺領域認識部８０２の上領域認識部８０２Ｕおよび右領域認識部８０２Ｒへ、下領域４０３Ｄおよび左領域４０３Ｌの三つのサブ領域の一つを指定するＬＬＡＳ０〜１を下領域認識部８０２Ｄおよび左領域認識部８０２Ｌへそれぞれ出力する。
【００６７】
周辺領域認識部８０２は、上領域認識部８０２Ｕ、右領域認識部８０２Ｒ、下領域認識部８０２Ｄ、左領域認識部８０２Ｌが、それぞれウインドウ４０３の上領域４０３Ｕ、右領域４０３Ｒ、下領域４０３Ｄ、左領域４０３Ｌのそれぞれ指定されたサブ領域内の各ドットデータを抽出して取り込み、その線分パターンを認識し、その領域内の連続ドット数を示すｃｎ０〜２および線分の傾き方向を示すｄｉｒ０〜１を、マルチプレクサ８０３またはマルチプレクサ８０４へ出力する。
【００６８】
マルチプレクサ８０３は、コア領域認識部８０１からの信号Ｈ／Ｖが“０”のときは上領域認識部８０２Ｕからの情報を、“１”のときは右領域認識部８０２Ｒからの情報を選択して入力し、各サブ領域内の連続ドット数をＲＵＣＮ０〜２として傾き計算部８０５へ、線分の傾き方向をＲＵＤＩＲ０〜１として判別部８０７へ出力する。
【００６９】
マルチプレクサ８０４は、コア領域認識部８０１からの信号Ｈ／Ｖが“０”のときは下領域認識部８０２Ｄからの情報を、“１”のときは左領域認識部８０２Ｌからの情報を選択して入力し、各サブ領域内の連続ドット数をＬＬＣＮ０〜２として傾き計算部８０５および位置計算部８０６へ、線分の傾き方向をＬＬＤＩＲ０〜１として判別部８０７へ出力する。
【００７０】
判別部８０７は、上記各コード情報ＤＩＲ０〜１、ＲＵＤＩＲ０〜１、ＬＬＤＩＲ０〜１および信号ＲＵＣ、ＬＬＣを入力し、ドット補正を行う必要があるか否かを判別する。必要があると判別すると認識された線分の傾き方向を示すコード情報ＤＩＲ０〜１を出力すると共に、判別信号ＮＯ−ＭＡＴＣＨを“１”にする。この信号によってゲート８０８を閉じて、位置情報Ｐ０〜３を出力させないようにする。
【００７１】
傾き計算部８０５は、それぞれ連続ドット数を示すコード情報ＣＣ０〜１、ＲＵＣＮ０〜２、およびＬＬＣＮ０〜２と、信号ＲＵＣ、ＬＬＣを入力し、認識した線分のパターンの傾き度合い（ＧＲＡＤＩＥＮＴ）をその連続するドット数として算出し、コード情報Ｇ０〜３を出力する。
【００７２】
位置計算部８０６は、ウインドウ４０３の左領域４０３Ｌまたは下領域４０３Ｄ内の連続ドット数を示すコード情報ＬＬＣＮ０〜２と信号ＧＳＴとを入力し、注目ドットの位置（ＰＯＳＩＴＩＯＮ）を算出し、コード情報ｐ０〜３（＝Ｐ０〜３）を出力する。
【００７３】
ここで、傾き計算部８０５と位置計算部８０６における傾きおよび位置計算方法について説明する。傾き度合い（ＧＲＡＤＩＥＮＴ）および位置（ＰＯＳＩＴＩＯＮ）は、前述したコア領域認識部８０１から出力される情報であるＧＳＴ（１−ＧＳＴ＝ｎｏｔＧＳＴとする）、ＣＣ、ＲＵＣ、ＬＬＣと、周辺領域認識部８０２からマルチプレクサ８０３・８０４を通して出力される情報であるＲＵＣＮ、ＬＬＣＮとから次式によって計算される。
【００７４】
ＧＲＡＤＩＥＮＴ＝ＣＣ＋（ＲＵＣ×ＲＵＣＮ）＋（ＬＬＣ×ＬＬＣＮ）
ＰＯＳＩＴＩＯＮ＝ＧＳＴ＋ｎｏｔＧＳＴ×（ＬＬＣＮ＋２）
【００７５】
さて、メモリブロック４０５はパターンメモリとして構成され、パターン認識部４０４から出力されるコード情報（１２ビット）をアドレスとし、あらかじめ記憶された補正データ（１０ビット）を読み出してレーザ駆動用のビデオデータを出力し、これが補正されたドットパターンとなる。
【００７６】
（パターンメモリの補正データ格納方式）
図４に示したメモリブロック（パターンメモリ）４０４には、基本的には前述した傾きの度合いを示すコードであるＧＲＡＤＩＥＮＴと、注目画素の位置を示すコードであるＰＯＳＩＴＩＯＮとをアドレスとして図１６に模式的に示すように注目画素の補正データが格納されている。
【００７７】
ＧＲＡＤＩＥＮＴをＧとすると、Ｇ＝１は傾き４５°、Ｇ＝１３（ヘキサでＤ）は水平線あるいは垂直線であるから、Ｇは１〜Ｃの範囲であり、ＰＯＳＩＴＩＯＮをＰとすると１〜７の範囲である。すなわち、図１６に太線で囲んで示すアドレス領域（１６×８）に補正データが格納される。したがって、かなり大きなメモリ領域を占有することになる。
【００７８】
ところが、ウインドウすなわちサンプル窓の大きさによってＰの検出が制限されるため、サンプル窓の大きさをｍ（縦）×ｎ（横）とした場合、たとえば水平に近い線分の場合は（ｎ＋１）／２まで（ｎ＝１３のこの例で７まで）のＰが検出されるが、それより傾き角度が大きな場合にはＰが一部検出されない。そのため、実際に使用されるメモリ領域は図１６に示したように階段上のアドレス範囲となる。
【００７９】
そこで、この実施の形態では補正データの範囲をＧ値が「７」の前後で分割し、その分割した補正データに対するＧのコード（４ビット）の最上位ビットを削除することによって、Ｇ＝８〜Ｃを０〜４にシフトさせることによりＧによるアドレスを一部重複させる。それによって図１７に示すように、そのシフトさせたＧに対するＰのアドレスが本来のＧ＝１〜７に対するＰのアドレスの空き領域に丁度収まり、全体を８×８のアドレス領域に格納することができる。
【００８０】
さて、上述したメモリブロック４０４の補正データ出力は、コントローラ２０２から送られてきたビデオデータの１ドット毎にその正規の幅、すなわちレーザ発光時間を複数に分割した値の整数倍（１０分割の場合の最大値は１０倍）の情報としてパラレル出力される。
【００８１】
ビデオデータ出力部４０６は、メモリブロック４０４から出力されたパラレル情報をシリアル化してプリンタエンジン１００へ送出し、その光書込ユニット１１５に設けられた光源であるＬＤユニット３０１のレーザダイオードをＯＮ／ＯＦＦする信号源とする。
【００８２】
ただし、前述におけるＬＤユニット３０１のレーザダイオードをＯＮ／ＯＦＦ制御は、２値データによる制御を想定したものである。したがって、多値データによる制御を想定した場合には、前述のビデオデータ出力部４０６によるメモリブロック４０４から出力されたパラレル情報をシリアル化してプリンタエンジン１００へ送出する必要はなくなり、前述のメモリブロック４０４からのパラレル情報をそのままＬＤユニット３０１（この場合は多値制御用ＬＤユニットを示す）のレーザダイオードのＯＮ／ＯＦＦおよびパワー制御に関する多値画像データに対応させることにより、光書込ユニット１１５による書き込みを行う。
【００８３】
つぎに、上述してきた画像データ処理装置の本発明の特徴となる部分について説明する。
【００８４】
（ドット補正部の構成）
図５は、本発明に実施の形態に係るドット補正部の構成を示すブロック図である。このドット補正部２１０は、前述した図４の構成に対し、傾斜ビット切り替え部５０１をパターン認識部４０４とメモリブロック４０５との間に配置したものである。したがって、他の構成要素およびその機能は図４と同様であるので、同一符号を付してその説明は省略する。
【００８５】
傾斜ビット切り替え部５０１は、パターン認識部４０４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上がり、右下がりのいずれかであるかを示すビットであるＳＬＯＰ信号に対し、図１０（ａ）に例示する回路を用い、図１０（ｂ）のタイミングチャートに図示する動作を行う。
【００８６】
図１０（ａ）の論理回路１００１では、傾斜ビット制御信号がＨｉｇｈレベルであれば、パターン認識部４０４より入力される前述のＳＬＯＰ信号はそのままメモリブロック４０５に出力する。他方、傾斜ビット制御信号がＬｏｗレベルであれば、パターン認識部４０４より入力される前述のＳＬＯＰ信号はＬｏｗレベルの出力に固定され、メモリブロック４０５に出力される。この構成を用いることにより、図１１および図１２に示す画像法制状態の切り替えを行うことが可能となる。
【００８７】
図１１は、図１０（ａ）の論理回路に対して傾斜ビット制御信号がＨｉｇｈレベルのときの画像補正状態を示すものであり、（ａ）は補正前、（ｂ）は補正後についてそれぞれ示している。ここでは、画像Ａについて垂直線に対して線対称の位置にあるドットとなる画像Ｂのビットマップが示されている。ここで、各補正前の画像のビットマップにある黒丸（●）で示すドットは、垂直線に対して線対称の位置にあるドットである。この画像データ処理装置においては、パターン認識部４０４より出力される複数ビットのコード情報は、線分の傾斜が右上がり・右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。
【００８８】
たとえば、線分の傾斜が右上がりのときはＳＬＯＰ信号＝０・右下がりのときはＳＬＯＰ信号＝１と仮定し、図１１の黒丸（●）で示すドットに対するＳＬＯＰ信号以外のパターン認識部４０４より出力される複数ビットのコード情報をｘｘｘと仮定すると、メモリブロック４０５のアドレスとして入力される複数ビットのコード情報は、画像Ａのドット位置では、“１ｘｘｘ”となり、画像Ｂの黒丸（●）のドット位置では、“０ｘｘｘ”となることにより、図示する補正後の画像Ａ・画像Ｂの異なる画像データイメージへの変換が可能となる。これは、図示する補正後の画像イメージのように、精密な画像データのジャギー補正が実現する。
【００８９】
図１２は、図１０（ａ）の論理回路に対して傾斜ビット制御信号がＬｏｗレベルのときの画像補正状態を示すものであり、（ａ）は補正前、（ｂ）は補正後についてそれぞれ示している。この図１２においても図１１と同一定義の画像Ａと画像Ｂのビットマップが示されている。また、各補正前の画像のビットマップにある黒丸（●）で示すドットは、垂直線に対して線対称の位置にあるドットである。この画像データ処理装置においては、パターン認識部４０４より出力される複数ビットのコード情報は、線分の傾斜が右上がり・右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。
【００９０】
しかし、ここでは傾斜ビット切り替え部５０１の傾斜ビット制御信号の動作により、線分の傾斜を示すＳＬＯＰ信号は同一のＳＬＯＰ信号＝０となり、図１１と同様に黒丸（●）で示すドットに対するＳＬＯＰ信号以外のパターン認識部４０４より出力される複数ビットのコード情報をｘｘｘと仮定すると、メモリブロック４０５のアドレスとして入力される複数ビットのコード情報は、画像Ａ・画像Ｂともに黒丸（●）のドット位置では、“０ｘｘｘ”となる。したがって、図示する補正後の画像Ａ・画像Ｂは同一の画像データイメージへの変換となる。
【００９１】
これは、図１２に示す補正後の画像イメージのように、同一の画像データによるジャギー補正となる方式であり、図１１で説明した方式より、ジャギー補正に関して精度の低い補正となるが電子写真による静電潜像に対しては、ジャギー補正の対象となる画像によって図１１の設定と同等の補正結果となる可能性もあり、ジャギー補正に用いられるメモリブロック４０５に格納される画像データ容量の削減（図１１の場合の１／２の容量への削減）および補正データ作成時の時間短縮を図ることが可能となる。
【００９２】
つぎに、上述した傾斜ビット切り替え部５０１における傾斜ビット制御信号のレベル（状態）の制御例についてフローチャートを用いて説明する。
【００９３】
（制御例１）
図１３は、本発明の実施の形態に係る傾斜ビット制御信号のレベル（状態）の第１の制御例を示すフローチャートである。まず、画像データ処理装置にて扱うビットマップ状に展開された画像が、ファクシミリによる受信画像であるか否かを判断する（Ｓ１３０１）。ここで、ファクシミリ受信画像であると判断すると、傾斜ビット制御信号をＨｉｇｈレベルに設定し（Ｓ１３０２）、図１１で示した精密な画像データのジャギー補正による高画質の画像出力を行う（Ｓ１３０３）。一方、ファクシミリ受信画像でなければ、傾斜ビット制御信号をＬｏｗレベルに設定し（Ｓ１３０４）、図１２で示したジャギー補正画像の出力を行う（Ｓ１３０５）。
【００９４】
すなわち、画像データ処理装置にて扱うビットマップ状に展開された画像データが、ファクシミリによる受信画像である場合には、傾斜ビット切り替え部５０１により、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であったかを示すビットを有効とする。これにより、オリジナルの画像データとしては、粗い画素により画像形成された画像として受信されるファクシミリによる受信画像に対しては、ユーザの手を煩わすことなく、より詳細に輪郭線のジャギーを補正した高画質の画像出力を行うことができる。
【００９５】
（制御例２）
図１４は、本発明の実施の形態に係る傾斜ビット制御信号のレベル（状態）の第２の制御例を示すフローチャートである。まず、画像データ処理装置にて扱うビットマップ状に展開された画像が、ある一定解像度以上の細かい画素により画像形成された画像であるか否かを判断する（Ｓ１４０１）。ここで、一定解像度以上の細かい画素による画像であると判断すると、図１０の傾斜ビット制御信号をＬｏｗレベルに設定し（Ｓ１４０２）、図１２に示したジャギー補正に必要な補正データ数を最小限に抑制した方式での高画質の画像出力を行う（Ｓ１４０３）。一方、一定解像度以上ではない画像であると判断すると、傾斜ビット制御信号をＨｉｇｈレベルに設定し（Ｓ１４０４）、図１１で示した画像データのジャギー補正による高画質の画像出力を行う（Ｓ１４０５）。
【００９６】
ここで、前述のある一定の解像度として、たとえば６００ｄｐｉと規定し、スキャナからのコピー画像は４００ｄｐｉ、プリンタコントローラからのプリンタ画像は６００ｄｐｉでオリジナル画像が形成されている場合には、図１４の制御により、プリンタコントローラからのプリンタ画像についてはジャギー補正に必要な補正データ数を最小限に抑制した方式での高画質の画像出力を行う。
【００９７】
すなわち、画像データ処理装置にて扱うビットマップ状に展開された画像データが、ある一定解像度以上の細かい画素により画像形成された画像である場合には、傾斜ビット切り替え部５０１により、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であったかを示すビットを無効とする。これにより、オリジナルの画像データとしては、ある一定解像度以上の細かい画素により画像形成された画像に対しては、オリジナル画像の時点でジャギーが極端に目立つことは少ないので、電子写真方式の画像形成においてより安定した画像形成が可能であり、輪郭線のジャギー補正に必要なあらかじめ記憶されている補正データの数を最小限に抑制することにより、ジャギー補正に必要な補正データの書き換え時間を低減することができる。
【００９８】
（制御例３）
ここでは、オリジナル画像が拡大変倍により、オリジナル画像上では１ドットの段差であったビットマップが２段以上の段差に増加し、よりジャギーの目立つ画像となってしまう場合があるため、このようなジャギー画像が生じる場合における制御例について述べる。
【００９９】
図１５は、本発明の実施の形態に係る傾斜ビット制御信号のレベル（状態）の第３の制御例を示すフローチャートである。まず、画像データ処理装置にて扱うビットマップ状に展開された画像が、オリジナルの画像データに対して主走査方向（横方向）もしくは副走査方向（縦方向）のいずれかにデータ数を２倍以上の拡大変倍された画像（たとえば、スキャナからのコピー画像の拡大変倍時）であるか否かを判断する（Ｓ１５０１）。ここで、拡大変倍が施された画像であると判断した場合、図１０の傾斜ビット制御信号をＨｉｇｈレベルに設定し（Ｓ１３０２）、図１１で示した精密な画像データのジャギー補正による高画質の画像出力を行う（Ｓ１３０３）。一方、拡大変倍が施された画像ではないと判断した場合、図１０の傾斜ビット制御信号をＬｏｗレベルに設定し（Ｓ１４０２）、図１２に示したジャギー補正に必要な補正データ数を最小限に抑制した方式での高画質の画像出力を行う（Ｓ１４０３）。
【０１００】
すなわち、画像データ処理装置にて扱うビットマップ状に展開された画像データが、オリジナルの画像データに対して主走査方向もしくは副走査方向のいずれかにデータ数を２倍以上の拡大変倍された画像データである場合には、傾斜ビット切り替え部５０１により、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であったかを示すビットを有効とする。これにより、オリジナルの画像データを拡大変倍することによってさらに強調されるジャギー画像を、ユーザの手を煩わすことなく、より詳細に輪郭線のジャギーを補正した高画質の画像として出力することができる。
【０１０１】
ところで、以上説明してきた実施の形態では、レーザプリンタ２００のコントローラ２０２とエンジンドライバ２０１とを結ぶ内部インターフェイス２０３内に、本発明の画像データ処理装置であるドット補正部２１０を設けた場合について説明してきたが、このドット補正部２１０をコントローラ２０２側もしくはエンジンドライバ２０１側に設けてもよい。
【０１０２】
さらに、本発明はレーザプリンタに限定されるものではなく、たとえばＬＥＤプリンタその他の各種光プリンタ・デジタル複写機・普通紙ファクシミリなど、ビットマップ状に展開して画像を形成する各種画像形成装置並びにその形成した画像を表示する画像表示装置にも同様に適用することができる。
【０１０３】
【発明の効果】
以上説明したように、本発明に係る画像データ処理装置（請求項１）によれば、画像データ処理装置で画像処理を行うビットマップ状に展開された画像データが、ファクシミリによる受信画像である場合には、傾斜ビット切替手段により、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であったかを示すビットを有効とすることにより、オリジナルの画像データとしては、粗い画素により画像形成された画像として受信されるファクシミリによる受信画像に対しては、ユーザの手を煩わすことなく、より詳細に輪郭線のジャギーを補正した高画質の画像出力を行うことができる。
【０１０４】
また、本発明に係る画像データ処理装置（請求項２）によれば、画像データ処理装置にて扱うビットマップ状に展開された画像データが、ある一定解像度以上の細かい画素により画像形成された画像である場合には、傾斜ビット切替手段により、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であったかを示すビットを無効とすることにより、オリジナルの画像データとしては、ある一定解像度以上の細かい画素により画像形成された画像に対しては、オリジナル画像の時点でジャギーが極端に目立つことは少ないので、電子写真方式の画像形成においてより安定した画像形成が可能であり、輪郭線のジャギー補正に必要なあらかじめ記憶されている補正データの数を最小限に抑制することにより、ジャギー補正に必要な補正データの書き換え時間を低減することができる。
【０１０５】
また、本発明に係る画像データ処理装置（請求項３）によれば、画像データ処理装置にて扱うビットマップ状に展開された画像データが、オリジナルの画像データに対して主走査方向もしくは副走査方向のいずれかにデータ数を２倍以上の拡大変倍された画像データである場合には、傾斜ビット切替手段により、各ドットに対して認識した線分形状の特徴を表す複数ビットのうち、線分の傾斜が右上がり・右下がりのいずれの傾斜であったかを示すビットを有効とするため、オリジナルの画像データを拡大変倍することによってさらに強調されるジャギー画像を、ユーザの手を煩わすことなく、より詳細に輪郭線のジャギーを補正した高画質の画像として出力することができる。
【図面の簡単な説明】
【図１】プリンタエンジンの概略構成を示す説明図である。
【図２】図１のプリンタエンジンを含むレーザプリンタのシステム構成を示すブロック図である。
【図３】図１における光書込ユニットの主要構成を示す説明図である。
【図４】図２におけるドット補正部の第１の構成例を示すブロック図である。
【図５】図２におけるドット補正部の第２の構成例を示すブロック図である。
【図６】ＦＩＦＯメモリとウインドウおよびパターン認識部の詳細構成例を示すブロック図である。
【図７】ウインドウの形状例およびそのコア領域を示す説明図である。
【図８】図４におけるパターン認識部の内部構成とウインドウとの関係を示すブロック図である。
【図９】パターン認識部の出力信号とメモリブロックの出力信号を示すブロック図である。
【図１０】傾斜ビット制御信号を制御する論理回路およびそのタイミングチャートを示す説明図である。
【図１１】図１０（ａ）の論理回路に対して傾斜ビット制御信号がＨｉｇｈレベルのときの画像補正状態を示すものであり、（ａ）は補正前、（ｂ）は補正後についてそれぞれ示している。
【図１２】図１０（ａ）の論理回路に対して傾斜ビット制御信号がＬｏｗレベルのときの画像補正状態を示すものであり、（ａ）は補正前、（ｂ）は補正後についてそれぞれ示している。
【図１３】本発明の実施の形態に係る傾斜ビット制御信号のレベル（状態）の第１の制御例を示すフローチャートである。
【図１４】本発明の実施の形態に係る傾斜ビット制御信号のレベル（状態）の第２の制御例を示すフローチャートである。
【図１５】本発明の実施の形態に係る傾斜ビット制御信号のレベル（状態）の第３の制御例を示すフローチャートである。
【図１６】メモリブロック（パターンメモリ）への補正データの格納例を示す説明図である。
【図１７】メモリブロック（パターンメモリ）への補正データのメモリ領域の利用効率を高めた格納例を示す説明図である。
【符号の説明】
１００プリンタエンジン
１１５光書込ユニット
２００レーザプリンタ
２０１エンジンドライバ
２０２コントローラ
２０３内部インターフェイス
２１０ドット補正部
４０３ウインドウ
４０４パターン認識部
４０５メモリブロック
４０６ビデオデータ出力部
４０７タイミング制御部
５０１傾斜ビット切り替え部
１００１論理回路[0001]
BACKGROUND OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is used in an image forming apparatus that forms an image by developing it in a bitmap format, such as an optical printer such as a laser printer, a digital copying machine, and a plain paper facsimile, and an apparatus that displays the formed image. The present invention relates to an image data processing apparatus that corrects jaggies of contour lines according to the state of image quality (rough / dense).
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in image forming apparatuses such as laser printers and digital copying machines, it has been attempted to improve image quality by correcting jaggies of contour lines of image data developed in a bitmap shape. For example, in “Image Data Processing Method and Apparatus” disclosed in Japanese Patent Application Laid-Open No. 5-207282, data required to be stored in a memory in advance for improving image quality by image correction is reduced as much as possible. Of the image data, the determination of the dot that needs correction and the determination of the correction data for the dot that needs correction can be performed in a very short time by simple determination and calculation by a microprocessor or the like.
[0003]
That is, the image data processing method of the above publication recognizes the line segment shape of the boundary between the black dot region and the white dot region of the image data developed in a bitmap shape, and recognizes the line recognized for each required dot. The feature of the segment shape is replaced with multi-bit code information, and at least a part of the code information is used to determine whether the dot needs to be corrected. Corrections are made accordingly. This eliminates the need to create and store in advance all the feature patterns that need correction as templates, and determine the correction data for the dots that need correction and the dots that need correction. Easy to use and realized in a short time.
[0004]
However, the multi-bit code information representing the feature of the line segment shape recognized for each dot is different in a maximum of 4096 patterns (the number of patterns that can be expressed in 12 bits), for example, in the case of a 12-bit configuration. Although pattern expression is possible, the number of patterns actually required for correction may be less than the above numerical value depending on the combination of each bit. Also, with respect to a pattern in which the pattern of image data expanded in a bitmap shape is line symmetric with respect to a horizontal line or a vertical line (for example, a line segment with a right upward slope and a line with a right downward slope), correction data May use common data.
[0005]
[Problems to be solved by the invention]
However, in the conventional techniques as described above, it is not necessary to create and store in advance all feature patterns that need correction, and it is necessary to identify and correct dots that need correction. Although correction data for simple dots can be easily determined in a short time using the above code information, correction is required as a boundary between the black dot area and the white dot area of the image data developed in the form of a bitmap. Since the correction data stored in the memory for the dots determined to be present is redundant with respect to the number of memories, there is room for improvement in actual use efficiency and circuit configuration. In addition, depending on the image (image quality state) that is the object of contour line jaggy correction, it is not necessary to perform correction using accurate jaggy correction data based on a more accurate pattern recognition result, and the number stored in the correction data memory In some cases, the image can be satisfied by jaggies correction by pattern recognition in which a recognition pattern with a minimized specification is used.
[0006]
That is, the image that is the target of the jaggy correction of the contour line is effective for a facsimile image or an image in which the jaggy is conspicuous in an inclined line portion such as an image that is enlarged and scaled to emphasize jaggy, If the image is formed with a high-resolution image and is already a precise image, no correction is necessary. For this reason, it is necessary to efficiently perform jaggy correction suitable for image quality, and it is necessary to reduce the rewriting time of correction data necessary for jaggy correction.
[0007]
The present invention has been made in view of the above, and when the original image data has a rough image quality such as a facsimile received image or an enlarged image of the original image, the present invention is more precise without bothering the user. The first object is to realize high-quality output by correcting the jaggy of the contour line.
[0008]
In addition, in the case of an image formed with fine pixels of a certain resolution or higher, correction required for jaggy correction is achieved by minimizing the number of correction data stored in advance necessary for contour jaggy correction. A second object is to reduce the data rewrite time.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the image data processing apparatus according to claim 1 is for extracting data of each pixel in a predetermined region centering on a target pixel of image data expanded in a bitmap shape. The line segment shape of the boundary portion between the window and the white pixel region of the black pixel region of the image data is recognized by the image data extracted through the window, and the feature of the line segment shape recognized for the target image Pattern recognition means for generating a plurality of bits of code information representing the correction data, and correction data stored in advance using the code information as an address for pixels determined to be corrected using at least part of the code information Out of the memory block that reads and outputs the line segment and the plurality of bits representing the feature of the line segment shape recognized for each pixel. Inclination bit switching means for performing switching that enables or disables a bit indicating which inclination of the image, and the inclination bit switching means receives the image data developed in the form of a bitmap by facsimile. In the case of an image, a bit that indicates whether the slope of the line segment is a right-up or right-down slope among a plurality of bits representing the feature of the line-segment shape recognized for each pixel is valid It is.
[0010]
Further, in the image data processing device according to claim 2, each of the inclined bit switching means is configured so that each of the image data expanded in a bitmap shape is an image formed at a certain resolution or higher. Of the plurality of bits representing the feature of the line segment shape recognized for the pixel, the bit indicating whether the slope of the line segment is rising to the right or falling to the right is invalidated.
[0011]
Further, in the image data processing apparatus according to claim 3, the tilt bit switching means is configured such that the image data expanded in the bitmap shape is in the main scanning direction or the sub scanning direction with respect to the original image data. If any of the data is magnified or scaled twice or more, the slope of the line segment rises to the right or falls to the right among the multiple bits that represent the characteristics of the line segment shape recognized for each pixel. The bit indicating which of the slope is valid.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an image data processing apparatus according to the present invention will be described below in detail with reference to the accompanying drawings.
[0013]
(Configuration of printer engine)
FIG. 1 is an explanatory diagram showing a schematic configuration of a printer engine. 101a and 101b are arranged in two upper and lower stages, each of which feeds and stores arbitrary recording paper. 102a and 102b are paper feeding units for feeding the uppermost paper of the paper feeding cassettes 101a and 101b. 103 is paper feeding. Registration rollers that convey the recording paper fed by the

units

102a and 102b at a timing that forms a predetermined positional relationship with the toner image on the photoconductor; 104, a photoconductor drum on which an electrostatic latent image is formed; and 105, a photoconductor A charging charger for charging the surface of the drum 104, a developing unit 106 for attaching (developing) toner to the latent image formed on the photosensitive drum 104, and a toner image formed on the photosensitive drum 104 on recording paper. A transfer / separation charger 108 that performs a transfer / separation process for transferring and separating the toner is a residual toner on the photosensitive drum 104 after the transfer. A cleaning unit 109 removes and collects unnecessary materials such as a toner, and a fixing roller 110 and a pressure roller 111 for thermally fixing a toner image on the recording paper, and a discharge roller 112 for discharging the recording paper are provided. The fixing unit 115 is an optical writing unit to be described later.
[0014]
The recording paper is fed to the registration roller 103 from one of the upper and lower two-stage paper feeding cassettes 101a and 101b, for example, from the upper paper feeding cassette 101a by the paper feeding unit 102b. At this time, the registration roller 103 is stopped, and the leading edge of the fed recording paper hits the roller to form some slack, thereby correcting the oblique feeding of the recording paper (skew correction), and the photosensitive drum. Reactivation is performed at a timing when a predetermined positional relationship with the image 104 is obtained, and the recording paper is conveyed.
[0015]
On the other hand, the surface of the photosensitive drum 104, which is rotationally driven clockwise by the main motor, is charged by the charging charger 105 slightly before feeding and transporting the recording paper described above, and the PWM from the optical writing unit 115 is charged. An electrostatic latent image is formed on the surface by scanning with a beam spot that has been subjected to (pulse width modulation).
[0016]
The latent image is visualized by being attached with toner by a developing unit 106 based on a predetermined developing process. The toner image is transferred onto the recording paper conveyed by the registration roller 103 as described above by the transfer ON operation of the transfer / separation charger 107, and further transferred (contacted to the photosensitive drum 104). Separation is performed by the action of separation ON of the transfer / separation charger 107. Thereafter, the recording paper is sent to the fixing unit 109 by the conveyance belt, pressed against the fixing roller 110 by the pressure roller 111, and fixed by the pressure and the temperature of the fixing roller 110.
[0017]
The recording paper exiting the fixing roller 110 is discharged by a paper discharge roller 112 to a paper discharge tray provided on the side surface. Further, the toner remaining on the photosensitive drum 104 is removed and collected by the cleaning unit 106.
[0018]
A plurality of printed circuit boards 120 constituting a controller, an engine driver, and an internal interface, which will be described later, are mounted on the upper part of the apparatus.
[0019]
(System configuration of laser printer)
FIG. 2 is a block diagram showing a system configuration of a laser printer including the printer engine of FIG. 1, and corresponds to the printed circuit board 120 in FIG. That is, the laser printer 200 is roughly connected to the printer engine 100 configured as shown in FIG. 1, the engine driver 201 that controls the printer engine 100, and the host computer 205, and performs various image processing. 202 and an internal interface 203 that performs image data processing to be described later.
[0020]
The laser printer 200 receives print data transferred from the host computer 205, develops it into bit map data for each page by the controller 202, and converts it into video data that is dot information for driving the laser. Further, the converted data is sent to the engine driver 201 via the internal interface 203, and the printer engine 100 is controlled to form a visible image on the recording paper as described above. A dot processing unit 210 that is an image data processing apparatus according to the present invention is provided in the internal interface 203. Here, the video data transmitted from the controller 202 is subjected to dot correction described later to improve the image quality.
[0021]
The controller 202 includes a main microcomputer (hereinafter referred to as MPU) 211, a ROM 212 storing programs / constant data and character fonts required by the MPU 211, a RAM 213 storing general data, dot patterns, and the like. An I / O 214 that controls data input / output and an operation panel 221 connected to the MPU 211 via the I / O 214 are connected to each other via a data bus, an address bus, a control bus, and the like.
[0022]
An internal interface 203 including a host computer 205 and a dot correction unit 210 is also connected to the MPU 211 via the I / O 214. The engine driver 201 controls a sub microcomputer (hereinafter referred to as a CPU) 215, a ROM 216 that stores programs and constant data required by the CPU 215, a RAM 217 that stores general data, and an input / output of data. I / O 218 that is connected to each other by a data bus, an address bus, a control bus, and the like.
[0023]
The I / O 218 is connected to the internal interface 203 and inputs video data from the controller 202 and various switch states on the operation panel 221, and outputs status signals such as an image clock (WCLK) and a paper end to the controller 202. To do. The I / O 218 is also connected to the optical writing unit 115 and other sequence device group 219 constituting the printer engine 100, and various sensors 220 including a synchronization sensor described later.
[0024]
The controller 202 receives a command such as a print command and print data such as character data / image data from the host computer 205, edits them, and if it is a character code, it is necessary for writing an image using a character font stored in the ROM 212. Convert to dot pattern. Then, bitmap data of these characters and images (hereinafter collectively referred to as images) is developed in a video RAM area in the RAM 213 in units of pages.
[0025]
When the image clock WCLK is input together with the ready signal from the engine driver 201, the controller 202 converts the bitmap data (dot pattern) developed in the video RAM area in the RAM 213 into video data synchronized with the image clock WCLK. The data is output to the engine driver 201 via the interface 203. The dot correction unit 210 in the internal interface 203 performs dot correction described later on the video data.
[0026]
On the operation panel 221, there are a switch / key group (not shown) and a display, which controls data according to an instruction from the operator, transmits the information to the engine driver 201, and displays the status of the printer on the display. Or display.
[0027]
The engine driver 201 controls the optical writing unit 115 of the printer engine 100 and the sequence device group 219 such as the charging charger 105 and the developing unit 106 based on the video data input by the dot correction via the internal interface 203 from the controller 202. Video data necessary for control or image writing is input via the internal interface 203 and output to the optical writing unit 115. At the same time, a signal indicating the state of each part of the engine is input and processed from the synchronous sensor and other sensors 220, and status signals of necessary information and error conditions (for example, paper end) are sent to the controller 202 via the internal interface 203. Output.
[0028]
FIG. 3 is an explanatory diagram showing the main configuration of the optical writing unit 115 in FIG. This optical writing unit 115 is rotated in the direction of arrow A by an LD (laser diode) unit 301, a first cylinder lens 302, a first mirror 303, an imaging lens 304, a disk type motor 305, and a disk type motor 305. A rotating deflector 307 including a polygon mirror 306, a second mirror 308, a second cylinder lens 309, and a third mirror 310, a condensing lens 311 including a cylinder lens, and a synchronization sensor 312 including a light receiving element. ing. The LD unit 301 includes a laser diode (hereinafter referred to as LD) and a collimator lens that corrects a divergent beam emitted from the LD into a parallel light beam.
[0029]
The first cylinder lens 502 has a function of shaping the parallel light beam emitted from the LD unit 301 in the sub-scanning direction on the photosensitive drum 104, and the imaging lens 304 is parallel reflected by the first mirror 303. The light is optically corrected to a convergent beam and incident on one surface of the polygon mirror 306. The polygon mirror 306 is an R polygon mirror having a so-called curvature reflecting surface, which is formed by bending a plurality of surfaces. As a result, a post-object type rotary deflector 307 that does not use the fθ lens that has been disposed between the second mirror 308 and the second mirror 308 is realized. .
[0030]
The second mirror 308 reflects the beam (scanning beam) reflected and deflected by the rotary deflector 307 toward the photosensitive drum 104. The scanning beam reflected by the second mirror 308 passes through the second cylinder lens 309 and forms an image as a sharp spot on the main scanning line on the photosensitive drum 104.
[0031]
The third mirror 310 is disposed outside the scanning area on the photosensitive drum 104 by the light beam reflected by the rotary deflector 307 and reflects the incident light beam toward the synchronization sensor 312 side. The light beam reflected by the third mirror 310 and collected by the condensing lens 311 is converted into a synchronization signal for keeping the scanning start position constant by a light receiving element such as a photodiode constituting the synchronization sensor 312. Is done.
[0032]
(Configuration example 1 of dot correction unit)
FIG. 4 is a block diagram showing a first configuration example of the dot correction unit in FIG. The dot correction unit 210 in this case includes a parallel / serial converter (hereinafter referred to as a P / S converter) 401, a FIFO memory 402, a window 403, a pattern recognition unit 404, a memory block 405, and a video data output unit. 406 and a timing control unit 407 that controls these synchronously. FIG. 6 shows a detailed configuration example of the FIFO memory 402, the window 403, and the pattern recognition unit 404.
[0033]
When the video data transferred from the controller 202 (see FIG. 2) is parallel (8-bit) data, the P / S converter 401 is provided to convert the video data into serial (1-bit) data and send it to the FIFO memory 402. The dot data correction is basically not involved. When the video data transferred from the controller 202 is serial data, the P / S converter 401 is not necessary.
[0034]
The FIFO memory 402 is a first-in first-out memory. As shown in FIG. 6, line buffers 402a to 402f for storing video data for a plurality of lines (6 lines in this example) sent from the controller 202 are serially connected.
[0035]
As shown in FIG. 6, the window 403 includes one line of serial video data sent from the controller 202 via the P / S converter 401, and six lines outputted from the line buffers 402a to 402f of the FIFO memory 402. 11-bit shift registers 403a to 403g are serially connected to a total of 7 lines of data, forming a pattern detection window (an example of this sample window is shown in FIG. 7). ing.
[0036]
The middle bit (indicated by a cross in FIG. 6) of the center shift register 403d is the storage position of the target dot of interest. Of the shift registers 403a to 403g constituting the

window

403, 7 bits are sufficient for the shift register 403a and the shift register 403g, and 8 bits are sufficient for the shift register 403b and the shift register 403f, and there is no portion indicated by a broken line in FIG. Also good.
[0037]
As the video data is sequentially shifted one bit at a time in the line buffers 402a to 402f constituting the FIFO memory 402 and the shift registers 403a to 403g constituting the window 403, the noticed dots change sequentially. The video data in the center window 403 can be extracted continuously.
[0038]
Based on the dot information extracted from the window 403, the pattern recognizing unit 404 is a target dot (attention dot) and its surrounding information, in particular, the feature of the line segment shape at the boundary between the black dot and the white dot of the image data. Is recognized, and the recognition result is output as code information in a predetermined format. This code information becomes the address code of the memory block 405.
[0039]
The timing control unit 407 includes an FGATE signal that defines a writing period for one page from the engine driver 201, an LGATE signal that defines a writing period for one line, an LSYNC signal that indicates the writing start and end timing of each line, and each dot The image clock WCLK and the RESET signal for synchronizing the reading and writing are input, and a clock signal necessary for synchronizing the operation is generated for each of the functional blocks 401 to 406.
[0040]
The correction data in the memory block 405 can be selectively loaded from the ROM 212 or ROM 216 by the MPU 211 of the controller 201 or the CPU 215 of the engine driver 201 or downloaded from the host computer 2105. As a result, the correction data for the correction pattern of the image data can be easily changed.
[0041]
FIG. 8 is a block diagram showing the relationship between the internal configuration of the pattern recognition unit 404 and the window 403 in FIG. A window 403 which is a sample window includes a central 3 × 3 bit core region (Core) 403C, an upper region (Upper) 403U and a lower region (Lower) 403D, a left region (Left) 403L, and a right region (Right). ) 403R.
[0042]
The pattern recognition unit 404 includes a core region recognition unit 801, a peripheral region recognition unit 802,

multiplexers

803 and 804, a gradient calculation unit 805, a position calculation unit 806, a determination unit 807, and a gate 808. And is composed of. The peripheral region recognition unit 802 is further configured by an upper region recognition unit 802U, a right region recognition unit 802R, a lower region recognition unit 802D, and a left region recognition unit 802L.
[0043]
(1) Window
The window 403 is a sample window of 7 (height) × 11 (width) as shown by a broken line in FIG. 7, and actually includes 7-line shift registers 403a to 403g as shown in FIG. .
[0044]
Each line is composed of an 11-bit register. Of the total 77-bit register output, 49 dots surrounded by a broken line are used to detect a specific pattern, that is, a line segment close to horizontal or vertical (strictly speaking, the boundary of the black dot region).
[0045]
(2) Core area
A region surrounded by a thin solid line in the window 403 indicated by a broken line in FIG. 7 is a 3 × 3 dot core region 403C. The center dot of the core region 403C is the target pixel (target dot) to be corrected.
[0046]
Next, output signals from the functional blocks 801 to 808 constituting the pattern recognition unit 404 shown in FIG. 8 will be described.
[0047]
(1) Output signal of core region recognition unit 801
H / V: A signal indicating whether the line segment is close to horizontal or close to vertical, and becomes high level “1” when the line segment is near horizontal, and low level “0” when the line segment is close to vertical. .
[0048]
DIR0 to 1: A 2-bit coded signal indicating the inclination direction of the line segment, and the following four types of information are represented by 2 bits of DIR1 and DIR0.

[0049]
B / W: A signal indicating whether the target dot (pixel) is black or white, and the content of the target dot is output as it is. Therefore, it is “1” if the target dot is black and “0” if it is white.
[0050]
U / L: When the target dot is white, the signal indicates whether the position of the target dot is on the upper side (right side) or lower side (left side) with respect to the line segment. On the lower side (left side), it is “0”.
[0051]
GST: A signal indicating whether or not the target dot is the start point of gradient calculation. If the target dot is the start point of the step (change point) that is the source of jaggy, “1”; otherwise Becomes “0”.
[0052]
RUC: a flag indicating whether or not the state of the right region 403R or the upper region 403U needs to be determined with respect to the pattern in the core region 403C, and is “1” if necessary and “0” if unnecessary.
[0053]
LLC: A flag indicating whether or not the state of the left region 403L or the lower region 403D needs to be determined with respect to the pattern in the core region 403C, and is “1” if necessary and “0” if unnecessary. When both RUC and LLC are “1”, the line segment pattern in the core region 403C is horizontal or vertical, and when both RUC and LLC are “0”, matching is not necessary.
[0054]
CC0 to 1: 2-bit information indicating the number of continuous dots in the line segment pattern in the core region 403C, and a numerical value of “0 to 3”.
[0055]
RUA0 to 1: A 2-bit signal designating one of the three sub-regions in the right region 403R or the upper region 403U.
[0056]
(2) Output signal of peripheral area recognition unit 802
cn0-2: 3-bit information indicating the number of continuous dots in the horizontal or vertical direction in the peripheral area with respect to a specific dot in the core area 403C, indicating a numerical value of “0-4”.
dir0 to 1 are 2-bit signals indicating the inclination direction of the line segment pattern detected by the matching detection in the sub-region, and are encoded in the same manner as DIR0 to DIR described above.
[0057]
(3) Output signals of multiplexers (MUX) 803 and 804
RUCN0-2: 3-bit information indicating the number of horizontal or vertical continuous dots in the right region 403R or the upper region 403U.
RUDIR0 to 1: These are coded signals indicating the inclination direction of the line segment in the right region 403R or the upper region 403U.
[0058]
LLCN0-2: 3-bit information indicating the number of horizontal or vertical continuous dots in the left region 403L or the lower region 403D.
LLDIR0 to 1: Coded signals indicating the inclination direction of the line segment in the left region 403L or the lower region 403D.
[0059]
(4) Output signal of discrimination unit 807
DIR0 to 1: These are the same signals as the signals DIR0 to DIR1 from the core area recognition unit 801.
NO-MATCH: A signal indicating that there is no pattern to be corrected in the recognized line segment (it is “1” when there is no pattern to be corrected).
[0060]
(5) Output signal of inclination calculation unit 805
G0-3: 4-bit code information indicating the degree of inclination of the recognized line segment (GRADIENT). This inclination is not a mathematical inclination angle, but represents the number of continuous dots in the horizontal or vertical direction of the line segment pattern of interest. That is, the number of continuous dots until the dot level difference occurs corresponds to the degree of inclination (angle).
[0061]
(6) Output signals of position calculation unit 806 and gate 808
p0-3: 4-bit code information indicating the position (POSITION) of the target dot. In the case of a line segment close to the horizontal, the number of dots from the left end in the continuous bit to the target bit, in the case of a line segment close to the vertical. Is a dot from the lower end to the target dot in the continuous dot.
[0062]
P0-3: Position codes output from the gate 808. When the signal NO-MATCH from the determination unit 806 is false (“0”), p0-3 are output as they are, and when the signal NO-MATCH is true (“1”) 0 ".
[0063]
Next, the operation of each functional block when the central core region is 3 × 3 in the pattern recognition unit 404 shown in FIG. 8 will be described.
[0064]
The core area recognizing unit 801 extracts and captures data of each dot in the core area 403C of the window 403, executes various determinations and counts on the attention dot at the center, and performs the above-described signals H / V, B / W and U / L are output to the memory block 405, and the inputs of the

multiplexers

803 and 804 are switched depending on H / V, that is, a line segment near horizontal or a line segment near vertical.
[0065]
Further, RUC and LLC indicating which peripheral region needs to be determined are output to the inclination calculating unit 805 and the determining unit 807, and GST indicating whether or not the target dot is the start point of the step is calculated. Output to the unit 806. In addition, DIR 0 to 1, which is code information indicating the inclination direction of the line segment, is output to the determination unit 807.
[0066]
Then, CC0-1 indicating the number of consecutive dots in the core area is sent to the slope calculation unit 805, and RUAS0-1 specifying one of the three subregions of the upper area 403U and the right area 403R is set to the upper part of the peripheral area recognition unit 802. The region recognition unit 802U and the right region recognition unit 802R output LLAS0-1 specifying one of the three subregions of the lower region 403D and the left region 403L to the lower region recognition unit 802D and the left region recognition unit 802L, respectively.
[0067]
The peripheral region recognition unit 802 includes an upper region recognition unit 802U, a right region recognition unit 802R, a lower region recognition unit 802D, and a left region recognition unit 802L. The upper region 403U, the right region 403R, the lower region 403D, and the left region of the window 403, respectively. Each dot data in each designated sub-region of 403L is extracted and captured, its line segment pattern is recognized, cn0-2 indicating the number of continuous dots in that region, and dir0-1 indicating the inclination direction of the line segment. Is output to the multiplexer 803 or the multiplexer 804.
[0068]
The multiplexer 803 selects information from the upper region recognition unit 802U when the signal H / V from the core region recognition unit 801 is “0”, and selects information from the right region recognition unit 802R when the signal H / V is “1”. Then, the number of consecutive dots in each sub-region is output as RUCN0-2 to the inclination calculation unit 805, and the line segment inclination direction is output as RUDIR0-1 to the determination unit 807.
[0069]
The multiplexer 804 selects information from the lower region recognition unit 802D when the signal H / V from the core region recognition unit 801 is “0”, and selects information from the left region recognition unit 802L when the signal H / V is “1”. Then, the number of consecutive dots in each sub-region is output to the inclination calculation unit 805 and the position calculation unit 806 as LLCN0 to 2, and the line segment inclination direction is output to the determination unit 807 as LLDIR0 to 1.
[0070]
The determination unit 807 receives the code information DIR0 to DIR1, RUDIR0 to 1, LLDIR0 to 1 and the signals RUC and LLC, and determines whether it is necessary to perform dot correction. The code information DIR0 to DIR0-1 indicating the inclination direction of the recognized line segment is output, and the determination signal NO-MATCH is set to “1”. By this signal, the gate 808 is closed so that the position information P0-3 is not output.
[0071]
The inclination calculation unit 805 inputs code information CC0 to 1, RUCN0 to 2 and LLCN0 to 2, and signals RUC and LLC indicating the number of consecutive dots, and determines the inclination degree (GRADENT) of the recognized line segment pattern. Calculated as the number of consecutive dots, and output code information G0-3.
[0072]
The position calculation unit 806 receives code information LLCN0 to 2 indicating the number of continuous dots in the left region 403L or the lower region 403D of the window 403 and the signal GST, calculates the position (POSITION) of the target dot, and code information p0. ~ 3 (= P0-3) are output.
[0073]
Here, an inclination and position calculation method in the inclination calculation unit 805 and the position calculation unit 806 will be described. The inclination degree (GRADIENT) and the position (POSITION) are obtained from GST (1-GST = notGST), CC, RUC, and LLC, which are information output from the core area recognition unit 801 described above, and the peripheral area recognition unit 802. It is calculated by the following equation from RUCN and LLCN which are information output through the

multiplexers

803 and 804.
[0074]
GRADENT = CC + (RUC × RUCN) + (LLC × LLCN)
POSITION = GST + notGST × (LLCN + 2)
[0075]
The memory block 405 is configured as a pattern memory. The code information (12 bits) output from the pattern recognition unit 404 is used as an address, correction data (10 bits) stored in advance is read out, and video data for laser driving is read. This is output and becomes a corrected dot pattern.
[0076]
(Pattern memory correction data storage method)
In the memory block (pattern memory) 404 shown in FIG. 4, basically, the above-described GRADENT that indicates the degree of inclination and POSITION that indicates the position of the target pixel are schematically shown in FIG. As shown, correction data for the target pixel is stored.
[0077]
If GRADIENT is G, G = 1 is 45 ° and G = 13 (hex and D) is a horizontal or vertical line, so G is in the range of 1 to C, and if POSITION is P, 1 to 7 It is a range. That is, the correction data is stored in the address area (16 × 8) indicated by a bold line in FIG. Therefore, a considerably large memory area is occupied.
[0078]
However, since detection of P is limited by the size of the window, that is, the sample window, when the size of the sample window is m (vertical) × n (horizontal), for example, in the case of a line segment close to the horizontal, (n + 1) P up to / 2 (up to 7 in this example where n = 13) is detected, but when the tilt angle is larger than that, a part of P is not detected. Therefore, the memory area actually used is an address range on the staircase as shown in FIG.
[0079]
Therefore, in this embodiment, the range of correction data is divided before and after the G value is “7”, and the most significant bit of the G code (4 bits) for the divided correction data is deleted, so that G = 8. By shifting .about.C to 0.about.4, a part of the address by G is overlapped. As a result, as shown in FIG. 17, the P address for the shifted G is exactly within the empty area of the original P address for G = 1 to 7, and the whole can be stored in the 8 × 8 address area. it can.
[0080]
The correction data output of the memory block 404 described above is an integer multiple of the normal width, that is, the laser emission time divided into a plurality of values for each dot of video data sent from the controller 202 (in the case of 10 divisions). Is output in parallel as 10 times) information.
[0081]
The video data output unit 406 serializes the parallel information output from the memory block 404 and sends it to the printer engine 100, and turns on / off the laser diode of the LD unit 301 that is a light source provided in the optical writing unit 115. Signal source.
[0082]
However, the ON / OFF control of the laser diode of the LD unit 301 described above assumes control based on binary data. Therefore, when control based on multi-value data is assumed, it is not necessary to serialize parallel information output from the memory block 404 by the video data output unit 406 and send it to the printer engine 100. Is directly written by the optical writing unit 115 by associating the parallel information from the laser diode of the LD unit 301 (in this case, the multi-value control LD unit) with the multi-value image data relating to the ON / OFF and power control of the laser diode. I do.
[0083]
Next, the characteristic features of the present invention of the above-described image data processing apparatus will be described.
[0084]
(Configuration of dot correction unit)
FIG. 5 is a block diagram showing the configuration of the dot correction unit according to the embodiment of the present invention. In the dot correction unit 210, an inclined bit switching unit 501 is arranged between the pattern recognition unit 404 and the memory block 405 in the configuration shown in FIG. Therefore, since other components and their functions are the same as those in FIG. 4, the same reference numerals are given and description thereof is omitted.
[0085]
Whether the slope bit switching unit 501 has a slope of a line segment rising to the right or falling to the right among the multi-bit code information representing the feature of the line segment shape recognized for the dot of interest by the pattern recognition unit 404. The operation illustrated in the timing chart of FIG. 10B is performed using the circuit illustrated in FIG.
[0086]
In the logic circuit 1001 in FIG. 10A, if the inclined bit control signal is High level, the SLOP signal input from the pattern recognition unit 404 is output to the memory block 405 as it is. On the other hand, if the tilt bit control signal is at the low level, the SLOP signal input from the pattern recognition unit 404 is fixed to the low level output and output to the memory block 405. By using this configuration, it is possible to switch the image legal state shown in FIGS.
[0087]
FIG. 11 shows an image correction state when the tilt bit control signal is at a high level with respect to the logic circuit of FIG. 10A. FIG. 11A shows before correction, and FIG. 11B shows after correction. ing. Here, a bitmap of an image B that is a dot at a line-symmetrical position with respect to a vertical line with respect to the image A is shown. Here, dots indicated by black circles (●) in the bitmap of the image before correction are dots that are in a line-symmetric position with respect to the vertical line. In this image data processing apparatus, the multi-bit code information output from the pattern recognition unit 404 includes all codes other than the SLOP signal, which is a bit indicating whether the slope of the line segment is rising to the right or falling to the right. The information signal is the same.
[0088]
For example, when the slope of the line segment is rising to the right, it is assumed that SLOP signal = 0, and when it is falling to the right, SLOP signal = 1. From the pattern recognition unit 404 other than the SLOP signal for the dots indicated by black circles (●) in FIG. Assuming that the output multi-bit code information is xxx, the multi-bit code information input as the address of the memory block 405 is “1xxx” at the dot position of the image A, and the black circle (●) of the image B Since the dot position is “0xxx”, the corrected image A and image B shown in the figure can be converted into different image data images. This realizes jaggy correction of precise image data like the corrected image shown in the figure.
[0089]
FIG. 12 shows an image correction state when the tilt bit control signal is at a low level with respect to the logic circuit of FIG. 10A. FIG. 12A shows before correction, and FIG. 12B shows after correction. ing. Also in FIG. 12, bitmaps of images A and B having the same definition as in FIG. 11 are shown. In addition, dots indicated by black circles (●) in the bitmap of the image before correction are dots that are in line symmetry with respect to the vertical line. In this image data processing apparatus, the multi-bit code information output from the pattern recognition unit 404 includes all codes other than the SLOP signal, which is a bit indicating whether the slope of the line segment is rising to the right or falling to the right. The information signal is the same.
[0090]
However, here, the SLOP signal indicating the inclination of the line segment becomes the same SLOP signal = 0 by the operation of the inclination bit control signal of the inclination bit switching unit 501, and the SLOP signal for the dot indicated by the black circle (●) is the same as in FIG. Assuming that the multi-bit code information output from the pattern recognition unit 404 other than xxx is xxx, the multi-bit code information input as the address of the memory block 405 is the dot position of the black circle (●) in both the image A and the image B Then, “0xxx” is obtained. Therefore, the corrected image A and image B shown in the figure are converted into the same image data image.
[0091]
This is a method for performing jaggy correction using the same image data as in the corrected image shown in FIG. 12, and it is a less accurate correction for jaggy correction than the method described in FIG. For the electrostatic latent image, there is a possibility that a correction result equivalent to the setting of FIG. 11 may be obtained depending on the image to be subjected to the jaggy correction, and the image data capacity stored in the memory block 405 used for the jaggy correction is reduced. (Reduction to half the capacity in the case of FIG. 11) and time for correction data creation can be shortened.
[0092]
Next, a control example of the level (state) of the tilt bit control signal in the tilt bit switching unit 501 described above will be described using a flowchart.
[0093]
(Control example 1)
FIG. 13 is a flowchart showing a first control example of the level (state) of the tilt bit control signal according to the embodiment of the present invention. First, it is determined whether or not an image developed in a bitmap form handled by the image data processing apparatus is a received image by facsimile (S1301). If it is determined that the received image is a facsimile received image, the tilt bit control signal is set to a high level (S1302), and a high-quality image is output by jaggy correction of the precise image data shown in FIG. 11 (S1303). On the other hand, if the received image is not a facsimile reception image, the tilt bit control signal is set to the low level (S1304), and the jaggy correction image shown in FIG. 12 is output (S1305).
[0094]
In other words, when the image data expanded in a bitmap shape handled by the image data processing apparatus is a received image by facsimile, the characteristics of the line segment shape recognized for each dot by the inclined bit switching unit 501 are displayed. Of the plurality of bits to be represented, a bit indicating whether the slope of the line segment is an upward slope or a downward slope is valid. As a result, the original image data is a high-accuracy image in which the jaggy of the contour line is corrected in more detail for a received image by a facsimile received as an image formed with coarse pixels without bothering the user. Image quality image output can be performed.
[0095]
(Control example 2)
FIG. 14 is a flowchart showing a second control example of the level (state) of the tilt bit control signal according to the embodiment of the present invention. First, it is determined whether or not an image developed in a bitmap shape handled by the image data processing apparatus is an image formed with fine pixels having a certain resolution or higher (S1401). If it is determined that the image is composed of fine pixels having a certain resolution or higher, the tilt bit control signal in FIG. 10 is set to the low level (S1402), and the number of correction data necessary for the jaggy correction shown in FIG. 12 is minimized. High-quality image output is performed using the method suppressed to (S1403). On the other hand, if it is determined that the image does not exceed a certain resolution, the tilt bit control signal is set to a high level (S1404), and a high-quality image is output by the jaggy correction of the image data shown in FIG. 11 (S1405).
[0096]
Here, if the above-mentioned certain resolution is defined as 600 dpi, for example, the original image is formed at 400 dpi for the copy image from the scanner and 600 dpi for the printer image from the printer controller, the control of FIG. As for the printer image from the printer controller, high-quality image output is performed by a method in which the number of correction data necessary for jaggy correction is minimized.
[0097]
That is, when the image data expanded in a bitmap shape handled by the image data processing apparatus is an image formed with fine pixels having a certain resolution or higher, the inclined bit switching unit 501 applies each dot to each dot. Among the plurality of bits representing the feature of the line segment shape recognized in this way, the bit indicating whether the slope of the line segment is an upward slope or a downward slope is invalidated. As a result, as the original image data, jaggies are rarely noticeable at the time of the original image for an image formed with fine pixels of a certain resolution or higher. More stable image formation is possible, and the rewrite time of correction data necessary for jaggy correction is reduced by minimizing the number of pre-stored correction data necessary for contour jaggy correction. Can do.
[0098]
(Control example 3)
Here, since the original image is enlarged and changed, the bitmap that was a step of 1 dot on the original image may be increased to two or more steps, resulting in a more noticeable jaggy image. An example of control in the case where a jaggy image is generated will be described.
[0099]
FIG. 15 is a flowchart showing a third control example of the level (state) of the tilt bit control signal according to the embodiment of the present invention. First, an image expanded in the form of a bitmap handled by the image data processing device doubles the number of data in either the main scanning direction (horizontal direction) or the sub-scanning direction (vertical direction) with respect to the original image data. It is determined whether the image has been subjected to the above enlargement / reduction (for example, when enlargement / reduction of a copy image from the scanner) (S1501). If it is determined that the image has been subjected to enlargement / magnification / magnification, the tilt bit control signal in FIG. 10 is set to a high level (S1302), and the high image quality by jaggy correction of the precise image data shown in FIG. 11 is set. Is output (S1303). On the other hand, if it is determined that the image has not been subjected to enlargement / magnification, the tilt bit control signal in FIG. 10 is set to the Low level (S1402), and the number of correction data necessary for the jaggy correction shown in FIG. 12 is minimized. High-quality image output is performed using the method suppressed to (S1403).
[0100]
That is, the image data expanded in the form of a bitmap handled by the image data processing apparatus has been enlarged / scaled by at least twice the number of data in either the main scanning direction or the sub-scanning direction with respect to the original image data. In the case of image data, whether the slope of the line segment is a right-up or right-down slope among a plurality of bits representing the feature of the line shape recognized for each dot by the slope bit switching unit 501. The bit indicating is valid. As a result, it is possible to output a jaggy image that is further emphasized by enlarging and scaling the original image data as a high-quality image in which the contour line jaggy is corrected in more detail without bothering the user. .
[0101]
By the way, in the embodiment described above, the case where the dot correction unit 210 which is the image data processing apparatus of the present invention is provided in the internal interface 203 connecting the controller 202 of the laser printer 200 and the engine driver 201 has been described. However, the dot correction unit 210 may be provided on the controller 202 side or the engine driver 201 side.
[0102]
Further, the present invention is not limited to a laser printer, and various image forming apparatuses that form images by developing them into a bitmap, such as LED printers and other various optical printers, digital copiers, plain paper facsimiles, etc. The present invention can be similarly applied to an image display device that displays a formed image.
[0103]
【The invention's effect】
As described above, according to the image data processing device according to the present invention (claim 1), when the image data expanded in a bitmap shape for image processing by the image data processing device is a received image by facsimile. In this case, the bit indicating whether the slope of the line segment is rising to the right or falling to the right among the plurality of bits representing the characteristics of the line segment shape recognized for each dot by the inclination bit switching means is valid. Thus, as the original image data, the jaggy of the contour line is corrected in more detail without troublesome user's hand for the received image by the facsimile received as the image formed by the coarse pixels. High-quality image output can be performed.
[0104]
In addition, according to the image data processing apparatus (claim 2) of the present invention, the image data expanded in the form of a bitmap handled by the image data processing apparatus is formed by fine pixels having a certain resolution or higher. In this case, the bit indicating whether the slope of the line segment is a right-up or right-down slope among a plurality of bits representing the characteristics of the line shape recognized for each dot by the slope bit switching means. By disabling the, the original image data will not be extremely noticeable at the time of the original image for images formed with fine pixels of a certain resolution or higher. Therefore, the number of correction data stored in advance required for the jaggy correction of the contour line is minimized. By suppressing the limit, it is possible to reduce the rewrite time of the correction data necessary for jaggy correction.
[0105]
According to the image data processing apparatus of the present invention (Claim 3), the image data expanded in the form of a bitmap handled by the image data processing apparatus is in the main scanning direction or the sub scanning with respect to the original image data. In the case of image data in which the number of data is magnified or scaled twice or more in any of the directions, among the plurality of bits representing the feature of the line segment shape recognized for each dot by the inclined bit switching means, In order to validate the bit indicating whether the slope of the line segment was rising to the right or falling to the right, the user's hands are bothered with the jaggy image that is further emphasized by scaling the original image data. The image can be output as a high-quality image in which the jaggy of the contour line is corrected in more detail.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a schematic configuration of a printer engine.
2 is a block diagram showing a system configuration of a laser printer including the printer engine of FIG. 1. FIG.
3 is an explanatory diagram showing a main configuration of the optical writing unit in FIG. 1. FIG.
4 is a block diagram illustrating a first configuration example of a dot correction unit in FIG. 2; FIG.
FIG. 5 is a block diagram illustrating a second configuration example of the dot correction unit in FIG. 2;
FIG. 6 is a block diagram illustrating a detailed configuration example of a FIFO memory, a window, and a pattern recognition unit.
FIG. 7 is an explanatory diagram showing a shape example of a window and a core region thereof.
8 is a block diagram illustrating a relationship between an internal configuration of a pattern recognition unit and a window in FIG. 4;
FIG. 9 is a block diagram illustrating an output signal of a pattern recognition unit and an output signal of a memory block.
FIG. 10 is an explanatory diagram showing a logic circuit that controls a ramp bit control signal and its timing chart;
11A and 11B show an image correction state when the tilt bit control signal is at a high level with respect to the logic circuit of FIG. 10A. FIG. 11A shows before correction, and FIG. 10B shows after correction. ing.
FIGS. 12A and 12B show an image correction state when the tilt bit control signal is at a low level with respect to the logic circuit of FIG. 10A; FIG. 12A shows before correction, and FIG. ing.
FIG. 13 is a flowchart showing a first control example of the level (state) of the tilt bit control signal according to the embodiment of the present invention.
FIG. 14 is a flowchart showing a second control example of the level (state) of the tilt bit control signal according to the embodiment of the present invention.
FIG. 15 is a flowchart showing a third control example of the level (state) of the tilt bit control signal according to the embodiment of the present invention.
FIG. 16 is an explanatory diagram illustrating an example of storing correction data in a memory block (pattern memory);
FIG. 17 is an explanatory diagram showing an example of storing correction data in a memory block (pattern memory) with improved use efficiency of a memory area;
[Explanation of symbols]
100 Printer engine
115 Optical writing unit
200 Laser printer
201 Engine driver
202 controller
203 Internal interface
210 Dot correction unit
403 windows
404 Pattern recognition unit
405 memory block
406 Video data output unit
407 Timing control unit
501 Inclined bit switching unit
1001 Logic circuit

Claims

A window for extracting data of each pixel in a predetermined area centering on the pixel of interest of the image data developed in a bitmap;
A plurality of features representing the line segment shape recognized for the image of interest by recognizing the line segment shape of the boundary between the black pixel region and the white pixel region of the image data from the image data extracted through the window Pattern recognition means for generating bit code information;
A memory block that uses at least a part of the code information and reads out and outputs correction data stored in advance with the code information as an address for pixels determined to be corrected;
Inclination for switching between enabling or disabling the bit indicating whether the slope of the line segment is a right-up or right-down slope among a plurality of bits representing the feature of the line-segment shape recognized for each pixel. A bit switching means,
The inclined bit switching means, when the image data expanded in the bitmap form is a received image by facsimile, the inclination of the line segment among a plurality of bits representing the characteristic of the line segment shape recognized for each pixel An image data processing apparatus characterized by validating a bit indicating whether the slope is an upward or downward slope.

The inclined bit switching means has a plurality of bits representing the feature of the line segment shape recognized for each pixel when the image data developed in the bitmap form is an image formed with a certain resolution or higher. The image data processing apparatus according to claim 1, wherein a bit indicating whether the slope of the line segment is an upward slope or a downward slope is invalidated.

The inclined bit switching means is configured such that the image data expanded in the bitmap shape is subjected to enlargement / magnification that is twice or more the number of data in either the main scanning direction or the sub-scanning direction with respect to the original image data. Of the plurality of bits representing the feature of the line segment shape recognized for each pixel, the bit indicating whether the slope of the line segment is rising to the right or falling is valid. The image data processing apparatus according to claim 1, wherein: