JP3798855B2 - 信号切換えスイッチ - Google Patents
信号切換えスイッチ Download PDFInfo
- Publication number
- JP3798855B2 JP3798855B2 JP26353796A JP26353796A JP3798855B2 JP 3798855 B2 JP3798855 B2 JP 3798855B2 JP 26353796 A JP26353796 A JP 26353796A JP 26353796 A JP26353796 A JP 26353796A JP 3798855 B2 JP3798855 B2 JP 3798855B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- switch
- impedance
- impedance conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
- H10W44/234—Arrangements for impedance matching
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は信号切換えスイッチに関する。例えば、本発明は、携帯電話の送受信切り換え等に使用される高周波用の信号切換えスイッチに関するものである。
【０００２】
【従来の技術】
図１は、従来の携帯電話の送受信切り換え等に使用される信号切換えスイッチ１を示す回路図である。一般に、この種の回路はＳＰＤＴ（Single-Pole-Dual-Throw）スイッチと呼ばれている。
【０００３】
このＳＰＤＴスイッチは、入出力端子として、送受信共用アンテナが接続されるＡＮＴ端子（図では、ＡＮＴで示す）と、送信用電力増幅器が接続されるＴＸ端子（図では、ＴＸで示す）と、受信用低雑音増幅器が接続されるＲＸ端子（図では、ＲＸで示す）とを備えている。
【０００４】
この信号切換えスイッチ１は４つのスイッチング用半導体素子（以下、スイッチング用素子という）Ｑ1〜Ｑ4を有しており、スイッチング用素子としてＧａＡｓ ＭＥＳＦＥＴ（ＧａＡｓ Metal-Semiconductor ＦＥＴ）が用いられている。ＡＮＴ端子−ＲＸ端子間には、スイッチング用素子Ｑ1のソース・ドレインが直列に接続され、ＲＸ端子−グランド（以下、ＧＮＤと記す）間には、スイッチング用素子Ｑ2のソース・ドレインが直列に接続され、ＡＮＴ端子−ＴＸ端子間には、スイッチング用素子Ｑ3のソース・ドレインが直列に接続され、ＴＸ端子−ＧＮＤ間には、スイッチング用素子Ｑ4のソース・ドレインが直列に接続されている。
【０００５】
各スイッチング用素子Ｑ1〜Ｑ4のゲートは、それぞれ抵抗Ｒ1〜Ｒ4を介して制御電圧端子に接続されている。Ｖ1〜Ｖ4は制御電圧端子を介して各スイッチング用素子Ｑ1〜Ｑ4のゲートに印加されている制御電圧（ゲートバイアスＶGB）である。各スイッチング用素子Ｑ1〜Ｑ4は、ゲートにピンチオフ電圧ＶP以上の電圧ＶONを印加する（Ｖ1〜Ｖ4≧ＶON）ことによりＯＮ（導通）状態となり、逆に、ゲートにピンチオフ電圧ＶP以下の電圧ＶOFFを印加する（Ｖ1〜Ｖ4≦ＶOFF）ことによりＯＦＦ（遮断）状態となる。
【０００６】
しかして、信号切換えスイッチ１を通して送信する場合には、スイッチング用素子Ｑ1，Ｑ4の制御電圧Ｖ1，Ｖ4をＶOFFにし、スイッチング用素子Ｑ2，Ｑ3の制御電圧Ｖ2，Ｖ3をＶONにすると、ＡＮＴ端子−ＲＸ端子間がＯＦＦとなり、ＡＮＴ端子−ＴＸ端子間がＯＮとなり、送信側の電力増幅器からアンテナに送信信号が出力される。
【０００７】
また、信号切換えスイッチ１を通して受信する場合には、スイッチング用素子Ｑ2，Ｑ3の制御電圧Ｖ2，Ｖ3をＶOFFにし，スイッチング用素子Ｑ1，Ｑ4の制御電圧Ｖ1，Ｖ4をＶONにすると、ＡＮＴ端子−ＴＸ端子間はＯＦＦとなり、ＡＮＴ端子−ＲＸ端子間はＯＮとなり、アンテナから受信側の低雑音増幅器に受信信号が入力される。
【０００８】
ＲＸ端子−ＧＮＤ間のスイッチング用素子Ｑ2は、スイッチング用素子Ｑ1がＯＦＦ状態となっている場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ1のＯＦＦ容量を通してＲＸ端子側に漏れてきた信号電力をＧＮＤに落とすことにより、ＲＸ端子のアイソレーション特性を高める効果がある。同様に、ＴＸ端子−ＧＮＤ間のスイッチング用素子Ｑ4は、スイッチング用素子Ｑ3がＯＦＦ状態となっている場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ3のＯＦＦ容量を通してＴＸ端子側に漏れてきた信号電力をＧＮＤに落とすことにより、ＴＸ端子のアイソレーション特性を高める効果がある。
【０００９】
【発明が解決しようとする課題】
図２は上記スイッチング用素子（ＧａＡｓ ＭＥＳＦＥＴ）Ｑ1〜Ｑ4の特性を表わし、さらに、ＯＦＦ状態のスイッチング用素子とＯＮ状態のスイッチング用素子のゲート・ソース間に加わっている信号電圧波形を表わす図であって、横軸はゲート・ソース間電圧ＶGS、縦軸はドレイン電流ＩDSを示している。なお、ＩDSSはゲート・ソース間電圧ＶGS＝０Ｖのときの飽和ドレイン電流、ＩFmaxはゲート・ソース間電圧印加時の飽和ドレイン電流、ＶTHはゲート順方向電流の立ち上がり電圧、ＶPはピンチオフ電圧、ＶBはゲート逆方向耐圧である。
【００１０】
図２に示すように、従来の高周波用信号切換えスイッチ１においては、ＡＮＴ端子とＲＸ端子又はＴＸ端子の間を伝搬する信号電圧ΔＶGSが各スイッチング用素子Ｑ1〜Ｑ4のゲートバイアスＶGB＝Ｖ1〜Ｖ4（すなわち、制御電圧ＶON又はＶOFF）を中心としてゲート・ソース間電圧ＶGSに重畳されるので、送信時にＴＸ端子から大電力の信号が入力された場合、ゲート・ソース間電圧ＶGSがスイッチング用素子Ｑ1〜Ｑ4のピンチオフ電圧ＶPに達する。このとき、送信時にはＯＮ状態であるはずのスイッチング用素子Ｑ3は、ゲート・ソース間電圧ＶGS（＝ＶON＋ΔＶGS）がピンチオフ電圧ＶP以下となる毎に一時的にＯＦＦ状態となるので、送信電力波形がクリッピングされて波形歪が生じる。
【００１１】
また、ＴＸ端子から大電力の信号が入力された場合には、ＯＦＦ状態であるはずのスイッチング用素子Ｑ1は、ゲート・ソース間電圧ＶGS（＝ＶOFF＋ΔＶGS）がピンチオフ電圧ＶP以上となる毎に一時的にＯＮ状態となるので、送信電力の一部がＲＸ端子へ漏れ、ＲＸ端子のアイソレーションが悪化する。
【００１２】
さらに、ＴＸ端子から大電力の信号が入力された場合には、ＯＦＦ状態であるはずのスイッチング用素子Ｑ4は、ゲート・ソース間電圧ＶGSがピンチオフ電圧ＶP以上となる毎に一時的にＯＮとなるので、送信電力の一部がＧＮＤに落ち、挿入損失が増加する。
【００１３】
この結果、従来の信号切換えスイッチにおいては、大きな電圧の信号による性能劣化により、線形最大伝送可能電力が制限されていた。
【００１４】
しかし、信号切換えスイッチの用途によっては低電圧動作を特に要求されない場合もあり、そのような場合にはピンチオフ電圧ＶPや制御電圧ＶON，ＶOFFを、上記の電圧的な制限からくるスイッチ性能の劣化が生じないよう、十分余裕を持って設定することが可能である。すなわち、ＶON−ＶP，ＶP−ＶOFFを十分に大きくすることにより、上記のようなスイッチ性能の劣化を防止できる。
【００１５】
このように電圧的な制限が問題とならない場合には、信号切換えスイッチ１の線形最大伝送可能電力は、電流的な制限から決まる。すなわち、信号切換えスイッチ１を伝搬する電流ＩDSがスイッチング用素子Ｑ1〜Ｑ4のドレイン電流飽和領域に達すると、送信電力波形がクリッピングされるため歪が生じ、このスイッチ性能の劣化が信号切換えスイッチ１の線形最大伝送可能電力を制限することになる。これは、スイッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSS（又は、ＩFmax）で決まり、線形最大伝送可能電力を増加させるには、スイッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSSを十分大きく設定することが必要になる。
【００１６】
しかしながら、スイッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSSを大きくするには、スイッチング用素子Ｑ1〜Ｑ4の活性層のキャリア密度等の内部構造が決定している場合、一般にゲート幅Ｗgを増やす方法が採られる。しかし、ゲート幅Ｗgを大きくするとスイッチング用素子Ｑ1〜Ｑ4の面積が増大することからチップ面積が増大し、コストが増加するという問題が生じる。また、スイッチング用素子Ｑ1〜Ｑ4のゲートは断線等のプロセス不良が生じやすいため、ゲート幅Ｗgが増大すると歩留りが低下するという問題が生じる。
【００１７】
本発明は叙上の従来例の欠点に鑑みてなされたものであり、その目的とするところは、スイッチング用の半導体素子における電流的な制限を緩和することにより、線形最大伝送可能電力を向上させることにある。
【００１８】
【発明の開示】
請求項１に記載の信号切換えスイッチは、半導体素子がスイッチング素子として用いられたスイッチ回路と、複数の入出力端子とを備え、スイッチ回路によって各入出力端子を互いに接続したり、切り離したりするための信号切換えスイッチにおいて、前記入出力端子と前記スイッチ回路との間にインピーダンス変換回路を設け、スイッチ回路からインピーダンス変換回路をみたインピーダンスを、入出力端子から外部回路をみたインピーダンスより大きくしたことを特徴としている。ここで、入出力端子とは、入力端子、出力端子もしくは入出力共用端子をさす。
【００１９】
請求項１に記載の信号切換えスイッチにあっては、スイッチ回路からインピーダンス変換回路をみたインピーダンスが、入出力端子から外部回路をみたインピーダンスより大きくなっているので、インピーダンス変換回路を設けたことにより、スイッチ回路内部を伝搬する信号電力の電流波の振幅が小さくなる。
【００２０】
よって、スイッチ回路に用いられているスイッチング用の半導体素子に要求される電流容量、例えば飽和ドレイン電流の制限を緩和することができ、信号切換えスイッチにおける線形最大伝送可能電力を向上させることができる。
【００２１】
すなわち、飽和ドレイン電流を大きくすることなく、つまりスイッチング用の半導体素子のゲート幅を大きくすることなく、信号電流を小さくすることによって線形最大伝送可能電力を向上させることができる。
【００２２】
線形最大伝送可能電力を向上させるためにゲート幅を大きくする必要がないので、チップ面積が大きくならず、コストの増大という問題も生じない。さらに、ゲート幅が大きくならないので、断線の恐れも増加せず、信号切換えスイッチの歩留りが低下することもない。
【００２３】
請求項２に記載の実施態様は、請求項１記載の信号切換えスイッチにおいて、前記インピーダンス変換回路が、前記スイッチ回路が形成された半導体集積回路のボンディングワイヤもしくはリードのインダクタンスと、前記半導体集積回路のストレーキャパシタンスとを用いたものであることを特徴としている。
【００２４】
請求項２に記載の実施態様にあっては、スイッチ回路が形成されている半導体集積回路のボンディングワイヤもしくはリードのインダクタンスとストレーキャパシタンスをインピーダンス変換回路に利用しているので、信号切換えスイッチの構成部品点数を削減することができる。また、スイッチ回路及びインピーダンス変換回路を構成された半導体集積回路のチップ面積を小さくすることができる。
【００２５】
従って、信号切換えスイッチを小型化することができると共に製造コストも安価にすることができる。
【００２６】
請求項３に記載の実施態様は、請求項１又は２記載の信号切換えスイッチにおいて、前記インピーダンス変換回路が、誘電体多層基板内に形成されたインダクタンス、キャパシタンス及び伝送線路から構成されていることを特徴としている。
【００２７】
このように、インピーダンス変換回路を構成するインダクタンス、キャパシタンス及びボンディングワイヤを誘電体多層基板内に積層することにより、インピーダンス変換回路を小面積に形成することができ、信号切換えスイッチの小型化を図ることができる。
【００２８】
また、請求項３に記載の実施態様によれば、インピーダンスのＱ値を下げることができ、広帯域なインピーダンス変換が実現できる。よって、広帯域にわたって信号切換えスイッチの性能を向上させることができる。
【００２９】
請求項４に記載の実施態様は、請求項１〜３記載の信号切換えスイッチにおいて、前記インピーダンス変換回路が、単一正電源動作用の直流カット用キャパシタンスと高周波チョーク用インダクタンスとを含んでいることを特徴としている。
【００３０】
この実施態様によれば、単一正電源動作用の高周波チョーク用インダクタンス及び直流カット用キャパシタンスをインピーダンス変換回路の一部として利用しているので、信号切換えスイッチの素子数を削減でき、半導体集積回路として構成する場合にはチップ面積を減少させることができる。従って、製造コストの削減を図ることができる。
【００３１】
請求項５に記載の実施態様は、請求項１〜４に記載の信号切換えスイッチにおいて、前記入出力端子から各インピーダンス変換回路をみたインピーダンスが前記各外部回路の要求する最適インピーダンスにほぼ等しくなっていることを特徴としている。
【００３２】
請求項５に記載の実施態様にあっては、インピーダンス変換回路が入出力端子に接続する外部回路との最適インピーダンスによる整合機能を有しているので、入出力端子と外部回路との間に整合回路を設ける必要がなくなる。
【００３３】
各入出力端子と外部回路との間に整合回路が不要になるので、信号切換えスイッチの性能を向上させた状態で、通信システム等の全体における変換損失の低減を図ることができる。さらに、素子数を減少させ、半導体集積回路においてはチップ面積を減少させることができるので、信号切換えスイッチの製造コストの削減を図ることができる。
【００３４】
【発明の実施の形態】
（第１の実施形態）
図３は、本発明の一実施形態による信号切換えスイッチ１１を示す回路図である。この信号切換えスイッチ１１は、スイッチング用素子Ｑ1〜Ｑ4としてＧａＡｓ ＭＥＳＦＥＴのような半導体素子を用いたスイッチ回路１２と、入出力端子であるＡＮＴ端子、ＲＸ端子及びＴＸ端子と、インピーダンス変換回路Ｍ１〜Ｍ３とから構成されている。ここで、スイッチ回路１２は、従来例として説明した信号切換えスイッチ（ＳＰＤＴスイッチ）１と同じものであるので、同一構成要素には同一符号を付して説明を省略する。インピーダンス変換回路Ｍ１はＡＮＴ端子とスイッチ回路１２の間に接続されており、スイッチ回路１２からインピーダンス変換回路Ｍ１をみたインピーダンスＺSWがＡＮＴ端子から外部回路をみたインピーダンスＺ0より大きくなるようにしている。同様に、インピーダンス変換回路Ｍ２はＲＸ端子とスイッチ回路１２の間に接続され、インピーダンス変換回路Ｍ３はＴＸ端子とスイッチ回路１２の間に接続されており、いずれもスイッチ回路１２からインピーダンス変換回路Ｍ２〜Ｍ３をみたインピーダンスＺSWがＲＸ端子又はＴＸ端子から外部回路をみたインピーダンスＺ0より大きくなるようにしている。
【００３５】
しかして、この信号切換えスイッチ１１にあっては、入出力端子であるＡＮＴ端子、ＲＸ端子及びＴＸ端子とスイッチ回路１２の間にそれぞれインピーダンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWが、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から外部回路をみたインピーダンスＺ0より大きくなるようにしているので、スイッチ回路１２内部を伝搬する信号電力の電流波の振幅を小さくすることができる。よって、スイッチング用素子Ｑ1〜Ｑ4としてのＭＥＳＦＥＴに要求される電流容量、すなわち飽和ドレイン電流ＩDSSの制限が緩和されるため、ＭＥＳＦＥＴのゲート幅を短くできる。この結果、スイッチング用素子Ｑ1〜Ｑ4のチップ面積の縮小が達成され、チップ面積の縮小によって製造コストが低下し、またゲート幅が短いため製造プロセスによる歩留りが向上する。そして、同じゲート幅のスイッチング用素子Ｑ1〜Ｑ4を用いた信号切換え用スイッチに比べて線形最大伝送可能電力を向上させることができる。
【００３６】
なお、本発明は、一般的にいうと、インピーダンス変換回路Ｍ１〜Ｍ３によりスイッチ回路１２の内部のインピーダンスを増加させ、スイッチ回路１２に流れる信号の電流振幅を減少させたものである。すなわち、スイッチ回路１２のインピーダンスをＺSW、スイッチ回路１２に流れる電流波の最大振幅をＩSWとすると、スイッチ回路１２を伝送される電力Ｐは、Ｐ＝（ＩSW 2・ＺSW）／２で表わされるから、スイッチ回路１２に入力される電力がＰであるとすると、スイッチ回路１２のインピーダンスＺSWを大きくすることにより、スイッチ回路１２を流れる電流ＩSWを小さくすることができる。従って、スイッチング用素子Ｑ1〜Ｑ4の電流的な制限から生じるスイッチング性能の劣化を緩和することができる。よって、本実施形態ではスイッチング用素子Ｑ1〜Ｑ4としてＧａＡｓ ＭＥＳＦＥＴを例として用いたが、他の半導体素子、例えばＰＩＮダイオード等を用いても、許容電流等の電流的な制限を緩和することが可能である（以下の実施形態においても同様）。
【００３７】
（第２の実施形態）
図４は、本発明の別な実施形態による信号切換えスイッチ１３を示す回路図である。インピーダンス変換回路Ｍ１は、Ｌ型接続されたインダクタンスＬANTとキャパシタンスＣANTからなるＬ型無損失回路であり、信号の周波数をｆとするとき、インダクタンスＬANTによるインピーダンスがｊ（２πｆ）ＬANT＝ｊ５０Ω、キャパシタンスＣANTによるインピーダンス−ｊ／（２πｆＣANT）＝−ｊ１００Ωとなっている。従って、ＡＮＴ端子から外部回路をみたインピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２からインピーダンス変換回路Ｍ１をみたインピーダンスはＺSW＝１００Ωになる。同様に、インピーダンス変換回路Ｍ２，Ｍ３は、それぞれＬ型接続されたインダクタンスＬRX，ＬTXとキャパシタンスＣRX，ＣTXとからなるＬ型無損失回路であり、インダクタンスＬRX，ＬTXによるインピーダンスｊ（２πｆ）ＬRX＝ｊ５０Ω、ｊ（２πｆ）ＬTX＝ｊ５０Ω、キャパシタンスＣRX，ＣTXによるインピーダンス−ｊ／（２πｆＣRX）＝−ｊ１００Ω、−ｊ／（２πｆＣTX）＝−ｊ１００Ωとなっている。従って、ＲＸ端子又はＴＸ端子から外部回路をみたインピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２からＲＸ端子又はＴＸ端子をみたインピーダンスもＺSW＝１００Ωになる。なお、インダクタンスＬANT，ＬRX，ＬTX、キャパシタンスＣANT，ＣRX，ＣTXの素子定数は回路を流れる信号の周波数ｆによって定まり、１.９ＧＨｚにおいては、ＬANT＝ＬRX＝ＬTX＝４.１８８ｎＨ、ＣANT＝ＣRX＝ＣTX＝０.８３８ｐＦとなっている。
【００３８】
図５及び図６はそれぞれ、信号切換えスイッチ１３にＰ＝３６０ｍＷの信号電力を入力したときの、入力端子（すなわち、ＴＸ端子またはＡＮＴ端子）、スイッチ回路１２の内部、出力端子（すなわち、ＡＮＴ端子またはＲＸ端子）における電流波形及び電圧波形を示す図である。但し、簡単のため、スイッチ回路１２の内部での抵抗損失は０であるとして計算している。入出力端子であるＡＮＴ端子、ＲＸ端子、ＴＸ端子はＺ0＝５０Ω系であるから、電圧波の最大振幅は６Ｖ［＝（２ＰＺ0）1/2］、電流波の最大振幅は１２０ｍＡ［＝（２Ｐ／Ｚ0）1/2］となっているが、スイッチ回路１２の内部ではインピーダンス変換回路Ｍ１〜Ｍ３によりＺSW＝１００Ω系となっているため、電圧波の最大振幅は８.５Ｖ［＝（２ＰＺSW）1/2］、電流波の最大振幅は８５ｍＡ［＝（２Ｐ／ＺSW）1/2］となっている。
【００３９】
すなわち、ＴＸ端子又はＡＮＴ端子から信号電力を入力すると、スイッチ回路１２を伝搬する電圧波の最大振幅はインピーダンスがＺ0＝５０Ωであると６Ｖに達するが、インピーダンス変換回路Ｍ１〜Ｍ３によりインピーダンスがＺSW＝１００Ωになっているため、スイッチ回路１２を伝搬する電圧波の最大振幅は８.５Ｖと√２倍に増加する。そのかわり、電流波の最大振幅は、Ｚ0＝５０Ωでは１２０ｍＡであったが、ＺSW＝１００Ωでは８５ｍＡと１／√２倍に減少する。
【００４０】
従って、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１２の間にインピーダンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２からＡＮＴ端子、ＲＸ端子、ＴＸ端子をみたインピーダンスＺSWを、ＡＮＴ端子、ＲＸ端子、ＴＸ端子から外部回路をみたインピーダンスＺ0より大きくなるように設定することで、スイッチ回路１２の内部を伝搬する信号電力の電流波の振幅を小さくできる。
【００４１】
これによって、スイッチング用素子Ｑ1〜Ｑ4に流れる電流が、その飽和ドレイン電流ＩDSSに達しにくくなるので、信号切換えスイッチ１３に大きな電力を供給できるようになり、線形最大伝送可能電力を大きくすることができる。よって、同一のゲート幅のスイッチング用素子Ｑ1〜Ｑ4を用いた場合と比較して、線形最大伝送可能電力を向上させることができる。
【００４２】
（第３の実施形態）
図７は、本発明の別な実施形態による信号切換えスイッチ１４を示す平面図である。この信号切換えスイッチ１４においては、スイッチ回路１２はＩＣ（半導体集積回路）チップ１５上に形成されている。１６、１７、１８はそれぞれ、ＩＣチップ１５上に形成されているスイッチ回路１２のＡＮＴ側端子電極、ＲＸ側端子電極、ＴＸ側端子電極である。スイッチ回路１２を形成されたＩＣチップ１５は、ダイパッド１９上にダイボンドされている。ダイパッド１９からは３本のグランド端子２０が延出されている。また、ＩＣチップ１５を封止しているモールドパッケージ２１には、ＡＮＴ端子となるＡＮＴリード２２と、ＲＸ端子となるＲＸリード２３と、ＴＸ端子となるＴＸリード２４の各端部が埋めこまれている。ＡＮＴリード２２とスイッチ回路１２のＡＮＴ側端子電極１６はボンディングワイヤ２５により接続されており、ＲＸリード２３とスイッチ回路１２のＲＸ側端子電極１７はボンディングワイヤ２６により接続されており、ＴＸリード２４とスイッチ回路１２のＴＸ側端子電極１８はボンディングワイヤ２７により接続されている。また、２８、２９、３０はそれぞれＡＮＴ側端子電極１６、ＲＸ側端子電極１７、ＴＸ側端子電極１８の近傍に設けられたグランド電極であって、バイアホール３１を介してダイパッド１９に導通している。スイッチ回路１２のＡＮＴ側端子電極１６とグランド電極２８はＭＩＭキャパシタ３２によって接続されており、スイッチ回路１２のＲＸ側端子電極１７とグランド電極２９はＭＩＭキャパシタ３３により接続されており、スイッチ回路１２のＴＸ側端子電極１８とグランド電極３０は、ＩＣチップ１５上に形成されたＭＩＭキャパシタ３４により接続されている。
【００４３】
図８は上記信号切換えスイッチ１４の等価回路図である。この信号切換えスイッチ１４にあっては、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１２の間に挿入されているインピーダンス変換回路Ｍ１〜Ｍ３は、いずれもインダクタンスＬL1，ＬL2，ＬL3とキャパシタンスＣS1，ＣS2，ＣS3からなるＬ型回路とインダクタンスＬW1，ＬW2，ＬW3とキャパシタンスＣM1，ＣM2，ＣM3からなるＬ型回路の２段構成となっている。
【００４４】
インピーダンス変換回路Ｍ１においては、ＡＮＴリード２２の先端がＡＮＴ端子となっており、インダクタンスＬL1はＡＮＴリード２２のインダクタンスにより構成され、キャパシタンスＣS1はＡＮＴリード２２とグランド端子２０の間のストレーキャパシタンスにより構成され、インダクタンスＬW1はボンディングワイヤ２５のインダクタンスにより構成され、大容量のキャパシタンスＣM1はＭＩＭキャパシタンス３２により構成されている。
【００４５】
同様に、インピーダンス変換回路Ｍ２においては、ＲＸリード２３の先端がＲＸ端子となっており、インダクタンスＬL2はＲＸリード２３のインダクタンスにより構成され、キャパシタンスＣS2はＲＸリード２３とグランド端子２０の間のストレーキャパシタンスにより構成され、インダクタンスＬW2はボンディングワイヤ２６のインダクタンスにより構成され、大容量のキャパシタンスＣM2はＭＩＭキャパシタンス３３により構成されている。
【００４６】
同じく、インピーダンス変換回路Ｍ３においては、ＴＸリード２４の先端がＴＸ端子となっており、インダクタンスＬL3はＴＸリード２４のインダクタンスにより構成され、キャパシタンスＣS3はＴＸリード２４とグランド端子２０の間のストレーキャパシタンスにより構成され、インダクタンスＬW3はボンディングワイヤ２７のインダクタンスにより構成され、大容量のキャパシタンスＣM3はＭＩＭキャパシタンス３４により構成されている。
【００４７】
本実施形態によれば、信号切換えスイッチ１４をモールドパッケージ２１に納める際に問題となる、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２４やボンディングワイヤ２５，２６，２７の各インダクタンスＬL1，ＬL2，ＬL3やＬW1，ＬW2，ＬW3、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２４とグランド端子２０の間のストレーキャパシタンスＣS1，ＣS2，ＣS3をインピーダンス変換回路Ｍ１〜Ｍ３の一部として積極的に利用することができ、ＩＣチップ１５のチップ面積を小さくすることが可能となり、信号切換えスイッチ１４の性能を向上した状態で、ＩＣチップ１５の面積を小さくでき、製造コストを低廉にできる。
【００４８】
（第４の実施形態）
図９は、本発明のさらに別な実施形態による信号切換えスイッチ３５を示す斜視図、図１０はその等価回路図である。この信号切換えスイッチ３５にあっては、インピーダンス変換回路Ｍ１〜Ｍ３が構成された誘電体多層基板３６の上面に、スイッチ回路１２を形成されたＩＣチップ１５が実装され、ＩＣチップ１５と誘電体多層基板３６とがボンディングワイヤ３７により接続されている。
【００４９】
インピーダンス変換回路Ｍ１〜Ｍ３は、図１０に示すように、誘電体多層基板３６の内部に多段に形成されたインダクタンスＬA1，ＬA2，ＬA3；ＬB1，ＬB2，ＬB3；ＬC1，ＬC2，ＬC3とキャパシタンスＣA1，ＣA2，ＣA3；ＣB1，ＣB2，ＣB3；ＣC1，ＣC2，ＣC3と伝送線路ＭＳ1，ＭＳ2，ＭＳ3により構成されている。
【００５０】
インピーダンス変換回路Ｍ１においては、ＡＮＴ端子とスイッチ回路１２間に直列にインダクタンスＬA1、キャパシタンスＣA1、伝送線路ＭＳ1、インダクタンスＬA3が接続され、インダクタンスＬA1とキャパシタンスＣA1の接続点がインダクタンスＬA2を介してグランド（ＧＮＤ）に接続され、キャパシタンスＣA1と伝送線路ＭＳ1の接続点がキャパシタンスＣA2を介してグランドに接続され、伝送線路ＭＳ1とインダクタンスＬA3の接続点がキャパシタンスＣA3を介してグランドに接続されている。
【００５１】
同様に、インピーダンス変換回路Ｍ２，Ｍ３においては、ＲＸ端子，ＴＸ端子とスイッチ回路１２間に直列にインダクタンスＬB1，ＬC1、キャパシタンスＣB1，ＣC1、伝送線路ＭＳ2，ＭＳ3、インダクタンスＬB3，ＬC3が接続され、インダクタンスＬB1又はＬC1とキャパシタンスＣB1又はＣC1の接続点がインダクタンスＬB2，ＬC2を介してグランドに接続され、キャパシタンスＣB1又はＣC1と伝送線路ＭＳ2又はＭＳ3の接続点がキャパシタンスＣB2，ＣC2を介してグランドに接続され、伝送線路ＭＳ2又はＭＳ3とインダクタンスＬB3又はＬC3の接続点がキャパシタンスＣB3，ＣC3を介してグランドに接続されている。なお、ボンディングワイヤ３７のインダクタンスがインピーダンス変換回路Ｍ１〜Ｍ３に利用されており、ボンデイングワイヤ３７がインピーダンス変換回路Ｍ１〜Ｍ３の一部となっている。
【００５２】
このように、インピーダン変換回路Ｍ１〜Ｍ３を誘電体多層基板３６に形成することにより、小さな実装面積において、インピーダンス変換回路Ｍ１〜Ｍ３をインダクタンスＬA1〜ＬC3、キャパシタンスＣA1〜ＣC3、伝送線路ＭＳ1〜ＭＳ3及びボンディングワイヤ３７により多段に形成することができる。
【００５３】
従って、インピーダンス変換回路Ｍ１〜Ｍ３のＱ値を下げることができ、広帯域なインピーダンス変換が実現できる。よって、広帯域にわたってスイッチ回路１２の性能を向上することができる。また、このインピーダンス変換回路Ｍ１〜Ｍ３は誘電体多層基板３６に形成しているため、実装面積が小さくて済み、信号切換えスイッチ３５を小型化することができる。
【００５４】
（第５の実施形態）
図１１は、本発明のさらに別な実施形態による信号切換えスイッチ３８を示す回路図である。この信号切換えスイッチ３８は、単一正電源動作を実現するために直流カット用キャパシタンスＣDCと高周波チョーク用インダクタンスＬRFを付加しており、この直流カット用キャパシタンスＣDCと高周波チョーク用インダクタンスＬRFをインピーダンス変換回路Ｍ１〜Ｍ３の一部としている。
【００５５】
すなわち、インピーダンス変換回路Ｍ１は、ＡＮＴ端子とスイッチ回路１２の間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点とグランドの間に直列に挿入されたインダクタンスＬG及びキャパシタンスＣGと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点に接続されて定電圧ＶDDを印加された高周波チョーク用インダクタンスＬRFとから構成されている。
【００５６】
また、インピーダンス変換回路Ｍ２は、ＲＸ端子とスイッチ回路１２の間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点とグランドの間に直列に挿入されたインダクタンスＬG及びキャパシタンスＣGと、スイッチング用素子Ｑ2とグランドの間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチング用素子Ｑ2の接続点に接続されて定電圧ＶDDを印加された高周波チョーク用インダクタンスＬRFとから構成されている。
【００５７】
同様に、インピーダンス変換回路Ｍ３は、ＴＸ端子とスイッチ回路１２の間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点とグランドの間に直列に挿入されたインダクタンスＬG及びキャパシタンスＣGと、スイッチング用素子Ｑ4とグランドの間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチング用素子Ｑ4の接続点に接続されて定電圧ＶDDを印加された高周波チョーク用インダクタンスＬRF（インピーダンス変換回路Ｍ２と共用）とから構成されている。
【００５８】
この信号切換えスイッチ３８は、上記のように単一正電源動作用の高周波チョーク用インダクタンスＬRF及び直流カット用キャパシタンスＣDCをインピーダンス変換回路Ｍ１〜Ｍ３の一部として利用しているので、信号切換えスイッチ３８の素子数を削減でき、半導体集積回路として構成する場合にはチップ面積を減少させることができる。
【００５９】
（第６の実施形態）
図１２は、本発明のさらに別な実施形態による信号切換えスイッチ３９を外部回路と共に示す図である。ＡＮＴ端子には送受信アンテナ４０が接続され、ＲＸ端子には受信用低雑音増幅器（ＬＮＡ）４１が接続され、ＴＸ端子には送信用電力増幅器（ＰＡ）４２が接続されている。
【００６０】
この信号切換えスイッチ３９においては、スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWを、例えば第１又は第２の実施形態のように最大伝送可能電力が向上するような電流が流れる適当な値とし（すなわち、スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWをＡＮＴ端子、ＲＸ端子及びＴＸ端子から送受信アンテナ４０、受信用低雑音増幅器４１、送信用電力増幅器４２等の外部回路をみたインピーダンスＺ0より大きくし）、さらに、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から各インピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスを送受信アンテナ４０、受信用低雑音増幅器４１、送信用電力増幅器４２等の外部回路が要求する最適インピーダンス（定格インピーダンス）ＺANT，ＺLNA，ＺPAとなるよう、各インピーダンス変換回路Ｍ１〜Ｍ３が設計されている。これによってインピーダンス変換回路にＡＮＴ端子、ＲＸ端子、ＴＸ端子に接続する外部回路との最適インピーダンスによる整合機能を持たせている。
【００６１】
ここで、最適インピーダンスとは、送受信アンテナ４０では、送信回路から送受信アンテナ４０に入力された送信電力が全て空中へ放射され、逆に空中から入射した受信電力が全て受信回路へ出力されるようなインピーダンスＺANTである。また、送信用電力増幅器４２では、最大出力電力が得られるインピーダンスＺPAである。また、受信用低雑音増幅器４１では、最小雑音指数が得られるインピーダンスＺLNAである。
【００６２】
信号切換えスイッチ３９が最適インピーダンスによる整合機能を有しない場合には、送受信アンテナ４０、送信用電力増幅器４２、受信用低雑音増幅器４１等の外部回路をＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する場合には、別途整合回路を用いることにより、ＡＮＴ端子、ＴＸ端子及びＲＸ端子における外部回路との特性インピーダンス（例えば５０Ω）を外部回路が要求する最適インピーダンスに変換した後、整合回路を介してＡＮＴ端子、ＴＸ端子及びＲＸ端子に送受信アンテナ４０、送信用電力増幅器４２、受信用低雑音増幅器４１等の外部回路を接続する必要がある。
【００６３】
これに対し、本実施形態による信号切換えスイッチ３９では、インピーダンス変換回路Ｍ１〜Ｍ３に、ＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する外部回路との最適インピーダンスによる整合機能を持たせているから、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路との間に整合回路が不要になり、外部回路と接続する際の構成を簡単にすることができる。
【００６４】
さらに、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路との間に接続される整合回路が不要になるので、信号切換えスイッチ３９の性能を向上させた状態において、信号切換えスイッチ３９や通信システムにおける変換損失を低減でき、さらに素子数を減少させ、半導体集積回路を用いる場合にはチップ面積を減少させることができ、信号切換えスイッチ３９の製造コストを安価にできる。
【図面の簡単な説明】
【図１】従来例の信号切換え用スイッチを示す回路図である。
【図２】スイッチング用素子の特性とスイッチング用素子のゲートに印加される制御電圧に重畳された信号電圧を示す図である。
【図３】本発明の一実施形態による信号切換えスイッチを示す回路図である。
【図４】本発明の別な実施形態による信号切換えスイッチを示す回路図である。
【図５】同上の信号切換えスイッチに信号電力を入力したときの入力端子、出力端子及びスイッチ回路内部における電流波形を示す図である。
【図６】同上の信号切換えスイッチに信号電力を入力したときの入力端子、出力端子及びスイッチ回路内部における電圧波形を示す図である。
【図７】本発明のさらに別な実施形態による信号切換えスイッチを示す平面図である。
【図８】同上の信号切換えスイッチの等価回路を示す回路図である。
【図９】本発明のさらに別な実施形態による信号切換えスイッチを示す外観斜視図である。
【図１０】同上の信号切換えスイッチの等価回路を示す回路図である。
【図１１】本発明のさらに別な実施形態による信号切換えスイッチを示す回路図である。
【図１２】本発明のさらに別な実施形態による信号切換えスイッチを示す回路ブロック図である。
【符号の説明】
Ｑ1〜Ｑ4 スイッチング用素子
Ｍ１〜Ｍ３ インピーダンス変換回路
ＬANT，ＬL1〜ＬL3，ＬW1〜ＬW3，ＬA1〜ＬA3，ＬB1〜ＬB3，ＬC1〜ＬC3インダクタンス
ＣANT，ＣS1〜ＣS3，ＣM1〜ＣM3，ＣA1〜ＣA3，ＣB1〜ＣB3，ＣC1〜ＣC3キャパシタンス
ＭＳ1〜ＭＳ3 伝送線路
ＬRF 高周波チョーク用インダクタンス
ＣDC 直流カット用キャパシタンス
ＡＮＴ ＡＮＴ端子
ＲＸ ＲＸ端子
ＴＸ ＴＸ端子
ＧＮＤ グランド
１２ スイッチ回路
１５ ＩＣチップ
３６ 誘電体多層基板
【発明の属する技術分野】
本発明は信号切換えスイッチに関する。例えば、本発明は、携帯電話の送受信切り換え等に使用される高周波用の信号切換えスイッチに関するものである。
【０００２】
【従来の技術】
図１は、従来の携帯電話の送受信切り換え等に使用される信号切換えスイッチ１を示す回路図である。一般に、この種の回路はＳＰＤＴ（Single-Pole-Dual-Throw）スイッチと呼ばれている。
【０００３】
このＳＰＤＴスイッチは、入出力端子として、送受信共用アンテナが接続されるＡＮＴ端子（図では、ＡＮＴで示す）と、送信用電力増幅器が接続されるＴＸ端子（図では、ＴＸで示す）と、受信用低雑音増幅器が接続されるＲＸ端子（図では、ＲＸで示す）とを備えている。
【０００４】
この信号切換えスイッチ１は４つのスイッチング用半導体素子（以下、スイッチング用素子という）Ｑ1〜Ｑ4を有しており、スイッチング用素子としてＧａＡｓ ＭＥＳＦＥＴ（ＧａＡｓ Metal-Semiconductor ＦＥＴ）が用いられている。ＡＮＴ端子−ＲＸ端子間には、スイッチング用素子Ｑ1のソース・ドレインが直列に接続され、ＲＸ端子−グランド（以下、ＧＮＤと記す）間には、スイッチング用素子Ｑ2のソース・ドレインが直列に接続され、ＡＮＴ端子−ＴＸ端子間には、スイッチング用素子Ｑ3のソース・ドレインが直列に接続され、ＴＸ端子−ＧＮＤ間には、スイッチング用素子Ｑ4のソース・ドレインが直列に接続されている。
【０００５】
各スイッチング用素子Ｑ1〜Ｑ4のゲートは、それぞれ抵抗Ｒ1〜Ｒ4を介して制御電圧端子に接続されている。Ｖ1〜Ｖ4は制御電圧端子を介して各スイッチング用素子Ｑ1〜Ｑ4のゲートに印加されている制御電圧（ゲートバイアスＶGB）である。各スイッチング用素子Ｑ1〜Ｑ4は、ゲートにピンチオフ電圧ＶP以上の電圧ＶONを印加する（Ｖ1〜Ｖ4≧ＶON）ことによりＯＮ（導通）状態となり、逆に、ゲートにピンチオフ電圧ＶP以下の電圧ＶOFFを印加する（Ｖ1〜Ｖ4≦ＶOFF）ことによりＯＦＦ（遮断）状態となる。
【０００６】
しかして、信号切換えスイッチ１を通して送信する場合には、スイッチング用素子Ｑ1，Ｑ4の制御電圧Ｖ1，Ｖ4をＶOFFにし、スイッチング用素子Ｑ2，Ｑ3の制御電圧Ｖ2，Ｖ3をＶONにすると、ＡＮＴ端子−ＲＸ端子間がＯＦＦとなり、ＡＮＴ端子−ＴＸ端子間がＯＮとなり、送信側の電力増幅器からアンテナに送信信号が出力される。
【０００７】
また、信号切換えスイッチ１を通して受信する場合には、スイッチング用素子Ｑ2，Ｑ3の制御電圧Ｖ2，Ｖ3をＶOFFにし，スイッチング用素子Ｑ1，Ｑ4の制御電圧Ｖ1，Ｖ4をＶONにすると、ＡＮＴ端子−ＴＸ端子間はＯＦＦとなり、ＡＮＴ端子−ＲＸ端子間はＯＮとなり、アンテナから受信側の低雑音増幅器に受信信号が入力される。
【０００８】
ＲＸ端子−ＧＮＤ間のスイッチング用素子Ｑ2は、スイッチング用素子Ｑ1がＯＦＦ状態となっている場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ1のＯＦＦ容量を通してＲＸ端子側に漏れてきた信号電力をＧＮＤに落とすことにより、ＲＸ端子のアイソレーション特性を高める効果がある。同様に、ＴＸ端子−ＧＮＤ間のスイッチング用素子Ｑ4は、スイッチング用素子Ｑ3がＯＦＦ状態となっている場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ3のＯＦＦ容量を通してＴＸ端子側に漏れてきた信号電力をＧＮＤに落とすことにより、ＴＸ端子のアイソレーション特性を高める効果がある。
【０００９】
【発明が解決しようとする課題】
図２は上記スイッチング用素子（ＧａＡｓ ＭＥＳＦＥＴ）Ｑ1〜Ｑ4の特性を表わし、さらに、ＯＦＦ状態のスイッチング用素子とＯＮ状態のスイッチング用素子のゲート・ソース間に加わっている信号電圧波形を表わす図であって、横軸はゲート・ソース間電圧ＶGS、縦軸はドレイン電流ＩDSを示している。なお、ＩDSSはゲート・ソース間電圧ＶGS＝０Ｖのときの飽和ドレイン電流、ＩFmaxはゲート・ソース間電圧印加時の飽和ドレイン電流、ＶTHはゲート順方向電流の立ち上がり電圧、ＶPはピンチオフ電圧、ＶBはゲート逆方向耐圧である。
【００１０】
図２に示すように、従来の高周波用信号切換えスイッチ１においては、ＡＮＴ端子とＲＸ端子又はＴＸ端子の間を伝搬する信号電圧ΔＶGSが各スイッチング用素子Ｑ1〜Ｑ4のゲートバイアスＶGB＝Ｖ1〜Ｖ4（すなわち、制御電圧ＶON又はＶOFF）を中心としてゲート・ソース間電圧ＶGSに重畳されるので、送信時にＴＸ端子から大電力の信号が入力された場合、ゲート・ソース間電圧ＶGSがスイッチング用素子Ｑ1〜Ｑ4のピンチオフ電圧ＶPに達する。このとき、送信時にはＯＮ状態であるはずのスイッチング用素子Ｑ3は、ゲート・ソース間電圧ＶGS（＝ＶON＋ΔＶGS）がピンチオフ電圧ＶP以下となる毎に一時的にＯＦＦ状態となるので、送信電力波形がクリッピングされて波形歪が生じる。
【００１１】
また、ＴＸ端子から大電力の信号が入力された場合には、ＯＦＦ状態であるはずのスイッチング用素子Ｑ1は、ゲート・ソース間電圧ＶGS（＝ＶOFF＋ΔＶGS）がピンチオフ電圧ＶP以上となる毎に一時的にＯＮ状態となるので、送信電力の一部がＲＸ端子へ漏れ、ＲＸ端子のアイソレーションが悪化する。
【００１２】
さらに、ＴＸ端子から大電力の信号が入力された場合には、ＯＦＦ状態であるはずのスイッチング用素子Ｑ4は、ゲート・ソース間電圧ＶGSがピンチオフ電圧ＶP以上となる毎に一時的にＯＮとなるので、送信電力の一部がＧＮＤに落ち、挿入損失が増加する。
【００１３】
この結果、従来の信号切換えスイッチにおいては、大きな電圧の信号による性能劣化により、線形最大伝送可能電力が制限されていた。
【００１４】
しかし、信号切換えスイッチの用途によっては低電圧動作を特に要求されない場合もあり、そのような場合にはピンチオフ電圧ＶPや制御電圧ＶON，ＶOFFを、上記の電圧的な制限からくるスイッチ性能の劣化が生じないよう、十分余裕を持って設定することが可能である。すなわち、ＶON−ＶP，ＶP−ＶOFFを十分に大きくすることにより、上記のようなスイッチ性能の劣化を防止できる。
【００１５】
このように電圧的な制限が問題とならない場合には、信号切換えスイッチ１の線形最大伝送可能電力は、電流的な制限から決まる。すなわち、信号切換えスイッチ１を伝搬する電流ＩDSがスイッチング用素子Ｑ1〜Ｑ4のドレイン電流飽和領域に達すると、送信電力波形がクリッピングされるため歪が生じ、このスイッチ性能の劣化が信号切換えスイッチ１の線形最大伝送可能電力を制限することになる。これは、スイッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSS（又は、ＩFmax）で決まり、線形最大伝送可能電力を増加させるには、スイッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSSを十分大きく設定することが必要になる。
【００１６】
しかしながら、スイッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSSを大きくするには、スイッチング用素子Ｑ1〜Ｑ4の活性層のキャリア密度等の内部構造が決定している場合、一般にゲート幅Ｗgを増やす方法が採られる。しかし、ゲート幅Ｗgを大きくするとスイッチング用素子Ｑ1〜Ｑ4の面積が増大することからチップ面積が増大し、コストが増加するという問題が生じる。また、スイッチング用素子Ｑ1〜Ｑ4のゲートは断線等のプロセス不良が生じやすいため、ゲート幅Ｗgが増大すると歩留りが低下するという問題が生じる。
【００１７】
本発明は叙上の従来例の欠点に鑑みてなされたものであり、その目的とするところは、スイッチング用の半導体素子における電流的な制限を緩和することにより、線形最大伝送可能電力を向上させることにある。
【００１８】
【発明の開示】
請求項１に記載の信号切換えスイッチは、半導体素子がスイッチング素子として用いられたスイッチ回路と、複数の入出力端子とを備え、スイッチ回路によって各入出力端子を互いに接続したり、切り離したりするための信号切換えスイッチにおいて、前記入出力端子と前記スイッチ回路との間にインピーダンス変換回路を設け、スイッチ回路からインピーダンス変換回路をみたインピーダンスを、入出力端子から外部回路をみたインピーダンスより大きくしたことを特徴としている。ここで、入出力端子とは、入力端子、出力端子もしくは入出力共用端子をさす。
【００１９】
請求項１に記載の信号切換えスイッチにあっては、スイッチ回路からインピーダンス変換回路をみたインピーダンスが、入出力端子から外部回路をみたインピーダンスより大きくなっているので、インピーダンス変換回路を設けたことにより、スイッチ回路内部を伝搬する信号電力の電流波の振幅が小さくなる。
【００２０】
よって、スイッチ回路に用いられているスイッチング用の半導体素子に要求される電流容量、例えば飽和ドレイン電流の制限を緩和することができ、信号切換えスイッチにおける線形最大伝送可能電力を向上させることができる。
【００２１】
すなわち、飽和ドレイン電流を大きくすることなく、つまりスイッチング用の半導体素子のゲート幅を大きくすることなく、信号電流を小さくすることによって線形最大伝送可能電力を向上させることができる。
【００２２】
線形最大伝送可能電力を向上させるためにゲート幅を大きくする必要がないので、チップ面積が大きくならず、コストの増大という問題も生じない。さらに、ゲート幅が大きくならないので、断線の恐れも増加せず、信号切換えスイッチの歩留りが低下することもない。
【００２３】
請求項２に記載の実施態様は、請求項１記載の信号切換えスイッチにおいて、前記インピーダンス変換回路が、前記スイッチ回路が形成された半導体集積回路のボンディングワイヤもしくはリードのインダクタンスと、前記半導体集積回路のストレーキャパシタンスとを用いたものであることを特徴としている。
【００２４】
請求項２に記載の実施態様にあっては、スイッチ回路が形成されている半導体集積回路のボンディングワイヤもしくはリードのインダクタンスとストレーキャパシタンスをインピーダンス変換回路に利用しているので、信号切換えスイッチの構成部品点数を削減することができる。また、スイッチ回路及びインピーダンス変換回路を構成された半導体集積回路のチップ面積を小さくすることができる。
【００２５】
従って、信号切換えスイッチを小型化することができると共に製造コストも安価にすることができる。
【００２６】
請求項３に記載の実施態様は、請求項１又は２記載の信号切換えスイッチにおいて、前記インピーダンス変換回路が、誘電体多層基板内に形成されたインダクタンス、キャパシタンス及び伝送線路から構成されていることを特徴としている。
【００２７】
このように、インピーダンス変換回路を構成するインダクタンス、キャパシタンス及びボンディングワイヤを誘電体多層基板内に積層することにより、インピーダンス変換回路を小面積に形成することができ、信号切換えスイッチの小型化を図ることができる。
【００２８】
また、請求項３に記載の実施態様によれば、インピーダンスのＱ値を下げることができ、広帯域なインピーダンス変換が実現できる。よって、広帯域にわたって信号切換えスイッチの性能を向上させることができる。
【００２９】
請求項４に記載の実施態様は、請求項１〜３記載の信号切換えスイッチにおいて、前記インピーダンス変換回路が、単一正電源動作用の直流カット用キャパシタンスと高周波チョーク用インダクタンスとを含んでいることを特徴としている。
【００３０】
この実施態様によれば、単一正電源動作用の高周波チョーク用インダクタンス及び直流カット用キャパシタンスをインピーダンス変換回路の一部として利用しているので、信号切換えスイッチの素子数を削減でき、半導体集積回路として構成する場合にはチップ面積を減少させることができる。従って、製造コストの削減を図ることができる。
【００３１】
請求項５に記載の実施態様は、請求項１〜４に記載の信号切換えスイッチにおいて、前記入出力端子から各インピーダンス変換回路をみたインピーダンスが前記各外部回路の要求する最適インピーダンスにほぼ等しくなっていることを特徴としている。
【００３２】
請求項５に記載の実施態様にあっては、インピーダンス変換回路が入出力端子に接続する外部回路との最適インピーダンスによる整合機能を有しているので、入出力端子と外部回路との間に整合回路を設ける必要がなくなる。
【００３３】
各入出力端子と外部回路との間に整合回路が不要になるので、信号切換えスイッチの性能を向上させた状態で、通信システム等の全体における変換損失の低減を図ることができる。さらに、素子数を減少させ、半導体集積回路においてはチップ面積を減少させることができるので、信号切換えスイッチの製造コストの削減を図ることができる。
【００３４】
【発明の実施の形態】
（第１の実施形態）
図３は、本発明の一実施形態による信号切換えスイッチ１１を示す回路図である。この信号切換えスイッチ１１は、スイッチング用素子Ｑ1〜Ｑ4としてＧａＡｓ ＭＥＳＦＥＴのような半導体素子を用いたスイッチ回路１２と、入出力端子であるＡＮＴ端子、ＲＸ端子及びＴＸ端子と、インピーダンス変換回路Ｍ１〜Ｍ３とから構成されている。ここで、スイッチ回路１２は、従来例として説明した信号切換えスイッチ（ＳＰＤＴスイッチ）１と同じものであるので、同一構成要素には同一符号を付して説明を省略する。インピーダンス変換回路Ｍ１はＡＮＴ端子とスイッチ回路１２の間に接続されており、スイッチ回路１２からインピーダンス変換回路Ｍ１をみたインピーダンスＺSWがＡＮＴ端子から外部回路をみたインピーダンスＺ0より大きくなるようにしている。同様に、インピーダンス変換回路Ｍ２はＲＸ端子とスイッチ回路１２の間に接続され、インピーダンス変換回路Ｍ３はＴＸ端子とスイッチ回路１２の間に接続されており、いずれもスイッチ回路１２からインピーダンス変換回路Ｍ２〜Ｍ３をみたインピーダンスＺSWがＲＸ端子又はＴＸ端子から外部回路をみたインピーダンスＺ0より大きくなるようにしている。
【００３５】
しかして、この信号切換えスイッチ１１にあっては、入出力端子であるＡＮＴ端子、ＲＸ端子及びＴＸ端子とスイッチ回路１２の間にそれぞれインピーダンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWが、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から外部回路をみたインピーダンスＺ0より大きくなるようにしているので、スイッチ回路１２内部を伝搬する信号電力の電流波の振幅を小さくすることができる。よって、スイッチング用素子Ｑ1〜Ｑ4としてのＭＥＳＦＥＴに要求される電流容量、すなわち飽和ドレイン電流ＩDSSの制限が緩和されるため、ＭＥＳＦＥＴのゲート幅を短くできる。この結果、スイッチング用素子Ｑ1〜Ｑ4のチップ面積の縮小が達成され、チップ面積の縮小によって製造コストが低下し、またゲート幅が短いため製造プロセスによる歩留りが向上する。そして、同じゲート幅のスイッチング用素子Ｑ1〜Ｑ4を用いた信号切換え用スイッチに比べて線形最大伝送可能電力を向上させることができる。
【００３６】
なお、本発明は、一般的にいうと、インピーダンス変換回路Ｍ１〜Ｍ３によりスイッチ回路１２の内部のインピーダンスを増加させ、スイッチ回路１２に流れる信号の電流振幅を減少させたものである。すなわち、スイッチ回路１２のインピーダンスをＺSW、スイッチ回路１２に流れる電流波の最大振幅をＩSWとすると、スイッチ回路１２を伝送される電力Ｐは、Ｐ＝（ＩSW 2・ＺSW）／２で表わされるから、スイッチ回路１２に入力される電力がＰであるとすると、スイッチ回路１２のインピーダンスＺSWを大きくすることにより、スイッチ回路１２を流れる電流ＩSWを小さくすることができる。従って、スイッチング用素子Ｑ1〜Ｑ4の電流的な制限から生じるスイッチング性能の劣化を緩和することができる。よって、本実施形態ではスイッチング用素子Ｑ1〜Ｑ4としてＧａＡｓ ＭＥＳＦＥＴを例として用いたが、他の半導体素子、例えばＰＩＮダイオード等を用いても、許容電流等の電流的な制限を緩和することが可能である（以下の実施形態においても同様）。
【００３７】
（第２の実施形態）
図４は、本発明の別な実施形態による信号切換えスイッチ１３を示す回路図である。インピーダンス変換回路Ｍ１は、Ｌ型接続されたインダクタンスＬANTとキャパシタンスＣANTからなるＬ型無損失回路であり、信号の周波数をｆとするとき、インダクタンスＬANTによるインピーダンスがｊ（２πｆ）ＬANT＝ｊ５０Ω、キャパシタンスＣANTによるインピーダンス−ｊ／（２πｆＣANT）＝−ｊ１００Ωとなっている。従って、ＡＮＴ端子から外部回路をみたインピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２からインピーダンス変換回路Ｍ１をみたインピーダンスはＺSW＝１００Ωになる。同様に、インピーダンス変換回路Ｍ２，Ｍ３は、それぞれＬ型接続されたインダクタンスＬRX，ＬTXとキャパシタンスＣRX，ＣTXとからなるＬ型無損失回路であり、インダクタンスＬRX，ＬTXによるインピーダンスｊ（２πｆ）ＬRX＝ｊ５０Ω、ｊ（２πｆ）ＬTX＝ｊ５０Ω、キャパシタンスＣRX，ＣTXによるインピーダンス−ｊ／（２πｆＣRX）＝−ｊ１００Ω、−ｊ／（２πｆＣTX）＝−ｊ１００Ωとなっている。従って、ＲＸ端子又はＴＸ端子から外部回路をみたインピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２からＲＸ端子又はＴＸ端子をみたインピーダンスもＺSW＝１００Ωになる。なお、インダクタンスＬANT，ＬRX，ＬTX、キャパシタンスＣANT，ＣRX，ＣTXの素子定数は回路を流れる信号の周波数ｆによって定まり、１.９ＧＨｚにおいては、ＬANT＝ＬRX＝ＬTX＝４.１８８ｎＨ、ＣANT＝ＣRX＝ＣTX＝０.８３８ｐＦとなっている。
【００３８】
図５及び図６はそれぞれ、信号切換えスイッチ１３にＰ＝３６０ｍＷの信号電力を入力したときの、入力端子（すなわち、ＴＸ端子またはＡＮＴ端子）、スイッチ回路１２の内部、出力端子（すなわち、ＡＮＴ端子またはＲＸ端子）における電流波形及び電圧波形を示す図である。但し、簡単のため、スイッチ回路１２の内部での抵抗損失は０であるとして計算している。入出力端子であるＡＮＴ端子、ＲＸ端子、ＴＸ端子はＺ0＝５０Ω系であるから、電圧波の最大振幅は６Ｖ［＝（２ＰＺ0）1/2］、電流波の最大振幅は１２０ｍＡ［＝（２Ｐ／Ｚ0）1/2］となっているが、スイッチ回路１２の内部ではインピーダンス変換回路Ｍ１〜Ｍ３によりＺSW＝１００Ω系となっているため、電圧波の最大振幅は８.５Ｖ［＝（２ＰＺSW）1/2］、電流波の最大振幅は８５ｍＡ［＝（２Ｐ／ＺSW）1/2］となっている。
【００３９】
すなわち、ＴＸ端子又はＡＮＴ端子から信号電力を入力すると、スイッチ回路１２を伝搬する電圧波の最大振幅はインピーダンスがＺ0＝５０Ωであると６Ｖに達するが、インピーダンス変換回路Ｍ１〜Ｍ３によりインピーダンスがＺSW＝１００Ωになっているため、スイッチ回路１２を伝搬する電圧波の最大振幅は８.５Ｖと√２倍に増加する。そのかわり、電流波の最大振幅は、Ｚ0＝５０Ωでは１２０ｍＡであったが、ＺSW＝１００Ωでは８５ｍＡと１／√２倍に減少する。
【００４０】
従って、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１２の間にインピーダンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２からＡＮＴ端子、ＲＸ端子、ＴＸ端子をみたインピーダンスＺSWを、ＡＮＴ端子、ＲＸ端子、ＴＸ端子から外部回路をみたインピーダンスＺ0より大きくなるように設定することで、スイッチ回路１２の内部を伝搬する信号電力の電流波の振幅を小さくできる。
【００４１】
これによって、スイッチング用素子Ｑ1〜Ｑ4に流れる電流が、その飽和ドレイン電流ＩDSSに達しにくくなるので、信号切換えスイッチ１３に大きな電力を供給できるようになり、線形最大伝送可能電力を大きくすることができる。よって、同一のゲート幅のスイッチング用素子Ｑ1〜Ｑ4を用いた場合と比較して、線形最大伝送可能電力を向上させることができる。
【００４２】
（第３の実施形態）
図７は、本発明の別な実施形態による信号切換えスイッチ１４を示す平面図である。この信号切換えスイッチ１４においては、スイッチ回路１２はＩＣ（半導体集積回路）チップ１５上に形成されている。１６、１７、１８はそれぞれ、ＩＣチップ１５上に形成されているスイッチ回路１２のＡＮＴ側端子電極、ＲＸ側端子電極、ＴＸ側端子電極である。スイッチ回路１２を形成されたＩＣチップ１５は、ダイパッド１９上にダイボンドされている。ダイパッド１９からは３本のグランド端子２０が延出されている。また、ＩＣチップ１５を封止しているモールドパッケージ２１には、ＡＮＴ端子となるＡＮＴリード２２と、ＲＸ端子となるＲＸリード２３と、ＴＸ端子となるＴＸリード２４の各端部が埋めこまれている。ＡＮＴリード２２とスイッチ回路１２のＡＮＴ側端子電極１６はボンディングワイヤ２５により接続されており、ＲＸリード２３とスイッチ回路１２のＲＸ側端子電極１７はボンディングワイヤ２６により接続されており、ＴＸリード２４とスイッチ回路１２のＴＸ側端子電極１８はボンディングワイヤ２７により接続されている。また、２８、２９、３０はそれぞれＡＮＴ側端子電極１６、ＲＸ側端子電極１７、ＴＸ側端子電極１８の近傍に設けられたグランド電極であって、バイアホール３１を介してダイパッド１９に導通している。スイッチ回路１２のＡＮＴ側端子電極１６とグランド電極２８はＭＩＭキャパシタ３２によって接続されており、スイッチ回路１２のＲＸ側端子電極１７とグランド電極２９はＭＩＭキャパシタ３３により接続されており、スイッチ回路１２のＴＸ側端子電極１８とグランド電極３０は、ＩＣチップ１５上に形成されたＭＩＭキャパシタ３４により接続されている。
【００４３】
図８は上記信号切換えスイッチ１４の等価回路図である。この信号切換えスイッチ１４にあっては、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１２の間に挿入されているインピーダンス変換回路Ｍ１〜Ｍ３は、いずれもインダクタンスＬL1，ＬL2，ＬL3とキャパシタンスＣS1，ＣS2，ＣS3からなるＬ型回路とインダクタンスＬW1，ＬW2，ＬW3とキャパシタンスＣM1，ＣM2，ＣM3からなるＬ型回路の２段構成となっている。
【００４４】
インピーダンス変換回路Ｍ１においては、ＡＮＴリード２２の先端がＡＮＴ端子となっており、インダクタンスＬL1はＡＮＴリード２２のインダクタンスにより構成され、キャパシタンスＣS1はＡＮＴリード２２とグランド端子２０の間のストレーキャパシタンスにより構成され、インダクタンスＬW1はボンディングワイヤ２５のインダクタンスにより構成され、大容量のキャパシタンスＣM1はＭＩＭキャパシタンス３２により構成されている。
【００４５】
同様に、インピーダンス変換回路Ｍ２においては、ＲＸリード２３の先端がＲＸ端子となっており、インダクタンスＬL2はＲＸリード２３のインダクタンスにより構成され、キャパシタンスＣS2はＲＸリード２３とグランド端子２０の間のストレーキャパシタンスにより構成され、インダクタンスＬW2はボンディングワイヤ２６のインダクタンスにより構成され、大容量のキャパシタンスＣM2はＭＩＭキャパシタンス３３により構成されている。
【００４６】
同じく、インピーダンス変換回路Ｍ３においては、ＴＸリード２４の先端がＴＸ端子となっており、インダクタンスＬL3はＴＸリード２４のインダクタンスにより構成され、キャパシタンスＣS3はＴＸリード２４とグランド端子２０の間のストレーキャパシタンスにより構成され、インダクタンスＬW3はボンディングワイヤ２７のインダクタンスにより構成され、大容量のキャパシタンスＣM3はＭＩＭキャパシタンス３４により構成されている。
【００４７】
本実施形態によれば、信号切換えスイッチ１４をモールドパッケージ２１に納める際に問題となる、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２４やボンディングワイヤ２５，２６，２７の各インダクタンスＬL1，ＬL2，ＬL3やＬW1，ＬW2，ＬW3、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２４とグランド端子２０の間のストレーキャパシタンスＣS1，ＣS2，ＣS3をインピーダンス変換回路Ｍ１〜Ｍ３の一部として積極的に利用することができ、ＩＣチップ１５のチップ面積を小さくすることが可能となり、信号切換えスイッチ１４の性能を向上した状態で、ＩＣチップ１５の面積を小さくでき、製造コストを低廉にできる。
【００４８】
（第４の実施形態）
図９は、本発明のさらに別な実施形態による信号切換えスイッチ３５を示す斜視図、図１０はその等価回路図である。この信号切換えスイッチ３５にあっては、インピーダンス変換回路Ｍ１〜Ｍ３が構成された誘電体多層基板３６の上面に、スイッチ回路１２を形成されたＩＣチップ１５が実装され、ＩＣチップ１５と誘電体多層基板３６とがボンディングワイヤ３７により接続されている。
【００４９】
インピーダンス変換回路Ｍ１〜Ｍ３は、図１０に示すように、誘電体多層基板３６の内部に多段に形成されたインダクタンスＬA1，ＬA2，ＬA3；ＬB1，ＬB2，ＬB3；ＬC1，ＬC2，ＬC3とキャパシタンスＣA1，ＣA2，ＣA3；ＣB1，ＣB2，ＣB3；ＣC1，ＣC2，ＣC3と伝送線路ＭＳ1，ＭＳ2，ＭＳ3により構成されている。
【００５０】
インピーダンス変換回路Ｍ１においては、ＡＮＴ端子とスイッチ回路１２間に直列にインダクタンスＬA1、キャパシタンスＣA1、伝送線路ＭＳ1、インダクタンスＬA3が接続され、インダクタンスＬA1とキャパシタンスＣA1の接続点がインダクタンスＬA2を介してグランド（ＧＮＤ）に接続され、キャパシタンスＣA1と伝送線路ＭＳ1の接続点がキャパシタンスＣA2を介してグランドに接続され、伝送線路ＭＳ1とインダクタンスＬA3の接続点がキャパシタンスＣA3を介してグランドに接続されている。
【００５１】
同様に、インピーダンス変換回路Ｍ２，Ｍ３においては、ＲＸ端子，ＴＸ端子とスイッチ回路１２間に直列にインダクタンスＬB1，ＬC1、キャパシタンスＣB1，ＣC1、伝送線路ＭＳ2，ＭＳ3、インダクタンスＬB3，ＬC3が接続され、インダクタンスＬB1又はＬC1とキャパシタンスＣB1又はＣC1の接続点がインダクタンスＬB2，ＬC2を介してグランドに接続され、キャパシタンスＣB1又はＣC1と伝送線路ＭＳ2又はＭＳ3の接続点がキャパシタンスＣB2，ＣC2を介してグランドに接続され、伝送線路ＭＳ2又はＭＳ3とインダクタンスＬB3又はＬC3の接続点がキャパシタンスＣB3，ＣC3を介してグランドに接続されている。なお、ボンディングワイヤ３７のインダクタンスがインピーダンス変換回路Ｍ１〜Ｍ３に利用されており、ボンデイングワイヤ３７がインピーダンス変換回路Ｍ１〜Ｍ３の一部となっている。
【００５２】
このように、インピーダン変換回路Ｍ１〜Ｍ３を誘電体多層基板３６に形成することにより、小さな実装面積において、インピーダンス変換回路Ｍ１〜Ｍ３をインダクタンスＬA1〜ＬC3、キャパシタンスＣA1〜ＣC3、伝送線路ＭＳ1〜ＭＳ3及びボンディングワイヤ３７により多段に形成することができる。
【００５３】
従って、インピーダンス変換回路Ｍ１〜Ｍ３のＱ値を下げることができ、広帯域なインピーダンス変換が実現できる。よって、広帯域にわたってスイッチ回路１２の性能を向上することができる。また、このインピーダンス変換回路Ｍ１〜Ｍ３は誘電体多層基板３６に形成しているため、実装面積が小さくて済み、信号切換えスイッチ３５を小型化することができる。
【００５４】
（第５の実施形態）
図１１は、本発明のさらに別な実施形態による信号切換えスイッチ３８を示す回路図である。この信号切換えスイッチ３８は、単一正電源動作を実現するために直流カット用キャパシタンスＣDCと高周波チョーク用インダクタンスＬRFを付加しており、この直流カット用キャパシタンスＣDCと高周波チョーク用インダクタンスＬRFをインピーダンス変換回路Ｍ１〜Ｍ３の一部としている。
【００５５】
すなわち、インピーダンス変換回路Ｍ１は、ＡＮＴ端子とスイッチ回路１２の間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点とグランドの間に直列に挿入されたインダクタンスＬG及びキャパシタンスＣGと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点に接続されて定電圧ＶDDを印加された高周波チョーク用インダクタンスＬRFとから構成されている。
【００５６】
また、インピーダンス変換回路Ｍ２は、ＲＸ端子とスイッチ回路１２の間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点とグランドの間に直列に挿入されたインダクタンスＬG及びキャパシタンスＣGと、スイッチング用素子Ｑ2とグランドの間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチング用素子Ｑ2の接続点に接続されて定電圧ＶDDを印加された高周波チョーク用インダクタンスＬRFとから構成されている。
【００５７】
同様に、インピーダンス変換回路Ｍ３は、ＴＸ端子とスイッチ回路１２の間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチ回路１２間の接続点とグランドの間に直列に挿入されたインダクタンスＬG及びキャパシタンスＣGと、スイッチング用素子Ｑ4とグランドの間に挿入された直流カット用キャパシタンスＣDCと、この直流カット用キャパシタンスＣDCとスイッチング用素子Ｑ4の接続点に接続されて定電圧ＶDDを印加された高周波チョーク用インダクタンスＬRF（インピーダンス変換回路Ｍ２と共用）とから構成されている。
【００５８】
この信号切換えスイッチ３８は、上記のように単一正電源動作用の高周波チョーク用インダクタンスＬRF及び直流カット用キャパシタンスＣDCをインピーダンス変換回路Ｍ１〜Ｍ３の一部として利用しているので、信号切換えスイッチ３８の素子数を削減でき、半導体集積回路として構成する場合にはチップ面積を減少させることができる。
【００５９】
（第６の実施形態）
図１２は、本発明のさらに別な実施形態による信号切換えスイッチ３９を外部回路と共に示す図である。ＡＮＴ端子には送受信アンテナ４０が接続され、ＲＸ端子には受信用低雑音増幅器（ＬＮＡ）４１が接続され、ＴＸ端子には送信用電力増幅器（ＰＡ）４２が接続されている。
【００６０】
この信号切換えスイッチ３９においては、スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWを、例えば第１又は第２の実施形態のように最大伝送可能電力が向上するような電流が流れる適当な値とし（すなわち、スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWをＡＮＴ端子、ＲＸ端子及びＴＸ端子から送受信アンテナ４０、受信用低雑音増幅器４１、送信用電力増幅器４２等の外部回路をみたインピーダンスＺ0より大きくし）、さらに、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から各インピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダンスを送受信アンテナ４０、受信用低雑音増幅器４１、送信用電力増幅器４２等の外部回路が要求する最適インピーダンス（定格インピーダンス）ＺANT，ＺLNA，ＺPAとなるよう、各インピーダンス変換回路Ｍ１〜Ｍ３が設計されている。これによってインピーダンス変換回路にＡＮＴ端子、ＲＸ端子、ＴＸ端子に接続する外部回路との最適インピーダンスによる整合機能を持たせている。
【００６１】
ここで、最適インピーダンスとは、送受信アンテナ４０では、送信回路から送受信アンテナ４０に入力された送信電力が全て空中へ放射され、逆に空中から入射した受信電力が全て受信回路へ出力されるようなインピーダンスＺANTである。また、送信用電力増幅器４２では、最大出力電力が得られるインピーダンスＺPAである。また、受信用低雑音増幅器４１では、最小雑音指数が得られるインピーダンスＺLNAである。
【００６２】
信号切換えスイッチ３９が最適インピーダンスによる整合機能を有しない場合には、送受信アンテナ４０、送信用電力増幅器４２、受信用低雑音増幅器４１等の外部回路をＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する場合には、別途整合回路を用いることにより、ＡＮＴ端子、ＴＸ端子及びＲＸ端子における外部回路との特性インピーダンス（例えば５０Ω）を外部回路が要求する最適インピーダンスに変換した後、整合回路を介してＡＮＴ端子、ＴＸ端子及びＲＸ端子に送受信アンテナ４０、送信用電力増幅器４２、受信用低雑音増幅器４１等の外部回路を接続する必要がある。
【００６３】
これに対し、本実施形態による信号切換えスイッチ３９では、インピーダンス変換回路Ｍ１〜Ｍ３に、ＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する外部回路との最適インピーダンスによる整合機能を持たせているから、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路との間に整合回路が不要になり、外部回路と接続する際の構成を簡単にすることができる。
【００６４】
さらに、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路との間に接続される整合回路が不要になるので、信号切換えスイッチ３９の性能を向上させた状態において、信号切換えスイッチ３９や通信システムにおける変換損失を低減でき、さらに素子数を減少させ、半導体集積回路を用いる場合にはチップ面積を減少させることができ、信号切換えスイッチ３９の製造コストを安価にできる。
【図面の簡単な説明】
【図１】従来例の信号切換え用スイッチを示す回路図である。
【図２】スイッチング用素子の特性とスイッチング用素子のゲートに印加される制御電圧に重畳された信号電圧を示す図である。
【図３】本発明の一実施形態による信号切換えスイッチを示す回路図である。
【図４】本発明の別な実施形態による信号切換えスイッチを示す回路図である。
【図５】同上の信号切換えスイッチに信号電力を入力したときの入力端子、出力端子及びスイッチ回路内部における電流波形を示す図である。
【図６】同上の信号切換えスイッチに信号電力を入力したときの入力端子、出力端子及びスイッチ回路内部における電圧波形を示す図である。
【図７】本発明のさらに別な実施形態による信号切換えスイッチを示す平面図である。
【図８】同上の信号切換えスイッチの等価回路を示す回路図である。
【図９】本発明のさらに別な実施形態による信号切換えスイッチを示す外観斜視図である。
【図１０】同上の信号切換えスイッチの等価回路を示す回路図である。
【図１１】本発明のさらに別な実施形態による信号切換えスイッチを示す回路図である。
【図１２】本発明のさらに別な実施形態による信号切換えスイッチを示す回路ブロック図である。
【符号の説明】
Ｑ1〜Ｑ4 スイッチング用素子
Ｍ１〜Ｍ３ インピーダンス変換回路
ＬANT，ＬL1〜ＬL3，ＬW1〜ＬW3，ＬA1〜ＬA3，ＬB1〜ＬB3，ＬC1〜ＬC3インダクタンス
ＣANT，ＣS1〜ＣS3，ＣM1〜ＣM3，ＣA1〜ＣA3，ＣB1〜ＣB3，ＣC1〜ＣC3キャパシタンス
ＭＳ1〜ＭＳ3 伝送線路
ＬRF 高周波チョーク用インダクタンス
ＣDC 直流カット用キャパシタンス
ＡＮＴ ＡＮＴ端子
ＲＸ ＲＸ端子
ＴＸ ＴＸ端子
ＧＮＤ グランド
１２ スイッチ回路
１５ ＩＣチップ
３６ 誘電体多層基板
Claims (5)
- 半導体素子がスイッチング素子として用いられたスイッチ回路と、複数の入出力端子とを備え、スイッチ回路によって各入出力端子を互いに接続したり、切り離したりするための信号切換えスイッチにおいて、
前記入出力端子と前記スイッチ回路との間にインピーダンス変換回路を設け、スイッチ回路からインピーダンス変換回路をみたインピーダンスを、入出力端子から外部回路をみたインピーダンスより大きくしたことを特徴とする信号切換えスイッチ。 - 前記インピーダンス変換回路は、前記スイッチ回路が形成された半導体集積回路のボンディングワイヤもしくはリードのインダクタンスと、前記半導体集積回路のストレーキャパシタンスとを用いたものであることを特徴とする、請求項１に記載の信号切換えスイッチ。
- 前記インピーダンス変換回路は、誘電体多層基板内に形成されたインダクタンス、キャパシタンス及び伝送線路から構成されていることを特徴とする、請求項１又は２に記載の信号切換えスイッチ。
- 前記インピーダンス変換回路は、単一正電源動作用の直流カット用キャパシタンスと高周波チョーク用インダクタンスとを含んでいることを特徴とする、請求項１〜３に記載の信号切換えスイッチ。
- 前記入出力端子から各インピーダンス変換回路をみたインピーダンスが前記各外部回路の要求する最適インピーダンスにほぼ等しくなっていることを特徴とする、請求項１〜４に記載の信号切換えスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26353796A JP3798855B2 (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26353796A JP3798855B2 (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093302A JPH1093302A (ja) | 1998-04-10 |
| JP3798855B2 true JP3798855B2 (ja) | 2006-07-19 |
Family
ID=17390929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26353796A Expired - Lifetime JP3798855B2 (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798855B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677688B2 (en) * | 2000-06-07 | 2004-01-13 | Tyco Electronics Corporation | Scalable N×M, RF switching matrix architecture |
| JP4644968B2 (ja) * | 2001-04-19 | 2011-03-09 | 株式会社村田製作所 | 半導体スイッチ回路および半導体装置 |
| JP2005020140A (ja) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | アンテナスイッチモジュール及びそれを用いた無線電話通信装置 |
| CN101573881B (zh) | 2006-12-21 | 2013-04-17 | 株式会社村田制作所 | 高频开关电路 |
| CN102204100B (zh) * | 2008-11-05 | 2013-12-25 | 日立金属株式会社 | 高频电路、高频部件及多频带通信装置 |
| JP5527251B2 (ja) | 2011-02-24 | 2014-06-18 | 富士通セミコンダクター株式会社 | 可変容量回路 |
| CN103718469B (zh) * | 2011-08-01 | 2016-06-08 | 株式会社村田制作所 | 高频模块 |
| CN103199829B (zh) * | 2013-02-28 | 2016-05-04 | 广东宽普科技股份有限公司 | 一种提升射频开关功率能力的装置 |
| JP6476016B2 (ja) * | 2015-03-09 | 2019-02-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
| US10044341B2 (en) | 2016-07-07 | 2018-08-07 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency switch circuit and apparatus having built-in coupler |
| JP7476530B2 (ja) * | 2019-12-10 | 2024-05-01 | 株式会社村田製作所 | 増幅回路及び通信装置 |
-
1996
- 1996-09-11 JP JP26353796A patent/JP3798855B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093302A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1093471A (ja) | 信号切換えスイッチ | |
| CN100459121C (zh) | 具内部偏馈射频功率晶体管 | |
| US6822321B2 (en) | Packaged RF power transistor having RF bypassing/output matching network | |
| US5748053A (en) | Switching circuit | |
| EP0893882B1 (en) | High frequency switch device, front end unit and transceiver | |
| US7508267B1 (en) | GaN based digital controlled broadband MMIC power amplifier | |
| JP2005318093A (ja) | 高周波スイッチ回路 | |
| US10778211B2 (en) | Switching circuit and semiconductor module | |
| EP3849078B1 (en) | Multiple-stage power amplifiers and devices with low-voltage driver stages | |
| KR20010042499A (ko) | 안테나 스위치 | |
| JP2005516515A (ja) | 半導体増幅器素子用の出力回路 | |
| US7889023B2 (en) | Switching circuit for millimeter waveband control circuit | |
| JP2012129844A (ja) | 高周波電力増幅装置 | |
| JPH11274804A (ja) | 高周波スイッチ | |
| JP3798855B2 (ja) | 信号切換えスイッチ | |
| EP2509105A1 (en) | Semiconductor device having improved performance for high RF output powers | |
| JP3596209B2 (ja) | スイッチ回路 | |
| US11309847B2 (en) | Amplifier circuit | |
| US10756727B2 (en) | Switching circuit and high-frequency module | |
| JP4075459B2 (ja) | 高周波スイッチ回路 | |
| US11984413B2 (en) | High-frequency power transistor and high-frequency power amplifier | |
| CN120856122A (zh) | 射频开关芯片 | |
| JP3408712B2 (ja) | フロントエンド回路 | |
| JP5036105B2 (ja) | 高周波半導体集積回路 | |
| WO2023203858A1 (ja) | 高周波回路および通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |