JP3805733B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3805733B2 JP3805733B2 JP2002261483A JP2002261483A JP3805733B2 JP 3805733 B2 JP3805733 B2 JP 3805733B2 JP 2002261483 A JP2002261483 A JP 2002261483A JP 2002261483 A JP2002261483 A JP 2002261483A JP 3805733 B2 JP3805733 B2 JP 3805733B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- semiconductor device
- package
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板に回路素子が組み込まれた半導体素子およびこの半導体素子を収容するパッケージを備える半導体装置に関する。
【0002】
【従来の技術】
半導体素子を収容するパッケージを絶縁性合成樹脂材料で構成した樹脂モールドICパッケージは、半導体装置のコンパクト化および取り扱いの容易さの点で優れている。
このようなICパッケージの1つに、薄型パッケージ(TSOP:Thin Small Outline Package )がある。この薄型パッケージでは、電極パッドが形成された半導体素子の表面と平行に配置されたリードの端部が、絶縁性粘着テープを介して、電極パッド近傍で半導体素子表面に位置決められている。
電極パッドとリードとは、ボンディングワイヤで接続されており、これらリードと電極パッドとの接続部を含んで半導体素子が絶縁性合成樹脂材料で封止される。
半導体素子は、その電極パッドにボンディングワイヤ経て接続されかつ樹脂材料の外部に伸張するリードを経て、外部回路に接続される。
【0003】
【発明が解決しようとする課題】
ところで、上記のような従来の半導体装置では、半導体素子表面に形成された電極パッドとリードの端部とを接続するボンディングワイヤは、両接続部分間で充分な弛みを持つように、弧状を描くように設けられる。
しかも、ボンディングワイヤのリード端部への接続端部は、IC表面から絶縁性粘着テープの厚さ寸法およびリードの厚さ寸法の和の高さ位置にあり、ボンディングワイヤはこの高さ位置を越えて弧状を描くように設けられる。
そのために、この接続部を絶縁性合成樹脂材料で封止する際、弧状に配置されたボンディングワイヤを覆うために、絶縁性合成樹脂材料は、半導体素子の表面から絶縁性粘着テープの厚さ寸法およびリードの厚さ寸法の和の高さを充分に越える厚さ寸法が必要となる。このことは、半導体装置の厚さ寸法の低減化を図る上で不利であり、より薄型化を図る技術の出現が強く望まれていた。
【0004】
【課題を解決するための手段】
本発明は、前述した課題を解決するために、表面に電極パッドが形成された半導体素子と、半導体素子の表面の側でその縁部外方から電極パッドへ向けて半導体素子表面から間隔をおいて伸張するリードと、リードを電極パッドに接続するボンディングワイヤとを含む半導体装置において、リードの電極パッドの近傍部分に、半導体素子の表面に向けて屈曲するオフセット部を設け、このオフセット部でボンディングワイヤをリードに接続したことを特徴とする。
【0005】
【発明の実施の形態】
以下、本発明を図示の実施例に沿って詳細に説明する。
図1は、本発明の参考例に係る半導体装置を部分的に示す横断面図である。
本発明の参考例に係る半導体装置10は、例えば16MビットのDRAMのような集積回路素子が組み込まれた半導体基板からなる半導体素子11と、この半導体素子のための多数のリード12とを含む。
【0006】
半導体素子11の表面には回路素子のための電極パッド13が形成されており、半導体素子11の表面の電極パッド13を除く部分は、例えば5〜15μmの厚さ寸法を有するポリイミド系樹脂のような絶縁保護膜14で保護されている。リード12は、この絶縁保護膜14が配置された表面の側でこれから間隔をおいて半導体素子11の縁部外方から電極パッド13へ向けて伸張する中央部分12Aで、例えばエポキシ樹脂系あるいはポリイミド樹脂系の接着剤が両面に塗布されたポリイミド樹脂フィルムからなる絶縁テープ15により、半導体素子11上に位置決められている。
【0007】
リード12の中央部分12Aの絶縁テープ15で支持された接着部分よりも半導体素子11の中央部側に位置する部分には、絶縁保護膜14へ向けて屈曲された段部12Bが形成されている。この段部12Bにより、電極パット13の近傍に位置するリード12の先端部には、半導体素子11の表面に向けて屈曲されたオフセット部12Cが規定されている。図示の例では、段部12Bによるオフセット量は、絶縁テープ15の厚さ寸法にほぼ等しく、リード12自体のばね力によってリード12先端のオフセット部12Cは絶縁保護膜14上に押し付けられている。絶縁保護膜14は、オフセッ卜部12Cの押し付けおよび次に述べるボンディンワイヤ16の接続時における衝撃等を緩和して、半導体素子11の表面を損傷から保護する。
【0008】
リード12と、電極パット13との間には、両者を電気的に接続するためのボンディンワイヤ16が接続されている。リード12のオフセット部12Cの表面には、例えば熱超音波によるボンディンワイヤ16の圧着を容易とするための銀メッキ層17が形成されており、ボンディンワイヤ16の一端は、この銀メッキ暦17が形成されたオフセット部12Cでリード12に接続されている。また、ボンディンワイヤ16の他端は、従来におけると同様に、電極パット13に接続されている。
【0009】
これらボンディンワイヤ16を含むそれらの接続部を覆うように、例えば繊維状のシリカ(60〜100μm)を含むエポキシ系樹脂材料により、半導体素子11を全体的に封止するパッケージ18が形成されている。このパッケージ18は、一般的には上型および下型を用いた型締めによって形成されるが、リード12を半導体素子11上に位置決める絶縁テープ15は、この型締め時に衝撃を緩和することにより、半導体素子11にクラック等が発生することを防止する。パッケージ18から突出するリード12の脚部12Dには、外部回路との接続のための金属メッキ層19が形成されており、このリード12およびボンディンワイヤ16を経て、半導体素子11の電極パット13が外部回路に接続される。
【0010】
本発明に係る半導体装置10では、リード12と電極パット13とを接続するボンディンワイヤ16は、リード12のオフセット部12Cでこのリード12に接続されている。ボンディンワイヤ16が接続されるオフセット部12Cは、接着手段である絶縁テープ15の厚さ分、半導体素子11の表面を覆う絶縁保護膜14へ向けて屈曲されていることから、その分、ボンディンワイヤ16との接続部分であるオフセット部12Cの絶縁保護膜14からの高さ位置が低減されている。
【0011】
このことから、ボンディンワイヤ16は、オフセット部12Cと電極パッド13との間で、従来におけると同様に弛みをもって配線されるが、その頂部の絶縁保護膜14からの高さ位置は、オフセット部12Cのオフセット量分、低く設定されることから、例えば図1R>1に示すとおり、ボンディンワイヤ16の頂部位置をリード12の中央部分12Aの高さ位置よりも低い例えば0.225〜0.25mmの値に設定することができる。
【0012】
従って、ボンディンワイヤ16の頂部を露出させることなくパッケージ18の半導体素子11表面側における高さ寸法Hを従来よりも小さくすることができ、これにより、パッケージ18の本体部分の厚さ寸法Tの低減を図り、その厚さ寸法を例えばlmm以下にして、半導体装置10の薄型化を図ることができる。
【0013】
リード12のオフセット部12Cをリード12の先端部に形成することに代えて、例えば中央部分12Aに形成することができる。しかしながら、図示のとおり、リード12の先端部にオフセット部12Cを形成することにより、このオフセット部12Cを容易に電極パット13の近傍に位置させることができる。従ってボンディンワイヤ16の引き回しのコンパクト化によるボンディンワイヤ16の短小化を図る上で、リード12の先端部にオフセット部12Cを設けることが望ましい。
【0014】
図2および図3は、本発明に係るそれぞれ他の参考例を部分的に示す横断面図である。図1に示されたと同様の機能を果たす構成部分には、これと同一の参照符号が付されている。図2では、半導体装置10の放熱性を高めるために、半導体素子11の裏面はパッケージ18から大気中に露出されている。この半導体素子11の裏面を露出させるについて、パッケージ18のための上型からの樹脂材料のはみ出しによるいわゆるバリは、放熱性の低下を招く。従って、樹脂材料の半導体素子11の裏面への回り込みによるバリを確実に防止するために、パッケージ18の上半部18Aを半導体素子11の表面よりも小さくすることが望ましい。
【0015】
また、接看手段である絶縁テープ15を半導体素子11の縁部からその外方へはみ出して配置することにより、この絶縁テープ15の加熱接着時に、その接着剤の溶融部分によって、半導体素子11のエッジ部を覆うフィレット20を形成することができる。
フィレット20は、半導体装置10の完成後に行われる温度サイクル試験等の周期的な温度変化に対して、エッジ部近傍でのクラックの発生を抑制する作用をなす。
【0016】
図2に示したように、半導体素子11の裏面をパッケージ18から大気に露出させることにより、半導体装置10の放熱性を高めることができると共に、半導体素子11の裏面を樹脂材料で覆う必要はなく、従って、その厚さ分、半導体装置10の厚さ寸法の低減を図ることができることから、薄型化を図る上で、より有利である。
【0017】
図3に示されているように、半導体素子11の裏面および周面をパッケージ18から大気中に露出させることができ、これにより、一層の放熱性の向上を図るとができる。また、図3に示すように、パッケージ18を構成する合成樹脂材料の表面をリード12のオフセット部12Cを除く中央部分12Aの表面とほぼ同一平面上に位置させることにより、パッケージ18内に、電極パッド13、ボンディンワイヤ16およびリード12の段部12Bに続くオフセット部12Cを埋設した状態で、パッケージ18の厚さ寸法のさらなる低減が可能となり、これにより半導体装置10の一層の薄型化が可能になる。
【0018】
図4は、本発明の実施例を示す平面図である。
また、図5は、図4に示された線A−Aに沿って得られた断面図である。
図4に示す平面図は、基本的には図3に示した例におけるものと同様であるが、図5に明確に示されているように、リード12には、図1ないし図3に示した脚部12Dが設けられていない。
図4および図5に示す半導体装置10では、パッケージ18から露出するリード12の中央部分12Aを回路基板に対向させて配置し、この中央部分12Aの露出面で回路基板に、例えばバンプ電極等を用いて直接に接続することができる。
【0019】
このような半導体装置を製造する方法について図6(a)〜(c)および図7(a)〜(d)を用いて説明する。
図6に樹脂封止前の形状を示す。図6(a)は上面図、図6(b)はA−A断面図、図6(c)はC−C断面図である。
図6(a)において、半導体素子11サイズより大きい枠状のダムバー21が、フレーム上にエッチング法あるいはスタンピング法で形成されている。
このダムバー21内には、ダムバー21につながっている外部端子となるリード12が形成されており、ボンディング部分に金属メッキを施した後、リード22からダムバー21までつながった枠状の絶縁テープ15を接着する。この絶縁テープ15の内側は、半導体素子11にかかる位置まで達している。さらに、絶縁テープ15の接着されていないリード先端部をおよそ絶縁テープの厚さ分だけ曲げ加工する。
その後、絶縁テープ部分に半導体素子11を接着搭載後、半導体素子の電極パッドとリード先端部であるオフセット部分とをボンディングワイヤにより接続した後、モールド樹脂を注入し、個片抜き工程にはいる。このとき絶縁テープ15は、ダムバー21下部まで存在するため、樹脂が半導体素子11側面に流れ出ることはない。
【0020】
図7(a)〜(b)、(c)〜(d)はそれぞれ図6におけるA−A断面図、C−C断面図に対応する切断部分を示す図である。
図6に示すようにリードに半導体装置を接着し樹脂封止した後、個片打ち抜き刃23により、半導体装置11の端面とダムバー21内側端面との間のリード12と絶縁テープ15とモールド樹脂18を打ち抜く。
【0021】
図4および図5に示す例では、半導体素子11の裏面および周面をパッケージ18から大気中に露出させることにより、放熱性の向上が図られると共に、リード12の脚部12Dが不要となることから、厚さ寸法が0.5mm以下の超薄型チップサイズ半導体装置の実現が可能となる。
【0022】
図8は本願発明の他の実施例を示す説明図であり、図8(a)、(b)はそれぞれ図6におけるA−A断面図、C−C断面図に対応する切断部分を示す図である。
この実施例では、あらかじめリード12の表面にリードの厚さの半分程度の窪み24を設けておき、この窪み24と同一の位置に突起部が設けられたモールド金型25、26を用いて樹脂モールドを行う。ここで、金型の突起部は、リード部分のみではなく、切断予定部分にかかるように設けられる。この金型25、26によりモールド樹脂を注入した後、窪み部分に合わせて個片抜き刃23により切断する。
このように半導体装置のリードおよび樹脂部に窪みを設けるようにしたので、個片抜き時半導体装置へのストレスがかかりにくく、また、切断後の断面の平坦性がとれ、信頼性が向上する。
【0023】
本発明は以上の実施例に限定されない。接着手段として、絶縁テープに代えて、液状の接着剤を用いることができる。しかしながら、リード12の支持部である中央部分12Aと半導体素子表面との間に、キャパシタンス等の関係から、所定の間隔を確保することが望ましい場合もあり、その場合は、絶縁テープをもちいることにより所定間隔を確保することができる。
また、本願発明をパッケージが電気絶縁性合成樹脂材料からなる樹脂封止半導体装置の例について説明したが、半導体素子収容用キャビティが設けられたセラミックからなるパッケージを備えるセラミックタイプ、金属からなるパッケージを備えるメタルタイプ他、種々のパッケージを備える半導体装置に本願発明を適用することができる。
【0024】
【発明の効果】
以上説明した本発明の半導体装置では、リードと、 電極パットとの間を接統するボンディンワイヤのリードへの接続端はこのリードに形成され半導体素子表面へ向けて屈曲するオフセット部で接続される。
従って、木発明によれば、リードのオフセット分、ボンディンワイヤ頂部の半導体素子表面からの高さ位置を低減させることができ、これにより半導体装置全体の厚さ寸法の低減を図ることができることから、半導体装置の薄型化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の参考例に係る半導体装置(その1)を部分的に示す横断面図である。
【図2】本発明の参考例に係る半導体装置(その2)を部分的に示す横断面図である。
【図3】本発明の参考例に係る半導体装置(その3)を部分的に示す横断面図である。
【図4】本発明に係る半導体装置(その4)を示す平面図である。
【図5】図4に示した半導体装置(その4)の線A−Aに沿って得られた断面図である。
【図6】図4に示した半導体装置(その4)の製造方法を示す図である。
【図7】図4に示した半導体装置(その4)の製造方法を示す図である。
【図8】図4に示した半導体装置(その4)の変形例を示す図である。
【符号の説明】
10 半導体装置
11 半導体素子
12 リード
12C オフセット部
13 電極パット
15 (接看手段)絶縁テ プ
16 ボンディングワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a circuit element incorporated in a semiconductor substrate and a package for housing the semiconductor element.
[0002]
[Prior art]
A resin mold IC package in which a package for housing a semiconductor element is made of an insulating synthetic resin material is excellent in terms of compactness and easy handling of a semiconductor device.
One such IC package is a thin package (TSOP: Thin Small Outline Package). In this thin package, the end portion of the lead arranged parallel to the surface of the semiconductor element on which the electrode pad is formed is positioned on the surface of the semiconductor element in the vicinity of the electrode pad via the insulating adhesive tape.
The electrode pad and the lead are connected by a bonding wire, and the semiconductor element is sealed with an insulating synthetic resin material including a connection portion between the lead and the electrode pad.
The semiconductor element is connected to the electrode pad via a bonding wire and connected to an external circuit via a lead extending outside the resin material.
[0003]
[Problems to be solved by the invention]
By the way, in the conventional semiconductor device as described above, the bonding wire that connects the electrode pad formed on the surface of the semiconductor element and the end portion of the lead has an arc shape so that there is sufficient slack between the two connection portions. It is provided as follows.
Moreover, the connection end of the bonding wire to the lead end is located at the height of the sum of the thickness of the insulating adhesive tape and the thickness of the lead from the IC surface, and the bonding wire exceeds this height. It is provided to draw an arc shape.
Therefore, when sealing this connection portion with an insulating synthetic resin material, the insulating synthetic resin material is coated with the thickness of the insulating adhesive tape from the surface of the semiconductor element to cover the bonding wires arranged in an arc shape. In addition, a thickness dimension sufficiently exceeding the sum of the thickness dimensions of the leads is required. This is disadvantageous in reducing the thickness of the semiconductor device, and there has been a strong demand for the appearance of a technique for reducing the thickness.
[0004]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a semiconductor element having an electrode pad formed on the surface, and a distance from the semiconductor element surface toward the electrode pad from the outside of the edge on the surface side of the semiconductor element. In the semiconductor device including the lead that extends and the bonding wire that connects the lead to the electrode pad, an offset portion that is bent toward the surface of the semiconductor element is provided in the vicinity of the electrode pad of the lead, and bonding is performed at the offset portion. The wire is connected to the lead.
[0005]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
FIG. 1 is a cross-sectional view partially showing a semiconductor device according to a reference example of the present invention.
A
[0006]
[0007]
A
[0008]
Between the
[0009]
A
[0010]
In the
[0011]
From this, the
[0012]
Accordingly, the height dimension H on the surface side of the
[0013]
Instead of forming the
[0014]
2 and 3 are cross-sectional views partially showing other reference examples according to the present invention. Components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals. In FIG. 2, the back surface of the
[0015]
In addition, by disposing the insulating
The
[0016]
As shown in FIG. 2, by exposing the back surface of the
[0017]
As shown in FIG. 3, the back surface and the peripheral surface of the
[0018]
FIG. 4 is a plan view showing an embodiment of the present invention .
FIG. 5 is a cross-sectional view taken along line AA shown in FIG.
The plan view shown in FIG. 4 is basically the same as that in the example shown in FIG. 3, but the
In the
[0019]
A method for manufacturing such a semiconductor device will be described with reference to FIGS. 6 (a) to 6 (c) and FIGS. 7 (a) to 7 (d).
FIG. 6 shows the shape before resin sealing. 6A is a top view, FIG. 6B is an AA sectional view, and FIG. 6C is a CC sectional view.
In FIG. 6A, a frame-shaped
In this
Thereafter, after the
[0020]
FIGS. 7A to 7B and 7C to 7D are views showing cut portions corresponding to the AA and CC sectional views in FIG. 6, respectively.
As shown in FIG. 6, after the semiconductor device is bonded to the lead and sealed with resin, the
[0021]
In the example shown in FIGS. 4 and 5, by exposing the back surface and the peripheral surface of the
[0022]
FIG. 8 is an explanatory view showing another embodiment of the present invention, and FIGS. 8A and 8B are views showing cut sections corresponding to the AA sectional view and the CC sectional view in FIG. 6, respectively. It is.
In this embodiment, a
Since the recesses are provided in the lead and resin portion of the semiconductor device as described above, it is difficult to apply stress to the semiconductor device when cutting out the individual pieces, and the flatness of the cross section after cutting is obtained, thereby improving the reliability.
[0023]
The present invention is not limited to the above embodiments. As the bonding means, a liquid adhesive can be used instead of the insulating tape. However, it may be desirable to secure a predetermined distance between the
Further, the present invention has been described with respect to an example of a resin-encapsulated semiconductor device in which the package is made of an electrically insulating synthetic resin material. However, a ceramic type including a package made of ceramic provided with a cavity for housing a semiconductor element, and a package made of metal. The present invention can be applied to a semiconductor device having various packages other than the metal type provided.
[0024]
【The invention's effect】
In the semiconductor device of the present invention described above, the connection end of the bonding wire connecting the lead and the electrode pad to the lead is connected by the offset portion formed on the lead and bent toward the surface of the semiconductor element. The
Therefore, according to the present invention, the height offset from the surface of the semiconductor element at the top of the bondin wire can be reduced by the lead offset, thereby reducing the thickness of the entire semiconductor device. Thus, it is possible to reduce the thickness of the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view partially showing a semiconductor device (part 1) according to a reference example of the present invention.
FIG. 2 is a cross-sectional view partially showing a semiconductor device (part 2) according to a reference example of the present invention;
FIG. 3 is a cross-sectional view partially showing a semiconductor device (part 3) according to a reference example of the present invention;
FIG. 4 is a plan view showing a semiconductor device (No. 4) according to the present invention.
5 is a cross-sectional view taken along line AA of the semiconductor device (part 4) shown in FIG. 4;
6 is a view showing a method of manufacturing the semiconductor device (No. 4) shown in FIG. 4; FIG.
7 is a view showing a method of manufacturing the semiconductor device (No. 4) shown in FIG. 4; FIG.
8 is a view showing a modification of the semiconductor device (part 4) shown in FIG. 4;
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
それぞれダムバーで連結されたリードであって、前記電極パッドの近傍部分の前記半導体素子の前記表面に向けて延在するオフセット部を有するリードフレームとを準備する工程と、
このリードフレームを前記半導体素子に前記ダムバーにかかる接着層を介して固定することにより前記オフセット部を前記接着層を介在させずに前記半導体素子表面に配置する工程と、
前記半導体素子表面を樹脂封止する工程と、樹脂封止後、前記ダムバーより内側領域を切断する工程とを含むことを特徴とする半導体装置の製造方法。Preparing a semiconductor element having an electrode pad formed on the surface;
Preparing each lead frame connected by a dam bar and having a lead frame having an offset portion extending toward the surface of the semiconductor element in the vicinity of the electrode pad;
A step of disposing the offset portion on the surface of the semiconductor element without interposing the adhesive layer by fixing the lead frame to the semiconductor element via an adhesive layer applied to the dam bar;
A method of manufacturing a semiconductor device, comprising: a step of resin-sealing the surface of the semiconductor element; and a step of cutting an inner region from the dam bar after resin sealing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261483A JP3805733B2 (en) | 1995-06-21 | 2002-09-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17829695 | 1995-06-21 | ||
| JP7-178296 | 1995-06-21 | ||
| JP2002261483A JP3805733B2 (en) | 1995-06-21 | 2002-09-06 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16010196A Division JP3406147B2 (en) | 1995-06-21 | 1996-06-20 | Semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005342019A Division JP4225312B2 (en) | 1995-06-21 | 2005-11-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115571A JP2003115571A (en) | 2003-04-18 |
| JP3805733B2 true JP3805733B2 (en) | 2006-08-09 |
Family
ID=26498518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002261483A Expired - Fee Related JP3805733B2 (en) | 1995-06-21 | 2002-09-06 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805733B2 (en) |
-
2002
- 2002-09-06 JP JP2002261483A patent/JP3805733B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115571A (en) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839321B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08116016A (en) | Lead frame and semiconductor device | |
| JP2001313363A (en) | Resin-sealed semiconductor device | |
| JP2004179253A (en) | Semiconductor device and method of manufacturing the same | |
| JP3839178B2 (en) | Semiconductor device | |
| KR100473464B1 (en) | A semiconductor device | |
| JP3805733B2 (en) | Manufacturing method of semiconductor device | |
| JP4225312B2 (en) | Semiconductor device | |
| JP3406147B2 (en) | Semiconductor device | |
| JP4317665B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| KR100237912B1 (en) | Packaged semiconductor, semiconductor device using same, and method for manufacturing same | |
| KR100373891B1 (en) | Semiconductor device and method of its fabrication | |
| JP2765507B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP4764608B2 (en) | Semiconductor device | |
| JP2001177007A (en) | Semiconductor device and manufacturing method thereof | |
| JP3959898B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2010056325A (en) | Semiconductor device and method of manufacturing same | |
| JP2771475B2 (en) | Semiconductor device | |
| JP3915338B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
| JPH08279575A (en) | Semiconductor package | |
| JP3745106B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000304638A (en) | Sensor chip joining structure | |
| JPH0870089A (en) | Semiconductor device and manufacturing method thereof | |
| JPH09283549A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0738032A (en) | Structure of packaged semiconductor components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |