JP3809155B2

JP3809155B2 - スイッチング電源装置用制御装置

Info

Publication number: JP3809155B2
Application number: JP2003280174A
Authority: JP
Inventors: 研松浦
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-07-25
Filing date: 2003-07-25
Publication date: 2006-08-16
Anticipated expiration: 2023-07-25
Also published as: JP2005045983A

Description

本発明は、マルチフェーズ方式のスイッチング電源装置用制御装置に関する。

スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているマイコンやパソコン等の電源として幅広く利用されている。これらパソコン等では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、パソコン等における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。

そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフする（非特許文献１参照）。制御装置では、電圧モード制御や電流モード制御によるフィードバック制御により、スイッチング電源装置の出力電圧等に基づいてスイッチング素子をオン／オフするためのＰＷＭ[Pulse Width Modulation]信号を生成している。

また、スイッチング電源装置には、出力電圧のリップルを抑制するために、マルチフェーズ方式のものがある（特許文献１参照）。マルチフェーズ方式では、複数のコンバータ回路が並列に接続され、その複数のコンバータ回路を一つの制御装置で制御している。そして、この制御装置では、各コンバータ回路のスイッチング素子のオン期間が重ならないように、各コンバータ回路に対するＰＷＭ信号のパルスの位相をずらしている。
特開２００２−４４９４１号公報原田耕介、二宮保、顧文建共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９

しかしながら、スイッチング電源装置は、出力回路がＬＣ平滑回路で構成されているので、制御系に位相遅れが発生する。この位相遅れは周波数が高くなるほど大きくなり、利得が１以上で位相遅れが１８０°に達するとスイッチング電源装置では出力電圧が発振してしまう。マルチフェーズ方式のスイッチング電源装置でも、同様に、位相遅れの問題があり、出力電圧が発振する恐れがある。

そこで、本発明は、マルチフェーズ方式のスイッチング電源装置における位相を補償するスイッチング電源装置用制御装置を提供することを課題とする。

本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と演算手段で演算した信号との差分を算出する差分手段と、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。

このスイッチング電源装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式である。制御装置では、フィードバック制御によって出力電圧を目標電圧に制御するために、制御信号生成手段によりスイッチング電源装置の実際の出力電圧と目標電圧との差分値に基づいて制御信号を生成する。また、制御装置では、時比率生成手段によりスイッチング素子を制御するための駆動信号の時比率を検出し、その検出した時比率に対応した信号を生成する。さらに、制御装置では、演算手段により時比率に対応した信号に対して低周波成分を遮断するとともに積分を施し、差分手段により制御信号と演算手段で演算した信号とを差分する。そして、制御装置では、駆動信号生成手段により差分した信号とランプ信号に基づいて駆動信号を生成し、各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、制御装置では、制御装置の出力である時比率をフィードバックさせ、その時比率に対応した信号に対して位相進み（積分）と直流利得確保（低周波成分遮断）となる演算を施し、その演算を施した時比率を利用して制御信号を補正し、その補正した制御信号に基づいて駆動信号を生成している。そのため、制御装置における伝達関数が位相進みとなり、その駆動信号で駆動される各コンバータ回路の伝達関数も位相進みとなる。したがって、スイッチング電源装置では、系全体の位相進みが実現され、位相が補償される。その結果、スイッチング電源装置では、位相遅れによる発振が起こらない。なお、時比率生成手段としては、制御装置が出力する駆動信号から時比率を直接検出する手段として構成される場合、あるいは、制御装置内で演算した値を用いる手段として構成される場合がある。

なお、駆動信号は、スイッチング電源装置のスイッチング素子をオン／オフするための信号であり、例えば、ＰＷＭ信号である。制御信号は、フィードバック制御を行うための信号であり、スイッチング電源装置において実際に検出した出力電圧と目標電圧とに基づく信号である。時比率は、駆動信号の一周期に占めるスイッチング素子をオンさせる期間の割合（つまり、スイッチング動作の一周期に占めるオン期間の割合）であり、例えば、ＰＷＭ信号の一周期毎のパルス幅やデューティ比が時比率に相当する。時比率に対応した信号は、時比率を表す様々な信号であり、例えば、駆動信号から実際に検出した時比率の信号、その検出した時比率を平均化した信号、時比率や時比率の平均値に相当する制御装置内で演算した値である。

本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における各コンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する複数の時比率生成手段と、各コンバータ回路に対応して、各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、複数の演算手段で演算した信号を平均化する平均化手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と平均化手段で平均化した信号との差分を算出する差分手段と、各コンバータ回路に対応して、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。

この制御装置は、複数のコンバータ回路に対応して、時比率生成手段、演算手段及び駆動信号生成手段を各々備えている。そして、制御装置では、各コンバータ回路に対応して、各時比率生成手段により各コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を各々生成し、各演算手段により各時比率に対応した信号に対して低周波成分を遮断するとともに積分を各々施す。さらに、制御装置では、平均化手段により各演算手段で演算した信号を平均化し、差分手段により制御信号と平均化手段で平均化した信号とを差分する。そして、制御装置では、各コンバータ回路に対応した各駆動信号生成手段により差分した信号とランプ信号に基づいて駆動信号を各々生成し、各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。特に、制御装置では、平均化手段によって平均化した信号によって制御信号を補正する構成としているので、高い周波数領域までの位相補償が可能である。

本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における各コンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する複数の時比率生成手段と、各コンバータ回路に対応して、各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、各コンバータ回路に対応して、制御信号生成手段で生成した制御信号と各演算手段で演算した信号との差分を算出する複数の差分手段と、各コンバータ回路に対応して、各差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。

この制御装置は、複数のコンバータ回路に対応して、時比率生成手段、演算手段、差分手段及び駆動信号生成手段を各々備えている。そして、制御装置では、各コンバータ回路に対応して、各時比率生成手段により各コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を各々生成し、各演算手段により各時比率に対応した信号に対して低周波成分を遮断するとともに積分を各々施し、さらに、各差分手段により制御信号と各演算手段で演算した信号とを各々差分する。そして、制御装置では、各コンバータ回路に対応した各駆動信号生成手段により各差分手段で差分した信号とランプ信号に基づいて駆動信号を各々生成し、生成した各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。この制御装置は、上記制御装置のように平均化手段を必要としないので、構成が簡素化する。

本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における任意のコンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と演算手段で演算した信号との差分を算出する差分手段と、各コンバータ回路に対応して、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。

この制御装置は、複数のコンバータ回路に対応して、駆動信号生成手段を各々備えるとともに、複数のコンバータ回路のうちの任意の一つのコンバータ回路に対して時比率生成手段及び演算手段を備えている。そして、制御装置では、時比率生成手段により任意のコンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を生成し、演算手段によりその時比率に対応した信号に対して低周波成分を遮断するとともに積分を施す。さらに、制御装置では、差分手段により制御信号と演算手段で演算した信号とを差分する。そして、制御装置では、各コンバータ回路に対応した各駆動信号生成手段により差分手段で差分した信号とランプ信号に基づいて駆動信号を各々生成し、各駆動信号を各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。特に、この制御装置は、時比率生成手段及び演算手段を一つだけで構成できるので、構成が簡素化する。

本発明に係るスイッチング電源装置用制御装置は、複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における任意のコンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置における目標電圧とスイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、制御信号生成手段で生成した制御信号と演算手段で演算した信号との差分を算出する差分手段と、差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段と、任意のコンバータ回路以外の各コンバータ回路に対応して、駆動信号生成手段で生成した駆動信号に各コンバータ回路に応じて所定の遅延を施す一又は複数の遅延手段とを含み、時比率生成手段は、駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とする。

この制御装置は、複数のコンバータ回路のうちの任意の一つのコンバータ回路に対して時比率生成手段、演算手段及び駆動信号生成手段を備えており、他のコンバータ回路に対して遅延手段を各々備えている。そして、制御装置では、時比率生成手段により任意のコンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出してその検出した時比率に対応した信号を生成し、演算手段によりその時比率に対応した信号に対して低周波成分を遮断するとともに積分を施す。さらに、制御装置では、差分手段により制御信号と演算手段で演算した信号とを差分し、駆動信号生成手段により差分手段で差分した信号とランプ信号に基づいて駆動信号を生成する。そして、制御装置では、他のコンバータ回路に対応した各遅延手段により駆動信号生成手段で生成した駆動信号を各々遅延し、他のコンバータ回路に対応する駆動信号を各々生成し、各駆動信号を対応する各コンバータ回路のスイッチング素子に各々出力する。このように、この制御装置でも、上記制御装置と同様に、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施し、その演算を施した時比率を利用して制御信号を補正しているので、制御装置における伝達関数が位相進みとなる。その結果、スイッチング電源装置では、系全体の位相進みが実現されて位相補償され、位相遅れによる発振が起こらない。特に、この制御装置は、時比率生成手段及び演算手段を一つだけで構成できるので、構成が簡素化する。

なお、所定の遅延を施すとは、マルチフェーズ方式によって他のコンバータ回路のスイッチング素子を位相をずらしてオンさせるために、駆動信号生成手段により生成された任意のコンバータ回路に対する駆動信号のオン期間（スイッチング素子をオンするための期間）をコンバータ回路毎に決められた一定時間づつ遅延させることである。

本発明の上記スイッチング電源装置用制御装置では、複数の時比率生成手段で各々生成した時比率に基づいてランプ信号の初期値を生成する初期値生成手段を含む構成としてもよい。

複数のコンバータ回路に対応して時比率生成手段を各々備える制御装置では、初期値生成手段により各時比率生成手段で各々生成した時比率に基づいてランプ信号の初期値を生成し、駆動信号生成手段によりこの初期値が加味されたランプ信号及び制御信号に基づいて駆動信号を生成する。複数のコンバータ回路の各時比率は出力電圧に反映されるので、出力電圧が変動しているときには各コンバータ回路の時比率に差がある。そこで、各コンバータ回路の時比率に基づく初期値によって各ランプ信号をリセットすることによって、出力電圧の変動（ひいては、制御信号の変動）に沿って各ランプ信号の初期値が変動する。その結果、制御装置では、出力電圧が変動した場合でも、各コンバータ回路の駆動信号のオン期間の幅の差を抑制でき、コンバータ間の時比率のバランスをとることができる。したがって、コンバータ回路間の出力電流の差も抑制され、コンバータ回路間の電流バランスをとることができる。そのため、この制御装置では、コンバータ回路間の電流バランスの不均衡によって素子の経年劣化の促進や素子破壊等を防止でき、出力電流を検出する手段も必要ない。

本発明の上記スイッチング電源装置用制御装置では、初期値生成手段は、各時比率生成手段で生成した時比率を時間平均する複数の時間平均化手段と、任意の時間平均化手段で時間平均化した信号と複数の時間平均化手段で時間平均化した各信号から求めた値との差分を算出する初期値演算手段とを含む構成としてもよい。

この制御装置では、各時間平均化手段により各時比率生成手段で生成した時比率を各々時間平均し、初期値演算手段により任意の時間平均化手段で時間平均化した信号と複数の時間平均化手段で時間平均化した各信号から求めた値との差分を各々算出し、この各差分値を各ランプ信号の初期値とする。なお、複数の時間平均化手段で時間平均化した各信号から求めた値としては、複数の時間平均化信号の最小値、最大値、平均値等である。

本発明の上記スイッチング電源装置用制御装置では、時間平均化手段は、ローパスフィルタであると好適である。

この制御装置では、各時比率生成手段で生成した時比率をローパスフィルタに各々入力し、各ローパスフィルタにより過去に入力された時比率を平均化する。この制御装置では、ローパスフィルタの平均化機能を利用して簡単に時間平均化手段を構成することができる。

本発明の上記スイッチング電源装置用制御装置では、時比率生成手段は、カウンタを含み、カウンタは、駆動信号のオン期間又はオフ期間を一定時間毎にカウントし、オン期間の立ち下がり時のカウント値又はオフ期間の立ち上り時のカウント値を次回のカウント時まで保持する構成としてもよい。

この制御装置では、カウンタに制御装置から出力する駆動信号をフィードバックする。そして、制御装置では、カウンタにより駆動信号におけるスイッチング素子のオン期間又はオフ期間を制御装置のマスタクロック等の一定時間毎にカウントし、オン期間の立ち下がり時のカウント値又はオフ期間の立ち上り時のカウント値を次回のカウント時まで保持する。このカウント値が時比率に相当するので、この制御装置は、カウンタにより簡単に時比率生成手段を構成することができる。また、制御装置は、カウント値を次のカウント時まで保持するので、出力電圧が変動して制御信号が変動した場合でも、正しい時比率に対して各種演算を施すことができ、高精度な制御を行うことができる。

本発明の上記スイッチング電源装置用制御装置では、ランプ信号は、カウンタでカウントしている信号とすると好適である。

この制御装置では、駆動信号生成手段においてランプ信号として時比率を生成するためのカウンタでカウントしている信号を利用して駆動信号を生成する。したがって、この制御装置では、時比率を検出とランプ信号の生成とを同一のカウンタで構成しているので、構成が簡素化する。

本発明の上記スイッチング電源装置用制御装置では、演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路としてもよい。

この制御装置では、ハイパスフィルタ機能と積分機能とを融合させた演算回路により時比率に対応した信号に対して低周波成分を遮断するとともに積分を施し、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施す。

本発明の上記スイッチング電源装置用制御装置では、演算手段は、駆動信号の時比率に対応した信号に含まれる低周波成分を遮断するハイパスフィルタと、ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含む構成としてもよい。

この制御装置では、ハイパスフィルタによって時比率に対応した信号に含まれる低周波成分を遮断し、積分手段によりその低周波成分を遮断した信号を積分し、時比率に対応した信号に対して位相進みと直流利得確保となる演算を施す。

本発明によれば、マルチフェーズ方式のスイッチング電源装置における位相を補償し、出力電圧が発振することを防止することができる。

以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置の実施の形態を説明する。

本実施の形態では、本発明に係るスイッチング電源装置用制御装置を、二つのコンバータ回路を並列接続したマルチフェーズ方式のスイッチング電源装置のコントローラＩＣに適用する。本実施の形態に係るコンバータ回路は、降圧型のＤＣ／ＤＣコンバータである。本実施の形態に係るコントローラＩＣは、高速で処理を行うデジタル制御式であり、電圧モード制御により二つのコンバータ回路をフィードバック制御する。本実施の形態に係るコントローラＩＣには、位相補償を行うための構成の違いにより４つの実施の形態があり、第１の実施の形態が請求項２に対応し、第２の実施の形態が請求項３に対応し、第３の実施の形態が請求項４に対応し、第４の実施の形態が請求項５に対応し、特に、第１の実施の形態及び第２の実施の形態に係るコントローラＩＣには電流バランス（時比率バランス）を行うための構成も付加している。

図１を参照して、本実施の形態に係るスイッチング電源装置１の構成について説明する。図１は、本実施の形態に係るスイッチング電源装置の構成図である。

スイッチング電源装置１は、電源Ｐの直流の入力電圧Ｖ_Iを直流の出力電圧Ｖ_O（＜Ｖ_I）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭ[Voltage Regulator Module]で使用される。また、スイッチング電源装置１は、ＰＷＭ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧Ｖ_Iは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧Ｖ_Oは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。

また、スイッチング電源装置１は、出力電圧のリップルを抑制するために、マルチフェーズ方式である。そのため、スイッチング電源装置１は、第１コンバータ回路２と第２コンバータ回路３とが並列に接続されている。そして、スイッチング電源装置１では、この二つのコンバータ回路２，３のスイッチング素子を、一つのコントローラＩＣ４によって各コンバータ回路２，３のスイッチング素子のオンするタイミングをずらしてスイッチング制御している。

各コンバータ回路２，３は、同一の構成であり、主な構成として、ＦＥＴ等の２個のスイッチング素子１０，１１又はスイッチング素子１２，１３、インダクタ１４又はインダクタ１５、二つの回路で共有されるコンデンサ１６を備えている。第１コンバータ回路２では、第１スイッチング素子１０がコントローラＩＣ４からの第１ＰＷＭ信号ＰＳ１がハイ信号（オン期間）のときにオンし、第２スイッチング素子１１が第１ＰＷＭ信号ＰＳ１がロー信号（オフ期間）のときにオンする。また、第２コンバータ回路３では、第１スイッチング素子１２がコントローラＩＣ４からの第２ＰＷＭ信号ＰＳ２がハイ信号（オン期間）のときにオンし、第２スイッチング素子１３が第２ＰＷＭ信号ＰＳ２がロー信号（オフ期間）のときにオンする。インダクタ１４（１５）及びコンデンサ１６は、平滑回路を構成する。スイッチング素子１０，１１（１２，１３）のスイッチング動作によって振幅が入力電圧Ｖ_Iに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラＩＣ４では、出力電圧Ｖ_Oが目標電圧となるようにデジタルの出力電圧Ｖ_Oに基づいて電圧モード制御によりＰＷＭ信号ＰＳ１，ＰＳ２を生成し、スイッチング素子１０〜１３のオン／オフを制御する。

図２、図１３及び図１４を参照して、第１の実施の形態に係るコントローラＩＣ４Ａの構成について説明する。図２は、第１の実施の形態に係るコントローラＩＣの構成図である。図１３は、図２のコントローラＩＣにおける時比率検出及びＰＷＭ信号生成のタイミングチャートであり、（ａ）がマスタクロックであり、（ｂ）が第１カウンタ信号及び第２カウンタ信号と補正制御信号であり、（ｃ）が第１ＰＷＭ信号であり、（ｄ）が第１オンタイミング信号であり、（ｅ）が第２ＰＷＭ信号であり、（ｆ）が第２オンタイミング信号であり、（ｇ）が保持される第１パルス幅であり、（ｈ）が保持される第２パルス幅である。図１４は、図２のコントローラＩＣにおける時比率バランスのタイミングチャートであり、（ａ）が第１カウンタ信号及び第２カウンタ信号と補正制御信号であり、（ｂ）が第１ＰＷＭ信号であり、（ｃ）が第２ＰＷＭ信号であり、（ｄ）が保持される第１パルス幅であり、（ｅ）が保持される第２パルス幅であり、（ｆ）が第１カウンタ信号に対する第１初期値であり、（ｇ）が第２カウンタ信号に対する第２初期値である。

コントローラＩＣ４Ａは、マスタクロック（例えば、１０ＭＨｚ〜１００ＭＨｚ）に基づいて動作するデジタル回路であり、二つのコンバータ回路２，３を電圧モード制御する。コントローラＩＣ４Ａでは、Ｐ制御によるフィードバック制御により、Ａ／Ｄ変換されたデジタルの出力電圧Ｖ_Oと目標電圧Ｖ_Rから制御信号ＣＳを生成し、制御信号ＣＳと第１カウンタ信号（ランプ信号）ＣＴ１とに基づいて第１ＰＷＭ信号ＰＳ１を生成するとともに制御信号ＣＳと第２カウンタ信号（ランプ信号）ＣＴ２とに基づいて第２ＰＷＭ信号ＰＳ２を生成する。特に、コントローラＩＣ４Ａでは、位相補償と直流利得確保を実現するために、生成したＰＷＭ信号ＰＳ１、ＰＳ２をマイナループによって各々フィードバックし、ＰＷＭ信号ＰＳ１，ＰＳ２のパルス幅（時比率）Ｄ１，Ｄ２に所定の演算を各々施した位相補償信号ＩＥ１，ＩＥ２の平均化信号ＡＶにより制御信号ＣＳを補正する。さらに、コントローラＩＣ４Ａでは、ＰＷＭ信号ＰＳ１，ＰＳ２の時比率のバランス（ひいては、コンバータ回路２，３間での出力電流のバランス）をとるために、ＰＷＭ信号ＰＳ１，ＰＳ２のパルス幅Ｄ１，Ｄ２に基づいてカウンタ信号（ランプ信号）ＣＴ１，ＣＴ２の初期値ＣＩ１，ＣＩ２を生成する。そのために、コントローラＩＣ４Ａは、カウンタ２０，２０、演算回路２１，２１、平均化回路２２、減算器２３、乗算器２４、減算器２５、コンパレータ２６，２６、ＲＳフリップフロップ２７，２７及び初期値生成回路２８を備えている。コントローラＩＣ４Ａは、二つのコンバータ回路２，３に対してＰＷＭ信号ＰＳ１，ＰＳ２を各々生成するために、各コンバータ回路２，３に対応してカウンタ２０、演算回路２１、コンパレータ２６、ＲＳフリップフロップ２７が各々設けられている。なお、以下の説明におけるハイ信号はコントローラＩＣ４Ａを電源電圧（例えば、５Ｖ）等が設定され、ロー信号は０Ｖが設定される。

第１の実施の形態では、カウンタ２０，２０が特許請求の範囲に記載する複数の時比率生成手段に相当し、演算回路２１，２１が特許請求の範囲に記載する複数の演算手段に相当し、平均化回路２２が特許請求の範囲に記載する平均化手段に相当し、減算器２３及び乗算器２４が特許請求の範囲に記載する制御信号生成手段に相当し、減算器２５が特許請求の範囲に記載する差分手段に相当し、コンパレータ２６，２６及びＲＳフリップフロップ２７，２７が特許請求の範囲に記載する複数の駆動信号生成手段に相当し、初期値生成回路２８が特許請求の範囲に記載する初期値生成手段に相当する。

カウンタ２０は、第１ＰＷＭ信号ＰＳ１の時比率である第１パルス幅Ｄ１又は第２ＰＷＭ信号ＰＳ２の時比率である第２パルス幅Ｄ２を検出するとともに、コンパレータ２６に入力させるランプ信号である第１カウンタ信号ＣＴ１又は第２カウンタ信号ＣＴ２を生成する。そのために、カウンタ２０には、コントローラＩＣ４Ａで生成している第１ＰＷＭ信号ＰＳ１又は第２ＰＷＭ信号ＰＳ２、第１オンタイミング信号ＯＴ１又は第２オンタイミング信号ＯＴ２、初期値生成回路２８で生成した第１初期値ＣＩ１又は第２初期値ＣＩ２及びマスタクロックＭＣが入力される。

カウンタ２０では、オンタイミング信号ＯＴ１，ＯＴ２がハイ信号のときにカウンタ信号ＣＴ１，ＣＴ２を初期値ＣＩ１，ＣＩ２にリセットし、ＰＷＭ信号ＰＳ１，ＰＳ２がハイ信号のときにはマスタクロックＭＣの一周期毎にカウントアップする（図１３（ａ）〜（ｆ）及び図１４（ａ）〜（ｃ）参照）。そして、カウンタ２０では、ＰＷＭ信号ＰＳ１，ＰＳ２がハイ信号からロー信号に立ち下がるとカウントアップを停止し、ＰＷＭ信号ＰＳ１，ＰＳ２がロー信号のときにはカウントアップ値をホールドする（図１３（ａ）〜（ｆ）及び図１４（ａ）〜（ｃ）参照）。カウンタ２０では、カウントアップ値を各レジスタ（図示せず）にパルス幅Ｄ１，Ｄ２として保持する（図１３（ｂ），（ｇ），（ｈ）及び図１４（ａ），（ｄ），（ｅ）参照）。この各レジスタに保持しているパルス幅Ｄ１，Ｄ２は、演算回路２１，２１及び初期値生成回路２８に各々読み出される。ちなみに、パルス幅Ｄ１，Ｄ２は、ＰＷＭ信号ＰＳ１，ＰＳ２の周期が一定であるので、ＰＷＭ信号ＰＳ１，ＰＳ２の一周期に占める第１スイッチング素子１０，１２をオンさせる期間の割合を示し、時比率に相当する。なお、図１３は第１初期値ＣＩ１及び第２初期値ＣＩ２が共に０の場合であり、図１４は第１初期値ＣＩ１が所定の値を有し、第２初期値ＣＩ２が０の場合である。

第１オンタイミング信号ＯＴ１は、分周器（図示せず）によってマスタクロックＭＣを分周した信号であり、第１ＰＷＭ信号ＰＳ１の一周期（第１コンバータ回路２のスイッチング周期）を規定する信号であり、第１ＰＷＭ信号ＰＳ１のロー信号からハイ信号への立ち上りを規定するパルスをハイ信号（マスタクロックＭＣの一周期分）で出力する（図１３（ｄ）参照）。第２オンタイミング信号ＯＴ２は、分周器によってマスタクロックＭＣを分周した信号であり、第２ＰＷＭ信号ＰＳ２の一周期（第２コンバータ回路３のスイッチング周期）を規定する信号であり、第２ＰＷＭ信号ＰＳ２のロー信号からハイ信号への立ち上りを規定するパルスをハイ信号（マスタクロックＭＣの一周期分）で出力する（図１３（ｆ）参照）。第１ＰＷＭ信号ＰＳ１と第２ＰＷＭ信号ＰＳ２とは、同一周期であり、オンするタイミングの位相が１８０°ずれている。ＰＷＭ信号ＰＳ１，ＰＳ２の周波数は、例えば、１００ｋＨｚ〜１ＭＨｚであり、コンバータ回路２，３におけるスイッチング周波数に相当する。

演算回路２１は、位相進みと直流利得確保を実現するために、二次のハイパスフィルタと積分器とを融合させた演算回路となっている。演算回路２１では、各レジスタから時比率である第１パルス幅Ｄ１又は第２パルス幅Ｄ２を読み出し、第１パルス幅Ｄ１又は第２パルス幅Ｄ２に対して低周波成分を遮断するとともに積分を施し、第１位相補償信号ＩＥ１又は第２位相補償信号ＩＥ２を平均化回路２２に出力する。このように、演算回路２１において積分器を備えることによって、コントローラＩＣ４Ａの伝達関数が位相進みとなり、スイッチング電源装置１全体の位相補償を実現することができる。さらに、演算回路２１において二次のハイパスフィルタで低周波成分を遮断することによって、積分された値が飽和（無限大に発散）することを防止することができる。

演算回路２１は、図３に示すように、遅延器であるＤフリップフロップ２１ａ〜２１ｃ、乗算係数が（ｂ１＋ｂ２）の乗算器２１ｄ、乗算係数が（ｂ１＊ｂ２）の乗算器２１ｅ、加算器２１ｆを有している。演算回路２１の回路構成は、以下の式（１）により表される伝達関数Ｈ（Ｚ）に基づいて構成されている。図３は、図２の演算回路の詳細回路構成図である。

なお、演算回路２１は、図３に示す回路構成以外でも、式（１）の伝達関数を満たす回路であればよい。

平均化回路２２は、演算回路２１，２１から第１位相補償信号ＩＥ１と第２位相補償信号ＩＥ２が入力され、その二つの位相補償信号ＩＥ１，ＩＥ２を平均化し、平均化信号ＡＶを減算器２５に出力する。そのために、平均化回路２２は、二つの乗算器２２ａ，２２ａ及び加算器２２ｂを備えている。各乗算器２２ａは、各演算回路２１からの第１位相補償信号ＩＥ１又は第２位相補償信号ＩＥ２に利得１／２を乗算し、その乗算値を加算器２２ｂに出力する。加算器２２ｂは、二つの乗算器２２ａ，２２ａからの各乗算値を加算し、その加算値を平均化信号ＡＶとして出力する。

減算器２３は、目標電圧Ｖ_Rと出力電圧Ｖ_Oが入力され、目標電圧Ｖ_Rから出力電圧Ｖ_Oを減算し、その減算値（Ｖ_R−Ｖ_O）を減算信号ＶＳとして乗算器２４に出力する。

乗算器２４は、減算信号ＶＳが入力され、その減算信号ＶＳにＰ制御の利得Ｇを乗算し、その乗算値Ｇ（Ｖ_R−Ｖ_O）を制御信号ＣＳとして減算器２５に出力する。

減算器２５は、制御信号ＣＳと平均化信号ＡＶとが入力され、制御信号ＣＳから平均化信号ＡＶを減算し、その減算値（ＣＳ−ＡＶ）を補正制御信号ＲＣＳとして各コンパレータ２６，２６に各々出力する。

コンパレータ２６は、ランプ信号である第１カウンタ信号ＣＴ１又は第２カウンタ信号ＣＴ２が補正制御信号ＲＣＳに達するか否かを判定する。そのために、コンパレータ２６には、反転入力端子に補正制御信号ＲＣＳが入力され、非反転入力端子に第１カウンタ信号ＣＴ１又は第２カウンタ信号ＣＴ２が入力される。コンパレータ２６では、補正制御信号ＲＣＳとカウンタ信号ＣＴ１，ＣＴ２とを比較し、カウンタ信号ＣＴ１、ＣＴ２が補正制御信号ＲＣＳに達するまではロー信号とし、カウンタ信号ＣＴ１，ＣＴ２が補正制御信号ＲＣＳに達するとハイ信号とする（図１３（ａ）参照）。そして、コンパレータ２６では、その出力信号を第１コンパレータ信号ＣＯ１又は第２コンパレータ信号ＣＯ２としてＲＳフリップフロップ２７，２７に各々出力する。

ＲＳフリップフロップ２７は、第１ＰＷＭ信号ＰＳ１又は第２ＰＷＭ信号ＰＳ２を生成する。そのために、ＲＳフリップフロップ２７には、第１コンパレータ信号ＣＯ１又は第２コンパレータ信号ＣＯ２と第１オンタイミング信号ＯＴ１又は第２オンタイミング信号ＯＴ２が入力される。第１ＰＷＭ信号ＰＳ１を生成するＲＳフリップフロップ２７では、第１オンタイミング信号ＯＴ１がハイ信号になるとロー信号からハイ信号に切り換えてハイ信号を保持し、第１コンパレータ信号ＣＯ１がハイ信号になるとハイ信号からロー信号に切り換えてロー信号を保持し、その所定のパルス幅を有する第１ＰＷＭ信号ＰＳ１を出力する（図１３（ｃ），（ｄ）参照）。第２ＰＷＭ信号ＰＳ２を生成するＲＳフリップフロップ２７では、第２オンタイミング信号ＯＴ２がハイ信号になるとロー信号からハイ信号に切り換えてハイ信号を保持し、第２コンパレータ信号ＣＯ２がハイ信号になるとハイ信号からロー信号に切り換えてロー信号を保持し、その所定のパルス幅を有する第２ＰＷＭ信号ＰＳ２を出力する（図１３（ｅ），（ｆ）参照）。

初期値生成回路２８は、第１ＰＷＭ信号ＰＳ１と第２ＰＷＭ信号ＰＳ２とにおける時比率のバランス（ひいては、コンバータ回路２，３間の出力電流のバランス）をとるために、第１カウンタ信号ＣＴ１及び第２カウンタ信号ＣＴ２をリセットする際の第１初期値ＣＩ１及び第２初期値ＣＩ２を生成する。そのために、初期値生成回路２８は、二つのローパスフィルタ２８ａ，２８ａ及び演算部２８ｂを備えている。

なお、本実施の形態では、ローパスフィルタ２８ａが特許請求の範囲に記載する時間平均化手段に相当し、演算部２８ｂが特許請求の範囲に記載する初期値演算手段に相当する。

各ローパスフィルタ２８ａでは、各レジスタに保持されている時比率である第１パルス幅Ｄ１又は第２パルス幅Ｄ２を読み出し、第１パルス幅Ｄ１又は第２パルス幅Ｄ２を時間平均する（図１４（ｄ）、（ｅ）参照）。そして、演算部２８ｂでは、第１パルス幅Ｄ１の時間平均値と第２パルス幅Ｄ２の時間平均値から小さい値の時間平均値を選択する。さらに、演算部２８ｂでは、第１パルス幅Ｄ１の時間平均値から選択した小さい時間平均値を減算し、第１初期値ＣＩ１を算出する（図１４（ｆ）参照）。この第１初期値ＣＩ１は、レジスタに保持され、第１カウンタ信号ＣＴ１をリセットする際のリセット値となる。また、演算部２８ｂでは、第２パルス幅Ｄ２の時間平均値から選択した小さい時間平均値を減算し、第２初期値ＣＩ２を算出する（図１４（ｇ）参照）。この第２初期値ＣＩ２は、レジスタに保持され、第２カウンタ信号ＣＴ２をリセットする際のリセット値となる。ちなみに、時間平均値が小さいパルス幅（時比率）に対応するカウンタ信号のリセット値は０なり、時間平均値が大きいパルス幅（時比率）に対応するカウンタ信号のリセット値は所定の値（プラス値）を有することになり、二つの時間平均値が等しい場合には二つのカウンタ信号のリセット値は共に０になる。

ここで、図４を参照して、コントローラＩＣ４Ａにおいて位相進みが実現される原理について説明しておく。図５は、帰還ループで帰還する制御回路の一例を示す図である。なお、他の実施の形態に係るコントローラＩＣ４Ｂ，４Ｃ，４Ｄでも、この原理によって位相進みが実現される。

図４に示す制御回路３０は、コントローラＩＣ４Ａと同様に構成されており、ＰＷＭ信号ＰＳ１、ＰＳ２の時比率の積分値を帰還ループでフィードバックする制御回路の一例を示すものである。制御回路３０は、伝達関数が−Ｇである乗算器３１、伝達関数がＧｄである積分器３２、伝達関数がｋｄである乗算器３３及び加算器３４を備える。この制御回路３０の伝達関数Ｇｃ（Ｚ）は、制御回路３０に入力されるスイッチング電源装置１の出力電圧の変化量ΔＶと制御回路３０から出力される時比率の変化量ΔＤの比として求められ、以下に示す式（２）によって表される。また、積分器３２の伝達関数Ｇｄ（Ｚ）は、以下に示す式（３）によって表される。

式（３）を式（２）に代入すると、制御回路３０の伝達関数Ｇｃ（Ｚ）は、以下に示す式（４）で求まる。

ここで、一次のハイパスフィルタの伝達関数Ｈ（Ｚ）は、（１−Ｚ^-1）／（１−ｂ＊Ｚ^-1）；（ｂは係数）により表される。したがって、式（４）の伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されることが判る。すなわち、図４に示す帰還ループに積分器３２を有する制御回路３０の伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されることになる。一般に、一次のハイパスフィルタの伝達関数は、９０°の位相進みとなる。したがって、図４に示す帰還ループに積分器３２を有する制御回路３０の伝達関数Ｇｃ（Ｚ）も９０°の位相進みとなる。

このことは、図５及び図６に示す制御回路３０における伝達関数Ｇｃのゲイン特性及び位相特性からも判る。ここでは、制御回路３０における伝達関数Ｇｃを、乗算器３１の伝達関数であるＧを１として算出している。図５は、図４の制御回路における伝達関数のゲイン特性を示す図である。図６は、図４の制御回路における伝達関数の位相特性を示す図である。なお、ゲイン特性を示す図では、縦軸がゲイン［ｄＢ］であり、横軸は周波数［Ｈｚ］である。また、位相特性を示す図では、縦軸が位相［°］であり、横軸は周波数［Ｈｚ］である。

図５に示すように、制御回路３０における伝達関数Ｇｃのゲインは、−２０［ｄＢ／ｄｅｃ］の割合で減少している。これは、制御回路３０の伝達関数Ｇｃが、周波数に比例していることに起因している。

図６に示すように、制御回路３０における伝達関数Ｇｃの位相は、所定の周波数（図６では、１０ｋＨｚ付近）よりも低い周波数帯域で９０°となる。これは、制御回路３０における伝達関数Ｇｃの位相が、９０°の位相進みであることを示す。

以上のことから、コントローラＩＣ４Ａは、帰還ループにある演算回路２１に積分器を融合しているため、制御回路３０と同様に、その伝達関数が一次のハイパスフィルタの伝達関数として表され、９０°の位相進みを実現することが可能となる。

ところで、制御回路３０における伝達関数Ｇｃのゲインは、−２０ｄＢ／ｄｅｃの割合で減少している。このことは、制御回路３０における伝達関数Ｇｃの直流利得は、理論上−∞ｄＢになることを示している。直流利得は、周波数を限りなく０に近づけたときの伝達関数のゲインの値である。一般に、制御回路を含む系全体の直流利得は、２０〜６０ｄＢ程度は必要であるとされている。したがって、系全体の直流利得が、２０〜６０ｄＢ程度になるように回路を設計する必要がある。そこで、コントローラＩＣ４Ａでは、演算回路２１に二次のハイパスフィルタを融合させることによって、帰還ループによる帰還信号の低周波成分を遮断してゲインの低下を防止している。なお、他の実施の形態に係るコントローラＩＣ４Ｂ，４Ｃ，４Ｄでも、演算回路の二次のハイパスフィルタによって直流利得を確保している。

図７〜図１２を参照して、コントローラＩＣ４Ａ及びコンバータ回路２，３並びにスイッチング電源装置１における伝達関数のゲイン特性及び位相特性について説明する。スイッチング電源装置１の入力電圧Ｖ_Iは、１０Ｖに設定されていることとする。また、コントローラＩＣ４Ａにおける伝達関数を、乗算器２４の伝達関数であるＧが１として算出している。図７は、図１のコンバータ回路における伝達関数のゲイン特性を示す図である。図８は、図１のコンバータ回路における伝達関数の位相特性を示す図である。図９は、図１のコントローラＩＣにおける伝達関数のゲイン特性を示す図である。図１０は、図１のコントローラＩＣにおける伝達関数の位相特性を示す図である。図１１は、図１のスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。図１２は、図１のスイッチング電源装置全体における伝達関数の位相特性を示す図である。なお、他の実施の形態に係るコントローラＩＣ４Ｂ，４Ｃ，４Ｄ及びこれらコントローラＩＣに制御されるコンバータ回路２，３並びにスイッチング電源装置１についても、ここで説明する伝達関数のゲイン特性及び位相特性と同様の特性が得られる。

図７及び図８を参照して、コントローラＩＣ４Ａを含まないコンバータ回路２，３における伝達関数のゲイン特性及び位相特性を説明する。図７に示すように、コンバータ回路２，３における伝達関数のゲインの最大値（共振値）は、コンバータ回路２，３のＬＣ共振周波数である１５ｋＨｚに現れる。また、ゲインが０ｄＢとなるゼロクロス周波数は、５５ｋＨｚである。また、図８に示すように、コンバータ回路２，３における伝達関数の位相は、ゼロクロス周波数である５５ｋＨｚにおいて−１７５°となる。したがって、コンバータ回路２，３の位相余裕は５°となり、位相余裕としては非常に小さな値である。そのため、出力電圧の検出系の遅れ等により位相が１８０°になり、出力電圧Ｖ_Oが発振してしまう可能性がある。そこで、コントローラＩＣ４Ａでは、演算回路２１の積分機能によって位相を進ませている。

図９及び図１０を参照して、コントローラＩＣ４Ａにおける伝達関数のゲイン特性及び位相特性について説明する。図９及び図１０に示すように、コントローラＩＣ４Ａの伝達関数のゲイン特性及び位相特性は、図５及び図６に示す積分器のみの場合における各特性のうち、演算回路２１に融合される二次のハイパスフィルタにより低周波成分が遮断される周波数領域において、ゲイン０ｄＢ、位相０°に各々戻ることになる。なお、直流利得が不足している場合には、乗算器２４の伝達関数であるＧを低周波数領域で高いゲインをもつ伝達関数とすることにより、必要な直流利得を得ることができる。

図１１及び図１２を参照して、コントローラＩＣ４Ａを含むスイッチング電源装置１全体における伝達関数のゲイン特性及び位相特性について説明する。図１１、図１２に示す各特性は、図７、図８に示すコンバータ回路２，３における伝達関数と図９、図１０に示すコントローラＩＣ４Ａにおける伝達関数とを掛け合わせた伝達関数のゲイン特性及び位相特性である。図１１に示すように、スイッチング電源装置１全体における伝達関数のゲインが０ｄＢとなるゼロクロス周波数は、３５ｋＨｚである。また、図１２に示すように、スイッチング電源装置１全体における伝達関数の位相は、ゼロクロス周波数である３５ｋＨｚにおいて−１３０°となる。したがって、スイッチング電源装置１全体の位相余裕は５０°となり、スイッチング電源装置１は全体として安定な制御系となる。また、図１１に示すように、直流利得が２０ｄＢであるので、スイッチング電源装置１全体としての定常偏差も減少する。

このように、コントローラＩＣ４Ａの帰還ループに含まれる演算回路２１，２１に積分器と二次のハイパスフィルタを融合することによって、コントローラＩＣ４Ａの伝達関数が位相進みとなり、さらに、直流利得も確保される。そのため、スイッチング電源装置１における位相を補償することができる。

ここで、カウンタ信号ＣＴ１，ＣＴ２をリセットする際に共に０でリセットするのではなく、初期値ＣＩ１，ＣＩ２でリセットすると二つのコンバータ回路２，３間の出力電流のバランスをとることができる原理について説明しておく。二つのコンバータ回路２，３間の出力電流のバランス（第１ＰＷＭ信号ＰＳ１と第２ＰＷＭ信号ＰＳ２との時比率のバランス）が不均衡になるのは、コンバータ回路２，３自身のスイッチング等の影響により出力電圧Ｖ_OがＰＷＭ信号ＰＳ１，ＰＳ２の周期に対応して変動することに起因する。というのは、出力電圧Ｖ_Oが周期的に変動すると、制御信号ＣＳも周期的に変動する。そのため、二つのコンパレータのうちの一方のコンパレータではランプ信号が制御信号ＣＳの小さい値のときに到達するので、その小さい値に到達するまでの時間が短く、ＰＷＭ信号の時比率が常に小さくなる。また、他方のコンパレータではランプ信号が制御信号ＣＳの大きい値のときに到達するので、その大きな値に到達するまでの時間が長くなり、ＰＷＭ信号の時比率が常に大きくなる。したがって、ＰＷＭ信号ＰＳ１、ＰＳ２の各時比率が常に小さい値と大きい値となり、コンバータ回路２，３間の出力電流のバランスが不均衡になる。

そこで、コントローラＩＣ４Ａでは、二つのＰＷＭ信号ＰＳ１、ＰＳ２の時比率（パルス幅Ｄ１，Ｄ２）の時間平均値を求め、その時間平均値の大きい方のコンパレータ回路のＰＷＭ信号を生成するためのカウンタ信号（ランプ信号）のリセット値（初期値）を０より大きい所定の値とする。時比率の時間平均値が大きいということは、カウンタ信号が制御信号ＣＳ（実際には、補正制御信号ＲＣＳ）が大きな値になるまで到達していないことに相当する。そこで、時比率の時間平均値の大きい方のコンバータ回路に対するＰＷＭ信号の生成おいて、カウンタ信号のリセット値を０より大きくし、カウンタ信号が補正制御信号ＲＣＳの大きな値に到達するまでの時間を短くし、ＰＷＭ信号の時比率を小さくする。このように、一方のコンバータ回路における時比率を小さくすることによって、他方のコンバータ回路における時比率と均衡がとれ、コンバータ回路２，３間の出力電流のバランスがとれる。

なお、コントローラＩＣ４Ａでは時比率の時間平均値の大きい方のコンバータ回路に対するＰＷＭ信号の生成おいてカウンタ信号のリセット値を０より大きな値にしたが、時比率の時間平均値の小さい方のコンバータ回路に対するＰＷＭ信号の生成おいてカウンタ信号のリセット値を０より小さな値にしてもよいし、あるいは、二つのＰＷＭ信号の生成において一方のカウンタ信号のリセット値を０より大きな値にするとともに他方のカウンタ信号のリセット値を０より小さな値にしてもよい。

図１、図２、図１３、図１４を参照して、コントローラＩＣ４Ａ及びコンバータ回路２，３並びにスイッチング電源装置１の動作を説明する。

スイッチング電源装置１には、入力電圧Ｖ_Iが入力される。すると、各コンバータ回路２，３では、コントローラＩＣ４ＡからのＰＷＭ信号ＰＳ１、ＰＳ２に基づいて第１スイッチング素子１０，１２が交互にオンし、第１スイッチング素子１０がオンのときに第２スイッチング素子１１がオフし、第１スイッチング素子１２がオンのときに第２スイッチング素子１３がオフする。さらに、各コンバータ回路２，３では、インダクタ１４又はインダクタ１５及びコンデンサ１６で第１スイッチング素子１０又は第１スイッチング素子１２のオン期間にパルスとなって出力する入力電圧Ｖ_Iを平均化し、電圧Ｖ_Oを出力する。このように、スイッチング電源装置１では、二つのコンバータ回路２，３をマルチフェーズ方式で制御しているので、各コンバータ回路２，３における電流のリップルが小さくなり、出力電圧Ｖ_Oのリップルが小さくなる。

コントローラＩＣ４Ａでは、目標電圧Ｖ_Rから出力電圧Ｖ_Oを減算し、その減算値に利得Ｇを乗算して制御信号ＣＳを生成する。また、コントローラＩＣ４Ａでは、生成した二つのＰＷＭ信号ＰＳ１、ＰＳ２のパルス幅Ｄ１，Ｄ２を各々検出し、その各パルス幅Ｄ１，Ｄ２に対して積分と低周波成分の遮断の演算を施し、位相補償信号ＩＥ１，ＩＥ２を各々求める。さらに、コントローラＩＣ４Ａでは、二つの位相補償信号ＩＥ１，ＩＥ２を平均化し、平均化信号ＡＶを求める。そして、コントローラＩＣ４Ａでは、制御信号ＣＳから平均化信号ＡＶを減算し、補正制御信号ＲＣＳを生成する。また、コントローラＩＣ４Ａでは、パルス幅Ｄ１，Ｄ２を検出する際のカウントアップを利用して、ランプ信号であるカウンタ信号ＣＴ１、ＣＴ２を各々生成する。そして、コントローラＩＣ４Ａでは、補正制御信号ＲＣＳと第１カウンタ信号ＣＴ１とを比較し、第１カウンタ信号ＣＴ１が補正制御信号ＲＣＳを超えない期間をハイ信号とする第１ＰＷＭ信号ＰＳ１を生成する（図１３（ｂ）、（ｃ）参照）。また、コントローラＩＣ４Ａでは、補正制御信号ＲＣＳと第２カウンタ信号ＣＴ２とを比較し、第２カウンタ信号ＣＴ２が補正制御信号ＲＣＳを超えない期間をハイ信号とする第２ＰＷＭ信号ＰＳ２を生成する（図１３（ｂ）、（ｅ）参照）。第１ＰＷＭ信号ＰＳ１と第２ＰＷＭ信号ＰＳ２とは、そのハイ信号の立ち上りが第１オンタイミング信号ＯＴ１、第２オンタイミング信号ＯＴ２によって各々規定され、その位相が１８０°ずれている。このように、コントローラＩＣ４Ａでは、帰還ループにおいて各コンバータ回路２，３の各時比率（パルス幅Ｄ１，Ｄ２）に対して積分及び低周波成分遮断を施し、その各演算値の平均値によって制御信号ＣＳを補正することによって、位相を９０°進ませ、直流利得も確保している。

また、コントローラＩＣ４Ａでは、レジスタに保持されているパルス幅Ｄ１，Ｄ２を各々時間平均し、その二つの時間平均値の小さい時間平均値を選択する（図１４（ｄ）、（ｅ）参照）。そして、コントローラＩＣ４Ａでは、第１パルス幅Ｄ１の時間平均値から選択した小さい時間平均値を減算して第１初期値ＣＩ１を求め、第２パルス幅Ｄ２の時間平均値から選択した小さい時間平均値を減算して第２初期値ＣＩ２を求める（図１４（ｆ）、（ｇ）参照）。そして、コントローラＩＣ４Ａでは、第１オンタイミング信号ＯＴ１のハイ信号のときに第１カウンタ信号ＣＴ１を第１初期値ＣＩ１でリセットし、第２オンタイミング信号ＯＴ２のハイ信号のときに第２カウンタ信号ＣＴ２を第２初期値ＣＩ２でリセットする（図１４（ａ）参照）。図１４（ａ）の例では、第１初期値ＣＩ１が所定の値を有し、第２初期値が０である。このように、コントローラＩＣ４Ａでは、各コンバータ回路２，３の各時比率（パルス幅Ｄ１，Ｄ２）の時間平均値の差によってカウンタ信号ＣＴ１，ＣＴ２を初期化することによって、ＰＷＭ信号ＰＳ１，ＰＳ２の各時比率の差を抑制し、コンバータ回路２，３間の出力電流の不均衡を防止している。

コントローラＩＣ４Ａによれば、帰還ループにある演算回路２１，２１における積分機能及びハイパスフィルタ機能によって、９０°の位相進みを実現するとともに、直流利得も確保することができる。その結果、各コンバータ回路２，３において位相が補償されるとともに直流利得も確保され、スイッチング電源装置１全体としての位相も補償されるとともに直流利得も確保される。そのため、スイッチング電源装置１では、位相遅れが１８０°に達することはなく、出力電圧Ｖ_Oが発振しない。特に、コントローラＩＣ４Ａでは、各時比率（パルス幅Ｄ１，Ｄ２）から求めた位相補償信号ＩＥ１，ＩＥ２を平均化し、その平均化信号ＡＶによって制御信号ＣＳを補正する構成とすることにより、高い周波数領域まで位相補償が可能である。

また、コントローラＩＣ４Ａでは、初期値生成回路２８で生成した初期値ＣＩ１，ＣＩ２で各カウンタ信号ＣＴ１，ＣＴ２をリセットすることによって、時比率のバランスをとることができる。その結果、コンバータ回路２，３間の出力電流の不均衡が抑制され、スイッチング電源装置１における出力電流のバランスをとることができる。そのため、出力電流の不均衡によって素子が破壊する等の素子異常がなくなり、出力電流を検出する手段無しで出力電流のバランスをとることができる。

また、コントローラＩＣ４Ａでは、カウンタ２０において検出した時比率（パルス幅Ｄ１，Ｄ２）を各レジスタで保持するので、時比率を検出してから読み出すまでに所定の時間差があっても時比率の値としては変わらない。したがって、コントローラＩＣ４Ａでは、演算回路２１や初期値生成回路２８で時比率を利用して演算を行うが、常に正確な時比率により、高精度な演算を行うことができる。ちなみに、時比率に相当する値としてＰＷＭ信号の立ち下がりのときの制御信号の値を用いる場合、出力電圧の変動によって制御信号が変動するので、所定の時間差により時比率の値が変わることになる。

また、コントローラＩＣ４Ａでは、時比率（パルス幅Ｄ１，Ｄ２）を検出するためのカウンタ２０によってランプ信号（カウンタ信号ＣＴ１，ＣＴ２）も生成するので、ランプ信号を生成する手段を別に必要とせず、構成が簡素化する。さらに、コントローラＩＣ４Ａでは、演算回路２１において積分器とハイパスフィルタとを融合させているので、積分器とハイパスフィルタとを別体で構成する必要がなく、構成が簡素化する。

図１５を参照して、第２の実施の形態に係るコントローラＩＣ４Ｂの構成について説明する。図１５は、第２の実施の形態に係るコントローラＩＣの構成図である。なお、第２の実施の形態に係るコントローラＩＣ４Ｂでは、第１の実施の形態に係るコントローラＩＣ４Ａと同様の構成要素について同一の符号を付し、その説明を省略する。

コントローラＩＣ４Ｂは、第１の実施の形態に係るコントローラＩＣ４Ａとほぼ同様のコントローラＩＣであるが、コントローラＩＣ４Ａより構成を簡素化するために、位相補償信号ＩＥ１，ＩＥ２による制御信号ＣＳの補正方法が異なる。つまり、コントローラＩＣ４Ｂでは、位相補償信号ＩＥ１，ＩＥ２の平均化信号ＡＶで制御信号ＣＳを補正するのではなく、各位相補償信号ＩＥ１，ＩＥ２によって制御信号ＣＳを各々補正する。そのために、コントローラＩＣ４Ｂは、カウンタ２０，２０、演算回路２１，２１、減算器２３、乗算器２４、減算器４０，４０、コンパレータ２６，２６、ＲＳフリップフロップ２７，２７及び初期値生成回路２８を備えている。コントローラＩＣ４Ｂでは、二つのコンバータ回路２，３に対してＰＷＭ信号ＰＳ１，ＰＳ２を各々生成するために、各コンバータ回路２，３に対応してカウンタ２０、演算回路２１、コンパレータ２６、ＲＳフリップフロップ２７及び減算器４０が各々設けられている。

第２の実施の形態では、カウンタ２０，２０が特許請求の範囲に記載する複数の時比率生成手段に相当し、演算回路２１，２１が特許請求の範囲に記載する複数の演算手段に相当し、減算器２３及び乗算器２４が特許請求の範囲に記載する制御信号生成手段に相当し、減算器４０，４０が特許請求の範囲に記載する複数の差分手段に相当し、コンパレータ２６，２６及びＲＳフリップフロップ２７，２７が特許請求の範囲に記載する複数の駆動信号生成手段に相当し、初期値生成回路２８が特許請求の範囲に記載する初期値生成手段に相当する。

減算器４０は、制御信号ＣＳと各演算回路２１からの第１位相補償信号ＩＥ１又は第２位相補償信号ＩＥ２とが入力され、制御信号ＣＳから第１位相補償信号ＩＥ１又は第２位相補償信号ＩＥ２を減算し、その減算値（ＣＳ−ＩＥ１）を第１補正制御信号ＲＣＳ１として又は減算値（ＣＳ−ＩＥ２）を第２補正制御信号ＲＣＳ２として各コンパレータ２６に出力する。

したがって、各コンパレータ２６，２６では、ランプ信号である第１カウンタ信号ＣＴ１が第１補正制御信号ＲＣＳ１に達するか否か判定するか、あるいは、ランプ信号である第２カウンタ信号ＣＴ２が第２補正制御信号ＲＣＳ２に達するか否か判定する。

図１５を参照して、コントローラＩＣ４Ｂの動作を説明する。ここでは、第１の実施の形態に係るコントローラＩＣ４Ａと異なる動作についてのみ説明する。

コントローラＩＣ４Ｂでは、制御信号ＣＳから第１位相補償信号ＩＥ１を減算し、第１補正制御信号ＲＣＳ１を生成する。また、コントローラＩＣ４Ｂでは、制御信号ＣＳから第２位相補償信号ＩＥ２を減算し、第２補正制御信号ＲＣＳ２を生成する。そして、コントローラＩＣ４Ｂでは、第１補正制御信号ＲＣＳ１と第１カウンタ信号ＣＴ１とを比較し、第１カウンタ信号ＣＴ１が第１補正制御信号ＲＣＳ１を超えない期間をハイ信号とする第１ＰＷＭ信号ＰＳ１を生成する。また、コントローラＩＣ４Ｂでは、第２補正制御信号ＲＣＳ２と第２カウンタ信号ＣＴ２とを比較し、第２カウンタ信号ＣＴ２が第２補正制御信号ＲＣＳ２を超えない期間をハイ信号とする第２ＰＷＭ信号ＰＳ２を生成する。

コントローラＩＣ４Ｂによれば、第１の実施の形態に係るコントローラＩＣ４Ａの効果を有するほかに、二つの乗算器及び加算器からなる平均化回路を必要としないので、構成が簡素化する。

図１６を参照して、第３の実施の形態に係るコントローラＩＣ４Ｃの構成について説明する。図１６は、第３の実施の形態に係るコントローラＩＣの構成図である。なお、第３の実施の形態に係るコントローラＩＣ４Ｃでは、第１の実施の形態に係るコントローラＩＣ４Ａと同様の構成要素について同一の符号を付し、その説明を省略する。

コントローラＩＣ４Ｃは、第１の実施の形態に係るコントローラＩＣ４Ａと比較すると、コントローラＩＣ４Ａより構成を簡素化するために、第１コンバータ回路２に対応する第１位相補償信号ＩＥ１のみで制御信号ＣＳを補正する点及び時比率のバランスをとるための構成（すなわち、初期値生成回路及びそれに関する構成）を有しない点が異なる。つまり、コントローラＩＣ４Ｃでは、二つの位相補償信号ＩＥ１，ＩＥ２の平均化信号ＡＶで制御信号ＣＳを補正するのではなく、第１位相補償信号ＩＥ１によって制御信号ＣＳを補正し、この補正制御信号ＲＣＳを二つのコンパレータ２６，２６で用いる。また、コントローラＩＣ４Ｃでは、第１カウンタ信号ＣＴ１、第２カウンタ信号ＣＴ２共に０でリセットする。そのために、コントローラＩＣ４Ｃは、第１カウンタ５０、第２カウンタ５１、演算回路２１、減算器２３、乗算器２４、減算器５２、コンパレータ２６，２６、ＲＳフリップフロップ２７，２７を備えている。コントローラＩＣ４Ｃでは、二つのコンバータ回路２，３に対してＰＷＭ信号ＰＳ１，ＰＳ２を各々生成するために、各コンバータ回路２，３に対応して第１カウンタ５０又は第２カウンタ５１、コンパレータ２６、ＲＳフリップフロップ２７が各々設けられている。

第３の実施の形態では、第１カウンタ５０が特許請求の範囲に記載する時比率生成手段に相当し、演算回路２１が特許請求の範囲に記載する演算手段に相当し、減算器２３及び乗算器２４が特許請求の範囲に記載する制御信号生成手段に相当し、減算器５２が特許請求の範囲に記載する差分手段に相当し、コンパレータ２６，２６及びＲＳフリップフロップ２７，２７が特許請求の範囲に記載する複数の駆動信号生成手段に相当する。

第１カウンタ５０は、第１の実施の形態に係るカウンタ２０とほぼ同様の構成を有するカウンタであるが、第１カウンタ信号ＣＴ１のリセットする点が異なる。第１カウンタ５０では、第１オンタイミング信号ＯＴ１がハイ信号のときに第１カウンタ信号ＣＴ１を常に０でリセットし、第１ＰＷＭ信号ＰＳ１がハイ信号のときにはマスタクロックＭＣの一周期毎にカウントアップする。そして、第１カウンタ５０では、第１ＰＷＭ信号ＰＳ１がハイ信号からロー信号に立ち下がるとカウントアップを停止し、第１ＰＷＭ信号ＰＳ１がロー信号のときにはカウントアップ値をホールドする。第１カウンタ５０では、カウントアップ値をレジスタに第１パルス幅Ｄ１として保持する。ちなみに、第１カウンタ５０では、ランプ信号である第１カウンタ信号ＣＴ１を生成するとともに、時比率である第１パルス幅Ｄ１を検出する。

第２カウンタ５１は、第１カウンタ５０とほぼ同様の構成を有するカウンタであるが、時比率を検出しない点のみ異なる。つまり、第２カウンタ５１では、カウントアップ値をレジスタに第２パルス幅Ｄ２として保持しない。したがって、第２カウンタ５１では、ランプ信号である第２カウンタ信号ＣＴ２のみ生成する。

ちなみに、第２カウンタ５１によって時比率である第２パルス幅Ｄ２を検出する構成としてもよい。この場合、二つのパルス幅Ｄ１，Ｄ２によりランプ信号の初期値ＣＩ１，ＣＩ２を求めることができるので、コントローラＩＣ４Ｃの構成に初期値生成回路を加えて、時比率のバランスをとるようにしてもよい。

減算器５２は、制御信号ＣＳと演算回路２１からの第１位相補償信号ＩＥ１とが入力され、制御信号ＣＳから第１位相補償信号ＩＥ１を減算し、その減算値（ＣＳ−ＩＥ１）を補正制御信号ＲＣＳとして二つのコンパレータ２６，２６に各々出力する。

したがって、各コンパレータ２６，２６では、ランプ信号である第１カウンタ信号ＣＴ１又は第２カウンタ信号ＣＴ２が補正制御信号ＲＣＳに達するか否か判定する。

図１６を参照して、コントローラＩＣ４Ｃの動作を説明する。ここでは、第１の実施の形態に係るコントローラＩＣ４Ａと異なる動作についてのみ説明する。

コントローラＩＣ４Ｃでは、生成した第１ＰＷＭ信号ＰＳ１の第１パルス幅Ｄ１のみを検出し、その第１パルス幅Ｄ１に対して積分と低周波成分の遮断の演算を施し、第１位相補償信号ＩＥ１のみを求める。そして、コントローラＩＣ４Ｃでは、制御信号ＣＳから第１位相補償信号ＩＥ１を減算し、補正制御信号ＲＣＳを生成する。また、コントローラＩＣ４Ｃでは、オンタイミング信号ＯＴ１，ＯＴ２のハイ信号のときにカウンタ信号ＣＴ１，ＣＴ２を０で各々リセットし、リセット後にマスタクロックに基づいてカウントアップし、ランプ信号となるカウンタ信号ＣＴ１、ＣＴ２を各々生成する。そして、コントローラＩＣ４Ｃでは、補正制御信号ＲＣＳと第１カウンタ信号ＣＴ１とを比較し、第１カウンタ信号ＣＴ１が補正制御信号ＲＣＳを超えない期間をハイ信号とする第１ＰＷＭ信号ＰＳ１を生成する。また、コントローラＩＣ４Ｃでは、補正制御信号ＲＣＳと第２カウンタ信号ＣＴ２とを比較し、第２カウンタ信号ＣＴ２が補正制御信号ＲＣＳを超えない期間をハイ信号とする第２ＰＷＭ信号ＰＳ２を生成する。

コントローラＩＣ４Ｃによれば、第１の実施の形態に係るコントローラＩＣ４Ａの効果を有するほかに、二つの乗算器及び加算器からなる平均化回路を必要としないので、構成が簡素化する。特に、コントローラＩＣ４Ｃでは、第１コンバータ回路２に対応する側しか位相補償信号を生成しないので、第２コンバータ回路３に対応する側には演算回路や時比率を検出する構成を必要とせず、構成がより簡素化する。

図１７を参照して、第４の実施の形態に係るコントローラＩＣ４Ｄの構成について説明する。図１７は、第４の実施の形態に係るコントローラＩＣの構成図である。なお、第４の実施の形態に係るコントローラＩＣ４Ｄでは、第３の実施の形態に係るコントローラＩＣ４Ｃと同様の構成要素について同一の符号を付し、その説明を省略する。

コントローラＩＣ４Ｄは、第３の実施の形態に係るコントローラＩＣ４Ｃと比較すると、コントローラＩＣ４Ｃより構成を簡素化するために、第１ＰＷＭ信号ＰＳ１のみを電圧モード制御によって生成し、第２ＰＷＭ信号ＰＳ２を第１ＰＷＭ信号ＰＳ１に基づいて生成する。つまり、コントローラＩＣ４Ｄでは、第１ＰＷＭ信号ＰＳ１を生成後、第２ＰＷＭ信号ＰＳ２を第１ＰＷＭ信号ＰＳ１のハイ信号の位相を１８０°ずらして生成する。そのために、コントローラＩＣ４Ｄは、第１カウンタ５０、演算回路２１、減算器２３、乗算器２４、減算器５２、コンパレータ２６、ＲＳフリップフロップ２７及びディレイ回路６０を備えている。コントローラＩＣ４Ｄでは、第１コンバータ回路２に対してのみ電圧モード制御で第１ＰＷＭ信号ＰＳ１を生成するために、第１コンバータ回路２に対応して第１カウンタ５０、演算回路２１、コンパレータ２６、ＲＳフリップフロップ２７が設けられ、第２コンバータ回路３に対応してディレイ回路６０のみが設けられる。

第４の実施の形態では、第１カウンタ５０が特許請求の範囲に記載する時比率生成手段に相当し、演算回路２１が特許請求の範囲に記載する演算手段に相当し、減算器２３及び乗算器２４が特許請求の範囲に記載する制御信号生成手段に相当し、減算器５２が特許請求の範囲に記載する差分手段に相当し、コンパレータ２６及びＲＳフリップフロップ２７が特許請求の範囲に記載する駆動信号生成手段に相当し、ディレイ回路６０が特許請求の範囲に記載する遅延手段に相当する。

ディレイ回路６０は、ＰＷＭ信号のパルスの位相を遅延させる遅延回路である。具体的には、ディレイ回路６０では、第１ＰＷＭ信号ＰＳ１のハイ信号の位相を１８０°遅延させ（つまり、ハイ信号の立ち上がり時点をＰＷＭ信号の半周期分遅らせ）、第２ＰＷＭ信号ＰＳ２を生成する。ディレイ回路６０では、パルスの位相を遅延させるだけであり、パルス幅は変えない。したがって、コントローラＩＣ４Ｄでは、第１ＰＷＭ信号ＰＳ１と第２ＰＷＭ信号ＰＳ２とのパルス幅は同じ幅となる。

図１７を参照して、コントローラＩＣ４Ｄの動作を説明する。ここでは、第３の実施の形態に係るコントローラＩＣ４Ｃと異なる動作についてのみ説明する。

コントローラＩＣ４Ｄでは、第１オンタイミング信号ＯＴ１のハイ信号のときにカウンタ信号ＣＴ１を０でリセットし、リセット後にマスタクロックに基づいてカウントアップし、ランプ信号となる第１カウンタ信号ＣＴ１のみを生成する。そして、コントローラＩＣ４Ｄでは、補正制御信号ＲＣＳと第１カウンタ信号ＣＴ１とを比較し、第１カウンタ信号ＣＴ１が補正制御信号ＲＣＳを超えない期間をハイ信号とする第１ＰＷＭ信号ＰＳ１を生成する。さらに、コントローラＩＣ４Ｄでは、第１ＰＷＭ信号ＰＳ１のハイ信号の位相を１８０°遅延させ、第２ＰＷＭ信号ＰＳ２を生成する。

コントローラＩＣ４Ｄによれば、第３の実施の形態に係るコントローラＩＣ４Ｃの効果を有するほかに、第２コンバータ回路３に対応するカウンタ、コンバータ、ＲＳフリップフロップを必要としないので、構成が簡素化する。さらに、コントローラＩＣ４Ｄでは、第１ＰＷＭ信号ＰＳ１と第２ＰＷＭ信号ＰＳ２とのパルス幅が常に同じ幅になので、時比率のバランスをとることができる。その結果、コンバータ回路２，３間の出力電流の不均衡が抑制され、スイッチング電源装置１における出力電流のバランスをとることができる。

以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。

例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラＩＣのデジタル回路（ハードウエア）によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。

また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。

また、本実施の形態では二つのコンバータ回路を並列接続したマルチフェーズ方式のスイッチング電源装置に適用したが、３つ以上のコンバータ回路を並列接続したマルチフェーズ方式のスイッチング電源装置にも適用可能である。

また、本実施の形態では時比率を検出する手段とランプ信号を生成する手段とを同一のカウンタで構成したが、時比率を検出するカウンタとは別にランプ回路を設ける構成でもよいし、あるいは、Ｄフリップフロップ等を用いて制御信号から時比率を検出する構成でもよい。

また、本実施の形態では演算手段としてハイパスフィルタ機能と積分機能とを融合させた演算回路で構成したが、図３に示す回路とは異なる回路構成の演算回路でもよいし、あるいは、ハイパスフィルタと積分回路とを別体で構成してもよい。

また、本実施の形態ではオンタイミング信号によりＰＷＭ信号のオン信号の立ち上りを一定周期毎に固定する構成としたが、オフタイミング信号によりＰＷＭ信号のオフ信号の立ち下がりを一定周期毎に固定する構成としてもよい。

また、本実施の形態ではＰ制御に適用したが、ＰＩ制御やＰＩＤ制御等の他の制御にも適用可能である。

また、第１の実施の形態及び第２の実施の形態では電流バランス（時比率バランス）を行うために初期値生成回路を含む構成としたが、電流検出器等を用いて電流バランスを行う場合には初期値生成回路を含まない構成としてもよい。

また、第１の実施の形態及び第２の実施の形態では二つの時間平均した時比率から最小の時間平均した時比率を選択し、各時間平均した時比率からその選択した時間平均した時比率を減算することによってランプ信号の初期値を求める構成としたが、二つの時間平均した時比率から最大の時間平均した時比率を選択する構成でもよいし、二つの時間平均した時比率の平均を求める構成でもよいし、あるいは、二つの時比率の差分をとり、その差分値を時間平均して初期値を求める構成としてもよい。

本実施の形態に係るスイッチング電源装置の構成図である。第１の実施の形態に係るコントローラＩＣの構成図である。図２の演算回路の詳細回路構成図である。帰還ループで帰還する制御回路の一例を示す図である。図４の制御回路における伝達関数のゲイン特性を示す図である。図４の制御回路における伝達関数の位相特性を示す図である。図１のコンバータ回路における伝達関数のゲイン特性を示す図である。図１のコンバータ回路における伝達関数の位相特性を示す図である。図１のコントローラＩＣにおける伝達関数のゲイン特性を示す図である。図１のコントローラＩＣにおける伝達関数の位相特性を示す図である。図１のスイッチング電源装置全体における伝達関数のゲイン特性を示す図である。図１のスイッチング電源装置全体における伝達関数の位相特性を示す図である。図２のコントローラＩＣにおける時比率検出及びＰＷＭ信号生成のタイミングチャートであり、（ａ）がマスタクロックであり、（ｂ）が第１カウンタ信号及び第２カウンタ信号と補正制御信号であり、（ｃ）が第１ＰＷＭ信号であり、（ｄ）が第１オンタイミング信号であり、（ｅ）が第２ＰＷＭ信号であり、（ｆ）が第２オンタイミング信号であり、（ｇ）が保持される第１パルス幅であり、（ｈ）が保持される第２パルス幅である。図２のコントローラＩＣにおける時比率バランスのタイミングチャートであり、（ａ）が第１カウンタ信号及び第２カウンタ信号と補正制御信号であり、（ｂ）が第１ＰＷＭ信号であり、（ｃ）が第２ＰＷＭ信号であり、（ｄ）が保持される第１パルス幅であり、（ｅ）が保持される第２パルス幅であり、（ｆ）が第１カウンタ信号に対する第１初期値であり、（ｇ）が第２カウンタ信号に対する第２初期値である。第２の実施の形態に係るコントローラＩＣの構成図である。第３の実施の形態に係るコントローラＩＣの構成図である。第４の実施の形態に係るコントローラＩＣの構成図である。

符号の説明

１…スイッチング電源装置、２…第１コンバータ回路、３…第２コンバータ回路、４，４Ａ，４Ｂ，４Ｃ，４Ｄ…コントローラＩＣ、１０，１２…第１スイッチング素子、１１，１３…第２スイッチング素子、１４，１５…インダクタ、１６…コンデンサ、２０…カウンタ、２１…演算回路、２１ａ〜２１ｃ…Ｄフリップフロップ、２１ｄ，２１ｅ…乗算器、２１ｆ…加算器、２２…平均化回路、２２ａ…乗算器、２２ｂ…加算器、２３…減算器、２４…乗算器、２５…減算器、２６…コンパレータ、２７…ＲＳフリップフロップ、２８…初期値生成回路、２８ａ…ローパスフィルタ、２８ｂ…演算部、３０…制御回路、３１…乗算器、３２…積分器、３３…乗算器、３４…加算器、４０…減算器、５０…第１カウンタ、５１…第２カウンタ、５２…減算器、６０…ディレイ回路

Claims

複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、
前記時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記演算手段で演算した信号との差分を算出する差分手段と、
前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。
複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における各コンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する複数の時比率生成手段と、
前記各コンバータ回路に対応して、前記各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、
前記複数の演算手段で演算した信号を平均化する平均化手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記平均化手段で平均化した信号との差分を算出する差分手段と、
前記各コンバータ回路に対応して、前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。
複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における各コンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する複数の時比率生成手段と、
前記各コンバータ回路に対応して、前記各時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す複数の演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記各コンバータ回路に対応して、前記制御信号生成手段で生成した制御信号と前記各演算手段で演算した信号との差分を算出する複数の差分手段と、
前記各コンバータ回路に対応して、前記各差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。
複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における任意のコンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、
前記時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記演算手段で演算した信号との差分を算出する差分手段と、
前記各コンバータ回路に対応して、前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する複数の駆動信号生成手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。
複数のコンバータ回路が並列接続されるマルチフェーズ方式のスイッチング電源装置における任意のコンバータ回路に対応して、コンバータ回路のスイッチング素子を制御するための駆動信号の時比率を検出し、当該時比率に対応した信号を生成する時比率生成手段と、
前記時比率生成手段で生成した駆動信号の時比率に対応した信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置における目標電圧と前記スイッチング電源装置で検出された出力電圧との差分値に基づいて制御信号を生成する制御信号生成手段と、
前記制御信号生成手段で生成した制御信号と前記演算手段で演算した信号との差分を算出する差分手段と、
前記差分手段で算出した信号及びランプ信号に基づいて駆動信号を生成する駆動信号生成手段と、
前記任意のコンバータ回路以外の各コンバータ回路に対応して、前記駆動信号生成手段で生成した駆動信号に各コンバータ回路に応じて所定の遅延を施す一又は複数の遅延手段と
を含み、
前記時比率生成手段は、前記駆動信号生成手段で生成した駆動信号から時比率を検出することを特徴とするスイッチング電源装置用制御装置。
前記複数の時比率生成手段で各々生成した時比率に基づいて前記ランプ信号の初期値を生成する初期値生成手段を含むことを特徴とする請求項２又は請求項３に記載するスイッチング電源装置用制御装置。
前記初期値生成手段は、前記各時比率生成手段で生成した時比率を時間平均する複数の時間平均化手段と、任意の時間平均化手段で時間平均化した信号と複数の時間平均化手段で時間平均化した各信号から求めた値との差分を算出する初期値演算手段とを含むことを特徴とする請求項６に記載するスイッチング電源装置用制御装置。
前記時間平均化手段は、ローパスフィルタであることを特徴とする請求項７に記載するスイッチング電源装置用制御装置。
前記時比率生成手段は、カウンタを含み、
前記カウンタは、前記駆動信号のオン期間又はオフ期間を一定時間毎にカウントし、前記オン期間の立ち下がり時のカウント値又は前記オフ期間の立ち上り時のカウント値を次回のカウント時まで保持することを特徴とする請求項１〜８のいずれか１項に記載するスイッチング電源装置用制御装置。
前記ランプ信号は、前記カウンタでカウントしている信号であることを特徴とする請求項９に記載するスイッチング電源装置用制御装置。
前記演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路であることを特徴とする請求項１〜１０のいずれか１項に記載するスイッチング電源装置用制御装置。
前記演算手段は、前記駆動信号の時比率に対応した信号に含まれる低周波成分を遮断するハイパスフィルタと、前記ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含むことを特徴とする請求項１〜１０のいずれか１項に記載するスイッチング電源装置用制御装置。