JP3817406B2 - インバータ装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭインバータ装置に関するものである。
【０００２】
【従来の技術】
本発明は、ＰＷＭインバータ装置に係り、特にＰＷＭパルス信号の指令データの高速伝送化、及び出力電圧の精度向上を図ったＰＷＭインバータ装置に関するものである。
【０００３】
交流電源を受電し、あるいは直流電源を受電し、任意の周波数の交流電源に変換して、その出力に接続された交流電動機を速度制御するインバータ装置が一般に普及している。
【０００４】
最近のインバータ装置には、電力を逆変換するための主回路部のスイッチング素子としてバイポーラトランジスタ(bipolar transistor)やＩＧＢＴ(insulated gate bipolar transistor)などのスイッチング素子が使用されている。また、出力電圧を正弦波に近づけ、その高調波を低減するためにＰＷＭ（Pulse Width Modulation）制御が一般的に適用されている。
【０００５】
これら従来の技術の例として、特開平７−１４３７３５号（従来技術１とする）があげられる。この従来技術１は、信号生成回路から主回路スイッチング素子までドライブ信号を伝送する伝送路にフォトカプラを挿入し、低電圧で動作している信号生成回路と高電圧で動作しているインバータ主回路間を電気絶縁している。
【０００６】
ところで、この従来技術１で示されるように、一般にインバータ装置は、そのインバータ主回路部に備わるスイッチング素子がブリッジ結線され、該ブリッジ結線の上下アームのスイッチング素子は入力直流電源に直列接続されている。そして、このスイッチング素子をオン／オフ制御するときには、上下アームのスイッチング素子が同時にオンすることのないようにドライブ信号が同時にオフする非ラップ期間（以下デッドタイムという）を設けている。スイッチング素子が実際にオンあるいはオフするまでには時間遅れがあり、しかもこのオン特性、オフ特性はスイッチング素子個々のばらつき、また温度変化や、ドライブ信号の伝送時間のばらつきなどによっても変化するなど一定しないので、このデッドタイムは、ある程度の余裕をもって設定される。
【０００７】
またこのデッドタイム期間中には上下アームのスイッチング素子が同時にオフ状態になる期間が生じるので、この期間の出力電圧が流れる出力電流の流れる方向によって決まるなど不確定な要素がある。従ってこれらの要因により出力電圧に誤差が含まれる問題があった。
【０００８】
これに対し従来技術として特開平５−３１６７３７号に示されるように、出力電流の方向を検出し、上記出力電流の流れる方向による出力電圧誤差を補正するものが提案されている（従来技術２とする）。しかしこの従来技術２によっても、スイッチング素子個々のオン特性、オフ特性のばらつき、温度変化やドライブ信号の伝送時間のばらつきなどによって生じる出力電圧誤差は補償することができない。
【０００９】
また、実際の出力電圧を検出し、指令電圧に対する実際の出力電圧の誤差を補償する従来技術として、特開平１０−２３７５６号（従来技術３とする）がある。この従来技術３は、ＰＷＭ指令のパルス信号と主回路から検出した出力電圧のパルス信号を突き合わせることにより、出力電圧の誤差をパルス信号の時間誤差として検出し、この誤差を無くすようにＰＷＭパルス信号の立ち上がり、立ち下がりタイミングを補正する。これによりＰＷＭ指令パルス幅どおりの出力電圧のパルス幅が得られる。従来技術３によれば上記出力電圧の誤差の大部分を補正できる。しかしながらこの従来技術３には、低電圧の制御回路部と高電圧の主回路部を電気絶縁する手段として、出力電圧の検出回路にフォトカプラが使用されている。このフォトカプラはそれ自身のパルス伝送遅れ時間にばらつきがある上に、温度によって伝送特性が大きく変化し、このため出力電圧の誤差を小さくできない問題があった。
【００１０】
そこでこの問題を解決する従来例を図１に示す。この従来例はＰＷＭ指令パルス信号と出力電圧検出信号は電気絶縁手段を介さずに直接突き合わせして偏差を求め、この偏差により出力電圧の誤差を補正するように構成している。そして、低電圧の制御回路と高電圧の主回路を電気絶縁する電気絶縁手段が、パルス指令数値データを演算する演算部とパルス変調部の間に挿入されている。
【００１１】
１はマイコンなどを使用した演算部である。演算部１はＰＷＭ指令パルス信号９を生成するために必要なパルス発生タイミングなどのパルス指令数値データ信号７を演算して出力する。２は演算部１を含む低電圧部と主回路部６を含む高電圧部とを電気絶縁して信号を通過させるために設けられた絶縁部であり、フォトカプラなどを使用して構成される。３はＰＷＭ指令パルス信号９を生成するパルス幅変調部である。４はパルス幅変調部３からのＰＷＭ指令パルス信号９と主回路部６の出力電圧検出信号１４を受けて、ＰＷＭパルス信号１０、１１の立ち上がり立ち下がりタイミングを補正するパルス幅補正部である。５は、パルス幅補正部４からのＰＷＭパルス信号１０、１１を電力増幅して、主回路部６のスイッチング素子１５，１６のドライブ信号１２，１３として出力するドライバ部である。６はＩＧＢＴなどのスイッチング素子１５，１６を使用して直流を交流に変換するインバータ主回路部である（簡単化のため１相のみ示す）。
【００１２】
演算部１は、パルス幅変調部３においてＰＷＭ指令パルス信号９を生成する際のパルス立ち上がりタイミング、および立ち下がりタイミングのデータを、デッドタイムをゼロとした動作遅れなしの数値データ７として演算する。そしてパルス幅補正部４は、この動作遅れなしの数値データ７をもとに、スイッチング素子１５，１６の動作遅れなどを出力電圧検出信号１４を使って修正し、実際のドライブ信号１２，１３として供給するようにしている。そして演算部１からパルス幅変調部３に信号を伝送する信号のデータ伝送方式はシリアル伝送が使用されている。
【００１３】
図１に示した構成では、主回路部６の出力電圧を検出してパルス幅補正部４へフィードバックする検出部に、フォトカプラなどで電気絶縁することをせず、この代わりに演算部１とパルス幅変調部３の間で電気絶縁している。この構成であると、出力電圧検出信号１４はフォトカプラなどの伝送遅れのばらつきの大きい絶縁手段を介さないので、ＰＷＭ指令パルス信号９と突き合わせてその誤差分を精度良く求めることができる。
【００１４】
しかしこの方法は、演算部１からパルス幅変調部３へのパルス指令数値データ信号伝送に、シリアル通信にみられるようなシリアル伝送方式を用いているため、一回のデータ伝送におけるデータ伝送時間が、シリアル伝送の伝送速度やデータ数によって決定されてしまう。このことは、パルス指令数値データ信号７の更新を１回のデータ伝送におけるデータ伝送時間より短い時間でおこなうことは原理上不可能であることを意味しており、しかもこのデータ伝送時間はかなりの時間を要するものとなる。インバータ装置が出力周波数を制御するためには、３相インバータの場合、出力周波数１周期あたり少なくとも３回以上（１相分１回以上）のパルス指令数値データ信号７の更新が必要である。このため、図１の構成においては、この３パルス以上のＰＷＭ指令パルス信号９を生成するためにパルス指令数値データ信号７を出力周波数１周期の間に３回以上演算部１からパルス幅制御部３へ伝送しなければならない。したがって、図１の構成で制御できる出力周波数の上限は、１回の指令数値データ７のデータ伝送時間の３倍の時間を１周期とする出力周波数までに制限されることになる。
【００１５】
また、実際に出力周波数制御を行う場合を考慮すると、出力周波数１周期当たりに３回のパルス指令数値データ信号７の更新では出力の歪みが大きく、１周期当たり９回または１２回以上のパルス指令数値データ信号７の更新が最低限要求されてくる場合がほとんどである。すなわち、パルス指令数値データ信号７の更新周期を短くすることが要求されてくる。この様な場合、図１の構成では、伝送可能速度の制約が厳しいため、出力周波数１周期当たりのパルス指令数値データ信号７の更新回数が増えると、この更新回数の増加に伴い、制御可能な出力周波数の上限が低下してしまう。従って、インバータ装置が出力を制御しようとする際、図１の構成では、１回のパルス指令数値データ信号７の伝送時間がインバータの出力周波数の限界を決定してしまう。例えば１相当たりのパルス指令数値データ信号７の伝送時間が４１μｓであるとすれば３相分で伝送時間は１２３μｓとなり、計算負荷率を５０％として、１回のデータ更新に２４６μｓの伝送時間が必要になる。出力周波数はこの２４６μｓの逆数になるから、約４０００Ｈｚが出力周波数の限界となる。例えばプリント基板の孔開け加工機械を考えるとインバータ出力周波数が５０００Ｈｚ以上のものが要求されるためこのような要求には応えることができない。
【００１６】
このように図１の従来構成ではインバータ出力周波数を高周波にしようとした場合上限が低く抑えられてしまい、高周波インバータを実現することができなかった。
【００１７】
【発明が解決しようとする課題】
本発明は、インバータの出力周波数を高めることのできるインバータ装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の構成は上記電気絶縁手段を、ＰＷＭパルスを生成するための数値データ伝送路上ではなく、パルス信号に変換された後のＰＷＭ指令パルス信号の伝送路上に設ける。このように信号絶縁形態がマイクロコンピュータ（以下マイコンという）の数値データの絶縁ではなくパルス信号に変換された部分の絶縁となる。これにより、信号伝送時間を短くできること、または、高速にＰＷＭ指令パルス信号を更新できるものとなる。
【００１９】
【発明の実施の形態】
本発明による具体的な実施例を図２に示す。この実施例は、図１の構成における演算部１とパルス幅変調部３の間のシリアルデータ伝送方式に代えてマイコンの通常の並列データバス方式で接続するものである。そしてパルス幅変調部とパルス補正部の間に絶縁部を設けるようにしてデータ伝送速度の高速化と絶縁部の回路の簡単化を図り、インバータの高周波化を実現するようにしたものである。またこの実施例は、立ち上がり伝達遅延時間と立ち下がり伝達遅延時間の差Δｔによる指令パルスの伝達誤差の小さい絶縁素子を使用してインバータ制御性能低下を更に低減するようにしている。
【００２０】
この具体例を図２および図３によって説明する。
【００２１】
図２の構成例では、演算部１７は、デッドタイムをゼロとみなしたスイッチング素子１５，１６のオン・オフ時間とオン・オフタイミングのパルス指令数値データ信号２０をマイコンで通常使用する並列データバス方式で出力する。
【００２２】
次に演算部１７からのパルス指令数値データ信号２０を受け取ったパルス幅変調部１８は、パルス指令数値データ信号２０を、ＰＷＭ指令パルス信号２１に変換する。ここで、主回路部６の上アームと下アームのスイッチング素子１５、１６は、オン・オフ状態を排他的に動作させる必要があるのは既知の通りである（上・下アームの短絡を防止する）。また、パルス幅変調部１８は、演算部１７と同様、デッドタイムをゼロとみなしたパルス指令数値データ信号２０をＰＷＭ指令パルス信号２１へ変換する。従って、ＰＷＭ指令パルス信号２１もまたデッドタイムをゼロとみなしたものとなる。このような条件では、主回路部の上・下アームのオン時間（あるいはオフ時間）とオン・オフタイミングを１つのパルス信号で表せることになる。
【００２３】
図３は、このパルス信号（ＰＷＭパルス信号）を生成する説明図である。変調波２４が搬送波２５よりハイレベルになるとＰＷＭ指令パルス信号２６がハイレベルになる。また、変調波２４が搬送波２５よりローレベルになるとＰＷＭ指令パルス信号２６がローレベルになる。ＰＷＭ指令パルス信号２６がハイレベルのときは主回路部６の上アームスイッチング素子をオン（または下アームがオフ）する指令となり、ローレベルのときは主回路部６の下アームスイッチング素子をオン（または上アームがオフ）する指令となる。ＰＷＭ指令パルス信号２６の立ち上がりエッジが主回路部６の上アームオンタイミング（あるいは下アームオフタイミング）を示している。図２の実施例では、ＰＷＭ指令パルス信号２１が図３のＰＷＭ指令パルス信号２６に相当し、パルス幅変調部１８がこの信号を出力している。
【００２４】
また、単位時間あたりのパルス指令数値データ信号２０の更新回数が増加した場合、ＰＷＭ指令パルス信号２１のパルス数も増加するが、絶縁部１９に立ち上がり伝達遅延時間ｔd1と立ち下がり伝達遅延時間ｔd2の差Δｔの小さい素子を使用すればインバータ制御性能低下を低減できる。即ち、ＰＷＭ指令パルス信号２１が絶縁部１９を介して伝送された後の上記ΔｔによるＰＷＭ指令パルス信号２２に含まれる伝送誤差（即ち出力電圧誤差ΔＶ）は、ΔＶ＝Ｖdc×ｆc×Δｔと表すことができるが、Δｔを小さくすれば出力電圧誤差ΔＶを小さくできる。ここで、Ｖdcは直流電圧（図１などに示した主回路部６のＰ、Ｎ間電圧）、ｆcは搬送波２５の周波数である。
【００２５】
出力電圧誤差ΔＶを小さくできる具体的な絶縁素子（高耐圧で高速なフォトカプラ）の例を以下に示す。
【００２６】
この絶縁素子は、近年、より高速な高耐圧フォトカプラとして開発されたもので、最小外部空間距離4.9mm、最小外部沿面距離4.8mm、最小内部空間距離0.08mm、入力絶縁2500Vrms(1分間)、最大動作絶縁電圧560Vpeak、最大許容過電圧4000Vpeak(10秒間)、立ち上がり伝達遅延時間（ｔd1）と立ち下がり伝達遅延時間（ｔd2）の差Δｔの最大値100nsの性能を有している。
【００２７】
演算部１７が出力するパルス指令数値データ信号２０をパルス幅変調部１８でＰＷＭ指令パルス信号２１に変換して並列データバス方式でデータ伝送を行うことによって、図１の構成による数値データのシリアル伝送方式に比べデータ伝送時間が無視できる程度に短くなる。したがって演算部１７から出力されるパルス指令数値データ信号２０が変化すればパルス幅変調部１８から出力されるＰＷＭ指令パルス信号２１も速やかに変化し、絶縁部１９を介してパルス幅補正部４へ伝送される。絶縁部１９に上記高速フォトカプラを使用すれば演算部１７からパルス幅制御部４への高速データ伝送を更に改善したものが実現できる。
【００２８】
以上の説明から明らかなように、数値データの伝送をシリアル伝送方式から並列データバス伝送方式に代えたほかに、絶縁部を通過するデータを数値データからパルス信号に代えることによりデータ伝送の高速化が実現できるものである。これでもある程度の高速化が実現できるが、更に絶縁部に上記高速フォトカプラを使用すればより高速化が実現できる。
【００２９】
本発明のより具体的な実施例を図４に示す。図４は、ＰＷＭ方式インバータ装置の実施例である。
【００３０】
演算部１７とパルス幅変調部１８はマイコンにより実現された制御回路２３となっている。
【００３１】
インバータ装置の動作は、まず、デッドタイムをゼロとみなしたパルス指令数値データ信号２０を演算部１７から出力する。パルス幅変調部１８は演算部１７からのパルス指令数値データ信号２０を受け取り、ＰＷＭ指令パルス信号２１を出力する。このＰＷＭ指令パルス信号２１は数値データではなくパルス信号となっている。絶縁部１９はパルス幅変調部１８とパルス幅補正部４間に高耐圧絶縁をほどこし、ＰＷＭ指令パルス信号２１をＰＷＭ指令パルス信号２２としてパルス補正部へ伝送する。この絶縁部１９には上記の高速な高耐圧フォトカプラが使用される。パルス幅補正部４は、伝送されてきたＰＷＭ指令パルス信号２２とフィードバックされてくる主回路部６の出力電圧検出信号１４を比較して、ドライバ部５へＰＷＭパルス信号１０、１１を出力する。このＰＷＭパルス信号１０、１１を生成する際にはデッドタイムを付け加えてドライブパルスを生成する他に、ＰＷＭ指令パルス信号２２と出力電圧検出信号１４に基づいて誤差信号ΔＶ（出力電圧誤差）を求め、この誤差がなくなるようにＰＷＭパルス信号１０、１１を生成する。上記誤差信号ΔＶは、上記ＰＷＭ指令パルス信号２２の立ち上がり、立ち下がりタイミングに対する、出力電圧検出信号１４のパルス信号の立ち上がり、立ち下がりタイミングの誤差として求められる。ドライバ部５は、ＰＷＭパルス信号１０、１１を増幅して主回路部６のスイッチング素子１５、１６を駆動するドライブ信号１２，１３を出力する。
【００３２】
図４の構成で、例えば、演算部１７とパルス幅変調部１８をマイコン、絶縁部１９を高耐圧の高速フォトカプラ、パルス幅補正部４を論理回路、ドライバ部５をＩＧＢＴ駆動用ドライバ、主回路部６のスイッチング素子１５，１６をＩＧＢＴで実現する場合、演算部１７とパルス幅変調部１８を１つのマイコンで実現出来る。パルス指令数値データ信号２０の更新周期は使用するマイコンの処理能力に依存する。また高耐圧の高速フォトカプラで構成される絶縁部１９は、オン・オフ時間とオン・オフタイミング情報を有するパルスが通過するので、フォトカプラのパルスに対する立ち上がり伝達遅延時間と立ち下がり伝達遅延時間のばらつきや変動にＰＷＭ指令パルス信号の伝達精度が左右される。
【００３３】
パルス幅補正部４以降のドライバ部５やスイッチング素子１５，１６の誤差要因に起因する出力電圧変動は、パルス幅補正部４にフィードバックして補正されるので、パルス幅補正部４に入力されたＰＷＭ指令パルス信号２２と主回路部６の出力電圧のＰＷＭパルス信号は一致する。従って、前述の構成で構築されているインバータ装置の場合、パルス指令数値データ信号２０の伝達特性は、マイコンの処理能力とフォトカプラの立ち上がり伝達遅延時間、立ち下がり伝達遅延時間に依存する。ここで、マイコンの処理能力については、インバータ装置を構築する際にパルス指令数値データ信号２０の更新周期が十分確保できるマイコンを採用するのは従来のインバータ装置においても同様であるため、マイコンの処理能力は十分なものであり、パルス指令数値データ信号の伝送における影響は無視できる程度とする。結局、パルス指令数値データ信号２０の伝送能力は、絶縁部１９の高耐圧フォトカプラの性能に依存する。よって、絶縁部１９の高耐圧フォトカプラの選定および使用方法を決定する際に、必要とするパルス指令数値データ信号２０の伝送精度を満足するように決定する必要が生じる。
【００３４】
理論的には、フォトカプラのみでなく、絶縁部１９の絶縁前のＰＷＭ指令パルス信号２１の入力から絶縁後のＰＷＭ指令パルス信号２２の出力までの立ち上がり伝達遅延時間、立ち下がり伝達遅延時間などの特性ばらつきや変動が関係する。ここでパルス幅制御部４は絶縁前のＰＷＭ指令パルス信号２１とＰＷＭ指令パルス信号２２を一致させた状態で主回路部の出力電圧検出信号と比較するのが理想的である。しかし、現実にはＰＷＭ指令パルス信号２２は絶縁部１９による伝送誤差分があるので、この誤差分がインバータ装置の出力制御性能に対して無視出来るように回路を構築しなければならない。即ちフォトカプラは信号伝送遅れと信号伝送遅れのばらつきが大きいので、出力電圧の大きさに誤差となって現れる。例えば従来のフォトカプラは、その信号伝達誤差時間Δｔが６００ｎｓ〜１０００ｎｓのものが多く使用されていた。しかし、このような遅れのあるフォトカプラを使用し、ＰＷＭキャリア周波数（搬送周波数）を１６ｋＨｚの非同期方式（変調波周波数が変わっても搬送波周波数を一定として変えない方式）とすると、出力電圧には約２．７Ｖの誤差電圧が生じる。最高出力周波数１００Ｈｚで出力電圧２００Ｖのインバータ出力仕様であるばあい、このインバータを低周波例えば０．５Ｈｚで運転すると、出力電圧は約１Ｖが出力仕様となる（但しこの計算は単純比例で２００Ｖ／１００Ｈｚの比で考えた場合であり、実際には電動機一次巻線抵抗降下を考慮してこれよりもやや大きな値とする）。ここで上記誤差電圧２．７Ｖと上記０．５Ｈｚのときの出力電圧１Ｖを比較すると、出力すべき電圧１Ｖを上回ったかなり大きな誤差電圧となり、従って低周波ではこの誤差電圧のため出力電圧が指令どおりに出力できず、大きな問題となる。先に述べたように、誤差電圧ΔＶは、ΔＶ＝Ｖdc×ｆc×Δｔで表される。ここでフォトカプラの伝送遅延時間ｔd1,ｔd2の差Δｔと出力電圧誤差ΔＶは略比例の関係にあるので、本実施例では、先に説明したフォトカプラの信号伝送遅れ小さい１００ns以下のものを使用し、誤差電圧を０．４５Ｖにして、低周波数領域でインバータ装置としての十分な性能を確保する（運転周波数領域を拡大できる効果がある）。このように、使用するフォトカプラは、出力すべき出力電圧の最低値に対して許容される誤差電圧をΔＶとしたとき、Δｔは多くてもΔＶ／(Ｖdc×ｆc)を越えないように選定する。
【００３５】
次にパルス幅補正を更に精度を向上させた実施例を図５〜図８により説明する。
【００３６】
図５、図６はＩＧＢＴのコレクタ・エミッタ間電圧Vce、コレクタ電流Icのスイッチング特性を示したものである。電圧Vce、電流Icの変化の仕方はＩＧＢＴの製法によって異なっている。図５はプレーナ方式のＩＧＢＴの特性、図６はＮＰＴ（ノンプレーナ）方式のＩＧＢＴの特性である。これらの詳しい特性の説明は省略するが、これらの特性から明らかなように、電圧Vce、電流Icの変化の仕方はＩＧＢＴの製法によって異なったものとなっている。
【００３７】
このように一口にＩＧＢＴとはいってもスイッチング特性はまちまちであり、従って、主回路部の出力電圧を検出する際、その電圧をどのような値のスレッショルド電圧で検出するかが問題となる。即ち、出力電圧検出信号はパルス信号で検出されるわけであるが、この検出パルスの立ち上がり、立ち下がりのタイミングが重要であり、このタイミングに誤差が含まれると出力電圧に誤差が含まれてしまう。
【００３８】
実際の出力電圧から出力電圧検出信号であるパルス信号を得るためには、実際の出力電圧の中間レベルにスレショルド電圧Ｖthを設け、このスレショルド電圧Ｖthより大きいか小さいかでパルス信号を生成する。実際の出力電圧は台形上をなしたパルス状電圧であるから、スレショルド電圧Ｖthのレベルの設定の仕方で、検出されたパルス信号の幅が広くもなり狭くもなる。
【００３９】
検出パルス信号は実際の出力電圧のパルス状電圧の平均値が等しくなるように検出されるのが理想である。出力電圧のパルス状電圧が台形状であれば高さで中央の１／２電圧をスレショルド電圧Ｖthとすればほぼこの値が得られると考えられるが、実際には検出遅れのために検出パルスの幅は理想の幅からずれる。これは出力電圧パルスが台形状であること、および出力電圧の電圧パルスの立ち上がり傾斜と立ち下がり傾斜の違いによるところが大きい。即ち立ち上がり傾斜が立ち下がり傾斜より急であると、検出遅れのためパルス幅は狭く検出され、立ち上がり傾斜が立ち下がり傾斜より緩やかであると広く検出される。従って立ち上がり傾斜が立ち下がり傾斜より急であるときはスレショルド電圧Ｖthを１／２電圧より低めの値に、立ち上がり傾斜が立ち下がり傾斜より緩やかなときは１／２電圧より高めの値に設定する。また、立ち上がり立ち下がりの電圧波形自体が歪んでいる場合には、これによる補正も必要になるので、実際のスイッチング素子特性に合わせて調整される。
【００４０】
そこで、出力電圧検出部にスレッショルド電圧を調整する調整部２７を設けて、出力電圧が精度良く検出できるようにしたものが図７に示す実施例である。
【００４１】
図５のプレーナ方式の場合は立ち上がり／立ち下がりの傾斜がほぼ同じなのでオフ時の電圧Ｖoffの１／２でよい。図６のＮＰＴ方式の場合は立ち下がりの変化が非常に速いため、Ｖthは検出回路の遅れを考慮して図のように１／２Ｖoffより少し上のレベルに設定する。この検出レベルは調整部２７で行われる。
【００４２】
図８はより具体的な実施例である。即ち、比較器２８とレベル調整用可変抵抗器２９を用いたもので、比較器２８は出力電圧がレベル調整用可変抵抗器２９で設定されたスレショルド電圧Ｖthを越えると出力がハイレベルになり、スレショルド電圧Ｖthを下回ると出力がローレベルになるようにパルス信号を出力する。
【００４３】
この実施例によれば、ＩＧＢＴのさまざまなスイッチング特性に対応して、出力電圧の誤差を小さくすることができる。なおこの図８の実施例は一例を示したものに過ぎないので、これ以外の同等の手段で実施できる。
【００４４】
本発明の実施例によれば、出力電圧検出信号の電気絶縁をやめ直接ＰＷＭ指令パルス信号と突き合わせることにより、この絶縁部で生じる誤差を無くし、更に演算部からのデータを並列データバスによりパルス幅変調部に伝送してパルスを生成した後に、高速で伝達可能な絶縁部を通して指令パルスで伝送することにより、制御可能な出力周波数の範囲を拡大できる。
また、出力電圧検出信号の検出に調整部を設けることにより更に出力電圧の誤
差を小さくできる効果がある。
【００４５】
【発明の効果】
本発明によれば、インバータの出力周波数を高めることのできるインバータ装置を提供することが可能となる。
【図面の簡単な説明】
【図１】出力検出信号を直接フィードバックする従来例を示す図である。
【図２】本発明のＰＷＭ指令パルス信号を絶縁した実施例を示す図である。
【図３】ＰＷＭ指令パルス生成図である。
【図４】図２に示す実施例をより具体的に実施した例を示す図である。
【図５】プレーナ方式ＩＧＢＴのスイッチング特性である。
【図６】ＮＰＴ方式ＩＧＢＴのスイッチング特性である。
【図７】本発明の電圧検出信号調整部を有する実施例を示す図である。
【図８】本発明の電圧検出信号調整部を有するより具体的な実施例を示す図である。
【符号の説明】
1…演算部、2…絶縁部、3…パルス幅変調部、4…パルス幅補正部、5…ドライバ部、6…主回路部、7…パルス指令数値データ信号、８…パルス指令数値データ信号、９…ＰＷＭ指令パルス信号、１０、１１…ＰＷＭパルス信号、１２、１３…ドライブ信号、１４…出力信号検出信号、１５…上アームのスイッチング素子、１６…したアームのスイッチング素子、１７…演算部、１８…パルス幅変調部、１９…絶縁部、２０…パルス指令数値データ信号、２１…ＰＷＭ指令パルス信号、２２…ＰＷＭ指令パルス信号、２３…制御回路、２４…変調波、２５…搬送波、２６…ＰＷＭ指令パルス信号、２７…調整部、２８…比較器、２９…可変抵抗器。

Claims (12)

1. パルス指令数値データを演算する演算部と、
   前記パルス指令数値データに基づきＰＷＭ指令パルス信号を生成するパルス幅変調部と、
   前記ＰＷＭ指令パルス信号に基づきＰＷＭパルス信号を生成するパルス幅補正部と、
   前記ＰＷＭパルス信号をインバータ主回路のスイッチング素子にドライブ信号として供給するドライバ部と、
   前記ドライブ信号を受けて直流電力を交流電力に変換するインバータ主回路を備えたインバータ装置において、
   前記パルス幅変調部と前記パルス幅補正部との間に電気的な絶縁を行う絶縁部を設けたことを特徴とするインバータ装置。
2. 請求項１記載のインバータ装置において、前記パルス幅変調部と前記パルス幅補正部間で伝送される信号はインバータの出力相数分の信号線で伝送されることを特徴とするインバータ装置。
3. 請求項１記載のインバータ装置において、前記絶縁部は、最小外部空間距離4.9mm、最小外部沿面距離4.8mm、最小内部空間距離0.08mm、入力絶縁2500Vrms(1分間)、最大動作絶縁電圧560Vpeak、最大許容過電圧4000Vpeak(10秒間)、立ち上がり伝達遅延時間と立ち下がり伝達遅延時間の差による指令パルス誤差の最大時間100nsの性能を有する絶縁素子、またはこれら以上の性能を有する絶縁素子で構成したことを特徴とするインバータ装置。
4. 請求項１記載のインバータ装置において、前記出力電圧検出信号のパルス検出レベルを調整する調整部を設けたことを特徴とするインバータ装置。
5. 請求項４記載の調整部は、比較器と可変抵抗器により構成されていることを特徴とするインバータ装置。
6. パルス指令数値データを演算する演算部と、
   前記パルス指令数値データに基づきＰＷＭ指令パルス信号を生成するパルス幅変調部と、
   前記ＰＷＭ指令パルス信号に基づきＰＷＭパルス信号を生成するパルス幅補正部と、
   前記ＰＷＭパルス信号をインバータ主回路のスイッチング素子にドライブ信号として供給するドライバ部と、
   前記ドライブ信号を受けて直流電力をスイッチングし電圧パルス信号に変換する主回路を備えたインバータ装置において、
   前記パルス幅変調部と前記パルス幅補正部との間に電気的な絶縁を行う絶縁部を備えことを特徴とするインバータ装置。
7. 請求項６記載のインバータ装置において、前記パルス幅変調部と前記パルス幅補正部間で伝送される信号はインバータの出力相数分の信号線で伝送されることを特徴とするインバータ装置。
8. 請求項６記載のインバータ装置において、前記絶縁部は、最小外部空間距離4.9mm、最小外部沿面距離4.8mm、最小内部空間距離0.08mm、入力絶縁2500Vrms(1分間)、最大動作絶縁電圧560Vpeak、最大許容過電圧4000Vpeak(10秒間)、立ち上がり伝達遅延時間と立ち下がり伝達遅延時間の差による指令パルス誤差の最大時間100nsの性能を有する絶縁素子、またはこれら以上の性能を有する絶縁素子で構成したことを特徴とするインバータ装置。
9. 請求項６記載のインバータ装置において、前記出力電圧検出信号のパルス検出レベルを調整する調整部を設けたことを特徴とするインバータ装置。
10. 請求項９記載の調整部は、比較器と可変抵抗器により構成されていることを特徴とするインバータ装置。
11. 請求項１または、６記載のインバータ装置において、
    前記演算部と前記パルス幅変調部との間で並列データバス伝送によって、データ転送することを特徴とするインバータ装置。
12. 請求項１または、６記載のインバータ装置において、
    前記演算部と前記パルス幅変調部との間でパルス信号によって、データ転送することを特徴とするインバータ装置。

Images