JP3819610B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP3819610B2 JP3819610B2 JP27353398A JP27353398A JP3819610B2 JP 3819610 B2 JP3819610 B2 JP 3819610B2 JP 27353398 A JP27353398 A JP 27353398A JP 27353398 A JP27353398 A JP 27353398A JP 3819610 B2 JP3819610 B2 JP 3819610B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- emitter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、マイクロ波帯のRF信号の増幅に好適な増幅回路に関し、特に消費電力の低減を図った増幅回路に関する。
【0002】
【従来の技術】
一般に、携帯電話等において、マイクロ波帯の周波数を有するRF信号によって送受信が行われている。受信時、基地局から送信されてきたRF信号は、携帯電話のアンテナに受信され、RF信号はRF増幅回路で微小レベルの信号から周波数変換や復調等が行い易いレベルに増幅される。増幅された信号は後段の回路に伝送され、各種処理が行われることにより、相手方の話し声に復調される。また、送信時、自分の話し声が各種処理によって変調信号に変調され、変調信号はRF信号に周波数変換される。送信RF信号は送信用のRF増幅回路で増幅され、受信時と兼用のアンテナから送信される。図4は、上記のような携帯電話の受信部側において、受信RF信号を増幅するRF増幅回路を示している。このようなRF増幅回路では、例えばGHz帯のRF信号でも減衰させることなく良好に増幅することができる周波数特性を有している。
【0003】
図1において、受信RF信号となる入力信号INは、初段増幅器となるトランジスタ1のベースに印加され、増幅信号がトランジスタ1のコレクタに発生する。トランジスタ1のコレクタ及びエミッタには抵抗2及び3が接続されており、抵抗比によって増幅信号のレベルが決定される為、この抵抗比が初段増幅器の利得となる。
【0004】
前記増幅信号は、ダーリントン接続されたトランジスタ4及び5でさらに増幅される。これらのトランジスタ4及び5は2段目の増幅器を構成する。ダーリントン接続によって、トランジスタ4及び5の総合電流増幅率はトランジスタ4及び5の増幅率の積になるため、非常に大きな増幅率となる。そして、トランジスタ5のコレクタ及びエミッタに抵抗6及び7が接続されており、この抵抗6及び7の抵抗比とにより2段目の増幅器の利得となる。
【0005】
2つの増幅器で増幅された出力増幅信号は、トランジスタ5のコレクタから出力端子OUTを介して後段の回路に伝送される。
【0006】
【発明が解決しようとする課題】
ところで、非通話状態時、携帯電話は間欠受信を行っている。非通話状態では、携帯電話はいつ来るか判らない信号を待ち受けていなければならない。もし携帯電話が常に受信状態にあると、携帯電話のバッテリーは消費され続け、携帯電話の駆動時間が短くなる。そこで、携帯電話を間欠受信させることによって、バッテリーの消費を抑制し、携帯電話の駆動時間をできるだけ長く持続させるようにしていた。
【0007】
間欠受信時、所定時間毎に携帯電話の受信部に電源電圧が投入される。図4において、電源が投入されると、トランジスタ4及び5はオンしないが、トランジスタ4及び5に微小電流が流れる。トランジスタ4及び5の微小電流によって、コンデンサCは充電され、抵抗7及びコンデンサ8の接続点の電圧は徐々に高くなっていく。この電圧がトランジスタ1のベース−エミッタ間電圧Vbeよりも高くなると、トランジスタ1がオンする。電源電圧Vccも徐々に高くなるので、トランジスタ1のオンに続いてトランジスタ4及び5も順次オンする。
【0008】
図4の各トランジスタの電源電圧Vccに対する立ち上がりの様子を示したのが図5及び6であり、各々のトランジスタが異なるVccでオンすることが示される。特に、トランジスタ1は、他のトランジスタよりも早く立ち上がることがわかる。
【0009】
このようにトランジスタが異なるVccで立ち上がると、携帯電話の受信部が完全動作するまでに無駄な電流が多く消費されることになる。間欠受信では、所定時間毎に図4の増幅回路が何度も立ち上がるので、その都度無駄に電流を消費することになる。従って、図4の増幅回路を用いると、電池駆動となる携帯電話の動作時間を長く継続できないという問題があった。
【0010】
尚、図3の回路においては、抵抗2、3、6及び7の値を調整すれば、それぞれのトランジスタを同時に立ち上げることは可能である。しかし、これらの抵抗は、利得を設定させる為だけでなく、この増幅回路の前段及び後段の回路とのインピーダンス整合の為、入力及び出力インピーダンスを設定する役割を有する。従って、それぞれのトランジスタの立ち上がりを調整する為に、容易に抵抗の値を設定することはできなかった。
【0011】
【課題を解決するための手段】
本発明は、入力信号を増幅する第1トランジスタと、ダーリントン接続されるとともに、前記第1トランジスタの出力信号を増幅する第2及び第3トランジスタと、前記第2トランジスタのエミッタ電流と同一の電流を、前記第3トランジスタに流すように配置された第4トランジスタと、前記第3及び第4トランジスタのそれぞれに流れる電流と同一の電流を、前記第1トランジスタに流すように配置された第5トランジスタとを備え、前記第3トランジスタのコレクタから出力信号を得ることを特徴とする。
【0012】
特に、前記第1乃至第5トランジスタに流れる電流密度は、概ね同一に設定されることを特徴とする。
【0013】
また、入力信号を増幅する第1トランジスタと、ダーリントン接続されるとともに、前記第1トランジスタの出力信号を増幅する第2及び第3トランジスタと、前記第2トランジスタのエミッタに接続され、かつ第3トランジスタにミラー接続される第4トランジスタと、前記第1トランジスタにミラー関係で接続されるとともに、前記第2及び第3トランジスタのエミッタ電流の合成電流が流れる第5トランジスタとを備え、前記第3トランジスタのコレクタから出力信号を得ることを特徴とする。
【0014】
特に、前記第1乃至第5トランジスタにおいて、単位エミッタサイズに対する電流量が略同一になっていることを特徴とする。
【0015】
本発明に依れば、各トランジスタに同一電流が流れるように構成されているので、電源投入時には一度に各トランジスタに電流が流れ、素早く増幅回路を動作させることができる。
【0016】
【発明の実施の形態】
図1は本発明の実施の形態を示す図であり、10はベースに入力信号が印加され、入力信号を増幅するトランジスタ、11及び12はダーリントン接続されるとともに、トランジスタ10のコレクタに発生する出力信号を増幅するトランジスタ、13はトランジスタ12に対してミラー接続されたトランジスタ、14はダイオード接続されるとともに、トランジスタ1とミラー関係にあるトランジスタである。また、トランジスタ14のコレクタ電圧は、トランジスタ10のベースに帰還され、トランジスタ12のコレクタに接続された出力端子OUTから出力信号が得られる。
【0017】
まず、図1において、増幅回路としての通常動作を説明する。入力信号INは、トランジスタ1のベースに印加され、トランジスタの増幅作用によって増幅される。トランジスタ10からのコレクタ電流は抵抗15にも流れるが、抵抗15に流れる電流の一部は次段のトランジスタ11のベースに供給される。トランジスタ11のベース電流はさらに増幅され、トランジスタ11のエミッタ電流の一部はさらにトランジスタ12で増幅される。
【0018】
トランジスタ11及び12はダーリントン接続されているので、トランジスタ11及び12の合成増幅率は、hFE1×hFE2となる。但し、増幅率hFE1及びhFE2はトランジスタ11及び12の電流増幅率である。従って、トランジスタ10の出力信号は、トランジスタ11及び12の大きな増幅率で増幅されることになる。トランジスタ12に流れる電流は抵抗16で電圧変換され、出力信号Voutとして出力端子OUTから出力される。
【0019】
また、トランジスタ12のエミッタ電流は、トランジスタ14に流れるとともに、その一部の電流はトランジスタ10のベースに供給される。これにより、増幅回路の出力信号Voutが帰還されることになるので、増幅回路の動作を安定化させることができる。
【0020】
次に、電源電圧が投入されたときの増幅回路の動作を説明する。電源が投入されると、トランジスタ11及び12のコレクタに電源電圧Vccが印加されると、トランジスタ11及び12はオンしないが、微小電流が流れる。トランジスタ11に微小電流が流れると、トランジスタ11の微小なエミッタ電流の一部はトランジスタ12及び13のベースに供給される。トランジスタ12及び13はミラー接続され、トランジスタ12及び13のベースに略同一の電流が供給されることにより、トランジスタ12及び13には略同一のエミッタ電流が発生する。但し、トランジスタ12及び13のエミッタサイズは同一であるとする。
【0021】
トランジスタ12及び13のエミッタ電流の加算電流はトランジスタ14に流れようとする。トランジスタ12及び13の加算電流の一部がトランジスタ14のベース電流に供給される。トランジスタ14とトランジスタ10とはミラー関係に接続されており、トランジスタ14に流れる電流に比例した電流がトランジスタ10に流れる。ここで、トランジスタ10及び14のエミッタサイズは1:2に設定されているので、トランジスタ10のエミッタ電流はトランジスタ14のエミッタ電流の半分になる。
【0022】
よって、電源電圧Vccが投入され、一度トランジスタ11に微小電流が流れると、各々のトランジスタに概ね同一時刻に電流が流れることになる。そして、トランジスタに流れる単位エミッタサイズ当たりの電流密度は略同一になる。
【0023】
トランジスタ10に電流が流れると、トランジスタ11のベース電流が増え、その結果トランジスタ11のエミッタ電流は増大する。さらに、トランジスタ11のエミッタ電流が増大すると、上記のような動作により各々のトランジスタに流れる電流が同一時刻に増大する。すると、トランジスタ11のコレクタ電流が増え、トランジスタ11のベース電流がさらに増大する。このようにして、トランジスタ11に流れる微小電流は増大していく。
【0024】
また、トランジスタ12及び13の加算電流によりコンデンサCは充電される。コンデンサCの充電により、トランジスタ12のエミッタ電圧は徐々に高くなる。前記エミッタ電圧がトランジスタ10のベース−エミッタ間電圧Vbeよりも高くなると、トランジスタ10がオンする。続いて、トランジスタ11のベース電圧が高くなることにより、トランジスタ11及び12に流れる電流が更に増大してトランジスタ11及び12も順次オンする。さらに、トランジスタ13及び14に流れる電流が増大してトランジスタ13及び14もオンする。よって、トランジスタ10がオンすると、概ね同時刻に各々のトランジスタがオンする。
【0025】
図1の各トランジスタの電源電圧Vccに対する立ち上がりの様子を示したのが図2及び3であり、各々のトランジスタが異なるVccでオンすることが示される。図2に電源電圧Vccに対する各々のトランジスタのコレクタ電流の様子が示されており、図3には電源電圧Vccに対する各々のトランジスタのベース−エミッタ間電圧Vbeが変化する様子が示される。図2及び3を見ると明らかなように、所定の電源電圧で各々のトランジスタがオンする。従って、電源が投入されると、各々のトランジスタを所定の電源電圧Vccで同時に立ち上げることが可能である。
【0026】
図1の回路において、トランジスタ10やトランジスタ12のエミッタ及びコレクタに抵抗が接続されている。これらの抵抗は、利得を設定させる為だけでなく、この増幅回路の前段及び後段の回路とのインピーダンス整合の為入力及び出力インピーダンスを設定するためにある。図1の回路では、これらの抵抗に関係なくそれぞれのトランジスタを立ち上げることができる。その為、これらの抵抗は、利得やインピーダンス整合だけに、調整することができる。
【0027】
【発明の効果】
本発明に依れば、各々のトランジスタが概ね同時にオンする増幅回路を提供することができるので、電源投入時の消費電流を低減することができる。特に、間欠受信時に何度も増幅回路が立ち上がる携帯電話等では、本発明に係わる増幅回路を適用することによって、携帯電話の電池寿命を延ばすことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す回路図である。
【図2】図1の電源電圧Vccとトランジスタに流れる電流との関係を示す特性図である。
【図3】図1の電源電圧VccとトランジスタVbeとの関係を示す特性図である。
【図4】従来例を示す回路図である。
【図5】図4の電源電圧Vccとトランジスタに流れる電流との関係を示す特性図である。
【図6】図4の電源電圧VccとトランジスタVbeとの関係を示す特性図である。
【符号の説明】
10、11、12、13、14 トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an amplifier circuit suitable for amplifying a microwave band RF signal, and more particularly to an amplifier circuit that reduces power consumption.
[0002]
[Prior art]
In general, in a mobile phone or the like, transmission and reception are performed by an RF signal having a frequency in the microwave band. At the time of reception, the RF signal transmitted from the base station is received by the antenna of the mobile phone, and the RF signal is amplified by a RF amplification circuit to a level at which frequency conversion, demodulation, etc. can be easily performed. The amplified signal is transmitted to a subsequent circuit and subjected to various processes, thereby being demodulated into the voice of the other party. At the time of transmission, the user's voice is modulated into a modulated signal by various processes, and the modulated signal is frequency-converted into an RF signal. The transmission RF signal is amplified by an RF amplifier circuit for transmission and transmitted from an antenna that is also used for reception. FIG. 4 shows an RF amplifier circuit that amplifies the received RF signal on the receiver side of the mobile phone as described above. Such an RF amplifying circuit has a frequency characteristic that can amplify, for example, an RF signal in the GHz band satisfactorily without being attenuated.
[0003]
In FIG. 1, an input signal IN serving as a reception RF signal is applied to the base of a transistor 1 serving as a first-stage amplifier, and an amplified signal is generated at the collector of the transistor 1.
[0004]
The amplified signal is further amplified by Darlington-connected
[0005]
The output amplified signal amplified by the two amplifiers is transmitted from the collector of the
[0006]
[Problems to be solved by the invention]
By the way, when not in a call state, the mobile phone performs intermittent reception. In a non-calling state, the mobile phone must wait for a signal that does not know when it will come. If the mobile phone is always receiving, the battery of the mobile phone continues to be consumed, and the driving time of the mobile phone is shortened. Therefore, by intermittently receiving the mobile phone, battery consumption is suppressed and the driving time of the mobile phone is kept as long as possible.
[0007]
At the time of intermittent reception, a power supply voltage is input to the receiving unit of the mobile phone every predetermined time. In FIG. 4, when the power is turned on, the
[0008]
FIGS. 5 and 6 show the rise of each transistor in FIG. 4 with respect to the power supply voltage Vcc, which indicates that each transistor is turned on at a different Vcc. In particular, it can be seen that the transistor 1 rises faster than the other transistors.
[0009]
When the transistors start up at different Vcc in this way, a lot of useless current is consumed until the receiver of the mobile phone is fully operated. In intermittent reception, the amplifier circuit of FIG. 4 starts up many times every predetermined time, so that current is consumed wastefully each time. Therefore, when the amplifier circuit of FIG. 4 is used, there is a problem that the operation time of the battery-powered mobile phone cannot be continued for a long time.
[0010]
In the circuit of FIG. 3, if the values of the
[0011]
[Means for Solving the Problems]
The present invention includes a first transistor that amplifies an input signal, a second and third transistors that are Darlington-connected, amplifies an output signal of the first transistor, and a current that is the same as the emitter current of the second transistor. A fourth transistor arranged to flow through the third transistor; a fifth transistor arranged to flow the same current through each of the third and fourth transistors through the first transistor; And an output signal is obtained from the collector of the third transistor.
[0012]
In particular, the current density flowing through the first to fifth transistors is set to be substantially the same.
[0013]
A first transistor for amplifying the input signal; a second and third transistor for amplifying an output signal of the first transistor; and a third transistor connected to the emitter of the second transistor. A fourth transistor that is mirror-connected to the first transistor, and a fifth transistor that is connected to the first transistor in a mirror relationship and through which a combined current of the emitter currents of the second and third transistors flows. An output signal is obtained from the collector.
[0014]
In particular, the first to fifth transistors have substantially the same amount of current per unit emitter size.
[0015]
According to the present invention, since the same current flows through each transistor, current flows through each transistor at a time when the power is turned on, and the amplifier circuit can be operated quickly.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing an embodiment of the present invention, in which 10 is an input signal applied to a base and amplifies the input signal, 11 and 12 are Darlington connected, and an output generated at the collector of the
[0017]
First, a normal operation as an amplifier circuit will be described with reference to FIG. The input signal IN is applied to the base of the transistor 1 and amplified by the amplification action of the transistor. Although the collector current from the
[0018]
Since the
[0019]
Further, the emitter current of the
[0020]
Next, the operation of the amplifier circuit when the power supply voltage is turned on will be described. When the power is turned on, when the power supply voltage Vcc is applied to the collectors of the
[0021]
The added current of the emitter currents of the
[0022]
Therefore, once the power supply voltage Vcc is turned on and a minute current flows through the
[0023]
When a current flows through the
[0024]
Further, the capacitor C is charged by the added current of the
[0025]
FIGS. 2 and 3 show the rise of each transistor in FIG. 1 with respect to the power supply voltage Vcc, and each transistor is turned on at a different Vcc. FIG. 2 shows the collector current of each transistor with respect to the power supply voltage Vcc, and FIG. 3 shows how the base-emitter voltage Vbe of each transistor changes with respect to the power supply voltage Vcc. As apparent from FIGS. 2 and 3, each transistor is turned on at a predetermined power supply voltage. Therefore, when the power is turned on, the transistors can be simultaneously started up at a predetermined power supply voltage Vcc.
[0026]
In the circuit of FIG. 1, resistors are connected to the emitters and collectors of the
[0027]
【The invention's effect】
According to the present invention, it is possible to provide an amplifier circuit in which each transistor is turned on substantially at the same time, so that current consumption when power is turned on can be reduced. In particular, in a mobile phone or the like in which an amplifier circuit is started up many times during intermittent reception, the battery life of the mobile phone can be extended by applying the amplifier circuit according to the present invention.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is a characteristic diagram showing a relationship between a power supply voltage Vcc of FIG. 1 and a current flowing through a transistor.
FIG. 3 is a characteristic diagram showing a relationship between a power supply voltage Vcc and a transistor Vbe in FIG. 1;
FIG. 4 is a circuit diagram showing a conventional example.
5 is a characteristic diagram showing a relationship between a power supply voltage Vcc of FIG. 4 and a current flowing through a transistor.
6 is a characteristic diagram showing a relationship between a power supply voltage Vcc and a transistor Vbe in FIG. 4;
[Explanation of symbols]
10, 11, 12, 13, 14 Transistor
Claims (2)
ダーリントン接続されるとともに、前記第1トランジスタの出力信号を増幅する第2及び第3トランジスタと、
前記第2トランジスタのエミッタ電流と同一の電流を、前記第3トランジスタのエミッタに流すように配置された第4トランジスタと、
前記第3及び第4トランジスタのそれぞれのエミッタに流れる電流と同一の電流を、前記第1トランジスタのエミッタに流すように配置された第5トランジスタとを備え、
前記第3トランジスタのコレクタから出力信号を得ることを特徴とする増幅回路。A first transistor for amplifying an input signal;
Second and third transistors that are Darlington connected and amplify the output signal of the first transistor;
A fourth transistor arranged to cause the same current as the emitter current of the second transistor to flow through the emitter of the third transistor;
Wherein the third and each of the same current and current flowing to the emitter of the fourth transistor, a fifth transistor arranged to flow to the emitter of the first transistor,
An amplifier circuit, wherein an output signal is obtained from a collector of the third transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27353398A JP3819610B2 (en) | 1998-09-28 | 1998-09-28 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27353398A JP3819610B2 (en) | 1998-09-28 | 1998-09-28 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101359A JP2000101359A (en) | 2000-04-07 |
| JP3819610B2 true JP3819610B2 (en) | 2006-09-13 |
Family
ID=17529179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27353398A Expired - Lifetime JP3819610B2 (en) | 1998-09-28 | 1998-09-28 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3819610B2 (en) |
-
1998
- 1998-09-28 JP JP27353398A patent/JP3819610B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101359A (en) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904817B2 (en) | Power amplifier module | |
| US6236266B1 (en) | Bias circuit and bias supply method for a multistage power amplifier | |
| JPH09270650A (en) | Multi-stage variable gain amplifier circuit | |
| EP1437023A1 (en) | Amplifier power detection circuitry | |
| US20020033735A1 (en) | Power amplifier and radio communication apparatus using the same | |
| JPH02137509A (en) | Gain controlled amplifying circuit | |
| US20030011434A1 (en) | Radio frequency power amplifier for cellular telephones | |
| JP2001127701A (en) | Power amplifier module | |
| KR960016878B1 (en) | Power-saving low-frequency power amplifier | |
| JPH11150435A (en) | Gain control rf signal amplifier | |
| MY126916A (en) | High-frequency amplifier circuit with negative impedance cancellation | |
| JP3819610B2 (en) | Amplifier circuit | |
| JP2690595B2 (en) | Power control circuit | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| US6771129B2 (en) | Base bias current control for an amplifier | |
| US6359518B1 (en) | Signal level adjusting circuit using coupling stage for preventing variation from resulting in each operating point of first amplifying stage and second amplifying stage | |
| US3784923A (en) | Controllable audio amplifier for miniature receiver provided by a thick film module including an integrated circuit | |
| JPS6318362B2 (en) | ||
| EP1049249A1 (en) | Variable gain amplifiers | |
| JP2004007700A (en) | Amplifier and radio frequency wave tuner | |
| JP2921285B2 (en) | Radio selective call receiver | |
| JPS5846564Y2 (en) | Width increase circuit | |
| JP2002171177A (en) | Control method and circuit enabling use of a power amplifier based on HTB technology in a transmitter having a structure with zero intermediate frequency | |
| JPH021945Y2 (en) | ||
| JPH10145162A (en) | Amplifier, transmission circuit and reception circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |