JP3822010B2

JP3822010B2 - High frequency amplifier circuit

Info

Publication number: JP3822010B2
Application number: JP34168299A
Authority: JP
Inventors: 正喜山本
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1999-12-01
Filing date: 1999-12-01
Publication date: 2006-09-13
Anticipated expiration: 2019-12-01
Also published as: JP2001156567A

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波増幅回路に関し、特に、テレビジョンチューナ等における利得可変の増幅回路に用いて好適な高周波増幅回路に関する。
【０００２】
【従来の技術】
従来の高周波増幅回路は図６に示されるように、デュアルゲートＦＥＴ（単にＦＥＴという）３１によって構成される。ＦＥＴ３１のソースＳは高周波的に接地され、ドレインＤにはチョークインダクタ３２、保護抵抗３３を直列に介して電源電圧Ｖｂが供給され、第一ゲートＧ１には電源電圧Ｖｂをバイアス抵抗３４、３５によって分圧して得たバイアス電圧が印加される。利得を変えるためのＡＧＣ電圧Ｖａは第二ゲートＧ２に印加される。そして、第一ゲートＧ１に高周波信号が入力され、増幅された信号がチョークインダクタ３２と保護抵抗３３との接続点から出力される。
【０００３】
第二ゲートＧ２に印加されるＡＧＣ電圧Ｖａは入力される高周波信号のレベルによって変えられ、レベルが高くなるに従って漸次低くなるように変化する。しかし、その最大値は電源電圧Ｖｂよりも低く設定される。例えば、電源電圧Ｖｂが５ボルトであれば、ＡＧＣ電圧Ｖａの最大値は４ボルトであり、最小値の０ボルトまで変化する。
また、第二ゲートＧ２はＤＣカットコンデンサ３６によって高周波的に接地される。
【０００４】
以上の構成において、ＡＧＣ電圧Ｖａの変化によってドレイン電流も変化し、その結果としてソースＳの電圧に対する第一ゲートＧ１の相対的な電圧が変化し、第一ゲートに対する相互コンダクタンスが変化して利得が変化する。そして、入力される高周波信号のレベルが極めて低いときには４ボルトのＡＧＣ電圧Ｖａが与えられ、ドレイン電流が最大になると共に上記相互コンダクタンスが大きくなってＦＥＴ３１の利得は最大になる。
一方、高周波信号のレベルが大きくなるに従ってＡＧＣ電圧Ｖａが小さくなると共にドレイン電流が減少し、相互コンダクタンスが減少して利得が低下する。例えば、ＡＧＣ電圧Ｖａが０ボルトでは利得はマイナスとなってＦＥＴ３１は減衰器として働く。
この結果、ＦＥＴ３１から出力される信号レベルは入力される高周波信号のレベルに関わりなくほぼ一定となるように制御される。
【０００５】
ところで、デュアルゲートＦＥＴ３１は、図７に示すように、二個のシングルゲートＦＥＴ４１、４２をカスケード接続した回路と等価であると考えられる。従って、第一のシングルゲートＦＥＴ４１のゲートｇ１、ソースｓ１は図６における第一ゲートＧ１、ソースＳにそれぞれ相当し、第二のシングルゲートＦＥＴ４２のゲートｇ２、ドレインｄ２は図６における第二ゲートＧ２、ドレインＤにそれぞれ相当する。
そして、ソース接地された第一のシングルゲートＦＥＴ４１のゲートｇ１に高周波信号を入力し、ゲートｇ２が接地された第二のシングルゲートＦＥＴ４２のドレインｄ２から増幅された信号を出力することになる。そして、第一のシングルゲートＦＥＴ４１のソースｓ１に対するゲートｇ１のバイアス電圧が変化してほぼ全体の利得を変えるように制御される。
【０００６】
【発明が解決しようとする課題】
上のように、従来の高周波増幅回路の利得は、図７に示されるように第一のシングルゲートＦＥＴ４１によって制御され、第二のシングルゲートＦＥＴ４２は単なるゲート接地の増幅回路と考えられるので、利得可変の範囲が狭く、従って、図６の第二ゲートＧ２に印加するＡＧＣ電圧を０ボルトまで下げても利得を十分に減衰できなかった。
【０００７】
そこで、本発明の高周波増幅回路は、ＡＧＣ電圧による利得の可変範囲を大きくすることを目的としている。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため、本発明の高周波増幅回路は、高周波信号が入力される第一ゲートとＡＧＣ電圧が抵抗を介して印加される第二ゲートとを備えると共にソースが高周波的に接地されたデュアルゲートＦＥＴを有し、アノードが前記第二ゲートに接続されたバラクタダイオードを設け、前記バラクタダイオードのカソードを前記ＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、前記バラクタダイオードによって前記第二ゲートと前記高周波的接地点との間の容量性リアクタンス値を前記ＡＧＣ電圧の値に応じて変化させた。
【００１０】
また、本発明の高周波増幅回路は、前記第二ゲートと前記高周波的接地点との間に容量値が固定の第二の容量手段を接続した。
【００１１】
また、本発明の高周波増幅回路は、ゲートに高周波信号が入力されると共にソースが高周波的に接地された第一のシングルゲートＦＥＴと、ソースが前記第一のシングルゲートＦＥＴのドレインに接続され、ゲートにＡＧＣ電圧が印加される第二のシングルゲートＦＥＴとからなり、アノードが前記第二のシングルゲートＦＥＴのゲートに接続されたバラクタダイオードを設け、前記バラクタダイオードのカソードを前記ＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、前記バラクタダイオードによって前記第二のシングルゲートＦＥＴのゲートと前記高周波的接地点との間の容量性リアクタンス値を前記ＡＧＣ電圧の値に応じて変化させた。
【００１３】
また、本発明の高周波増幅回路は、前記第二のシングルゲートＦＥＴのゲートと前記高周波的接地点との間に容量値が固定の第二の容量手段を接続した。
【００１４】
【発明の実施の形態】
以下図１乃至図５に従って本発明の高周波増幅回路の構成及び動作を説明すると、先ず、図１は本発明の高周波増幅回路の第一の実施の形態を示し、デュアルゲートＦＥＴ（単にＦＥＴという）１のソースＳはバイアス抵抗２によって接地されると共にＤＣカットコンデンサ３によって高周波的に接地され、ドレインＤにはチョークインダクタ４及び保護抵抗５を直列に介して電源電圧Ｖｂが供給される。また、第一ゲートＧ１には、電源電圧Ｖｂをバイアス抵抗６、７によって分圧して得たバイアス電圧がチョークインダクタ８を介して印加される。さらに、第二ゲートＧ２には第一の容量手段であるバラクタダイオード９のアノードが接続され、バラクタダイオード９のカソードには高周波的接地点となる電源電圧Ｖｂが印加される。
そして、第一ゲートＧ１に高周波信号が入力され、増幅された信号がチョークインダクタ４と保護抵抗５との接続点から出力される。
【００１５】
利得を変えるためのＡＧＣ電圧Ｖａは給電抵抗１０を介して第二ゲートＧ２に印加される。ＡＧＣ電圧Ｖａは入力される高周波信号のレベルによって変えられ、レベルが高くなるに従って漸次低くなるように変化する。しかし、その最大値は電源電圧Ｖｂよりも低く設定される。例えば、電源電圧Ｖｂが５ボルトであれば、ＡＧＣ電圧Ｖａの最大値は４ボルトであり、入力される高周波信号のレベルの増大に伴って最小値の０ボルトまで漸次変化する。
【００１６】
従って、ＡＧＣ電圧Ｖａが最大値である４ボルトの場合には、バラクタダイオード９の両端に印加される電圧は１ボルトと低くなってその等価的な容量値は極めて大きくなり、第二ゲートＧ２は高周波的に接地される。また、ＡＧＣ電圧Ｖａが０ボルトに向かって低くなるに従ってバラクタダイオード９の両端の電圧は５ボルトまで大きくなると共に、その等価的な容量値は漸次小さくなり、第二ゲートＧ２と高周波的接地点との間にはこの容量値に基づく容量性リアクタンスＺｃが介在した状態となる。従って、この容量性リアクタンスＺｃはＡＧＣ電圧Ｖａが低下するほど大きくなる。
【００１７】
以上の構成において、ＡＧＣ電圧Ｖａの変化によってドレイン電流も変化し、その結果としてソースＳの電圧に対する第一ゲートＧ１の相対的な電圧が変化し、第一ゲートに対する相互コンダクタンスが変化して利得が変化する。そして、入力される高周波信号のレベルが極めて低いときには４ボルトのＡＧＣ電圧Ｖａが与えられ、ドレイン電流が最大になると共に上記相互コンダクタンスが大きくなってＦＥＴ２１の利得は最大になる。
【００１８】
このときの等価回路は図２に示すように、ソースｓ１が接地された第一のシングルゲートＦＥＴ２１とゲートｇ２が接地された第二のシングルゲートＦＥＴ２２とを有して、第一のシングルゲートＦＥＴ２１のドレインｄ１に第二のシングルゲートＦＥＴ２２のソースｓ２が接続された増幅回路で表されるが、第二のシングルゲートＦＥＴ２２のゲートｇ２は高周波的に接地されたものとなり、その動作は図７に示す従来の動作と同じである。
【００１９】
一方、高周波信号のレベルが大きくなるに従ってＡＧＣ電圧Ｖａが小さくなるとともドレイン電流が減少し、相互コンダクタンスが減少して利得が低下する。例えば、ＡＧＣ電圧Ｖａが０ボルトでは利得はマイナスとなってＦＥＴ２１は減衰器として働く。このとき、バラクタダイオード９の容量値は最小となり、その容量性リアクタンスＺｃは最大となる。
【００２０】
従って、このときの等価回路は図３に示すように、ソースｓ１が接地された第一のシングルゲートＦＥＴ２１とゲート接地型の第二のシングルゲートＦＥＴ２２とを有して、第一のシングルゲートＦＥＴ２１のドレインｄ１に第二のシングルゲートＦＥＴ２２のソースｓ２が接続された増幅回路で表されるが、第二のシングルゲートＦＥＴ２２のゲートｇ２はバラクタダイオード９の容量による有限の容量性リアクタンスＺｃによって接地されたものとなる。この結果、第二のシングルゲートＦＥＴ２２においては、この容量性リアクタンスＺｃによって負帰還がかかり、利得が低下するので、第一のシングルゲートＦＥＴ２１の利得低下と併せて全体として大きな利得低下が得られる。
【００２１】
図４は図１に示す回路における第二ゲートＧ２とグランド（高周波的接地点）との間に容量値が固定の第二の容量手段であるコンデンサ１１を接続したものを示し、この場合においても、ＡＧＣ電圧Ｖａが最大（４ボルト）のときのバラクタダイオード９の容量値とコンデンサ１１の容量値との和は第二ゲートＧ２を高周波的に接地するに十分な値とし、ＡＧＣ電圧Ｖａが最小（０ボルト）のときにはそれらの和の容量値が負帰還をかけるように有限の値の容量性リアクタンスＺｃを有するようにしている。コンデンサ１１の使用によって、第二のシングルゲートＦＥＴ２２における利得の最大と負帰還量とのバランスを得ることができる。
【００２２】
図５は、図２、図３の等価回路に示した二個のシングルゲートＦＥＴ２１、２２を用いて本発明の高周波増幅回路を構成した場合の第二の実施の形態を示している。第一のシングルゲートＦＥＴ２１のドレインｄ１に第二のシングルゲートＦＥＴ２２のソースｓ２が接続され、第一のシングルゲートＦＥＴ２１のソースｓ１はバイアス抵抗２によって接地されると共にＤＣカットコンデンサ３によって高周波的に接地され、第二のシングルゲートＦＥＴ２２のドレインｄ２にはチョークインダクタ４及び保護抵抗５を直列に介して電源電圧Ｖｂが供給される。
【００２３】
第一のシングルゲートＦＥＴ２１のゲートｇ１には電源電圧Ｖｂをバイアス抵抗６、７によって分圧して得たバイアス電圧がチョークインダクタ８を介して印加される。また、第二のシングルゲートＦＥＴ２２のゲートｇ２には第一の容量手段であるバラクタダイオード９のアノードが接続され、バラクタダイオード９のカソードには高周波的接地点となる電源電圧Ｖｂが印加される。利得を変えるためのＡＧＣ電圧Ｖａは給電抵抗１０を介して第二のシングルゲートＦＥＴ２２のゲートｇ２に印加される。そして、第一のシングルゲートＦＥＴ２１のゲートｇ１に高周波信号が入力され、増幅された信号がチョークインダクタ４と保護抵抗５との接続点から出力される。
【００２４】
ＡＧＣ電圧Ｖａは入力される高周波信号のレベルによって変えられ、レベルが高くなるに従って漸次低くなるように変化する。しかし、その最大値は電源電圧Ｖｂよりも低く設定される。例えば、電源電圧Ｖｂが５ボルトであれば、ＡＧＣ電圧Ｖａの最大値は４ボルトであり、入力信号のレベルの増加とともに最小値の０ボルトまで漸次変化する。
【００２５】
バラクタダイオード９の容量値はＡＧＣ電圧Ｖａが４ボルトのときに最大となる。このときの容量値によって第二のシングルゲートＦＥＴ２２のゲートｇ２を高周波的に接地するようにする。また、ＡＧＣ電圧Ｖａが０ボルトのときに最小となり、ゲートｇ２は有限の容量性リアクタンスＺｃによって接地するようにする。
【００２６】
以上の構成における動作は図１に示す第一の実施の形態と同様である。即ち、ＡＧＣ電圧Ｖａが４ボルトのときは、ソース接地の第一のシングルゲートＦＥＴ２１の利得は大きくなり、第二のシングルゲートＦＥＴ２２はゲート接地増幅回路として動作する。また、ＡＧＣ電圧Ｖａが漸次小さくなると共に第一のシングルゲートＦＥＴ２１の利得が低下し、一方、第二のシングルゲートＦＥＴ２２は、ゲートｇ２とグランドとの間の容量性リアクタンスが漸次大きくなって負帰還動作となり、その利得が低下する。従って、利得の低下量が大きくなる。
なお、図５において、第二のシングルゲートＦＥＴ２２のゲートｇ２とグランドとの間には、点線で示したように容量値が固定の第二の容量手段であるコンデンサ１１を接続してもよい。これによって負帰還量が適宜に決められる。
【００２７】
【発明の効果】
以上のように、本発明の高周波増幅回路は、高周波信号が入力される第一ゲートとＡＧＣ電圧が抵抗を介して印加される第二ゲートとを備えると共にソースが高周波的に接地されたデュアルゲートＦＥＴを有し、アノードが第二ゲートに接続されたバラクタダイオードを設け、バラクタダイオードのカソードをＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、バラクタダイオードによって第二ゲートと高周波的接地点との間の容量性リアクタンス値をＡＧＣ電圧の値に応じて変化させたので、バラクタダイオードによって負帰還がかかり、利得の減衰量が大きくなる。また、負帰還によって歪み特性も改善する。
【００２９】
また、本発明の高周波増幅回路は、第二ゲートと高周波的接地点との間に容量値が固定の第二の容量手段を接続したので、第二の容量手段が第一の容量手段と並列接続され、負帰還量の設定が容易となる。
【００３０】
また、本発明の高周波増幅回路は、ゲートに高周波信号が入力されると共にソースが高周波的に接地された第一のシングルゲートＦＥＴと、ソースが第一のシングルゲートＦＥＴのドレインに接続され、ゲートにＡＧＣ電圧が印加される第二のシングルゲートＦＥＴとからなり、アノードが第二のシングルゲートＦＥＴのゲートに接続されたバラクタダイオードを設け、バラクタダイオードのカソードをＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、バラクタダイオードによって第二のシングルゲートＦＥＴのゲートと高周波的接地点との間の容量性リアクタンス値をＡＧＣ電圧の値に応じて変化させたので、第二のシングルゲートＦＥＴはバラクタダイオードによって負帰還がかかり、全体の利得減衰量が大きくなる。また、負帰還によって歪み特性も改善する。
【００３２】
また、本発明の高周波増幅回路は、第二のシングルゲートＦＥＴのゲートと高周波的接地点との間に容量値が固定の第二の容量手段を接続したので、第二の容量手段が第一の容量手段と並列接続され、負帰還量の設定が容易となる。
【図面の簡単な説明】
【図１】本発明の高周波増幅回路の第一の実施の形態の構成を示す回路図である。
【図２】本発明の高周波増幅回路の等価回路図である。
【図３】本発明の高周波増幅回路の等価回路図である。
【図４】本発明の高周波増幅回路の第一の実施の形態の変形例でる。
【図５】本発明の高周波増幅回路の第二の実施の形態を示す回路図である。
【図６】従来の高周波増幅回路の構成を示す回路図である。
【図７】従来の高周波増幅回路の等価回路図である。
【符号の説明】
１デュアルゲートＦＥＴ
２、６、７バイアス抵抗
３ＤＣカットコンデンサ
４、８チョークインダクタ
５保護抵抗
９バラクタダイオード（第一の容量手段）
１０給電抵抗
１１コンデンサ（第二の容量手段）
２１第一のシングルゲートＦＥＴ
２２第二のシングルゲートＦＥＴ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a high-frequency amplifier circuit, and more particularly to a high-frequency amplifier circuit suitable for use in a variable gain amplifier circuit in a television tuner or the like.
[0002]
[Prior art]
As shown in FIG. 6, the conventional high-frequency amplifier circuit includes a dual gate FET (simply referred to as FET) 31. The source S of the FET 31 is grounded in terms of high frequency, the power supply voltage Vb is supplied to the drain D through the choke inductor 32 and the protective resistor 33 in series, and the power supply voltage Vb is supplied to the first gate G1 by the bias resistors 34 and 35. A bias voltage obtained by voltage division is applied. An AGC voltage Va for changing the gain is applied to the second gate G2. A high-frequency signal is input to the first gate G 1, and the amplified signal is output from the connection point between the choke inductor 32 and the protective resistor 33.
[0003]
The AGC voltage Va applied to the second gate G2 is changed according to the level of the input high-frequency signal, and changes so as to gradually decrease as the level increases. However, the maximum value is set lower than the power supply voltage Vb. For example, if the power supply voltage Vb is 5 volts, the maximum value of the AGC voltage Va is 4 volts and changes to the minimum value of 0 volts.
The second gate G2 is grounded at a high frequency by a DC cut capacitor 36.
[0004]
In the above configuration, the drain current also changes due to the change in the AGC voltage Va. As a result, the relative voltage of the first gate G1 with respect to the voltage of the source S changes, the mutual conductance with respect to the first gate changes, and the gain increases. Change. When the level of the input high frequency signal is extremely low, the AGC voltage Va of 4 volts is applied, the drain current is maximized, the mutual conductance is increased, and the gain of the FET 31 is maximized.
On the other hand, as the level of the high-frequency signal increases, the AGC voltage Va decreases, the drain current decreases, the mutual conductance decreases, and the gain decreases. For example, when the AGC voltage Va is 0 volts, the gain is negative and the FET 31 functions as an attenuator.
As a result, the signal level output from the FET 31 is controlled to be substantially constant regardless of the level of the input high-frequency signal.
[0005]
By the way, the dual gate FET 31 is considered to be equivalent to a circuit in which two single gate FETs 41 and 42 are cascade-connected as shown in FIG. Accordingly, the gate g1 and source s1 of the first single gate FET 41 correspond to the first gate G1 and source S in FIG. 6, respectively, and the gate g2 and drain d2 of the second single gate FET 42 correspond to the second gate G2 in FIG. , And drain D, respectively.
Then, a high frequency signal is input to the gate g1 of the first single gate FET 41 whose source is grounded, and an amplified signal is output from the drain d2 of the second single gate FET 42 whose gate g2 is grounded. Then, the bias voltage of the gate g1 with respect to the source s1 of the first single gate FET 41 is controlled so as to change the overall gain.
[0006]
[Problems to be solved by the invention]
As described above, the gain of the conventional high-frequency amplifier circuit is controlled by the first single-gate FET 41 as shown in FIG. 7, and the second single-gate FET 42 is considered to be a simple gate-grounded amplifier circuit. Therefore, even if the AGC voltage applied to the second gate G2 in FIG. 6 is lowered to 0 volts, the gain cannot be sufficiently attenuated.
[0007]
Accordingly, the high frequency amplifier circuit of the present invention is intended to increase the variable range of gain by the AGC voltage.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, a high-frequency amplifier circuit according to the present invention includes a first gate to which a high-frequency signal is input and a second gate to which an AGC voltage is applied via a resistor, and the source is grounded in high frequency. A varactor diode having an anode connected to the second gate, a cathode of the varactor diode being connected to a power source having a voltage higher than the maximum value of the AGC voltage, and a high-frequency grounding point. The capacitive reactance value between the second gate and the high-frequency ground point was changed by the varactor diode according to the value of the AGC voltage .
[0010]
In the high frequency amplifier circuit of the present invention, a second capacitance means having a fixed capacitance value is connected between the second gate and the high frequency grounding point.
[0011]
The high-frequency amplifier circuit of the present invention has a first single-gate FET in which a high-frequency signal is input to a gate and a source is grounded in a high-frequency manner, and a source connected to the drain of the first single-gate FET, A varactor diode comprising a second single gate FET to which an AGC voltage is applied to the gate and having an anode connected to the gate of the second single gate FET; and the cathode of the varactor diode is the maximum value of the AGC voltage. Connected to a higher voltage power source and to a high frequency grounding point, and the varactor diode allows a capacitive reactance value between the gate of the second single gate FET and the high frequency grounding point to be set to the AGC voltage. It was changed according to the value .
[0013]
In the high frequency amplifier circuit of the present invention, a second capacitance means having a fixed capacitance value is connected between the gate of the second single gate FET and the high frequency ground point.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The configuration and operation of the high-frequency amplifier circuit of the present invention will be described below with reference to FIGS. 1 to 5. First, FIG. 1 shows a first embodiment of the high-frequency amplifier circuit of the present invention, which is a dual gate FET (simply referred to as FET). 1 is grounded by a bias resistor 2 and at a high frequency by a DC cut capacitor 3, and a power supply voltage Vb is supplied to a drain D through a choke inductor 4 and a protective resistor 5 in series. A bias voltage obtained by dividing the power supply voltage Vb by the bias resistors 6 and 7 is applied to the first gate G1 through the choke inductor 8. Further, the anode of the varactor diode 9 as the first capacitive means is connected to the second gate G2, and the power supply voltage Vb serving as a high frequency grounding point is applied to the cathode of the varactor diode 9.
Then, a high frequency signal is input to the first gate G1, and the amplified signal is output from the connection point between the choke inductor 4 and the protective resistor 5.
[0015]
The AGC voltage Va for changing the gain is applied to the second gate G2 via the feed resistor 10. The AGC voltage Va is changed according to the level of the input high-frequency signal, and changes so as to gradually decrease as the level increases. However, the maximum value is set lower than the power supply voltage Vb. For example, if the power supply voltage Vb is 5 volts, the maximum value of the AGC voltage Va is 4 volts and gradually changes to the minimum value of 0 volts as the level of the input high-frequency signal increases.
[0016]
Therefore, when the AGC voltage Va is the maximum value of 4 volts, the voltage applied to both ends of the varactor diode 9 is as low as 1 volt, and the equivalent capacitance value becomes extremely large. Grounded at high frequency. Further, as the AGC voltage Va decreases toward 0 volts, the voltage across the varactor diode 9 increases to 5 volts, and the equivalent capacitance value gradually decreases, and the second gate G2 and the high frequency grounding point In this state, a capacitive reactance Zc based on this capacitance value is interposed. Therefore, this capacitive reactance Zc increases as the AGC voltage Va decreases.
[0017]
In the above configuration, the drain current also changes due to the change in the AGC voltage Va. As a result, the relative voltage of the first gate G1 with respect to the voltage of the source S changes, the mutual conductance with respect to the first gate changes, and the gain increases. Change. When the level of the input high frequency signal is extremely low, the AGC voltage Va of 4 volts is applied, the drain current is maximized, the mutual conductance is increased, and the gain of the FET 21 is maximized.
[0018]
Equivalent circuit at this time is as shown in FIG. 2, and a second single-gate FET22 the first single gate FET21 and the gate g2 of the source s1 is grounded is grounded, the first single-gate FET21 7 is represented by an amplifier circuit in which the source s2 of the second single-gate FET 22 is connected to the drain d1 of the second gate. The gate g2 of the second single-gate FET 22 is grounded at a high frequency, and the operation is shown in FIG. It is the same as the conventional operation shown.
[0019]
On the other hand, as the level of the high frequency signal increases, the drain current decreases as the AGC voltage Va decreases, the mutual conductance decreases, and the gain decreases. For example, when the AGC voltage Va is 0 volts, the gain is negative and the FET 21 functions as an attenuator. At this time, the capacitance value of the varactor diode 9 is minimized, and the capacitive reactance Zc is maximized.
[0020]
Therefore, as shown in FIG. 3, the equivalent circuit at this time has a first single gate FET 21 having a source s1 grounded and a second single gate FET 22 of a grounded gate type , and the first single gate FET 21 is provided. The gate g2 of the second single gate FET 22 is grounded by a finite capacitive reactance Zc due to the capacitance of the varactor diode 9, which is represented by an amplifier circuit in which the source s2 of the second single gate FET 22 is connected to the drain d1 of It will be. As a result, in the second single gate FET 22, negative feedback is applied by this capacitive reactance Zc and the gain is reduced, so that a large gain reduction can be obtained as a whole together with the gain reduction of the first single gate FET 21.
[0021]
FIG. 4 shows a circuit in which a capacitor 11 as a second capacitance means having a fixed capacitance value is connected between the second gate G2 and the ground (high frequency grounding point) in the circuit shown in FIG. The sum of the capacitance value of the varactor diode 9 and the capacitance value of the capacitor 11 when the AGC voltage Va is maximum (4 volts) is set to a value sufficient to ground the second gate G2 at a high frequency, and the AGC voltage Va is minimum. In the case of (0 volts), a capacitive reactance Zc having a finite value is set so that a negative capacitance is applied to the sum of the capacitance values. By using the capacitor 11, the balance between the maximum gain and the negative feedback amount in the second single gate FET 22 can be obtained.
[0022]
FIG. 5 shows a second embodiment in which the high-frequency amplifier circuit of the present invention is configured using two single gate FETs 21 and 22 shown in the equivalent circuits of FIGS. The source s2 of the second single gate FET 22 is connected to the drain d1 of the first single gate FET 21. The source s1 of the first single gate FET 21 is grounded by the bias resistor 2 and grounded in high frequency by the DC cut capacitor 3. The power supply voltage Vb is supplied to the drain d2 of the second single gate FET 22 via the choke inductor 4 and the protective resistor 5 in series.
[0023]
A bias voltage obtained by dividing the power supply voltage Vb by the bias resistors 6 and 7 is applied to the gate g 1 of the first single gate FET 21 via the choke inductor 8. Further, the anode of the varactor diode 9 as the first capacitive means is connected to the gate g2 of the second single gate FET 22, and the power supply voltage Vb serving as a high frequency grounding point is applied to the cathode of the varactor diode 9. The AGC voltage Va for changing the gain is applied to the gate g2 of the second single gate FET 22 via the feeding resistor 10. A high frequency signal is input to the gate g 1 of the first single gate FET 21, and the amplified signal is output from the connection point between the choke inductor 4 and the protective resistor 5.
[0024]
The AGC voltage Va is changed according to the level of the input high-frequency signal, and changes so as to gradually decrease as the level increases. However, the maximum value is set lower than the power supply voltage Vb. For example, if the power supply voltage Vb is 5 volts, the maximum value of the AGC voltage Va is 4 volts and gradually changes to the minimum value of 0 volts as the input signal level increases.
[0025]
The capacitance value of the varactor diode 9 becomes maximum when the AGC voltage Va is 4 volts. The gate g2 of the second single gate FET 22 is grounded at a high frequency according to the capacitance value at this time. Further, the voltage becomes minimum when the AGC voltage Va is 0 volt, and the gate g2 is grounded by a finite capacitive reactance Zc.
[0026]
The operation in the above configuration is the same as that of the first embodiment shown in FIG. That is, when the AGC voltage Va is 4 volts, the gain of the first single-gate FET 21 with the common source increases, and the second single-gate FET 22 operates as a common-gate amplifier circuit. Further, as the AGC voltage Va is gradually decreased, the gain of the first single gate FET 21 is decreased. On the other hand, in the second single gate FET 22, the capacitive reactance between the gate g2 and the ground is gradually increased and negative feedback is performed. It becomes an operation, and its gain decreases. Therefore, the amount of gain reduction increases.
In FIG. 5, a capacitor 11 that is a second capacitance means having a fixed capacitance value may be connected between the gate g2 of the second single gate FET 22 and the ground, as indicated by a dotted line. As a result, the negative feedback amount is appropriately determined.
[0027]
【The invention's effect】
As described above, the high-frequency amplifier circuit of the present invention includes a first gate to which a high-frequency signal is input and a second gate to which an AGC voltage is applied via a resistor, and a source having a high-frequency grounded dual gate. A varactor diode having an FET and having an anode connected to the second gate is provided, and the cathode of the varactor diode is connected to a power source having a voltage higher than the maximum value of the AGC voltage and connected to a high-frequency ground point. Since the capacitive reactance value between the second gate and the high-frequency grounding point is changed according to the value of the AGC voltage, negative feedback is applied by the varactor diode , and the gain attenuation is increased. Also, the distortion characteristics are improved by negative feedback.
[0029]
In the high frequency amplifier circuit of the present invention, since the second capacitance means having a fixed capacitance value is connected between the second gate and the high frequency grounding point, the second capacitance means is in parallel with the first capacitance means. Connected, it becomes easy to set the negative feedback amount.
[0030]
The high-frequency amplifier circuit of the present invention includes a first single-gate FET having a high-frequency signal input to the gate and a source grounded in terms of high-frequency, and a source connected to the drain of the first single-gate FET. Is provided with a varactor diode having an anode connected to the gate of the second single gate FET, and the cathode of the varactor diode is higher than the maximum value of the AGC voltage. Since the capacitive reactance value between the gate of the second single gate FET and the high frequency ground point is changed by the varactor diode in accordance with the value of the AGC voltage. , the second single-gate FET takes a negative feedback by varactor diodes, decrease overall gain The amount is increased. Also, the distortion characteristics are improved by negative feedback.
[0032]
In the high frequency amplifier circuit of the present invention, since the second capacitor means having a fixed capacitance value is connected between the gate of the second single gate FET and the high frequency ground point, the second capacitor means is the first capacitor means. The negative feedback amount can be easily set by connecting the capacitor means in parallel.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a first embodiment of a high-frequency amplifier circuit according to the present invention.
FIG. 2 is an equivalent circuit diagram of the high-frequency amplifier circuit of the present invention.
FIG. 3 is an equivalent circuit diagram of the high-frequency amplifier circuit of the present invention.
FIG. 4 is a modification of the first embodiment of the high-frequency amplifier circuit of the present invention.
FIG. 5 is a circuit diagram showing a second embodiment of the high-frequency amplifier circuit of the present invention.
FIG. 6 is a circuit diagram showing a configuration of a conventional high-frequency amplifier circuit.
FIG. 7 is an equivalent circuit diagram of a conventional high-frequency amplifier circuit.
[Explanation of symbols]
1 Dual gate FET
2, 6, 7 Bias resistor 3 DC cut capacitor 4, 8 Choke inductor 5 Protection resistor 9 Varactor diode (first capacitance means)
10 Feeding resistor 11 Capacitor (second capacity means)
21 First single gate FET
22 Second single gate FET

Claims

A dual gate FET having a first gate to which a high frequency signal is input and a second gate to which an AGC voltage is applied via a resistor is provided, and a source is grounded in terms of high frequency, and an anode is connected to the second gate The varactor diode is connected to a power source having a voltage higher than the maximum value of the AGC voltage and connected to a high frequency ground point. The varactor diode and the high frequency connection are connected to the second gate. A high-frequency amplifier circuit characterized in that a capacitive reactance value between a point and a point is changed in accordance with the value of the AGC voltage .

2. The high frequency amplifier circuit according to claim 1, wherein a second capacitance means having a fixed capacitance value is connected between the second gate and the high frequency grounding point .

A first single gate FET in which a high frequency signal is input to the gate and a source is grounded in terms of high frequency, and a source is connected to the drain of the first single gate FET, and the AGC voltage is applied to the gate. A varactor diode having an anode connected to the gate of the second single gate FET, and connecting the cathode of the varactor diode to a power supply having a voltage higher than the maximum value of the AGC voltage. A capacitive reactance value between the gate of the second single-gate FET and the high-frequency ground point is changed according to the value of the AGC voltage by connecting to a high-frequency ground point and using the varactor diode. A high frequency amplifier circuit.

4. The high frequency amplifier circuit according to claim 3, wherein a second capacitance means having a fixed capacitance value is connected between the gate of the second single gate FET and the high frequency grounding point .